CN111816743A - Led芯片及led芯片制造方法 - Google Patents
Led芯片及led芯片制造方法 Download PDFInfo
- Publication number
- CN111816743A CN111816743A CN202010828812.0A CN202010828812A CN111816743A CN 111816743 A CN111816743 A CN 111816743A CN 202010828812 A CN202010828812 A CN 202010828812A CN 111816743 A CN111816743 A CN 111816743A
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- electrode
- type semiconductor
- metal adhesion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Abstract
本发明提供一种LED芯片及LED芯片制造方法，LED芯片通过在电流阻挡层和透明导电层上分别设置第一通孔和第二通孔，以及覆于第一通孔和第二通孔内的金属粘附层，可以使P电极不直接设置在透明导电层和电流阻挡层上，而是通过金属粘附层分别与P电极和P型半导体层相连，从而在LED芯片打线流程中，能够分散打线时所带来的挤压力，使力直接作用在P型半导体层上，并通过金属粘附层加强P电极设置的牢固程度，以避免出现所述透明导电层和所述P电极碎裂脱落的问题。
Description
技术领域
本发明涉及半导体发光器件领域，具体地涉及一种LED芯片及LED芯片制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)作为一种新型节能、环保固态照明光源，具有能效高、体积小、重量轻、响应速度快以及寿命长等优点，使其在很多领域得到了广泛应用。
现在LED芯片中，通常在P型半导体层和所述电流阻挡层上沉积一层铟锡氧化物(英文：Indium tin oxide，简称：ITO)透明导电层，从而起到增加电流扩展能力的作用。在实际制程中，先在P型层上面生长一层铟锡氧化物薄膜，然后再于铟锡氧化物薄膜上沉积金属电极材料，作为焊盘使用。
但在后续的LED芯片封装打线流程中，会对电极施加较大的挤压力，设置在ITO层上的电极将力传导到ITO层上后，容易造成ITO层碎裂脱落、电极脱落的异常问题，导致芯片无法封装成型，使LED芯片品质可靠性受到影响。
发明内容
本发明的目的在于提供一种LED芯片及LED芯片制造方法。
本发明提供一种LED芯片，包括衬底和依次设于其上的N型半导体层、发光层、P型半导体层，所述N型半导体层上设有N电极，所述LED芯片还包括电流阻挡层、透明导电层、金属粘附层和P电极；
所述电流阻挡层设于所述P型半导体层上表面部分区域，所述电流阻挡层设有贯通其上下表面的第一通孔；
所述透明导电层覆于所述P型半导体层上，所述透明导电层设有贯通其上下表面的第二通孔，所述第二通孔暴露所述第一通孔；
所述金属粘附层至少覆盖所述电流阻挡层暴露在所述第二通孔内的上表面，并电性连接于所述透明导电层；
所述P电极位于所述第二通孔内，设于所述金属粘附层上，并填充于所述第一通孔内空间。
作为本发明的进一步改进，所述金属粘附层还覆盖于所述第一通孔的侧壁面。
作为本发明的进一步改进，所述金属粘附层还覆盖于所述P型半导体层暴露于所述第一通孔内的区域。
作为本发明的进一步改进，所述金属粘附层为镍膜层，或为金膜层，或为镍金复合膜层。
作为本发明的进一步改进，所述透明导电层、所述金属粘附层和所述P电极上覆有绝缘保护层，所述绝缘保护层上设有第三通孔，所述第三通孔暴露所述P电极。
本发明还提供一种LED芯片制造方法，包括步骤：
提供一衬底，在所述衬底上生长N型半导体层、发光层和P型半导体层，刻蚀部分所述发光层和P型半导体层，暴露所述N型半导体层；
在所述P型半导体层上形成电流阻挡层，并在所述电流阻挡层内形成一贯通其上下表面的第一通孔；
在所述P型半导体层上形成透明导电层，并在所述透明导电层内形成暴露所述第一通孔且贯通其上下表面的第二通孔；
至少在所述第二通孔内的电流阻挡层的上表面和所述第二通孔周圈的部分透明导电层上形成金属粘附层；
在所述金属粘附层和所述第一通孔内形成P电极，在所述N型半导体层上形成N电极。
作为本发明的进一步改进，所述金属粘附层还形成于所述第一通孔的侧壁面上。
作为本发明的进一步改进，所述金属粘附层还形成于所述P型半导体层暴露于所述第一通孔内的区域上。
作为本发明的进一步改进，所述金属粘附层为镍膜层、或金膜层，或为镍金复合膜层。
作为本发明的进一步改进，形成所述P电极后还包括步骤：在所述P电极和所述N电极上形成绝缘保护层。
本发明的有益效果是：本发明通过在电流阻挡层和透明导电层上分别设置第一通孔和第二通孔，以及覆于第一通孔和第二通孔内的金属粘附层，可以使P电极不直接设置在透明导电层和电流阻挡层上，而是通过金属粘附层分别与P电极和P型半导体层相连，从而在LED芯片打线流程中，能够分散打线时所带来的挤压力，使力直接作用在P型半导体层上，并通过金属粘附层加强P电极设置的牢固程度，以避免出现所述透明导电层和所述P电极碎裂脱落的问题。
附图说明
图1是本发明实施例一中的LED芯片示意图。
图2是本发明实施例一中的LED芯片电流阻挡层和透明导电层另一配合结构示意图。
图3是本发明实施例二中的LED芯片示意图。
图4是本发明实施例三中的LED芯片示意图。
图5是本发明中一种LED芯片制造方法的流程示意图。
图6至图13是本发明中一种LED芯片制造方法步骤示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种LED芯片，包括衬底1和依次设于其上的N型半导体层21、发光层22、P型半导体层23。
所述衬底1为蓝宝石衬底、或硅基衬底、或碳化硅衬底或上述衬底组成的复合衬底，或采用其他常见LED衬底材料。
所述N型半导体层21和P型半导体层23可分别为N型氮化镓外延层和P型氮化镓外延层，或其他常见LED外延层材料。
所述N型半导体层21、P型半导体层23和所述发光层22形成阶梯状台面，暴露部分所述N型半导体层21上表面，所述N型半导体层21于暴露的上表面上设有N电极3。
所述LED芯片还包括电流阻挡层4、透明导电层5、金属粘附层6和P电极7。
所述电流阻挡层4设于所述P型半导体层23上表面部分区域，所述电流阻挡层4设有贯通其上下表面的第一通孔41。
通过设置电流阻挡层4可以阻挡电流直接流向所述电极下方的区域，减小了电极下方及附近有源区的电流密度，缓解了电极附近的电流拥挤效应，提高了LED芯片的发光效率。
进一步的，所述第一通孔41的横截面尺寸小于所述P电极7的横截面尺寸，从而使至少部分诉述P电极7位于所述电流阻挡层4之上，以起到缓解P电极7附近电流拥堵的作用。
在本实施实施方式中，所述电流阻挡层4为二氧化硅。于其他实施方式中，所述电流阻挡层4也可为其他绝缘材料。
所述透明导电层5覆于所述P型半导体层23上，所述透明导电层5设有贯通其上下表面的第二通孔51，所述第二通孔51暴露所述第一通孔41。
具体的，在本实施方式中，所述透明导电层5同时覆于所述P型半导体层23和部分所述电流阻挡层4上，且所述第二通孔51暴露所述第一通孔41。
当然，所述透明导电层5与所述电流阻挡层4的配合结构并不限于此，只要使所述第一通孔41位于所述第二通孔51内即可，如图2所示，也可使所述透明导电层5覆于所述P型半导体层23上，所述电流阻挡层4设于所述第一通孔41内，所述电流阻挡层4侧壁与所述第一通孔41的内壁相接。
进一步的，所述第二通孔51的横截面尺寸大于所述P电极7的横截面尺寸，从而可将所述P电极7完全设于所述第二通孔51内。
在本实施方式中，所述透明导电层5的材料为铟锡氧化物。于其他实施方式中，所述电流阻挡层4也可为诸如掺铝氧化锌的其他透明导电材料。
所述金属粘附层6至少覆盖所述电流阻挡层4暴露在所述第二通孔51内的上表面，并电性连接于所述透明导电层5。所述P电极7位于所述第二通孔51内，设于所述金属粘附层6上，并填充于所述第一通孔41内空间。
优选的，在本实施方式中，所述金属粘附层6为镍膜层、或金膜层，或为镍金复合膜层。于其他实施方式中，所述金属粘附层6也可使用其他粘附性较好的金属材料。
所述P电极7和所述N电极3的材料为铬、或钛、或铝、或镍、或铂、或金、或上述材料中的多种形成的合金材料、或上述材料中的多种形成的复合材料，所述P电极7和所述N电极3的厚度范围为1-2000nm。
在本发明的一些实施方中，所述透明导电层5、所述金属粘附层6和所述P电极7上还覆有绝缘保护层8，所述绝缘保护层8上设有第三通孔81，所述第三通孔81暴露所述P电极7。
优选的，所述绝缘保护层8材料为二氧化硅。
所述电流阻挡层4、所述透明导电层5、所述金属粘附层6和P电极7之间有多种配合结构，下面就多个实施例进行具体说明。
如图1和图2所示，在本发明的第一实施例中，所述金属粘附层6覆盖于所述电流阻挡层4暴露在所述第二通孔51内的上表面，以及所述第二通孔51周圈的部分透明导电层5上，从而使所述金属粘附层6与所述透明导电层5实现电性连接。除了上述区域，所述金属粘附层6还覆盖于所述第一通孔41的侧壁面以及所述P型半导体层23暴露于所述第一通孔41内的区域，即所述金属粘附层6为一连续层，完整覆盖于所述第二通孔51内空间，并向所述第二通孔51周圈外延伸。所述金属粘附层6只覆盖所述透明导电层5位于所述第一通孔41周圈的部分，可以在保证两者处于电性导通的情况下，尽可能减少所述金属粘附层6覆盖所述透明导电层5的面积，而降低对LED芯片发发光效率的影响。
所述P电极7位于所述第二通孔51内，设于金属粘附层6上，即所述P电极7全部在所述金属粘附层6上，且在垂直方向上，所述P电极7与所述透明导电层5没有重叠。
在所述电流阻挡层4和所述透明导电层5上分别设置所述第一通孔41和所述第二通孔51，以及覆于所述第一通孔41和所述第二通孔51内的所述金属粘附层6，可以使所述P电极7不直接设置在所述透明导电层5和所述电流阻挡层4上，而是通过所述金属粘附层6分别与所述P电极7和所述P型半导体层23相连，从而在LED芯片打线流程中，能够分散打线时对所述P电极所带来的挤压力，使力直接作用在所述P型半导体层23上，而非所述透明导电层5上，并通过所述金属粘附层6加强所述P电极7设置的牢固程度，以避免出现所述透明导电层5和所述P电极7碎裂脱落的问题。
如图3所示，在本发明的第二实施例中，相对于第一实施例，所述金属粘附层6只覆盖于所述电流阻挡层4暴露在所述第二通孔51内的上表面，以及所述第二通孔51周圈的部分透明导电层5上，从而可使所述P电极7在所述第一通孔41内的部分直接形成在所述P型半导体层23上，以进一步提高所述P电极7结构的牢固程度。
如图4所示，在本发明的第三实施例中，相对于第二实施例，所述金属粘附层6还覆盖于所述第一通孔41的侧壁面，从而可避免在所述第一通孔41的侧壁上直接形成所述P电极7，而是以高粘附性的所述金属粘附层6作为过渡，以进一步提高所述P电极7结构的牢固程度。
如图5所示，本发明还提供一种LED芯片制造方法，包括步骤：
S1：如图6所示，提供一衬底1，在所述衬底1上生长N型半导体层21、发光层22和P型半导体层23，刻蚀部分所述发光层22和P型半导体层23，暴露所述N型半导体层21。
S2：如图7所示，在所述P型半导体层23上形成电流阻挡层4，并在所述电流阻挡层4内形成一贯通其上下表面的第一通孔41。
具体的，在本实施方式中，形成电流阻挡层4包括：在所述P型半导体层23上沉积二氧化硅层，于所述二氧化硅层表面涂覆光刻胶、曝光显影形成所述电流阻挡层4的图形，经过刻蚀和去胶后形成所述电流阻挡层4。
于其他实施方式中，所述电流阻挡层4也可采用其他绝缘材料，或通过其他流程方式制造形成。
S3：如图8所示，在所述P型半导体层23上形成透明导电层5，并在所述透明导电层5内形成暴露所述第一通孔41且贯通其上下表面的第二通孔51。
具体的，在本实施方式中，形成透明导电层5包括：在所述P型半导体层23上或同时在所述P型半导体层23上和所述电流阻挡层4上沉积铟锡氧化物，于所述铟锡氧化物层表面涂覆光刻胶、曝光显影形成所述透明导电层5的图形，经过刻蚀和去胶后形成所述透明导电层5。
于其他实施方式中，所述电流阻挡层4也可采用诸如掺铝氧化锌的其他透明导电材料，或通过其他流程方式制造形成。
S4：如图9所示，至少在所述第二通孔51内的电流阻挡层4的上表面和所述第二通孔51周圈的部分透明导电层5上形成金属粘附层6。
优选的，在本实施方式中，所述金属粘附层6为镍膜层、或金膜层，或为镍金复合膜层。于其他实施方式中，所述金属粘附层6也可使用其他粘附性较好的金属材料。
具体的，在本实施方式中，形成金属粘附层6包括：沉积金属，涂覆光刻负胶，曝光显影形成所述金属粘附层6的图形，剥离去胶形成所述金属粘附层6。
如图10所示，在本发明的一些实施方式中，所述金属粘附层6形成于所述第一通孔41的侧壁面上。
如图11所示，在本发明的另一些实施方式中，所述金属粘附层6还形成于在所述P型半导体层23暴露于所述第一通孔41内的区域上。
S5：如图12所示，在所述金属粘附层6和所述第一通孔41内形成P电极7，在所述N型半导体层21上形成N电极3。
具体的，在本实施方式中，形成所述P电极7层和所述N电极3包括：沉积金属，涂覆光刻负胶，曝光显影形成所述电极的图形，剥离去胶形成所述P电极7层和所述N电极3。
所述P电极7和所述N电极3的材料为铬、或钛、或铝、或镍、或铂、或金、或上述材料中的多种形成的合金材料、或上述材料中的多种形成的复合材料，所述P电极7和所述N电极3的厚度范围为1-2000nm。
如图13，在本发明的一些实施方式中，在形成所述P电极7和所述N电极3之后还包括步骤S6：在所述P电极7和所述N电极3上形成绝缘保护层8。
具体的，在本实施方式中，形成绝缘保护层8包括：在所述P型半导体层23上沉积二氧化硅层，于所述二氧化硅层表面涂覆光刻胶、曝光显影形成所述绝缘保护层8的图形，经过刻蚀和去胶后形成所述绝缘保护层8。
综上所述，本发明通过在所述电流阻挡层和所述透明导电层上分别设置所述第一通孔和所述第二通孔，以及覆于所述第一通孔和所述第二通孔内的所述金属粘附层，可以使所述P电极不直接设置在所述透明导电层和所述电流阻挡层上，而是通过所述金属粘附层分别与所述P电极和所述P型半导体层相连，从而在LED芯片打线流程中，能够分散打线时所带来的挤压力，使力直接作用在所述P型半导体层上，并通过所述金属粘附层加强所述P电极设置的牢固程度，以避免出现所述透明导电层和所述P电极碎裂脱落的问题。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
Claims (10)
1.一种LED芯片，包括衬底和依次设于其上的N型半导体层、发光层、P型半导体层，所述N型半导体层上设有N电极，其特征在于，
所述LED芯片还包括电流阻挡层、透明导电层、金属粘附层和P电极；
所述电流阻挡层设于所述P型半导体层上表面部分区域，所述电流阻挡层设有贯通其上下表面的第一通孔；
所述透明导电层覆于所述P型半导体层上，所述透明导电层设有贯通其上下表面的第二通孔，所述第二通孔暴露所述第一通孔；
所述金属粘附层至少覆盖所述电流阻挡层暴露在所述第二通孔内的上表面，并电性连接于所述透明导电层；
所述P电极位于所述第二通孔内，设于所述金属粘附层上，并填充于所述第一通孔内空间。
2.根据权利要求1所述的LED芯片，其特征在于，所述金属粘附层还覆盖于所述第一通孔的侧壁面。
3.根据权利要求2所述的LED芯片，其特征在于，所述金属粘附层还覆盖于所述P型半导体层暴露于所述第一通孔内的区域。
4.根据权利要求1所述的LED芯片，其特征在于，所述金属粘附层为镍膜层，或为金膜层，或为镍金复合膜层。
5.根据权利要求1所述的LED芯片，其特征在于，所述透明导电层、所述金属粘附层和所述P电极上覆有绝缘保护层，所述绝缘保护层上设有第三通孔，所述第三通孔暴露所述P电极。
6.一种LED芯片制造方法，其特征在于，包括步骤：
提供一衬底，在所述衬底上生长N型半导体层、发光层和P型半导体层，刻蚀部分所述发光层和P型半导体层，暴露所述N型半导体层；
在所述P型半导体层上形成电流阻挡层，并在所述电流阻挡层内形成一贯通其上下表面的第一通孔；
在所述P型半导体层上形成透明导电层，并在所述透明导电层内形成暴露所述第一通孔且贯通其上下表面的第二通孔；
至少在所述第二通孔内的电流阻挡层的上表面和所述第二通孔周圈的部分透明导电层上形成金属粘附层；
在所述金属粘附层和所述第一通孔内形成P电极，在所述N型半导体层上形成N电极。
7.根据权利要求6所述的LED芯片制造方法，其特征在于，所述金属粘附层还形成于所述第一通孔的侧壁面上。
8.根据权利要求7所述的LED芯片制造方法，其特征在于，所述金属粘附层还形成于所述P型半导体层暴露于所述第一通孔内的区域上。
9.根据权利要求6所述的LED芯片制造方法，其特征在于，所述金属粘附层为镍膜层、或金膜层，或为镍金复合膜层。
10.根据权利要求6所述的LED芯片制造方法，其特征在于，形成所述P电极后还包括步骤：在所述P电极和所述N电极上形成绝缘保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010828812.0A CN111816743A (zh) | 2020-08-18 | 2020-08-18 | Led芯片及led芯片制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010828812.0A CN111816743A (zh) | 2020-08-18 | 2020-08-18 | Led芯片及led芯片制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111816743A true CN111816743A (zh) | 2020-10-23 |
Family
ID=72860265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010828812.0A Pending CN111816743A (zh) | 2020-08-18 | 2020-08-18 | Led芯片及led芯片制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111816743A (zh) |
-
2020
- 2020-08-18 CN CN202010828812.0A patent/CN111816743A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104620399B (zh) | 晶圆级发光二极管阵列 | |
| US8158994B2 (en) | GaN LED element and light emitting device having a structure to reduce light absorption by a pad electrode included therein | |
| KR101017394B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| CN102386295B (zh) | 发光元件 | |
| US9318530B2 (en) | Wafer level light-emitting diode array and method for manufacturing same | |
| US7829911B2 (en) | Light emitting diode | |
| JP4239508B2 (ja) | 発光素子 | |
| CN105308765A (zh) | 具有通过焊膏粘结的发光二极管的发光二极管模块以及发光二极管 | |
| CN111433921B (zh) | 一种发光二极管 | |
| JP3068914U (ja) | フリップ―チップ発光デバイス | |
| JP2008218878A (ja) | ＧａＮ系ＬＥＤ素子および発光装置 | |
| JP2014086727A (ja) | 発光素子及び発光素子パッケージ | |
| CN100454587C (zh) | 发光装置及其制作方法 | |
| KR20080064746A (ko) | 발광 다이오드 장치 제조 방법 | |
| TWI466327B (zh) | 晶圓級發光二極體結構之製造方法 | |
| TWI661584B (zh) | 發光晶粒、封裝結構及其相關製造方法 | |
| KR20130137295A (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN212303696U (zh) | Led芯片 | |
| CN111816743A (zh) | Led芯片及led芯片制造方法 | |
| EP2228837B1 (en) | Light emitting device, fabrication method thereof, and light emitting apparatus | |
| CN113345986A (zh) | 倒装Mini LED芯片及其制造方法 | |
| KR101087970B1 (ko) | 반도체 발광소자 | |
| CN212303695U (zh) | Led芯片 | |
| KR102217128B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
| CN217387195U (zh) | 一种倒装型microled芯片结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |