TWI602324B - 晶圓等級之發光二極體陣列 - Google Patents

晶圓等級之發光二極體陣列 Download PDF

Info

Publication number
TWI602324B
TWI602324B TW102128318A TW102128318A TWI602324B TW I602324 B TWI602324 B TW I602324B TW 102128318 A TW102128318 A TW 102128318A TW 102128318 A TW102128318 A TW 102128318A TW I602324 B TWI602324 B TW I602324B
Authority
TW
Taiwan
Prior art keywords
emitting diode
light emitting
light
interlayer insulating
pad
Prior art date
Application number
TW102128318A
Other languages
English (en)
Other versions
TW201414024A (zh
Inventor
張鍾敏
蔡鐘炫
李俊燮
徐大雄
金賢兒
盧元英
姜珉佑
Original Assignee
首爾偉傲世有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020130088714A external-priority patent/KR101893578B1/ko
Priority claimed from KR1020130088712A external-priority patent/KR101893579B1/ko
Application filed by 首爾偉傲世有限公司 filed Critical 首爾偉傲世有限公司
Publication of TW201414024A publication Critical patent/TW201414024A/zh
Application granted granted Critical
Publication of TWI602324B publication Critical patent/TWI602324B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

晶圓等級之發光二極體陣列
本發明是有關於一種發光二極體陣列，且特別是有關於一種具有經由導線連接的多個發光二極體且形成為覆晶型的發光二極體陣列。
發光二極體是當對其陽極端及陰極端施加開啟電壓或更高的電壓時進行發光操作的元件。通常來說，用來使發光二極體發光的開啟電壓的值遠低於一般電源(common power source)的電壓。因此，發光二極體的缺點為其不可以直接在110V或220V的一般AC電源下使用。使用一般AC電源的發光二極體的操作需要電壓轉換器，以降低所供應的AC電壓。因此，需提供用於發光二極體的驅動電路成為含發光二極體的照明設備的製造成本增加的一個因素。由於需提供分離的驅動電路，故照明設備的體積增加且產生不必要的熱。此外，存在有諸如改善所供應電源的功率因子(power factor)的問題。
為了在排除分離的電壓轉換工具的狀態下使用一般AC 電源，已存在有藉由將多個發光二極體彼此串聯來構成陣列的方法。為了實現呈陣列的發光二極體，應當將發光二極體晶片形成為個別的封裝。因此，需要基板分離製程、分離的發光二極體晶片的封裝製程、以及與前述相似的製程，且另外需要在陣列基板上配置封裝的裝載製程及用於在封裝的電極之間形成導線的配線製程。因此，存在有構成陣列的製程時間增加、及陣列的製程成本增加的問題。
再者，使用打線接合對所形成的陣列進行配線製程，且在陣列的整體表面上另外形成保護接合導線的模封層。因此，存在有另外需要形成模封層的模封製程的問題，因此增加製程的複雜性。特別地說，在應用具有橫向結構的晶片類型的情況中，熱的產生將降低發光二極體晶片的發光效能，並劣化發光二極體的品質。
為了解決以上提到的問題，已提出將陣列中包括多個發光二極體晶片的發光二極體晶片陣列製造為單一封裝的提案。
在韓國專利特許公開案第2007-0035745號中，經由使用空橋製程(air bridge process)而形成的金屬導線，將多個橫向型發光二極體晶片在單一基板上電性連接。根據此特許公開案，具有不需要分別對個別晶片進行封裝製程的優點，且陣列具有晶圓等級。然而，空橋連接結構造成弱的耐久性且橫向型造成發光效能或熱耗散效能劣化的問題。
在美國專利第6,573,537號中，在單一基板上形成多個覆 晶型發光二極體。然而，當發光二極體中的每一者的n型及p型電極彼此分開時，n型及p型電極被暴露在外。因此，為了使用單一電源，應當額外進行將多個電極彼此連接的配線製程。為此，在美國專利中使用副載基板(submount substrate)。亦即，為了在電極之間配線，覆晶型發光二極體應當被裝載在分離的副載基板上。用來與另一基板電性連接的至少兩個電極應當形成在副載基板的背面上。在此美國專利中，由於使用覆晶型發光二極體，具有改善發光效能及熱耗散效能的優點。另一方面，副載基板的使用造成最終產品的厚度及製造成本兩者的增加。此外，更具有需要用於副載基板的額外配線製程及在新的基板上裝載副載基板的額外製程的缺點。
韓國專利特許公開案第2008-0002161號揭露覆晶型發光二極體彼此串聯連接的設置。根據此特許專利公開案，不需要在晶片基底上進行封裝製程，且覆晶型發光二極體的使用展現改善發光效能及熱耗散效能的效果。然而，除了位於n型及p型半導體層之間的配線之外，還使用分離反射層，且在n型電極上使用互連導線(interconnection wiring)。因此，需形成多個經圖案化的金屬層。為此，需使用多種類型的罩幕，而其成為問題。此外，由於n型電極及互連電極之間的熱擴散係數不同或相似情形而發生脫落或破裂，且因此存在有其之間的電連接開路的問題。
本發明的目的是提供一種覆晶型發光二極體陣列，其可在高電壓下驅動。
本發明的另一目的是提供一種發光二極體陣列，其不用任何副載基板即可直接裝載在印刷電路板或相似物上。
本發明的再一目的是提供一種覆晶型發光二極體陣列，其除了可不使用用於連接多個發光二極體的導線之外，還可不使用分離反射金屬層，因而防止光損耗。
本發明的又一目的是提供一種發光二極體陣列，其可防止來自覆蓋發光二極體的膜層中所發生的破裂，從而改善發光二極體的可靠度。
從以下描述將使本發明的其他特徵及優點顯而易見且更易於理解。
根據本發明的實施例的發光二極體陣列包括：成長基板；多個發光二極體，配置在基板上，其中多個發光二極體中的每一者具有第一半導體層、主動層及第二半導體層；多個上電極，配置在多個發光二極體上且由相同材料形成，其中多個上電極中的每一者電性連接至發光二極體中的相應一者的第一半導體層；以及第一接墊及第二接墊，配置在上電極上。上電極中的至少一者電性連接至發光二極體中的鄰近一者的第二半導體層，且上電極中的另一者與發光二極體中的鄰近一者的第二半導體層絕緣。 發光二極體藉由上電極串聯連接。第一接墊電性連接至串聯連接的發光二極體中的輸入發光二極體。第二接墊電性連接至串聯連接的發光二極體中的輸出發光二極體。
因此，提供一種覆晶型發光二極體陣列，其可在高電壓下驅動。此外，由於發光二極體是藉由上電極串聯連接，因此不需要使用副載基板來電性連接發光二極體。
第一接墊及第二接墊中的每一者可位於至少兩個發光二極體上方。第一接墊或第二接墊可經形成以佔據至少1/3且小於1/2的發光二極體陣列的整體面積。第一接墊及第二接墊經形成為相對大的，從而使得發光二極體陣列得以經由焊接或相似方法而易於被裝載在印刷電路板或相似物上且被穩固地裝載。
第一接墊及第二接墊可在相同製程中由相同材料形成。因此，第一接墊及第二接墊可位於相同水平面上。
第一接墊及第二接墊中的每一者可包括：第一層，包括Ti、Cr或Ni；以及第二層，形成在所述第一層上且包括Al、Cu、Ag或Au。再者，第一接墊或第二接墊可更包括為導電材料的接墊阻障層。因此，可能防止金屬材料的擴散(例如是來自焊料擴散的Sn)或相似情形。因此，可能提供一種可藉由焊接而安全地裝載的發光二極體陣列。接墊阻障層可包括Cr、Ni、Ti、W、TiW、Mo、Pt或其複合物(composite)的膜層。
發光二極體陣列可更包括配置在發光二極體與上電極之間的第一層間絕緣層。上電極可藉由第一層間絕緣層與發光二極 體的側面絕緣。第一層間絕緣層可覆蓋發光二極體的側面及發光二極體之間的區域。上電極可位於第一層間絕緣層上且可覆蓋發光二極體之間的大部分區域。在使用直導線(linear wiring)的習知情況下，導線難以覆蓋發光二極體之間的區域。相較之下，上電極可覆蓋發光二極體之間至少30%、至少50%或甚至至少90%的區域。然而，由於上電極與另一上電極是分隔開的，故上電極覆蓋小於100%的發光二極體之間的區域。
上電極可經形成以具有相對大的面積，以用來減少由上電極造成的阻抗。因此，有可能利於電流分佈及減少發光二極體陣列的正向電壓。
發光二極體陣列可更包括分別配置在發光二極體的第二半導體層上的下電極。第一層間絕緣層可暴露發光二極體中的每一者上的下電極的部分。電性連接至發光二極體中的鄰近一者的第二半導體層的上電極可經由第一層間絕緣層連接至下電極的經暴露部分。下電極中的每一者可包括反射層。
發光二極體陣列可更包括覆蓋上電極的第二層間絕緣層。第二層間絕緣層可暴露配置在輸入發光二極體的第二半導體層上的下電極，且上電極連接至輸出發光二極體的第一半導體層。同時，第一接墊及第二接墊中的每一者可經由第二層間絕緣層連接至下電極及上電極。
在一些實施例中，發光二極體中的每一者可具有介層窗孔，用於使得第一半導體層經由第二半導體層及主動層而暴露出 來。上電極中的每一者可經由介層窗孔連接至發光二極體中的相應一者的第一半導體層。
同時，上電極可佔據至少30%且小於100%的發光二極體陣列整體面積。
上電極中的每一者可為廣寬比於1：3至3：1範圍中的板或片的形式。不同於習知的直導線，由於上電極為板或片的形式，因此有可能利於電流分佈及降低發光二極體陣列的正向電壓。
上電極中的至少一者的廣度或寬度可大於發光二極體中的相應一者的廣度或寬度。因此，上電極可覆蓋發光二極體之間的區域，且上電極可反射在主動層中產生的光且使其朝向基板。
此外，發光二極體中的每一者可藉由暴露基板的經台面蝕刻區(mesa-etched region)而分開，且由台面蝕刻暴露出的膜的側面具有相對於基板為10度至60度的傾角。因此，有可能防止在覆蓋經台面蝕刻區的膜層中產生破裂。
發光二極體陣列可更包括配置在發光二極體與上電極之間的第一層間絕緣層。上電極的側面可具有相對於第一層間絕緣層的表面為10度至45度的傾角。因此，防止在覆蓋上電極的膜層中產生破裂是可能的。上電極的厚度可於2000Å至10000Å的範圍內。
發光二極體陣列可更包括分別配置在發光二極體的第二半導體層上的下電極。第一層間絕緣層可暴露出發光二極體中的每一者的下電極的部分。電性連接至發光二極體中的鄰近一者的 第二半導體層的上電極可經由第一層間絕緣層連接至經暴露的下電極。
下電極中的每一者的側面可具有相對於第二半導體層的表面為10度至45度的傾角。因此，防止在覆蓋下電極的膜層中產生破裂是可能的。下電極的厚度可於2000Å至10000Å的範圍內。
第一層間絕緣層的側面可具有相對於經暴露的所述下電極的表面為10度至60度的傾角。因此，防止在覆蓋第一層間絕緣層的膜層中產生破裂是可能的。第一層間絕緣層的厚度可為2000Å至20000Å。
同時，發光二極體陣列可更包括覆蓋上電極的第二層間絕緣層。第二層間絕緣層可暴露出配置在輸入發光二極體的第二半導體上的下電極，且上電極連接至輸出發光二極體的第一半導體層。第一接墊及第二接墊中的每一者可經由第二層間絕緣層連接至下電極及上電極。
再者，第二層間絕緣層的側面可具有相對於上電極的表面為10度至60度的傾角。因此，防止在覆蓋第二層間絕緣層的第一接墊及第二接墊中產生破裂是可能的。第二層間絕緣層的厚度可為2000Å至20000Å。
發光二極體中的每一者可具有穿過所述發光二極體而暴露出所述第一半導體層的部分的介層窗孔，且上電極中的每一者經由介層窗孔連接至相對應的發光二極體的第一半導體層
經由介層窗孔而暴露出的膜層的側傾角可於10度至60度的範圍內。因此，防止在覆蓋介層窗孔的膜層中產生破裂是可能的。
根據本發明的實施例，提供晶圓等級之發光二極體陣列是可能的，其可在高電壓下驅動且可直接裝載在印刷電路板或相似物上。特定言之，由於發光二極體陣列的發光二極體是藉由上電極串聯連接，故不需要副載基板。由於上電極可包括歐姆接觸層，故不需要形成另外的歐姆接觸層。
此外，發光二極體的側面經形成以預定角度傾斜，因此晶圓等級之覆晶型發光二極體陣列是可能的，其具有經改善的可靠度。此外，下電極、第一層間絕緣層、上電極或第二層間絕緣層的側面經形成以預定角度傾斜，因此防止在形成在各個膜層上的另一膜層中產生破裂是可能的。
此外，由於上電極佔據相對大的面積，且亦覆蓋發光二極體的側面及發光二極體之間的大部分區域，上電極可用來反射光。因此，有可能減少產生於發光二極體之間區域中的光的損耗。因此，除了形成上電極之外，不需要另外地形成各個反射金屬層來反射光。
再者，將上電極製造為具有寬面積的板或片的形式，從而在使用相同數量的發光二極體時的相同電流下，改善電流分佈效能及減少正向電壓。
100‧‧‧基板
110、111、112、113、114‧‧‧第一半導體層
120、121、122、123、124‧‧‧主動層
130、131、132、133、134‧‧‧第二半導體層
140‧‧‧介層窗孔
151、152、153、154‧‧‧下電極
161、162、163、164、301~310、401~408‧‧‧單元區
170‧‧‧第一層間絕緣層
181、182、183、184‧‧‧上電極
190‧‧‧第二層間絕緣層
210、320、410、220、330、420‧‧‧接墊
a、b、c、d、e、f‧‧‧傾角
A1-A2、B1-B2、C1-C1、D1-D2、E1-E2‧‧‧線
D1~D10‧‧‧發光二極體
V+‧‧‧正電壓
V-‧‧‧負電壓
圖1及圖2是表示在根據本發明的實施例的疊層結構中形成多個介層窗孔的平面圖及截面圖。
圖3及圖4是表示在圖1的第二半導體層上形成下電極的平面圖及截面圖。
圖5是表示相對於圖3的結構而言胞區為分開的狀態的平面圖。
圖6是在圖5的平面圖中沿線A1-A2所取的截面圖。
圖7是在圖5的平面圖中的結構的透視圖。
圖8是表示在圖5至圖7的結構的整體表面上形成第一層間絕緣層的平面圖，且在胞區的每一者中暴露第一半導體層及下電極的部分。
圖9至圖12是在圖8的平面圖中的沿特定線所取的截面圖。
圖13是表示在圖8至圖12繪示的結構上形成上電極的平面圖。
圖14至圖17是在圖13的平面圖中沿特定線所取的截面圖。
圖18是圖13的平面圖中的結構的透視圖。
圖19是根據本發明較佳實施例藉由將圖13至圖18的結構成型所得到的等效電路圖。
圖20是表示在圖13的結構的整體表面上塗布第二層間絕緣 層的平面圖，在第一胞區中的第一電極的部分經暴露，且在第四胞區中的第四下電極的部分經暴露。
圖21至圖24是在圖20的平面圖中沿特定線所取的截面圖。
圖25是表示在圖20的結構中形成第一接墊及第二接墊的平面圖。
圖26至圖29是在圖25的平面圖中沿特定線所取的截面圖。
圖30是在圖25的平面圖中沿線C2-C3所取的透視圖。
圖31是將根據本發明的實施例串聯的十個發光二極體的連接成型所得到的電路圖。
圖32是根據本發明的實施例將具有串聯/並聯連接的發光二極體的陣列成型所得到的電路圖。
下文中，為了更完整地描述本發明，將參照附圖更詳細地描述本發明的較佳實施例。然而，本發明並不受限於以下實施例但可以其他形式實現。
在這些實施例中，將理解的是詞彙「第一」、「第二」、「第三」或相似詞彙不對組件強加任何限制，而僅是使用於區分組件。
圖1及圖2是表示在根據本發明的實施例的疊層結構中形成多個介層窗孔的平面圖及截面圖。
特別地說，圖2是圖1的平面圖中沿線A1-A2所取的截面圖。
請參照圖1及圖2，在基板100上形成第一半導體層110、主動層120及第二半導體層130，且介層窗孔140經形成以使得半導體層110的表面經介層窗孔140而暴露出來。
基板100包括例如是藍寶石、碳化矽或GaN的材料。可將任意材料使用於基板100，只要其可促使將在基板100上形成的薄膜的成長。第一半導體層110可具有n型導電性。主動層120可具有多個量子井結構，且在主動層120上形成第二半導體層130。當第一半導體層110具有n型導電性時，第二半導體層130具有p型導電性。可進一步地在基板100與第一半導體層110之間形成緩衝層(未繪示)，以促進第一半導體層110的單晶成長。
繼之，在截至第二半導體層130之所形成的結構上進行選擇性蝕刻，並形成多個介層窗孔140。經由介層窗孔140暴露較低的第一半導體層110的部分。可經由習知的蝕刻製程形成介層窗孔140。舉例而言，塗布光阻，並接著經由習知的圖案化製程來移除在將要形成介層窗孔的區域上的光阻的部分以形成光阻圖案。此後，藉由使用光阻圖案做為蝕刻罩幕進行蝕刻製程。進行蝕刻製程直到暴露第一半導體層110的部分。蝕刻製程後，移除剩餘的光阻圖案。
介層窗孔140具有相對於基板的表面或第一半導體層110的表面而言在一範圍內的傾角a，其藉由進行蝕刻製程而暴露出來。特別地說，若介層窗孔140不具有在一範圍內的傾角，在氣相沉積金屬或塗布絕緣材料的後續製程中，可能在經沉積的金屬 層或所塗布的絕緣材料層中產生破裂。即使在製造過程中沒有破裂產生，在後續使用發光二極體時，將造成可靠度的問題。當發光二極體根據所提供的電源而發光時，所產生的熱及電應力將導致在金屬或絕緣材料層中產生破裂，其中所述金屬或絕緣材料層形成在超過特定傾角a的介層窗孔140上。所產生的破裂使得發光二極體故障且因此減少亮度。
較佳的是，介層窗孔140具有相對於基板100的表面或第一半導體層110的表面為10度至60度的角度。
若傾角a小於10度，過低的斜率會減少主動層120的面積。主動層面積的減少造成亮度減少。第二半導體層130的實質面積遠小於第一半導體層110的實質面積。通常來說，半導體層130具有p型導電性，而第一半導體層110具有n型導電性。當發光二極體發光時，第一半導體層110供應電子至主動層120，而第二半導體層130供應電洞至主動層120。發光效率的改善傾向於仰賴均勻且平順的電洞供應，而非仰賴於電子供應。因此，過度減少第二半導體層130的面積可能造成發光效率降低。在傾角a超過60度的情況下，高的斜率可導致在後續金屬或絕緣材料層中產生破裂。
同時，可多樣地改變介層窗孔140的形狀及數量。
圖3及圖4是表示在圖1的第二半導體層上形成下電極的平面圖及截面圖。特別地說，圖4是圖3的平面圖沿線A1-A2所取的截面圖。
請參照圖3及圖4，在除了介層窗孔140的區域中形成下電極151、152、153及154，且可藉由形成下電極151、152、153及154定義多個胞區161、162、163及164。可藉由採用在形成金屬電極之後所使用的剝離製程來形成下電極151、152、153及154。舉例而言，在虛擬胞區161、162、163及164之外的分離區域中以及在介層窗孔140形成的區域中形成光阻，然後經由習知的熱沉積或相似製程形成金屬層。接著，移除光阻，從而在第二半導體層130上形成下電極151、152、153及154。可採用任意材料於下電極151、152、153及154，只要其為能夠與第二半導體層130歐姆接觸的金屬材料即可。下電極151、152、153及154可包括Ni、Cr或Ti,，且可由Ti/Al/Ni/Au的複合金屬層組成。
下電極151、152、153及154的厚度可於2000Å至10000Å的範圍內。若下電極151、152、153及154的厚度小於2000Å，則從下電極151、152、153及154朝向基板100的光反射不會平順，且存在經由薄膜形式的下電極151、152、153及154所傳輸的光漏。若下電極151、152、153及154的厚度超過10000Å，則存在有進行形成下電極的製程(例如是熱沉積)所花費的時間過多的問題。
下電極151、152、153及154可具有相對於第二半導體層130的表面而言為10度至45度的傾角b。若下電極151、152、153及154的傾角b小於10度，則非常平緩的斜率將降低光反射的效率。此外，會有因低傾角而無法確保下電極的表面上的厚度 均勻性的問題。若下電極151、152、153及154的傾角b超過45度，則高傾角可能導致在後續膜層中產生破裂。
在例如是熱沉積的製程中，可藉由改變基板的配置及相對於金屬原子前進方向的基板角度的方法來達成下電極151、152、153及154的傾角b的調整，傾角b可相對於第二半導體層130來定義。
在圖3及圖4中，形成有四個下電極151、152、153及154的區域分別定義四個胞區161、162、163及164。第二半導體層130經暴露在胞區161、162、163及164之間的間隙中。胞區的數量可對應於將形成的包括於陣列中的發光二極體的數量。因此，可多樣地改變胞區的數量。
雖然圖4表示下電極151、152、153或154在相同的胞區161、162、163或164中分離，但是此為在橫跨介層窗孔140的線A1-A2所發生的現象。如圖3中可見得，在相同的胞區中形成的下電極151、152、153或154區是物理性連續的。因此，即使其中形成有介層窗孔140，在相同胞區中形成的下電極151、152、153或154仍是電性短路(electrically short-circuited)狀態。
圖5是表示相對於圖3的結構而言胞區為分開的狀態的平面圖，圖6是在圖5的平面圖中沿線A1-A2所取的截面圖，而圖7是在圖5的平面圖中的結構的透視圖。
請參照圖5、圖6及圖7，經由用於四個胞區161、162、163及164之中的間隙的台面蝕刻形成經台面蝕刻區。基板100 經暴露在經由台面蝕刻形成的經台面蝕刻區中。因此，四個胞區161、162、163及164彼此完全電性分離。若在圖1至圖4的基板100與第一半導體層110之間插置緩衝層，則即使是在胞區161、162、163及164的分離製程中仍可保留緩衝層。然而，為了將胞區161、162、163及164彼此完全分離，可經由台面蝕刻移除鄰近的胞區161、162、163及164之間的緩衝層。
第一半導體層110、主動層120、第二半導體層130及下電極151、152、153及154的側面暴露在台面蝕刻方法的台面區域的側面上。經暴露的側面可具有相對於基板100的表面而言為10度至60度傾角c。可藉由調整基板相對於蝕刻液的前進方向的角度來達成經暴露的側面的傾角c的調整。
若藉由台面蝕刻方法暴露的膜的傾角c小於10度，低傾角將造成發光面積的減少，且可能會降低發光效率。若傾角c超過60度，高傾角可能導致後續形成的膜的厚度不均勻或可能在膜中產生破裂。此變成元件的可靠度劣化的因素。
經由台面蝕刻暴露的膜的傾角c的範圍影響後續製程中形成的金屬層所造成的光反射。舉例而言，金屬層是形成在經由台面蝕刻暴露的膜的側壁上。若傾角c小於10度，在主動層中形成的光不會在相對於基板的預定範圍內反射，而是會散射。即使傾角c超過60度，光反射不會朝預定區域行進而是會散射。
隨著鄰近的胞區161、162、163及164之間的分離製程，第一半導體層111、112、113及114、主動層121、122、123及124、 第二半導體層131、132、133及134以及下電極151、152、153及154分別獨立地形成在胞區161、162、163及164中。因此，第一下電極151暴露在第一胞區161中，且第一半導體層111經由介層窗孔140而暴露出來。第二下電極152暴露在第二胞區162中，且第一半導體層112經由介層窗孔140而暴露出來。相似地，第三下電極153及第一半導體層113暴露在第三胞區163中，且第四下電極154及第一半導體層114暴露在第四胞區164中。
在本發明中，發光二極體是指其中的第一半導體層111、112、113或114、主動層121、122、123或124及第二半導體層131、132、133或134分別疊層的結構。因此，一個胞區中形成一個發光二極體。當發光二極體經成型以使得第一半導體層111、112、113或114具有n型導電性且第二半導體層131、132、133或134具有p型導電性時，形成在第二半導體層131、132、133或134上的下電極151、152、153或154可做為發光二極體的陽極電極。
圖8是表示在圖5至圖7的結構的整體表面上形成第一層間絕緣層的平面圖，且在胞區的每一者中暴露第一半導體層及下電極的部分。
再者，圖9至圖12是在圖8的平面圖中沿特定線所取的截面圖。特別地說，圖9是在圖8的平面圖中沿線B1-B2所取的截面圖，圖10是在圖8的平面圖中沿線C1-C2所取的截面圖，圖11是在圖8的平面圖中沿線D1-D2所取的截面圖，而圖12是在 圖8的平面圖中沿線E1-E2所取的截面圖。
首先，相對於圖5至圖7的結構形成第一層間絕緣層170。再者，藉由圖案化的方法暴露出下電極151、152、153及154的部分及在介層窗孔下的第一半導體層111、112、113及114的部分。
舉例而言，在第一胞區161中，打開兩個預形成的介層窗孔，因此暴露出第一半導體層111的部分，且暴露出在預形成的第二半導體層131上形成的第一下電極151的部分。在第二胞區162中，經由預形成的介層窗孔暴露出第一半導體層112的部分，且藉由用於第一層間絕緣層170的部分的蝕刻的方法暴露出第二下電極152的部分。在第三胞區163中，經由介層窗孔暴露出第一半導體層113的部分，且藉由用於第一層間絕緣層170的部分的蝕刻的方法暴露出第三下電極153的部分。在第四胞區164中，經由介層窗孔暴露出第一半導體層114的部分，且藉由用於第一層間絕緣層170的部分的蝕刻的方法暴露出第四下電極154的部分。
因此，在圖8至圖12中，在基板的整體表面上形成第一層間絕緣層170，且藉由選擇性蝕刻的方法在胞區161、162、163及164的每一者中暴露出第一半導體層111、112、113及114在介層窗孔下的部分及下電極151、152、153及154在第二半導體層131、132、133及134上的部分。藉由第一層間絕緣層170屏蔽剩下的區域。
第一層間絕緣層170可由具有光穿透性的絕緣材料形成。舉例而言，第一層間絕緣層可包括SiO2。
此外，第一層間絕緣層170的厚度可為2000Å至20000Å。
若第一層間絕緣層170的厚度小於2000Å，則由於小的厚度使得確保絕緣性質是困難的。特別地說，若第一層間絕緣層170是形成在經台面蝕刻區或介層窗孔140的側壁上，則第一層間絕緣層170具有特定的斜率，因此第一層間絕緣層170的絕緣性可能崩潰。
若第一層間絕緣層170的厚度超過20000Å，則在第一層間絕緣層170上進行選擇性蝕刻是困難的。舉例而言，下電極及第一半導體層的部分應該被暴露在介層窗孔140中。為此，進行將第一層間絕緣層170塗布至整體表面的製程及選擇性蝕刻。為了選擇性蝕刻製程進行光阻的塗布及圖案化。對由剩餘光阻圖案所形成之開口的區域進行蝕刻。若第一層間絕緣層170的厚度超過20000Å，則亦可在選擇性蝕刻第一層間絕緣層170的製程中移除將用做蝕刻罩幕的光阻圖案。因此，可能會對不需要的部分進行蝕刻，導致製程誤差。
第一層間絕緣層170可具有相對於由選擇性蝕刻暴露的下電極的表面而言為10度至60度的傾角d。
若第一層間絕緣層170的傾角d小於10度，則將減少下電極的經暴露表面的面積或減少第一層間絕緣層170的實質厚 度。因此，存在有難以確保絕緣性質的問題。亦即，第一層間絕緣層170起將下電極與另一形成在其上的導電膜電性絕緣的作用。因此，第一層間絕緣層170應該具有足夠的厚度，且為了其他電性連接目的，下電極應該被暴露出特定面積。若第一層間絕緣層170具有非常低的斜率，則應該減少下電極的暴露面積以實現特定厚度的第一層間絕緣層170。在傾向於確保經暴露的下電極面積超過預定值的情況下，低的斜率可能會破壞小厚度的第一層間絕緣層170的絕緣性。
若第一層間絕緣層170的傾角d超過60度，存在有大的傾角可能劣化將形成在第一層間絕緣層170上的另一膜的品質的問題。
可藉由調整在用於形成在下電極上的第一層間絕緣層170的部分蝕刻製程中的蝕刻角度，來達成第一層間絕緣層170傾角的調整。
圖13是表示在圖8至圖12繪示的結構上形成上電極的平面圖，而圖14至圖17是在圖13的平面圖中沿特定線所取的截面圖。特別地說，圖14是在圖13的平面圖中沿線B1-B2所取的截面圖，圖15是在圖13的平面圖中沿線C1-C2所取的截面圖，圖16是在圖13的平面圖中沿線D1-D2所取的截面圖，而圖17是在圖13的平面圖中沿線E1-E2所取的截面圖。
請參照圖13，形成上電極181、182、183及184。上電極181、182、183及184形成為四個離散區域。舉例而言，在第 一胞區161及部分的第二胞區162上方形成第一上電極181。在部分的第二胞區162及部分的第三胞區163上方形成第二上電極182。在部分的第三胞區163及部分的第四胞區164上方形成第三上電極183。在部分的第四胞區164中形成第四上電極184。因此，上電極181、182、183及184的每一者經形成且同時屏蔽鄰近胞區之間的間隙。上電極181、182、183及184可覆蓋不小於30%，甚至不小於50%，或不小於90%的鄰近胞區之間的間隙。然而，由於上電極181、182、183及184與彼此分開，上電極181、182、183及184覆蓋小於100%的鄰近的發光二極體之間的區域。整個上電極181、182、183及184可佔據不小於30%，甚至不小於50%，或不小於90%的發光二極體陣列的整體面積。然而，由於上電極181、182、183及184彼此分開，他們佔據小於100%的的發光二極體陣列的整體面積。上電極181、182、183及184的每一者為廣寬比於1：3至3：1範圍中的板或片的形狀。此外，上電極181、182、183及184中的至少一者的廣度或寬度大於相對應的發光二極體(胞區)的廣度或寬度。
請參照圖14，在第一胞區161中的第一層間絕緣層170上形成第一上電極181，且在經由介層窗孔暴露的第一半導體層111的部分上形成第一上電極181。此外，第一上電極181使得第一下電極151的部分被打開在第一胞區161中，且在暴露在第二胞區162中的第二下電極152的部分上形成第一上電極181。
在第二胞區162中經由介層窗孔而暴露的第一半導體層 112的部分上形成第二上電極182，其中第二上電極182與第一上電極181是物理性分開的狀態。此外，在第一層間絕緣層170上形成第二上電極182。
在圖14中，第一上電極181將第一胞區161中的第一半導體層111電性連接至第二胞區162中的第二半導體層132。儘管存在有介層窗孔，第二胞區162中的第二下電極152在一個胞區中仍是全面電性短路的狀態。因此，第一胞區161中的第一半導體層111經由第二下電極152電性連接至第二胞區162中的第二半導體層132。
在圖15中，在第二胞區162中經由介層窗孔暴露的第一半導體層112的部分上形成第二上電極182，且第二上電極182經形成以延伸至第三胞區163中的第三下電極153。
亦在第三胞區163中經由介層窗孔暴露的第一半導體層113的部分上形成與第二上電極182物理性分開的第三上電極183。
在圖15中，第二上電極182經由第二胞區162中的介層窗孔介層窗孔電行連接至第一半導體層112，且第二上電極182電性連接至第三胞區163中的第三下電極153。因此，第二胞區162中的第一半導體層112可保持與第三胞區163中的第二半導體層113相同的電位。
請參照圖16，在第三胞區163中經由介層窗孔暴露的第一半導體層113的部分上形成第三上電極183，且第三上電極183 經形成以延伸至第四胞區164中的第四下電極154。因此，第三胞區163中的第一半導體層113電性連接至第四胞區164中的第二半導體層134。
與第三上電極183物理性分離的第四上電極184電性連接至在第四胞區164中經由介層窗孔暴露的第一半導體層114的部分。
請參照圖17，在第四胞區164中經由介層窗孔暴露的第一半導體層114的部分上形成第四上電極184。在第一胞區161中經由介層窗孔暴露的第一半導體層111的部分上形成與第四上電極184物理性分離的第一上電極181，且第一上電極181使得第一下電極151的部分暴露在第一胞區161中。
以下將總結圖13至圖17揭露的內容。第一胞區161中的第一半導體層111及第二胞區162中的第二半導體層132經由第一上電極181建立相同的電位。第二胞區162中的第一半導體層112及第三胞區163中的第二半導體層133經由第二上電極182建立相同的電位。第三胞區163中的第一半導體層113經由第三上電極183建立與第四胞區164中的第二半導體層134相同的電位。電性連接至第一胞區161中的第二半導體層131的第一下電極151經暴露。
當然，相同電位是在忽略上電極181、182、183及184的阻抗及上電極181、182、183及184與下電極151、152、153及154之間的接觸阻抗的狀態下，藉由假設的理想電性連接而建 立。因此，在真實元件的操作中，某些時候上電極181、182、183及184及下電極151、152、153及154(其為各種金屬導線)的阻抗組件可能會造成電壓下降。
上電極181、182、183及184可由任何可與第一半導體層111、112、113及114歐姆接觸的材料形成。此外，任何材料皆可用於上電極181、182、183及184，只要其是可與由金屬材料製造的下電極151、152、153及154歐姆接觸的材料。因此，做為歐姆接觸層的上電極181、182、183及184可包括：包括Ni、Cr、Ti、Rh或Al的金屬層；或例如是ITO層的導電氧化層。
上電極181、182、183及184可包括Al、Ag、Rh或Pt的反射層，以用來反射光且使經反射的光朝著基板100，其中所述被反射的光是由各單元區161、162、163及164中的主動層121、122、123及124所產生。特別地說，從各主動層121、122、123及124所產生的光經反射，而由下電極151、152、153及154朝向基板100。此外，經由鄰近單元區161、162、163及164之間的間隙所傳輸的光是藉由屏蔽鄰近單元區161、162、163及164之間的間隙的上電極181、182、183及184所反射。
上電極181、182、183及184的厚度可於2000Å至10000Å的範圍內。若上電極181、182、183及184的厚度小於2000Å，則從上電極181、182、183及184朝向基板100d的光反射會不平順，且存在有經由薄膜形式的上電極181、182、183及184傳輸的光漏。若上電極181、182、183及184超過10000Å，則存在有 藉由熱沉積或相似製程形成上電極所花費的時間過多的問題。
此外，上電極181、182、183及184可具有相對於第一層間絕緣層170的表面為10度至45度的傾角e。若上電極181、182、183及184的傾角e小於10度，則非常平緩的斜率會降底光的反射效率。此外，存在有小的傾角導致難以確保上電極的表面上的厚度均勻性問題。若上電極181、182、183及184的傾角e超過45度，大的傾角可能導致在後續膜層中產生破裂。
上電極181、182、183或184的傾角e的調整可藉由改變基板的配置及諸如熱沉積製程中的金屬原子的前進方向相對於基板的角度等方式來達成，傾角e可相對於第一層間絕緣層170的表面來定義。
若第一半導體層111、112、113及114具有n型導電性且第二半導體層131、132、133及134具有p型導電性，上電極的每一者可經成型做為發光二極體的陰極電極，且同時做為用於將發光二極體的陰極電極連接至下電極的導線，下電極是形成在鄰近胞區中的發光二極體的陽極電極。亦即，在形成於胞區中的發光二極體中，上電極可經成型以形成陰極電極且同時做為用於將發光二極體的陰極電極電性連接至鄰近胞區中的發光二極體的陽極電極的導線。
圖18是圖13的平面圖中的結構的透視圖。
請參照圖18，在至少兩個胞區上方形成第一上電極181至第三上電極183。屏蔽鄰近胞區之間的間隙。上電極使得光(其 可能在鄰近胞區之間漏出)得以反射穿過基板，且上電極電性連接至各胞區中的第一半導體層。上電極電性連接至鄰近胞區中的第二半導體層。
圖19是根據本發明實施例藉由將圖13至圖18的結構成型所得到的等效電路圖。
請參照圖19，表示四個發光二極體D1、D2、D3及D4及發光二極體之間的配線關係。
在第一胞區161中形成第一發光二極體D1，在第二胞區162中形成第二發光二極體D2，在第三胞區163中形成第三發光二極體D3，且在第四胞區164中形成第四發光二極體D4。在胞區161、162、163及164中的第一半導體層111、112、113及114經成型做為n型半導體，而第二半導體層131、132、133及134經成型做為p型半導體。
第一上電極181電性連接至第一胞區161中的第一半導體層111，且第一上電極181延伸至第二胞區162以便於電性連接至第二胞區162中的第二半導體層132。因此，第一上電極181經成型做為用於將第一發光二極體D1的陰極端連接至第二發光二極體D2的陽極電極的導線。
第二上電極182經成型做為用於連接第二發光二極體D2的陰極端與第三發光二極體D3的陽極端之間的導線。第三上電極183經成型做為用於連接第三發光二極體D3的陰極電極與第四發光二極體D4的陽極端的導線。第四上電極184經成型做為用於形 成第四發光二極體D4的陰極電極的導線。
因此，第一發光二極體D1的陽極端及第四發光二極體D4的陰極端相對於外部電源而言為電性開啟的狀態，且其他的發光二極體D2及D3串聯電性連接。為了進行發光操作，第一發光二極體D1的陽極端應該被連接至正電壓V+，而第四發光二極體D4的陰極端應該被連接至負電壓V-。因此，連接至正電壓V+的發光二極體可做為輸入發光二極體，而連接至負電壓V-的發光二極體可做為輸出發光二極體。
在上述設置的多個發光二極體之間的連接關係中，形成有連接至負電壓V-的陰極端的單元區經提供有上電極，所述上電極僅屏蔽對應單元區的部分。建立有另一連接關係的單元區經提供有上電極，所述上電極用以屏蔽彼此電性連接的單元區。
圖20是表示在圖13的結構的整體表面上塗布第二層間絕緣層的平面圖，在第一胞區中的第一電極的部分經暴露，且在第四胞區中的第四下電極的部分經暴露。
請參照圖20，上電極被第二層間絕緣層190屏蔽，而第一下電極151的部分及第四上電極184的部分暴露出來。也就是說，在圖19中，僅暴露第一發光二極體D1的陽極端且僅暴露第四發光二極體D4的陰極端。
圖21是在圖20的平面圖中沿線B1-B2所取的截面圖，圖22是在圖20的平面圖中沿線C1-C2所取的截面圖，圖23是在圖20的平面圖中沿線D1-D2所取的截面圖，且圖24是在圖20 的平面圖中沿線E1-E2所取的截面圖。
請參照圖21，在第一胞區161中，電性連接至第二半導體層131的第一下電極151的部分是打開的。以亦在第二胞區162上方的第二層間絕緣層190覆蓋第一胞區中的剩餘部分。
請參照圖22，第二層間絕緣層190完全覆蓋第二胞區162及第三胞區163。
請參照圖23及圖24，在第四胞區164中的第四上電極184的部分經暴露，且第一胞區161中的第一下電極151的部分經暴露。
藉由第二層間絕緣層190的選擇性蝕刻進行第四上電極184的暴露及第一下電極151的暴露。
第二層間絕緣層190是選擇自能夠從外部環境保護下方膜的絕緣材料。特別地說，第二層間絕緣層可包括SiN或具有絕緣性質且可阻擋溫度或濕度改變的相似物。
第二層間絕緣層190的厚度可在預定範圍內。舉例而言，若第二層間絕緣層190包括SiN，則第二層間絕緣層190的厚度可為2000Å至20000Å。
若第二層間絕緣層190的厚度小於2000Å，則由於小的厚度而難以確保絕緣性質。此外，存在有小的厚度所致的難以針對外部濕氣滲透或化學物質保護下方膜層的問題。
若第二層間絕緣層190超過20000Å，則藉由形成光阻圖案的方法對第二層間絕緣層190進行選擇性蝕刻是困難的。亦即， 在蝕刻製程中，光阻圖案做為蝕刻罩幕，而由於過厚的第二層間絕緣層190，光阻圖案亦隨著選擇性蝕刻而被蝕刻。若第二層間絕緣層190的厚度太大，則可能要在第二層間絕緣層190的選擇性蝕刻完成之前移除光阻圖案，導致在不需要的位置進行蝕刻的問題。
第二層間絕緣層190可具有相對於第四上電極184的表面或暴露在其下的第一下電極151而言為10度至60度的傾角f。
第二層間絕緣層190的傾角f小於10度，則會減少第四上電極184或第一下電極151的已暴露的實質面積。若為了確保實質面積而增加了經暴露的部分的面積，則存在有由於小的傾角而無法確保絕緣性質的問題。
若第二層間絕緣層190的傾角f超過60度，則陡峭的剖面或斜率可能會劣化將形成於第二層間絕緣層190上的另一膜層的品質，或者可能在膜層中產生破裂。此外，在連續供電的發光操作中，將劣化發光二極體的性質。
圖25是表示在圖20的結構中形成第一接墊及第二接墊的平面圖。
請參照圖25，可在第一胞區161及第二胞區162上方形成第一接墊210。因此，第一接墊210可電性連接至第一胞區161中的第一下電極151，在圖20中第一下電極151經暴露。
再者，第二接墊220經形成以與第一接墊210分開預定距離，且可在第三胞區163及第四胞區164上方形成第二接墊 220。第二接墊220電性連接至第四胞區164中的第四上電極184，在圖20中第四上電極184經暴露。
圖26是在圖25的平面圖中沿線B1-B2所取的截面圖，圖27是在圖25的平面圖中沿線C1-C2所取的截面圖，圖28是在圖25的平面圖中沿線D1-D2所取的截面圖，且圖29是在圖25的平面圖中沿線E1-E2所取的截面圖。
請參照圖26，在第一胞區161及第二胞區162上方形成第一接墊210。在第一胞區161中暴露的第一下電極151上、以及在其他胞區中的第二層間絕緣層190上形成第一接墊210。因此，第一接墊210經由第一下電極151電性連接至第一胞區161中的第二半導體層131。
請參照圖27，在第二胞區162中形成第一接墊210，第二接墊220經形成以與第三胞區163中的第一接墊210分開。在第二胞區162及第三胞區163中，第一接墊210或第二接墊220與下電極或上電極的電性接觸是受阻的。
請參照圖28，在第三胞區163及第四胞區164上方形成第二接墊220。特別地說，第二接墊220電性連接至在第四胞區164中被打開的第四上電極184。因此，第二接墊220電性連接至第四胞區164中的第一半導體層114。
請參照圖29，在第四胞區164中形成第二接墊220，且第一接墊210經形成以與第一胞區161中的第二接墊220分開。在第一胞區161中的第一下電極151上形成第一接墊210，且第一 接墊210電性連接至第二半導體層131。
圖30是在圖25的平面圖中沿線C2-C3所取的透視圖。
請參照圖30，第三胞區163中的第一半導體層113電性連接至第三上電極183。第三上電極183屏蔽第三胞區163及第四胞區164之間的間隙，且第三上電極183電性連接至第四胞區164中的第四下電極154。第一接墊210及第二接墊220彼此分開並形成在第二層間絕緣層190上。當然，如上所述，第一接墊210電性連接至第一胞區161中的第二半導體層131，且第二接墊220電性連接至第四胞區164中的第一半導體層114。
第一接墊210及第二接墊220中的每一者可具有包括Ti、Cr或Ni的第一層以及形成在第一層上的包括Al、Cu、Ag或Au的第二層。可使用剝離製程來形成第一接墊210及第二接墊220。他們可藉由形成雙層或單層金屬層、經由習知的光微影製程形成圖案、並接著使用圖案做為蝕刻罩幕進行乾蝕刻或濕蝕刻來形成。然而，在乾蝕刻或濕蝕刻中使用的蝕刻液可根據將要蝕刻的金屬材料而改變。
因此，可在一個製程中同時形成第一接墊210及第二接墊220。
可在第一接墊210或第二接墊220上形成由導電材料製造的接墊阻障層(未繪示)。接墊阻障層經提供以防止金屬擴散，金屬擴散可發生在接墊210及接墊220的接合或焊接製程中。舉例而言，在上述接合或焊接製程中，包含於接合金屬或焊接材料中 的錫原子擴散至接墊210及接墊220中，從而防止接墊阻抗率的增加。為此，可用Cr、Ni、Ti、W、TiW、Mo、Pt或其複合物的膜層來設置接墊阻障層。
請參照圖19的模組，在各個胞區中的第一半導體層111、112、113及114經成型做為n型半導體，且在各個胞區中的第二半導體層131、132、133及134經成型做為p型半導體。形成在第一胞區161中的第二半導體層131上的第一下電極151經成型做為第一發光二極體D1的陽極電極。因此，第一接墊210可經成型做為連接至第一發光二極體D1的陽極電極的導線。電性連接至第四胞區164中的第一半導體層114的第四上電極184經成型做為第四發光二極體D4的陰極電極。因此，第二接墊220可經成型做為連接至第四發光二極體D4的陰極電極的導線。
因此，形成串聯連接的四個發光二極體D1至D4的陣列結構，且經由形成在單一基板100上的兩個接墊210及接墊220達成上述陣列結構至外部的電性連接。
特別地說，請參照圖19，連接至正電壓V+的第一發光二極體D1的第一下電極152電性連接至第一接墊210，而連接至負電壓V-的第四發光二極體D4的第四上電極184電性連接至第二接墊220。
在本發明中，表示形成四個發光二極體同時四個發光二極體是彼此分開的，且發光二極體中的一者的陽極端經由下電極及上電極電性連接至發光二極體中的另一者的陰極端。然而，在 此實施例中的四個發光二極體僅為範列，且可形成各種數量的發光二極體。
圖31是根據本發明的實施例將串聯的十個發光二極體的連接成型所得到的電路圖。
請參照圖31，使用圖5中的製程定義十個胞區301至310。胞區301至310的每一者中的第一半導體層、主動層、第二半導體層及下電極與其他胞區中的彼等者分開。在第二半導體層上形成各個下電極以便於形成發光二極體D1至發光二極體D10的陽極電極。
接著，使用圖6至圖17表示的製程形成第一層間絕緣層及上電極。所形成的上電極屏蔽鄰近單元區之間的間隙，且上電極作用為用於達成鄰近發光二極體的陽極電極之間的電性連接的導線。
再者，使用圖20至圖29中表示的製程來形成第二層間絕緣層。連接至電源路徑上的正電壓V+的做為輸入發光二極體的第一發光二極體D1的下電極經暴露，且連接至電源路徑上的負電壓V-的做為輸出發光二極體的第十發光二極體D10的上電極被打開。接著，形成第一接墊320且將第一接墊320連接至第一發光二極體D1的陽極端，且形成第二接墊330並將第二接墊330連接至第十發光二極體D10的陰極端。
其他的發光二極體串聯/並聯連接以便於形成陣列。
圖32是將根據本發明的實施例具有串聯/並聯連接的發 光二極體的陣列成型所得到的電路圖。
請參照圖32，多個發光二極體D1至D8彼此串聯/並聯連接。經由定義胞區401至胞區408分別獨立地形成發光二極體D1至發光二極體D8。如上所述，經由下電極形成發光二極體D1至發光二極體D8的每一者的陽極電極。發光二極體D1至發光二極體D8的每一者的陰極電極與鄰近的發光二極體的陽極電極之間的導線是藉由形成上電極並進行適當的配線製程而製造。然而，在第二半導體層上形成下電極，且上電極經形成以屏蔽鄰近胞區之間的間隙。
最後，經供應有正電壓V+的第一接墊410電性連接至形成在第一發光二極體D1或第三發光二極體D3的第二半導體層上的下電極，且經供應有負電壓V-的第二接墊420電性連接至做為第六發光二極體D6或第八發光二極體D8的陰極電極的上電極。
因此，在圖32中，輸入發光二極體對應於第一發光二極體D1及第三發光二極體D3，且輸出發光二極體對應於第六發光二極體D6及第八發光二極體D8。
根據上述的本發明，在發光二極體的每一者中主動層中產生的光從下電極及上電極被反射而朝向基板，且覆晶型發光二極體經由單一基板上的上電極的導線電性連接。自外側經由第二層間絕緣層屏蔽上電極。經供應有正電壓的第一接墊電性連接至最靠近正電壓連接的發光二極體的下電極。經供應有負電壓的第二接墊電性連接最靠近負電壓連接的發光二極體的上電極。
因此，解決在副載基板上裝載多個覆晶型發光二極體、以及實現兩端經由配置在副載基板上的導線至外部電源的製程中的不方便是可能的。此外，可藉由上電極屏蔽鄰近胞區之間的間隙，從而最大化朝向基板的光反射。
此外，第二層間絕緣層自外部溫度或濕度及相似條件中保護配置在基板與第二層間絕緣層之間的疊層結構。因此，不具有任何分離封裝方法的干預而實現可直接裝載在基板上的結構是可能的。
特別地說，由於在單一基板上實現多個覆晶型發光二極體，存在有可直接使用商業電源同時排除電壓降、電壓等級的轉換器或用於商業電源的波形轉換器的優點。
雖然已連結較佳實施例來描述本發明，但本發明並不受限於此。因此，本發明所屬技術領域中具有通常知識者將理解的是，可不違背由所附的申請專利範圍所定義的發明精神及範圍而對本發明做出各種改良及改變。
131‧‧‧第二半導體層
153‧‧‧下電極
161、162、163、164‧‧‧單元區
170‧‧‧第一層間絕緣層
181、182、183、184‧‧‧上電極
B1-B2、C1-C1、D1-D2、E1-E2‧‧‧線

Claims (26)

  1. 一種發光二極體陣列，包括：成長基板；多個發光二極體，配置在所述成長基板上，多個所述發光二極體中的每一者具有第一半導體層、主動層及第二半導體層；多個上電極，配置在多個所述發光二極體上且由相同材料形成，多個所述上電極中的每一者電性連接至所述發光二極體中的相應一者的所述第一半導體層；第一接墊及第二接墊，配置在所述上電極上，以及第一層間絕緣層，配置在所述發光二極體與所述上電極之間，其中所述上電極中的至少一者電性連接至所述發光二極體中鄰近一者的所述第二半導體層，且所述上電極中的另一者與所述發光二極體中鄰近一者的所述第二半導體層絕緣，其中所述發光二極體藉由所述上電極串聯連接，其中所述上電極包括側面，所述上電極的所述側面具有相對於所述第一層間絕緣層的表面為10度至45度的傾角，其中所述第一接墊電性連接至串聯連接的所述發光二極體中的輸入發光二極體，且其中所述第二接墊電性連接至串聯連接的所述發光二極體中的輸出發光二極體。
  2. 如申請專利範圍第1項所述的發光二極體陣列，其中所述第一接墊及所述第二接墊中的每一者位於至少兩個所述發光二極 體上方。
  3. 如申請專利範圍第2項所述的發光二極體陣列，其中所述第一接墊及所述第二接墊是在相同製程中由相同材料形成，以位於相同水平面上。
  4. 如申請專利範圍第3項所述的發光二極體陣列，其中所述第一接墊及所述第二接墊中的每一者包括：第一層，包括Ti、Cr或Ni；以及第二層，形成在所述第一層上且包括Al、Cu、Ag或Au。
  5. 如申請專利範圍第4項所述的發光二極體陣列，其中所述第一接墊及所述第二接墊更包括為導電材料的接墊阻障層。
  6. 如申請專利範圍第5項所述的發光二極體陣列，其中所述接墊阻障層包括Cr、Ni、Ti、W、TiW、Mo、Pt或其複合物的膜層。
  7. 如申請專利範圍第2項所述的發光二極體陣列，其中所述上電極藉由所述第一層間絕緣層與所述發光二極體的側面絕緣。
  8. 如申請專利範圍第7項所述的發光二極體陣列，更包括分別配置在所述發光二極體的所述第二半導體層上的下電極，其中所述第一層間絕緣層暴露在所述發光二極體中的每一者上的所述下電極的部分，且其中電性連接至所述發光二極體中鄰近一者的所述第二半導體層的所述上電極經由所述第一層間絕緣層連接至經暴露的所述 下電極。
  9. 如申請專利範圍第8項所述的發光二極體陣列，其中所述下電極中的每一者包括反射層。
  10. 如申請專利範圍第8項所述的發光二極體陣列，更包括覆蓋所述上電極的第二層間絕緣層，其中所述第二層間絕緣層暴露配置在所述輸入發光二極體的所述第二半導體層上的所述下電極，且所述上電極連接至所述輸出發光二極體的所述第一半導體層，且其中所述第一接墊及所述第二接墊中的每一者經由所述第二層間絕緣層連接至所述下電極及所述上電極。
  11. 如申請專利範圍第1項所述的發光二極體陣列，其中所述發光二極體中的每一者具有介層窗孔，所述介層窗孔使得所述第一半導體層經由所述第二半導體層及所述主動層而暴露出來，且其中所述上電極中的每一者經由所述介層窗孔連接至所述發光二極體中的相應一者的所述第一半導體層。
  12. 如申請專利範圍第1項所述的發光二極體陣列，其中所述上電極佔據至少30%且小於100%的所述發光二極體陣列整體面積。
  13. 如申請專利範圍第1項所述的發光二極體陣列，其中所述上電極中的每一者為廣寬比於1：3至3：1範圍中的板或片的形式。
  14. 如申請專利範圍第1項所述的發光二極體陣列，其中所述上電極中的至少一者的廣度或寬度大於所述發光二極體中的相應一者的廣度或寬度。
  15. 如申請專利範圍第1項所述的發光二極體陣列，其中所述發光二極體中的每一者藉由暴露所述成長基板的經台面蝕刻區而分開，且由台面蝕刻暴露出的膜的側面具有相對於所述成長基板為10度至60度的傾角。
  16. 如申請專利範圍第1項所述的發光二極體陣列，其中所述上電極的厚度於2000Å至10000Å的範圍內。
  17. 如申請專利範圍第1項所述的發光二極體陣列，更包括分別配置在所述發光二極體的所述第二半導體層上的下電極，其中所述第一層間絕緣層暴露出所述發光二極體中的每一者的所述下電極的部分，其中電性連接至所述發光二極體中鄰近一者的所述第二半導體層的所述上電極經由所述第一層間絕緣層連接至經暴露的所述下電極。
  18. 如申請專利範圍第17項所述的發光二極體陣列，其中所述下電極中的每一者包括側面，所述下電極的所述側面具有相對於所述第二半導體層的表面為10度至45度的傾角。
  19. 如申請專利範圍第17項所述的發光二極體陣列，其中所述下電極的厚度於2000Å至10000Å的範圍內。
  20. 如申請專利範圍第17項所述的發光二極體陣列，其中所 述第一層間絕緣層包括側面，所述第一層間絕緣層的所述側面具有相對於經暴露的所述下電極的表面為10度至60度的傾角。
  21. 如申請專利範圍第20項所述的發光二極體陣列，其中所述第一層間絕緣層的厚度為2000Å至20000Å。
  22. 如申請專利範圍第17項所述的發光二極體陣列，更包括覆蓋所述上電極的第二層間絕緣層，其中所述第二層間絕緣層暴露配置在所述輸入發光二極體的所述第二半導體層上的所述下電極，且所述上電極連接至所述輸出發光二極體的所述第一半導體層，且其中所述第一接墊及所述第二接墊中的每一者經由所述第二層間絕緣層連接至所述下電極及所述上電極。
  23. 如申請專利範圍第22項所述的發光二極體陣列，其中所述第二層間絕緣層包括側面，所述第二層間絕緣層的所述側面具有相對於所述上電極的表面為10度至60度的傾角。
  24. 如申請專利範圍第22項所述的發光二極體陣列，其中所述第二層間絕緣層的厚度為2000Å至20000Å。
  25. 如申請專利範圍第15項所述的發光二極體陣列，其中所述發光二極體中的每一者具有穿過所述發光二極體而暴露出所述第一半導體層的部分的介層窗孔，且所述上電極中的每一者經由所述介層窗孔連接至相對應的所述發光二極體的所述第一半導體層。
  26. 如申請專利範圍第25項所述的發光二極體陣列，其中經 由所述介層窗孔而暴露出的膜層的側傾角於10度至60度的範圍內。
TW102128318A 2012-09-07 2013-08-07 晶圓等級之發光二極體陣列 TWI602324B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20120099263 2012-09-07
KR20120101716 2012-09-13
KR1020130088714A KR101893578B1 (ko) 2012-09-13 2013-07-26 웨이퍼 레벨의 발광 다이오드 어레이
KR1020130088712A KR101893579B1 (ko) 2012-09-07 2013-07-26 웨이퍼 레벨의 발광 다이오드 어레이

Publications (2)

Publication Number Publication Date
TW201414024A TW201414024A (zh) 2014-04-01
TWI602324B true TWI602324B (zh) 2017-10-11

Family

ID=50237367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102128318A TWI602324B (zh) 2012-09-07 2013-08-07 晶圓等級之發光二極體陣列

Country Status (6)

Country Link
US (1) US9412922B2 (zh)
CN (3) CN109638032B (zh)
DE (2) DE112013003887T5 (zh)
IN (1) IN2015KN00387A (zh)
TW (1) TWI602324B (zh)
WO (1) WO2014038794A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
CN106415854B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 包括n型和p型超晶格的电子装置
WO2015181648A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited An optoelectronic device
KR20150139194A (ko) * 2014-06-03 2015-12-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
US9728698B2 (en) 2014-06-03 2017-08-08 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
US9577171B2 (en) 2014-06-03 2017-02-21 Seoul Viosys Co., Ltd. Light emitting device package having improved heat dissipation efficiency
KR102197082B1 (ko) * 2014-06-16 2020-12-31 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광소자 패키지
CN107223285B (zh) * 2015-02-13 2020-01-03 首尔伟傲世有限公司 发光元件以及发光二极管
CN106486490B (zh) * 2015-08-31 2021-07-23 吴昭武 新型led面板组件、3d面板组件及3d显示屏
DE102015114662A1 (de) 2015-09-02 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
CN111987210A (zh) * 2015-11-18 2020-11-24 晶元光电股份有限公司 发光元件
JP6354799B2 (ja) * 2015-12-25 2018-07-11 日亜化学工業株式会社 発光素子
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
KR102530760B1 (ko) 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자
CN106206903B (zh) * 2016-10-10 2018-11-27 江苏新广联半导体有限公司 一种具有高可靠性反射电极结构的led芯片的制作方法
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
KR20180065700A (ko) 2016-12-08 2018-06-18 삼성전자주식회사 발광 소자
KR102549171B1 (ko) 2017-07-12 2023-06-30 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
US10964851B2 (en) * 2017-08-30 2021-03-30 SemiLEDs Optoelectronics Co., Ltd. Single light emitting diode (LED) structure
CN108428770B (zh) * 2018-04-19 2021-03-23 北京大学 一种共面波导结构微米led的制备方法
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US11610868B2 (en) 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR20220002436A (ko) * 2019-04-23 2022-01-06 오스람 옵토 세미컨덕터스 게엠베하 Led 모듈, led 디스플레이 모듈 및 그 제조 방법
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
KR20210057299A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260586A (en) * 1991-11-18 1993-11-09 Ricoh Company, Ltd. Optical exclusive-or element
US20050225973A1 (en) * 2004-04-02 2005-10-13 Gelcore, Llc LED with series-connected monolithically integrated mesas
US20090242910A1 (en) * 2008-03-28 2009-10-01 Sanken Electric Co., Ltd. Light emitting device
US20110084294A1 (en) * 2007-11-14 2011-04-14 Cree, Inc. High voltage wire bond free leds

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323750A (ja) * 1999-05-10 2000-11-24 Hitachi Cable Ltd 発光ダイオードアレイ
JP3659098B2 (ja) 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
JP2002009331A (ja) * 2000-06-20 2002-01-11 Hitachi Cable Ltd 発光ダイオードアレイ
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
US7095050B2 (en) * 2002-02-28 2006-08-22 Midwest Research Institute Voltage-matched, monolithic, multi-band-gap devices
DE60336252D1 (de) * 2002-08-29 2011-04-14 Seoul Semiconductor Co Ltd Lichtemittierendes bauelement mit lichtemittierenden dioden
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
US7683377B2 (en) * 2003-07-16 2010-03-23 Panasonic Corporation Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
KR100690323B1 (ko) * 2006-03-08 2007-03-12 서울옵토디바이스주식회사 배선들을 갖는 교류용 발광 다이오드 및 그것을 제조하는방법
EP2161752B1 (en) * 2005-06-22 2015-08-12 Seoul Viosys Co., Ltd Light-emitting device
KR101158071B1 (ko) 2005-09-28 2012-06-22 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
EP2023411A1 (en) * 2006-05-01 2009-02-11 Mitsubishi Chemical Corporation Integrated semiconductor light-emitting device and its manufacturing method
JP2007305708A (ja) * 2006-05-10 2007-11-22 Rohm Co Ltd 半導体発光素子アレイおよびこれを用いた照明用器具
KR101115535B1 (ko) 2006-06-30 2012-03-08 서울옵토디바이스주식회사 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및그 제조방법
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
JP5032171B2 (ja) * 2007-03-26 2012-09-26 株式会社東芝 半導体発光素子およびその製造方法ならびに発光装置
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI493748B (zh) 2008-08-29 2015-07-21 Nichia Corp Semiconductor light emitting elements and semiconductor light emitting devices
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR20100076083A (ko) * 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
EP2445018B1 (en) * 2009-06-15 2016-05-11 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light-emitting device, light-emitting module, and illumination device
US9324691B2 (en) * 2009-10-20 2016-04-26 Epistar Corporation Optoelectronic device
KR101055768B1 (ko) * 2009-12-14 2011-08-11 서울옵토디바이스주식회사 전극패드들을 갖는 발광 다이오드
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101138952B1 (ko) * 2010-09-24 2012-04-25 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
CN102479913A (zh) * 2010-11-29 2012-05-30 上海蓝宝光电材料有限公司 一种高效高压垂直通孔键合式led芯片及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260586A (en) * 1991-11-18 1993-11-09 Ricoh Company, Ltd. Optical exclusive-or element
US20050225973A1 (en) * 2004-04-02 2005-10-13 Gelcore, Llc LED with series-connected monolithically integrated mesas
US20110084294A1 (en) * 2007-11-14 2011-04-14 Cree, Inc. High voltage wire bond free leds
US20090242910A1 (en) * 2008-03-28 2009-10-01 Sanken Electric Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
CN109638032A (zh) 2019-04-16
DE112013003887T5 (de) 2015-05-07
DE202013012470U1 (de) 2017-01-12
US9412922B2 (en) 2016-08-09
CN104620399A (zh) 2015-05-13
US20150280086A1 (en) 2015-10-01
CN104620399B (zh) 2020-02-21
CN109638032B (zh) 2023-10-27
CN111223973A (zh) 2020-06-02
TW201414024A (zh) 2014-04-01
CN111223973B (zh) 2023-08-22
IN2015KN00387A (zh) 2015-07-10
WO2014038794A1 (ko) 2014-03-13

Similar Documents

Publication Publication Date Title
TWI602324B (zh) 晶圓等級之發光二極體陣列
US9318529B2 (en) Wafer level light-emitting diode array
US11587972B2 (en) Wafer level light-emitting diode array
US11139338B2 (en) Wafer level light-emitting diode array
US9318530B2 (en) Wafer level light-emitting diode array and method for manufacturing same
US9859466B2 (en) Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode
US10290772B2 (en) Light-emitting diode and manufacturing method therefor
US9673355B2 (en) Light emitting diode having electrode pads
KR102357289B1 (ko) 발광 소자
KR20100074352A (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP4120493B2 (ja) 発光ダイオードおよび発光装置
KR20140020190A (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR101893578B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
TWI599017B (zh) 晶圓等級之發光二極體陣列及其製造方法
KR102122847B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR101893579B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR102160072B1 (ko) 웨이퍼 레벨의 발광 다이오드 어레이
KR20140029174A (ko) 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법