CN110943107A - 显示装置和制造该显示装置的方法 - Google Patents

显示装置和制造该显示装置的方法 Download PDF

Info

Publication number
CN110943107A
CN110943107A CN201910880054.4A CN201910880054A CN110943107A CN 110943107 A CN110943107 A CN 110943107A CN 201910880054 A CN201910880054 A CN 201910880054A CN 110943107 A CN110943107 A CN 110943107A
Authority
CN
China
Prior art keywords
oxide
oxide semiconductor
electrode
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910880054.4A
Other languages
English (en)
Inventor
朴晙皙
孙暻锡
林俊亨
加纳正隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110943107A publication Critical patent/CN110943107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/102—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising tin oxides, e.g. fluorine-doped SnO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供一种显示装置和一种制造所述显示装置的方法，所述显示装置包括：基体基底；第一薄膜晶体管，设置在基体基底上；过孔绝缘层，设置在第一薄膜晶体管上；以及发光结构，设置在过孔绝缘层上。第一薄膜晶体管包括：第一栅电极；氧化物半导体，与第一栅电极叠置并且包括锡(Sn)；蚀刻停止件，设置在氧化物半导体上，并且包括不包含锡(Sn)的氧化物半导体材料；第一源电极，与氧化物半导体接触；以及第一漏电极，与氧化物半导体接触，并且与第一源电极间隔开。

Description

显示装置和制造该显示装置的方法
技术领域
发明的示例性实施例总体上涉及一种显示装置及一种制造该显示装置的方法，更具体地，涉及一种能够改善显示质量的显示装置及一种制造该显示装置的方法。
背景技术
近来，已经制造出具有轻质且小尺寸的显示装置。阴极射线管(CRT)显示装置由于良好的性能和有竞争力的价格已经被使用。然而，CRT显示装置存在诸如高功耗和相对大的尺寸的各种缺点致使缺乏便携性。因此，诸如等离子体显示装置、液晶显示装置和有机发光显示装置的显示装置由于小尺寸、轻质和低功耗而已经受到高度关注。
显示装置包括多个像素，所述多个像素包括薄膜晶体管。分散(dispersion)可以指元件的质量不具有均匀性。薄膜晶体管的分散影响显示质量，因此已经做出努力以减小分散。
在本背景技术部分中公开的上述信息仅用于理解发明构思的背景，因此，它可以包含不构成现有技术的信息。
发明内容
发明构思的示例性实施例提供了一种能够改善显示质量的显示装置。
发明构思的示例性实施例还提供了一种制造显示装置的方法。
发明构思的额外特征将在下面的描述中阐述，并且部分地通过描述将是明显的，或者可以通过发明构思的实践而得知。
发明构思的示例性实施例提供了一种显示装置，所述显示装置包括：基体基底；第一薄膜晶体管，设置在基体基底上；过孔绝缘层，设置在第一薄膜晶体管上；以及发光结构，设置在过孔绝缘层上。第一薄膜晶体管包括：第一栅电极；氧化物半导体，与第一栅电极叠置，并且包括锡(Sn)；蚀刻停止件，设置在氧化物半导体上，并且包括不包含锡(Sn)的氧化物半导体材料；第一源电极，与氧化物半导体接触；以及第一漏电极，与氧化物半导体接触，并且与第一源电极间隔开。
第一栅电极可以设置在基体基底与氧化物半导体之间。
蚀刻停止件可以仅覆盖氧化物半导体的上表面的一部分。第一源电极和第一漏电极可以与氧化物半导体的上表面接触。
接触孔可以穿过蚀刻停止件形成，以使氧化物半导体的上表面暴露。第一源电极和第一漏电极可以通过接触孔与氧化物半导体接触。
氧化物半导体可以包括从由氧化锡(SnOx)、氧化铟锡(ITO)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化锡铝锌(TAZO)、氧化铟镓锡(IGTO)和氧化铟镓锌锡(IGZTO)组成的组中选择的至少一种。蚀刻停止件可以包括从由氧化锌(ZnOx)、氧化镓(GaOx)、氧化钛(TiOx)、氧化铟(InOx)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化镓锌(GZO)、氧化锌镁(ZMO)、氧化锌锆(ZnZrxOy)、氧化铟镓锌(IGZO)和氧化铟镓铪(IGHO)组成的组中选择的至少一种。
显示装置还可以包括：层间绝缘层，设置在第一栅电极与氧化物半导体之间；以及第二薄膜晶体管，设置在基体基底上。第二薄膜晶体管可以包括：有源图案，设置在基体基底上；第二栅电极，设置在有源图案上；以及第二源电极和第二漏电极，设置在层间绝缘层上并且电连接到有源图案。
发光结构可以包括：第一电极，电连接到第二薄膜晶体管；发光层，设置在第一电极上；以及第二电极，设置在发光层上。
显示装置可以包括多个像素，以显示图像。多个像素中的每个可以包括第一薄膜晶体管、第二薄膜晶体管和发光结构。
显示装置还可以包括与第二栅电极叠置的存储电极。
发明构思的另一示例性实施例提供了一种显示装置，所述显示装置包括：基体基底；栅电极，设置在基体基底上；氧化物半导体，与栅电极叠置并且包括锡(Sn)；蚀刻停止件，设置在氧化物半导体上，并且包括不包含锡(Sn)的氧化物半导体材料；源电极，与氧化物半导体接触；以及漏电极，与氧化物半导体接触并且与源电极间隔开。
发明构思的另一示例性实施例提供了一种制造显示装置的方法，所述方法包括：在基体基底上形成第一栅电极；在第一栅电极上形成层间绝缘层；在层间绝缘层上顺序形成氧化物半导体层和蚀刻停止件层；在蚀刻停止件层上形成具有第一厚度和第二厚度的光致抗蚀剂图案；通过使用光致抗蚀剂图案作为蚀刻阻挡件蚀刻蚀刻停止件层和氧化物半导体层来形成氧化物半导体和蚀刻停止件图案；通过部分地去除光致抗蚀剂图案来形成第一光致抗蚀剂图案，以使蚀刻停止件图案的上表面的一部分暴露；通过使用第一光致抗蚀剂图案作为蚀刻阻挡件蚀刻蚀刻停止件图案来形成蚀刻停止件；在蚀刻停止件、氧化物半导体和层间绝缘层上形成导电层；以及通过蚀刻导电层来形成第一源电极和第一漏电极。
氧化物半导体可以包括包含锡(Sn)的氧化物半导体材料。蚀刻停止件可以包括不包含锡(Sn)的氧化物半导体材料。
氧化物半导体可以包括从由氧化锡(SnOx)、氧化铟锡(ITO)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化锡铝锌(TAZO)、氧化铟镓锡(IGTO)和氧化铟镓锌锡(IGZTO)组成的组中选择的至少一种。蚀刻停止件可以包括从由氧化锌(ZnOx)、氧化镓(GaOx)、氧化钛(TiOx)、氧化铟(InOx)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化镓锌(GZO)、氧化锌镁(ZMO)、氧化锌锆(ZnZrxOy)、氧化铟镓锌(IGZO)和氧化铟镓铪(IGHO)组成的组中选择的至少一种。
可以通过氢氟酸或草酸系列的蚀刻溶液来湿法蚀刻蚀刻停止件层和氧化物半导体层。
可以通过磷酸-硝酸-乙酸系列的蚀刻溶液来湿法蚀刻蚀刻停止件图案。
可以通过氟基气体来干法蚀刻导电层。
该方法还可以包括在基体基底上形成有源图案以及在有源图案上形成第二栅电极。可以通过蚀刻导电层还形成电连接到有源图案的第二源电极和第二漏电极。
该方法还可以包括在形成层间绝缘层之前，在第二栅电极上形成与第二栅电极叠置的存储电极。存储电极和第一栅电极可以由同一层形成。
有源图案可以包括多晶硅。
蚀刻停止件可以仅覆盖氧化物半导体的上表面的一部分。第一源电极和第一漏电极可以与氧化物半导体的上表面接触。
将理解的是，前面的总体描述和后面的详细描述都是示例性的和说明性的，并且旨在提供对所要求保护的发明的进一步解释。
附图说明
附图示出了发明的示例性实施例，并与描述一起用于解释发明构思，附图被包括以提供对发明的进一步理解并且被并入本说明书中并构成本说明书的一部分。
图1是示出根据发明构思的示例性实施例的显示装置的剖视图。
图2是示出根据发明构思的示例性实施例的显示装置的剖视图。
图3是示出根据发明构思的示例性实施例的显示装置的框图。
图4是示出包括在图3的显示装置中的像素的一个示例的图。
图5是示出图3和图4的显示装置的剖视图。
图6A、图6B、图6C、图6D、图6E、图6F、图6G、图6H和图6I是用于解释制造图1的显示装置的方法的剖视图。
图7A、图7B、图7C、图7D、图7E、图7F、图7G和图7H是用于解释制造图2的显示装置的方法的剖视图。
图8A、图8B、图8C、图8D和图8E是用于解释制造图5的显示装置的方法的剖视图。
图9是示出根据示例实施例的电子设备的框图。
图10A是示出其中图9的电子设备被实现为电视的示例的图。
图10B是示出其中图9的电子设备被实现为智能电话的示例的图。
图11是示出根据发明构思的示例性实施例的显示装置的剖视图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节，以提供对发明的各种示例性实施例的透彻理解。如在这里使用的“实施例”是采用在这里所公开的一个或更多个发明构思的设备或方法的非限制性示例。然而，明显的是，可以在没有这些具体细节或者具有一个或更多个等同布置的情况下来实践各种示例性实施例。在其它情况下，以框图形式示出了公知的结构和设备，以避免使各种示例性实施例不必要地模糊。此外，各种示例性实施例可以不同，但不必是排它性的。例如，在不脱离发明构思的情况下，可以在另一示例性实施例中使用或实现示例性实施例的特定形状、构造和特性。
除非另有说明，否则所示出的示例性实施例将被理解为提供可以在实践中以其实现发明构思的一些方式的不同细节的示例性特征。因此，除非另有说明，否则在不脱离发明构思的情况下，可以对各种实施例的特征、组件、模块、层、膜、面板、区域和/或方面等(下文中单独地或统称为“元件”)进行另外组合、分离、互换和/或重新布置。
通常在附图中提供交叉影线和/或阴影的使用以使相邻元件之间的边界清晰。如此，除非说明，否则交叉影线或阴影的存在与否都不传达或表示对元件的特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或任何其它特性、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性的目的，可以夸大元件的尺寸和相对尺寸。当可以不同地实现示例性实施例时，可以与所描述的顺序不同地来执行特定的工艺顺序。例如，可以基本上同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。此外，同样的附图标记表示同样的元件。
当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在中间元件或层。然而，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。为此，术语“连接”可以指具有或不具有中间元件的物理连接、电连接和/或流体连接。此外，D1轴、D2轴和D3轴不限于直角坐标系的三个轴(诸如x轴、y轴和z轴)，并且可以以更广泛的意义来解释。例如，D1轴、D2轴和D3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。为了本公开的目的，“X、Y和Z中的至少一个(者/种)”和“从由X、Y和Z组成的组中选择的至少一个(者/种)”可以被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个(者/种)或更多个(者/种)的任意组合，诸如以XYZ、XYY、YZ和ZZ为例。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。
尽管可以在这里使用术语“第一”、“第二”等来描述各种类型的元件，但这些元件不应该受这些术语限制。这些术语被用于将一个元件和另一元件区分开。因此，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。
为了描述的目的，在这里可以使用诸如“在……之下”、“在……下方”、“在……下面”、“下”、“在……上方”、“上”、“在……之上”、“较高的”、“侧”(例如，如在“侧壁”中)等空间相对术语，从而来描述如在附图中所示的一个元件与另一(其它)元件的关系。空间相对术语旨在包含除了在附图中描绘的方位之外的装置在使用、操作和/或制造中的不同方位。例如，如果附图中的装置被翻转，则描述为“在”其它元件或特征“下方”或“之下”的元件随后将被定位为“在”所述其它元件或特征“上方”。因此，示例性术语“在……下方”可包括上方和下方两种方位。此外，装置可以被另外定位(例如，旋转90度或者在其它方位)，如此相应地解释这里使用的空间相对描述语。
这里使用的术语是为了描述具体实施例的目的，并且不旨在成为限制。如在这里使用的，除非上下文另外清楚地指出，否则单数形式“一个(种/者)”和“该(所述)”也旨在包括复数形式。此外，当在本说明书中使用术语“包括”及其变型和/或“包含”及其变型时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。还注意的是，如在这里所使用的，术语“基本上”、“大约”和其它类似术语被用作近似术语而不用作程度术语，并且如此用于解释本领域普通技术人员将认识到的测量值、计算值和/或提供值的固有偏差。
这里参照作为理想化示例性实施例和/或中间结构的示意图的剖视图和/或分解图来描述各种示例性实施例。如此，将预料到由例如制造技术和/或公差导致的图示的形状变化。因此，这里公开的示例性实施例不应必须被解释为限于区域的具体示出的形状，而是包括由例如制造导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，如此不必须旨在成为限制。
除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本公开作为其一部分的领域的普通技术人员所通常理解的含义相同的含义。除非在这里明确地如此定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且不应该以理想化或过于形式化的含义来解释。
图1是示出根据发明构思的示例性实施例的显示装置的剖视图。
参照图1，显示装置可以包括基体基底100、栅电极GE、层间绝缘层140、氧化物半导体OS、蚀刻停止件ES、漏电极DE、源电极SE、过孔绝缘层150、发光结构180、像素限定层PDL和薄膜封装层TFE。
可以提供包括透明或不透明绝缘材料的基体基底100。例如，基体基底100可以包括石英基底、合成石英基底、氟化钙基底、掺杂氟化物的石英基底、钠钙玻璃基底、无碱玻璃基底等。可选择地，基体基底100可以包括柔性透明材料，诸如柔性透明树脂基底(例如聚酰亚胺基底)。在这种情况下，聚酰亚胺基底可以包括第一聚酰亚胺层、阻挡膜层、第二聚酰亚胺层等。例如，聚酰亚胺基底可以具有其中第一聚酰亚胺层、阻挡膜层和第二聚酰亚胺层堆叠在刚性玻璃基底上的构造。
栅电极GE可以设置在基体基底100上。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等形成栅电极GE。
层间绝缘层140可以设置在栅电极GE上。层间绝缘层140可以在基体基底100上充分覆盖栅电极GE，并且可以具有基本平坦的上表面而在栅电极GE的周围没有台阶。可选择地，层间绝缘层140可以在基体基底100上覆盖栅电极GE，并且可以沿着栅电极GE的轮廓以基本均匀的厚度设置。
层间绝缘层140可以包括硅化合物、金属氧化物等。例如，层间绝缘层140可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、氮碳化硅(SiCxNy)、氧化铝(AlOx)、氮化铝(AlNx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)等。层间绝缘层140可以由多个层形成。
氧化物半导体OS可以设置在层间绝缘层140上。氧化物半导体OS可以与栅电极GE叠置。氧化物半导体OS可以是包括锡(Sn)的氧化物半导体。氧化物半导体OS还可以包括铟(In)、锌(Zn)、镓(Ga)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)，并且可以是双组分化合物(ABx)、三元化合物(ABxCy)、四组分化合物(ABxCyDz)等中的至少一种的氧化物半导体层。
例如，氧化物半导体OS可以从由氧化锡(SnOx)、氧化铟锡(ITO)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化锡铝锌(TAZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等组成的组中选择的至少一种。由于氧化物半导体OS包括锡，因此可以实现具有比不包含锡的氧化物半导体的迁移率高的迁移率的半导体。
蚀刻停止件ES可以设置在氧化物半导体OS上。蚀刻停止件ES可以具有比氧化物半导体OS的尺寸小的尺寸。即，蚀刻停止件ES可以仅覆盖氧化物半导体OS的上表面的一部分，以使氧化物半导体OS的上表面的边缘部分暴露。蚀刻停止件ES可以包括不包含锡的氧化物半导体材料。蚀刻停止件ES可以是氧化物半导体层，氧化物半导体层包括可以包含铟、锌、镓、钛、铝、铪、锆和镁的双组分化合物(ABx)、三元化合物(ABxCy)、四组分化合物(ABxCyDz)等。
例如，蚀刻停止件ES可以包括氧化锌(ZnOx)、氧化镓(GaOx)、氧化钛(TiOx)、氧化铟(InOx)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化镓锌(GZO)、氧化锌镁(ZMO)、氧化锌锆(ZnZrxOy)、氧化铟镓锌(IGZO)、氧化铟镓铪(IGHO)等。
漏电极DE可以设置在其上设置有氧化物半导体OS和蚀刻停止件ES的层间绝缘层140上。漏电极DE可以与蚀刻停止件ES和氧化物半导体OS接触并连接到蚀刻停止件ES和氧化物半导体OS。即，漏电极DE可以直接接触氧化物半导体OS的被蚀刻停止件ES暴露的上边缘。
源电极SE可以在其上设置有氧化物半导体OS和蚀刻停止件ES的层间绝缘层140上与漏电极DE间隔开。源电极SE可以与蚀刻停止件ES和氧化物半导体OS接触并连接到蚀刻停止件ES和氧化物半导体OS。即，源电极SE可以直接接触氧化物半导体OS的被蚀刻停止件ES暴露的上边缘。
可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等形成漏电极DE和源电极SE。漏电极DE和源电极SE可以由多个层形成。例如，漏电极DE和源电极SE可以包括钛(Ti)层和位于钛层上的钼(Mo)层(Ti/Mo结构)。可选择地，漏电极DE和源电极SE可以包括钛(Ti)层、位于钛层上的铝(Al)层和位于铝层上的钛(Ti)层(Ti/Al/Ti结构)。
栅电极GE、氧化物半导体OS、蚀刻停止件ES以及源电极SE和漏电极DE可以被包括在薄膜晶体管TFT中。薄膜晶体管TFT可以具有底栅结构。
薄膜晶体管TFT具有底栅结构，具有比顶栅结构的沟道长度小的沟道长度，并且不需要形成单独的接触孔。当源电极SE和漏电极DE被图案化时，由于蚀刻停止件ES保护氧化物半导体OS，因此氧化物半导体OS的厚度和尺寸是恒定的，从而减小包括在显示装置中的多个薄膜晶体管的分散。此外，由于可以通过干法蚀刻工艺来使源电极SE和漏电极DE图案化，因此可以进一步减小薄膜晶体管TFT的尺寸。因此，这对于实现高分辨率显示装置是有利的。
过孔绝缘层150可以设置在薄膜晶体管TFT上。过孔绝缘层150可以具有单层结构或包括至少两个绝缘膜的多层结构。可以使用有机材料形成过孔绝缘层150。例如，过孔绝缘层150可以包括光致抗蚀剂、丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂等。在一些示例性实施例中，过孔绝缘层150可以包括诸如硅化合物、金属氧化物等的无机材料。
发光结构180可以包括第一电极181、发光层182和第二电极183。
第一电极181可以设置在过孔绝缘层150上。第一电极181可以根据显示装置的发射类型包括反射材料或透射材料。在示例性实施例中，第一电极181可以具有单层结构或多层结构，单层结构或多层结构可以包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜。
像素限定层PDL可以设置在其上设置有第一电极181的过孔绝缘层150上。可以使用有机材料形成像素限定层PDL。例如，像素限定层PDL可以包括光致抗蚀剂、丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂等。在一些示例性实施例中，使第一电极181暴露的开口可以通过蚀刻像素限定层PDL来形成。显示装置的发射区域和非发射区域可以由像素限定层PDL的开口限定。例如，其中像素限定层PDL的开口所处的部分可以对应于发射区域，非发射区域可以对应于与像素限定层PDL的开口相邻的部分。
发光层182可以设置在通过像素限定层PDL的开口暴露的第一电极181上。此外，发光层182可以在像素限定层PDL的开口的侧壁上延伸。在一些示例性实施例中，发光层182可以包括有机发光层(EL)、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)、电子注入层(EIL)等。在一些示例性实施例中，除了有机发光层之外，空穴注入层、空穴传输层、电子传输层和电子注入层可以公共地形成，以对应于多个像素。在一些示例性实施例中，可以根据显示装置的颜色像素使用用于产生诸如红色光、绿色光和蓝色光的不同颜色的光的发光材料来形成多个有机发光层。在一些示例性实施例中，发光层182的有机发光层可以包括用于产生红色光、绿色光和蓝色光的多个堆叠的发光材料，从而发射白色光。这里，发光层182的元件公共地形成，以对应于多个像素，并且每个像素可以被滤色器层划分。
第二电极183可以设置在像素限定层PDL和发光层182上。第二电极183可以根据显示装置的发射类型包括透射材料或反射材料。在示例性实施例中，第二电极183也可以具有单层结构或多层结构，单层结构或多层结构可以包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜。
薄膜封装层TFE可以设置在第二电极183上。薄膜封装层TFE可以防止湿气和氧从外部渗透。薄膜封装层TFE可以包括至少一个有机层和至少一个无机层。至少一个有机层和至少一个无机层可以彼此交替堆叠。例如，薄膜封装层TFE可以包括两个无机层和位于两个无机层之间的一个有机层，但不限于此。在一些示例性实施例中，可以提供用于屏蔽外部空气和湿气渗透到显示装置的密封基底来代替薄膜封装层TFE。
另一方面，在本示例性实施例中，薄膜晶体管TFT具有底栅结构，但也可以具有顶栅结构。例如，参照图11，显示装置可以包括设置在基体基底100上的氧化物半导体OS、设置在氧化物半导体OS上的蚀刻停止件ES、设置在蚀刻停止件ES上的栅极绝缘层120、在栅极绝缘层120上与氧化物半导体OS叠置的栅电极GE、设置在栅电极GE上的层间绝缘层140以及设置在层间绝缘层140上的源电极SE和漏电极DE。
源电极SE和漏电极DE可以通过穿过层间绝缘层140和栅极绝缘层120形成的接触孔连接到氧化物半导体OS。这里，接触孔可以使蚀刻停止件ES的一部分暴露，使得源电极SE和漏电极DE接触蚀刻停止件ES。尽管未示出，但根据另一示例性实施例，源电极SE和漏电极DE可以布置成不接触蚀刻停止件ES。
此外，显示装置还可以包括过孔绝缘层150、发光结构180、像素限定层PDL和薄膜封装层TFE。
由于显示装置的每个构造与图1的显示装置的每个构造基本相同，因此将省略详细描述。
图2是示出根据发明构思的示例性实施例的显示装置的剖视图。
参照图2，除了蚀刻停止件ES之外，显示装置与图1的显示装置基本相同。因此，将省略重复的解释。
显示装置可以包括基体基底100、栅电极GE、层间绝缘层140、氧化物半导体OS、蚀刻停止件ES、漏电极DE、源电极SE、过孔绝缘层150、发光结构180、像素限定层PDL和薄膜封装层TFE。
第一接触孔CNT1和第二接触孔CNT2可以穿过蚀刻停止件ES形成。第一接触孔CNT1和第二接触孔CNT2可以使氧化物半导体OS的上表面暴露。源电极SE可以通过第一接触孔CNT1接触氧化物半导体OS的上表面。漏电极DE可以通过第二接触孔CNT2接触氧化物半导体OS的上表面。
图3是示出根据发明构思的示例性实施例的显示装置的框图。
参照图3，显示装置可以包括显示面板10、扫描驱动器20、数据驱动器30、发射控制驱动器40和控制器50。
显示面板10可以包括多个像素PX以显示图像。例如，因为像素PX布置在与扫描线SL1至SLn和数据线DL1至DLm的交叉点对应的位置处，所以显示面板10可以包括n×m个像素PX，其中n和m是大于1的整数。像素PX中的每个可以包括驱动晶体管和多个开关晶体管。将参照图4详细描述像素PX的结构。
扫描驱动器20可以基于第一控制信号CTL1经由扫描线SL1至SLn逐步地向像素PX提供第一扫描信号。扫描驱动器20可以基于第一控制信号CTL1经由反相扫描线/SL1至/SLn逐步地向像素PX提供第二扫描信号。例如，第二扫描信号可以对应于与第一扫描信号反相的信号。
数据驱动器30可以基于第二控制信号CTL2经由数据线DL1至DLm向像素PX提供数据信号。
发射控制驱动器40可以基于第三控制信号CTL3经由发射控制线EM1至EMn向像素PX提供发射控制信号。
控制器50可以控制扫描驱动器20、数据驱动器30和发射控制驱动器40。控制器50可以产生控制信号CTL1、CTL2和CTL3以控制扫描驱动器20、数据驱动器30和发射控制驱动器40。用于控制扫描驱动器20的第一控制信号CTL1可以包括垂直起始信号、扫描时钟信号等。用于控制数据驱动器30的第二控制信号CTL2可以包括数字图像数据、水平起始信号等。用于控制发射控制驱动器40的第三控制信号CTL3可以包括发射控制起始信号、发射控制时钟信号等。
此外，显示装置(例如有机发光显示装置)还可以包括向显示面板10提供第一电力电压ELVDD、第二电力电压ELVSS和初始化电压VINT的电源(未示出)。
图4是示出包括在图3的显示装置中的像素PX的一个示例的图。
参照图4，像素PX可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器CST和有机发光二极管OLED。像素PX可以位于第i像素行第j像素列处，其中i是1与n之间的整数，j是1与m之间的整数。
第一晶体管T1可以是向有机发光二极管OLED提供与数据信号对应的驱动电流的驱动晶体管。第一晶体管T1可以包括连接到第一节点N1的栅电极、连接到第二节点N2的第一电极和连接到第三节点N3的第二电极。
第二晶体管T2可以响应于第一扫描信号GS1向第一晶体管T1提供数据信号。在一个示例性实施例中，第二晶体管T2可以包括从第i条扫描线SLi接收第一扫描信号GS1的栅电极、从第j条数据线DLj接收数据信号的第一电极以及连接到第一晶体管T1的第一电极(即，第二节点N2)的第二电极。
第三晶体管T3可以响应于第二扫描信号GS2将第一晶体管T1的第二电极连接到第一晶体管T1的栅电极。在一个示例性实施例中，第三晶体管T3可以包括从第i条反相扫描线/SLi接收第二扫描信号GS2的栅电极、连接到第一晶体管T1的第二电极(即，第三节点N3)的第一电极以及连接到第一晶体管T1的栅电极(即，第一节点N1)的第二电极。
第四晶体管T4可以响应于第三扫描信号GS3将初始化电压VINT施加到第一晶体管T1的栅电极。在一个示例性实施例中，第四晶体管T4可以包括从第i-1条反相扫描线/SL(i-1)接收第三扫描信号GS3的栅电极、接收初始化电压VINT的第一电极以及连接到第一晶体管T1的栅电极(即，第一节点N1)的第二电极。
第五晶体管T5可以响应于发射控制信号将第一电力电压ELVDD施加到第一晶体管T1的第一电极。在一个示例性实施例中，第五晶体管T5可以包括从第i条发射控制线EMi接收发射控制信号的栅电极、接收第一电力电压ELVDD的第一电极以及连接到第一晶体管T1的第一电极(即，第二节点N2)的第二电极。
第六晶体管T6可以响应于发射控制信号将第一晶体管T1的第二电极连接到有机发光二极管OLED的第一电极。在一个示例性实施例中，第六晶体管T6可以包括从第i条发射控制线EMi接收发射控制信号的栅电极、连接到第一晶体管T1的第二电极(即，第三节点N3)的第一电极以及连接到有机发光二极管OLED的第一电极(即，第四节点N4)的第二电极。
第七晶体管T7可以响应于第四扫描信号GS4将初始化电压VINT施加到有机发光二极管OLED的第一电极。在一个示例性实施例中，第七晶体管T7可以包括从第i-1条反相扫描线/SL(i-1)接收第四扫描信号GS4的栅电极、接收初始化电压VINT的第一电极以及连接到有机发光二极管OLED的第一电极(即，第四节点N4)的第二电极。
这里，第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6中的每个可以是作为P型晶体管的多晶Si薄膜晶体管(参照图5中的TFT2)。第三晶体管T3、第四晶体管T4和第七晶体管T7中的每个可以是作为N型晶体管的氧化物薄膜晶体管(参见图5中的TFT1)。
存储电容器CST可以包括接收第一电力电压ELVDD的第一电极和连接到第一晶体管T1的栅电极(即，第一节点N1)的第二电极。
图5是示出图3和图4的显示装置的剖视图。
参照图5，显示装置可以包括基体基底100、缓冲层110、有源图案ACT、第一栅极绝缘层120、第一栅极图案、第二栅极绝缘层130、第二栅极图案、层间绝缘层140、氧化物半导体OS、蚀刻停止件ES、源极-漏极图案、过孔绝缘层150、发光结构180、像素限定层PDL和薄膜封装层TFE。
可以提供包括透明或不透明绝缘材料的基体基底100。基体基底100可以包括柔性透明材料，诸如柔性透明树脂基底。
缓冲层110可以设置在基体基底100上。缓冲层110可以设置在整个基体基底100上。缓冲层110可以防止金属原子和/或杂质从基体基底100扩散到有源图案ACT中。此外，缓冲层110可以控制用于形成有源图案ACT的结晶工艺中的传热速率，从而获得基本均匀的有源图案ACT。此外，当基体基底100的表面不均匀时，缓冲层110可以改善基体基底100的表面的平坦度。
有源图案ACT可以设置在缓冲层110上。有源图案ACT可以包括多晶硅。有源图案ACT可以包括掺杂有杂质的漏区和源区以及在漏区与源区之间的沟道区。可以通过先沉积非晶硅然后使其结晶来形成多晶硅。这里，可以通过快速热退火(RTA)、固相结晶(SPC)、准分子激光退火(ELA)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)、连续横向凝固(SLS)等来使非晶硅结晶。可以在有源图案ACT的部分中掺杂杂质以形成源区和漏区。
第一栅极绝缘层120可以在缓冲层110上覆盖有源图案ACT，并且可以沿着有源图案ACT的轮廓以基本均匀的厚度设置。可选择地，第一栅极绝缘层120可以在缓冲层110上充分覆盖有源图案ACT，并且可以具有基本平坦的上表面而在有源图案ACT的周围没有台阶。
第一栅极图案可以设置在第一栅极绝缘层120上。第一栅极图案可以包括第二栅电极GE2。第一栅极图案还可以包括诸如用于驱动显示装置的栅极线的信号线。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等形成第一栅极图案。
第二栅极绝缘层130可以设置在其上设置有第一栅极图案的第一栅极绝缘层120上。第二栅极绝缘层130可以在第一栅极绝缘层120上覆盖第一栅极图案，并且可以沿着第一栅极图案的轮廓以基本均匀的厚度设置。可选择地，第二栅极绝缘层130可以在第一栅极绝缘层120上充分覆盖第一栅极图案，并且可以具有基本平坦的上表面而在第一栅极图案的周围没有台阶。第二栅极绝缘层130可以包括诸如硅化合物或金属氧化物的无机绝缘材料。
第二栅极图案可以设置在第二栅极绝缘层130上。第二栅极图案可以包括第一栅电极GE1、存储电极CE和信号线。存储电极CE可以通过与第二栅电极GE2叠置来形成存储电容器。可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等形成第二栅极图案。
层间绝缘层140可以设置在其上设置有第二栅极图案的第二栅极绝缘层130上。层间绝缘层140可以在第二栅极绝缘层130上充分覆盖第二栅极图案，并且可以具有基本平坦的上表面而在第二栅极图案的周围没有台阶。层间绝缘层140可以包括诸如硅化合物或金属氧化物的无机绝缘材料。
氧化物半导体OS可以设置在层间绝缘层140上。氧化物半导体OS可以与第一栅电极GE1叠置。氧化物半导体OS可以包括包含锡(Sn)的氧化物半导体材料。
蚀刻停止件ES可以设置在氧化物半导体OS上。蚀刻停止件ES可以包括不包含锡(Sn)的氧化物半导体材料。蚀刻停止件ES可以仅覆盖氧化物半导体OS的上表面的一部分，以使氧化物半导体OS的上表面的边缘部分暴露。此外，如在图2的示例性实施例中，接触孔可以穿过蚀刻停止件ES来形成。
源极-漏极图案可以设置在其上设置有氧化物半导体OS和蚀刻停止件ES的层间绝缘层140上。源极-漏极图案可以包括第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2。
第一漏电极DE1可以通过与蚀刻停止件ES和氧化物半导体OS接触而连接到蚀刻停止件ES和氧化物半导体OS。第一源电极SE1可以在其上设置有蚀刻停止件ES和氧化物半导体OS的层间绝缘层140上与第一漏电极DE1间隔开。第一源电极SE1可以通过与蚀刻停止件ES和氧化物半导体OS接触而连接到蚀刻停止件ES和氧化物半导体OS。
第二源电极SE2可以通过穿过层间绝缘层140、第二栅极绝缘层130和第一栅极绝缘层120形成的接触孔电连接到有源图案ACT。第二漏电极DE2可以通过穿过层间绝缘层140、第二栅极绝缘层130和第一栅极绝缘层120形成的接触孔电连接到有源图案ACT。
可以使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等形成源极-漏极图案。源极-漏极图案可以由多个层形成。例如，源极-漏极图案可以包括钛(Ti)层和位于钛层上的钼(Mo)层(Ti/Mo结构)。可选择地，源极-漏极图案可以包括钛(Ti)层、位于钛层上的铝(Al)层和位于铝层上的钛(Ti)层(Ti/Al/Ti结构)。
因此，包括第一栅电极GE1、第一源电极SE1、第一漏电极DE1和氧化物半导体OS的第一薄膜晶体管TFT1可以具有底栅结构。包括第二栅电极GE2、第二源电极SE2、第二漏电极DE2和有源图案ACT的第二薄膜晶体管TFT2可以具有顶栅结构。
过孔绝缘层150可以设置在第一薄膜晶体管TFT1和第二薄膜晶体管TFT2上。过孔绝缘层150可以具有单层结构，或者可以具有包括至少两个绝缘层的多层结构。
发光结构180可以包括第一电极181、发光层182和第二电极183。像素限定层PDL可以设置在其上设置有第一电极181的过孔绝缘层150上。发光层182可以设置在通过像素限定层PDL的开口暴露的第一电极181上。第二电极183可以设置在像素限定层PDL和发光层182上。薄膜封装层TFE可以设置在第二电极183上。
发光结构180、像素限定层PDL和薄膜封装层TFE可以与图1的显示装置的发光结构180、像素限定层PDL和薄膜封装层TFE基本相同。因此，将省略详细描述。
这里，第一薄膜晶体管TFT1可以是图4的第三晶体管T3、第四晶体管T4和第七晶体管T7中的任一个。第二薄膜晶体管TFT2可以是图4的第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6中的任一个。
图6A至图6I是用于解释制造图1的显示装置的方法的剖视图。
参照图6A，可以在基体基底100上形成栅电极GE。可以在其上形成有栅电极GE的基体基底100上形成层间绝缘层140。
参照图6B，可以在层间绝缘层140上形成氧化物半导体层OSL。可以在氧化物半导体层OSL上形成蚀刻停止件层ESL。
参照图6C，可以在蚀刻停止件层ESL上形成具有第一厚度t1和第二厚度t2的光致抗蚀剂图案PR。第一厚度t1可以小于第二厚度t2。光致抗蚀剂图案PR的具有第一厚度t1的部分可以对应于氧化物半导体(稍后将描述)的通过蚀刻停止件暴露的部分。光致抗蚀剂图案PR的具有第二厚度t2的部分可以对应于蚀刻停止件。可以使用半色调掩模等形成光致抗蚀剂图案PR。
参照图6D，可以使用光致抗蚀剂图案PR作为蚀刻阻挡件来蚀刻蚀刻停止件层ESL和氧化物半导体层OSL。因此，可以形成氧化物半导体OS和蚀刻停止件图案ESP。
例如，可以通过氢氟酸或草酸系列的蚀刻溶液来湿法蚀刻蚀刻停止件层ESL和氧化物半导体层OSL。蚀刻停止件层ESL包括不包含锡(Sn)的氧化物半导体材料，氧化物半导体层OSL包括包含锡(Sn)的氧化物半导体材料，从而可以使用上面提及的氢氟酸或草酸系列的蚀刻溶液来湿法蚀刻蚀刻停止件层ESL和氧化物半导体层OSL两者。
参照图6E，可以通过部分地去除光致抗蚀剂图案PR来使蚀刻停止件图案ESP的上表面的一部分暴露。
例如，可以通过灰化工艺等使光致抗蚀剂图案PR整体变薄，从而去除具有第一厚度t1的部分，仅保留具有第二厚度t2的中心部分PR'(或称为第一光致抗蚀剂图案)。蚀刻停止件图案ESP的上表面的所述一部分可以被暴露。
参照图6F，可以使用中心部分PR'作为蚀刻阻挡件来蚀刻蚀刻停止件图案ESP，以形成蚀刻停止件ES。
例如，可以通过磷酸-硝酸-乙酸系列的蚀刻溶液来湿法蚀刻蚀刻停止件图案ESP。此时，由于蚀刻停止件图案ESP包括不包含锡的氧化物半导体材料，所以蚀刻停止件图案ESP被磷酸-硝酸-乙酸系列的蚀刻溶液蚀刻。然而，由于氧化物半导体OS包括包含锡的氧化物半导体材料，所以对于磷酸-硝酸-乙酸系列的蚀刻溶液的蚀刻选择性低，并且氧化物半导体OS保持未被去除。因此，氧化物半导体OS的上表面的一部分可以被暴露。此后，可以去除中心部分PR'。
同时，制造显示装置的方法还可以包括用于加热氧化物半导体OS的退火工艺和用于改善氧化物半导体OS的导电性的等离子体工艺。
参照图6G，可以在其上形成有蚀刻停止件ES和氧化物半导体OS的层间绝缘层140上形成导电层CL。导电层CL可以包括多个金属层。
参照图6H，可以通过蚀刻导电层CL来形成源电极SE和漏电极DE。例如，可以利用附加蚀刻掩模通过使用光刻工艺和/或蚀刻工艺对导电层CL图案化来形成源电极SE和漏电极DE。这里，由于氧化物半导体OS被蚀刻停止件ES覆盖，并且蚀刻停止件ES包括不包含锡的氧化物半导体材料，所以可以在蚀刻导电层CL的工艺中保护氧化物半导体OS。
例如，可以通过氟基气体来干法蚀刻导电层CL。因此，薄膜晶体管TFT可以被形成。包括包含锡的氧化物半导体材料的氧化物半导体OS可能被氟基气体损坏。然而，由于氧化物半导体OS被蚀刻停止件ES保护，因此氧化物半导体OS的性质没有改变，因而可以减小最终产品中的薄膜晶体管的分散。
由于源电极SE和漏电极DE通过干法蚀刻被图案化，所以可以形成更精细的图案，并且可以进一步减小薄膜晶体管TFT的尺寸。
参照图6I，可以在薄膜晶体管TFT上形成过孔绝缘层150、第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE。因此，显示装置可以被制造。可以通过各种已知方法形成过孔绝缘层150、第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE，并且将省略对其的详细描述。
图7A至图7H是用于解释制造图2的显示装置的方法的剖视图。除了蚀刻停止件的第一接触孔和第二接触孔之外，制造显示装置的方法与图6A至图6I的方法基本相同。因此，将简化或省略重复描述。
参照图7A，可以在基体基底100上形成栅电极GE。可以在其上形成有栅电极GE的基体基底100上形成层间绝缘层140。可以在层间绝缘层140上形成氧化物半导体层OSL。可以在氧化物半导体层OSL上形成蚀刻停止件层ESL。
参照图7B，可以在蚀刻停止件层ESL上形成具有第一厚度t1和第二厚度t2的光致抗蚀剂图案PR。第一厚度t1可以小于第二厚度t2。光致抗蚀剂图案PR的具有第一厚度t1的部分可以对应于稍后将描述的氧化物半导体的被蚀刻停止件暴露的部分。光致抗蚀剂图案PR的具有第二厚度t2的部分可以对应于蚀刻停止件。可以使用半色调掩模等形成光致抗蚀剂图案PR。
参照图7C，可以使用光致抗蚀剂图案PR作为蚀刻阻挡件来蚀刻蚀刻停止件层ESL和氧化物半导体层OSL。因此，可以形成氧化物半导体OS和蚀刻停止件图案ESP。
参照图7D，可以通过部分地去除光致抗蚀剂图案PR来使蚀刻停止件图案ESP的上表面的一部分暴露，从而保留第一光致抗蚀剂图案PR'。
参照图7E，可以通过使用第一光致抗蚀剂图案PR'作为蚀刻阻挡件蚀刻蚀刻停止件图案ESP而穿过蚀刻停止件ES来形成第一接触孔CNT1和第二接触孔CNT2。
参照图7F，可以在其上形成有蚀刻停止件ES和氧化物半导体OS的层间绝缘层140上形成导电层CL。
参照图7G，可以通过蚀刻导电层CL来形成源电极SE和漏电极DE。因此，薄膜晶体管TFT可以被形成。
参照图7H，可以在薄膜晶体管TFT上形成过孔绝缘层150、第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE。因此，显示装置可以被制造。
图8A至图8E是用于解释制造图5的显示装置的方法的剖视图。除了缓冲层、有源图案、第一栅极绝缘层和第二栅极绝缘层、第一栅极图案和第二栅极图案之外，制造显示装置的方法与图6A至图6I的方法基本相同。因此，将简化或省略重复描述。
参照图8A，可以在基体基底100上形成缓冲层110。可以在缓冲层110上形成有源图案ACT。可以通过形成非晶硅层，使非晶硅层结晶并且通过光刻法等使非晶硅层图案化来形成有源图案ACT。可以在有源图案ACT上形成第一栅极绝缘层120。可以在第一栅极绝缘层120上形成包括第二栅电极GE2的第一栅极图案。可以在其上形成有第一栅极图案的第一栅极绝缘层120上形成第二栅极绝缘层130。可以在第二栅极绝缘层130上形成包括存储电极CE和第一栅电极GE1的第二栅极图案。
参照图8B，可以在其上形成有第二栅极图案的第二栅极绝缘层130上形成层间绝缘层140。可以穿过层间绝缘层140形成接触孔CNT。可以在层间绝缘层140上形成氧化物半导体OS和蚀刻停止件ES。这里，形成氧化物半导体OS和蚀刻停止件ES的方法可以与图6B至图6F中所示的方法基本相同。
参照图8C，可以在其上形成有蚀刻停止件ES和氧化物半导体OS的层间绝缘层140上形成导电层CL。导电层CL可以包括多个金属层。
参照图8D，可以通过蚀刻导电层CL来形成包括第一源电极SE1、第一漏电极DE1、第二源电极SE2和第二漏电极DE2的源极-漏极图案。例如，可以利用附加蚀刻掩模通过使用光刻工艺和/或蚀刻工艺使导电层CL图案化来形成源极-漏极图案。例如，可以通过氟基气体来干法蚀刻导电层CL。因此，第一薄膜晶体管TFT1和第二薄膜晶体管TFT2可以被形成。
参照图8E，可以在第一薄膜晶体管TFT1和第二薄膜晶体管TFT2上形成过孔绝缘层150、第一电极181、像素限定层PDL、发光层182、第二电极183和薄膜封装层TFE。因此，显示装置可以被制造。
根据本发明的示例性实施例，显示装置包括具有氧化物半导体和蚀刻停止件的薄膜晶体管。薄膜晶体管具有底栅结构，具有比顶栅结构的沟道长度短的沟道长度，并且不需要形成单独的接触孔。此外，在制造工艺中，由于蚀刻停止件保护氧化物半导体，因此氧化物半导体的厚度和尺寸是恒定的，从而减小包括在显示装置中的多个薄膜晶体管的分散。此外，由于可以通过干法蚀刻工艺来使源电极和漏电极图案化，所以可以进一步减小薄膜晶体管的尺寸。因此，这对于实现高分辨率显示装置是有利的。
图9是示出根据示例实施例的电子设备的框图。图10A是示出其中图9的电子设备被实现为电视的示例的图。图10B是示出其中图9的电子设备被实现为智能电话的示例的图。
参照图9至图10B，电子设备500可以包括处理器510、存储器器件520、储存器件530、输入/输出(I/O)器件540、电源550和显示器件560。这里，显示器件560可以对应于图1的显示装置。此外，电子设备500还可以包括用于与视频卡、声卡、存储卡、通用串行总线(USB)器件、其它电子器件等通信的多个端口。在示例实施例中，如图10A中所示，电子设备500可以被实现为电视。在另一示例实施例中，如图10B中所示，电子设备500可以被实现为智能电话。然而，电子设备500不限于此。例如，电子设备500可以被实现为蜂窝电话、视频电话、智能平板、智能手表、平板PC、汽车导航系统、计算机显示器、笔记本计算机、头戴式显示器(HMD)等。
处理器510可以执行各种计算功能。处理器510可以是微处理器、中央处理单元(CPU)、应用处理器(AP)等。处理器510可以经由地址总线、控制总线、数据总线等结合到其它组件。此外，处理器510可以结合到诸如外围组件互连(PCI)总线的扩展总线。存储器器件520可以存储用于电子设备500的操作的数据。例如，存储器器件520可以包括至少一个非易失性存储器器件(诸如可擦除可编程只读存储器(EPROM)器件、电可擦除可编程只读存储器(EEPROM)器件、快闪存储器器件、相变随机存取存储器(PRAM)器件、电阻随机存取存储器(RRAM)器件、纳米浮栅存储器(NFGM)器件、聚合物随机存取存储器(PoRAM)器件、磁随机存取存储器(MRAM)器件、铁电随机存取存储器(FRAM)器件等)和/或至少一个易失性存储器器件(诸如动态随机存取存储器(DRAM)器件、静态随机存取存储器(SRAM)器件、移动DRAM器件等)。储存器件530可以包括固态驱动器(SSD)器件、硬盘驱动器(HDD)器件、CD-ROM器件等。I/O器件540可以包括诸如键盘、袖珍键盘、鼠标器件、触摸板、触摸屏等的输入器件和诸如打印机、扬声器等的输出器件。电源550可以为电子设备500的操作提供电力。
显示器件560可以经由总线或其它通信线路结合到其它组件。在一些示例实施例中，显示器件560可以被包括在I/O器件540中。如上所述，显示器件560可以包括具有底栅结构以及氧化物半导体和蚀刻停止件的薄膜晶体管。因此，可以减小薄膜晶体管的分散并且可以实现高分辨率。然而，由于已经在上面描述了这一点，因此将省略对其的重复描述。
尽管在这里已经描述了某些示例性实施例和实施方式，但是通过该描述，其它实施例和修改将是明显的。因此，发明构思不限于这样的实施例，而是限于所附权利要求以及如对本领域普通技术人员而言将是明显的各种明显的修改和等同布置的更宽的范围。

Claims (20)

1.一种显示装置，所述显示装置包括：
基体基底；
第一薄膜晶体管，设置在所述基体基底上；
过孔绝缘层，设置在所述第一薄膜晶体管上；以及
发光结构，设置在所述过孔绝缘层上，
其中，所述第一薄膜晶体管包括：第一栅电极；氧化物半导体，与所述第一栅电极叠置，并且包括锡；蚀刻停止件，设置在所述氧化物半导体上，并且包括不包含锡的氧化物半导体材料；第一源电极，与所述氧化物半导体接触；以及第一漏电极，与所述氧化物半导体接触，并且与所述第一源电极间隔开。
2.根据权利要求1所述的显示装置，其中，所述第一栅电极设置在所述基体基底与所述氧化物半导体之间。
3.根据权利要求2所述的显示装置，其中：
所述蚀刻停止件仅覆盖所述氧化物半导体的上表面的一部分；并且
所述第一源电极和所述第一漏电极接触所述氧化物半导体的所述上表面。
4.根据权利要求2所述的显示装置，其中：
接触孔穿过所述蚀刻停止件形成，以使所述氧化物半导体的上表面暴露；并且
所述第一源电极和所述第一漏电极通过所述接触孔接触所述氧化物半导体。
5.根据权利要求1所述的显示装置，其中：
所述氧化物半导体包括从由氧化锡、氧化铟锡、氧化锌锡、氧化铟锌锡、氧化锡铝锌、氧化铟镓锡和氧化铟镓锌锡组成的组中选择的至少一种；并且
所述蚀刻停止件包括从由氧化锌、氧化镓、氧化钛、氧化铟、氧化铟镓、氧化铟锌、氧化镓锌、氧化锌镁、氧化锌锆、氧化铟镓锌和氧化铟镓铪组成的组中选择的至少一种。
6.根据权利要求1所述的显示装置，所述显示装置还包括：
层间绝缘层，设置在所述第一栅电极与所述氧化物半导体之间；以及
第二薄膜晶体管，设置在所述基体基底上，
其中，所述第二薄膜晶体管包括：有源图案，设置在所述基体基底上；第二栅电极，设置在所述有源图案上；以及第二源电极和第二漏电极，设置在所述层间绝缘层上并且电连接到所述有源图案。
7.根据权利要求6所述的显示装置，其中，所述发光结构包括：
第一电极，电连接到所述第二薄膜晶体管；
发光层，设置在所述第一电极上；以及
第二电极，设置在所述发光层上。
8.根据权利要求7所述的显示装置，其中：
所述显示装置包括多个像素，以显示图像；并且
所述多个像素中的每个包括所述第一薄膜晶体管、所述第二薄膜晶体管和所述发光结构。
9.根据权利要求6所述的显示装置，其中，所述显示装置还包括与所述第二栅电极叠置的存储电极。
10.一种显示装置，所述显示装置包括：
基体基底；
栅电极，设置在所述基体基底上；
氧化物半导体，与所述栅电极叠置，并且包括锡；
蚀刻停止件，设置在所述氧化物半导体上，并且包括不包含锡的氧化物半导体材料；
源电极，与所述氧化物半导体接触；以及
漏电极，与所述氧化物半导体接触，并且与所述源电极间隔开。
11.一种制造显示装置的方法，所述方法包括以下步骤：
在基体基底上形成第一栅电极；
在所述第一栅电极上形成层间绝缘层；
在所述层间绝缘层上顺序形成氧化物半导体层和蚀刻停止件层；
在所述蚀刻停止件层上形成具有第一厚度和第二厚度的光致抗蚀剂图案；
通过使用所述光致抗蚀剂图案作为蚀刻阻挡件蚀刻所述蚀刻停止件层和所述氧化物半导体层来形成氧化物半导体和蚀刻停止件图案；
通过部分地去除所述光致抗蚀剂图案来形成第一光致抗蚀剂图案，以使所述蚀刻停止件图案的上表面的一部分暴露；
通过使用所述第一光致抗蚀剂图案作为蚀刻阻挡件蚀刻所述蚀刻停止件图案来形成蚀刻停止件；
在所述蚀刻停止件、所述氧化物半导体和所述层间绝缘层上形成导电层；以及
通过蚀刻所述导电层来形成第一源电极和第一漏电极。
12.根据权利要求11所述的方法，其中：
所述氧化物半导体包括包含锡的氧化物半导体材料；并且
所述蚀刻停止件包括不包含锡的氧化物半导体材料。
13.根据权利要求12所述的方法，其中：
所述氧化物半导体包括从由氧化锡、氧化铟锡、氧化锌锡、氧化铟锌锡、氧化锡铝锌、氧化铟镓锡和氧化铟镓锌锡组成的组中选择的至少一种；并且
所述蚀刻停止件包括从由氧化锌、氧化镓、氧化钛、氧化铟、氧化铟镓、氧化铟锌、氧化镓锌、氧化锌镁、氧化锌锆、氧化铟镓锌和氧化铟镓铪组成的组中选择的至少一种。
14.根据权利要求12所述的方法，其中，通过氢氟酸或草酸系列的蚀刻溶液来湿法蚀刻所述蚀刻停止件层和所述氧化物半导体层。
15.根据权利要求14所述的方法，其中，通过磷酸-硝酸-乙酸系列的蚀刻溶液来湿法蚀刻所述蚀刻停止件图案。
16.根据权利要求15所述的方法，其中，通过氟基气体来干法蚀刻所述导电层。
17.根据权利要求11所述的方法，所述方法还包括：
在所述基体基底上形成有源图案；以及
在所述有源图案上形成第二栅电极，
其中，通过蚀刻所述导电层还形成电连接到所述有源图案的第二源电极和第二漏电极。
18.根据权利要求17所述的方法，所述方法还包括在形成所述层间绝缘层之前，在所述第二栅电极上形成与所述第二栅电极叠置的存储电极，
其中，所述存储电极和所述第一栅电极由同一层形成。
19.根据权利要求17所述的方法，其中，所述有源图案包括多晶硅。
20.根据权利要求11所述的方法，其中：
所述蚀刻停止件仅覆盖所述氧化物半导体的上表面的一部分；并且
所述第一源电极和所述第一漏电极与所述氧化物半导体的所述上表面接触。
CN201910880054.4A 2018-09-21 2019-09-18 显示装置和制造该显示装置的方法 Pending CN110943107A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180114265A KR20200034889A (ko) 2018-09-21 2018-09-21 표시 장치 및 이의 제조 방법
KR10-2018-0114265 2018-09-21

Publications (1)

Publication Number Publication Date
CN110943107A true CN110943107A (zh) 2020-03-31

Family

ID=69885025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910880054.4A Pending CN110943107A (zh) 2018-09-21 2019-09-18 显示装置和制造该显示装置的方法

Country Status (3)

Country Link
US (1) US11950487B2 (zh)
KR (1) KR20200034889A (zh)
CN (1) CN110943107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347006A (zh) * 2022-10-19 2022-11-15 广州华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347335A (zh) * 2010-07-23 2012-02-08 三星电子株式会社 显示基底及其制造方法
KR20120080883A (ko) * 2011-01-10 2012-07-18 인하대학교 산학협력단 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4923069B2 (ja) 2009-01-14 2012-04-25 三菱電機株式会社 薄膜トランジスタ基板、及び半導体装置
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101774256B1 (ko) 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102278505B1 (ko) 2013-09-10 2021-07-16 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
CN102709239B (zh) 2012-04-20 2014-12-03 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104272463B (zh) 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
CN103578984B (zh) * 2012-07-26 2016-10-26 瀚宇彩晶股份有限公司 半导体元件及其制造方法
JP6077978B2 (ja) 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
US20150295058A1 (en) 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
EP2874187B1 (en) * 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
KR20150068746A (ko) * 2013-12-12 2015-06-22 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
JP2015122417A (ja) 2013-12-24 2015-07-02 ソニー株式会社 半導体装置およびその製造方法、並びに表示装置および電子機器
KR20150141452A (ko) 2014-06-10 2015-12-18 송학성 산화물 박막트랜지스터를 포함하는 표시장치용 어레이 기판 및 그 제조방법
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
KR102300026B1 (ko) * 2015-01-08 2021-09-09 삼성디스플레이 주식회사 표시 장치
CN104716198B (zh) 2015-03-25 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347335A (zh) * 2010-07-23 2012-02-08 三星电子株式会社 显示基底及其制造方法
KR20120080883A (ko) * 2011-01-10 2012-07-18 인하대학교 산학협력단 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347006A (zh) * 2022-10-19 2022-11-15 广州华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板

Also Published As

Publication number Publication date
US20200099015A1 (en) 2020-03-26
US11950487B2 (en) 2024-04-02
KR20200034889A (ko) 2020-04-01

Similar Documents

Publication Publication Date Title
US10991788B2 (en) Organic light emitting display apparatus
US11563074B2 (en) Display apparatus including power supply wire that contacts second electrode and method of manufacturing the same
KR102656371B1 (ko) 표시 장치 및 이의 제조 방법
US11594587B2 (en) Display device
US9871094B2 (en) Organic light emitting diode display and method for manufacturing organic light emitting diode display
US11404508B2 (en) Display device and method thereof of reduced masks
KR20200115925A (ko) 표시 장치
CN111244136A (zh) 显示装置及其制造方法
US12062667B2 (en) Display device
US12082443B2 (en) Method of manufacturing a display device having first transistor, second transistor and third transistor disposed on different layers
CN110890384A (zh) 显示设备
US20210104590A1 (en) Display device
CN112447795A (zh) 显示装置和制造该显示装置的方法
EP3723078B1 (en) Display apparatus
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
US11950487B2 (en) Display apparatus and method of manufacturing the same
KR20210033586A (ko) 표시 장치
CN117253892A (zh) 包括薄膜晶体管的显示装置及其制造方法
KR20210043802A (ko) 표시 장치 및 이의 제조 방법
KR102708663B1 (ko) 표시 장치 및 이의 제조 방법
KR20200116568A (ko) 표시 장치
KR20200103905A (ko) 표시 장치 및 이의 제조 방법
US20240105738A1 (en) Display device and method of manufacturing the same
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20210022802A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination