CN110875196B - 制造半导体器件的方法和封装件 - Google Patents

制造半导体器件的方法和封装件 Download PDF

Info

Publication number
CN110875196B
CN110875196B CN201910774022.6A CN201910774022A CN110875196B CN 110875196 B CN110875196 B CN 110875196B CN 201910774022 A CN201910774022 A CN 201910774022A CN 110875196 B CN110875196 B CN 110875196B
Authority
CN
China
Prior art keywords
redistribution
interconnect
forming
structures
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910774022.6A
Other languages
English (en)
Other versions
CN110875196A (zh
Inventor
吴俊毅
谢静华
余振华
刘重希
王守怡
陈建勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110875196A publication Critical patent/CN110875196A/zh
Application granted granted Critical
Publication of CN110875196B publication Critical patent/CN110875196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/6015—Applying energy, e.g. for the soldering or alloying process using conduction, e.g. chuck heater, thermocompression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Making Paper Articles (AREA)
  • Packages (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

根据本申请的实施例，提供了制造半导体器件的方法和封装件。该方法包括形成器件结构，该方法包括在半导体器件上方形成电连接至半导体器件的第一再分布结构，形成围绕第一再分布结构和半导体器件的模塑材料，在模塑材料和第一再分布结构上方形成第二再分布结构，第二再分布结构电连接至第一再分布结构，将互连结构附接至第二再分布结构，互连结构包括核心衬底，互连结构电连接至第二再分布结构，在互连结构的侧壁上以及第二再分布结构和互连结构之间形成底部填充材料。

Description

制造半导体器件的方法和封装件
技术领域
本申请的实施例涉及半导体领域，并且更具体地，涉及制造半导体器件的方法和封装件。
背景技术
半导体工业通过连续减小最小部件尺寸来改进各个电组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这使得更多组件(因此，更多功能)集成到给定区域。具有高功能的集成电路需要许多输入/输出焊盘。然而，对于小型化很重要的应用，可能需要小型封装。
集成扇出(InFO)封装技术正变得越来越流行，特别是当与晶圆级封装(WLP)技术结合时，其中，集成电路封装在通常包括再分布层(RDL)或后钝化互连的封装件中，再分布层(RDL)或后钝化互连用于封装件的接触焊盘的扇出布线，使得电接触件可以在比集成电路的接触焊盘更大的间距上制造。这种产生的封装结构提供了高功能密度和相对低成本和高性能的封装件。
发明内容
根据本申请的实施例，提供了一种制造半导体器件的方法，包括：形成器件结构，形成所述器件结构包括：在半导体器件上方形成电连接至所述半导体器件的第一再分布结构；以及形成围绕所述第一再分布结构和所述半导体器件的模塑材料；在所述模塑材料和所述第一再分布结构上方形成第二再分布结构，所述第二再分布结构电连接至所述第一再分布结构；将所述互连结构附接至所述第二再分布结构，所述互连结构包括核心衬底，所述互连结构电连接至所述第二再分布结构；以及在所述互连结构的侧壁上以及所述第二再分布结构和所述互连结构之间形成底部填充材料。
根据本申请的实施例，提供了一种制造半导体器件的方法，包括：将多个半导体器件放置在载体衬底上；形成多个第一再分布结构，其中，每个第一再分布结构形成在一个或多个相应的半导体器件上；用密封剂密封所述多个半导体器件和所述多个第一再分布结构；形成多个第二再分布结构，其中，每个第二分布结构形成在相应的第一再分布结构上；将多个互连结构附接至所述多个第二再分布结构，其中，每个互连结构均附接至相应的第二再分布结构；在相邻互连结构之间沉积底部填充材料；以及实施分割工艺以形成多个器件封装件，其中，每个器件封装件均包括所述多个半导体器件的半导体器件、所述多个第一再分布结构的第一再分布结构、所述多个第二再分布结构的第二再分布结构以及所述多个互连结构的互连结构。
根据本申请的实施例，提供了一种封装件，包括：器件结构，包括电连接至至少一个半导体器件的第一再分布结构，其中，所述第一再分布结构和所述至少一个半导体器件由第一模塑材料围绕；第二再分布结构，在所述器件结构的所述第一再分布结构和所述第一模塑材料上方延伸，其中，所述第二再分布结构电连接至所述器件结构的所述第一再分布结构，其中，所述第二再分布结构包括多条第一导电迹线和多个第一介电层；互连结构，电连接至所述第二再分布结构，所述互连结构包括形成在衬底上方的布线结构，其中，所述布线结构包括多条第二导电迹线和多个第二介电层，其中，所述多个第二介电层的材料与所述多个第一介电层的材料不同；以及底部填充材料，在所述第二再分布结构和所述互连结构之间延伸。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图4示出了根据一些实施例的形成器件结构的中间阶段的截面图。
图5至图8示出了根据一些实施例的形成器件结构的中间步骤的截面图。
图9A至图9C示出了根据一些实施例的形成互连结构的中间步骤的截面图。
图10至图15示出了根据一些实施例的形成封装件的中间阶段的截面图。
图16至图17示出了根据一些实施例的封装件的截面图。
图18A至图20C示出了根据一些实施例的分割封装件的中间步骤的截面图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参照标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在本发明中，描述器件封装件的各个方面及其形成。器件封装件可以是例如系统级封装件。在一些实施例中，可以在一个或多个半导体器件上方形成第一再分布结构，并且然后在第一再分布结构上方形成第二再分布结构。再分布结构可以是例如扇出结构。互连结构形成在核心衬底上，并且然后附接至第二再分布结构。通过在再分布结构内而不是在互连结构内形成更多的布线，可以改进器件封装件的电性能并且可以减小器件封装件的总体制造成本。互连结构还可以为器件封装件提供刚性并且减少翘曲或分层的变化。
图1至图15示出了根据一些实施例的形成封装件400(见图15)的中间步骤的截面图。图1至图4示出了根据一些实施例的形成器件结构100(见图4)的中间步骤的截面图。图5至图8示出了根据一些实施例的形成包含例如器件结构100的器件结构200(见图8)的中间步骤的截面图。图9A至图9C示出了根据一些实施例的形成互连结构300的中间步骤的截面图。图10至图15示出了根据一些实施例的形成封装件400的中间步骤的截面图。
现在参照图1，示出了根据一些实施例的其上有一个或多个半导体器件的载体衬底102，一个或多个半导体器件诸如半导体器件104A、104B和104C。载体衬底102可以包括例如硅基材料，诸如硅衬底(例如，硅晶圆)、玻璃材料、氧化硅或其它材料(诸如氧化铝)等或它们的组合。在一些实施例中，载体衬底102可以是面板结构，其可以是例如由合适的介电材料形成的支撑衬底，合适的介电材料诸如玻璃材料、塑料材料或有机材料。面板结构可以是例如矩形面板。载体衬底102可以是平坦的，以适应诸如半导体器件104A至104C的器件的附接。
在一些实施例中，可以在载体衬底102的顶面上形成释放层(未示出)，以便于随后载体衬底102的剥离。释放层可以由基于聚合物的材料形成，其可以与载体衬底102一起从在随后的步骤中形成的上面的结构去除。在一些实施例中，释放层是诸如光热转换(LTHC)释放涂层的基于环氧树脂的热释放材料，该材料在加热时失去其粘合性。在其它实施例中，释放层可以是紫外(UV)胶，当暴露于UV光时失去其粘合性。释放层可以以液体形式分配并且被固化，可以是层压在载体衬底102上的层压膜等。释放层的顶面可以是齐平的并且可以具有高度的共面性。
使用诸如拾取和放置工艺的合适工艺将半导体器件104A至104C放置在载体衬底102上。图1中所示的半导体器件104A至104C的每个均可以是为预期目的而设计的半导体器件，预期目的诸如存储器管芯(例如，DRAM管芯、堆叠存储器管芯、高带宽存储器(HBM)管芯等)、逻辑管芯、中央处理单元(CPU)管芯、片上系统(SoC)等或它们的组合。在实施例中，半导体器件104A至104C包括集成电路器件，诸如对于特定功能所需要的晶体管、电容器、电感器、电阻器、金属化层、外部连接件等。在一些实施例中，半导体器件104A至104C可以包括相同类型的器件或不同器件中的一种以上。图1示出了三个半导体器件104A至104C，但是在其它实施例中，可以在载体衬底102上放置一个、两个或多于三个半导体器件。
图2示出了根据一些实施例的使用密封剂106对半导体器件104A至104C的密封。密封可以在模塑器件中实施，或者可以使用另一技术沉积密封剂106。密封剂106可以是模塑料，诸如树脂、聚酰亚胺、PPS、PEEK、PES、其它材料等或它们的组合。图2还示出了密封剂106的减薄以暴露半导体器件104A至104C。减薄可以暴露半导体器件104A至104C的接触件。可以例如使用机械研磨或化学机械抛光(CMP)来实施减薄。因此，半导体器件104A至104C可以具有与密封剂106也齐平的平坦表面。在减薄之后，半导体器件104A至104C可以具有介于约25μm和约787μm之间的厚度。
转到图3，根据一些实施例，在半导体器件104A至104C和密封剂106上方形成第一再分布结构110。所示的第一再分布结构110包括绝缘层108A、108B和108C，并且包括再分布层109A、109B和109C。在其它实施例中，可以在第一再分布结构110中形成不同数量的绝缘层或再分布层，而不在此描述。在一些实施例中，第一再分布结构110可以以与本文描述不同的工艺形成。在一些实施例中，第一再分布结构110可以是例如扇出结构。在其它实施例中，省略了第一再分布结构110。
仍参照图3，在半导体器件104A至104C和密封剂106上方形成绝缘层108A。绝缘层108A可以由一种或多种合适的介电材料制成，介电材料诸如氧化物(例如，氧化硅)、氮化物(例如，氮化硅)、聚合物材料(例如，光敏聚合物材料)、聚酰亚胺材料、低k介电材料、另一介电材料等或它们的组合。绝缘层108A可以通过诸如旋涂、层压、CVD等或它们的组合的工艺形成。绝缘层108A可以具有介于约1μm和约15μm之间的厚度，诸如约5μm，但是可以使用任何合适的厚度。可以使用合适的光刻掩模和蚀刻工艺形成至绝缘层108A中的开口。例如，可以在绝缘层108A上方形成并图案化光刻胶，并且利用一个或多个蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除绝缘层108A的部分。在一些实施例中，绝缘层108A由诸如PBO、聚酰亚胺、BCB等的光敏聚合物形成，其中，可以使用光刻掩模和蚀刻工艺直接图案化开口。绝缘层108A中的开口可以暴露半导体器件104A至104C的接触件。
然后在绝缘层108A上方形成再分布层109A。在实施例中，再分布层109A可以首先通过使用合适的形成工艺(诸如PVD、CVD、溅射等)，形成钛、铜或钛铜合金的一层或多层的晶种层(未示出)来形成。晶种层形成在绝缘层108A上方并且形成在半导体器件104A至104C的通过绝缘层108A中的开口暴露的接触件上方。然后可以形成光刻胶(也未示出)以覆盖晶种层，并且然后图案化光刻胶以暴露晶种层的位于随后将形成再分布层109A的位置的那些部分。一旦形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是诸如铜、钛、钨、铝、其它金属等或它们的组合的材料。可以通过诸如电镀或化学镀等的沉积工艺来形成导电材料。然而，虽然所讨论的材料和方法适合于形成导电材料，但这些仅仅是实例。可以可选地使用任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)来形成再分布层109A。一旦形成导电材料，则可以通过合适的去除工艺(诸如灰化或化学剥离)去除光刻胶。另外，在去除光刻胶之后，可以通过例如合适的湿蚀刻工艺或干蚀刻工艺去除晶种层的由光刻胶覆盖的那些部分，其可以使用导电材料作为蚀刻掩模。晶种层的剩余部分和导电材料形成再分布层109A。通过这种方式，再分布层109A可以形成至半导体器件104A至104C的电连接。
在实施例中，绝缘层108B形成在再分布层109A和绝缘层108A上方，其可以在工艺中形成并且具有与绝缘层108A类似的材料。可选地，绝缘层108B可以与绝缘层108A不同地形成。绝缘层108B可以形成为具有介于约1μm和约15μm之间的厚度，诸如约5μm。然后，可以通过去除绝缘层108B的部分来制成穿过绝缘层108B的开口，以暴露下面的再分布层109A的至少部分。开口允许再分布层109A和上面的再分布层109B(下面进一步描述的)之间的接触件。可以使用合适的光刻掩模和蚀刻工艺来形成开口，诸如上面针对绝缘层108A所描述的那些，但是可以可选地使用任何合适的工艺来暴露再分布层109A的部分。在一些实施例中，绝缘层108B由光敏聚合物形成，并且可以使用光刻掩模和蚀刻工艺在绝缘层108B中直接图案化开口。
然后可以形成再分布层109B以在第一再分布结构110内提供额外的布线以及电连接。在实施例中，再分布层109B可以使用与再分布层109A类似的材料和工艺形成。例如，可以形成晶种层，在晶种层的顶部上以用于再分布层109B的期望图案放置并且图案化光刻胶。然后可以使用例如镀工艺在光刻胶的图案化开口中形成导电材料。然后可以去除光刻胶并且蚀刻晶种层，从而形成再分布层109B。
绝缘层108C可以形成在再分布层109B和绝缘层108B上方，其可以在工艺中形成并且具有与绝缘层108A或108B类似的材料。可选地，绝缘层108C可以与绝缘层108A或108B不同地形成。绝缘层108C可以形成为具有介于约1μm和约15μm之间的厚度，诸如约5μm。然后，可以通过去除绝缘层108C的部分来制成穿过绝缘层108C的开口，以暴露下面的再分布层109B的至少部分。开口允许用于再分布层109B和上面的再分布层109C(下面进一步描述的)之间的接触件。可以使用合适的光刻掩模和蚀刻工艺来形成开口，诸如上面针对绝缘层108A或108B所描述的那些，但是可以可选地使用任何合适的工艺来暴露再分布层109B的部分。在一些实施例中，绝缘层108C由光敏聚合物形成，并且可以使用光刻掩模和蚀刻工艺在绝缘层108C中直接图案化开口。
然后可以形成再分布层109C以在第一再分布结构110内提供额外的布线以及电连接。在实施例中，再分布层109C可以使用与再分布层109A或109B类似的材料和工艺形成。例如，可以形成晶种层，在晶种层的顶部上以用于再分布层109C的期望图案放置并图案化光刻胶。然后可以使用例如镀工艺在光刻胶的图案化开口中形成导电材料。然后可以去除光刻胶并且蚀刻晶种层，从而形成再分布层109C。在一些实施例中，再分布层109C的暴露部分可以是用于后续电连接(见例如图7)的接触件。
图4示出了根据一些实施例的分割和剥离以形成器件结构100。在实施例中，可以使用一个或多个锯片分割结构以将结构分离成离散的片，从而形成附接至载体衬底102的一个或多个分割的器件结构100。然而，也可以使用任何合适的分割方法，包括激光烧蚀或一个或多个湿蚀刻。可以使用例如热工艺以改变设置在载体衬底102上的释放层的粘合性能来从器件结构100剥离载体衬底102。在特定实施例中，利用诸如紫外(UV)激光、二氧化碳(CO2)激光或红外(IR)激光的能量源来照射和加热释放层，直至释放层失去其至少一些粘合性能。一旦实施，载体衬底102和释放层可以物理地分离并且从器件结构100去除。在一些实施例中，器件结构100具有介于约40μm和约1500μm之间的厚度，但是可以使用任何合适的厚度。在一些实施例中，器件结构100具有介于约10mm和约300mm之间的横向宽度，诸如约32mm，但是可以使用任何合适的宽度。
在其它实施例中，通过首先在载体衬底102上形成再分布结构来形成器件结构100。再分布结构可以类似于参照图3描述的第一再分布结构110，并且可以以类似的方式形成在载体衬底102上。在形成再分布结构之后，将一个或多个半导体器件附接并电连接至再分布结构。半导体器件可以类似于上面参照图1描述的半导体器件104A至104C中的一个或多个。半导体器件可以使用合适的工艺(例如，拾取和放置工艺)附接，并且可以通过例如直接接合、焊球或其它合适的技术电连接至再分布层。然后可以通过密封剂密封半导体器件，密封剂可以类似于上面参照图2描述的密封剂106，并且可以以类似的方式应用。然后可以分割该结构以形成器件结构100并且将该结构从载体衬底102剥离，这可以使用与上面参照图4描述的技术类似的技术来实施。
图5至图8示出了根据一些实施例的形成器件结构200(见图8)的中间步骤的截面图。现在参照图5，示出了根据一些实施例的其上放置器件结构100的载体衬底202。载体衬底202可以包括例如硅基材料(诸如硅衬底(例如，硅晶圆))、玻璃材料、氧化硅或其它材料(诸如氧化铝)等或它们的组合。在一些实施例中，载体衬底202可以是由合适材料形成的面板结构。载体衬底202可以是平坦的，以适应诸如器件结构100或其它器件的器件的附接。在一些实施例中，可以在载体衬底202的顶面上形成释放层(未示出)，以便于随后的载体衬底202的剥离。释放层可以类似于先前参照图1描述的释放层，或可以是不同类型的释放层。释放层的顶面可以是齐平的并且可以具有高度的共面性。
在一些实施例中，使用诸如拾取和放置工艺的合适工艺将器件结构100放置在载体衬底202上。图5示出了放置在载体衬底202上的单个器件结构100，但是在其它实施例中，可以在载体衬底202上放置两个或多个器件或器件结构。示例性器件可以包括其它半导体器件、集成电路器件、集成无源器件等或它们的组合。示例性器件结构可以包括类似于器件结构100或与器件结构100不同的器件结构。在一些实施例中，器件或器件结构可以包括多于一种相同类型的器件或器件结构。应当理解，图5至图8中所示的器件结构100是实例，并且任何合适的器件或器件结构均可以单独地或组合地附接至载体衬底202，并且所有这些配置都被认为在本公开的范围内。
图6示出了根据一些实施例的使用密封剂206对器件结构100的密封。密封可以在模塑器件中实施，或密封剂206可以使用其它技术沉积。密封剂206可以是与上面参照图2描述的密封剂106类似的材料，或者可以是不同的材料。图6还示出了密封剂206的减薄以暴露器件结构100。减薄可以暴露器件结构100的再分布层109C的部分或可以制成电连接的其它导电区域(例如，接触件、接合焊盘等)。可以例如使用机械研磨或化学机械抛光(CMP)来实施减薄。因此，器件结构100可以具有平坦表面，该平坦表面也与密封剂206齐平。
转到图7，根据一些实施例，在器件结构100和密封剂206上方形成第二再分布结构210。所示的第二再分布结构210包括绝缘层208A至208G(为清楚起见，仅标记绝缘层208A和208G)并且包括再分布层209A至209G(为清楚起见，仅标记再分布层209A和209G)。在其它实施例中，可以在第二再分布结构210中形成不同数量的绝缘层或再分布层，而不在此描述。例如，在一些实施例中，第二再分布结构210可以包括约1和约15个绝缘层或再分布层。
可以使用与上面参照图3描述的第一再分布结构210类似的工艺来形成第二再分布结构210，或可以使用不同的工艺来形成第二再分布结构210。在一些实施例中，绝缘层208A形成在器件结构100和密封剂206上方。绝缘层208A可以由诸如聚合物材料或聚酰亚胺材料的材料、类似于上面针对绝缘层108A(见图3)所描述的材料等或它们的组合制成。绝缘层208A可以通过诸如旋涂、层压、CVD等或它们的组合的工艺形成。绝缘层208A可以具有介于约2μm和约50μm之间的厚度，诸如约15μm，但是可以使用任何合适的厚度。
可以使用合适的光刻掩模和蚀刻工艺来形成至绝缘层208A中的开口。例如，可以在绝缘层208A上方形成并图案化光刻胶，并且利用一个或多个蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除绝缘层208A的部分。在一些实施例中，绝缘层208A由诸如PBO、聚酰亚胺、BCB等的光敏聚合物形成，其中，可以使用光刻掩模和蚀刻工艺直接图案化开口。绝缘层208A中的开口可以暴露器件结构100的第一再分布结构110的部分，以随后制成至第二再分布结构210的电连接。
然后在绝缘层208A上方形成再分布层209A。在实施例中，再分布层209A可以首先通过使用合适的形成工艺(诸如PVD、CVD、溅射等)，形成钛、铜或钛铜合金的一层或多层的晶种层(未示出)来形成。晶种层形成在绝缘层208A上方并且形成在半导体器件100的第一再分布结构110的通过绝缘层208A中的开口暴露的部分上方。然后可以形成光刻胶(也未示出)以覆盖晶种层，并且然后图案化光刻胶以暴露晶种层的位于随后将形成再分布层209A的位置的那些部分。一旦形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是诸如铜、钛、钨、铝、其它金属等或它们的组合的材料。可以通过诸如电镀或化学镀等的沉积工艺来形成导电材料。然而，虽然所讨论的材料和方法适合于形成导电材料，但这些仅仅是示例。可以可选地使用任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)来形成再分布层209A。一旦形成导电材料，则可以通过合适的去除工艺(诸如灰化或化学剥离)去除光刻胶。另外，在去除光刻胶之后，可以通过例如合适的湿蚀刻工艺或干蚀刻工艺去除晶种层的由光刻胶覆盖的那些部分，其可以使用导电材料作为蚀刻掩模。晶种层的剩余部分和导电材料形成再分布层209A。通过这种方式，再分布层209A可以形成至半导体器件100的电连接。
在一些实施例中，再分布层209A可以形成具有介于约1μm和约50μm之间的线宽度的导电迹线。在一些实施例中，再分布层209A可以形成具有介于约1μm和约50μm之间的线间距的导电迹线。在一些实施例中，再分布层209A可以形成具有介于约Ra＝0.01μm和约Ra＝0.5μm之间的线宽粗糙度(LWR)的导电迹线。在一些实施例中，再分布层209A可以形成具有介于约1μm和约20μm之间的厚度的导电迹线。在一些实施例中，再分布层209A可以形成直径在约2μm和约65μm之间的通孔。
然后可以在再分布层209A和绝缘层208A上方形成附加绝缘层208B至208G和再分布层209B至209G，以在第二再分布结构210内提供额外的布线以及电连接。绝缘层208B至208G和再分布层209B至209G可以形成为交替层，并且可以使用与用于绝缘层208A或再分布层209A的工艺和材料类似的工艺和材料形成。例如，可以在再分布层(例如，再分布层209A)上方形成绝缘层(例如，绝缘层208B)，并且然后使用合适的光刻掩模和蚀刻工艺制成穿过绝缘层的开口以暴露下面的再分布层的部分。可以在绝缘层上方形成晶种层，并且在晶种层的部分上形成导电材料，从而形成上面的再分布层(例如，再分布层209B)。可以重复这些步骤以形成具有合适数量和配置的绝缘层和再分布层的第二再分布结构210。可选地，绝缘层208B至208G或再分布层209B至209G可以与绝缘层208A或再分布层209A不同地形成。绝缘层208B至208G可以形成为每个均具有介于约2μm和约50μm之间的厚度，诸如约15μm。通过这种方式，可以形成电连接至器件结构100的第一再分布结构110的第二再分布结构210。在一些实施例中，第二再分布结构210是扇出结构，并且第一再分布结构110是也是扇出结构。在其它实施例中，第二再分布结构210可以以与本文描述的不同的工艺形成。
转到图8，在第二再分布结构210上形成外部连接件212。在一些实施例中，凸块下金属结构(UBM，未示出)首先形成在再分布结构210的最顶部再分布层(例如，图8中的再分布层209G)的部分上。UBM可以例如包括三个导电材料层，诸如钛层、铜层和镍层。然而，可以使用适合于形成UBM的其它材料和层的布置，诸如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以对UBM使用的任何合适的材料或材料层，并且均完全旨在包括在本申请的范围内。UBM可以通过在第二再分布结构210上方形成UBM的每层来形成。每层的形成可以使用镀工艺(诸如电镀或化学镀)来实施，但是取决于期望的材料，可以可选地使用其它形成工艺，诸如溅射、蒸发或PECVD工艺。一旦形成了期望的层，然后可以通过合适的光刻掩模和蚀刻工艺去除部分层，以去除不期望的材料并且使UBM保持所需的形状，诸如圆形、八边形、正方形或矩形，但是可以可选地形成任何期望的形状。在一些实施例中，UBM形成在最顶部再分布层上方，作为第二再分布结构210的形成的一部分，其可包括使用用于形成最顶部再分布层的相同光刻步骤。例如，UBM的层可以沉积在最顶部再分布层上方，并且然后在同一工艺中去除最顶部再分布层和UBM的过量材料。
仍参照图8，在第二再分布结构210上方形成外部连接件212。外部连接件212可以形成在UBM(如果存在的话)上方。外部连接件212可以是例如接触凸块或焊球，但是可以使用任何合适类型的连接件。在外部连接件212是接触凸块的实施例中，外部连接件212可以包括诸如锡的材料，或其它合适的材料，诸如银、无铅锡或铜。在外部连接件212是锡焊料凸块的实施例中，外部连接件212可以通过首先使用诸如蒸发、电镀、印刷、焊料转移、球放置等的技术形成锡层来形成。一旦在结构上形成锡层，则可以实施回流以将材料成形为用于外部连接件212的期望的凸块形状。在一些实施例中，外部连接件212可以具有介于约2μm和约500μm之间的厚度。在一些实施例中，外部连接件212可以具有介于约25μm和约1000μm之间的间距。通过这种方式，可以形成器件结构200，器件结构200包括器件结构100和第二再分布结构210。然而，在其它实施例中，器件结构200可以使用其它工艺形成。在一些实施例中，外部连接件212未形成在器件结构200上，下面参考图10和图11更详细地描述。
转到图9A至图9C，示出了根据一些实施例的形成互连结构300(见图9C)的中间步骤的截面图。互连结构300附接至器件结构200(见图10至图11)并提供额外的电布线。互连结构300没有有源器件。在一些实施例中，互连结构300可以是例如中介层或“半成品衬底”。互连结构300还可以为附接的器件结构200提供稳定性和刚性，并且可以减少附接的器件结构200的翘曲。图9A示出了根据一些实施例的具有设置在相对表面上的导电层304的核心衬底302的截面图。在一些实施例中，核心衬底302可包括诸如味之素积聚膜(ABF)、预浸渍复合纤维(预浸料)材料、环氧树脂、模塑料、环氧模塑料、玻璃纤维增强树脂材料、印刷电路板(PCB)材料、二氧化硅填料、聚合物材料、聚酰亚胺材料、纸、玻璃纤维、无纺玻璃织物、玻璃、陶瓷、其它层压板等或它们的组合。在一些实施例中，核心衬底可以是双面覆铜层压板(CCL)衬底等。核心衬底302可以具有介于约30μm和约2000μm之间的厚度，诸如约8000μm或约1200μm。导电层304可以是层压或形成在核心衬底302的相对侧上的铜、镍、铝、其它导电材料等或它们的组合的一层或多层。在一些实施例中，导电层304可以具有介于约1μm和约30μm之间的厚度。
参照图9B，在核心衬底302中形成开口(未示出)，在该开口内形成通孔306(下面描述的)。在一些实施例中，开口通过例如激光钻孔技术形成。在其它实施例中也可以使用其它工艺，例如机械钻孔、蚀刻等。在一些实施例中，可以在形成开口之后实施可选的表面准备工艺。表面准备工艺可以包括用一种或多种清洁溶液清洁核心衬底302和导电层304的暴露表面的工艺。清洁溶液可以包括硫酸、铬酸、中和碱性溶液、水冲洗剂等或它们的组合。在一些情况下，表面准备工艺去除或减少残留物、油、天然氧化物膜等。在一些实施例中，可以实施任选的去污工艺以清洁开口附近的区域。除了表面准备工艺之外或代替表面准备工艺，可以实施去污工艺。例如，去污工艺可以去除核心衬底302的残余材料。去污工艺可以机械地完成(例如，用湿浆料中的细磨料喷砂)、化学地(例如，用有机溶剂的组合冲洗、高锰酸盐等)或通过机械和化学去污的组合。在表面准备工艺或去污工艺之后，可以使用化学调节剂实施调节工艺，该化学调节剂有助于吸附在随后的化学镀中使用的活化剂。在一些实施例中，可以在调节工艺之后对导电层304进行微蚀刻以使导电表面变粗糙，以用于导电层304和用于布线层308和309(以下描述的)的随后沉积的导电材料之间的更好的接合。
仍参照图9B，沉积导电材料以在核心衬底302的侧上形成布线层308并且在核心衬底302中的开口内形成通孔306。在一些实施例中，布线层308和通孔306通过首先在核心衬底302上方形成图案化掩模来形成。图案化掩模可以是例如图案化光刻胶层。图案化掩模中的开口暴露导电层304的随后将在其上形成导电材料的部分。图案化掩模中的开口也可以暴露核心衬底302中的开口。然后可以使用例如镀工艺、化学镀工艺或其它工艺将导电材料沉积在导电层304的暴露区域上和核心衬底302中的开口内。在一些实施例中，沉积导电材料的厚度在约2μm和约50μm之间。在沉积导电材料之后，可以使用湿化学工艺或干工艺(例如，灰化工艺)去除图案化的掩模层(例如，光刻胶)。可以用图案化的掩模层或使用单独的蚀刻工艺去除导电层304的由图案化的掩模层覆盖的部分。通过这种方式，在核心衬底302的侧上形成布线层308。然后可以对核心衬底302的相对侧实施类似的工艺以在核心衬底302的相对侧上形成布线层309(和/或通孔306的剩余部分)。通过这种方式，导电材料可以在核心衬底302的相对侧上形成布线层308和309，以及延伸穿过核心衬底302的通孔306。
在一些实施例中，在沿着开口的侧壁形成导电材料之后，然后可以用介电材料307填充开口，如图9B所示。介电材料307可以为导电材料提供结构支撑和保护。在一些实施例中，介电材料307可以是诸如模塑材料、环氧树脂、环氧模塑化合物、树脂、包括单体或低聚物的材料(诸如丙烯酸酯聚氨酯、橡胶改性的丙烯酸酯环氧树脂或多功能单体等)或它们的组合的材料。在一些实施例中，介电材料308可以包括改变介电材料307的流变性、改进粘附性或影响其它性质的颜料或染料(例如，用于染色)或其它填料和添加剂。介电材料307可使用例如旋涂工艺或其它工艺。在一些实施例中，导电材料可以完全填充通孔306，从而省略介电材料307。
转到图9C，可以在布线层308和309上方形成介电层和附加布线层，以形成布线结构312和316。布线结构312和316形成在核心衬底302的相对侧上，并且可以在互连结构300内提供额外的电布线。布线结构312电连接至布线层308，并包括交替的介电层310A至310C和布线层311A至311C。布线结构316电连接至布线层309，并且包括交替的介电层314A至314C和布线层315A至315C。布线结构312或316的每个均可以具有任何合适数量的介电层或布线层，包括比图9C中所示更多或更少的介电层或布线层。在一些实施例中，可以省略布线结构312或316中的一个或两个。在一些情况下，可以通过增加第一再分布结构110和/或第二再分布结构210中的再分布层的数量来减少布线结构312或316中的布线层的数量。
在一些实施例中，通过在布线层308和核心衬底302上方形成介电层310A来形成布线结构312。在一些实施例中，介电层310A可以是诸如积聚材料、ABF、预浸材料、层压材料、与上述核心衬底302描述的那些类似的其它材料或它们的组合的材料。介电层310A可以通过层压工艺、涂覆工艺或其它合适的工艺形成。在一些实施例中，介电层310A可以具有介于约2μm和约50μm之间的厚度。在一些实施例中，可以在介电层310A上方形成导电层(未示出)，其可以用作用于形成导电材料(下面描述的)的晶种层。导电层可以是例如金属箔，诸如铜箔或其它类型的材料，诸如上面对导电层304描述的那些。在介电层310A中形成开口(未示出)，开口暴露部分布线层308以用于随后的电连接。在一些实施例中，开口通过例如激光钻孔技术形成。在其它实施例中也可以使用其它工艺，例如机械钻孔、蚀刻等。在一些实施例中，可在形成开口之后实施可选的表面准备工艺(例如，去污工艺等)。
然后沉积导电材料以在介电层310A上和介电层310A中的开口内形成布线层311A。在一些实施例中，通过首先在介电层310A上方形成图案化掩模来形成布线层311A。图案化掩模可以是例如图案化光刻胶层。图案化掩模中的开口可以暴露介电层310A(或者，如果存在，介电层310A上的导电层)的随后将在其上形成导电材料的部分。图案化掩模中的开口还可以暴露介电层310A中的开口。然后可以使用例如镀工艺、化学镀工艺或其它工艺将导电材料沉积在介电层310A的暴露区域上和介电层310A中的开口内。在一些实施例中，沉积的导电材料的厚度在约2μm和约50μm之间。在沉积导电材料之后，可以使用湿化学工艺或干工艺(例如，灰化工艺)去除图案化的掩模层(例如，光刻胶)。通过这种方式，附加布线层311A形成在布线层308上方并且电连接至布线层308。
在一些实施例中，布线层311A可以形成具有介于约1μm和约50μm之间的线宽度的导电迹线。在一些实施例中，布线层311A可以形成具有介于约1μm和约50μm之间的线间距的导电迹线。在一些实施例中，布线层311A可以形成具有介于约Ra＝0.01μm和约Ra＝0.5μm之间的线宽粗糙度(LWR)的导电迹线。在一些实施例中，布线层311A可以形成具有介于约1μm和约20μm之间的厚度的导电迹线。在一些实施例中，布线层311A可以形成直径在约2μm和约65μm之间的通孔。
然后，可以在布线层311A和介电层310A上方形成额外的介电层310B至310C和布线层311B至311C，以在布线结构312内提供额外的布线以及电连接。介电层310B至310C和布线层311B至311C可以形成为交替层，并且可以使用与用于介电层310A或布线层311A的工艺和材料类似的工艺和材料形成。例如，可以在布线层(例如，布线层311A)上方形成介电层(例如，介电层310B)，并且然后制成穿过介电层的开口以使用例如激光钻孔工艺来暴露下面的布线层的部分。可以在介电层上方形成图案化掩模，并且然后可以形成导电材料并去除图案化掩模，在介电层上方形成布线层。可以重复这些步骤以形成具有适当数量和配置的介电层和布线层的布线结构312。
在一些实施例中，可以在布线层309上方形成介电层314A至314C和布线层315A至315C以形成布线结构316。可以使用类似于上面描述的形成布线结构312的工艺来形成布线结构316。例如，介电层314A至314C可以与布线层315A至315C交替形成。可以在介电层中形成开口(例如，使用激光钻孔)，并且在介电层上方沉积导电材料以形成布线层。可以重复这些步骤以形成具有适当数量和配置的介电层和布线层的布线结构316。布线结构316可以通过通孔306电连接至布线结构312。
在一些实施例中，在互连结构300的布线结构312和316上方形成图案化保护层(未示出)。保护层可以是例如阻焊材料，并且可以形成为保护布线结构312和316的表面。在一些实施例中，保护层可以是通过印刷、层压、旋涂等形成的光敏材料。然后可以将光敏材料暴露于光学图案并且显影、在光敏材料中形成开口。在其它实施例中，可以通过沉积非光敏介电层(例如，氧化硅、氮化硅等或它们的组合)来形成保护层，使用合适的光刻技术在介电层上方形成图案化的光刻胶掩模，以及然后使用合适的蚀刻工艺(例如，湿蚀刻或干蚀刻)使用图案化的光刻胶掩模蚀刻介电层。可以使用相同的技术在布线结构312和布线结构316上形成并图案化保护层。在一些实施例中，保护层可以具有介于约10μm和约300μm之间的厚度。也可以使用其它工艺和材料。
在一些实施例中，然后可以对布线结构312或316的最顶部布线层的暴露表面实施可选的可焊性处理。例如，如图9C所示，可以对布线层311C的暴露表面和布线层315C的暴露表面实施可焊性处理。处理可以包括化学镀镍化学镀钯浸金技术(ENEPIG)工艺、有机可焊性防腐(OSP)工艺等。在一些实施例中，诸如焊料凸块的外部连接件(未示出)可以形成在布线结构312或316中的一个或两个上。外部连接件可以例如类似于外部连接件212(见图8)或可以类似于外部连接件406，下面参照图13描述。
图10示出了根据一些实施例的互连结构300与器件结构200的电连接的放置。图10示出了实施例，其中，在分割多个器件结构之前，将多个不同的互连结构300接合至多个器件结构200。在实施例中，使用例如拾取和放置工艺将互连结构300放置成与外部连接件212(在器件结构200上)物理接触。互连结构300可以放置为使得布线结构的最顶部布线层的暴露区域与对应的外部连接件212对准。例如，布线结构312的布线层311C(见图9C)的区域或布线结构316(见图9C)的布线层315C的区域可以放置成与外部连接件212物理接触。一旦物理接触，则可以利用回流工艺将器件结构200的外部连接件212接合至互连结构300。在一些实施例中，代替在器件结构200上形成的外部连接件212或者除了在器件结构200上形成的外部连接件212之外，在互连结构300上形成外部连接件。在一些实施例中，外部连接件212没有形成在器件结构200上。并且，使用诸如热压接合技术的直接接合技术将互连结构300接合至器件结构200。
在图10中所示的实施例中，示出了分割之前的器件结构200。在其它实施例中，器件结构200可以在互连结构300的附接之前被切割。如图10所示，相邻的互连结构300可以放置为使得在它们之间存在间隙D1。在一些实施例中，可以控制相邻互连结构300的间隔，从而使得间隙D1是特定距离或在特定距离范围内。例如，间隙D1可以是约5μm和约2000μm之间的距离。在一些情况下，可以控制间隙D1距离，以避免在放置期间的相邻互连结构300之间的碰撞。在一些情况下，可以控制间隙D1距离以便于随后沉积模塑底部填充物402，如下面参照图12描述的。
图11示出了根据一些实施例的附接至器件结构200的互连结构300。在一些实施例中，互连结构300的底部介电层和器件结构200的顶部绝缘层之间的垂直距离在约10μm和约1000μm之间。在图12中，底部填充物402沿着互连结构300的侧壁并且在互连结构300和器件结构200之间的间隙中沉积。底部填充物402可以是诸如模塑料、环氧树脂、底部填充物、模塑底部填充物(MUF)、树脂等的材料。底部填充物402可以保护外部连接件212并为器件结构提供结构支撑。在一些实施例中，底部填充物402可以在沉积后固化。在一些实施例中，可以在沉积后减薄底部填充物402。可以例如使用机械研磨或CMP工艺实施减薄。在一些实施例中，底部填充物402可以沉积在布线结构312上方，并且减薄可以暴露布线结构312的最顶部布线层(例如，布线层311C)。
在图13中，外部连接件406形成在互连结构300上方并且电连接至互连结构300。外部连接件406可以形成在布线结构312的最顶部布线层(例如，布线层311C)的暴露部分上。在一些实施例中，UBM形成在布线结构312上，并且外部连接件406形成在UBM上方。在一些实施例中，首先在布线结构312上方形成保护层404。保护层404可以形成在UBM(如果存在的话)上方。保护层404可以由一种或多种合适的介电材料形成，一种或多种合适的介电材料诸如聚苯并恶唑(PBO)、聚合物材料、聚酰亚胺材料、聚酰亚胺衍生物、氧化物、氮化物等或它们的组合。保护层404可以通过诸如旋涂、层压、CVD等或它们的组合的工艺形成。保护层404可以具有介于约0.5μm和约50μm之间的厚度，诸如约20μm，但是可以使用任何合适的厚度。
然后可以在保护层404中形成开口以暴露布线结构312(其可以包括UBM，如果存在的话)的部分。保护层404中的开口可以使用合适的技术形成，合适的技术诸如激光钻孔或光刻掩模和蚀刻工艺。然后外部连接件406形成在布线结构312的暴露部分上方，并且制成至布线结构312的电连接。外部连接件406可以是例如接触凸块或焊球，但是可以使用任何合适类型的连接件。在外部连接件406是接触凸块的实施例中，外部连接件406可以包括诸如锡的材料或其它合适的材料，诸如银、无铅锡或铜。在外部连接件406是锡焊料凸块的实施例中，外部连接件406可以通过首先使用诸如蒸发、电镀、印刷、焊料转移、球放置等的技术形成锡层来形成。一旦在结构上形成锡层，则可以实施回流以将材料成形为用于外部连接件406的期望的凸块形状。在一些实施例中，外部连接件406可以具有介于约2μm和约1000μm之间的厚度。在一些实施例中，外部连接件406可具有介于约250μm与约1250μm之间的间距。在一些实施例中，外部连接件406可以类似于上面参照图8描述的外部连接件212。
图14示出了载体衬底202的剥离以及产生的结构与载体结构408的附接。载体结构408可以是例如带、框架、环或其它合适的结构。一旦将结构附接至载体结构408，则可以从结构剥离载体衬底202。根据其中存在释放层的一些实施例，剥离可以包括在释放层上投射诸如激光或UV光的光，使得释放层在由光产生的热量下分解并且从结构去除载体衬底202。
图15示出了根据一些实施例的分割和剥离以形成封装件400。在实施例中，可以使用一个或多个锯片分割结构，该锯片将结构分离成离散的片，从而形成附接至载体结构408的一个或多个分割的封装件400。然而，可以使用任何合适的分割方法，包括激光烧蚀或一个或多个湿蚀刻。在分割之后，可以从载体结构408去除封装件400。在一些实施例中，封装件400可以具有介于约30mm×30mm和约200mm×200mm之间的横向尺寸，例如约100mm×100mm，但是封装件400可以具有除这些之外的其它尺寸。在一些实施例中，封装件400可以具有介于约500μm和约5000μm之间的垂直厚度。
形成包括如本文所述的附接至器件结构200的互连结构300的封装件400可以实现优许多优势。例如，具有较大横向尺寸的结构可能更容易翘曲或分层。如本文描述的互连结构300可以是相对刚性的，并且因此可以为器件结构200提供结构支撑，从而减少器件结构200的翘曲。
在一些情况下，可以使用比布线结构312或316更稳健且可靠的技术来形成再分布结构110和210。例如，可以使用扇出工艺(例如，在半导体制造工厂中)形成再分布结构110和210，而布线结构312和316可以使用构建工艺形成。通过使用更稳健的工艺，再分布层110和210可以具有比布线结构312和316更高的良率。在一些情况下，与用于形成布线结构312和316中的布线层的工艺相比，用于形成再分布结构110和210的工艺可以形成具有更小尺寸且具有更小线宽粗糙度的再分布层。因此，再分布结构110和210相对于布线结构312和316可具有改进的电性能，特别是在高频操作的情况下。
在一些情况下，通过将再分布结构110和210形成为器件结构200的一部分，可以形成具有更少层的互连结构的布线结构312或316。通过在再分布结构110或210内形成更多的封装件400的电布线以及在布线结构312或316内形成更少的电布线，可以改进封装件400的整体电性能，如前所述。再分布结构110和210可以具有比布线结构312和316的各个层更薄的单独层，这可以减小封装件400的整体尺寸。因此，可以通过在再分布结构110或210内形成更多层来减小封装件400的总体制造成本。
在某些情况下，具有大的热膨胀系数(CTE)差异的封装件或器件的材料可能在较高温度操作下引起分层、短路或其它故障。在一些情况下，再分布结构110或210可以包括具有CTE的材料，该CTE比互连结构300的材料的CTE更接近半导体器件104A至104C(或封装件400中的其它材料)的CTE。例如，再分布结构110或210的绝缘层的CTE可以小于布线结构312或316的介电层的CTE。因此，通过在器件结构200中形成更多的电布线并且在互连结构300中形成更少的电布线，可以改进封装件400的可靠性，特别是在较高温度操作时。
仍然参照图15，所示的封装件400包括器件结构200和互连结构300，其中，器件结构200具有比互连结构300更大的横向尺寸。例如，器件结构200的横向宽度D2可以大于互连结构300的横向宽度D3。因为器件结构200比互连结构300宽，所以底部填充物402的部分可以在分割之后保留在互连结构300的一个或多个侧壁上。在一些实施例中，底部填充物402可以具有与器件结构200的侧壁齐平的一个或多个侧壁。在一些实施例中，横向宽度D3可以在横向宽度D2的约50％和约100％之间。在一些实施例中，横向宽度D2可以在约30mm和约200mm之间。在一些实施例中，横向宽度D3可以在约30mm和约200mm之间。
转到图16，示出了根据一些实施例的封装件400，封装件400包括具有与互连结构300大致相同尺寸的器件结构200。例如，器件结构200的横向宽度D2可以与互连结构300的横向宽度D3大致相同。因为器件结构200与互连结构300的尺寸大致相同，因此，在分割之后，互连结构300的一个或多个侧壁可以没有底部填充物402。在一些实施例中，互连结构300可以具有与器件结构200的侧壁齐平的一个或多个侧壁。位于器件结构200和互连结构300之间的底部填充物402也可以具有与器件结构200和互连结构300的侧壁齐平的侧壁。具有平坦侧壁的封装件400可以通过例如在切割期间使用锯切形成，其切穿器件结构200、互连结构300和底部填充物402的边缘区域。
转到图17，根据一些实施例示出的封装件400包括器件结构200和互连结构300，其中，器件结构200具有比互连结构300更小的横向尺寸。例如，器件结构200的横向宽度D2可以小于互连结构300的横向宽度D3。因为互连结构300比器件结构200宽，所以可以实施两步分割工艺(下面在图18A至图18C中更详细地描述)，从而使得在分割之后，封装件400在器件结构200附近具有横向宽度D2，并且在互连结构300附近具有横向宽度D4。横向宽度D2可以小于横向宽度D4，从而形成如图17所示的阶梯式轮廓。由于两步分割工艺，底部填充物402的部分可在分割之后保留在互连结构300的一个或多个侧壁上。在一些实施例中，剩余的底部填充物402可以具有与器件结构200的侧壁齐平的部分。在一些实施例中，横向宽度D3可以在横向宽度D2的约100％和约150％之间。在一些实施例中，横向宽度D4可以在横向宽度D2的约100％和约150％之间。在一些实施例中，保留在互连结构300的侧壁上的底部填充物402可以具有介于约1μm和约250μm之间的厚度。在一些实施例中，互连结构300可以在分割之后没有底部填充物402，从而使得横向宽度D3和横向宽度D4相同。在一些情况下，使用两步分割工艺允许器件结构200具有更小的尺寸，这可以减少翘曲或热效应。
图18A至图18C示出了根据一些实施例的两步分割工艺的中间步骤。图18A示出了分割之前的封装件400，类似于上述图14。在图18B中，实施两步分割工艺的第一步骤，其中，首先在相邻封装件400之间的区域中锯切该结构。该第一锯切可以看到第一沟槽具有至该结构的深度H1，在一些实施例中，深度H1可以是介于约100μm和约2000μm之间的深度。深度H1可以大于器件结构200的厚度。在一些实施例中，第一沟槽的底部可以位于器件结构200的底面和互连结构300的顶面之间的垂直位置处(见图19A至图19C)，其可以在底部填充物402内。在一些实施例中，第一沟槽的底部可以处于低于互连结构300的顶面的垂直位置(见图20A至图20C)。在一些实施例中，第一沟槽的宽度W1可以介于约5μm和约200μm之间。在一些实施例中，宽度W1大于相邻互连结构之间的分隔距离(即，图10中所示的距离D1)。可以基于器件结构200的垂直和横向尺寸来确定深度H1或宽度W1。
在图18C中，实施两步分割工艺的第二步骤，其中，进一步锯切结构以完全分割相邻封装件400。该第二锯切可以看到第二沟槽具有至第一沟槽中的深度H2。深度H2等于第一沟槽的底部与封装件400的底面之间的距离，在一些实施例中，深度H2可以是介于约100μm至约2000μm之间的深度。深度H2可以大于、小于互连结构300的厚度或与互连结构300的厚度大致相同。在一些实施例中，第二沟槽可以具有介于约5μm和约200μm之间的宽度W2，其可以小于第一沟槽的宽度W1。在一些实施例中，宽度W2可以在宽度W1的约1％和约100％之间。在一些实施例中，宽度W2小于或约等于相邻互连结构之间的分隔距离(即，图10中所示的距离D1)。可以基于互连结构300的垂直尺寸、横向尺寸或分隔距离来确定深度H2或宽度W2。第二沟槽的中心轴可以与第一沟槽的中心轴对准，但是在其它实施例中，第一沟槽的中心轴和第二沟槽的中心轴可以彼此偏移。
图19A至图19C和图20A至图20C示出了根据一些实施例在实施两步分割工艺之后的相邻封装件400的部分。在图19A至图19C中，第一沟槽具有深度H1，使得第一沟槽的底部在底部填充物402内。因此，封装件400具有阶梯式轮廓，其中，阶梯位于器件结构200的底部之下和互连结构300之上。阶梯式轮廓的阶梯可以位于器件结构200和互连结构300之间的任何垂直位置。在一些实施例中，阶梯的横向距离在约0μm和约200μm之间，这可以根据第一沟槽(具有宽度W1)和第二沟槽(具有宽度W2)的相对尺寸和相对位置来确定。如图19A所示，在一些实施例中，在形成第二沟槽之后，底部填充物402的部分可以保留在两个相邻互连结构300的侧壁上。在一些情况下，保留在互连结构300上的底部填充物402的存在可以帮助保护互连结构300免受例如物理损坏或环境的影响。在一些情况下，保留在互连结构300上的底部填充物402可以减少分层或翘曲的可能性。剩余的底部填充物402可以在每个侧壁上具有大致相同的厚度，或可以具有不同的厚度。在一些实施例中，保留在侧壁上的底部填充物402可以具有介于约0μm和约200μm之间的厚度。在一些实施例中，宽度W1与宽度W2的比率可以在约0.1:1和约10:1之间。如图19B所示，在一些实施例中，在形成第二沟槽之后，底部填充物402的部分可以保留在相邻的互连结构300中的仅一个的侧壁上。在一些实施例中，保留在侧壁上的底部填充物402可以具有在约0μm和约200μm之间的厚度。在一些实施例中，宽度W1与宽度W2的比率可以在约0.1:1和约10:1之间。如图19C所示，在一些实施例中，在形成第二沟槽之后，两个相邻互连结构300的侧壁可以没有底部填充物402。在一些实施例中，宽度W1与宽度W2的比率可以在约0.1:1和约10:1之间。
在图20A至图20C中，第一沟槽具有深度H1，从而使得第一沟槽的底部在互连结构300的顶面之下。因此，封装件400具有阶梯式轮廓，其中，阶梯至少部分地位于互连结构300内。阶梯式轮廓的阶梯可以位于互连结构300内的任何垂直位置，但是在一些实施例中，该阶梯位于互连结构300的最顶部介电层内。在一些实施例中，第一沟槽(具有宽度W1)延伸到互连结构300中内100μm和约2000μm之间。在一些实施例中，阶梯的横向距离在约0μm和约200μm之间，这可以从第一沟槽(具有宽度W1)和第二沟槽(具有宽度W2)的相对尺寸以及相对位置确定。如图20A所示，在一些实施例中，在形成第二沟槽之后，底部填充物402的部分可以保留在两个相邻互连结构300的侧壁上。剩余的底部填充物402可以在每个侧壁上具有大致相同的厚度或可以具有不同的厚度。在一些实施例中，保留在侧壁上的底部填充物402可以具有介于约0μm和约200μm之间的厚度。在一些实施例中，宽度W1与宽度W2的比率可以在约0.1:1和约10:1之间。如图20B所示，在一些实施例中，在形成第二沟槽之后，底部填充物402的部分可以保留在相邻的互连结构300中的仅一个的侧壁上。在一些实施例中，保留在侧壁上的底部填充物402可以具有在约0μm和约200μm之间的厚度。在一些实施例中，宽度W1与宽度W2的比率可以在约0.1:1和约10:1间。如图20C所示，在一些实施例中，在形成第二沟槽之后，两个相邻的互连结构300的侧壁可以没有底部填充物402。在一些实施例中，宽度W1与宽度W2的比率可以在约0.1:1和约10:1之间。
通过利用本文描述的实施例，可以改进器件封装件的性能，可以减小器件封装的成本，并且可以改进器件封装件的可靠性。可以组合本文描述的实施例的不同特征以实现这些和其它益处。在一些情况下，在再分布结构中形成器件封装件的更多电布线。通过使用用于在再分布结构中形成电布线的已建立的工艺(例如，扇出工艺)，可以以降低的成本、更高的效率和/或改进的可靠性来形成器件封装件的电布线。如本文描述的再分布结构可以更可靠并且相对于由例如积聚工艺形成在核心衬底上的互连结构具有改进的电性能。在一些情况下，通过形成如上描述的再分布结构，可以在单个工艺流程中实施更多的器件封装件的制造，这可以减小制造成本并改进制造效率。在一些情况下，可以在器件封装中形成多于一个的再分布结构。在一些情况下，可以通过在再分布结构中形成更多的电布线并且在互连结构中形成更少的电布线来减少翘曲和热效应。在一些情况下，本文描述的技术可用于减小成本、改进可靠性并改进具有较大尺寸的器件封装件(较大尺寸的器件封装件诸如尺寸大于约70mm×70mm的器件封装件(但是也适用于具有其它尺寸的器件封装件))、系统级封装器件或晶圆上系统器件的性能。例如，使用所描述的互连结构可以为器件封装件提供稳定性和刚性。
在实施例中，方法包括形成器件结构，形成器件结构包括在半导体器件上方形成电连接至半导体器件的第一再分布结构，形成围绕第一再分布结构和半导体器件的模塑材料，在模塑材料和第一再分布结构上方形成第二再分布结构，第二再分布结构电连接至第一再分布结构，将互连结构附接至第二再分布结构，互连结构包括核心衬底，互连结构电连接至第二再分布结构，在互连结构的侧壁上以及第二再分布结构和互连结构之间形成底部填充材料。在实施例中，将互连结构附接至第二再分布结构包括在第二再分布结构上形成多个焊料凸块并将互连结构放置在多个焊料凸块上。在实施例中，形成第二再分布结构包括在半导体器件上方沉积聚合物层，在聚合物层中图案化开口，在聚合物层上方形成图案化掩模，使用图案化掩模在聚合物层上方沉积导电材料。在实施例中，底部填充材料的侧壁表面具有横向阶梯。在实施例中，第一再分布结构的第一横向宽度小于第二再分布结构的第二横向宽度。在实施例中，第二再分布结构的第二横向宽度大于互连结构的第三横向宽度。在实施例中，该方法还包括从互连结构的侧壁去除底部填充材料。在实施例中，核心衬底包括环氧模塑料。在实施例中，该方法还包括形成互连结构，其中，形成互连结构包括在核心衬底的第一侧上方形成第一导电迹线，在核心衬底的第二侧上方形成第二导电迹线，以及形成延伸穿过核心衬底的多个通孔，通孔电连接至第一导电迹线和第二导电迹线。
在实施例中，方法包括将多个半导体器件放置在载体衬底上，形成多个第一再分布结构，其中，每个第一再分布结构形成在一个或多个相应的半导体器件上，用密封剂密封多个半导体器件和多个第一再分布结构，形成多个第二再分布结构，其中，每个第二分布结构形成在相应的第一再分布结构上，将多个互连结构附接至多个第二再分布结构，其中，每个互连结构均附接至相应的第二再分布结构，在相邻互连结构之间沉积底部填充材料，并且实施分割工艺以形成多个器件封装件，其中，每个器件封装件均包括多个半导体器件的半导体器件、多个第一再分布结构的第一再分布结构、多个第二再分布结构的第二再分布结构以及多个互连结构的互连结构。在实施例中，实施分割工艺包括形成在多个第二再分布结构的相邻第二再分布结构之间延伸的第一沟槽，第一沟槽具有第一宽度，并且在第一沟槽内形成第二沟槽，第二沟槽的第二宽度小于第一宽度，第二沟槽在多个互连结构的相邻互连结构之间延伸。在实施例中，在实施分割工艺之后，多个第二再分布结构的每个均具有第一横向宽度，并且多个互连结构每个均具有第二横向宽度，其中，第一横向宽度在第二横向宽度的50％和150％之间。在实施例中，将多个互连结构附接至多个第二再分布结构包括热压工艺。在一个实施例中，多个第二再分布结构中的每个第二再分布结构具有第一横向宽度，并且多个互连结构中的每个互连结构具有第二横向宽度，其中，第一横向宽度小于第二横向宽度。在实施例中，在实施分割工艺之后，每个互连结构均具有与第二再分布结构的侧壁齐平的侧壁。
在实施例中，封装件包括器件结构，该器件结构包括电连接至至少一个半导体器件的第一再分布结构，其中，第一再分布结构和至少一个半导体器件由模塑材料围绕；第二再分布结构在器件结构的第一再分布结构和第一模塑材料上方延伸，其中，第二再分布结构电连接至器件结构的第一再分布结构，其中，第二再分布结构包括第一导电迹线和第一介电层；互连结构电连接至第二再分布结构，该互连结构包括形成在衬底上方的布线结构，其中，该布线结构包括第二导电迹线和第二介电层，其中，第二介电层的材料与第一介电层的材料不同；以及在第二再分布结构和互连结构之间延伸的底部填充材料。在实施例中，第二介电层的材料的热膨胀系数(CTE)大于第一介电层的材料的CTE。在实施例中，第二介电层的材料包括味之素积聚膜(ABF)。在实施例中，底部填充材料在互连结构的侧壁上方延伸。在实施例中，多条第一导电迹线具有比多条第二导电迹线更小的线宽粗糙度(LWR)。
根据本申请的实施例，提供了一种制造半导体器件的方法，包括：形成器件结构，形成所述器件结构包括：在半导体器件上方形成电连接至所述半导体器件的第一再分布结构；以及形成围绕所述第一再分布结构和所述半导体器件的模塑材料；在所述模塑材料和所述第一再分布结构上方形成第二再分布结构，所述第二再分布结构电连接至所述第一再分布结构；将所述互连结构附接至所述第二再分布结构，所述互连结构包括核心衬底，所述互连结构电连接至所述第二再分布结构；以及在所述互连结构的侧壁上以及所述第二再分布结构和所述互连结构之间形成底部填充材料。
根据本申请的实施例，将所述互连结构附接至所述第二再分布结构包括：在所述第二再分布结构上形成多个焊料凸块；以及将所述互连结构放置在所述多个焊料凸块上。
根据本申请的实施例，形成所述第二再分布结构包括：在所述半导体器件上方沉积聚合物层；在所述聚合物层中图案化开口；在所述聚合物层上方形成图案化掩模；以及使用所述图案化掩模在所述聚合物层上方沉积导电材料。
根据本申请的实施例，所述底部填充材料的侧壁表面具有横向阶梯。
根据本申请的实施例，所述第一再分布结构的第一横向宽度小于所述第二再分布结构的第二横向宽度。
根据本申请的实施例，所述第二再分布结构的第二横向宽度大于所述互连结构的第三横向宽度。
根据本申请的实施例，还包括从所述互连结构的侧壁去除所述底部填充材料。
根据本申请的实施例，所述核心衬底包括环氧模塑料。
根据本申请的实施例，还包括形成所述互连结构，其中，形成所述互连结构包括：在核心衬底的第一侧上方形成多条第一导电迹线；在所述核心衬底的第二侧上方形成多条第二导电迹线；以及形成延伸穿过所述核心衬底的多个通孔，所述通孔电连接至所述多条第一导电迹线和所述多条第二导电迹线。
根据本申请的实施例，提供了一种制造半导体器件的方法，包括：将多个半导体器件放置在载体衬底上；形成多个第一再分布结构，其中，每个第一再分布结构形成在一个或多个相应的半导体器件上；用密封剂密封所述多个半导体器件和所述多个第一再分布结构；形成多个第二再分布结构，其中，每个第二分布结构形成在相应的第一再分布结构上；将多个互连结构附接至所述多个第二再分布结构，其中，每个互连结构均附接至相应的第二再分布结构；在相邻互连结构之间沉积底部填充材料；以及实施分割工艺以形成多个器件封装件，其中，每个器件封装件均包括所述多个半导体器件的半导体器件、所述多个第一再分布结构的第一再分布结构、所述多个第二再分布结构的第二再分布结构以及所述多个互连结构的互连结构。
根据本申请的实施例，实施所述分割工艺包括：形成在所述多个第二再分布结构的相邻第二再分布结构之间延伸的第一沟槽，所述第一沟槽具有第一宽度；以及在所述第一沟槽内形成第二沟槽，所述第二沟槽的第二宽度小于所述第一宽度，所述第二沟槽在所述多个互连结构的相邻互连结构之间延伸。
根据本申请的实施例，在实施所述分割工艺之后，所述多个第二再分布结构的每个第二再分布结构均具有第一横向宽度，并且所述多个互连结构的每个互连结构均具有第二横向宽度，其中，所述第一横向宽度在所述第二横向宽度的50％和150％之间。
根据本申请的实施例，将多个互连结构附接至所述多个第二再分布结构包括热压工艺。
根据本申请的实施例，所述多个第二再分布结构中的每个第二再分布结构均具有第一横向宽度，并且所述多个互连结构中的每个互连结构均具有第二横向宽度，其中，所述第一横向宽度小于所述第二横向宽度。
根据本申请的实施例，在实施所述分割工艺之后，每个互连结构均具有与所述第二再分布结构的侧壁齐平的侧壁。
根据本申请的实施例，提供了一种封装件，包括：器件结构，包括电连接至至少一个半导体器件的第一再分布结构，其中，所述第一再分布结构和所述至少一个半导体器件由第一模塑材料围绕；第二再分布结构，在所述器件结构的所述第一再分布结构和所述第一模塑材料上方延伸，其中，所述第二再分布结构电连接至所述器件结构的所述第一再分布结构，其中，所述第二再分布结构包括多条第一导电迹线和多个第一介电层；互连结构，电连接至所述第二再分布结构，所述互连结构包括形成在衬底上方的布线结构，其中，所述布线结构包括多条第二导电迹线和多个第二介电层，其中，所述多个第二介电层的材料与所述多个第一介电层的材料不同；以及底部填充材料，在所述第二再分布结构和所述互连结构之间延伸。
根据本申请的实施例，所述多个第二介电层的材料的热膨胀系数(CTE)大于所述多个第一介电层的材料的热膨胀系数。
根据本申请的实施例，所述多个第二介电层的材料包括味之素积聚膜(ABF)。
根据本申请的实施例，所述底部填充材料在所述互连结构的侧壁上方延伸。
根据本申请的实施例，所述多条第一导电迹线具有比所述多条第二导电迹线更小的线宽粗糙度(LWR)。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种制造半导体器件的方法，包括：
形成器件结构，形成所述器件结构包括：
在半导体器件上方形成电连接至所述半导体器件的第一再分布结构；以及
形成围绕所述第一再分布结构和所述半导体器件的模塑材料；
在所述模塑材料和所述第一再分布结构上方形成第二再分布结构，所述第二再分布结构电连接至所述第一再分布结构；
将互连结构附接至所述第二再分布结构，所述互连结构包括核心衬底，所述互连结构电连接至所述第二再分布结构；以及
在所述互连结构的侧壁上以及所述第二再分布结构和所述互连结构之间形成底部填充材料，
所述第一再分布结构和所述第二再分布结构具有比所述互连结构的布线结构的各个层更薄的单独层。
2.根据权利要求1所述的方法，其中，将所述互连结构附接至所述第二再分布结构包括：
在所述第二再分布结构上形成多个焊料凸块；以及
将所述互连结构放置在所述多个焊料凸块上。
3.根据权利要求1所述的方法，其中，形成所述第二再分布结构包括：
在所述半导体器件上方沉积聚合物层；
在所述聚合物层中图案化开口；
在所述聚合物层上方形成图案化掩模；以及
使用所述图案化掩模在所述聚合物层上方沉积导电材料。
4.根据权利要求1所述的方法，其中，所述底部填充材料的侧壁表面具有横向阶梯。
5.根据权利要求1所述的方法，其中，所述第一再分布结构的第一横向宽度小于所述第二再分布结构的第二横向宽度。
6.根据权利要求1所述的方法，其中，所述第二再分布结构的第二横向宽度大于所述互连结构的第三横向宽度。
7.根据权利要求1所述的方法，还包括从所述互连结构的侧壁去除所述底部填充材料。
8.根据权利要求1所述的方法，其中，所述核心衬底包括环氧模塑料，使用扇出工艺形成所述第一再分布结构和所述第二再分布结构，使用构建工艺形成所述互连结构的所述布线结构。
9.根据权利要求1所述的方法，还包括形成所述互连结构，其中，形成所述互连结构包括：
在核心衬底的第一侧上方形成多条第一导电迹线；
在所述核心衬底的第二侧上方形成多条第二导电迹线；以及
形成延伸穿过所述核心衬底的多个通孔，所述通孔电连接至所述多条第一导电迹线和所述多条第二导电迹线。
10.一种制造半导体器件的方法，包括：
将多个半导体器件放置在载体衬底上；
形成多个第一再分布结构，其中，每个第一再分布结构形成在一个或多个相应的半导体器件上；
用密封剂密封所述多个半导体器件和所述多个第一再分布结构；
形成多个第二再分布结构，其中，每个第二分布结构形成在相应的第一再分布结构上；
将多个互连结构附接至所述多个第二再分布结构，其中，每个互连结构均附接至相应的第二再分布结构；
在相邻互连结构之间沉积底部填充材料；以及
实施分割工艺以形成多个器件封装件，其中，每个器件封装件均包括所述多个半导体器件的半导体器件、所述多个第一再分布结构的第一再分布结构、所述多个第二再分布结构的第二再分布结构以及所述多个互连结构的互连结构，
所述第一再分布结构和所述第二再分布结构具有比所述互连结构的布线结构的各个层更薄的单独层。
11.根据权利要求10所述的方法，其中，实施所述分割工艺包括：
形成在所述多个第二再分布结构的相邻第二再分布结构之间延伸的第一沟槽，所述第一沟槽具有第一宽度；以及
在所述第一沟槽内形成第二沟槽，所述第二沟槽的第二宽度小于所述第一宽度，所述第二沟槽在所述多个互连结构的相邻互连结构之间延伸。
12.根据权利要求10所述的方法，其中，在实施所述分割工艺之后，所述多个第二再分布结构的每个第二再分布结构均具有第一横向宽度，并且所述多个互连结构的每个互连结构均具有第二横向宽度，其中，所述第一横向宽度在所述第二横向宽度的50％和150％之间。
13.根据权利要求10所述的方法，其中，将多个互连结构附接至所述多个第二再分布结构包括热压工艺。
14.根据权利要求10所述的方法，其中，所述多个第二再分布结构中的每个第二再分布结构均具有第一横向宽度，并且所述多个互连结构中的每个互连结构均具有第二横向宽度，其中，所述第一横向宽度小于所述第二横向宽度。
15.根据权利要求10所述的方法，其中，在实施所述分割工艺之后，每个互连结构均具有与所述第二再分布结构的侧壁齐平的侧壁。
16.一种封装件，包括：
器件结构，包括电连接至至少一个半导体器件的第一再分布结构，其中，所述第一再分布结构和所述至少一个半导体器件由第一模塑材料围绕；
第二再分布结构，在所述器件结构的所述第一再分布结构和所述第一模塑材料上方延伸，其中，所述第二再分布结构电连接至所述器件结构的所述第一再分布结构，其中，所述第二再分布结构包括多条第一导电迹线和多个第一介电层；
互连结构，电连接至所述第二再分布结构，所述互连结构包括形成在衬底上方的布线结构，其中，所述布线结构包括多条第二导电迹线和多个第二介电层，其中，所述多个第二介电层的材料与所述多个第一介电层的材料不同；以及
底部填充材料，在所述第二再分布结构和所述互连结构之间延伸，
所述第一再分布结构和所述第二再分布结构具有比所述布线结构的各个层更薄的单独层。
17.根据权利要求16所述的封装件，其中，所述多个第二介电层的材料的热膨胀系数(CTE)大于所述多个第一介电层的材料的热膨胀系数。
18.根据权利要求16所述的封装件，其中，所述多个第二介电层的材料包括味之素积聚膜(ABF)。
19.根据权利要求16所述的封装件，其中，所述底部填充材料在所述互连结构的侧壁上方延伸。
20.根据权利要求16所述的封装件，其中，所述多条第一导电迹线具有比所述多条第二导电迹线更小的线宽粗糙度(LWR)。
CN201910774022.6A 2018-08-30 2019-08-21 制造半导体器件的方法和封装件 Active CN110875196B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862725161P 2018-08-30 2018-08-30
US62/725,161 2018-08-30
US16/411,639 US11171090B2 (en) 2018-08-30 2019-05-14 Semiconductor device and method of manufacture
US16/411,639 2019-05-14

Publications (2)

Publication Number Publication Date
CN110875196A CN110875196A (zh) 2020-03-10
CN110875196B true CN110875196B (zh) 2021-11-30

Family

ID=69640438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910774022.6A Active CN110875196B (zh) 2018-08-30 2019-08-21 制造半导体器件的方法和封装件

Country Status (3)

Country Link
US (1) US11171090B2 (zh)
CN (1) CN110875196B (zh)
TW (1) TWI772674B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10410988B2 (en) * 2016-08-09 2019-09-10 Semtech Corporation Single-shot encapsulation
KR102450570B1 (ko) 2018-10-02 2022-10-07 삼성전자주식회사 반도체 패키지
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US20210217707A1 (en) * 2020-01-10 2021-07-15 Mediatek Inc. Semiconductor package having re-distribution layer structure on substrate component
US11594498B2 (en) 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
CN113363160A (zh) * 2020-05-27 2021-09-07 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11894318B2 (en) * 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
DE102020130962A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
KR20220026809A (ko) * 2020-08-26 2022-03-07 삼성전자주식회사 반도체 패키지
US20220201852A1 (en) * 2020-12-18 2022-06-23 Rohm And Haas Electronic Materials Llc Method for manufactunring a multilayer circuit structure having embedded trace layers
US11830746B2 (en) 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US20220336335A1 (en) * 2021-04-16 2022-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package having multiple substrates
US11469219B1 (en) 2021-04-28 2022-10-11 Nanya Technology Corporation Dual die semiconductor package and manufacturing method thereof
US11935761B2 (en) 2021-08-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681362A (zh) * 2012-09-14 2014-03-26 新科金朋有限公司 半导体器件以及在fo-wlcsp中形成双侧互连结构的方法
CN104733379A (zh) * 2013-12-23 2015-06-24 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
US20150318261A1 (en) * 2014-04-30 2015-11-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor package, semiconductor package formed thereby, and semiconductor device including the same
CN107068645A (zh) * 2015-11-16 2017-08-18 台湾积体电路制造股份有限公司 半导体器件及制造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8569086B2 (en) * 2011-08-24 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of dicing semiconductor devices
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9497861B2 (en) 2012-12-06 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package with interposers
US9171798B2 (en) * 2013-01-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for transmission lines in packages
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9425121B2 (en) * 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
KR20150039134A (ko) 2015-01-27 2015-04-09 (주)뉴지스탁 롱텀차트를 이용한 주식 매매 가이드 정보 제공방법 및 그 시스템
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
TW201717343A (zh) * 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US20170256496A1 (en) * 2016-03-01 2017-09-07 Xintec Inc. Chip package and method for forming the same
US20170338204A1 (en) 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
KR102005349B1 (ko) 2016-06-23 2019-07-31 삼성전자주식회사 팬-아웃 반도체 패키지 모듈
US20190006339A1 (en) * 2017-06-28 2019-01-03 Asm Technology Singapore Pte Ltd Three-dimensional integrated fan-out wafer level package
CN107749411B (zh) 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681362A (zh) * 2012-09-14 2014-03-26 新科金朋有限公司 半导体器件以及在fo-wlcsp中形成双侧互连结构的方法
CN104733379A (zh) * 2013-12-23 2015-06-24 新科金朋有限公司 在半导体管芯上形成细节距的rdl的半导体器件和方法
US20150318261A1 (en) * 2014-04-30 2015-11-05 Samsung Electronics Co., Ltd. Method of fabricating semiconductor package, semiconductor package formed thereby, and semiconductor device including the same
CN107068645A (zh) * 2015-11-16 2017-08-18 台湾积体电路制造股份有限公司 半导体器件及制造方法

Also Published As

Publication number Publication date
US11171090B2 (en) 2021-11-09
US20200075488A1 (en) 2020-03-05
CN110875196A (zh) 2020-03-10
TW202022955A (zh) 2020-06-16
TWI772674B (zh) 2022-08-01

Similar Documents

Publication Publication Date Title
CN110875196B (zh) 制造半导体器件的方法和封装件
CN109216296B (zh) 半导体封装件和方法
KR102324012B1 (ko) 집적 회로 패키지 및 방법
CN109786266B (zh) 半导体封装件及其形成方法
KR102069256B1 (ko) 패키지 구조물 및 그 형성 방법
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN107689333B (zh) 半导体封装件及其形成方法
KR102400764B1 (ko) 반도체 디바이스 및 제조 방법
US20210143131A1 (en) Device and Method for UBM/RDL Routing
CN111261530B (zh) 封装件及其形成方法
CN108257877B (zh) 形成扇出封装体叠层器件的半导体方法和器件
US11508656B2 (en) Semiconductor package and method
US20170250138A1 (en) Semiconductor package and method of forming the same
CN108122880B (zh) 半导体装置的制造方法
CN109786360B (zh) 半导体封装件和方法
CN110364443B (zh) 半导体器件和制造方法
CN113140471A (zh) 封装件和半导体器件及其制造方法
US20230326850A1 (en) Semiconductor Device and Method of Manufacture
CN112687628A (zh) 半导体器件、半导体器件的制造方法及封装件
KR102484495B1 (ko) 디바이스, 패키지 및 방법
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
CN112242369A (zh) 封装体
CN113140470A (zh) 半导体器件及其制造方法
CN220873580U (zh) 封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant