CN110858518A - 层叠陶瓷电子部件及其安装电路板、包装体和制造方法 - Google Patents

层叠陶瓷电子部件及其安装电路板、包装体和制造方法 Download PDF

Info

Publication number
CN110858518A
CN110858518A CN201910767525.0A CN201910767525A CN110858518A CN 110858518 A CN110858518 A CN 110858518A CN 201910767525 A CN201910767525 A CN 201910767525A CN 110858518 A CN110858518 A CN 110858518A
Authority
CN
China
Prior art keywords
ceramic
imaginary line
dimension
flat region
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910767525.0A
Other languages
English (en)
Inventor
佐藤宏彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN110858518A publication Critical patent/CN110858518A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/302—Stacked capacitors obtained by injection of metal in cavities formed in a ceramic body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供不增大在电路板内所占的安装面积而能够提高电特性的层叠陶瓷电子部件及其安装电路板、包装体和制造方法等。本发明的一方式的层叠陶瓷电子部件包括陶瓷主体和一对外部电极。上述陶瓷主体具有：在第一方向上层叠的多个内部电极；和一对主面，其包括朝向上述第一方向的平坦区域。上述一对外部电极与上述多个内部电极连接，且在与上述第一方向正交的第二方向上彼此相对。上述陶瓷主体的上述第一方向的尺寸，为与上述第一方向和上述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下。上述平坦区域形成于上述一对主面的至少一个上述第二方向的中央部和至少另一个的上述第三方向的中央部。

Description

层叠陶瓷电子部件及其安装电路板、包装体和制造方法
技术领域
本发明涉及层叠陶瓷电容器等层叠陶瓷电子部件、安装有该层叠陶瓷电子部件的层叠陶瓷电子部件安装电路板和层叠陶瓷电子部件包装体、以及层叠陶瓷电子部件的制造方法。
背景技术
一直以来，已知在陶瓷主体内层叠了多个内部电极的层叠陶瓷电容器等的层叠陶瓷电子部件。层叠陶瓷电子部件被广泛用于安装在便携式信息终端、其他电子设备的电路板上。
在专利文献1中，记载了一种如下所述的层叠陶瓷电容器，即：在内部包含多个导体层和多个陶瓷电介质层交替地层叠而成的层叠部的主体，以其厚度在长度方向的中央部最大且在长度方向的两端部最小，并且在宽度方向的中央部最大且在宽度方向的两端部最小的方式，构成为2个主面向外侧鼓出的形状。
现有技术文献
专利文献
专利文献1：日本特开2015-026841号公报
发明内容
发明要解决的技术问题
近年来，随着便携式信息终端等电子设备向小型化发展，电路板上的陶瓷电子部件的安装面积受到限制。另一方面，要求层叠陶瓷电容器的高电容化等层叠陶瓷电子部件的电特性提高。
鉴于以上这样的情况，本发明的目的在于提供能够不增大在电路板内所占的安装面积而提高电特性的层叠陶瓷电子部件、层叠陶瓷电子部件安装电路板和层叠陶瓷电子部件包装体、以及层叠陶瓷电子部件的制造方法。
用于解决技术问题的技术方案
为了达成上述目的，本发明的一方式的层叠陶瓷电子部件包括陶瓷主体和一对外部电极。
上述陶瓷主体具有：在第一方向层叠的多个内部电极；第一主面，其包括朝向上述第一方向的第一平坦区域；和第二主面，其包括位于上述第一平坦区域的相反侧的朝向上述第一方向的第二平坦区域。
上述一对外部电极与上述多个内部电极连接，在与上述第一方向正交的第二方向彼此相对。
上述陶瓷主体的上述第一方向的尺寸为与上述第一方向及上述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下。
上述第一平坦区域形成于上述第一主面的上述第二方向中央部。
上述第二平坦区域形成于上述第二主面的上述第三方向中央部。
依照该结构，能够以维持着主面的面积的状态下增大高度的方式构成上述陶瓷主体，能够增加内部电极的层叠数。因而，能够实现可不增大在电路板内所占的安装面积而提高电特性的层叠陶瓷电子部件。
而且，上述陶瓷主体中，在第一主面的第二方向的中央部形成第一平坦区域。由此，用于在安装时载置地移动层叠陶瓷电子部件的吸附嘴能够与第一平坦区域紧密接触，能够稳定地保持第一平坦区域。因而，能够防止层叠陶瓷电子部件安装时的状况不良。除此之外，上述陶瓷主体在第二主面的第三方向的中央部形成第二平坦区域。由此，在向电路板上进行层叠陶瓷电子部件的配置时和焊接工序中，能够抑制层叠陶瓷电子部件的倾斜。因此，能够高密度地安装层叠陶瓷电子部件和其他电子部件。
也可以为上述第一平坦区域的上述第三方向的尺寸是上述陶瓷主体的上述第三方向的尺寸的80％以上且低于100％。
此外，也可以为上述第二平坦区域的上述第二方向的尺寸是上述陶瓷主体的上述第二方向的尺寸的80％以上且低于100％。
由此，能够进一步提高层叠陶瓷电子部件安装时的吸附稳定性和在电路板上的姿态的稳定性，能够更可靠地防止状态不良。
本发明的另一方式的层叠陶瓷电子部件安装电路板包括电路板和层叠陶瓷电子部件。
上述层叠陶瓷电子部件具有陶瓷主体和一对外部电极，能够经由上述一对外部电极安装在上述电路板上。
上述陶瓷主体具有：第一主面，其包括朝向上述第一方向的第一平坦区域；和第二主面，其包括位于上述第一平坦区域的相反侧的朝向上述第一方向的第二平坦区域。
上述一对外部电极与上述多个内部电极连接，且在与上述第一方向正交的第二方向彼此相对。
上述陶瓷主体的上述第一方向的尺寸为与上述第一方向及上述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下。
上述第一平坦区域形成于上述第一主面的上述第二方向中央部。
上述第二平坦区域形成于上述第二主面的上述第三方向中央部。
上述层叠陶瓷电子部件以上述第二平坦区域与上述电路板在上述第一方向相对且上述第一平坦区域朝向上述第一方向上方的方式安装于上述电路板。
此外，也可以为上述层叠陶瓷电子部件安装电路板还包括分别具有上述陶瓷主体和上述一对外部电极的多个层叠陶瓷电子部件，
该情况下，上述多个层叠陶瓷电子部件沿上述第三方向以隔开上述陶瓷主体的上述第三方向的尺寸的30％以下的间隔的方式安装于上述电路板。
在上述结构的层叠陶瓷电子部件中，第一主面和第二主面分别具有平坦区域，因此，能够提高安装时的姿态的稳定性。由此，能够将多个层叠陶瓷电子部件高密度地安装在电路板上。
上述层叠陶瓷电子部件在由吸附嘴在第一方向吸附着形成于上述第二方向的中央部的第一平坦区域的状态下载置于电路板上。因此，在上述层叠陶瓷电子部件安装电路板中，层叠陶瓷电子部件以形成于上述第二方向的中央部的第一平坦区域朝向上述第一方向上方，上述第三方向中央部的第二平坦区域朝向上述第一方向下方的方式安装在上述电路板上。
本发明的又一方式的层叠陶瓷电子部件包装体包括层叠陶瓷电子部件、收纳部和密封部。
上述层叠陶瓷电子部件具有陶瓷主体和一对外部电极，能够经由上述一对外部电极安装在上述电路板上。
上述陶瓷主体具有：在上述第一方向层叠的多个内部电极：第一主面，其包括朝向上述第一方向的第一平坦区域；和第二主面，其包括位于上述第一平坦区域的相反侧的朝向上述第一方向的第二平坦区域。
上述一对外部电极与上述多个内部电极连接，在与上述第一方向正交的第二方向彼此相对。
上述陶瓷主体的上述第一方向的尺寸是与上述第一方向和上述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下。
上述第一平坦区域形成于上述第一主面的上述第二方向中央部。
上述第二平坦区域形成于上述第二主面的上述第三方向中央部。
上述收纳部具有凹部，该凹部收纳上述层叠陶瓷电子部件且形成有取出口。
上述密封部覆盖上述凹部的上述取出口。
上述层叠陶瓷电子部件以上述第一平坦区域朝向上述取出口侧的方式被收纳于上述凹部。
依照该结构，当剥离密封部时，第一平坦区域从取出口露出。因而，能够不改变层叠陶瓷电子部件的姿态而使上述吸附嘴与第一平坦区域紧密接触，能够顺畅地进行安装。
本发明的又一方式的层叠陶瓷电子部件的制造方法包括在未烧制的陶瓷片上形成规定厚度的内部电极图案的工序。
在上述陶瓷片中的上述内部电极图案周围的非电极形成区域上，以占面朝上述非电极形成区域的上述规定厚度的空间部的75％以上且低于100％的方式形成电介质图案。
通过将形成有上述内部电极图案和上述电介质图案的上述陶瓷片在第一方向上层叠而形成陶瓷主体，该陶瓷主体具有在上述第一方向层叠的多个内部电极，且上述第一方向的尺寸为与上述第一方向正交的第二方向的尺寸的1.1倍以上1.6倍以下。
形成一对外部电极，上述一对外部电极与上述多个内部电极连接，且在与上述第一方向和上述第二方向正交的第三方向彼此相对。
由此，在各陶瓷片上不仅形成内部电极图案，还形成电介质图案。通过使电介质图案以占上述空间部的75％以上的方式形成，能够防止层叠的陶瓷片沉入内部电极图案与电介质图案的间隙。由此，在层叠了多个陶瓷片的陶瓷主体中，也能够抑制每个区域的高度尺寸的偏差，能够在第一主面和第二主面各自形成平坦区域。此外，通过使电介质图案低于上述空间部的100％，在电介质图案相对于内部电极图案稍偏移了的情况下，能够防止电介质图案重叠在内部电极图案上。由此，也能够抑制陶瓷主体中的高度尺寸的偏差，能够形成上述平坦区域。
发明效果
如上文所述，依照本发明，能够提供可不增大在电路板内所占的安装面积而提高电特性的层叠陶瓷电子部件、层叠陶瓷电子部件安装电路板和层叠陶瓷电子部件包装体、以及层叠陶瓷电子部件的制造方法。
附图说明
图1是本发明的一实施方式的层叠陶瓷电容器的立体图。
图2是上述层叠陶瓷电容器的沿图1的A-A’线的剖面图。
图3是上述层叠陶瓷电容器的沿图1的B-B’线的剖面图。
图4是表示上述层叠陶瓷电容器的剖面的细微结构的图。
图5是图3的局部放大图。
图6是图2的局部放大图。
图7是表示上述层叠陶瓷电容器的制造方法的流程图。
图8是表示上述层叠陶瓷电容器的制造过程的俯视图。
图9是沿图8的A的C-C’线的局部剖面图。
图10是与图9同样的局部剖面图，是说明图7的步骤S02的图。
图11是表示上述层叠陶瓷电容器的制造过程的立体图。
图12是表示上述层叠陶瓷电容器的制造过程的立体图。
图13是本发明的一实施方式的层叠陶瓷电容器包装体的俯视图。
图14是上述包装体的沿图13的D-D’线的剖面图。
图15是表示上述层叠陶瓷电容器的安装工序的示意性的剖面图。
图16是本发明的一实施方式的层叠陶瓷电容器安装电路板的剖面图。
图17是上述层叠陶瓷电容器安装电路板的侧视图。
图18是上述实施方式的比较例的层叠陶瓷电容器安装电路板的侧视图。
图19是表示包括多个层叠陶瓷电容器的层叠陶瓷电容器安装电路板的结构例的图。
附图标记说明
10……层叠陶瓷电容器(陶瓷电子部件)
11……陶瓷主体
11e……第一主面
11f……第二主面
12、13……内部电极
14、15……外部电极
F1……第一平坦区域
F2……第二平坦区域
100……包装体(层叠陶瓷电子部件包装体)
200……安装电路板(层叠陶瓷电子部件安装电路板)
210……电路板
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
在附图中，适当地示出了相互正交的X轴、Y轴和Z轴。X轴、Y轴和Z轴在所有图中是相同的。
1.层叠陶瓷电容器10的基本结构
图1～图3是表示本发明的一实施方式的层叠陶瓷电容器10的图。图1是层叠陶瓷电容器10的立体图。图2是层叠陶瓷电容器10的沿图1的A-A’线的剖面图。图3是层叠陶瓷电容器10的沿图1的B-B’线的剖面图。
层叠陶瓷电容器10包括陶瓷主体11、第一外部电极14和第二外部电极15。
陶瓷主体11典型而言具有朝向X轴方向的2个端面11a、11b、朝向Y轴方向的2个侧面11c、11d和朝向Z轴方向的2个主面11e、11f。连接陶瓷主体11的各面的棱部被实施了倒角。
另外，陶瓷主体11的形状不限于上述形状。换言之，陶瓷主体11也可以不是图1～图3所示那样的长方体形状。
外部电极14、15在X轴方向上彼此相对，构成为覆盖陶瓷主体11的两端面11a、11b。外部电极14、15在与两端面11a、11b连接的4个面(2个主面11e、11f和2个侧面11c、11d)延伸。由此，在外部电极14、15的任一者中，与X-Z平面平行的剖面和与XY平面平行的剖面的形状均呈U字状。
陶瓷主体11具有层叠部16和覆盖部17。层叠部16具有如下结构：内部电极12、13隔着陶瓷层18在Z轴方向上交替地层叠。覆盖部17分别覆盖层叠部16的Z轴方向上下表面。
内部电极12、13隔着陶瓷层18在Z轴方向上交替地层叠。第一内部电极12通过被引出到端面11a而与第一外部电极14连接，且与第二外部电极15隔开间隔。第二内部电极13通过被引出到端面11b而与第二外部电极15连接，且与第一外部电极14隔开间隔。
此外，内部电极12、13没有被引出到侧面11c、11d。因此，在层叠部16的侧面11c、11d侧形成有由电介质陶瓷构成的侧边缘(side margin)。
内部电极12、13典型而言以镍(Ni)为主要成分而构成，作为层叠陶瓷电容器10的内部电极发挥作用。此外，除镍以外，内部电极12、13也可以将铜(Cu)、银(Ag)、钯(Pd)的至少一者作为主要成分。
陶瓷层18配置于内部电极12、13之间，由电介质陶瓷形成。为了使层叠部16中的电容增大，陶瓷层18采用高介电常数的电介质陶瓷形成。
作为上述高介电常数的电介质陶瓷，使用钛酸钡(BaTiO3)系材料的多晶体，换言之使用含有钡(Ba)和钛(Ti)的钙钛矿结构的多晶体。由此，能够得到大电容的层叠陶瓷电容器10。
另外，陶瓷层18也可以由钛酸锶(SrTiO3)系、钛酸钙(CaTiO3)系、钛酸镁(MgTiO3)系、锆酸钙(CaZrO3)系、钛酸锆酸钙(Ca(Zr、Ti)O3)系、锆酸钡(BaZrO3)系、氧化钛(TiO2)系等形成。
覆盖部17也由电介质陶瓷形成。形成覆盖部17的材料只要是绝缘性陶瓷即可，不过通过使用与陶瓷层18同样的电介质陶瓷能够抑制陶瓷主体11中的内部应力。
依照上述结构，在层叠陶瓷电容器10中，当在第一外部电极14与第二外部电极15之间施加有电压时，电压施加在第一内部电极12与第二内部电极13之间的多个陶瓷层18。由此，在层叠陶瓷电容器10中蓄积有与第一外部电极14和第二外部电极15之间的电压相应的电荷。
另外，本实施方式的层叠陶瓷电容器10的基本结构不限于图1～图3所示的结构，能够适当地改变。
2.陶瓷主体的详细的结构
如图3所示，陶瓷主体11的特征在于：Z轴方向的高度尺寸T是Y轴方向的宽度尺寸W的1.1倍以上1.6倍以下。由此，能够不使陶瓷主体11的X-Y平面的剖面积增加而增大内部电极12、13的层叠数，从而增大层叠陶瓷电容器10的电容。
此处，陶瓷主体11的高度尺寸T是指在层叠陶瓷电容器10的X轴方向中央部进行切割而得到的Y-Z剖面(参照图3)中，陶瓷主体11的Y轴方向中央部的沿Z轴方向的尺寸。在本实施方式中，高度尺寸T可以根据宽度尺寸W和后文叙述的长度尺寸L的关系来规定。
陶瓷主体11的宽度尺寸W是指在层叠陶瓷电容器10的X轴方向中央部进行切割而得到的Y-Z剖面(参照图3)中，陶瓷主体11的Z轴方向中央部的沿Y轴方向的尺寸。宽度尺寸W没有特别限定，例如可以为0.10mm以上1.50mm以下。
陶瓷主体11的长度尺寸L也可以比高度尺寸T的1.0倍大且为1.5倍以下。由此，能够不增大层叠陶瓷电容器10的安装面积而扩大高度尺寸T，从而使电容增大，并且能够顺畅地进行后文叙述的制造时、安装时的处理。
陶瓷主体11的长度尺寸L是指在层叠陶瓷电容器10的Y轴方向中央部进行切割而得到的X-Z剖面(参照图2)中，陶瓷主体11的Z轴方向中央部的沿X轴方向的尺寸。长度尺寸L没有特别限定，例如可以为0.20mm以上2.00mm以下。
为了进一步增加内部电极12、13的层数从而进一步增大层叠陶瓷电容器10的电容，也可以使覆盖部17的厚度较薄。作为一例，覆盖部17的Z轴方向的尺寸(厚度)可以为15μm以下。
为了进一步增大层叠陶瓷电容器10的电容，也可以使内部电极12、13间的陶瓷层18的厚度较薄。例如，陶瓷层18的Z轴方向的平均尺寸(平均厚度)为例如1.0μm以下，进一步可以为0.5μm以下。
另外，陶瓷层18的平均厚度可以作为在陶瓷层18的多个部位测得的厚度的平均值来求取。测量陶瓷层18的厚度的位置和个数能够任意地决定。以下，参照图4对陶瓷层18的平均厚度T的测量方法的一例进行说明。
图4是表示使用扫描型电子显微镜在12.6μm×8.35μm的视野中观察到的陶瓷主体11的剖面的细微结构的图。关于该视野内的6层陶瓷层18，测量2μm等间隔的、由箭头示出的5个部位的厚度。然后，能够将得到的30个部位的厚度的平均值作为平均厚度。
像这样，本实施方式的层叠陶瓷电容器10能够不增大安装面积而扩大高度尺寸T，使内部电极12、13多层层叠，因此，能够实现大电容。
另一方面，以往，因为安装时的处理困难，所以难以实现高度尺寸T比宽度尺寸W大的层叠陶瓷电容器。
于是，在本实施方式的层叠陶瓷电容器10中，一个主面(第一主面)11e具有朝向Z轴方向的第一平坦区域F1，另一个主面(第二主面)11f具有位于第一平坦区域F1的相反侧的朝向Z轴方向的第二平坦区域F2。依照该结构，如后文所述，即使高度尺寸T比宽度尺寸W大，也能够提高安装时的处理性。
第一平坦区域F1是形成于主面11e的X轴方向中央部的平坦的区域。第二平坦区域F2是形成于主面11f的Y轴方向中央部的平坦的区域。主面11e、11f的周缘部位于这些中央部的X轴方向和Y轴方向外侧，由从第一平坦区域F1和第二平坦区域F2延伸出的曲面构成。
图5是图3的局部放大图。使用该图对第一平坦区域F1进行详细的说明。
第一平坦区域F1指如下区域，即：在陶瓷主体11的Y-Z剖面中，规定了第一假想线L1和第二假想线L2时，第二假想线L2与主面11e交叉的2点间的区域，其中该第一假想线L1通过主面11e的Y轴方向中心点C且与Z轴方向正交(与Y轴方向平行)，该第二假想线L2与第一假想线L1平行，并与第一假想线L1存在陶瓷主体11的高度尺寸T的1％(T×0.01)的间隔。此处所称的“主面11e的Y轴方向中心点C”是指主面11e的沿Y轴方向的宽度尺寸的中心。在图5中，使用箭头表示主面11e的Y轴方向中心点C，使用加粗的点划线表示假想线L1、L2。
通过如上述那样规定第一平坦区域F1，第一平坦区域F1的沿Y轴方向的宽度尺寸Wf成为第二假想线L2与主面11e交叉的2点间的沿Y轴方向的距离。第一平坦区域F1的宽度尺寸Wf可以形成为陶瓷主体11的宽度尺寸W的80％以上且低于100％。由此，能够充分确保第一平坦区域F1的宽度尺寸Wf，能够进一步提高安装时的处理性。
图6是图2的局部放大图。使用该图对第二平坦区域F2进行详细的说明。
第二平坦区域F2指如下区域，即：在陶瓷主体11的Y轴方向中央部的X-Z剖面中，规定了第三假想线L3和第四假想线L4时，第四假想线L4与主面11f交叉的2点间的区域，其中该第三假想线L3通过主面11f的X轴方向中心点C’且与Z轴方向正交(与X轴方向平行)，该第四假想线L4与第三假想线L3平行，并与第三假想线L3存在陶瓷主体11的高度尺寸T的1％(T×0.01)的间隔。此处所称的“主面11f的X轴方向中心点C’”是指主面11f的沿X轴方向的长度尺寸的中心。在图6中，用箭头表示主面11f的X轴方向中心点C’，使用加粗的双点划线表示假想线L3、L4。
通过如上述那样规定第二平坦区域F2，第二平坦区域F2的沿X轴方向的长度尺寸Lf成为第四假想线L4与主面11f交叉的2点间的沿X轴方向的距离。第二平坦区域F2的长度尺寸Lf可以形成为陶瓷主体11的长度尺寸L的80％以上且低于100％。由此，能够使第二平坦区域F2延伸至陶瓷主体11的X轴方向周缘部为止，能够在第二平坦区域F2上形成外部电极14、15。因而，能够使层叠陶瓷电容器10安装时的姿态稳定，能够进一步提高处理性。
具有第一平坦区域F1和第二平坦区域F2的层叠陶瓷电容器10能够通过以下的制造方法来制造。
3.层叠陶瓷电容器10的制造方法
图7是表示层叠陶瓷电容器10的制造方法的流程图。图8～图12是表示层叠陶瓷电容器10的制造过程的图。以下，按照图7，并适当参照图8～图12，对层叠陶瓷电容器10的制造方法进行说明。
3.1步骤S01：形成内部电极图案
在步骤S01中，在用于形成层叠部16的第一陶瓷片101和第二陶瓷片102上形成内部电极图案112、113。
陶瓷片101、102作为以电介质陶瓷为主要成分的未烧制的电介质生片而构成。作为电介质陶瓷，能够使用例如粒径为20nm～200nm的粉体。陶瓷片101、102例如使用辊涂机、刮刀等形成为片状。陶瓷片101、102的厚度没有限定，例如能够调整为1.5μm以下。
图8是陶瓷片101、102的俯视图。在该阶段，陶瓷片101、102作为尚未被单片化的较大的片构成。在图8中，示出了按每个层叠陶瓷电容器10进行单片化时的切割线Lx、Ly。切割线Lx与X轴平行，切割线Ly与Y轴平行。
如图8所示，在第一陶瓷片101形成有与第一内部电极12对应的未烧制的第一内部电极图案112，在第二陶瓷片102形成有与第二内部电极13对应的未烧制的第二内部电极图案113。
内部电极图案112、113能够通过将任意的导电性糊剂涂敷在陶瓷片101、102上来形成。导电性糊剂的涂敷方法能够从公知的技术中任意选择。例如，导电性糊剂的涂敷能够使用丝网印刷法、凹版印刷法。
第一陶瓷片101上的各内部电极图案112构成为跨一条切割线Ly1或Ly2在X轴方向上延伸的大致矩形。各内部电极图案112通过沿切割线Ly1、Ly2和Lx对其进行切割而形成各层叠陶瓷电容器10的第一内部电极12。切割线Ly1或Ly2上的内部电极图案112与在端面11a露出的引出部相对应。
在第一陶瓷片101中，沿X轴方向配置有跨切割线Ly1延伸的内部电极图案112的第一列与沿X轴方向配置有跨切割线Ly2延伸的内部电极图案112的第二列，在Y轴方向上交替地排列。在第一列中，在X轴方向上相邻的内部电极图案112夹着切割线Ly2而彼此相对。在第二列中，在X轴方向上相邻的内部电极图案112夹着切割线Ly1而彼此相对。换言之，在Y轴方向上相邻的第一列和第二列中，内部电极图案112以在X轴方向上错开1芯片大小的方式配置。
第二陶瓷片102上的内部电极图案113也构成为与内部电极图案112相同。但是，在第二陶瓷片102中，与第一陶瓷片101的第一列对应的列的内部电极图案113跨切割线Ly2而延伸，与第一陶瓷片101的第二列对应的列的内部电极图案113跨切割线Ly1而延伸。换言之，内部电极图案113以与内部电极图案112在X轴方向或Y轴方向上错开1个芯片大小的方式配置。
非电极形成区域N是陶瓷片101、102中没有形成内部电极图案112、113的区域。在第一陶瓷片101中，非电极形成区域N由以下带区域构成，即：沿着在X轴方向上相邻的内部电极图案112之间的切割线Ly1、Ly2延伸的多个带区域；和沿着在Y轴方向上相邻的内部电极图案112之间的切割线Lx延伸的多个带区域。非电极形成区域N整体地形成为这些带区域相互交叉的格子状。非电极形成区域N与层叠陶瓷电容器10中的侧边缘和端边缘相对应。
第二陶瓷片102中的非电极形成区域N以同样的方式构成。
图9是沿图8的A的C-C’线的局部剖面图。
在图9中，在陶瓷片101、102上以规定厚度d1形成有内部电极图案112、113。内部电极图案112、113的厚度d1是内部电极图案112的平均厚度，例如可以与陶瓷层18的平均厚度同样地作为在多个部位测量到的厚度的平均值来求取。
在非电极形成区域N上形成有由相邻的内部电极图案112、113夹着的空间部S。空间部S是面朝非电极形成区域N的厚度为d1的空间区域。即，空间部S具有非电极形成区域N的面积乘以厚度d1的体积。在图9和图10中，以由加粗的虚线包围的方式示出空间部S。
3.2步骤S02：形成电介质图案
在步骤S02中，在第一陶瓷片101和第二陶瓷片102中的内部电极图案112、113周围的非电极形成区域N上，形成电介质图案P。
图10是与图9位置相同的剖面图，示出了在空间部S形成有电介质图案P的样子。
电介质图案P能够通过将陶瓷糊剂涂敷在陶瓷片101、102的非电极形成区域N来形成。陶瓷糊剂是以电介质陶瓷为主要成分的糊剂即可，不过通过使用与陶瓷片101、102相同的电介质陶瓷，能够抑制烧制时的内部应力。涂敷陶瓷糊剂能够使用例如丝网印刷法、凹版印刷法。
在本实施方式中，电介质图案P以占空间部S的75％以上且低于100％的方式形成。即，电介质图案P具有内部电极图案112、113的厚度d1乘以非电极形成区域N的面积所得到的空间部S的体积的75％以上且低于100％的体积。
电介质图案P的平均厚度为空间部S的厚度d1以下即可，例如在使d1为100％时，电介质图案P的平均厚度可以为80％以上100％以下。电介质图案的平均厚度可以为采用与内部电极图案112、113的厚度同样的方式进行测量的情况下得到的平均值。
陶瓷片101、102也可以具有在内部电极图案112、113周围没有形成电介质图案P的间隙Q。通过在内部电极图案112、113与电介质图案P之间设置间隙Q，能够防止电介质图案P形成在内部电极图案112、113上。
3.3步骤S03：层叠
在步骤S03中，通过将在步骤S01、S02中准备好的陶瓷片101、102和第三陶瓷片103如图11所示的那样层叠来制作层叠片104。第三陶瓷片103是没有形成内部电极图案112、113和电介质图案P的陶瓷片。此外，在图11中，省略了间隙Q的记载。
层叠片104具有：在Z轴方向上交替地层叠有第一陶瓷片101和第二陶瓷片102的电极层叠片105；和仅层叠有第三陶瓷片103的2个罩盖层叠片106。2个罩盖层叠片106分别设置于电极层叠片105的Z轴方向的上下表面。电极层叠片105与烧制后的层叠部16相对应。罩盖层叠片106与烧制后的覆盖部17相对应。
电极层叠片105中的陶瓷片101、102的层叠数调整为在烧制后能够得到所希望的电容和高度尺寸T。
罩盖层叠片106中的第三陶瓷片103的层叠数也不限于图示的例子，可适当地进行调整。
层叠片104通过将陶瓷片101、102、103压接而成为一体。陶瓷片101、102、103的压接优选使用例如静压加压、单轴加压等。由此，能够使层叠片104高密度化。
3.4步骤S04：切割
在步骤S04中，通过将在步骤S03中得到的层叠片104沿切割线Lx、Ly切割，来制作未烧制的陶瓷主体111。
图12是在步骤S04中得到的陶瓷主体111的立体图。
如该图所示，未烧制的陶瓷主体111具有朝向X轴方向的2个端面111a、111b、朝向Y轴方向的2个侧面111c、111d和朝向Z轴方向的2个主面111e、111f。电极层叠片105被切割的部分作为未烧制的层叠部116而构成。罩盖层叠片106被切割的部分作为未烧制的覆盖部117而构成。
未烧制的陶瓷主体111在烧制后，具有Z轴方向的高度尺寸T为Y轴方向的宽度尺寸的1.1倍以上1.6倍以下这样的外形。此外，在主面111e、111f分别形成有以与第一平坦区域F1和第二平坦区域F2同样的方式规定的未烧制的第一平坦区域Fu1和第二平坦区域Fu2。未烧制的第一平坦区域Fu1的Y轴方向的宽度尺寸可以与第一平坦区域F1同样地形成为未烧制的陶瓷主体111的宽度尺寸的80％以上且低于100％。同样，未烧制的第二平坦区域Fu2的X轴方向的长度尺寸可以与第二平坦区域F2同样地形成为未烧制的陶瓷主体111的长度尺寸的80％以上且低于100％。此外，未烧制的陶瓷主体111在切割后，也可以通过滚筒研磨等实施倒角。该情况下，以第一平坦区域Fu1的宽度尺寸和第二平坦区域Fu2的长度尺寸处于上述范围内的方式来实施。
3.5步骤S05：烧制
在步骤S05中，通过使步骤S04中得到的未烧制的陶瓷主体111烧结来制作图1～图3所示的陶瓷主体11。换言之，通过步骤S05，层叠部116成为层叠部16，覆盖部117成为覆盖部17。烧制例如能够在还原气氛下或低氧分压气氛下进行。
3.6步骤S06：形成外部电极
在步骤S06中，通过在步骤S05中得到的陶瓷主体11形成外部电极14、15，来制作图1～图3所示的层叠陶瓷电容器10。
在步骤S06中，首先，以覆盖陶瓷主体11的一X轴方向端面的方式涂敷未烧制的电极材料，并以覆盖陶瓷主体11的另一X轴方向端面的方式涂敷未烧制的电极材料。对涂敷于陶瓷主体11的未烧制的电极材料例如在还原气氛下或低氧分压气氛下进行烧固处理，以在陶瓷主体11形成基底膜。然后，在烧固于陶瓷主体11的基底膜上，通过电解电镀等镀敷处理来形成中间膜和表面膜，外部电极14、15完成。
另外，上述的步骤S06中的处理的一部分也可以在步骤S05前进行。例如，可以在步骤S05前，在未烧制的陶瓷主体111的X轴方向两端面涂敷未烧制的电极材料，在步骤S05中，在对未烧制的陶瓷主体111进行烧制的同时，将未烧制的电极材料烧固而形成外部电极14、15的基底层。此外，也可以在实施了脱粘合剂处理的陶瓷主体111涂敷未烧制的电极材料，对它们同时进行烧制。
像这样制造的陶瓷主体11如图1～图3所示，Z轴方向的高度尺寸T为Y轴方向的宽度尺寸W的1.1倍以上1.6倍以下，且具有平坦区域F1、F2。平坦区域F1、F2通过在步骤S02中形成占空间部S的75％以上且低于100％的电介质图案P来形成。
假设在不形成电介质图案的情况下，由于内部电极图案的厚度，会导致层叠有内部电极图案的电容形成部分与层叠有非电极形成区域的侧边缘部分及端边缘部分的Z轴方向上的高度尺寸之间产生差。而且，陶瓷片的层叠数越多，即层叠陶瓷电容器的高度尺寸越大，则上述部分间的Z轴方向的高度差越大。因此，在将层叠的陶瓷片压接并切割而成的陶瓷主体中，从X轴方向和Y轴方向周缘部向X轴方向和Y轴方向中央部去，高度尺寸递增，主面构成为向Z轴方向凸出的曲面状。
此外，假设使电介质图案形成于非电极形成区域整体(即占空间部的100％的状态)的情况下，电介质图案仅稍许偏移就会与内部电极图案重叠。由此，重叠的部分的厚度变厚，陶瓷主体的Z轴方向上的高度变得不均匀。
另一方面，在电介质图案占空间部的比例低于75％的情况下，内部电极图案与电介质图案的间隙变大。因此，层叠的陶瓷片在压接时会沉入间隙内，仍会导致陶瓷主体的Z轴方向上的高度变得不均匀。
在本实施方式中，通过使电介质图案P以占空间部S的75％以上的方式形成，能够将间隙Q减小至在步骤S03中层叠得到的陶瓷片不沉入间隙Q内的程度。由此，能够使电极层叠片105的Z轴方向上的高度形成为均匀的，能够在未烧制的陶瓷主体111上形成平坦区域Fu1、Fu2。因而，在烧制后的陶瓷主体11也能够形成平坦区域F1、F2。
此外，通过以电介质图案P占空间部S低于100％的方式形成，能够在非电极形成区域N上设置狭窄的间隙Q。由此，即使在电介质图案P相对于内部电极图案112、113稍许偏移了的情况下，也能够利用间隙Q来缓冲该偏移。因而，能够降低电介质图案P重叠在内部电极图案112、113上的风险。
进一步，制造后的层叠陶瓷电容器10在第一平坦区域F1朝向Z轴方向上方且第二平坦区域F2朝向Z轴方向下方的状态下，被包装为包装体100。由此，能够顺畅地进行将层叠陶瓷电容器10从包装体100取出并安装在电子设备上的安装工序。
以下，对包装体100的结构和层叠陶瓷电容器10的安装方法进行详细的说明。
4.层叠陶瓷电容器10的包装体100的结构
图13是层叠陶瓷电容器10的包装体100的俯视图，图14是沿图13的D-D’线的剖面图。此外，本实施方式的包装体100的结构不限于图13和14所示的结构。
包装体100例如在Y轴方向上较长，在Z轴方向上具有规定深度，收纳多个层叠陶瓷电容器10。
包装体100包括收纳部110、密封部120和多个层叠陶瓷电容器10。
收纳部110具有沿Y轴方向按规定间隔形成的多个凹部110a。
收纳部110典型而言是载带，但也可以是将收纳层叠陶瓷电容器10的凹部110a配置为格子状的芯片托盘(chip tray)等。此外，构成收纳部110的材料也没有特别限定，例如可以是合成树脂、纸等。
凹部110a以从收纳部110的Z轴方向上表面110c去向下方的方式形成，具有能够收纳各层叠陶瓷电容器10的大小。在凹部110a的上表面110c侧形成有取出口110b。取出口110b用于将层叠陶瓷电容器10收纳在凹部110a以及从凹部110a取出。
密封部120可剥离地配置于收纳部110上，构成为从Z轴方向覆盖凹部110a的取出口110b。密封部120典型而言为盖带(cover tape)，但只要是能够从收纳部110剥离且具有密封凹部110a的功能的部件即可，没有特别限定。此外，密封部120既可以由与收纳部110同种的材料形成，也可以由与收纳部110不同的材料形成。
层叠陶瓷电容器10在第一平坦区域F1朝向取出口110b侧(Z轴方向上方)且第二平坦区域F2朝向凹部110a的底面110d(Z轴方向下方)的状态下被收纳于凹部110a。取出口110b侧的第一平坦区域F1优选以宽度尺寸Wf为陶瓷主体11的宽度尺寸W的80％以上且低于100％的方式形成。凹部110a的底面110d侧的第二平坦区域F2优选以X轴方向上的长度尺寸Lf为陶瓷主体11的长度尺寸L的80％以上且低于100％的方式形成。
5.层叠陶瓷电容器10的安装方法
图15是表示层叠陶瓷电容器10的安装工序的示意性的剖面图，表示与图14对应的剖面。图16是从Y轴方向观察到的安装有层叠陶瓷电容器10的层叠陶瓷电容器安装电路板(安装电路板)200的剖面图。图17是从X轴方向观察到的安装电路板200的侧视图。
层叠陶瓷电容器10被逐个从包装体100取出，并被安装在电子设备的电路板210上。以下，参照图15～图17进行说明。
首先，将密封部120从收纳部110剥离。接着，如图15所示，利用贴片机(chipmounter)的吸附嘴M将层叠陶瓷电容器10从包装体100的取出口110b取出。吸附嘴M从Z轴方向上方吸附并保持朝向取出口110b侧的第一平坦区域F1。
吸附嘴M在吸附着第一平坦区域F1的状态下，使层叠陶瓷电容器10向电路板210上移动。吸附嘴M在将层叠陶瓷电容器10配置于电路板210上的规定位置后，解除吸附。此时也是第一平坦区域F1朝向Z轴方向上方，第二平坦区域F2朝向Z轴方向下方。
然后，通过使用焊料H等将层叠陶瓷电容器10的外部电极14、15与电路板210在Z轴方向上接合，而形成图16和图17所示那样的安装有层叠陶瓷电容器10的安装电路板200。
在安装电路板200中，也以第一平坦区域F1朝向Z轴方向上方且第二平坦区域F2朝向Z轴方向下方的状态安装有层叠陶瓷电容器10。即，在安装电路板200中，第二平坦区域F2与电路板210在Z轴方向相对。
此处，在电介质图案没有以空间部的体积的75％以上且低于100％的体积形成的情况下，如图18所示的层叠陶瓷电容器10’，陶瓷主体11’的主面11’e、11’f的中央部成为曲面。该情况下，在吸附嘴M的前端与陶瓷主体的主面之间产生间隙，吸附嘴M的吸附不充分。因而，在安装工序中，无法吸附层叠陶瓷电容器的主面，有可能发生在移动途中掉落这样的状况不良。或者，如图18所示，有可能在将层叠陶瓷电容器10’配置在电路板210时平衡被打破，在相对于电路板210大幅倾斜的状态下被接合。
在本实施方式中，在陶瓷主体11的主面11e、11f形成有第一平坦区域F1和第二平坦区域F2，在这些平坦区域F1、F2分别朝向Z轴方向上方和下方的状态下包装层叠陶瓷电容器10。由此，能够使吸附嘴M的前端与陶瓷主体11的第一平坦区域F1紧密接触，吸附嘴M稳定地吸附第一平坦区域F1。因而，能够防止使用吸附嘴M进行吸附时的状况不良，从而顺畅地进行层叠陶瓷电容器10的安装。
除此之外，通过在电路板210侧的主面11f形成第二平坦区域F2，面朝电路板210的外部电极14、15的表面也形成为大致平坦的。由此，能够使利用焊料H等将层叠陶瓷电容器10接合到电路板210时的姿态稳定，能够防止层叠陶瓷电容器10相对于电路板210倾斜地接合。因而，能够防止层叠陶瓷电容器10在电路板210与相邻的其他电子部件接触，能够高密度地安装层叠陶瓷电容器10和其他电子部件。此外，能够抑制一个外部电极与电路板的焊盘图案(land pattern)隔开间隔即芯片翘起，能够更可靠地防止安装时的状况不良。
图19是表示具有安装于电路板210的多个层叠陶瓷电容器10的安装电路板200的结构例的侧视图。
如该图所示，在一个电路板210上配置多个层叠陶瓷电容器10的情况下，能够沿Y轴方向隔开陶瓷主体11的宽度尺寸W的30％以下的间隔R，来安装层叠陶瓷电容器10。由此，能够将多个层叠陶瓷电容器10高密度地安装在电路板210上，能够实现安装电路板200的高性能化和省空间化。另外，间隔R为在Y轴方向上相邻的层叠陶瓷电容器10之间的最窄的部分的间隔。
此外，在层叠陶瓷电容器10中，通过使陶瓷主体11的高度尺寸T形成为宽度尺寸W的1.1倍以上1.6倍以下，即使高度尺寸T比宽度尺寸W大也能够使重心稳定。因此，在包装体100的凹部110a内以及安装工序中，能够防止层叠陶瓷电容器10倾倒，能够以层叠陶瓷电容器10的高度方向与Z轴方向一致的姿态处理层叠陶瓷电容器10。因而，由此也能够顺畅地进行层叠陶瓷电容器10的安装。
进一步，通过使陶瓷主体11的长度尺寸L形成为比高度尺寸T的1.0倍大且1.5倍以下，也能够使陶瓷主体11的重心稳定。因而，能够进一步提高层叠陶瓷电容器10的安装时的处理性。
像这样，依照层叠陶瓷电容器10，即使增加内部电极12、13的层叠数也能够防止安装时的状况不良，因此，能够不改变安装面积而提高电容。因而，能够实现大电容且可有助于电子设备的小型化的层叠陶瓷电容器10。
6.实施例和比较例
作为本实施方式的实施例和比较例，基于上述制造方法制作了层叠陶瓷电容器10的样品，并对形状、吸附嘴M的吸附率和安装不良率进行了调查。
首先，制作了层叠陶瓷电容器的各样品(实施例1～3、比较例1和2)。各样品的大小为：长度尺寸(L)0.69mm、宽度尺寸(W)0.39mm、高度尺寸(T)0.55mm的第一大小；长度尺寸(L)1.15mm、宽度尺寸(W)0.65mm、高度尺寸(T)1.00mm的第二大小；和长度尺寸(L)1.20mm、宽度尺寸(W)0.75mm、高度尺寸(T)0.85mm的第三大小这三种。即，长度尺寸相对于高度尺寸之比(L/T)为1.15～1.41，高度尺寸相对于宽度尺寸之比(T/W)为1.13～1.54。此外，在以下的各评价中，对各实施例和各比较例，3种尺寸的每一种各使用了100个，合计使用了1500个样品。
在实施例1～3、比较例1的各样品中，分别形成了电介质图案。表1表示电介质图案相对于内部电极图案的厚度乘以非电极形成区域的面积得到的空间部的体积之体积率(空间占有率)。另外，该表中表示的空间占有率的值是各实施例和各比较例的各300个样品的平均值。
在实施例1中，上述空间占有率为95％，在实施例2中为90％，在实施例3中为75％，均为75％以上且低于100％。另一方面，在比较例1中上述空间占有率为50％。关于比较例2，因为没有形成电介质图案，所以空间占有率为0％。
表1
空间占有率 Wf/W Lf/L 吸附率 安装不良率
实施例1 95％ 85％ 92％ 99％ 1％
实施例2 90％ 83％ 90％ 99％ 1％
实施例3 75％ 82％ 89％ 99％ 1％
比较例1 50％ 65％ 79％ 92％ 5％
比较例2 0％ 35％ 65％ 85％ 9％
另外，测量了层叠陶瓷电容器的一个平坦区域的宽度尺寸(Wf)相对于宽度尺寸(W)的比例(Wf/W)和另一个平坦区域的长度尺寸(Lf)相对于长度尺寸(L)的比例(Lf/L)。结果在表1中示出。另外，该表所示的宽度尺寸的比例的值和长度尺寸的比例的值是各实施例和各比较例的各300个样品的平均值。此外，作为各样品中的宽度尺寸的比例的值采用了各样品的2个主面中的任意一个主面的平坦区域的该宽度尺寸的比例的值，作为各样品的长度尺寸的比例的值采用了各样品的另一个主面的平坦区域的该长度尺寸的比例的值。
上述宽度尺寸的比例在实施例1中为85％，在实施例2中为83％，在实施例3中为82％，在实施例1～3中，均为80％以上。另一方面，在比较例1中，上述宽度尺寸的比例为65％，在比较例2为35％，均低于80％。
此外，上述长度尺寸的比例在实施例1中为92％，在实施例2中为90％，在实施例3中为89％，在实施例1～3中，均为80％以上。另一方面，在比较例1中，上述长度尺寸的比例为79％，在比较例2中为65％，均低于80％。
可观察到，上述宽度尺寸的比例(Wf/W)及上述长度尺寸的比例(Lf/L)，与电介质图案的空间占有率成正相关。具体而言，在空间占有率为75％以上且低于100％的实施例1～3中，Wf/W和Lf/L均为80％以上，但在空间占有率为50％以下的比较例1、2中，Wf/W和Lf/L均低于80％。由此确认了如下情况：通过使电介质图案的空间占有率为75％以上且低于100％，能够以上述宽度尺寸的比例和上述长度尺寸的比例为80％以上的方式形成平坦区域。
接下来，准备包装体的具有凹部的收纳部，在使具有上述宽度尺寸的比例的较大的平坦区域的主面朝向取出口侧的状态下，将各样品收纳于凹部。然后，试着利用贴片机的吸附嘴吸附各样品的取出口侧的主面。在各实施例和各比较例的各300个样品中，求出了能够吸附该主面的样品的比例作为“吸附率”。结果在表1中示出。
如该表所示，确认了如下情况：实施例1～3的吸附率均为99％，几乎所有样品均能够吸附，安装时的处理性良好。另一方面，比较例1的吸附率为92％，比较例2的吸附率为85％，有1成～2成左右的样品吸附失败。因此，确认了在比较例1、2中，安装时的处理性不及实施例1～3。
接下来，在隔开上述宽度尺寸的20％的间隔地设置于电路板上的焊盘图案上印刷焊料，将能够吸附的样品配置在上述焊盘图案上，使用回流焊炉进行钎焊。在各实施例和各比较例中，求出能够吸附和配置的样品中与相邻的部件接触的样品或能够确认因芯片翘起而与一个焊盘图案隔有间隔的样品之比例，作为“安装不良率”。结果在表1中示出。
如该表所示，确认了实施例1～3的安装不良率均为1％，几乎所有样品均能够良好地安装。另一方面，在比较例1中发生了5％的安装不良，在比较例2中发生了9％的安装不良。因此，确认了在比较例1、2中，安装时的处理性不及实施例1～3。
7.其他实施方式
以上，对本发明的各实施方式进行了说明，但本发明不仅限于上述实施方式，当然能够在不脱离本发明的宗旨的范围内进行各种改变。例如本发明的实施方式能够采用将各实施方式组合而得到的实施方式。
例如，也可以为在层叠陶瓷电容器10中，层叠部16以在Z轴方向上被分割为多个的方式设置。该情况下，在各层叠部16中内部电极12、13沿Z轴方向交替地配置即可，也可以在层叠部16改换的部分中连续地配置第一内部电极12或第二内部电极13。
另外，在上述实施方式中，作为陶瓷电子部件的一例对层叠陶瓷电容器进行了说明，但本发明能够适用于所有交替地配置成对的内部电极的层叠陶瓷电子部件。作为这样的层叠陶瓷电子部件，例如可举出压电元件等。

Claims (10)

1.一种层叠陶瓷电子部件，其特征在于，包括：
陶瓷主体，其具有：在第一方向层叠的多个内部电极；第一主面，其包括朝向所述第一方向的第一平坦区域；和第二主面，其包括位于所述第一平坦区域的相反侧的朝向所述第一方向的第二平坦区域；以及
一对外部电极，其与所述多个内部电极连接，在与所述第一方向正交的第二方向彼此相对，
所述陶瓷主体的所述第一方向的尺寸为与所述第一方向及所述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下，
所述第一平坦区域形成于所述第一主面的所述第二方向中央部，
所述第二平坦区域形成于所述第二主面的所述第三方向中央部。
2.如权利要求1所述的层叠陶瓷电子部件，其特征在于：
所述第一平坦区域的所述第三方向的尺寸为所述陶瓷主体的所述第三方向的尺寸的80％以上且低于100％。
3.如权利要求1或2所述的层叠陶瓷电子部件，其特征在于：
所述第二平坦区域的所述第二方向的尺寸为所述陶瓷主体的所述第二方向的尺寸的80％以上且低于100％。
4.如权利要求1至3中任一项所述的层叠陶瓷电子部件，其特征在于：
所述第一平坦区域是如下区域：在所述陶瓷主体的沿所述第一方向和所述第三方向的剖面中，规定了第一假想线和第二假想线时，所述第二假想线与所述第一主面交叉的2点间的区域，其中所述第一假想线通过所述第一主面的所述第三方向上的中心点且与所述第一方向正交，所述第二假想线与所述第一假想线平行，并与所述第一假想线存在所述陶瓷主体的所述第一方向上的尺寸的1％的间隔，
所述第二平坦区域是如下区域：在所述陶瓷主体的沿所述第一方向和所述第二方向的剖面中，规定了第三假想线和第四假想线时，所述第四假想线与所述第二主面交叉的2点间的区域，其中所述第三假想线通过所述第二主面的所述第二方向上的中心点且与所述第一方向正交，所述第四假想线与所述第三假想线平行，并与所述第三假想线存在所述陶瓷主体的所述第一方向上的尺寸的1％的间隔。
5.一种层叠陶瓷电子部件安装电路板，其特征在于，包括：
电路板；以及
层叠陶瓷电子部件，其具有：陶瓷主体，其包含在第一方向层叠的多个内部电极；和一对外部电极，其与所述多个内部电极连接且在与所述第一方向正交的第二方向彼此相对，所述层叠陶瓷电子部件能够经由所述一对外部电极安装于所述电路板，
所述陶瓷主体的所述第一方向的尺寸为与所述第一方向及所述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下，
所述陶瓷主体具有：第一主面，其包括朝向所述第一方向的第一平坦区域；和第二主面，其包括位于所述第一平坦区域的相反侧的朝向所述第一方向的第二平坦区域，
所述第一平坦区域形成于所述第一主面的所述第二方向中央部，
所述第二平坦区域形成于所述第二主面的所述第三方向中央部，
所述层叠陶瓷电子部件以所述第二平坦区域与所述电路板在所述第一方向相对且所述第一平坦区域朝向所述第一方向上方的方式安装于所述电路板。
6.如权利要求5所述的层叠陶瓷电子部件安装电路板，其特征在于：
还包括分别具有所述陶瓷主体和所述一对外部电极的多个层叠陶瓷电子部件，
所述多个层叠陶瓷电子部件沿所述第三方向以隔开所述陶瓷主体的所述第三方向的尺寸的30％以下的间隔的方式安装于所述电路板。
7.如权利要求5或6所述的电子部件安装电路板，其特征在于：
所述第一平坦区域是如下区域：在所述陶瓷主体的沿所述第一方向和所述第三方向的剖面中，规定了第一假想线和第二假想线时，所述第二假想线与所述第一主面交叉的2点间的区域，其中所述第一假想线通过所述第一主面的所述第三方向上的中心点且与所述第一方向正交，所述第二假想线与所述第一假想线平行，并与所述第一假想线存在所述陶瓷主体的所述第一方向上的尺寸的1％的间隔，
所述第二平坦区域是如下区域：在所述陶瓷主体的沿所述第一方向和所述第二方向的剖面中，规定了第三假想线和第四假想线时，所述第四假想线与所述第二主面交叉的2点间的区域，其中所述第三假想线通过所述第二主面的所述第二方向上的中心点且与所述第一方向正交，所述第四假想线与所述第三假想线平行，并与所述第三假想线存在所述陶瓷主体的所述第一方向上的尺寸的1％的间隔。
8.一种层叠陶瓷电子部件包装体，其特征在于，包括：
层叠陶瓷电子部件，其具有：陶瓷主体，其包含在第一方向层叠的多个内部电极；和一对外部电极，其与所述多个内部电极连接且在与所述第一方向正交的第二方向彼此相对，所述层叠陶瓷电子部件能够经由所述一对外部电极安装于所述电路板，
收纳部，其具有凹部，该凹部收纳所述层叠陶瓷电子部件并形成有取出口；以及
密封部，其覆盖所述凹部的所述取出口，
所述陶瓷主体的所述第一方向的尺寸为与所述第一方向及所述第二方向正交的第三方向的尺寸的1.1倍以上1.6倍以下，
所述陶瓷主体具有：第一主面，其包括朝向所述第一方向的第一平坦区域；和第二主面，其包括位于所述第一平坦区域的相反侧的朝向所述第一方向的第二平坦区域，
所述第一平坦区域形成于所述第一主面的所述第二方向中央部，
所述第二平坦区域形成于所述第二主面的所述第三方向中央部，
所述层叠陶瓷电子部件以所述第一平坦区域朝向所述取出口侧的方式被收纳于所述凹部。
9.如权利要求8所述的层叠陶瓷电子部件包装体，其特征在于：
所述第一平坦区域是如下区域：在所述陶瓷主体的沿所述第一方向和所述第三方向的剖面中，规定了第一假想线和第二假想线时，所述第二假想线与所述第一主面交叉的2点间的区域，其中所述第一假想线通过所述第一主面的所述第三方向上的中心点且与所述第一方向正交，所述第二假想线与所述第一假想线平行，并与所述第一假想线存在所述陶瓷主体的所述第一方向上的尺寸的1％的间隔，
所述第二平坦区域是如下区域：在所述陶瓷主体的沿所述第一方向和所述第二方向的剖面中，规定了第三假想线和第四假想线时，所述第四假想线与所述第二主面交叉的2点间的区域，其中所述第三假想线通过所述第二主面的所述第二方向上的中心点且与所述第一方向正交，所述第四假想线与所述第三假想线平行，并与所述第三假想线存在所述陶瓷主体的所述第一方向上的尺寸的1％的间隔。
10.一种层叠陶瓷电子部件的制造方法，其特征在于：
在未烧制的陶瓷片上形成规定厚度的内部电极图案，
在所述陶瓷片中的所述内部电极图案周围的非电极形成区域上，以占面朝所述非电极形成区域的所述规定厚度的空间部的75％以上且低于100％的方式形成电介质图案，
通过将形成有所述内部电极图案和所述电介质图案的所述陶瓷片在第一方向层叠来形成陶瓷主体，所述陶瓷主体具有在所述第一方向上层叠的多个内部电极，且所述第一方向的尺寸为与所述第一方向正交的第二方向的尺寸的1.1倍以上1.6倍以下，
形成一对外部电极，所述一对外部电极与所述多个内部电极连接，且在与所述第一方向和所述第二方向正交的第三方向彼此相对。
CN201910767525.0A 2018-08-23 2019-08-20 层叠陶瓷电子部件及其安装电路板、包装体和制造方法 Pending CN110858518A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-156573 2018-08-23
JP2018156573A JP7510741B2 (ja) 2018-08-23 2018-08-23 積層セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
CN110858518A true CN110858518A (zh) 2020-03-03

Family

ID=69586258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910767525.0A Pending CN110858518A (zh) 2018-08-23 2019-08-20 层叠陶瓷电子部件及其安装电路板、包装体和制造方法

Country Status (4)

Country Link
US (3) US10854392B2 (zh)
JP (1) JP7510741B2 (zh)
KR (1) KR20200023197A (zh)
CN (1) CN110858518A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7510741B2 (ja) 2018-08-23 2024-07-04 太陽誘電株式会社 積層セラミック電子部品の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140459A (ja) * 1997-07-23 1999-02-12 Taiyo Yuden Co Ltd 複合電子部品
US20010019176A1 (en) * 1998-03-31 2001-09-06 Taisuke Ahiko Chip-type electronic component
JP2002353625A (ja) * 2001-05-25 2002-12-06 Kyocera Corp セラミック積層体の製法
CN1423288A (zh) * 2001-05-25 2003-06-11 京陶瓷株式会社 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法
WO2012070667A1 (en) * 2010-11-26 2012-05-31 Canon Kabushiki Kaisha Piezoelectric ceramic, method for making the same, piezoelectric element, liquid discharge head, ultrasonic motor, and dust cleaner
CN104112591A (zh) * 2013-04-16 2014-10-22 三星电机株式会社 多层陶瓷电子元件及其安装板
US20150075854A1 (en) * 2013-09-17 2015-03-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same mounted thereon
CN104576055A (zh) * 2013-10-29 2015-04-29 株式会社村田制作所 层叠陶瓷电容器
JP2015188111A (ja) * 2015-06-25 2015-10-29 Tdk株式会社 電子部品
US20160049245A1 (en) * 2014-08-13 2016-02-18 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2016082033A (ja) * 2014-10-15 2016-05-16 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187901A (ja) * 1988-01-22 1989-07-27 Matsushita Electric Ind Co Ltd チップ形電子部品
JPH09129482A (ja) * 1995-10-26 1997-05-16 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP3468105B2 (ja) * 1998-06-17 2003-11-17 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JP2000195741A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ
JP2004253431A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP4339816B2 (ja) * 2005-05-02 2009-10-07 Ｔｄｋ株式会社 電子部品
JP4654854B2 (ja) * 2005-09-13 2011-03-23 パナソニック株式会社 積層コンデンサ及びモールドコンデンサ
JP4905498B2 (ja) * 2009-04-22 2012-03-28 株式会社村田製作所 積層型セラミック電子部品
JP5362033B2 (ja) * 2009-12-11 2013-12-11 株式会社村田製作所 積層型セラミックコンデンサ
KR101288154B1 (ko) * 2010-12-06 2013-07-18 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법
JP5874682B2 (ja) * 2012-08-09 2016-03-02 株式会社村田製作所 コンデンサ部品及びコンデンサ部品実装構造体
JP2015026841A (ja) 2013-10-25 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ
JP2015111655A (ja) * 2013-10-29 2015-06-18 株式会社村田製作所 セラミック電子部品
JP5790817B2 (ja) * 2013-11-05 2015-10-07 株式会社村田製作所 コンデンサ、コンデンサの実装構造体及びテーピング電子部品連
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
JP6508145B2 (ja) * 2016-08-24 2019-05-08 株式会社村田製作所 電子部品
JP6978862B2 (ja) * 2017-06-26 2021-12-08 太陽誘電株式会社 積層セラミックコンデンサ
JP7356207B2 (ja) * 2017-12-22 2023-10-04 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体
JP7510741B2 (ja) 2018-08-23 2024-07-04 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2021166219A (ja) * 2020-04-06 2021-10-14 株式会社村田製作所 積層セラミックコンデンサおよび半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140459A (ja) * 1997-07-23 1999-02-12 Taiyo Yuden Co Ltd 複合電子部品
US20010019176A1 (en) * 1998-03-31 2001-09-06 Taisuke Ahiko Chip-type electronic component
JP2002353625A (ja) * 2001-05-25 2002-12-06 Kyocera Corp セラミック積層体の製法
CN1423288A (zh) * 2001-05-25 2003-06-11 京陶瓷株式会社 制造陶瓷叠层制品的方法,叠层电子元件及其制造方法
WO2012070667A1 (en) * 2010-11-26 2012-05-31 Canon Kabushiki Kaisha Piezoelectric ceramic, method for making the same, piezoelectric element, liquid discharge head, ultrasonic motor, and dust cleaner
CN104112591A (zh) * 2013-04-16 2014-10-22 三星电机株式会社 多层陶瓷电子元件及其安装板
US20150075854A1 (en) * 2013-09-17 2015-03-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board having the same mounted thereon
CN104576055A (zh) * 2013-10-29 2015-04-29 株式会社村田制作所 层叠陶瓷电容器
US20160049245A1 (en) * 2014-08-13 2016-02-18 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2016082033A (ja) * 2014-10-15 2016-05-16 株式会社村田製作所 積層セラミックコンデンサ
JP2015188111A (ja) * 2015-06-25 2015-10-29 Tdk株式会社 電子部品

Also Published As

Publication number Publication date
KR20200023197A (ko) 2020-03-04
US20200066455A1 (en) 2020-02-27
US20200328030A1 (en) 2020-10-15
JP2020031152A (ja) 2020-02-27
US11636981B2 (en) 2023-04-25
US12002626B2 (en) 2024-06-04
JP7510741B2 (ja) 2024-07-04
US20220044874A1 (en) 2022-02-10
US10854392B2 (en) 2020-12-01

Similar Documents

Publication Publication Date Title
CN108573811B (zh) 层叠陶瓷电容器及其制造方法
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
TWI803548B (zh) 積層陶瓷電子零件、積層陶瓷電子零件安裝基板及積層陶瓷電子零件包裝體以及積層陶瓷電子零件之製造方法
CN108573812B (zh) 层叠陶瓷电容器及其制造方法
US20130141837A1 (en) Multilayer ceramic electronic part
KR20140040547A (ko) 적층 세라믹 커패시터 및 그 제조방법
CN112614697B (zh) 层叠陶瓷电容器
US11049660B2 (en) Multi-layer ceramic electronic component and method of producing the same
KR102571464B1 (ko) 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
US12002626B2 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component
US11837414B2 (en) Multilayer ceramic capacitor package
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
JP2019175901A (ja) チップ部品の整列方法
US11037731B2 (en) Multi-layer ceramic electronic component and mounting board
CN111463014B (zh) 电容器组件及其制造方法
WO2024009997A1 (ja) 積層セラミックコンデンサ、包装体、及び回路基板
WO2024009788A1 (ja) 積層セラミックコンデンサ、包装体、及び回路基板
US20230187132A1 (en) Multilayer ceramic electronic component, manufacturing method thereof, circuit board, and package
US20230245833A1 (en) Ceramic electronic component, method for manufacturing the same, and circuit board
US20230268132A1 (en) Multilayer ceramic capacitor and circuit board
WO2024014434A1 (ja) 積層セラミックコンデンサ、包装体、及び回路基板
JP2023085559A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination