CN110637368A - 非易失性存储器件及其制造方法 - Google Patents

非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN110637368A
CN110637368A CN201980001911.7A CN201980001911A CN110637368A CN 110637368 A CN110637368 A CN 110637368A CN 201980001911 A CN201980001911 A CN 201980001911A CN 110637368 A CN110637368 A CN 110637368A
Authority
CN
China
Prior art keywords
bonding
substrate
electrically connected
memory array
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980001911.7A
Other languages
English (en)
Other versions
CN110637368B (zh
Inventor
吴振勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110331700.9A priority Critical patent/CN112864168B/zh
Publication of CN110637368A publication Critical patent/CN110637368A/zh
Application granted granted Critical
Publication of CN110637368B publication Critical patent/CN110637368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种非易失性存储器件包括第一衬底、第二衬底、存储阵列、电路结构、接合结构和屏蔽结构。第二衬底的第二正面面对第一衬底的第一正面。所述存储阵列布置在第一衬底上并且布置在第一衬底的第一正面处。所述电路结构布置在第二衬底上并且布置在第二衬底的第二正面处。所述接合结构布置在所述存储阵列与所述电路结构之间。所述电路结构通所述接合结构与所述存储阵列电连接。所述屏蔽结构布置在所述存储阵列与所述电路结构之间，并且围绕所述接合结构。所述屏蔽结构电连接至电压源。

Description

非易失性存储器件及其制造方法
技术领域
本公开内容涉及一种存储器件及其制造方法，并且更具体而言，涉及非易失性存储器件及其制造方法。
背景技术
通过改进工艺技术、电路设计、编程算法和制造过程来将平面存储单元按比例缩放到较小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得有挑战性且昂贵。因此，平面存储单元的存储密度接近上限。
三维(3D)存储架构能够解决平面存储单元中的密度限制。3D存储架构包括存储阵列以及用于控制去往和来自存储阵列的信号的外围器件。随着存储器件的尺寸变得更小，存储阵列与外围器件之间的电学干扰变得严重影响存储器件的操作。
发明内容
在本公开内容中提供了一种非易失性存储器件及其制造方法。布置在第一衬底上的存储阵列通过接合结构与布置在第二衬底上的电路结构电连接。屏蔽结构布置在存储阵列与电路结构之间，并且围绕接合结构。屏蔽结构电连接至电压源，以降低接合结构与电路结构之间的耦合效应和/或电路结构与存储阵列之间的耦合效应。相应地，可以改善非易失性存储器件的操作和/或电性能。
根据本公开内容的实施例，提供了一种非易失性存储器件。所述非易失性存储器件包括第一衬底、第二衬底、存储阵列、电路结构、接合结构和屏蔽结构。第二衬底的第二正面面对第一衬底的第一正面。存储阵列布置在第一衬底上并且布置在第一衬底的第一正面处。电路结构布置在第二衬底上并且布置在第二衬底的第二正面处。接合结构布置在存储阵列与电路结构之间。电路结构通过接合结构与存储阵列电连接。屏蔽结构布置在存储阵列与电路结构之间，并且围绕接合结构。屏蔽结构电连接至电压源。
在一些实施例中，屏蔽结构与接合结构电隔离。
在一些实施例中，电压源包括地电压源或供电电压源。
在一些实施例中，非易失性存储器件进一步包括第一互连结构和第二互连结构。第一互连结构布置在存储阵列与电路结构之间。接合结构通过第一互连结构与存储阵列电连接。第二互连结构布置在电路结构与接合结构之间。接合结构通过第二互连结构与电路结构电连接。
在一些实施例中，非易失性存储器件进一步包括第一层间电介质和第二层间电介质。第一层间电介质覆盖存储阵列，并且第一互连结构布置在第一层间电介质中。第二层间电介质覆盖电路结构，并且第二互连结构布置在第二层间电介质中。接合结构包括第一接合图案和第二接合图案。第一接合图案与第一互连结构电连接。第二接合图案与第二互连结构电连接。第一接合图案接触第二接合图案并且与第二接合图案电连接。
在一些实施例中，屏蔽结构包括第三接合图案和第四接合图案。第三接合图案接触第四接合图案并与第四接合图案电连接。
在一些实施例中，第一接合图案和第三接合图案至少部分地布置在第一层间电介质中，并且第二接合图案和第四接合图案至少部分地布置在第二层间电介质中。
在一些实施例中，第一接合图案与第二接合图案之间的界面与第三接合图案与第四接合图案之间的界面共平面。
在一些实施例中，第一互连结构包括源极线网格，并且接合结构与源极线网格电连接。
在一些实施例中，非易失性存储器件进一步包括布置在存储阵列与电路结构之间的连接结构。连接结构与电路结构电连接，并且屏蔽结构进一步围绕连接结构。
在一些实施例中，非易失性存储器件进一步包括接触焊盘和接触结构。接触焊盘布置在第一衬底的第一背面处。接触结构穿透存储阵列并且与接触焊盘电连接。电路结构通过连接结构和接触结构与接触焊盘电连接。
在一些实施例中，存储阵列包括存储叠层和存储串。存储串中的每一者穿透存储叠层。
根据本公开内容的实施例，提供了一种非易失性存储器件的制造方法。所述制造方法包括下述步骤。在第一衬底上形成存储阵列，并且存储阵列被形成在第一衬底的第一正面处。在第二衬底上形成电路结构，并且电路结构形成在第二衬底的第二正面处。执行接合工艺，从而使具有形成于其上的存储阵列的第一衬底与具有形成于其上的电路结构的第二衬底接合。在接合工艺之后第二衬底的第二正面可以面对第一衬底的第一正面。接合结构位于存储阵列与电路结构之间，电路结构通过接合结构与存储阵列电连接，屏蔽结构位于存储阵列与电路结构之间并且围绕接合结构。屏蔽结构电连接至电压源。
在一些实施例中，接合结构的形成方法包括下述步骤。在接合工艺之前在第一衬底上形成接合结构的第一部分，并且接合结构的第一部分电连接至存储阵列。在接合工艺之前在第二衬底上形成接合结构的第二部分，并且接合结构的第二部分电连接至电路结构。在接合工艺之后接合结构的第一部分接触接合结构的第二部分并与接合结构的第二部分电连接。
在一些实施例中，屏蔽结构的形成方法包括下述步骤。在接合工艺之前在第一衬底上形成屏蔽结构的第一部分。在接合工艺之前在第二衬底上形成屏蔽结构的第二部分。在接合工艺之后屏蔽结构的第一部分接触屏蔽结构的第二部分并与屏蔽结构的第二部分电连接。
在一些实施例中，屏蔽结构与接合结构电隔离。
在一些实施例中，电压源包括地电压源或供电电压源。
在一些实施例中，所述的非易失性存储器件的制造方法进一步包括下述步骤。在接合工艺之前在存储阵列上形成第一互连结构，并且接合结构通过第一互连结构与存储阵列电连接。在接合工艺之前在电路结构上形成第二互连结构，并且接合结构通过第二互连结构与电路结构电连接。
在一些实施例中，第一互连结构包括源极线网格，并且接合结构与源极线网格电连接。
在一些实施例中，所述的非易失性存储器件的制造方法进一步包括下述步骤。在存储阵列与电路结构之间形成连接结构。连接结构与电路结构电连接，并且屏蔽结构进一步围绕连接结构。形成穿透存储阵列的接触结构。在第一衬底的第一背面处形成接触焊盘。电路结构通过连接结构和接触结构与接触焊盘电连接。
本领域技术人员根据所述描述、权利要求和本公开内容的附图能够理解本公开内容的其它方面。
对于本领域技术人员而言，在阅读了下文对通过各幅附图例示的优选实施例的详细描述之后，本发明的这些和其它目标无疑将变得显而易见。
附图说明
被并入本文并且形成说明书的一部分的附图示出了本公开内容的实施例，并且连同描述一起进一步用来解释本公开内容的原理，并且使本领域技术人员能够制造并且使用本公开内容。
图1是根据本公开内容的第一实施例示出非易失性存储器件的示意图。
图2是根据本公开内容的第一实施例示出非易失性存储器件中的接合结构和屏蔽结构的示意图。
图3是根据本公开内容的第二实施例示出非易失性存储器件的示意图。
图4是根据本公开内容的第三实施例示出非易失性存储器件的示意图。
图5是根据本公开内容的第四实施例示出非易失性存储器件的示意图。
图6是根据本公开内容的第五实施例示出非易失性存储器件的示意图。
图7是根据本公开内容的实施例示出非易失性存储器件的制造方法的流程图。
图8是根据本公开内容的实施例示出非易失性存储器件的制造方法中的接合工艺的示意图。
具体实施方式
虽然讨论了特定的配置和排列，但应当理解的是，这是仅出于说明目的而完成的。相关领域技术人员将认识到，其它配置和排列可以被使用而不偏离本公开内容的精神和范围。对相关领域技术人员将是显而易见的，本公开内容也可在各种其它应用中被采用。
要注意的是，在本说明书中对“一个实施例”、“实施例”、“一些实施例”等的提及指示所描述的实施例可以包括特定特征、结构或特性，但不是每个实施例都一定包括所述特定特征、结构或特性。此外，这样的短语不一定指代同一实施例。此外，当结合实施例描述特定特征、结构或特性时，其将是在相关领域技术人员的知识内来结合其它实施例(不管是否被明确描述)来影响这样的特征、结构或特性的。
通常，可以至少部分地从在上下文中的用法来理解术语。例如，至少部分地取决于上下文，如在本文中使用的术语“一个或多个”可以用于在单数意义上描述任何特征、结构或特性或者可以用于在复数意义上描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一个(a)”、“一(an)”和“所述(the)”的术语再次可以被理解为传达单数用法或传达复数用法。此外，再一次地至少部分地取决于上下文，术语“基于”可以被理解为不一定旨在传达排他的因素集，并且替代地，可以允许不一定被明确描述的额外因素的存在。
将理解的是，尽管第一、第二等术语可以在本文中用于描述各种元件、组件、区域、层和/或区段，但是这些元件、组件、区域、层和/或区段不应当受到这些术语的限制。这些术语只是用来将一个元件、组件、区域、层和/或区段与另一个元件、组件、区域、层和/或区段区分开。因此，下文讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段而不脱离本公开内容的教导。
应当容易理解的是，在本公开内容中的“在…上”、“在…上面”和“在…之上”的含义应当以最广泛的方式被解释，使得“在…上”不仅意指“直接在某物上”，而且还包括在其之间具有中间特征或层的情况下“在某物上”的含义。此外，“在…上面”或“在…之上”不仅意指“在某物上面”或“在某物之上”，而且还可包括它在其之间没有中间特征或层的情况下“在某物上面”或“在某物之上”(即，直接在某物上)的含义。
此外，诸如“在…下面”、“在…之下”、“下部”、“在…之上”、“上部”和诸如此类的空间相对术语，可以在本文中为了易于描述而用于描述如在附图中所示的一个元件或特征与另一元件或特征的关系。除了在附图中描绘的方向以外，空间相对术语旨在涵盖在使用或过程步骤中的设备的不同方向。装置可以以其它方式被定向(旋转90度或在其它方向处)，并且在本文使用的空间相对描述符可以同样相应地被解释。
在下文中使用术语“形成”或术语“布置”来描述将一层材料施加至对象的行为。这样的术语旨在描述任何可能的层形成技术，包括但不限于热生长、溅射、蒸镀、化学气相淀积、外延生长、电镀等。
请参考图1和图2。图1是根据本公开内容的第一实施例示出非易失性存储器件的示意图，以及图2是示出在这一实施例的非易失性存储器中的接合结构和屏蔽结构的示意图。如图1和图2中所示，在这一实施例中提供了非易失性存储器件301。非易失性存储器件301包括第一衬底100、第二衬底200、存储阵列110、电路结构210、接合结构P1和屏蔽结构P2。第一衬底100可以具有第一正面FS1和第一背面BS1，以及第二衬底200可以具有第二正面FS2和第二背面BS2。第一正面FS1和第一背面BS1可以是第一衬底100在垂直方向(诸如，图1所示的第一方向D1)上的正反两面，以及第二正面FS2和第二背面BS2可以是第二衬底200在垂直方向上的正反两面。在一些实施例中，第一方向D1可以被视为第一衬底100的厚度方向和第二衬底200的厚度方向，但不限于此。在非易失性存储器件301中，第二衬底200的第二正面FS2面向第一衬底100的第一正面FS1。存储阵列110被布置在第一衬底100上，并且布置在第一衬底100的第一正面FS1处。电路结构210被布置在第二衬底200上，并且布置在第二衬底200的第二正面FS2处。因此，存储阵列110和电路结构210可以布置在第一衬底100与第二衬底200之间。接合结构P1布置在存储阵列110与电路结构210之间。电路结构210通过接合结构P1与存储阵列110电连接。屏蔽结构P2布置在存储阵列110与电路结构210之间，以及屏蔽结构P2围绕接合结构P1。屏蔽结构P2电连接至电压源VS。换言之，屏蔽结构P2不是电浮置的，并且可以通过电压源VS对屏蔽结构P2偏置，以降低接合结构P1与电路结构210之间的耦合效应和/或电路结构210与存储阵列110之间的耦合效应。相应地，可以改善非易失性存储器件301的操作和/或电性能。
在非易失性存储器件301中，屏蔽结构P2与接合结构P1物理隔开，并且屏蔽结构P2可以与接合结构P1电隔离，以便提供屏蔽效果。在一些实施例中，电压源VS可以包括地电压源(诸如，Vss)、供电电压源(诸如，Vcc)或者其它适当类型的电压源。因此，可以将屏蔽结构P2偏置到地或者可以通过外部电源或内部电源对屏蔽结构P2偏置。在一些实施例中，屏蔽结构P2可以包括在水平方向(诸如，图3所示的第二方向D2或第三方向D3)上围绕接合结构P1的多个段。所述水平方向可以平行于第一衬底100的表面和/或第二衬底200的表面，但是不限于此。在一些实施例中，屏蔽结构P2的各段可以分别与不同的电压源VS电连接。例如，所述段中的一些段可以电连接至第一电压源VS1，并且所述段中的一些段可以电连接至不同于第一电压源VS1的第二电压源VS2。第一电压源VS1可以是地电压源，以及第二电压源VS可以是供电电压源，但不限于此。在一些实施例中，屏蔽结构P2的所有段也可以电连接至相同的电压源VS。另外地，在采用地和/或电源对屏蔽结构P2进行偏置时，屏蔽结构P2还可以起到类似于池盖(pool cap)的作用，以增强在非易失性存储器件中的电源稳定性。
在一些实施例中，第一衬底100和第二衬底200可以分别包括硅(例如，单晶硅、多晶硅)、硅锗(SiGe)、氮化硅(SiC)、氮化镓(GaN)、磷化铟(InP)、砷化镓(GaAs)、锗(Ge)、绝缘体上硅(SOI)、绝缘体上锗(GOI)或者它们的任何适当组合。在一些实施例中，存储阵列110可以包括存储叠层MS、多个存储串120以及多个缝隙结构130。存储叠层MS可以包括由在第一方向D1上交替堆叠的电介质层112和导电层114构成的交替导电/电介质叠层，但不限于此。电介质层112可以包括氧化硅或者其它适当电介质材料，并且导电层114可以包括导电材料，所述导电材料包括但不限于钨、钴、铜、铝、掺杂硅、多晶硅、硅化物或其任何组合。存储串120中的每一者和缝隙结构130中的每一者可以在第一方向D1上穿透存储叠层MS，并且存储阵列110可以被视为三维存储结构，但不限于此。在一些实施例中，可以应用其它适当存储架构来形成本公开内容的存储阵列110。
在一些实施例中，存储串120中的每一者可以包括NAND串或其它适当的垂直存储结构。例如，存储串120中的每一者可以包括外延结构122、存储层124、沟道层126以及导电结构128。外延结构122可以包括半导体材料，诸如硅，但不限于此。存储层124可以是包括隧穿层、储存层(又称为“电荷捕获/储存层”)和阻挡层的复合层，但不限于此。导电结构128可以包括多晶硅或其它适当导电材料。存储串120中的每一者可以具有在第一方向D1上穿透存储叠层MS的圆柱形状(例如，柱形)，并且存储串120中的沟道层126、隧穿层、储存层和阻挡层可以沿径向从柱的中心朝外表面按照这一顺序排列。存储层124中的隧穿层可以包括氧化硅、氮氧化硅或其任何组合。存储层124中的储存层可以包括氮化硅、氮氧化硅、硅或其任何组合。存储层124中的阻挡层可以包括氧化硅、氮氧化硅、高介电常数(高k)电介质或其任何组合。例如，存储串120中的存储层124可以是氧化物-氮化物-氧化物(ONO)结构，但不限于此。缝隙结构130中的每一者可以包括导电材料以及布置在所述导电材料与存储叠层MS之间的电介质层，以及缝隙结构130中的导电材料可以电连接至布置在第一衬底100中的掺杂区132。在一些实施例中，当第一衬底100是P型半导体衬底时，掺杂区132可以是N型掺杂区，掺杂区132可以被视为公共源极区，并且缝隙结构130可以被视为源极接触结构，但不限于此。在一些实施例中，缝隙结构130可以横向地延伸(诸如在水平方向上延伸)，从而将存储叠层MS划分成若干存储块，但不限于此。在一些实施例中，存储阵列110可以进一步包括布置在存储叠层MS上的包覆层116，并且存储串120的每者和缝隙结构130的每者可以进一步穿透所述帽盖层116，但不限于此。包覆层116可以包括氧化物层，诸如，氧化硅层或其它适当绝缘材料。值得指出的是，本公开内容中的存储阵列110不限于图1所示的结构和/或上文描述的结构，而且在本公开内容当中也可以应用其它适当存储阵列架构。
在一些实施例中，电路结构210可以包括页缓冲器、解码器(例如，行解码器和列解码器)、驱动器、电荷泵、电流或电压参考或者所述电路中所需的任何有源或无源组件(例如，晶体管、二极管、电阻器或电容器)中的一者或多者。在一些实施例中，电路结构210可以通过CMOS技术形成，但不限于此。例如，电路结构210可以包括多个晶体管(诸如，图1所示的第一晶体管212和第二晶体管214)，所述晶体管中的一些晶体管可以布置在第二衬底200上，以及所述晶体管中的一些晶体管(诸如，第二晶体管214)可以布置在第二衬底中的掺杂区202上。在一些实施例中，掺杂区202可以包括掺杂阱，但不限于此。隔离结构204(诸如，浅沟槽隔离)可以布置在第二衬底200中，以限定对应于晶体管的有源区。绝缘层220可以布置在第二衬底200上并且覆盖晶体管，以及接触结构230可以布置在绝缘层220中并且分别电连接至晶体管。值得指出的是，本公开内容中的电路结构210不限于图1所示的结构和/或上文描述的结构，以及也可以在本公开内容中应用电路结构中所需的其它适当组件。
在一些实施例中，非易失性存储器件301可以进一步包括第一层间电介质140、第一互连结构150、第二层间电介质240和第二互连结构250。第一层间电介质140可以布置在第一衬底100的第一正面FS1上，并且覆盖存储阵列110，以及第二层间电介质240可以布置第二衬底200的第二正面FS2上并且覆盖电路结构210。第一互连结构150可以至少部分地布置在第一层间电介质140中，以及第二互连结构250可以至少部分地布置在第二层间电介质240中。在一些实施例中，第一层间电介质140和第二层间电介质240可以分别包括在第一方向D1上堆叠的多个电介质层，并且所述电介质层的材料可以包括氧化硅、氮化硅、氮氧化硅、低介电常数(低k)电介质材料、它们的任何适当组合或者其它适当电介质材料。在一些实施例中，第一互连结构150可以包括在第一方向D1上交替布置的导电层(诸如图1所示的导电层M11和导电层M12)和连接插塞(诸如图1所示的连接插塞V11、连接插塞V13、和连接插塞V14)，并且第二互连结构250也可以包括在第一方向D1上交替布置的导电层(诸如图1所示的导电层M21、导电层M22和导电层M23)和连接插塞(诸如图1所示的连接插塞V21、连接插塞V22和连接插塞V23)，但不限于此。第一互连结构150和第二互连结构250中的导电层和连接插塞可以分别包括低电阻率材料和围绕低电阻率材料的势垒层，但不限于此。上文提及的低电阻率材料可以包括具有相对较低的电阻率的材料，诸如铜、铝和钨，并且上文提及的势垒层可以包括氮化钛、氮化钽或者其它适当势垒材料，但不限于此。第一互连结构150可以布置在存储阵列110与接合结构P1之间，并且接合结构P1可以通过第一互连结构150与存储阵列110电连接。第二互连结构250可以布置在电路结构210与接合结构P1之间，并且接合结构P1可以通过第二互连结构250与电路结构210电连接。
在一些实施例中，具有形成于其上的存储阵列110的第一衬底100和具有形成于其上的电路结构210的第二衬底200可以通过布置在第一衬底100上的第一接合层160和布置在第二衬底200上的第二接合层相互结合。第一接合层160可以包括多个接合图案(诸如图1所示的第一接合图案162和第三接合图案164)以及布置在所述接合图案之间的、用于使所述接合图案相互电隔离的电介质材料，以及第二接合层260可以包括多个接合图案(诸如图1所示的第二接合图案262和第四接合图案264)布置在所述接合图案之间的、用于使所述接合图案相互电隔离的电介质材料。在一些实施例中，第一接合层160中的电介质材料可以被视为第一层间电介质140的最顶上部分，以及第二接合层260中的电介质材料可以被视为第二层间电介质240的最顶上部分，但不限于此。第一接合层160和第二接合层260中的电介质材料可以包括氧化硅、氮化硅、氮氧化硅、低k电介质材料、它们的任何组合或者其它适当电介质材料。第一接合层160和第二接合层260中的接合图案可以包括导电材料，诸如钨、钴、铜、铝、硅化物、它们的任何组合或者其它适当导电材料。
在一些实施例中，具有形成于其上的存储阵列110的第一衬底100和具有形成于其上的电路结构210的第二衬底200可以通过诸如金属/电介质混合接合方法的直接接合方法相互结合，但不限于此。在金属/电介质混合接合方法中，第一接合层160中的接合图案可以直接接触第二接合层260中的接合图案，并且第一接合层160中的电介质材料可以直接接触第二接合层260中的电介质材料，而不使用额外的粘合剂层。然而，在一些实施例中，第一接合层160可以通过粘合剂层(未示出)接合至第二接合层260，或者第一接合层160中的电介质材料和第二接合层260中的电介质材料可以是粘合剂。在一些实施例中，接合结构P1可以包括第一接合层160的部分和/或第二接合层260的部分，并且屏蔽结构P2可以包括第一接合层160的另一部分和/或第二接合层260的另一部分。
例如，在一些实施例中，接合结构P1可以包括处于第一接合层160中的第一接合图案162以及处于第二接合层260中的第二接合图案262，以及屏蔽结构P2可以包括处于第一接合层160中的第三接合图案164以及处于第二接合层260中的第四接合图案264，但不限于此。第一接合图案162可以与第一互连结构150电连接，以及第二接合图案262可以与第二互连结构250电连接。第一接合图案162可以直接接触第二接合图案262并与之电连接，以及电路结构210可以相应地通过第二互连结构250、接合结构P1和第一互连结构150与存储阵列110电连接。第三接合图案164可以直接接触第四接合图案264并与之电连接。在一些实施例中，第三接合图案164可以通过第二互连结构250电连接至电路结构210中的内部电源，和/或可以通过第一互连结构150和其它连接结构电连接至外部电源，但不限于此。在一些实施例中，第一接合图案162和第三接合图案164可以至少部分地布置在第一层间电介质140中，以及第二接合图案262和第四接合图案264可以至少部分地布置在第二层间电介质240中，但不限于此。当第一衬底100和第二衬底200通过上文描述的直接接合方法相互结合时，第一接合图案162与第二接合图案262之间的界面可以基本上与第三接合图案164与第四接合图案264之间的界面共平面，但不限于此。在一些实施例中，屏蔽结构P2可以进一步包括第一互连结构150的部分(诸如，连接插塞V13)和/或第二互连结构250的部分(诸如，连接插塞V23)。
在一些实施例中，第一互连结构150可以包括与上文描述的存储串120中的至少一些存储串120电连接的位线BL以及电连接至上文描述的缝隙结构130中的至少一些缝隙结构130的源极线网格SL，但不限于此。在一些实施例中，接合结构P1可以与源极线网格SL电连接，以及电路结构210可以相应地经由第二互连结构250、接合结构P1、源极线网格SL和缝隙结构130将公共源极电压传输至掺杂区132。屏蔽结构P2可以用于在较高电压被施加至源极线网格SL时和/或在施加至源极线网格SL的电压变化时降低源极线网格SL与电路结构210之间的耦合效应。然而，本公开内容不限于上文描述的条件。在一些实施例中，电路结构210可以通过接合结构P1电连接至存储阵列110的其它部分，并且屏蔽结构P2可以围绕接合结构P1，以降低耦合效应。
下文的描述将详细阐述本公开内容的不同实施例。为了简化描述，采用等同的符号标记下述实施例中的每个实施例中的等同组件。为了使实施例之间的差异更易于理解，下文的描述将详细阐述不同实施例之间的相异之处，并且将不再重复描述等同的特征。
请参考图3。图3是根据本公开内容的第二实施例示出非易失性存储器件302的示意图。如图3所示，在存储器件302中，接合结构P1可以与位线BL电连接，并且电路结构210可以相应地经由第二互连结构250、接合结构P1和第一互连结构150(诸如图3所示的连接插塞V13、导电层M12、连接插塞V12、位线BL和连接插塞V11)电连接至存储串120。在一些实施例中，所述非易失性存储器件可以包括分别与存储阵列110的不同部分电连接并且相互隔开的多个接合结构P1，所述屏蔽结构P2可以在水平方向上围绕接合结构P1中的每一者。例如，接合结构P1中的一些接合结构P1可以与字线(未示出)电连接，并且电路结构210可以经由接合结构P1和字线电连接至存储叠层MS中的导电层。
请参考图4。图4是根据本公开内容的第三实施例示出非易失性存储器件303的示意图。如图4所示，非易失性存储器件303可以包括布置在存储阵列110与电路结构210之间的连接结构P3。连接结构P3可以与电路结构210电连接，并且屏蔽结构P2可以在水平方向上围绕连接结构P3和接合结构P1。在一些实施例中，连接结构P3可以包括处于第一接合层160中的第五接合图案166以及处于第二接合层260中的第六接合图案266，但不限于此。第五接合图案266可以与第一互连结构150电连接，以及第六接合图案266可以与第二互连结构250电连接。第五接合图案166可以直接接触第六接合图案266并且与之电连接。在一些实施例中，非易失性存储器件303可以进一步包括接触焊盘(诸如，图4所示的第一接触焊盘174)、接触结构(诸如，图4所示的第一接触结构T1)、绝缘区105、绝缘层(诸如图4所示的绝缘层182和绝缘层184)、过衬底接触结构172和开口186。绝缘层182、绝缘层184和第一接触焊盘174可以布置在第一衬底100的第一背面BS1处，并且第一接触焊盘174可以布置在绝缘层182中，但不限于此。绝缘区105可以布置在第一衬底100内，并且过衬底接触结构172可以穿透绝缘区105以及在第一接触焊盘174与第一衬底100之间的绝缘层182，从而与第一接触焊盘174连接。第一接触结构T1可以穿透存储阵列110并且通过过衬底接触结构172与第一接触焊盘电连接。开口186可以穿透在第一接触焊盘174之上的绝缘层184和绝缘层182，从而暴露第一接触焊盘174的部分。因此，电路结构210可以通过第二互连结构250、连接结构P3、第一互连结构150、第一接触结构T1和过衬底接触结构172与第一接触焊盘174电连接，但不限于此。在一些实施例中，第一接触结构T1可以包括导电材料136，并且绝缘层134可以布置在导电材料136与存储叠层MS之间，从而使第一接触结构T1与存储叠层MS绝缘，但不限于此。绝缘层134、绝缘层182、绝缘层184和绝缘区105可以包括氧化硅、氮化硅、氮氧化硅或者其它适当绝缘材料。在一些实施例中，绝缘层184的材料成分可以不同于绝缘层182的材料成分，以及在形成开口186的过程中，绝缘层184可以被视为硬掩模层，但不限于此。导电材料136、过衬底接触结构172和第一接触焊盘174可以包括导电材料，诸如钨、钴、铜、铝、它们的任何组合或者其它适当导电材料。值得注意的是，布置在第一衬底100的第一背面BS1处的第一接触结构T1和第一接触焊盘174也可以应用于本公开内容的其它实施例。
请参考图5。图5是根据本公开内容的第四实施例示出非易失性存储器件304的示意图。如图5所示，非易失性存储器件304可以进一步包括第一接触结构T1、绝缘区205、第二接触焊盘274、绝缘层282、绝缘层284和开口286。绝缘层282、绝缘层284和第二接触焊盘274可以布置在第二衬底200的第二背面BS2处，并且第二接触焊盘274可以布置在绝缘层282中，但不限于此。绝缘层205可以布置在第二衬底200中，并且开口286可以穿透在第二接触焊盘274之上的绝缘层284和绝缘层282，从而暴露第二接触焊盘274的部分。这一实施例中的第一接触结构T1可以穿透第二层间电介质240的部分、绝缘层220、绝缘区205、以及布置在第二接触焊盘274与第二衬底200之间的绝缘层282的部分，从而与第二接触焊盘274和第二互连结构250的部分(诸如，导电层M22)电连接。因此，电路结构210可以通过第二互连结构250和第一接触结构T1与第二接触焊盘274电连接，但不限于此。在一些实施例中，绝缘层282、绝缘层284和绝缘区205可以包括氧化硅、氮化硅、氮氧化硅或者其它适当绝缘材料。在一些实施例中，绝缘层284的材料成分可以不同于绝缘层282的材料成分，以及在形成开口286的过程中，绝缘层284可以被视为硬掩模层，但不限于此。第二接触焊盘274可以包括导电材料，诸如钨、钴、铜、铝、它们的任何组合或者其它适当导电材料。值得注意的是，布置在第二衬底200的第二背面BS2处的第一接触结构T1和第二接触焊盘274也可以应用于本公开内容的其它实施例。
请参考图6和图4。图6是根据本公开内容的第五实施例示出非易失性存储器件305的示意图。在一些实施例中，图6和图4可以被视为说明同一非易失性存储器件的不同部分的示意图，但不限于此。如图6所示，非易失性存储器件305可以进一步包括穿透存储叠层MS的第二第一接触结构T2，以及屏蔽结构P2可以通过第一互连结构150、第二第一接触结构T2和过衬底接触结构172与第一接触焊盘174电连接，但不限于此。换言之，屏蔽结构P2可以通过布置在第一衬底100的第一背面BS1处的第一接触焊盘174与外部电源电连接。
请参考图7、图8、图1和图2。图7是根据本公开内容的实施例示出非易失性存储器件的制造方法的流程图。图8是示出在这一实施例中的非易失性存储器件的制造方法当中的接合过程的示意图，以及图1被视为在继图8之后的步骤中的示意图。如图7、图8、图1和图2所示，这一实施例中的非易失性存储器件的制造方法可以包括但不限于下述步骤。在步骤410中，可以在第一衬底100上形成存储阵列110，并且可以在第一衬底100的第一正面FS1处形成存储阵列110。在步骤420中，可以在第二衬底200上形成电路结构210，并且可以在第二衬底200的第二正面FS2处形成电路结构210。在步骤430中，执行接合工艺，从而使具有形成于其上的存储阵列110的第一衬底100与具有形成于其上的电路结构210的第二衬底200接合。在接合工艺期间和之后第二衬底200的第二正面FS2可以面对第一衬底100的第一正面FS1。接合结构P1可以在第一方向D1上位于存储阵列110与电路结构210之间，电路结构210可以通过接合结构P1与存储阵列110电连接，以及屏蔽结构P2可以位于存储阵列110与电路结构210之间并且围绕接合结构P1。所述屏蔽结构可以电连接至电压源VS。在一些实施例中，在所述接合工艺之前可以在第一衬底100和第二衬底200上形成其它所需的组件。例如，在步骤430之前可以执行步骤412和步骤422，但不限于此。在步骤412中，可以在所述接合工艺之前在存储阵列110上形成第一互连结构150，并且接合结构P1可以通过第一互连结构150与存储阵列110电连接。在步骤422中，可以在所述接合工艺之前在电路结构210上形成第二互连结构250，并且接合结构P1可以通过第二互连结构250与电路结构210电连接。
如图7、图8和图1所示，接合结构P1的形成方法可以包括但不限于下述步骤。可以在所述接合工艺之前在第一衬底100上形成接合结构P1的第一部分(诸如第一接合图案162)，并且接合结构P1的第一部分可以通过第一互连结构150电连接至存储阵列110。可以在所述接合工艺之前在第二衬底200上形成接合结构P1的第二部分(诸如第二接合图案262)，并且接合结构P1的第二部分可以通过第二互连结构250电连接至电路结构210。当所述接合工艺是直接接合工艺(诸如金属/电介质混合接合工艺)时，接合结构P1的第一部分(诸如第一接合图案162)可以在所述接合工艺之后接触接合结构P1的第二部分(诸如第二接合图案162)并与之电连接。
如图7、图8和图1所示，屏蔽结构P2的形成方法可以包括但不限于下述步骤。可以在所述接合工艺之前在第一衬底100上形成屏蔽结构P2的第一部分(诸如第三接合图案164)。可以在所述接合工艺之前在第二衬底200上形成屏蔽结构P2的第二部分(诸如第四接合图案264)。当所述接合工艺是直接接合工艺(诸如金属/电介质混合接合工艺)时，在所述接合工艺之后屏蔽结构P2的第一部分(诸如第三接合图案164)可以接触屏蔽结构P2的第二部分(诸如第四接合图案264)并与之电连接。换言之，可以在上文描述的接合工艺之后形成第一层间电介质140、第一互连结构150、第一接合层160、第二层间电介质240、第二互连结构250和第二接合层260。
请参考图7和图4。如图7和图4所示，在一些实施例中，可以在所述接合工艺之后执行步骤440。在步骤440中，可以在所述接合工艺之后在第一衬底100的第一背面BS1处形成接触焊盘(诸如第一接触焊盘174)。在一些实施例中，可以在形成绝缘层182的步骤之前从第一衬底100的第一背面BS1对第一衬底100执行薄化工艺，以降低第一衬底100的厚度，但不限于此。在一些实施例中，可以在所述接合工艺之前形成绝缘区105和第一接触结构T1，并且可以在所述接合工艺之后形成过衬底接触结构172、第一接触焊盘174、绝缘层182、绝缘层184和开口186，但不限于此。此外，可以在存储阵列110与电路结构210之间形成连接结构P3。连接结构P3可以与电路结构210电连接，并且屏蔽结构P2可以在水平方向上围绕连接结构P3和接合结构P1。第一接触结构T1可以被形成为穿透存储阵列110。可以在第一衬底100的第一背面BS1处形成第一接触焊盘174。电路结构210可以通过第二互连结构250、连接结构P3、第一接触结构T1和过衬底接触结构172与第一接触焊盘174电连接，但不限于此。
请参考图7和图5。如图7和图5所示，在一些实施例中，可以在所述接合工艺之后执行步骤440。在步骤440中，在所述接合工艺之后可以在第二衬底200的第二背面BS2处形成接触焊盘(诸如第二接触焊盘274)。在一些实施例中，可以在形成绝缘层282的步骤之前从第二衬底200的第二背面BS2对第二衬底200执行薄化工艺，以降低第二衬底100的厚度，但不限于此。在一些实施例中，可以在所述接合工艺之前形成绝缘区205，并且可以在所述接合工艺之后形成第一接触结构T1、第二接触焊盘274、绝缘层282、绝缘层284和开口286，但不限于此。
为了总结上文的描述，在根据本公开内容的非易失性存储器件及其制造方法中，布置在第一衬底上的存储阵列可以通过接合结构与布置在第二衬底上的电路结构电连接。屏蔽结构可以布置在存储阵列与电路结构之间，并且围绕接合结构。屏蔽结构可以电连接至电压源，以降低接合结构与电路结构之间的耦合效应、电路结构与存储阵列之间的耦合效应和/或非易失性存储器件内的其它耦合效应。相应地，可以改善非易失性存储器件的操作和/或电性能。此外，通过布置本公开内容中的屏蔽结构，可以相对降低层间电介质的厚度，并且这将有利于非易失性存储器件的制造工艺。
本领域技术人员将容易地发现在遵循本发明的教导的同时可以对所述器件和方法做出很多修改和变更。相应地，应当将上文的公开内容视为仅由所附权利要求的划定范围来限定。

Claims (20)

1.一种非易失性存储器件，包括：
第一衬底，其具有第一正面和第一背面；
存储阵列，其布置在所述第一衬底上并且布置在所述第一衬底的所述第一正面处；
第二衬底，其具有第二正面和第二背面，其中，所述第二衬底的所述第二正面面对所述第一衬底的所述第一正面；
电路结构，其布置在所述第二衬底上并且布置在所述第二衬底的所述第二正面处；
接合结构，其布置在所述存储阵列与所述电路结构之间，其中，所述电路结构通过所述接合结构与所述存储阵列电连接；以及
屏蔽结构，其布置在所述存储阵列与所述电路结构之间并且围绕所述接合结构，其中，所述屏蔽结构电连接至电压源。
2.根据权利要求1所述的非易失性存储器件，其中，所述屏蔽结构与所述接合结构电隔离。
3.根据权利要求1所述的非易失性存储器件，其中，所述电压源包括地电压源或供电电压源。
4.根据权利要求1所述的非易失性存储器件，进一步包括：
第一互连结构，其布置在所述存储阵列与所述接合结构之间，其中，所述接合结构通过所述第一互连结构与所述存储阵列电连接；以及
第二互连结构，其布置在所述电路结构与所述接合结构之间，其中，所述接合结构通过所述第二互连结构与所述电路结构电连接。
5.根据权利要求4所述的非易失性存储器件，进一步包括：
第一层间电介质，其覆盖所述存储阵列，其中，所述第一互连结构布置在所述第一层间电介质中；以及
第二层间电介质，其覆盖所述电路结构，其中，所述第二互连结构布置在所述第二层间电介质中，并且所述接合结构包括：
与所述第一互连结构电连接的第一接合图案；以及
与所述第二互连结构电连接的第二接合图案，其中，所述第一接合图案接触所述第二接合图案并且与所述第二接合图案电连接。
6.根据权利要求5所述的非易失性存储器件，其中，所述屏蔽结构包括：
第三接合图案；以及
第四接合图案，其中，所述第三接合图案接触所述第四接合图案并且与所述第四接合图案电连接。
7.根据权利要求6所述的非易失性存储器件，其中，所述第一接合图案和所述第三接合图案至少部分地布置在所述第一层间电介质中，并且所述第二接合图案和所述第四接合图案至少部分地布置在所述第二层间电介质中。
8.根据权利要求6所述的非易失性存储器件，其中，所述第一接合图案与所述第二接合图案之间的界面是和所述第三接合图案与所述第四接合图案之间的界面共平面的。
9.根据权利要求4所述的非易失性存储器件，其中，所述第一互连结构包括源极线网格，并且所述接合结构与所述源极线网格电连接。
10.根据权利要求1所述的非易失性存储器件，进一步包括：
连接结构，其布置在所述存储阵列与所述电路结构之间，其中，所述连接结构与所述电路结构电连接，并且所述屏蔽结构进一步围绕所述连接结构。
11.根据权利要求10所述的非易失性存储器件，进一步包括：
接触焊盘，其布置在所述第一衬底的所述第一背面处；以及
接触结构，其穿透所述存储阵列并且与所述接触焊盘电连接，其中，所述电路结构通过所述连接结构和所述接触结构与所述接触焊盘电连接。
12.根据权利要求1所述的非易失性存储器件，其中，所述存储阵列包括：
存储叠层；以及
存储串，其中，所述存储串中的每一者穿透所述存储叠层。
13.一种非易失性存储器件的制造方法，包括：
在第一衬底上形成存储阵列，其中，所述存储阵列被形成在所述第一衬底的第一正面处；
在第二衬底上形成电路结构，其中，所述电路结构被形成在所述第二衬底的第二正面处；以及
执行接合工艺，用于使具有形成于其上的所述存储阵列的所述第一衬底与具有形成于其上的所述电路结构的所述第二衬底接合，其中，在所述接合工艺之后所述第二衬底的所述第二正面面对所述第一衬底的所述第一正面，
其中，接合结构位于所述存储阵列与所述电路结构之间，所述电路结构通过所述接合结构与所述存储阵列电连接，并且屏蔽结构位于所述存储阵列与所述电路结构之间并且围绕所述接合结构，其中，所述屏蔽结构电连接至电压源。
14.根据权利要求13所述的非易失性存储器件的制造方法，其中，所述接合结构的形成方法包括：
在所述接合工艺之前在所述第一衬底上形成所述接合结构的第一部分，其中，所述接合结构的所述第一部分电连接至所述存储阵列；以及
在所述接合工艺之前在所述第二衬底上形成所述接合结构的第二部分，其中，所述接合结构的所述第二部分电连接至所述电路结构，并且在所述接合工艺之后所述接合结构的所述第一部分接触所述接合结构的所述第二部分并且与所述接合结构的所述第二部分电连接。
15.根据权利要求13所述的非易失性存储器件的制造方法，其中，所述屏蔽结构的形成方法包括：
在所述接合工艺之前在所述第一衬底上形成所述屏蔽结构的第一部分；以及
在所述接合工艺之前在所述第二衬底上形成所述屏蔽结构的第二部分，其中，在所述接合工艺之后所述屏蔽结构的所述第一部分接触所述屏蔽结构的所述第二部分并且与所述屏蔽结构的所述第二部分电连接。
16.根据权利要求13所述的非易失性存储器件的制造方法，其中，所述屏蔽结构与所述接合结构电隔离。
17.根据权利要求13所述的非易失性存储器件的制造方法，其中，所述电压源包括地电压源或供电电压源。
18.根据权利要求13所述的非易失性存储器件的制造方法，进一步包括：
在所述接合工艺之前在所述存储阵列上形成第一互连结构，其中，所述接合结构通过所述第一互连结构与所述存储阵列电连接；以及
在所述接合工艺之前在所述电路结构上形成第二互连结构，其中，所述接合结构通过所述第二互连结构与所述电路结构电连接。
19.根据权利要求18所述的非易失性存储器件的制造方法，其中，所述第一互连结构包括源极线网格，并且所述接合结构与所述源极线网格电连接。
20.根据权利要求13所述的非易失性存储器件的制造方法，进一步包括：
在所述存储阵列与所述电路结构之间形成连接结构，其中，所述连接结构与所述电路结构电连接，并且所述屏蔽结构进一步围绕所述连接结构；
形成穿透所述存储阵列的接触结构；以及
在所述第一衬底的背面处形成接触焊盘，其中，所述电路结构通过所述连接结构和所述接触结构与所述接触焊盘电连接。
CN201980001911.7A 2019-08-23 2019-08-23 非易失性存储器件及其制造方法 Active CN110637368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110331700.9A CN112864168B (zh) 2019-08-23 2019-08-23 非易失性存储器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/102297 WO2021035408A1 (en) 2019-08-23 2019-08-23 Non-volatile memory device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110331700.9A Division CN112864168B (zh) 2019-08-23 2019-08-23 非易失性存储器件及其制造方法

Publications (2)

Publication Number Publication Date
CN110637368A true CN110637368A (zh) 2019-12-31
CN110637368B CN110637368B (zh) 2021-03-23

Family

ID=68979516

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110331700.9A Active CN112864168B (zh) 2019-08-23 2019-08-23 非易失性存储器件及其制造方法
CN201980001911.7A Active CN110637368B (zh) 2019-08-23 2019-08-23 非易失性存储器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110331700.9A Active CN112864168B (zh) 2019-08-23 2019-08-23 非易失性存储器件及其制造方法

Country Status (7)

Country Link
US (3) US11063056B2 (zh)
EP (2) EP3891811B1 (zh)
JP (1) JP7241901B2 (zh)
KR (1) KR102587644B1 (zh)
CN (2) CN112864168B (zh)
TW (1) TWI713201B (zh)
WO (1) WO2021035408A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180344A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 三维堆叠结构及制备方法
CN111223871A (zh) * 2020-01-14 2020-06-02 长江存储科技有限责任公司 一种存储器件的制备方法以及存储器件
CN111540744A (zh) * 2020-05-07 2020-08-14 长江存储科技有限责任公司 一种半导体存储器及其制作方法、电子设备
CN111801798A (zh) * 2020-05-27 2020-10-20 长江存储科技有限责任公司 三维存储器件
CN113497061A (zh) * 2020-03-19 2021-10-12 铠侠股份有限公司 半导体存储装置
US11574883B2 (en) 2020-10-22 2023-02-07 Samsung Electronics Co., Ltd. Semiconductor memory device, electronic system including the same, and method for fabricating the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145231A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
US11282819B2 (en) * 2019-09-26 2022-03-22 SK Hynix Inc. Semiconductor device having chip-to-chip bonding structure
CN113053802A (zh) 2019-12-27 2021-06-29 台湾积体电路制造股份有限公司 半导体器件的形成方法
US11404316B2 (en) * 2019-12-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. System, device and methods of manufacture
JP2021145053A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
JP2022045192A (ja) * 2020-09-08 2022-03-18 キオクシア株式会社 半導体装置およびその製造方法
US11164822B1 (en) * 2020-09-28 2021-11-02 United Microelectronics Corp. Structure of semiconductor device and method for bonding two substrates
KR20220053976A (ko) * 2020-10-23 2022-05-02 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220086349A (ko) * 2020-12-16 2022-06-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263642A1 (en) * 2015-12-04 2017-09-14 Sandisk Technologies Llc Vertical Resistor In 3D Memory Device With Two-Tier Stack
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
US10074667B1 (en) * 2017-03-10 2018-09-11 Toshiba Memory Corporation Semiconductor memory device
CN109219885A (zh) * 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件
US20190081017A1 (en) * 2017-09-08 2019-03-14 Toshiba Memory Corporation Memory device
CN109564923A (zh) * 2018-06-28 2019-04-02 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228295B (en) * 2003-11-10 2005-02-21 Shih-Hsien Tseng IC structure and a manufacturing method
JP4578329B2 (ja) * 2005-06-03 2010-11-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
US7948035B2 (en) * 2008-02-20 2011-05-24 Spansion Llc Decoding system capable of charging protection for flash memory devices
US9240405B2 (en) * 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
JP5919653B2 (ja) 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
JP2012244180A (ja) * 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
JP6203152B2 (ja) 2014-09-12 2017-09-27 東芝メモリ株式会社 半導体記憶装置の製造方法
KR102275543B1 (ko) * 2014-10-27 2021-07-13 삼성전자주식회사 3차원 반도체 메모리 장치
KR102211143B1 (ko) * 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102307060B1 (ko) * 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR20160094117A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 플래시 메모리 소자
US10038006B2 (en) * 2015-12-22 2018-07-31 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
JP2018148071A (ja) 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
KR102469334B1 (ko) * 2017-11-08 2022-11-23 에스케이하이닉스 주식회사 반도체 메모리 장치
US10374154B1 (en) * 2018-01-18 2019-08-06 Globalfoundries Inc. Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors
WO2020000365A1 (en) * 2018-06-29 2020-01-02 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device having a shielding layer and method for forming the same
CN109075170B (zh) * 2018-06-29 2021-02-02 长江存储科技有限责任公司 具有使用内插器的堆叠器件芯片的三维存储器件
WO2020034152A1 (en) * 2018-08-16 2020-02-20 Yangtze Memory Technologies Co., Ltd. Embedded pad structures of three-dimensional memory devices and fabrication methods thereof
CN109326557B (zh) * 2018-09-28 2021-07-06 长江存储科技有限责任公司 三维存储器结构及制造方法
CN111564424A (zh) 2019-01-30 2020-08-21 长江存储科技有限责任公司 使用混合键合的结构和器件及其形成方法
US10985169B2 (en) * 2019-03-04 2021-04-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
CN109935568A (zh) 2019-03-29 2019-06-25 长江存储科技有限责任公司 半导体器件及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170263642A1 (en) * 2015-12-04 2017-09-14 Sandisk Technologies Llc Vertical Resistor In 3D Memory Device With Two-Tier Stack
US10074667B1 (en) * 2017-03-10 2018-09-11 Toshiba Memory Corporation Semiconductor memory device
CN107658315A (zh) * 2017-08-21 2018-02-02 长江存储科技有限责任公司 半导体装置及其制备方法
US20190081017A1 (en) * 2017-09-08 2019-03-14 Toshiba Memory Corporation Memory device
CN109564923A (zh) * 2018-06-28 2019-04-02 长江存储科技有限责任公司 具有屏蔽层的三维存储器器件以及用于制造其的方法
CN109219885A (zh) * 2018-07-20 2019-01-15 长江存储科技有限责任公司 三维存储器件

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180344A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 三维堆叠结构及制备方法
CN111180344B (zh) * 2020-01-02 2021-12-07 长江存储科技有限责任公司 三维堆叠结构及制备方法
CN111223871A (zh) * 2020-01-14 2020-06-02 长江存储科技有限责任公司 一种存储器件的制备方法以及存储器件
CN113497061A (zh) * 2020-03-19 2021-10-12 铠侠股份有限公司 半导体存储装置
CN113497061B (zh) * 2020-03-19 2024-03-08 铠侠股份有限公司 半导体存储装置
CN111540744A (zh) * 2020-05-07 2020-08-14 长江存储科技有限责任公司 一种半导体存储器及其制作方法、电子设备
CN111540744B (zh) * 2020-05-07 2021-10-26 长江存储科技有限责任公司 一种半导体存储器及其制作方法、电子设备
CN111801798A (zh) * 2020-05-27 2020-10-20 长江存储科技有限责任公司 三维存储器件
US11574883B2 (en) 2020-10-22 2023-02-07 Samsung Electronics Co., Ltd. Semiconductor memory device, electronic system including the same, and method for fabricating the same

Also Published As

Publication number Publication date
US11849576B2 (en) 2023-12-19
TW202109838A (zh) 2021-03-01
JP2022521981A (ja) 2022-04-13
US11581323B2 (en) 2023-02-14
EP3891811A1 (en) 2021-10-13
US20210272974A1 (en) 2021-09-02
WO2021035408A1 (en) 2021-03-04
CN112864168A (zh) 2021-05-28
EP3891811A4 (en) 2022-08-03
KR20210118903A (ko) 2021-10-01
JP7241901B2 (ja) 2023-03-17
US20210057427A1 (en) 2021-02-25
US11063056B2 (en) 2021-07-13
EP3891811B1 (en) 2024-03-13
CN112864168B (zh) 2023-05-02
US20230164984A1 (en) 2023-05-25
TWI713201B (zh) 2020-12-11
EP4362077A2 (en) 2024-05-01
CN110637368B (zh) 2021-03-23
KR102587644B1 (ko) 2023-10-11

Similar Documents

Publication Publication Date Title
CN110637368B (zh) 非易失性存储器件及其制造方法
US11177343B2 (en) Three-dimensional memory devices with backside isolation structures
US11538780B2 (en) Structure and method for isolation of bit-line drivers for a three-dimensional NAND
US11031282B2 (en) Three-dimensional memory devices with deep isolation structures
US11264455B2 (en) Backside deep isolation structures for semiconductor device arrays
JP3962729B2 (ja) 半導体装置
CN112514067A (zh) 三维nor存储器电路制造中的晶片接合
CN111816560B (zh) 三维存储器结构及其制造方法
CN111684594B (zh) 存储器件
US11450611B2 (en) Semiconductor device and method of manufacturing the same
CN118139414A (zh) 三维存储器件及其制造方法
CN114823699A (zh) 三维存储器及其制备方法、存储系统、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant