TWI713201B - 非揮發性記憶裝置及其製造方法 - Google Patents

非揮發性記憶裝置及其製造方法 Download PDF

Info

Publication number
TWI713201B
TWI713201B TW108137891A TW108137891A TWI713201B TW I713201 B TWI713201 B TW I713201B TW 108137891 A TW108137891 A TW 108137891A TW 108137891 A TW108137891 A TW 108137891A TW I713201 B TWI713201 B TW I713201B
Authority
TW
Taiwan
Prior art keywords
bonding
substrate
electrically connected
memory array
memory device
Prior art date
Application number
TW108137891A
Other languages
English (en)
Other versions
TW202109838A (zh
Inventor
眞用 吳
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI713201B publication Critical patent/TWI713201B/zh
Publication of TW202109838A publication Critical patent/TW202109838A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一種非揮發性記憶裝置包括第一襯底、第二襯底、記憶陣列、電路結構、接合結構和遮罩結構。第二襯底的第二前側面對第一襯底的第一前側。所述記憶陣列設置在第一襯底上並且設置在第一襯底的第一前側。所述電路結構設置在第二襯底上並且設置在第二襯底的第二前側。所述接合結構設置在所述記憶陣列與所述電路結構之間。所述電路結構通過所述接合結構與所述記憶陣列電性連接。所述遮罩結構設置在所述記憶陣列與所述電路結構之間，並且圍繞所述接合結構。所述遮罩結構電性連接至電壓源。

Description

非揮發性記憶裝置及其製造方法
本公開內容關於一種記憶裝置及其製造方法，並且更具體而言，關於非揮發性記憶裝置及其製造方法。
通過改進製程技術、電路設計、程式設計演算法和製造過程來將平面記憶單元按比例縮放到較小的尺寸。然而，隨著記憶單元的特徵尺寸接近下限，平面製程和製造技術變得有挑戰性且昂貴。因此，平面記憶單元的記憶密度接近上限。
三維(3D)記憶架構能夠解決平面記憶單元中的密度限制。3D記憶架構包括記憶陣列以及用於控制傳送至記憶陣列與來自於記憶陣列的信號的周圍裝置。隨著記憶裝置的尺寸變得更小，記憶陣列與周圍裝置之間的電性干擾變得嚴重而影響記憶裝置的操作。
在本公開內容中提供了一種非揮發性記憶裝置及其製造方法。設置在第一襯底上的記憶陣列通過接合結構與設置在第二襯底上的電路結構電性連接。遮罩結構設置在記憶陣列與電路結構之間，並且圍繞接合結構。遮罩結構 電性連接至電壓源，以降低接合結構與電路結構之間的耦合效應或/及電路結構與記憶陣列之間的耦合效應。相應地，可以改善非揮發性記憶裝置的操作或/及電性表現。
根據本公開內容的實施例，提供了一種非揮發性記憶裝置。所述非揮發性記憶裝置包括第一襯底、第二襯底、記憶陣列、電路結構、接合結構和遮罩結構。第二襯底的第二前側面對第一襯底的第一前側。記憶陣列設置在第一襯底上並且設置在第一襯底的第一前側。電路結構設置在第二襯底上並且設置在第二襯底的第二前側。接合結構設置在記憶陣列與電路結構之間。電路結構通過接合結構與記憶陣列電性連接。遮罩結構設置在記憶陣列與電路結構之間，並且圍繞接合結構。遮罩結構電性連接至電壓源。
在一些實施例中，遮罩結構與接合結構電性隔離。
在一些實施例中，電壓源包括接地電壓源或供電電壓源。
在一些實施例中，非揮發性記憶裝置更包括第一互連結構和第二互連結構。第一互連結構設置在記憶陣列與電路結構之間。接合結構通過第一互連結構與記憶陣列電性連接。第二互連結構設置在電路結構與接合結構之間。接合結構通過第二互連結構與電路結構電性連接。
在一些實施例中，非揮發性記憶裝置更包括第一層間介電層和第二層間介電層。第一層間介電層覆蓋記憶陣列，並且第一互連結構設置在第一層間介電層中。第二層間介電層覆蓋電路結構，並且第二互連結構設置在第二層間介電層中。接合結構包括第一接合圖案和第二接合圖案。第一接合圖案與第一互連結構電性連接。第二接合圖案與第二互連結構電性連接。第一接合圖案接觸第二接合圖案並且與第二接合圖案電性連接。
在一些實施例中，遮罩結構包括第三接合圖案和第四接合圖案。第三接合圖案接觸第四接合圖案並與第四接合圖案電性連接。
在一些實施例中，第一接合圖案和第三接合圖案至少部分地設置在第一層間介電層中，並且第二接合圖案和第四接合圖案至少部分地設置在第二層間介電層中。
在一些實施例中，第一接合圖案與第二接合圖案之間的介面與第三接合圖案與第四接合圖案之間的介面共平面。
在一些實施例中，第一互連結構包括源極線網格，並且接合結構與源極線網格電性連接。
在一些實施例中，非揮發性記憶裝置更包括設置在記憶陣列與電路結構之間的連接結構。連接結構與電路結構電性連接，並且遮罩結構更圍繞連接結構。
在一些實施例中，非揮發性記憶裝置更包括接觸墊和接觸結構。接觸墊設置在第一襯底的第一背側。接觸結構貫穿記憶陣列並且與接觸墊電性連接。電路結構通過連接結構和接觸結構與接觸墊電性連接。
在一些實施例中，記憶陣列包括記憶疊層和複數個記憶體串。各記憶體串貫穿記憶疊層。
根據本公開內容的實施例，提供了一種非揮發性記憶裝置的製造方法。所述製造方法包括下列步驟。在第一襯底上形成記憶陣列，並且記憶陣列被形成在第一襯底的第一前側。在第二襯底上形成電路結構，並且電路結構形成在第二襯底的第二前側。執行接合製程，從而使具有形成於其上的記憶陣列的第一襯底與具有形成於其上的電路結構的第二襯底接合。在接合製程之後，第二襯底的第二前側可以面對第一襯底的第一前側。接合結構位於記憶陣列與電路結構之間，電路結構通過接合結構與記憶陣列電性連接，遮罩結構位於記憶陣列與電路結構之間並且圍繞接合結構。遮罩結構電性連接至電壓源。
在一些實施例中，接合結構的形成方法包括下列步驟。在接合製程 之前，在第一襯底上形成接合結構的第一部分，並且接合結構的第一部分電性連接至記憶陣列。在接合製程之前，在第二襯底上形成接合結構的第二部分，並且接合結構的第二部分電性連接至電路結構。在接合製程之後，接合結構的第一部分接觸接合結構的第二部分並與接合結構的第二部分電性連接。
在一些實施例中，遮罩結構的形成方法包括下列步驟。在接合製程之前，在第一襯底上形成遮罩結構的第一部分。在接合製程之前，在第二襯底上形成遮罩結構的第二部分。在接合製程之後，遮罩結構的第一部分接觸遮罩結構的第二部分並與遮罩結構的第二部分電性連接。
在一些實施例中，遮罩結構與接合結構電性隔離。
在一些實施例中，電壓源包括接地電壓源或供電電壓源。
在一些實施例中，所述的非揮發性記憶裝置的製造方法更包括下列步驟。在接合製程之前，在記憶陣列上形成第一互連結構，並且接合結構通過第一互連結構與記憶陣列電性連接。在接合製程之前，在電路結構上形成第二互連結構，並且接合結構通過第二互連結構與電路結構電性連接。
在一些實施例中，第一互連結構包括源極線網格，並且接合結構與源極線網格電性連接。
在一些實施例中，所述的非揮發性記憶裝置的製造方法還包括下列步驟。在記憶陣列與電路結構之間形成連接結構。連接結構與電路結構電性連接，並且遮罩結構更圍繞連接結構。形成貫穿記憶陣列的接觸結構。在第一襯底的第一背側形成接觸墊。電路結構通過連接結構和接觸結構與接觸墊電性連接。
本領域技術人員根據所述描述、申請專利範圍和本公開內容的圖式能夠理解本公開內容的其它方面。
100:第一襯底
105:絕緣區
110:記憶陣列
112:介電層
114:導電層
116:蓋層
120:記憶體串
122:磊晶結構
124:記憶層
126:通道層
128:導電結構
130:縫隙結構
132:摻雜區
134:絕緣層
136:導電材料
140:第一層間介電層
150:第一互連結構
160:第一接合層
162:第一接合圖案
164:第三接合圖案
166:第五接合圖案
172:過襯底接觸結構
174:第一接觸墊
182:絕緣層
184:絕緣層
186:開口
200:第二襯底
202:摻雜區
204:隔離結構
205:絕緣區
210:電路結構
212:第一電晶體
214:第二電晶體
220:絕緣層
230:接觸結構
240:第二層間介電層
250:第二互連結構
260:第二接合層
262:第二接合圖案
264:第四接合圖案
266:第六接合圖案
274:第二接觸墊
282:絕緣層
284:絕緣層
286:開口
301-305:非揮發性記憶裝置
410:步驟
412:步驟
420:步驟
422:步驟
430:步驟
440:步驟
BL:位元線
BS1:第一背側
BS2:第二背側
D1:第一方向
D2:第二方向
D3:第三方向
FS1:第一前側
FS2:第二前側
M11:導電層
M12:導電層
M21:導電層
M22:導電層
M23:導電層
MS:記憶疊層
P1:接合結構
P2:遮罩結構
P3:連接結構
SL:源極線網格
T1:第一接觸結構
T2:第二接觸結構
V11:連接插塞
V12:連接插塞
V13:連接插塞
V14:連接插塞
V21:連接插塞
V22:連接插塞
V23:連接插塞
VS:電壓源
VS1:第一電壓源
VS2:第二電壓源
被併入本文並且形成說明書的一部分的圖式示出了本公開內容的實施例，並且連同描述一起進一步用來解釋本公開內容的原理，並且使本領域技術人員能夠製造並且使用本公開內容。
第1圖是根據本公開內容的第一實施例示出的非揮發性記憶裝置的示意圖。
第2圖是根據本公開內容的第一實施例示出的非揮發性記憶裝置中的接合結構和遮罩結構的示意圖。
第3圖是根據本公開內容的第二實施例示出的非揮發性記憶裝置的示意圖。
第4圖是根據本公開內容的第三實施例示出的非揮發性記憶裝置的示意圖。
第5圖是根據本公開內容的第四實施例示出的非揮發性記憶裝置的示意圖。
第6圖是根據本公開內容的第五實施例示出的非揮發性記憶裝置的示意圖。
第7圖是根據本公開內容的實施例示出的非揮發性記憶裝置的製造方法的流程圖。
第8圖是根據本公開內容的實施例示出的非揮發性記憶裝置的製造方法中的接合製程的示意圖。
雖然討論了特定的配置和排列，但應當理解的是，這是僅出於說明目的而完成的。相關領域技術人員將認識到，其它配置和排列可以被使用而不偏離本公開內容的精神和範圍。對相關領域技術人員將是顯而易見的，本公開內容也可在各種其它應用中被採用。
要注意的是，在本說明書中對“一個實施例”、“實施例”、“一些實施例”等的提及指示所描述的實施例可以包括特定特徵、結構或特性，但 不是每個實施例都一定包括所述特定特徵、結構或特性。此外，這樣的短語不一定指向同一實施例。此外，當結合實施例描述特定特徵、結構或特性時，其將是在相關領域技術人員的知識內來結合其它實施例(不管是否被明確描述)來影響這樣的特徵、結構或特性的。
通常，可以至少部分地從在上下文中的用法來理解術語。例如，至少部分地取決於上下文，如在本文中使用的術語“一個或複數個”可以用於在單數意義上描述任何特徵、結構或特性或者可以用於在複數意義上描述特徵、結構或特性的組合。類似地，至少部分地取決於上下文，例如“一”、“一個”和“該”的術語再次可以被理解為傳達單數用法或傳達複數用法。此外，再一次地至少部分地取決於上下文，術語“基於”可以被理解為不一定旨在傳達排他的因素集合，並且替代地，可以允許不一定被明確描述的額外因素的存在。
將理解的是，儘管第一、第二等術語可以在本文中用於描述各種元件、元件、區域、層或/及區段，但是這些元素、元件、區域、層或/及區段不應當受到這些術語的限制。這些術語只是用來將一個元素、元件、區域、層或/及區段與另一個元件、元件、區域、層或/及區段區分開。因此，下文討論的第一元素、元件、區域、層或區段可以被稱為第二元素、元件、區域、層或區段而不脫離本公開內容的教導。
應當容易理解的是，在本公開內容中的“在…上”、“在…上面”和“在…之上”的含義應當以最廣泛的方式被解釋，使得“在…上”不僅意指“直接在某物上”，而且還包括在其之間具有中間特徵或層的情況下“在某物上”的含義。此外，“在…上面”或“在…之上”不僅意指“在某物上面”或“在某物之上”，而且還可包括它在其之間沒有中間特徵或層的情況下“在某物上面”或“在某物之上”(即，直接在某物上)的含義。
此外，諸如“在…下”、“在…之下”、“下部”、“在…之上”、 “上部”和諸如此類的空間相對術語，可以在本文中為了易於描述而用於描述如在圖式中所示的一個元件或特徵與另一元件或特徵的關係。除了在圖式中描繪的方向以外，空間相對術語旨在涵蓋在使用或過程步驟中的設備的不同方向。裝置可以以其它方式被定向(旋轉90度或在其它方向處)，並且在本文使用的空間相對描述符可以同樣相應地被解釋。
在下文中使用術語“形成”或術語“設置”來描述將一層材料施加至物件的行為。這樣的術語旨在描述任何可能的層形成技術，包括但不限於熱生長、濺射、蒸鍍、化學氣相沉積、磊晶生長、電鍍等。
請參考第1圖和第2圖。第1圖是根據本公開內容的第一實施例示出的非揮發性記憶裝置的示意圖，而第2圖是示出在本實施例的非揮發性記憶體中的接合結構和遮罩結構的示意圖。如第1圖和第2圖中所示，在本實施例中提供了非揮發性記憶裝置301。非揮發性記憶裝置301包括第一襯底100、第二襯底200、記憶陣列110、電路結構210、接合結構P1和遮罩結構P2。第一襯底100可以具有第一前側FS1和第一背側BS1，而第二襯底200可以具有第二前側FS2和第二背側BS2。第一前側FS1和第一背側BS1可以是第一襯底100在垂直方向(例如第1圖所示的第一方向D1)上的正反兩面，而第二前側FS2和第二背側BS2可以是第二襯底200在垂直方向上的正反兩面。在一些實施例中，第一方向D1可以被視為第一襯底100的厚度方向和第二襯底200的厚度方向，但不限於此。在非揮發性記憶裝置301中，第二襯底200的第二前側FS2面向第一襯底100的第一前側FS1。記憶陣列110設置在第一襯底100上，並且設置在第一襯底100的第一前側FS1。電路結構210設置在第二襯底200上，並且設置在第二襯底200的第二前側FS2。因此，記憶陣列110和電路結構210可以設置在第一襯底100與第二襯底200之間。接合結構P1設置在記憶陣列110與電路結構210之間。電路結構210通過接合結構P1與記憶陣列110電性連接。遮罩結構P2設置在記憶陣列110與電路結構210之 間，而遮罩結構P2圍繞接合結構P1。遮罩結構P2電性連接至電壓源VS。換言之，遮罩結構P2不是電性浮置的，並且可以通過電壓源VS對遮罩結構P2偏置(例如施加偏壓)，以降低接合結構P1與電路結構210之間的耦合效應或/及電路結構210與記憶陣列110之間的耦合效應。相應地，可以改善非揮發性記憶裝置301的操作或/及電性表現。
在非揮發性記憶裝置301中，遮罩結構P2與接合結構P1物理性地被隔開，並且遮罩結構P2可以與接合結構P1電性隔離，以便提供遮罩效果。在一些實施例中，電壓源VS可以包括接地電壓源(例如Vss)、供電電壓源(例如Vcc)或者其它適當類型的電壓源。因此，可以將遮罩結構P2偏置到接地端或者可以通過外部電源或內部電源對遮罩結構P2偏置。在一些實施例中，遮罩結構P2可以包括在水平方向(例如第3圖所示的第二方向D2或第三方向D3)上圍繞接合結構P1的複數個區段。所述水平方向可以平行於第一襯底100的表面或/及第二襯底200的表面，但是不限於此。在一些實施例中，遮罩結構P2的各區段可以分別與不同的電壓源VS電性連接。例如，所述區段中的一些區段可以電性連接至第一電壓源VS1，並且所述區段中的一些區段可以電性連接至不同於第一電壓源VS1的第二電壓源VS2。第一電壓源VS1可以是接地電壓源，而第二電壓源VS可以是供電電壓源，但不限於此。在一些實施例中，遮罩結構P2的所有區段也可以電性連接至相同的電壓源VS。另外地，在採用接地或/及電源對遮罩結構P2進行偏置時，遮罩結構P2還可以產生類似於池蓋(pool cap)的作用，以增強在非揮發性記憶裝置中的電源穩定性。
在一些實施例中，第一襯底100和第二襯底200可以分別包括矽(例如，單晶矽、多晶矽)、矽鍺(SiGe)、碳化矽(SiC)、氮化鎵(GaN)、磷化銦(InP)、砷化鎵(GaAs)、鍺(Ge)、絕緣層上矽(SOI)、絕緣層上鍺(GOI)或者它們的任何適當組合。在一些實施例中，記憶陣列110可以包括記憶疊層 MS、複數個記憶體串120以及複數個縫隙結構130。記憶疊層MS可以包括由在第一方向D1上交替堆疊的介電層112和導電層114構成的交替導電/介電疊層，但不限於此。介電層112可以包括氧化矽或者其它適當介電材料，並且導電層114可以包括導電材料，所述導電材料包括但不限於鎢、鈷、銅、鋁、摻雜矽、多晶矽、矽化物或其任何組合。各記憶體串120和各縫隙結構130可以在第一方向D1上貫穿記憶疊層MS，並且記憶陣列110可以被視為三維記憶結構，但不限於此。在一些實施例中，可以應用其它適當的記憶體架構來形成本公開內容的記憶陣列110。
在一些實施例中，各記憶體串120可以包括NAND串或其它適當的垂直記憶結構。例如，各記憶體串120可以包括磊晶結構122、記憶層124、通道層126以及導電結構128。磊晶結構122可以包括半導體材料，例如矽，但不限於此。記憶層124可以是包括穿隧層、儲存層(又稱為“電荷捕獲/儲存層”)和阻障層的複合層，但不限於此。導電結構128可以包括多晶矽或其它適當導電材料。各記憶體串120可以具有在第一方向D1上貫穿記憶疊層MS的圓柱形狀(例如，柱形)，並且記憶體串120中的通道層126、穿隧層、儲存層和阻障層可以沿徑向從柱的中心朝外表面按照這一順序排列。記憶層124中的穿隧層可以包括氧化矽、氮氧化矽或其任何組合。記憶層124中的儲存層可以包括氮化矽、氮氧化矽、矽或其任何組合。記憶層124中的阻障層可以包括氧化矽、氮氧化矽、高介電常數(高k)介電材料或其任何組合。例如，記憶體串120中的記憶層124可以是氧化物-氮化物-氧化物(ONO)結構，但不限於此。各縫隙結構130可以包括導電材料以及設置在所述導電材料與記憶疊層MS之間的介電層，而縫隙結構130中的導電材料可以電性連接至設置在第一襯底100中的摻雜區132。在一些實施例中，當第一襯底100是P型半導體襯底時，摻雜區132可以是N型摻雜區，摻雜區132可以被視為公共源極區，並且縫隙結構130可以被視為源極接觸結構，但不 限於此。在一些實施例中，縫隙結構130可以橫向地延伸(例如在水平方向上延伸)，從而將記憶疊層MS劃分成若干儲存塊，但不限於此。在一些實施例中，記憶陣列110可以進一步包括設置在記憶疊層MS上的蓋層116，並且各記憶體串120和各縫隙結構130可以進一步貫穿蓋層116，但不限於此。蓋層116可以包括氧化物層，例如氧化矽層或其它適當絕緣材料。值得指出的是，本公開內容中的記憶陣列110不限於第1圖所示的結構或/及上文描述的結構，而且在本公開內容當中也可以應用其它適當記憶陣列架構。
在一些實施例中，電路結構210可以包括頁緩衝器、解碼器(例如，行解碼器和列解碼器)、驅動器、電荷泵、電流或電壓參考或者所述電路中所需的任何主動或被動元件(例如，電晶體、二極體、電阻器或電容器)中的一者或多者。在一些實施例中，電路結構210可以通過CMOS技術形成，但不限於此。例如，電路結構210可以包括複數個電晶體(例如第1圖所示的第一電晶體212和第二電晶體214)，多個電晶體中的一些電晶體可以設置在第二襯底200上，而多個電晶體中的一些電晶體(例如第二電晶體214)可以設置在第二襯底200中的摻雜區202上。在一些實施例中，摻雜區202可以包括摻雜井，但不限於此。隔離結構204(例如淺溝槽隔離)可以設置在第二襯底200中，以定義出對應於電晶體的主動區。絕緣層220可以設置在第二襯底200上並且覆蓋電晶體，而接觸結構230可以設置在絕緣層220中並且分別電性連接至電晶體。值得指出的是，本公開內容中的電路結構210不限於第1圖所示的結構或/及上文描述的結構，而也可以在本公開內容中應用電路結構中所需的其它適當元件。
在一些實施例中，非揮發性記憶裝置301可以進一步包括第一層間介電層140、第一互連結構150、第二層間介電層240和第二互連結構250。第一層間介電層140可以設置在第一襯底100的第一前側FS1上，並且覆蓋記憶陣列110，而第二層間介電層240可以設置第二襯底200的第二前側FS2上並且覆蓋電 路結構210。第一互連結構150可以至少部分地設置在第一層間介電層140中，而第二互連結構250可以至少部分地設置在第二層間介電層240中。在一些實施例中，第一層間介電層140和第二層間介電層240可以分別包括在第一方向D1上堆疊的複數個介電層，並且所述介電層的材料可以包括氧化矽、氮化矽、氮氧化矽、低介電常數(low-k)介電材料、它們的任何適當組合或者其它適當介電材料。在一些實施例中，第一互連結構150可以包括在第一方向D1上交替設置的導電層(例如第1圖所示的導電層M11和導電層M12)和連接插塞(例如第1圖所示的連接插塞V11、連接插塞V13、和連接插塞V14)，並且第二互連結構250也可以包括在第一方向D1上交替設置的導電層(例如第1圖所示的導電層M21、導電層M22和導電層M23)和連接插塞(例如第1圖所示的連接插塞V21、連接插塞V22和連接插塞V23)，但不限於此。第一互連結構150和第二互連結構250中的導電層和連接插塞可以分別包括低電阻率材料和圍繞低電阻率材料的阻障層，但不限於此。上文提及的低電阻率材料可以包括具有相對較低的電阻率的材料，例如銅、鋁和鎢，並且上文提及的阻障層可以包括氮化鈦、氮化鉭或者其它適當阻障材料，但不限於此。第一互連結構150可以設置在記憶陣列110與接合結構P1之間，並且接合結構P1可以通過第一互連結構150與記憶陣列110電性連接。第二互連結構250可以設置在電路結構210與接合結構P1之間，並且接合結構P1可以通過第二互連結構250與電路結構210電性連接。
在一些實施例中，具有形成於其上的記憶陣列110的第一襯底100和具有形成於其上的電路結構210的第二襯底200可以通過設置在第一襯底100上的第一接合層160和設置在第二襯底200上的第二接合層相互結合。第一接合層160可以包括複數個接合圖案(例如第1圖所示的第一接合圖案162和第三接合圖案164)以及設置在所述接合圖案之間的、用於使所述接合圖案相互電性隔離的介電材料，而第二接合層260可以包括複數個接合圖案(例如第1圖所示的第二 接合圖案262和第四接合圖案264)以及設置在所述接合圖案之間的、用於使所述接合圖案相互電性隔離的介電材料。在一些實施例中，第一接合層160中的介電材料可以被視為第一層間介電層140的最頂上部分，而第二接合層260中的介電材料可以被視為第二層間介電層240的最頂上部分，但不限於此。第一接合層160和第二接合層260中的介電材料可以包括氧化矽、氮化矽、氮氧化矽、low-k介電材料、它們的任何組合或者其它適當介電材料。第一接合層160和第二接合層260中的接合圖案可以包括導電材料，例如鎢、鈷、銅、鋁、矽化物、它們的任何組合或者其它適當的導電材料。
在一些實施例中，具有形成於其上的記憶陣列110的第一襯底100和具有形成於其上的電路結構210的第二襯底200可以通過例如金屬/介電材料混合接合方法的直接接合方法相互結合，但不限於此。在金屬/介電材料混合接合方法中，第一接合層160中的接合圖案可以直接接觸第二接合層260中的接合圖案，並且第一接合層160中的介電材料可以直接接觸第二接合層260中的介電材料，而不使用額外的黏合劑層。然而，在一些實施例中，第一接合層160可以通過黏合劑層(未繪示)接合至第二接合層260，或者第一接合層160中的介電材料和第二接合層260中的介電材料可以是黏合劑。在一些實施例中，接合結構P1可以包括第一接合層160的一部分或/及第二接合層260的一部分，並且遮罩結構P2可以包括第一接合層160的另一部分或/及第二接合層260的另一部分。
例如，在一些實施例中，接合結構P1可以包括位於第一接合層160中的第一接合圖案162以及位於第二接合層260中的第二接合圖案262，而遮罩結構P2可以包括位於第一接合層160中的第三接合圖案164以及位於第二接合層260中的第四接合圖案264，但不限於此。第一接合圖案162可以與第一互連結構150電性連接，而第二接合圖案262可以與第二互連結構250電性連接。第一接合圖案162可以直接接觸第二接合圖案262並與之電性連接，而電路結構210可以相 應地通過第二互連結構250、接合結構P1和第一互連結構150而與記憶陣列110電性連接。第三接合圖案164可以直接接觸第四接合圖案264並與之電性連接。在一些實施例中，第三接合圖案164可以通過第二互連結構250電性連接至電路結構210中的內部電源，或/及可以通過第一互連結構150和其它連接結構電性連接至外部電源，但不限於此。在一些實施例中，第一接合圖案162和第三接合圖案164可以至少部分地設置在第一層間介電層140中，而第二接合圖案262和第四接合圖案264可以至少部分地設置在第二層間介電層240中，但不限於此。當第一襯底100和第二襯底200通過上文描述的直接接合方法相互結合時，第一接合圖案162與第二接合圖案262之間的介面可以大體上與第三接合圖案164與第四接合圖案264之間的介面共平面，但不限於此。在一些實施例中，遮罩結構P2可以進一步包括第一互連結構150的一部分(例如連接插塞V13)或/及第二互連結構250的一部分(例如連接插塞V23)。
在一些實施例中，第一互連結構150可以包括與上文描述的多個記憶體串120中的至少一些記憶體串120電性連接的位元線BL以及電性連接至上文描述的多個縫隙結構130中的至少一些縫隙結構130的源極線網格SL，但不限於此。在一些實施例中，接合結構P1可以與源極線網格SL電性連接，而電路結構210可以相應地經由第二互連結構250、接合結構P1、源極線網格SL和縫隙結構130將公共源極電壓傳輸至摻雜區132。遮罩結構P2可以用於在較高電壓被施加至源極線網格SL時或/及在施加至源極線網格SL的電壓變化時降低源極線網格SL與電路結構210之間的耦合效應。然而，本公開內容不限於上文描述的條件。在一些實施例中，電路結構210可以通過接合結構P1電性連接至記憶陣列110的其它部分，並且遮罩結構P2可以圍繞接合結構P1，以降低耦合效應。
下文的描述將詳細闡述本公開內容的不同實施例。為了簡化描述，採用相同的符號標記下述實施例中的每個實施例中的相同元件。為了使實施例 之間的差異更易於理解，下文的描述將詳細闡述不同實施例之間的相異之處，並且將不再重複描述相同的特徵。
請參考第3圖。第3圖是根據本公開內容的第二實施例示出的非揮發性記憶裝置302的示意圖。如第3圖所示，在記憶裝置302中，接合結構P1可以與位元線BL電性連接，並且電路結構210可以相應地經由第二互連結構250、接合結構P1和第一互連結構150(例如第3圖所示的連接插塞V13、導電層M12、連接插塞V12、位元線BL和連接插塞V11)電性連接至記憶體串120。在一些實施例中，所述非揮發性記憶裝置可以包括分別與記憶陣列110的不同部分電性連接並且相互隔開的複數個接合結構P1，所述遮罩結構P2可以在水平方向上圍繞各接合結構P1。例如，多個接合結構P1中的一些接合結構P1可以與字元線(未繪示)電性連接，並且電路結構210可以經由接合結構P1和字元線電性連接至記憶疊層MS中的導電層。
請參考第4圖。第4圖是根據本公開內容的第三實施例示出非揮發性記憶裝置303的示意圖。如第4圖所示，非揮發性記憶裝置303可以包括設置在記憶陣列110與電路結構210之間的連接結構P3。連接結構P3可以與電路結構210電性連接，並且遮罩結構P2可以在水平方向上圍繞連接結構P3和接合結構P1。在一些實施例中，連接結構P3可以包括位於第一接合層160中的第五接合圖案166以及位於第二接合層260中的第六接合圖案266，但不限於此。第五接合圖案166可以與第一互連結構150電性連接，而第六接合圖案266可以與第二互連結構250電性連接。第五接合圖案166可以直接接觸第六接合圖案266並且與之電性連接。在一些實施例中，非揮發性記憶裝置303可以進一步包括接觸墊(例如第4圖所示的第一接觸墊174)、接觸結構(例如第4圖所示的第一接觸結構T1)、絕緣區105、絕緣層(例如第4圖所示的絕緣層182和絕緣層184)、過襯底接觸結構(through substrate contact structure)172和開口186。絕緣層182、絕緣層184和第 一接觸墊174可以設置在第一襯底100的第一背側BS1，並且第一接觸墊174可以設置在絕緣層182中，但不限於此。絕緣區105可以設置在第一襯底100內，並且過襯底接觸結構172可以貫穿絕緣區105以及在第一接觸墊174與第一襯底100之間的絕緣層182，從而與第一接觸墊174連接。第一接觸結構T1可以貫穿記憶陣列110並且通過過襯底接觸結構172與第一接觸墊174電性連接。開口186可以貫穿在第一接觸墊174之上的絕緣層184和絕緣層182，從而暴露第一接觸墊174的一部分。因此，電路結構210可以通過第二互連結構250、連接結構P3、第一互連結構150、第一接觸結構T1和過襯底接觸結構172而與第一接觸墊174電性連接，但不限於此。在一些實施例中，第一接觸結構T1可以包括導電材料136，並且絕緣層134可以設置在導電材料136與記憶疊層MS之間，從而使第一接觸結構T1與記憶疊層MS絕緣，但不限於此。絕緣層134、絕緣層182、絕緣層184和絕緣區105可以包括氧化矽、氮化矽、氮氧化矽或者其它適當絕緣材料。在一些實施例中，絕緣層184的材料成分可以不同於絕緣層182的材料成分，而在形成開口186的過程中，絕緣層184可以被視為硬遮罩層，但不限於此。導電材料136、過襯底接觸結構172和第一接觸墊174可以包括導電材料，例如鎢、鈷、銅、鋁、它們的任何組合或者其它適當導電材料。值得注意的是，設置在第一襯底100的第一背側BS1的第一接觸結構T1和第一接觸墊174也可以應用於本公開內容的其它實施例中。
請參考第5圖。第5圖是根據本公開內容的第四實施例示出的非揮發性記憶裝置304的示意圖。如第5圖所示，非揮發性記憶裝置304可以進一步包括第一接觸結構T1、絕緣區205、第二接觸墊274、絕緣層282、絕緣層284和開口286。絕緣層282、絕緣層284和第二接觸墊274可以設置在第二襯底200的第二背側BS2，並且第二接觸墊274可以設置在絕緣層282中，但不限於此。絕緣區205可以設置在第二襯底200中，並且開口286可以貫穿在第二接觸墊274之上的絕緣 層284和絕緣層282，從而暴露第二接觸墊274的一部分。本實施例中的第一接觸結構T1可以貫穿第二層間介電層240的一部分、絕緣層220、絕緣區205、以及設置在第二接觸墊274與第二襯底200之間的絕緣層282的一部分，從而與第二接觸墊274和第二互連結構250的一部分(例如導電層M22)電性連接。因此，電路結構210可以通過第二互連結構250和第一接觸結構T1而與第二接觸墊274電性連接，但不限於此。在一些實施例中，絕緣層282、絕緣層284和絕緣區205可以包括氧化矽、氮化矽、氮氧化矽或者其它適當絕緣材料。在一些實施例中，絕緣層284的材料成分可以不同於絕緣層282的材料成分，而在形成開口286的過程中，絕緣層284可以被視為硬遮罩層，但不限於此。第二接觸墊274可以包括導電材料，例如鎢、鈷、銅、鋁、它們的任何組合或者其它適當導電材料。值得注意的是，設置在第二襯底200的第二背側BS2的第一接觸結構T1和第二接觸墊274也可以應用於本公開內容的其它實施例中。
請參考第6圖和第4圖。第6圖是根據本公開內容的第五實施例示出的非揮發性記憶裝置305的示意圖。在一些實施例中，第6圖和第4圖可以被視為說明同一非揮發性記憶裝置的不同部分的示意圖，但不限於此。如第6圖所示，非揮發性記憶裝置305可以進一步包括貫穿記憶疊層MS的第二接觸結構T2，而遮罩結構P2可以通過第一互連結構150、第二接觸結構T2和過襯底接觸結構172而與第一接觸墊174電性連接，但不限於此。換言之，遮罩結構P2可以通過設置在第一襯底100的第一背側BS1的第一接觸墊174與外部電源電性連接。
請參考第7圖、第8圖、第1圖和第2圖。第7圖是根據本公開內容的實施例示出的非揮發性記憶裝置的製造方法的流程圖。第8圖是示出在本實施例中的非揮發性記憶裝置的製造方法當中的接合過程的示意圖，而第1圖可被視為在第8圖的步驟之後的示意圖。如第7圖、第8圖、第1圖和第2圖所示，本實施例中的非揮發性記憶裝置的製造方法可以包括但不限於下列步驟。在步驟410中，可 以在第一襯底100上形成記憶陣列110，並且可以在第一襯底100的第一前側FS1形成記憶陣列110。在步驟420中，可以在第二襯底200上形成電路結構210，並且可以在第二襯底200的第二前側FS2形成電路結構210。在步驟430中，執行接合製程，從而使具有形成於其上的記憶陣列110的第一襯底100與具有形成於其上的電路結構210的第二襯底200接合。在接合製程期間與接合製程之後，第二襯底200的第二前側FS2可以面對第一襯底100的第一前側FS1。接合結構P1可以在第一方向D1上位於記憶陣列110與電路結構210之間，電路結構210可以通過接合結構P1與記憶陣列110電性連接，而遮罩結構P2可以位於記憶陣列110與電路結構210之間並且圍繞接合結構P1。所述遮罩結構可以電性連接至電壓源VS。在一些實施例中，在所述接合製程之前，可以在第一襯底100和第二襯底200上形成其它所需的元件。例如，在步驟430之前可以執行步驟412和步驟422，但不限於此。在步驟412中，可以在所述接合製程之前，在記憶陣列110上形成第一互連結構150，並且接合結構P1可以通過第一互連結構150與記憶陣列110電性連接。在步驟422中，可以在所述接合製程之前，在電路結構210上形成第二互連結構250，並且接合結構P1可以通過第二互連結構250與電路結構210電性連接。
如第7圖、第8圖和第1圖所示，接合結構P1的形成方法可以包括但不限於下列步驟。可以在所述接合製程之前在第一襯底100上形成接合結構P1的第一部分(例如第一接合圖案162)，並且接合結構P1的第一部分可以通過第一互連結構150電性連接至記憶陣列110。可以在所述接合製程之前在第二襯底200上形成接合結構P1的第二部分(例如第二接合圖案262)，並且接合結構P1的第二部分可以通過第二互連結構250電性連接至電路結構210。當所述接合製程是直接接合製程(例如金屬/介電材料混合接合製程)時，接合結構P1的第一部分(例如第一接合圖案162)可以在所述接合製程之後接觸接合結構P1的第二部分(例如第二接合圖案162)並與之電性連接。
如第7圖、第8圖和第1圖所示，遮罩結構P2的形成方法可以包括但不限於下列步驟。可以在所述接合製程之前在第一襯底100上形成遮罩結構P2的第一部分(例如第三接合圖案164)。可以在所述接合製程之前在第二襯底200上形成遮罩結構P2的第二部分(例如第四接合圖案264)。當所述接合製程是直接接合製程(例如金屬/介電材料混合接合製程)時，在所述接合製程之後遮罩結構P2的第一部分(例如第三接合圖案164)可以接觸遮罩結構P2的第二部分(例如第四接合圖案264)並與之電性連接。換言之，可以在上文描述的接合製程之前形成第一層間介電層140、第一互連結構150、第一接合層160、第二層間介電層240、第二互連結構250和第二接合層260。
請參考第7圖和第4圖。如第7圖和第4圖所示，在一些實施例中，可以在所述接合製程之後執行步驟440。在步驟440中，可以在所述接合製程之後在第一襯底100的第一背側BS1形成接觸墊(例如第一接觸墊174)。在一些實施例中，可以在形成絕緣層182的步驟之前從第一襯底100的第一背側BS1對第一襯底100執行薄化製程，以降低第一襯底100的厚度，但不限於此。在一些實施例中，可以在所述接合製程之前形成絕緣區105和第一接觸結構T1，並且可以在所述接合製程之後形成過襯底接觸結構172、第一接觸墊174、絕緣層182、絕緣層184和開口186，但不限於此。此外，可以在記憶陣列110與電路結構210之間形成連接結構P3。連接結構P3可以與電路結構210電性連接，並且遮罩結構P2可以在水平方向上圍繞連接結構P3和接合結構P1。第一接觸結構T1可以形成而貫穿記憶陣列110。可以在第一襯底100的第一背側BS1形成第一接觸墊174。電路結構210可以通過第二互連結構250、連接結構P3、第一接觸結構T1和過襯底接觸結構172而與第一接觸墊174電性連接，但不限於此。
請參考第7圖和第5圖。如第7圖和第5圖所示，在一些實施例中，可以在所述接合製程之後執行步驟440。在步驟440中，在所述接合製程之後可以 在第二襯底200的第二背側BS2形成接觸墊(例如第二接觸墊274)。在一些實施例中，可以在形成絕緣層282的步驟之前，從第二襯底200的第二背側BS2對第二襯底200執行薄化製程，以降低第二襯底100的厚度，但不限於此。在一些實施例中，可以在所述接合製程之前形成絕緣區205，並且可以在所述接合製程之後形成第一接觸結構T1、第二接觸墊274、絕緣層282、絕緣層284和開口286，但不限於此。
綜上所述，在根據本公開內容的非揮發性記憶裝置及其製造方法中，設置在第一襯底上的記憶陣列可以通過接合結構與設置在第二襯底上的電路結構電性連接。遮罩結構可以設置在記憶陣列與電路結構之間，並且圍繞接合結構。遮罩結構可以電性連接至電壓源，以降低接合結構與電路結構之間的耦合效應、電路結構與記憶陣列之間的耦合效應或/及非揮發性記憶裝置內的其它耦合效應。相應地，可以改善非揮發性記憶裝置的操作或/及電性表現。此外，通過設置本公開內容中的遮罩結構，可以相對降低層間介電層的厚度，而這將有利於非揮發性記憶裝置的製造製程。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:第一襯底
110:記憶陣列
112:介電層
114:導電層
116:蓋層
120:記憶體串
122:磊晶結構
124:記憶層
126:通道層
128:導電結構
130:縫隙結構
132:摻雜區
140:第一層間介電層
150:第一互連結構
160:第一接合層
162:第一接合圖案
164:第三接合圖案
200:第二襯底
202:摻雜區
204:隔離結構
210:電路結構
212:第一電晶體
214:第二電晶體
220:絕緣層
230:接觸結構
240:第二層間介電層
250:第二互連結構
260:第二接合層
262:第二接合圖案
264:第四接合圖案
301:非揮發性記憶裝置
BL:位元線
BS1:第一背側
BS2:第二背側
D1:第一方向
FS1:第一前側
FS2:第二前側
M11:導電層
M12:導電層
M21:導電層
M22:導電層
M23:導電層
MS:記憶疊層
P1:接合結構
P2:遮罩結構
SL:源極線網格
V11:連接插塞
V13:連接插塞
V14:連接插塞
V21:連接插塞
V22:連接插塞
V23:連接插塞

Claims (20)

  1. 一種非揮發性記憶裝置，包括：第一襯底，其具有第一前側和第一背側；記憶陣列，其設置在該第一襯底上並且設置在該第一襯底的該第一前側；第二襯底，其具有第二前側和第二背側，其中，該第二襯底的該第二前側面對該第一襯底的該第一前側；電路結構，其設置在該第二襯底上並且設置在該第二襯底的該第二前側；接合結構，其設置在該記憶陣列與該電路結構之間，其中，該電路結構通過該接合結構與該記憶陣列電性連接；以及遮罩結構，其設置在該記憶陣列與該電路結構之間並且圍繞該接合結構，其中，該遮罩結構電性連接至電壓源。
  2. 如請求項1所述的非揮發性記憶裝置，其中，該遮罩結構與該接合結構電性隔離。
  3. 如請求項1所述的非揮發性記憶裝置，其中，該電壓源包括接地電壓源或供電電壓源。
  4. 如請求項1所述的非揮發性記憶裝置，更包括：第一互連結構，其設置在該記憶陣列與該接合結構之間，其中，該接合結構通過該第一互連結構與該記憶陣列電性連接；以及第二互連結構，其設置在該電路結構與該接合結構之間，其中，該接合結構通過該第二互連結構與該電路結構電性連接。
  5. 如請求項4所述的非揮發性記憶裝置，更包括：第一層間介電層，其覆蓋該記憶陣列，其中，該第一互連結構設置在該第一層間介電層中；以及第二層間介電層，其覆蓋該電路結構，其中，該第二互連結構設置在該第二層間介電層中，並且該接合結構包括：與該第一互連結構電性連接的第一接合圖案；以及與該第二互連結構電性連接的第二接合圖案，其中，該第一接合圖案接觸該第二接合圖案並且與該第二接合圖案電性連接。
  6. 如請求項5所述的非揮發性記憶裝置，其中，該遮罩結構包括：第三接合圖案；以及第四接合圖案，其中，該第三接合圖案接觸該第四接合圖案並且與該第四接合圖案電性連接。
  7. 如請求項6所述的非揮發性記憶裝置，其中，該第一接合圖案和該第三接合圖案至少部分地設置在該第一層間介電層中，並且該第二接合圖案和該第四接合圖案至少部分地設置在該第二層間介電層中。
  8. 如請求項6所述的非揮發性記憶裝置，其中，該第一接合圖案與該第二接合圖案之間的介面是和該第三接合圖案與該第四接合圖案之間的介面共平面的。
  9. 如請求項4所述的非揮發性記憶裝置，其中，該第一互連結構包括源極線網格，並且該接合結構與該源極線網格電性連接。
  10. 如請求項1所述的非揮發性記憶裝置，更包括：連接結構，其設置在該記憶陣列與該電路結構之間，其中，該連接結構與該電路結構電性連接，並且該遮罩結構更圍繞該連接結構。
  11. 如請求項10所述的非揮發性記憶裝置，更包括：接觸墊，其設置在該第一襯底的該第一背側；以及接觸結構，其貫穿該記憶陣列並且與該接觸墊電性連接，其中，該電路結構通過該連接結構和該接觸結構與該接觸墊電性連接。
  12. 如請求項1所述的非揮發性記憶裝置，其中，該記憶陣列包括：記憶疊層；以及複數個記憶體串，其中，各該記憶體串貫穿該記憶疊層。
  13. 一種非揮發性記憶裝置的製造方法，包括：在第一襯底上形成記憶陣列，其中，該記憶陣列被形成在該第一襯底的第一前側；在第二襯底上形成電路結構，其中，該電路結構被形成在該第二襯底的第二前側；以及執行接合製程，用於使具有形成於其上的該記憶陣列的該第一襯底與具有形成於其上的該電路結構的該第二襯底接合，其中，在該接合製程之後該第二襯底的該第二前側面對該第一襯底的該第一前側，其中，接合結構位於該記憶陣列與該電路結構之間，該電路結構通過該接合結構與該記憶陣列電性連接，並且遮罩結構位於該記憶陣列與該電路結 構之間並且圍繞該接合結構，其中，該遮罩結構電性連接至電壓源。
  14. 如請求項13所述的非揮發性記憶裝置的製造方法，其中，該接合結構的形成方法包括：在該接合製程之前，在該第一襯底上形成該接合結構的第一部分，其中，該接合結構的該第一部分電性連接至該記憶陣列；以及在該接合製程之前，在該第二襯底上形成該接合結構的第二部分，其中，該接合結構的該第二部分電性連接至該電路結構，並且在該接合製程之後，該接合結構的該第一部分接觸該接合結構的該第二部分並且與該接合結構的該第二部分電性連接。
  15. 如請求項13所述的非揮發性記憶裝置的製造方法，其中，該遮罩結構的形成方法包括：在該接合製程之前，在該第一襯底上形成該遮罩結構的第一部分；以及在該接合製程之前，在該第二襯底上形成該遮罩結構的第二部分，其中，在該接合製程之後，該遮罩結構的該第一部分接觸該遮罩結構的該第二部分並且與該遮罩結構的該第二部分電性連接。
  16. 如請求項13所述的非揮發性記憶裝置的製造方法，其中，該遮罩結構與該接合結構電性隔離。
  17. 如請求項13所述的非揮發性記憶裝置的製造方法，其中，該電壓源包括接地電壓源或供電電壓源。
  18. 如請求項13所述的非揮發性記憶裝置的製造方法，更包括：在該接合製程之前，在該記憶陣列上形成第一互連結構，其中，該接合結構通過該第一互連結構與該記憶陣列電性連接；以及在該接合製程之前，在該電路結構上形成第二互連結構，其中，該接合結構通過該第二互連結構與該電路結構電性連接。
  19. 如請求項18所述的非揮發性記憶裝置的製造方法，其中，該第一互連結構包括源極線網格，並且該接合結構與該源極線網格電性連接。
  20. 如請求項13所述的非揮發性記憶裝置的製造方法，更包括：在該記憶陣列與該電路結構之間形成連接結構，其中，該連接結構與該電路結構電性連接，並且該遮罩結構更圍繞該連接結構；形成貫穿該記憶陣列的接觸結構；以及在該第一襯底的背側形成接觸墊，其中，該電路結構通過該連接結構和該接觸結構與該接觸墊電性連接。
TW108137891A 2019-08-23 2019-10-21 非揮發性記憶裝置及其製造方法 TWI713201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/102297 WO2021035408A1 (en) 2019-08-23 2019-08-23 Non-volatile memory device and manufacturing method thereof
WOPCT/CN2019/102297 2019-08-23

Publications (2)

Publication Number Publication Date
TWI713201B true TWI713201B (zh) 2020-12-11
TW202109838A TW202109838A (zh) 2021-03-01

Family

ID=68979516

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137891A TWI713201B (zh) 2019-08-23 2019-10-21 非揮發性記憶裝置及其製造方法

Country Status (7)

Country Link
US (3) US11063056B2 (zh)
EP (2) EP3891811B1 (zh)
JP (1) JP7241901B2 (zh)
KR (1) KR102587644B1 (zh)
CN (2) CN112864168B (zh)
TW (1) TWI713201B (zh)
WO (1) WO2021035408A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020145231A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
KR20210036535A (ko) * 2019-09-26 2021-04-05 에스케이하이닉스 주식회사 반도체 장치
CN113053802A (zh) 2019-12-27 2021-06-29 台湾积体电路制造股份有限公司 半导体器件的形成方法
US11404316B2 (en) * 2019-12-27 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. System, device and methods of manufacture
CN111180344B (zh) * 2020-01-02 2021-12-07 长江存储科技有限责任公司 三维堆叠结构及制备方法
CN111223871B (zh) * 2020-01-14 2023-07-04 长江存储科技有限责任公司 一种存储器件的制备方法以及存储器件
JP2021145053A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置
JP2021150511A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
CN111540744B (zh) * 2020-05-07 2021-10-26 长江存储科技有限责任公司 一种半导体存储器及其制作方法、电子设备
EP3942611A4 (en) * 2020-05-27 2022-08-24 Yangtze Memory Technologies Co., Ltd. THREE DIMENSIONAL STORAGE DEVICES
JP2022045192A (ja) * 2020-09-08 2022-03-18 キオクシア株式会社 半導体装置およびその製造方法
US11164822B1 (en) * 2020-09-28 2021-11-02 United Microelectronics Corp. Structure of semiconductor device and method for bonding two substrates
KR20220053733A (ko) 2020-10-22 2022-05-02 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 전자 시스템 및 이의 제조 방법
KR20220053976A (ko) * 2020-10-23 2022-05-02 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220086349A (ko) * 2020-12-16 2022-06-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703576A (en) * 2005-06-03 2007-01-16 Renesas Tech Corp Semiconductor memory device
US20170062453A1 (en) * 2014-10-27 2017-03-02 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US20180358373A1 (en) * 2014-09-12 2018-12-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228295B (en) * 2003-11-10 2005-02-21 Shih-Hsien Tseng IC structure and a manufacturing method
TWI285419B (en) * 2005-10-26 2007-08-11 Ind Tech Res Inst Wafer-to-wafer stacking with supporting pedestals
US7948035B2 (en) * 2008-02-20 2011-05-24 Spansion Llc Decoding system capable of charging protection for flash memory devices
US9240405B2 (en) * 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
JP2012244180A (ja) * 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
JP5919653B2 (ja) * 2011-06-09 2016-05-18 ソニー株式会社 半導体装置
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
KR102211143B1 (ko) * 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102307060B1 (ko) * 2014-12-03 2021-10-01 삼성전자주식회사 반도체 소자
KR20160094117A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 플래시 메모리 소자
US9691781B1 (en) * 2015-12-04 2017-06-27 Sandisk Technologies Llc Vertical resistor in 3D memory device with two-tier stack
US9818693B2 (en) * 2015-12-22 2017-11-14 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
JP2018148071A (ja) 2017-03-07 2018-09-20 東芝メモリ株式会社 記憶装置
JP2018152419A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 半導体記憶装置
CN107658315B (zh) * 2017-08-21 2019-05-14 长江存储科技有限责任公司 半导体装置及其制备方法
JP6832817B2 (ja) * 2017-09-08 2021-02-24 キオクシア株式会社 記憶装置
KR102469334B1 (ko) * 2017-11-08 2022-11-23 에스케이하이닉스 주식회사 반도체 메모리 장치
US10374154B1 (en) * 2018-01-18 2019-08-06 Globalfoundries Inc. Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors
KR102309462B1 (ko) * 2018-06-28 2021-10-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 차폐층을 가진 3차원 메모리 장치 및 3차원 메모리 장치를 형성하기 위한 방법
CN109314115B (zh) * 2018-06-29 2020-04-28 长江存储科技有限责任公司 具有屏蔽层的三维存储器件及其形成方法
KR102514903B1 (ko) * 2018-06-29 2023-03-27 양쯔 메모리 테크놀로지스 씨오., 엘티디. 인터포저를 이용하여 장치 칩이 적층된 3차원 메모리 장치
CN112951838B (zh) * 2018-07-20 2023-05-19 长江存储科技有限责任公司 三维存储器件
WO2020034152A1 (en) * 2018-08-16 2020-02-20 Yangtze Memory Technologies Co., Ltd. Embedded pad structures of three-dimensional memory devices and fabrication methods thereof
CN109326557B (zh) * 2018-09-28 2021-07-06 长江存储科技有限责任公司 三维存储器结构及制造方法
CN109891582B (zh) 2019-01-30 2020-06-26 长江存储科技有限责任公司 使用混合键合的结构和器件及其形成方法
US10985169B2 (en) * 2019-03-04 2021-04-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
CN109935568A (zh) 2019-03-29 2019-06-25 长江存储科技有限责任公司 半导体器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200703576A (en) * 2005-06-03 2007-01-16 Renesas Tech Corp Semiconductor memory device
US20180358373A1 (en) * 2014-09-12 2018-12-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US20170062453A1 (en) * 2014-10-27 2017-03-02 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device

Also Published As

Publication number Publication date
EP4362077A2 (en) 2024-05-01
US11849576B2 (en) 2023-12-19
JP7241901B2 (ja) 2023-03-17
KR102587644B1 (ko) 2023-10-11
CN112864168A (zh) 2021-05-28
EP3891811B1 (en) 2024-03-13
EP3891811A4 (en) 2022-08-03
JP2022521981A (ja) 2022-04-13
CN110637368A (zh) 2019-12-31
CN112864168B (zh) 2023-05-02
CN110637368B (zh) 2021-03-23
KR20210118903A (ko) 2021-10-01
US20210057427A1 (en) 2021-02-25
US11063056B2 (en) 2021-07-13
EP3891811A1 (en) 2021-10-13
US20230164984A1 (en) 2023-05-25
TW202109838A (zh) 2021-03-01
US20210272974A1 (en) 2021-09-02
US11581323B2 (en) 2023-02-14
WO2021035408A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
TWI713201B (zh) 非揮發性記憶裝置及其製造方法
TWI738381B (zh) 具有背面源極接觸的立體記憶體元件
JP7297923B2 (ja) ３次元メモリデバイス及び方法
JP3962729B2 (ja) 半導体装置
TW201834221A (zh) 三維記憶體元件的混和鍵合接觸結構
KR20220129607A (ko) 후면 소스 콘택을 갖는 3차원 메모리 디바이스를 형성하기 위한 방법
CN111900164B (zh) 半导体结构及制备方法
TW202118020A (zh) 用於半導體元件陣列的後側深隔離結構
TW201926647A (zh) 三維記憶結構以及其製作方法
US11552089B2 (en) Three-dimensional memory devices and methods for forming the same
US11302711B2 (en) Three-dimensional memory devices having a backside trench isolation and methods for forming the same
US10056315B2 (en) Semiconductor device
CN111508963B (zh) 一种外围电路、三维存储器及其制备方法
US20130168832A1 (en) Semiconductor device
US11450611B2 (en) Semiconductor device and method of manufacturing the same
WO2020017384A1 (ja) 半導体装置及びその製造方法
WO2020017385A1 (ja) 半導体装置及びその製造方法