CN110637359A - 电容器及其制造方法 - Google Patents

电容器及其制造方法 Download PDF

Info

Publication number
CN110637359A
CN110637359A CN201980002456.2A CN201980002456A CN110637359A CN 110637359 A CN110637359 A CN 110637359A CN 201980002456 A CN201980002456 A CN 201980002456A CN 110637359 A CN110637359 A CN 110637359A
Authority
CN
China
Prior art keywords
conductive layer
holes
capacitor
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980002456.2A
Other languages
English (en)
Other versions
CN110637359B (zh
Inventor
樋口和人
小幡进
松尾圭一郎
佐野光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN110637359A publication Critical patent/CN110637359A/zh
Application granted granted Critical
Publication of CN110637359B publication Critical patent/CN110637359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

提供一种能够实现大的电容量的电容器。实施方式的电容器(1A)包括：基板(10)，具有第一面与第二面，设置有一个以上的贯通孔(TH1)，该一个以上的贯通孔(TH1)分别从所述第一面延伸至所述第二面；第一导电层(20a)，覆盖所述第一面、所述第二面以及所述一个以上的贯通孔(TH1)的侧壁；第二导电层(20b)，隔着所述第一导电层(20a)而与所述第一面、所述第二面以及所述一个以上的贯通孔(TH1)的侧壁相对；以及电介质层(50)，夹设于所述第一导电层(20a)与所述第二导电层(20b)之间。

Description

电容器及其制造方法
技术领域
本发明的实施方式涉及电容器及其制造方法。
背景技术
多数的电气电子设备包括电容器。这样的电容器例如通过在硅基板上形成导电层、电介质层来获得(参照日本特开平8－213565号公报)。
发明内容
本发明要解决的课题在于，提供一种能够实现大的电容量的电容器。
根据第一方案，提供一种电容器，具备：基板，具有第一面与第二面，且设置有一个以上的第一贯通孔，该一个以上的第一贯通孔分别从所述第一面延伸至所述第二面；第一导电层，覆盖所述第一面、所述第二面以及所述一个以上的第一贯通孔的侧壁；第二导电层，隔着所述第一导电层而与所述第一面、所述第二面以及所述一个以上的第一贯通孔的侧壁相对；以及电介质层，夹设于所述第一导电层与所述第二导电层之间。
根据第二方案，提供一种电容器，具备：基板，具有第一主面与第二主面，在所述第一主面设置有多个沟槽，在分别被所述多个沟槽的相邻的两个沟槽夹着的一个以上的部分设置有一个以上的贯通孔，该一个以上的贯通孔将所述相邻的两个沟槽的一方与另一方相连；第一导电层，覆盖所述第一主面、所述沟槽的侧壁及底面以及所述一个以上的贯通孔的侧壁；第二导电层，隔着所述第一导电层而与所述第一主面、所述沟槽的所述侧壁及所述底面以及所述一个以上的贯通孔的所述侧壁相对；以及电介质层，夹设于所述第一导电层与所述第二导电层之间。
根据第三方案，提供一种电容器的制造方法，包括如下工序：在基板上，以局部地覆盖所述基板的表面的方式形成含有第一贵金属的第一催化剂层；在所述第一贵金属作为催化剂的作用下蚀刻所述基板，在所述基板形成一个以上的第一贯通孔；在形成了所述一个以上的第一贯通孔的所述基板上形成第一导电层；在所述第一导电层上形成电介质层；以及在所述电介质层上形成第二导电层。
根据第四方案，提供一种电容器，具备：基板，具有第一主面与第二主面，在所述第一主面设置有一个以上的第一沟槽，在所述一个以上的第一沟槽的侧壁设置有多个第一孔，该多个第一孔分别向相对于所述第一沟槽的所述侧壁倾斜的第一方向延伸；第一导电层，覆盖所述第一主面、所述第一沟槽的侧壁及底面以及所述多个第一孔的侧壁；第二导电层，隔着所述第一导电层而与所述第一主面、所述第一沟槽的所述侧壁及所述底面以及所述一个以上的第一孔的所述侧壁相对；以及电介质层，夹设于所述第一导电层与所述第二导电层之间。
根据第五方案，提供一种电容器的制造方法，包括如下工序：在具有第一主面与第二主面的基板的所述第一主面，形成一个以上的第一沟槽；在所述一个以上的第一沟槽的侧壁，以局部地覆盖所述一个以上的第一沟槽的所述侧壁的方式，形成含有第一贵金属的第一催化剂层；在所述第一贵金属作为催化剂的作用下蚀刻所述第一沟槽的所述侧壁，在所述第一沟槽的所述侧壁形成多个第一孔，该多个第一孔分别向相对于所述第一沟槽的所述侧壁倾斜的第一方向延伸；在形成了所述多个第一孔的所述基板上形成第一导电层；在所述第一导电层上形成电介质层；以及在所述电介质层上形成第二导电层。
附图说明
图1是概略地表示第一实施方式的电容器的俯视图。
图2是图1所示的电容器的一剖面图。
图3是图1所示的电容器的其他剖面图。
图4是图1所示的电容器的又一其他剖面图。
图5是图1所示的电容器的又一其他剖面图。
图6是图1所示的电容器的又一其他剖面图。
图7是概略地表示图1至图6所示的电容器的制造中的一工序的剖面图。
图8是概略地表示图1至图6所示的电容器的制造中的其他工序的剖面图。
图9是概略地表示图1至图6所示的电容器的制造中的又一其他工序的剖面图。
图10是概略地表示图9的工序的其他剖面图。
图11是概略地表示通过图9以及图10的工序获得的构造的一例的剖面图。
图12是图11所示的构造的其他剖面图。
图13是概略地表示第二实施方式的电容器的剖面图。
图14是概略地表示第三实施方式的电容器的剖面图。
图15是概略地表示图14所示的电容器的一部分的立体图。
图16是概略地表示图14所示的电容器的制造中所使用的设置有沟槽的基板的一例的立体图。
图17是概略地表示图14所示的电容器的制造中的一工序的立体图。
图18是概略地表示通过图14所示的电容器的制造中的其他工序获得的构造的一例的立体图。
图19是概略地表示第四实施方式的电容器的一部分的立体图。
图20是概略地表示第五实施方式的电容器的剖面图。
图21是概略地表示图20所示的电容器的一部分的立体图。
图22是沿着图21所示的电容器的XXII－XXII线的剖面图。
图23是表示图21所示的电容器的截面的显微镜照片。
图24是概略地表示第六实施方式的电容器的一部分的立体图。
具体实施方式
以下，参照附图对实施方式进行详细说明。另外，对发挥相同或类似的功能的构成要素在全部的附图中标注相同的附图标记，并省略重复的说明。
＜第一实施方式＞
图1是概略地表示第一实施方式的电容器的俯视图。图2是沿着图1所示的电容器的II－II线的剖面图。图3是沿着图1所示的电容器的III－III线的剖面图。图4是沿着图1所示的电容器的IV－IV线的剖面图。图5是沿着图1所示的电容器的V－V线的剖面图。图6是沿着图1所示的电容器的VI－VI线的剖面图。
如图2至图6所示，图1至图6所示的电容器1A包括基板10、第一导电层20a、第二导电层20b、以及电介质层50。
另外，在各图中，X方向是与基板10的主面平行的方向，Y方向是与基板10的主面平行且与X方向垂直的方向。另外，Z方向是基板10的厚度方向、即与X方向以及Y方向垂直的方向。
基板10例如是绝缘性基板、半导体基板、或导电性基板。基板10优选是半导体基板。另外，基板10优选是硅基板等含有硅的基板。这样的基板能够进行利用了半导体工艺的加工。
如图2至图6所示，基板10具有第一主面S1、以及作为其背面的第二主面S2。在此，第一主面S1以及第二主面S2分别是第一面以及第二面。
在第一主面S1设置有图1、图2、以及图4至图6所示的第一凹部R1。在此，这些第一凹部R1是具有在X方向上各自延伸的形状的第一沟槽。如图1、图2以及图4所示，第一凹部R1在Y方向上排列。在第一主面S1上，可以设置多个第一凹部R1，也可以仅设置一个第一凹部R1。
在第二主面S2设置有图1、图3、以及图4至图6所示的第二凹部R2。在此，这些第二凹部R2是具有在Y方向上各自延伸的形状的第二沟槽。如图1、图3以及图5所示，第二凹部R2在X方向上排列。在第二主面S2上，可以设置多个第二凹部R2，也可以仅设置一个第二凹部R2。
第一凹部R1的长度方向与第二凹部R2的长度方向相互交叉。在此，第一凹部R1的长度方向与第二凹部R2的长度方向正交。第一凹部R1的长度方向与第二凹部R2的长度方向也可以倾斜地交叉。
另外，第一或第二凹部的“长度方向”是第一或第二凹部向与基板10的厚度方向垂直的平面进行正射影的长度方向。因而，第一凹部R1的长度方向与第二凹部R2的长度方向交叉是指，第一凹部向与基板10的厚度方向垂直的平面进行正射影的长度方向与第二凹部向该平面进行正射影的长度方向交叉。
第一凹部R1的深度D1与第二凹部R2的深度D2之和D1+D2为基板10的厚度T以上。若采用该构成，则第一凹部R1与第二凹部R2在它们交叉的位置彼此相连，形成图6所示的第一贯通孔TH1。
D1+D2的和与厚度T之比(D1+D2)/T优选在1至1.4的范围内，更优选在1.1至1.3的范围内。从增大电容量的观点出发，优选(D1+D2)/T的比例较大。另外，即使从使第一导电层20a以及第二导电层20b中的位于第一凹部R1的侧壁及底面上的部分与位于第二凹部R2的侧壁及底面上的部分的电连接更良好的观点出发，也优选(D1+D2)/T的比例较大。但是，若增大深度D1以及D2，则电容器1A的机械强度降低。
另外，(D1+D2)/T的比例也可以小于1。在该情况下，第一凹部R1与第二凹部R2在它们交叉的位置不会形成图6所示的第一贯通孔TH1。因而，在该情况下，除了设置第一凹部R1以及第二凹部R2之外，还在基板10的某个位置设置第一贯通孔。在该情况下，能够省略第一凹部R1以及第二凹部R2的一方或双方。
第一凹部R1以及第二凹部R2的开口部的尺寸优选为0.3μm以上。另外，第一凹部R1以及第二凹部R2的开口部的尺寸是第一凹部R1以及第二凹部R2的开口部的直径或宽度。在此，第一凹部R1以及第二凹部R2的开口部的尺寸是在相对于它们的长度方向垂直的方向上的尺寸。若减小这些尺寸，则能够实现更大的电容量。但是，若减小这些尺寸，则难以在第一凹部R1以及第二凹部R2内形成包括第一导电层20a、电介质层50以及第二导电层20b在内的层叠构造。
相邻的第一凹部R1间的距离以及相邻的第二凹部R2间的距离优选为0.1μm以上。若减小这些距离，则能够实现更大的电容量。但是，若减小这些距离，则容易产生基板10中的夹在第一凹部R1间的部分以及夹在第二凹部R2间的部分的破损。
第一凹部R1以及第二凹部R2可以具有各种形状。例如，只要第一凹部R1以及第二凹部R2的朝向与Z方向垂直的平面的正射影相互交叉，则可以具有弯曲或弯折的形状，也可以是圆形或正方形。
另外，在此，与第一凹部R1以及第二凹部R2的深度方向平行的截面是矩形状。这些截面也可以不是矩形状。例如，这些截面也可以具有前端变细的形状。
第一贯通孔TH1与第一凹部R1和第二凹部R2的交叉部对应地排列。第一贯通孔TH1分别由第一凹部R1的一部分与第二凹部R2的一部分构成。第一贯通孔TH1分别从第一主面S1延伸至第二主面S2。即，第一贯通孔TH1分别在基板10的厚度方向即Z方向上延伸。
如图2至图6所示，第一导电层20a设置于基板10上。第一导电层20a与基板10一起构成导电基板CS。
为了提高导电性，第一导电层20a由掺杂有杂质的多晶硅、或者镍、铜等的金属或合金构成。第一导电层20a可以具有单层构造，也可以具有多层构造。
第一导电层20a的厚度优选在0.05μm至1μm的范围内，更优选在0.1μm至0.3μm的范围内。若第一导电层20a薄，则有可能在第一导电层20a产生不连续部、或者第一导电层20a的薄层电阻过度地变大。若使第一导电层20a变厚，则有可能难以在第一凹部R1以及第二凹部R2内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。
第一导电层20a包括图2至图4以及图6所示的第一部分P1、图2、图3、图5及图6所示的第二部分P2、图2及图4至图6所示的第三部分P3、以及图3至图6所示的第四部分P4。第一部分P1是第一导电层20a中的设置于第一主面S1上的部分。第二部分P2是第一导电层20a中的设置于第二主面S2上的部分。第三部分P3是第一导电层20a中的设置于第一凹部R1的内表面上的部分。第四部分P4是第一导电层20a中的设置于第二凹部R2的内表面上的部分。
即，第一导电层20a覆盖第一主面S1、第二主面S2、以及第一贯通孔TH1的侧壁。并且，第一导电层20a覆盖第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面。
由图2、图4以及图6可知，第一部分P1以及第三部分P3相互电连接。另外，由图3、图5以及图6可知，第二部分P2以及第四部分P4也相互电连接。而且，第三部分P3以及第四部分P4在图6所示的第一贯通孔TH1的位置相互电连接。
另外，在基板10为硅基板等半导体基板的情况下，第一导电层20a也可以是在硅基板的表面区域高浓度地掺杂有杂质的高浓度掺杂层。在硅基板自身的导电率高的情况下，也能够省略第一导电层20a。在该情况下，基板10的至少表面区域、例如基板10的整体发挥第一导电层20a的作用。
第二导电层20b将电介质层50夹在中间而与第一导电层20a相对。为了提高导电性，第二导电层20b由掺杂有杂质的多晶硅、或者镍、铜等的金属或合金构成。第二导电层20b可以具有单层构造，也可以具有多层构造。
第二导电层20b的厚度优选在0.05μm至1μm的范围内，更优选在0.1μm至0.3μm的范围内。若第二导电层20b薄，则有可能在第二导电层20b产生不连续部、或者第二导电层20b的薄层电阻过度地变大。若第二导电层20b厚，则有时难以将第一导电层20a以及电介质层50形成为足够的厚度。
第二导电层20b包括图2至图4及图6所示的第五部分P5、图2、图3、图5及图6所示的第六部分P6、图2及图4至图6所示的第七部分P7、以及图3至图6所示的第八部分P8。第五部分P5是第二导电层20b中的将第一部分P1夹在中间而与第一主面S1相对的部分。第六部分P6是第二导电层20b中的将第二部分P2夹在中间而与第二主面S2相对的部分。第七部分P7是第二导电层20b中的将第三部分P3夹在中间而与第一凹部R1的内表面相对的部分。第八部分P8是第二导电层20b中的将第四部分P4夹在中间而与第二凹部R2的内表面相对的部分。
即，第二导电层20b将第一导电层20a夹在中间而与第一主面S1、第二主面S2、以及第一贯通孔TH1的侧壁相对。并且，第二导电层20b将第一导电层20a夹在中间而与第一凹部R1的侧壁及底面以及第二凹部R2的侧壁及底面相对。
由图2、图4以及图6可知，第五部分P5以及第七部分P7相互电连接。由图3、图5以及图6可知，第六部分P6以及第八部分P8也相互电连接。而且，第七部分P7以及第八部分P8在图6所示的第一贯通孔TH1的位置相互电连接。
另外，在图2至图6中，以第一凹部R1以及第二凹部R2被第一导电层20a、第二导电层20b以及电介质层50完全填埋的方式设置有第二导电层20b。第二导电层20b也可以是对第一导电层20a保形(conformal)的层。即，第二导电层20b可以是具有大致均匀的厚度的层。在该情况下，第一凹部R1以及第二凹部R2不被第一导电层20a、第二导电层20b以及电介质层50完全填埋。
在第二导电层20b设置有多个贯通孔。在此，这些贯通孔设置于第二导电层20b中的将第一导电层20a以及电介质层50夹在中间而与第一主面相对的部分、并且是与第一凹部R1和第二凹部R2的交叉部对应的位置。在第二导电层20b，也可以在其他位置设置贯通孔。另外，在第二导电层20b也可以仅设置一个贯通孔。
电介质层50夹在第一导电层20a与第二导电层20b之间。电介质层50是对第一导电层20a保形的层。电介质层50将第一导电层20a与第二导电层20b彼此电绝缘。
电介质层50例如由无机电介质构成。作为无机电介质，虽然也能够使用铁电体，但优选的是，例如硅氮化物、硅氧化物、硅氧氮化物、钛氧化物以及钽氧化物等顺电体(日语：常誘電体)。这些顺电体因温度引起的介电常数的变化小。因此，若将顺电体用于电介质层50，则能够提高电容器1A的耐热性。
电介质层50的厚度优选在0.005μm至0.5μm的范围内，更优选在0.01μm至0.1μm的范围内。若电介质层50薄，则有可能在电介质层50产生不连续部，第一导电层20a与第二导电层20b发生短路。另外，若使电介质层50变薄，则即使不发生短路，耐压也变低，在施加了电压时发生短路的可能性提高。若使电介质层50变厚，则耐压变高但电容量变小。
在电介质层50设置有多个贯通孔。电介质层50的贯通孔与第二导电层20b的贯通孔相连。
该电容器1A还包括图1至图6所示的绝缘层60、图1、图2、图4及图6所示的电极70a及70b、以及图1所示的焊盘70c及70d。
绝缘层60将第一导电层20a的一部分、第二导电层20b的一部分以及电介质层50的一部分夹在中间而与第一主面S1相对。具体而言，绝缘层60覆盖第二导电层20b的第五部分P5以及第七部分P7。
绝缘层60包括第一绝缘层61与第二绝缘层62。
第一绝缘层61覆盖第二导电层20b的第五部分P5以及第七部分P7。第一绝缘层61还覆盖设置于第二导电层20b的贯通孔的侧壁、以及设置于电介质层50的贯通孔的侧壁。第一绝缘层61例如由硅氮化物等无机绝缘体构成。
第二绝缘层62覆盖第一绝缘层61。第二绝缘层62例如由聚酰亚胺等有机绝缘体构成。
绝缘层60可以具有多层构造，也可以具有单层构造。
在绝缘层60设置有多个贯通孔。这些贯通孔的一部分经由设置于第二导电层20b的贯通孔而与设置于电介质层50的贯通孔相连，并与它们一起形成第一接触孔。设置于绝缘层60的贯通孔的剩余部分被设置于在Y方向上相邻的第一接触孔的中间位置，并形成第二接触孔。
电极70a设置于绝缘层60上。电极70a是梳状电极。电极70a具有在X方向上各自延伸、在Y方向上排列的梳齿部。电极70b的梳齿部与电极70a的梳齿部在Y方向上交替地排列。电极70a在此为第二电极。电极70a填埋第二接触孔。电极70a与第二导电层20b电连接。在此，电极70a为梳状电极，但电极70a也可以具有其他形状。
电极70b设置于绝缘层60上。电极70b为梳状电极。电极70b具有在X方向上各自延伸、在Y方向上排列的梳齿部。电极70b在此为第一电极。电极70b填埋第一接触孔。电极70b与第一导电层20a电连接。在此，电极70b为梳状电极，电极70b也可以具有其他形状。
焊盘70c设置于绝缘层60上。焊盘70c与电极70a电连接。
焊盘70d设置于绝缘层60上。焊盘70d与电极70b电连接。
电极70a及70b以及焊盘70c及70d具有层叠构造，该层叠构造包括未图示的阻挡层、第一金属层71以及第二金属层72。阻挡层例如由钛构成。第一金属层71设置于阻挡层上。第一金属层71例如由铜构成。第二金属层72覆盖第一金属层71的上表面以及端面。第二金属层72例如由镍或镍合金层与金层的层叠膜构成。能够省略阻挡层以及第二金属层72。
该电容器1A例如通过以下的方法来制造。
图7是概略地表示图1至图6所示的电容器的制造中的第一催化剂层形成工序的剖面图。图8是概略地表示图1至图6所示的电容器的制造中的第二催化剂层形成工序的剖面图。图9是概略地表示图1至图6所示的电容器的制造中的蚀刻工序的剖面图。图10是概略地表示图1至图6所示的电容器的制造中的蚀刻工序的其他剖面图。图11是概略地表示通过图9以及图10的蚀刻工序获得的构造的一例的剖面图。图12是图11所示的构造的其他剖面图。
在该方法中，首先，准备图7所示的基板10。在此，作为一例，设基板10为单晶硅晶片。单晶硅晶片的面方位并未特别限定，在本例中，使用第一主面S1为(100)面的硅晶片。作为基板10，也能够使用第一主面S1为(110)面的硅晶片。
接下来，通过MacEtch(Metal-Assisted Chemical Etching：金属辅助的化学蚀刻)，在基板10形成第一贯通孔TH1。
即，首先，如图7以及图8所示那样，在基板10上形成含有第一贵金属的第一催化剂层80a及80b。第一催化剂层80a及80b形成为，分别局部地覆盖第一主面S1以及第二主面S2。
具体而言，首先，在基板10的第一主面S1上形成第一掩模层90a。
第一掩模层90a在与第一凹部R1对应的位置开设有开口。第一掩模层90a防止第一主面S1中的被第一掩模层90a覆盖的部分与后述的贵金属接触。
作为第一掩模层90a的材料，例如可列举出聚酰亚胺、氟树脂、苯酚树脂、丙烯酸树脂以及酚醛树脂等有机材料、或氧化硅以及氮化硅等无机材料。
第一掩模层90a例如能够通过现有的半导体工艺来形成。由有机材料构成的第一掩模层90a例如能够通过光刻来形成。由无机材料构成的第一掩模层90a例如能够通过基于气相沉积法的无机材料层的成膜、基于光刻的掩模的形成、以及基于蚀刻的无机材料层的图案化来成形。或者，由无机材料构成的第一掩模层90a能够通过基板10的表面区域的氧化或氮化、基于光刻的掩模形成、以及基于蚀刻的氧化物或氮化物层的图案化来形成。能够省略第一掩模层90a。
接下来，在第一主面S1中的未被第一掩模层90a覆盖的区域上形成催化剂层80a。催化剂层80a例如是含有贵金属的不连续层。在此，作为一例，设催化剂层80a为由含有贵金属的催化剂粒子81a构成的粒状层。
贵金属例如是金、银、白金、铑、钯以及钌的一个以上。催化剂层80a以及催化剂粒子81a也可以还含有钛等贵金属以外的金属。
催化剂层80a例如能够通过电解镀、还原镀、或置换镀来形成。催化剂层80a也可以使用含有贵金属粒子的分散液的涂覆、或者蒸镀以及溅射等气相沉积法来形成。在这些方法之中，置换镀由于能够使贵金属直接且均匀地析出在第一主面S1中的未被第一掩模层90a覆盖的区域，因此特别优选。
接下来，如图8所示，在基板10的第二主面S2上形成第二掩模层90b。
第二掩模层90b在与第二凹部R2对应的位置开设有开口。第二掩模层90b防止第二主面S2中的被第二掩模层90b覆盖的部分与贵金属接触。
作为第二掩模层90b的材料，例如能够使用关于第一掩模层90a所例示的材料。第二掩模层90b例如能够通过与关于第一掩模层90a已经叙述的方法相同的方法来形成。
接下来，在第二主面S2中的未被第二掩模层90b覆盖的区域上形成催化剂层80b。催化剂层80b例如是含有贵金属的不连续层。在此，作为一例，设催化剂层80b是由含有贵金属的催化剂粒子81b构成的粒状层。
在催化剂层80b以及催化剂粒子81b的材料中，例如能够使用关于催化剂层80a以及催化剂粒子81a所例示的材料。催化剂层80b例如能够通过与关于催化剂层80a已经叙述的方法相同的方法来形成。
另外，也可以在第一主面S1上形成第一掩模层90a之后，在第二主面S2上形成第二掩模层90b，接着，形成催化剂层80a以及催化剂粒子81a，之后，形成催化剂层80b以及催化剂粒子81b。或者，也可以在第一主面S1上形成第一掩模层90a之后，在第二主面S2上形成第二掩模层90b，之后，使基板浸渍于电镀液，同时形成催化剂层80a以及催化剂粒子81a与催化剂层80b以及催化剂粒子81b。
接下来，在贵金属作为催化剂的作用下蚀刻基板10，在基板10形成图6所示的第一贯通孔TH1。
具体而言，如图9以及图10所示，用蚀刻剂100蚀刻基板10。例如，使基板10浸渍于液状的蚀刻剂100，并使蚀刻剂100与基板10接触。
蚀刻剂100含有氧化剂与氟化氢。
蚀刻剂100中的氟化氢的浓度优选在1mol/L至20mol/L的范围内，更优选在5mol/L至10mol/L的范围内，进一步优选在3mol/L至7mol/L的范围内。在氟化氢浓度低的情况下，难以实现高的蚀刻速率。在氟化氢浓度高的情况下，有可能产生过度的侧面蚀刻。
氧化剂例如能够从过氧化氢、硝酸、AgNO3、KAuCl4、HAuCl4、K2PtCl6、H2PtCl6、Fe(NO3)3、Ni(NO3)2、Mg(NO3)2、Na2S2O8、K2S2O8、KMnO4以及K2Cr2O7中选择。由于不产生有害的副产物，也不产生半导体元件的污染，因此作为氧化剂优选过氧化氢。
蚀刻剂100中的氧化剂的浓度优选在0.2mol/L至8mol/L的范围内，更优选在2mol/L至4mol/L的范围内，进一步优选在3mol/L至4mol/L的范围内。
蚀刻剂100也可以还含有缓冲剂。缓冲剂例如含有氟化氨以及氨的至少一方。根据一例，缓冲剂是氟化氨。根据其他例子，缓冲剂是氟化氨与氨的混合物。
蚀刻剂100也可以还含有水等其他成分。
在使用了这样的蚀刻剂100的情况下，仅在基板10中的与第一催化剂粒子81a或第二催化剂粒子82b接近的区域，基板10的材料在此为硅被氧化。然后，由此产生的氧化物被氢氟酸溶解去除。因此，仅与第一催化剂粒子81a或第二催化剂粒子82b接近的部分被选择性地蚀刻。
第一催化剂粒子81a在蚀刻进展的同时向第二主面S2移动，因此进行与上述相同的蚀刻。其结果，如图9所示，在第一催化剂层80a的位置，蚀刻从第一主面S1向第二主面S2，在相对于第一主面S1垂直的方向上前进。
另一方，第二催化剂粒子81b在蚀刻进展的同时向第一主面S1移动，因此进行与上述相同的蚀刻。其结果，如图10所示，在第二催化剂层80b的位置，蚀刻从第二主面S2向第一主面S1，在相对于第二主面S2垂直的方向上前进。
这样，如图11以及图12所示，在第一主面S1形成第一凹部R1，并且在第二主面S2形成第二凹部R2。若第一凹部R1的深度D1与第二凹部R2的深度D2之和D1+D2为基板10的厚度T以上，则第一凹部R1与第二凹部R2在它们交叉的位置处彼此相连，形成图6所示的第一贯通孔TH1。
之后，从基板10去除第一掩模层90a及第二掩模层90b以及催化剂层80a及80b。也可以不将第一掩模层90a及第二掩模层90b以及催化剂层80a及80b的一个以上从基板10去除。
接下来，在基板10上形成图2至图6所示的第一导电层20a。由多晶硅构成的第一导电层20a例如能够通过LPCVD(low pressure chemical vapor deposition：低压化学气相沉积)来形成。由金属构成的第一导电层20a例如能够通过电解镀、还原镀、或置换镀来形成。
电镀液是含有被镀金属的盐在内的液体。作为电镀液，能够使用含有五水硫酸铜与硫酸在内的硫酸铜电镀液、含有焦磷酸铜与焦磷酸钾在内的焦磷酸铜电镀液以及含有氨基磺酸镍与硼在内的氨基磺酸镍电镀液等一般的电镀液。
第一导电层20a优选的是，通过使用了含有被镀金属的盐、表面活性剂以及超临界或亚临界状态的二氧化碳在内的电镀液的镀覆法来形成。在该镀覆法中，使表面活性剂介于由超临界二氧化碳构成的粒子与由含有被镀金属的盐在内的溶液构成的连续相之间。即，在电镀液中，使表面活性剂形成胶束(micelle)，超临界二氧化碳被这些胶束获取。
在通常的镀覆法中，有时向第一凹部R1以及第二凹部R2的底部附近的被镀金属的供给不充分。这在第一凹部R1的深度D1与宽度或直径W1之比D1/W1、第二凹部R2的深度D2与宽度或直径W2之比D2/W2较大的情况下，尤其显著。
即使是狭窄的间隙，获取了超临界二氧化碳的胶束也能够容易地进入。而且，伴随着这些胶束的移动，含有被镀金属的盐的溶液也移动。因此，通过使用了含有被镀覆金属的盐、表面活性剂以及超临界或亚临界状态的二氧化碳在内的电镀液的镀覆法，能够容易地形成厚度均匀的第一导电层20a。
接下来，在第一导电层20a上形成电介质层50。电介质层50例如能够通过CVD(chemical vapor deposition：化学气相沉积)来形成。或者，电介质层50能够通过使第一导电层20a的表面氧化、氮化、或氮氧化来形成。
接着，在电介质层50上形成第二导电层20b。第二导电层20b例如能够通过与关于第一导电层20a已经叙述的方法相同的方法来形成。第二导电层20b也优选的是，通过使用了含有被镀金属的盐、表面活性剂以及超临界或亚临界状态的二氧化碳在内的电镀液的镀覆法来形成。
接下来，在由第二导电层20b与电介质层50构成的层叠体形成多个贯通孔。在此，这些贯通孔在上述层叠体中的将第一导电层20a夹在中间而与第一主面相对的部分、并且是与第一凹部R1和第二凹部R2的交叉部对应的位置形成。这些贯通孔例如能够通过基于光刻的掩模的形成、以及基于蚀刻的图案化来成形。
接着，在第二导电层20b的第五部分P5以及第七部分P7上形成第一绝缘层61。第一绝缘层61例如能够通过CVD来形成。
之后，在第一绝缘层61上形成第二绝缘层62。在第二绝缘层62上，在设置于上述层叠体的贯通孔的位置设置贯通孔。在使用感光性树脂作为第二绝缘层62的材料的情况下，能够利用光刻来获得具有贯通孔的第二绝缘层62。
接下来，将第二绝缘层62用作蚀刻掩模，对第一绝缘层61进行蚀刻。由此，去除第一绝缘层61中的覆盖第一导电层20a的部分。
接着，依次形成第一金属层71以及第二金属层72。第一金属层71以及第二金属层72例如能够通过基于溅射或镀覆的成膜与光刻的组合来形成。
在该电容器1A中，包括第一导电层20a、电介质层50以及第二导电层20b在内的层叠构造不仅设置在第一主面S1上，还设置在第二主面S2上以及第一贯通孔TH1内。因此，该电容器1A可以实现大的电容量。
另外，在该电容器1A中，第一凹部R1以及第二凹部R2为沟槽。上述的层叠构造也设置在沟槽的侧壁及底面上。因此，该电容器1A尤其能够实现较大的电容量。
例如，在第一凹部R1以及第二凹部R2的深度为100μm、宽度为1μm、相邻的第一凹部R1间的距离以及相邻的第二凹部R2间的距离均为1μm、作为电介质层50而使用了厚度0.02μm的硅氧化膜的情况下，若使电容器1A的厚度约为0.2mm，则可以实现约650nF/mm2的电容密度。
另外，在该电容器1A中，第一凹部R1以及第二凹部R2相互交叉，它们的深度之和D1+D2为基板10的厚度T以上。因此，若形成第一凹部R1以及第二凹部R2，则在它们交叉的位置产生第一贯通孔TH1。即，与将D1+D2之和比厚度T小的第一凹部R1以及第二凹部R2分别简单地形成在第一主面S1以及第二主面S2的情况不同，除了形成第一凹部R1以及第二凹部R2的工序之外，无需进行另外形成第一贯通孔TH1的工序。
而且，在该电容器1A中，利用第一贯通孔TH1进行上述层叠构造中的位于第一主面S1上的部分与位于第二主面S2上的部分的电连接。因此，能够将电极70a及70b这两方配置于电容器1A的单侧。即，与将D1+D2之和比厚度T小的第一凹部R1以及第二凹部R2分别简单地形成在第一主面S1以及第二主面S2的情况不同，无需在第二主面S2上形成电极70a及70b、或与其类似的布线，因此能够大幅减少工序数量。而且，采用了这种构成的电容器1A容易安装于布线基板等。
＜第二实施方式＞
图13是概略地表示第二实施方式的电容器的剖面图。
图13所示的电容器1B除了采用以下的构成以外，与第一实施方式的电容器1A相同。
即，该电容器1B代替电介质层50而包括第一电介质层50a。第一电介质层50a与第一实施方式的电容器1A的电介质层50相同。
另外，在电容器1B中，第二导电层20b是对第一导电层20a保形的层。
而且，电容器1B还包括第二电介质层50b与第三导电层20c。
第二电介质层50b设置于第二导电层20b上。第二电介质层50b是对第一导电层20a保形的层。第二电介质层50b例如能够采用与第一电介质层50a相同的构成。
第三导电层20c设置于第二电介质层50b上。第三导电层20c例如能够采用与第二导电层20b相同的构成。
另外，在该电容器1B中，电极70a及70b以及图1所示的焊盘70c及70d由除了第一金属层71以及第二金属层72之外还包括第三金属层73的层叠体构成。在第三金属层73中，例如能够采用与第一金属层71相同的构成。
此外，在该电容器1B中，电极70a不与第二导电层20b接触，其梳齿部的一部分与第一导电层20a接触，其梳齿部的其他一部分与第三导电层20c接触。即，第一导电层20a与第三导电层20c相互电连接。而且，在该电容器1B中，电极70b不与第一导电层20a以及第三导电层20c接触，其梳齿部与第二导电层20b接触。即，在该电容器1B中，电极70a为第一电极，电极70b为第二电极。
该电容器1B起到与上述关于电容器1A的效果相同的效果。
此外，在该电容器1B中，第一导电层20a、第一电介质层50a、第二导电层20b、第二电介质层50b以及第三导电层20c形成层叠构造。即，在该电容器1B中，与电容器1A相比，更多的导电层将电介质层夹在中间地被层叠。因此，该电容器1B可以实现更大的电容量。
例如，在第一凹部R1以及第二凹部R2的深度为100μm、宽度为1μm、相邻的第一凹部R1间的距离以及相邻的第二凹部R2间的距离均为1μm、作为第一电介质层50a以及第二电介质层50b而使用了厚度0.02μm的硅氧化膜的情况下，若使电容器1B的厚度约为0.2mm，则可以实现约1300nF/mm2的电容密度。
＜第三实施方式＞
图14是概略地表示第三实施方式的电容器的剖面图。图15是概略地表示图14所示的电容器的一部分的立体图。另外，在图15中，描绘了从图14所示的电容器1C中省略了电极70b、电极70a、绝缘层60、以及第二导电层20b而得到的构造。
图14所示的电容器1C除了采用以下的构成以外，与第一实施方式的电容器1A相同。
即，在该电容器1C中，省略了第二凹部R2。即，该电容器1C不具有图6所示的第一贯通孔TH1。
取而代之，在该电容器1C中，如图15所示那样，在基板10中的分别被相邻的两个第一凹部R1夹着的一个以上的部分，设置有将相邻的两个第一凹部R1的一方与另一方相连的一个以上的第二贯通孔TH2。即，在该电容器1C中，相邻的两个第一凹部R1中的一方的第一凹部R1的侧壁相当于第一面，另一方的第一凹部R1的侧壁相当于第二面。
另外，在该电容器1C中，包括第一导电层20a、电介质层50以及第二导电层20b在内的层叠构造不仅设置在第一主面S1以及第一凹部R1的侧壁及底面上，还设置在第二贯通孔TH2的侧壁上。即，第一导电层20a除了第一主面S1以及第一凹部R1的侧壁及底面之外，还覆盖第二贯通孔TH2的侧壁。另外，第二导电层20b除了隔着第一导电层20a而与第一主面S1以及第一凹部R1的侧壁及底面相对之外，还与第二贯通孔TH2的侧壁相对。
第二贯通孔TH2的平均直径优选为0.3μm以上。若减小第二贯通孔TH2的直径，则能够配置更多的第二贯通孔TH2，因此，能够实现更大的电容量。但是，若过度地减小第二贯通孔TH2的直径，则有可能难以在第二贯通孔TH2内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。
第二贯通孔TH2的开口部的合计面积占第一凹部R1的侧壁的面积的比例(以下，称为开口率)优选在30％至90％的范围内，并优选在50％至90％的范围内。另外，设置于第一凹部R1的侧壁的第二贯通孔TH2的数量与该侧壁的面积之比(以下，称为孔密度)优选在0.4个/μm2至20个/μm2的范围内，更优选在2个/μm2至8个/μm2的范围内。
若增大开口率以及孔密度，则能够实现更大的电容量。但是，若过度地增大开口率以及孔密度，则有可能难以在第二贯通孔TH2内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。
相邻的第一凹部R1间的距离优选为0.1μm以上，更优选为2μm以上。若增大该距离，则能够实现更大的电容量。但是，由于电容量相对于该距离的增加率是伴随着距离的增大而逐渐地变小的，因此过度地增大上述的距离是无效的。另外，在增大了该距离的情况下，可能难以在第二贯通孔TH2内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。
该电容器1C例如通过以下的方法来制造。
图16是概略地表示在图14所示的电容器的制造中使用的、设置有沟槽的基板的一例的立体图。图17是概略地表示图14所示的电容器的制造中的催化剂层形成工序的立体图。图18是概略地表示通过图14所示的电容器的制造中的蚀刻工序获得的构造的一例的立体图。
在该方法中，首先，如图16所示那样，准备将多个第一凹部R1设置于第一主面S1的基板10。第一凹部R1例如通过边参照图7至图12边说明的MacEtch来形成。
接下来，通过MacEtch，在基板10形成第二贯通孔TH2。
即，首先，如图17所示那样，使催化剂粒子81a堆积于第一凹部R1的侧壁。催化剂粒子81a的堆积以在催化剂粒子81a间产生足够大小的间隙的方式进行。
另外，在第一凹部R1的底面、第一主面，也可以使催化剂粒子81a堆积，但不一定需要使其堆积。因而，也可以在催化剂粒子81a的堆积之前，以覆盖第一凹部R1的底面、第一主面的方式形成未图示的掩模层。
接下来，在贵金属作为催化剂的作用下蚀刻基板10，在基板10形成图18所示的第二贯通孔TH2。具体而言，用蚀刻剂蚀刻基板10。例如，使基板10浸渍于液状的蚀刻剂，并使蚀刻剂与基板10接触。作为蚀刻剂，能够使用第一实施方式中所说明的蚀刻剂。
由于催化剂粒子81a以在它们之间产生足够大小的间隙的方式堆积，因此在第一凹部R1的侧壁形成多个凹部。这些凹部伴随着蚀刻的进展而深度增大，最终成为第二贯通孔TH2。如以上这样，获得图18所示的构造。
另外，若能够在形成于第一凹部R1的侧壁的凹部内且它们的侧壁上，在之后形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造，则该层叠构造在形成于第一凹部R1的侧壁的凹部内构成电容器。因而，形成于第一凹部R1的侧壁的凹部的一个以上也可以不一定是贯通孔。
之后，通过与第一实施方式中所说明的方法相同的方法，形成第一导电层20a、电介质层50、第二导电层20b、绝缘层60、电极70a及70b等。这样，获得电容器1C。
在该电容器1C中，设置有第一凹部R1，在第一凹部R1的侧壁设置有第二贯通孔TH2。而且，第一导电层20a、电介质层50以及第二导电层20b的层叠构造不仅设置在第一主面S1以及第一凹部R1的侧壁及底面上，还设置在第二贯通孔TH2的侧壁上。因此，该电容器1C可以实现大的电容量。
例如，在第一凹部R1的深度为100μm、宽度为1μm、相邻的第一凹部R1间的距离为1μm、第一凹部R1的侧壁中的开口率为30％、孔密度为2个/μm2、作为电介质层50而使用了厚度0.02μm的硅氧化膜的情况下，若使电容器1C的厚度约为0.2mm，则可以实现约500nF/mm2的电容密度。
＜第四实施方式＞
图19是概略地表示第四实施方式的电容器的一部分的立体图。
第四实施方式的电容器除了采用以下的构成以外，与第一实施方式的电容器1A相同。
即，在该电容器中，在基板10中的分别被相邻的两个第一凹部R1夹着的一个以上的部分，设置有将相邻的两个第一凹部R1的一方与另一方相连的一个以上的第二贯通孔TH2。即，在该电容器中，相邻的两个第一凹部R1中的一方的第一凹部R1的侧壁相当于第一面，另一方的第一凹部R1的侧壁相当于第二面。
另外，在该电容器中，在基板10中的分别被相邻的两个第二凹部R2夹着的一个以上的部分，设置有将相邻的两个第二凹部R2的一方与另一方相连的一个以上的第三贯通孔TH3。即，在该电容器中，相邻的两个第二凹部R2中的一方的第二凹部R2的侧壁也相当于第一面，另一方的第二凹部R2的侧壁也相当于第二面。
并且，在该电容器中，包括第一导电层20a、电介质层50以及第二导电层20b在内的层叠构造不仅设置在第一主面S1、第二主面S2、第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面上，还设置在第二贯通孔TH2的侧壁以及第三贯通孔TH3的侧壁上。即，第一导电层20a除了第一主面S1、第二主面S2、第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面之外，还覆盖第二贯通孔TH2的侧壁以及第三贯通孔TH3的侧壁。另外，第二导电层20b除了隔着第一导电层20a而与第一主面S1、第二主面S2、以及第一凹部R1的侧壁及底面相对之外，还与第二贯通孔TH2的侧壁以及第三贯通孔TH3的侧壁相对。
第二贯通孔TH2的平均直径以及第三贯通孔TH3的平均直径优选的是，处于第三实施方式中关于第二贯通孔TH2记载过的范围内。
第二贯通孔TH2的开口部的合计面积占第一凹部R1的侧壁的面积的比例优选的是，处于第三实施方式中关于第一凹部R1的侧壁记载过的开口率的范围内。另外，第三贯通孔TH3的开口部的合计面积占第二凹部R2的侧壁的面积的比例也优选的是，处于第三实施方式中关于第一凹部R1的侧壁记载过的开口率的范围内。
设置于第一凹部R1的侧壁的第二贯通孔TH2的数量与该侧壁的面积之比优选的是，处于第三实施方式中记载过的孔密度的范围内。另外，设置于第二凹部R2的侧壁的第三贯通孔TH3的数量与该侧壁的面积之比也优选的是，处于第三实施方式中记载过的孔密度的范围内。
相邻的第一凹部R1间的距离以及相邻的第二凹部R2间的距离优选的是，处于第三实施方式中关于相邻的第一凹部R1间的距离记载过的范围内。
第四实施方式的电容器例如能够通过在第一实施方式的电容器1A的制造中进行用于形成第二贯通孔TH2以及第三贯通孔TH3的工序来获得。第二贯通孔TH2以及第三贯通孔TH3例如能够通过在第三实施方式中说明过的方法来形成。
即，首先，在基板10的第一主面S1形成多个第一凹部R1，并且在基板10的第二主面S2形成多个第二凹部R2。第一凹部R1以及第二凹部R2例如通过第一实施方式中说明过的MacEtch来形成。
接下来，在基板10上，以局部地覆盖第一凹部R1的侧壁与第二凹部R2的侧壁的方式，形成含有第二贵金属的第二催化剂层。
接着，在第二贵金属作为催化剂的作用下蚀刻基板10，在基板10中的分别被相邻的两个第一凹部R1夹着的一个以上的部分形成第二贯通孔TH2，并且在基板10中的分别被相邻的两个第二凹部R2夹着的一个以上的部分形成第三贯通孔TH3。
另外，在上述的形成第二贯通孔TH2以及第三贯通孔TH3的过程中，也有时会形成直径比优选直径小的孔或非贯通孔。它们之后被第一导电层20a、电介质层50以及第二导电层20b的某个填埋、或在这些位置处第一导电层20a、电介质层50以及第二导电层20b保形地被成膜。
之后，通过与第一实施方式中说明过的方法相同的方法，形成第一导电层20a、电介质层50、第二导电层20b、绝缘层60、电极70a及70b等。这样，获得第四实施方式的电容器。
在该电容器中，设置有第一凹部R1以及第二凹部R2，在第一凹部R1的侧壁以及第二凹部R2的侧壁分别设置有第二贯通孔TH2以及第三贯通孔TH3。而且，第一导电层20a、电介质层50以及第二导电层20b的层叠构造不仅设置在第一主面S1、第二主面、第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面上，还设置在第二贯通孔TH2的侧壁以及第三贯通孔TH3的侧壁上。因此，该电容器1C可以实现大的电容量。
另外，在该电容器中，第一凹部R1以及第二凹部R2为沟槽。上述的层叠构造也设置在沟槽的侧壁及底面上。因此，该电容器尤其可以实现大的电容量。
例如，在第一凹部R1以及第二凹部R2的深度为100μm、宽度为1μm、相邻的第一凹部R1间的距离以及相邻的第二凹部R2间的距离均为1μm、第二贯通孔TH2以及第三贯通孔TH3在第一凹部R1的侧壁以及第二凹部R2的侧壁的各个中的开口率为30％、孔密度为2个/μm2、作为电介质层50而使用了厚度0.02μm的硅氧化膜的情况下，若使电容器的厚度约为0.2mm，则可以实现约1000nF/mm2的电容密度。
另外，在该电容器中，第一凹部R1以及第二凹部R2相互交叉，它们的深度之和D1+D2为基板10的厚度T以上。因此，若形成第一凹部R1以及第二凹部R2，则在它们交叉的位置处产生第一贯通孔TH1。即，与将D1+D2之和比厚度T小的第一凹部R1以及第二凹部R2分别简单地形成在第一主面S1以及第二主面S2的情况不同，除了形成第一凹部R1以及第二凹部R2的工序之外，无需进行另外形成第一贯通孔TH1的工序。
而且，在该电容器中，利用第一贯通孔TH1进行上述层叠构造中的位于第一主面S1上的部分与位于第二主面S2上的部分的电连接。因此，能够将图1所示的电极70a及70b这两方配置于电容器的单侧。即，与将D1+D2之和比厚度T小的第一凹部R1以及第二凹部R2分别简单地形成在第一主面S1以及第二主面S2的情况不同，无需在第二主面S2上形成电极70a及70b或与其类似的布线，因此能够大幅减少工序数量。并且，采用了这种构成的电容器容易安装于布线基板等。
＜第五实施方式＞
图20是概略地表示第五实施方式的电容器的剖面图。图21是概略地表示图20所示的电容器的一部分的立体图。图22是沿着图21所示的电容器的XXII－XXII线的剖面图。另外，在图21中，描绘了从图20所示的电容器1D中省略了电极70b、电极70a、绝缘层60、以及第二导电层20b后的构造。
图20所示的电容器1D除了采用以下的构成以外，与第三实施方式的电容器1C相同。
即，在该电容器1D中，如图21所示，在第一凹部R1的侧壁代替多个第二贯通孔TH2而设置有多个第一孔H1以及多个第二孔H2。
如图22所示，第一孔H1分别向相对于第一凹部R1的侧壁倾斜的第一方向D1延伸。即，第一孔H1的长度方向或深度方向相互平行，且相对于第一凹部R1的侧壁倾斜。
第一孔H1的各个也可以是从两个以上的第一凹部R1的相邻的两个中的一方起延伸且不到达另一方的盲孔。或者，第一孔H1的各个也可以是将两个以上的第一凹部R1的相邻的两个的一方与另一方相连的贯通孔。或者，也可以是，第一孔H1的一个以上为盲孔，剩余的第一孔H1为贯通孔。
第二孔H2分别向与第一方向D1交叉的第二方向D2延伸。即，第二孔H2的长度方向或深度方向相互平行，且相对于第一凹部R1的侧壁倾斜。第二孔H2的各个可以与第一孔H1的一个以上相连，也可以不相连。另外，第二孔H2的各个可以与第一孔H1的一个以上交叉，也可以不交叉。
第二孔H2的各个也可以是从两个以上的第一凹部R1的相邻的两个的一方起延伸且不到达另一方的盲孔。或者，第二孔H2的各个也可以是将两个以上的第一凹部R1的相邻的两个的一方与另一方相连的贯通孔。或者，也可以是，第二孔H2的一个以上为盲孔，剩余的第二孔H2为贯通孔。
另外，如图20至图22所示，在该电容器1D中，包括第一导电层20a、电介质层50以及第二导电层20b在内的层叠构造不仅设置在第一主面S1以及第一凹部R1的侧壁及底面上，还设置在第一孔H1的侧壁以及第二孔H2的侧壁上。即，第一导电层20a除了第一主面S1以及第一凹部R1的侧壁及底面之外，还覆盖第一孔H1的侧壁以及第二孔H2的侧壁。另外，第二导电层20b除了隔着第一导电层20a而与第一主面S1以及第一凹部R1的侧壁及底面相对之外，还与第一孔H1的侧壁以及第二孔H2的侧壁相对。
在该电容器1D中，在第一凹部R1的侧壁设置有第一孔H1。因而，该电容器1D的基板10与在第一凹部R1的侧壁未设置孔的基板相比，具有更大的表面积。
另外，这些第一孔H1分别向相对于第一凹部R1的侧壁倾斜的第一方向D1延伸。因此，该电容器1D的基板10，与在第一凹部R1的侧壁设置有向相对于第一凹部R1的侧壁垂直的方向延伸的孔的基板相比，具有更大的表面积。
而且，在该电容器1D中，第一导电层20a、电介质层50以及第二导电层20b的层叠构造不仅设置在第一主面S1以及第一凹部R1的侧壁及底面上，还设置在第一孔H1的侧壁上。
因而，该电容器1D与在第一凹部R1的侧壁未设置孔的电容器相比，可以实现更大的电容量。另外，该电容器1D与设置有向相对于第一凹部R1的侧壁垂直的方向延伸的孔的电容器相比，可以实现更大的电容量。
例如，在第一凹部R1的侧壁的开口率为80％、第一导电层20a的厚度为100nm、每1μm2的第一孔H1的数量为几个左右的情况下，能够使第一方向D1与第一凹部R1的侧壁所成的角度为45°时的第一导电层20a的表面积是该角度为90°时的第一导电层20a的表面积的约1.36倍。由此可知，第一方向D1相对于第一凹部R1的侧壁倾斜的电容器与第一方向D1相对于第一凹部R1的侧壁垂直的电容器相比，可以实现更大的电容量。
另外，在该电容器1D中，在第一凹部R1的侧壁还设置有第二孔H2。若除了第一孔H1之外还设置第二孔H2，则能够实现更大的电容量。
而且，在该电容器1D中，第一孔H1的长度方向相互平行，第二孔H2的长度方向也相互平行。因此，难以产生由第一孔H1彼此相连、第二孔H2彼此相连而引起的机械强度的降低。
因而，根据该构造，能够实现大的电容量与高的机械强度。
第一方向D1与第一凹部R1的侧壁所成的角度以及第二方向D2与第一凹部R1的侧壁所成的角度分别优选在10°至80°的范围内，更优选在30°至60°的范围内。若减小该角度，则电容器1D的机械强度变低。若增大该角度，则与倾斜第一方向D1、第二方向D2相伴地，电容量的增加变小。
第一方向D1与第二方向D2所成的角度优选在20°至160°的范围内，更优选在60°至120°的范围内。特别优选的是，第一方向D1与第二方向D2正交。若过度地减小或增大该角度，则电容器1D的机械强度变低。
在第一凹部R1的侧壁，除了第一孔H1以及第二孔H2之外，也可以还设置有分别向一个方向延伸、且长度方向与第一方向D1以及第二方向D2不同的其他孔。例如，在第一凹部R1的侧壁，作为这样的其他孔，也可以还设置有长度方向相互平行且该长度方向与第一方向D1及第二方向D2交叉的多个孔、以及长度方向相互平行且该长度方向与第一方向D1、
第二方向D2及先前的孔的长度方向交叉的多个孔。
图23是表示图21所示的电容器的截面的显微镜照片。图23的显微镜照片是与图22对应的截面的显微镜照片。在图23中，纵向为X方向，横向为Y方向。
图23的显微镜照片具有(001)面作为主面，示出了与将长度方向与＜100＞轴平行的第一凹部R1设置于先前的主面的单晶硅晶片的(001)面平行的截面。上述的第一方向D1以及第二方向D2分别是与图23中的＜110＞轴以及＜－110＞轴平行的方向。这样，第一方向D1以及第二方向D2正交的结构在实现大的电容量与高的机械强度的方面是特别有利的。
第一孔H1的平均直径以及第二孔H2的平均直径的各个优选的是，处于第三实施方式中关于第二贯通孔TH2记载过的范围内。若减小第一孔H1的直径以及第二孔H2的直径，则能够配置更多的第一孔H1以及第二孔H2，因此，能够实现更大的电容量。但是，若过度地减小第一孔H1的直径以及第二孔H2的直径，则有可能难以在第一孔H1内以及第二孔H2内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。
第一孔H1的开口部的合计面积与第二孔H2的开口部的合计面积之和占第一凹部R1的侧壁的面积的比例(以下，称为开口率)优选的是，处于第三实施方式中关于第一凹部R1的侧壁记载过的开口率的范围内。另外，设置于第一凹部R1的侧壁的第一孔H1以及第二孔H2的合计数量与该侧壁的面积之比(以下，称为孔密度)优选的是，处于第三实施方式中记载过的孔密度的范围内。
若增大开口率以及孔密度，则能够实现更大的电容量。但是，若过度地增大开口率以及孔密度，则有可能难以在第一孔H1内以及第二孔H2内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。另外，若过度地增大孔密度，则与孔和孔相连变得容易相伴地，第一凹部R1的侧壁的表面积容易变小。因而，也可能难以实现大的电容量。
另外，在该电容器1D中，也可以省略第二孔H2。
基板10中的与第一凹部R1邻接的部分优选由具有面心立方结构的结晶构成。在该情况下，基板10的主面优选为(001)面。并且，在该情况下，优选的是，第一凹部R1的长度方向相对于＜110＞轴倾斜。这样，能够通过以下说明的方法来形成第一孔H1以及第二孔H2。在此，作为一例，使用单晶硅晶片作为由具有面心立方结构的结晶构成、主面为(001)面的基板10。
首先，在基板10的主面，形成长度方向相对于＜110＞轴倾斜的第一凹部R1。例如，形成长度方向与＜100＞轴平行的第一凹部R1。第一凹部R1例如能够通过参照图7至图12而说明的方法来形成。
接下来，使催化剂粒子堆积于第一凹部R1的侧壁。催化剂粒子的堆积例如能够通过参照图17而说明的方法来形成。
接下来，在贵金属作为催化剂的作用下蚀刻基板10，形成第一孔H1以及第二孔H2。具体而言，使基板10浸渍于蚀刻剂，并使蚀刻剂与基板10接触。作为蚀刻剂，能够使用第一实施方式中所说明的蚀刻剂。
在催化剂粒子相互接触而成为一体的情况下，蚀刻沿催化剂层的厚度方向进展。
另一方面，在催化剂粒子彼此分离的情况下，在蚀刻的行进方向上，对构成基板的结晶的方位造成影响。例如，在此记载的例子中，蚀刻容易向与＜110＞轴平行的方向、与和其等价的轴例如＜－110＞轴平行的方向进展。
因而，根据上述的方法，可获得图20至图23所示的构造。
＜第六实施方式＞
图24是概略地表示第六实施方式的电容器的一部分的立体图。
第六实施方式的电容器除了采用以下的构成以外，与第四实施方式的电容器相同。
即，如图24所示，在该电容器中，在第一凹部R1的侧壁，代替多个第二贯通孔TH2而设置有多个第一孔H1以及多个第二孔H2。另外，在第二凹部R2的侧壁，代替多个第三贯通孔TH3而设置有多个第三孔H3以及多个第四孔H4。
该电容器中的第一孔H1以及第二孔H2与第五实施方式的电容器1D的第一孔H1以及第二孔H2相同。
第三孔H3分别向相对于第二凹部R2的侧壁倾斜的第三方向延伸。即，第三孔H3的长度方向或深度方向相互平行，且相对于第二凹部R2的侧壁倾斜。
第三孔H3的各个也可以是从两个以上的第二凹部R2的相邻的两个中的一方起延伸且不到达另一方的盲孔。或者，第三孔H3的各个也可以是将两个以上的第二凹部R2的相邻的两个中的一方与另一方相连的贯通孔。或者，也可以是，第三孔H3的一个以上为盲孔，剩余的第三孔H3为贯通孔。
第四孔H4分别向与第三方向交叉的第四方向延伸。即，第四孔H4的长度方向或深度方向相互平行，且相对于第二凹部R2的侧壁倾斜。第四孔H4的各个可以与第三孔H3的一个以上相连，也可以不相连。另外，第四孔H4的各个可以与第三孔H3的一个以上交叉，也可以不交叉。
第四孔H4的各个也可以是，从两个以上的第二凹部R2的相邻的两个中的一方起延伸且不到达另一方的盲孔。或者，第四孔H4的各个也可以是将两个以上的第二凹部R2的相邻的两个中的一方与另一方相连的贯通孔。或者，也可以是，第四孔H4的一个以上为盲孔，剩余的第四孔H4为贯通孔。
另外，在该电容器中，包括第一导电层20a、电介质层50以及第二导电层20b在内的层叠构造不仅设置在第一主面S1、第二主面S2、第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面上，还设置在第一孔H1的侧壁、第二孔H2的侧壁、第三孔H3的侧壁以及第四孔H4的侧壁上。即，第一导电层20a除了第一主面S1、第二主面S2、第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面之外，还覆盖第一孔H1的侧壁、第二孔H2的侧壁、第三孔H3的侧壁以及第四孔H4的侧壁。另外，第二导电层20b除了隔着第一导电层20a而与第一主面S1、第二主面S2、以及第一凹部R1的侧壁及底面相对之外，还与第一孔H1的侧壁、第二孔H2的侧壁、第三孔H3的侧壁以及第四孔H4的侧壁相对。
如上所述，该电容器除了代替第二贯通孔TH2而设置有第一孔H1以及第二孔H2、代替第三贯通孔TH3而设置有第三孔H3以及第四孔H4以外，与第四实施方式的电容器相同。因而，该电容器除去关于第二贯通孔TH2以及第三贯通孔TH3说明过的特征以外，起到与第四实施方式的电容器相同的效果。
另外，在该电容器中，设置有第一孔H1、第二孔H2、第三孔H3以及第四孔H4。因而，该电容器的基板10与在第一凹部R1以及第二凹部R2任一个侧壁均未设置孔的基板相比，具有更大的表面积。
另外，第一孔H1以及第二孔H2分别向相对于第一凹部R1的侧壁倾斜的方向延伸，第三孔H3以及第四孔H4分别向相对于第二凹部R2的侧壁倾斜的方向延伸。因此，该电容器的基板10，与在第一凹部R1的侧壁设置有向相对于这些侧壁垂直的方向延伸的孔、在第二凹部R2的侧壁设置有向相对于这些侧壁垂直的方向延伸的孔的基板相比，具有更大的表面积。
而且，第一导电层20a、电介质层50以及第二导电层20b的层叠构造不仅设置在第一主面S1、第二主面S2、第一凹部R1的侧壁及底面、以及第二凹部R2的侧壁及底面上，还设置在第一孔H1、第二孔H2、第三孔H3以及第四孔H4的侧壁上。
因而，该电容器与在第一凹部R1以及第二凹部R2的任一个侧壁均未设置孔的电容器相比，可以实现更大的电容量。另外，该电容器与在第一凹部R1的侧壁设置有向相对于这些侧壁垂直的方向延伸的孔、在第二凹部R2的侧壁设置有向相对于这些侧壁垂直的方向延伸的孔的电容器相比，可以实现更大的电容量。
第一方向D1与第一凹部R1的侧壁所成的角度、第二方向D2与第一凹部R1的侧壁所成的角度、第三方向与第二凹部R2的侧壁所成的角度以及第四方向与第二凹部R2的侧壁所成的角度的各个优选的是，处于第五实施方式中关于第一方向D1以及第二方向D2与第一凹部R1的侧壁所成的角度记载过的范围内。
第一方向D1与第二方向D2所成的角度以及第三方向与第四方向所成的角度的各个优选的是，处于第五实施方式中关于第一方向D1与第二方向D2所成的角度记载过的范围内。
第一方向D1以及第二方向D2的一方与第三方向以及第四方向的一方优选平行或正交。在该情况下，容易形成孔。
第一孔H1的平均直径、第二孔H2的平均直径、第三孔H3的平均直径以及第四孔H4的平均直径的各个优选的是，处于第三实施方式中关于第二贯通孔TH2记载过的范围内。
第一凹部R1的侧壁的开口率、即第一孔H1的开口部的合计面积与第二孔H2的开口部的合计面积之和占该侧壁的面积的比例，优选的是处于第三实施方式中关于第一凹部R1的侧壁记载过的开口率的范围内。另外，第二凹部R2的侧壁的开口率、即第三孔H3的开口部的合计面积与第四孔H4的开口部的合计面积之和占该侧壁的面积的比例，也优选的是处于第三实施方式中关于第一凹部R1的侧壁记载过的开口率的范围内。
第一凹部R1的侧壁中的孔密度、即设置于该侧壁的第一孔H1以及第二孔H2的合计数量与该侧壁的面积之比，优选的是处于第三实施方式中记载过的孔密度的范围内。另外，第二凹部R2的侧壁中的孔密度、即设置于该侧壁的第三孔H3以及第四孔H4的合计数量与该侧壁的面积之比，也优选的是处于第三实施方式中记载过的孔密度的范围内。
若增大开口率以及孔密度，则能够实现更大的电容量。但是，若过度地增大开口率以及孔密度，则有可能难以在第一孔H1、第二孔H2、第三孔H3以及第四孔H4内形成第一导电层20a、电介质层50以及第二导电层20b的层叠构造。另外，若过度地增大孔密度，则与孔和孔的相连变得容易相伴地，第一凹部R1以及第二凹部R2的侧壁的表面积容易变小。因而，也可能难以实现大的电容量。
另外，在该电容器中，若设置有一个以上的第一孔H1、第二孔H2、第三孔H3以及第四孔H4，则余下的也可以省略。
基板10中的与第一凹部R1邻接的部分以及与第二凹部R2邻接的部分优选由具有面心立方结构的结晶构成。在该情况下，优选的是，第一主面S1为(001)面，第二主面S2为与第一主面S1平行的面。并且，在该情况下，优选的是，第一凹部R1以及第二凹部R2的长度方向相对于＜110＞轴倾斜。如此，则能够通过以下说明的方法来形成第一孔H1、第二孔H2、第三孔H3以及第四孔H4。在此，作为一例，使用单晶硅晶片作为由具有面心立方结构的结晶构成、第一主面S1为(001)面、第二主面S2为与第一主面S1平行的面的基板10。
首先，在基板10的第一主面S1形成长度方向相对于＜110＞轴倾斜的第一凹部R1，并且在基板10的第二主面S2形成长度方向相对于＜110＞轴倾斜的第二凹部R2。第一凹部R1以及第二凹部R例如通过第一实施方式中所说明的MacEtch来形成。
接下来，在基板10上，以局部地覆盖第一凹部R1的侧壁与第二凹部R2的侧壁的方式，形成含有第二贵金属的第二催化剂层。
接着，在第二贵金属作为催化剂的作用下蚀刻基板10，在第一凹部R1的侧壁形成第一孔H1以及第二孔H2，并且在第二凹部R2的侧壁形成第三孔H3以及第四孔H4。
如第五实施方式中所说明的那样，在催化剂粒子彼此分离的情况下，在蚀刻的行进方向上，对构成基板的结晶的方位造成影响。例如，在此记载的例子中，蚀刻容易向与＜110＞轴平行的方向、与和其等价的轴例如＜－110＞轴平行的方向进展。因而，通过上述的方法，可获得图24所示的构造。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。这些实施方式能够以其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围、主旨内，同样也包含在权利要求书所记载的发明及其等价的范围内。
例如，第三至第六实施方式的电容器也可以与第二实施方式的电容器1B相同，代替第一导电层20a、电介质层50以及第二导电层20b的层叠构造，而包括第一导电层20a、第一电介质层50a、第二导电层20b、第二电介质层50b以及第三导电层20c的层叠构造。
另外，也可以从第四实施方式的电容器中省略第二贯通孔TH2或第三贯通孔TH3。

Claims (36)

1.一种电容器，具备：
基板，具有第一面与第二面，且设置有分别从所述第一面延伸至所述第二面的、一个以上的第一贯通孔；
第一导电层，覆盖所述第一面、所述第二面以及所述一个以上的第一贯通孔的侧壁；
第二导电层，隔着所述第一导电层而与所述第一面、所述第二面以及所述一个以上的第一贯通孔的侧壁相对；以及
电介质层，夹设于所述第一导电层与所述第二导电层之间。
2.如权利要求1所述的电容器，其中，
所述第一面以及所述第二面分别是与所述基板的厚度方向垂直的第一主面以及第二主面，所述一个以上的贯通孔分别是在所述厚度方向上延伸的一个以上的贯通孔。
3.如权利要求2所述的电容器，其中，
一个以上的第一沟槽设置于所述第一主面，一个以上的第二沟槽设置于所述第二主面，所述一个以上的第一沟槽的长度方向与所述一个以上的第二沟槽的长度方向相互交叉，所述一个以上的第一沟槽与所述一个以上的第二沟槽彼此相连而形成所述一个以上的第一贯通孔。
4.如权利要求3所述的电容器，其中，
所述第一导电层还覆盖所述一个以上的第一沟槽的侧壁及底面以及所述一个以上的第二沟槽的侧壁及底面，所述第二导电层还隔着所述第一导电层而与所述一个以上的第一沟槽的所述侧壁及所述底面以及所述一个以上的第二沟槽的所述侧壁及所述底面相对。
5.如权利要求3或4所述的电容器，其中，
所述一个以上的第一沟槽各自的深度与所述一个以上的第二沟槽各自的深度之和为所述基板的厚度以上。
6.如权利要求3至5中任一项所述的电容器，其中，
所述一个以上的第一沟槽与所述一个以上的第二沟槽在它们交叉的位置形成所述一个以上的第一贯通孔。
7.如权利要求3至6中任一项所述的电容器，其中，
所述一个以上的第一沟槽是多个第一沟槽，在所述基板中的分别被所述多个第一沟槽中的相邻的两个第一沟槽夹着的一个以上的部分设置有一个以上的第二贯通孔，该一个以上的第二贯通孔将所述相邻的两个第一沟槽的一方与另一方相连，所述第一导电层还覆盖所述一个以上的第二贯通孔的侧壁，所述第二导电层还隔着所述第一导电层而与所述一个以上的第二贯通孔的所述侧壁相对。
8.如权利要求3至7中任一项所述的电容器，其中，
所述一个以上的第二沟槽为多个第二沟槽，在所述基板中的分别被所述多个第二沟槽中的相邻的两个第二沟槽夹着的一个以上的部分设置有一个以上的第三贯通孔，该一个以上的第三贯通孔将所述相邻的两个第二沟槽的一方与另一方相连，所述第一导电层还覆盖所述一个以上的第三贯通孔的侧壁，所述第二导电层还隔着所述第一导电层而与所述一个以上的第三贯通孔的所述侧壁相对。
9.如权利要求1所述的电容器，其中，
所述基板还具有与所述基板的厚度方向垂直的第一主面以及第二主面，在所述第一主面设置有多个沟槽，所述第一面以及所述第二面是所述多个沟槽的相邻的两个侧壁。
10.如权利要求9所述的电容器，其中，
所述第一导电层还覆盖所述第一主面与所述多个沟槽的底面，所述第二导电层还隔着所述第一导电层而与所述第一主面和所述多个沟槽的所述底面相对。
11.一种电容器，具备：
基板，具有第一主面与第二主面，在所述第一主面设置有多个沟槽，在分别被所述多个沟槽中的相邻的两个沟槽夹着的一个以上的部分设置有一个以上的贯通孔，该一个以上的贯通孔将所述相邻的两个沟槽的一方与另一方相连；
第一导电层，覆盖所述第一主面、所述沟槽的侧壁及底面以及所述一个以上的贯通孔的侧壁；
第二导电层，隔着所述第一导电层而与所述第一主面、所述沟槽的所述侧壁及所述底面以及所述一个以上的贯通孔的所述侧壁相对；以及
电介质层，夹设于所述第一导电层与所述第二导电层之间。
12.如权利要求2至11中任一项所述的电容器，其中，还具备：
绝缘层，隔着所述第一导电层的一部分、所述第二导电层的一部分以及所述电介质层的一部分而与所述第一主面相对；
第一电极，设置于所述绝缘层上，并与所述第一导电层电连接；以及
第二电极，设置于所述绝缘层上，并与所述第二导电层电连接。
13.如权利要求1至12中任一项所述的电容器，其中，
所述第一导电层以及所述第二导电层由金属构成。
14.如权利要求1至13中任一项所述的电容器，其中，
所述基板含有硅。
15.一种电容器的制造方法，包括如下工序：
在基板上，以局部地覆盖所述基板的表面的方式形成含有第一贵金属的第一催化剂层；
在所述第一贵金属作为催化剂的作用下，蚀刻所述基板，在所述基板形成一个以上的第一贯通孔；
在形成了所述一个以上的第一贯通孔的所述基板上形成第一导电层；
在所述第一导电层上形成电介质层；以及
在所述电介质层上形成第二导电层。
16.如权利要求15所述的方法，其中，
形成分别在所述基板的厚度方向上延伸的一个以上的贯通孔，作为所述一个以上的第一贯通孔。
17.如权利要求16所述的方法，其中，
所述基板具有第一主面与第二主面，
在所述第一主面形成一个以上的第一沟槽，将一个以上的第二沟槽以使它们的长度方向与所述一个以上的第一沟槽的长度方向交叉的方式形成在所述第二主面上，从而形成所述一个以上的第一贯通孔。
18.如权利要求17所述的方法，其中，还包括如下工序：
形成多个第一沟槽作为所述一个以上的第一沟槽，并形成多个第二沟槽作为所述一个以上的第二沟槽，
在形成所述一个以上的第一贯通孔之后、且形成所述第一导电层之前，在所述基板上，以局部地覆盖所述多个第一沟槽的侧壁和所述多个第二沟槽的侧壁的方式，形成含有第二贵金属的第二催化剂层；以及
在所述第二贵金属作为催化剂的作用下，蚀刻所述基板，在所述基板中的分别被所述多个第一沟槽中的相邻的两个第一沟槽夹着的一个以上的部分，形成将所述相邻的两个第一沟槽的一方与另一方相连的一个以上的第二贯通孔，并且在所述基板中的分别被所述多个第二沟槽中的相邻的两个第二沟槽夹着的一个以上的部分，形成将所述相邻的两个第二沟槽的一方与另一方相连的一个以上的第三贯通孔。
19.如权利要求15所述的方法，其中，
还包括在形成所述第一催化剂层之前，在所述基板形成多个沟槽的工序，
在所述基板中的分别被所述多个沟槽中的相邻的两个沟槽夹着的一个以上的部分，形成将所述相邻的两个沟槽的一方与另一方相连的一个以上的贯通孔，作为所述一个以上的第一贯通孔。
20.如权利要求15至19中任一项所述的方法，其中，
通过使用了含有被镀覆金属的盐、表面活性剂以及超临界或亚临界状态的二氧化碳在内的电镀液的镀覆法，来形成所述第一导电层以及所述第二导电层的各个。
21.一种电容器，具备：
基板，具有第一主面与第二主面，在所述第一主面设置有一个以上的第一沟槽，在所述一个以上的第一沟槽的侧壁设置有分别向相对于所述第一沟槽的所述侧壁倾斜的第一方向延伸的多个第一孔；
第一导电层，覆盖所述第一主面、所述第一沟槽的侧壁及底面以及所述多个第一孔的侧壁；
第二导电层，隔着所述第一导电层而与所述第一主面、所述第一沟槽的所述侧壁及所述底面以及所述一个以上的第一孔的所述侧壁相对；以及
电介质层，夹设于所述第一导电层与所述第二导电层之间。
22.如权利要求21所述的电容器，其中，
所述一个以上的第一沟槽为两个以上的沟槽，所述多个第一孔中的至少一个为将所述两个以上的第一沟槽的相邻的两个沟槽的一方与另一方相连的贯通孔。
23.如权利要求21或22所述的电容器，其中，
在所述第一沟槽的所述侧壁还设置有分别向与所述第一方向交叉的第二方向延伸的多个第二孔，所述第一导电层还覆盖所述多个第二孔的侧壁，所述第二导电层还隔着所述第一导电层而与所述多个第二孔的所述侧壁相对。
24.如权利要求23所述的电容器，其中，
所述第一方向与所述第二方向正交。
25.如权利要求21至24中任一项所述的电容器，其中，
所述基板中的与所述一个以上的第一沟槽邻接的部分由具有面心立方结构的结晶构成。
26.如权利要求25所述的电容器，其中，
所述第一方向与＜110＞轴平行。
27.如权利要求21至26中任一项所述的电容器，其中，
一个以上的第二沟槽设置于所述第二主面，所述一个以上的第一沟槽的长度方向与所述一个以上的第二沟槽的长度方向相互交叉，所述一个以上的第一沟槽与所述一个以上的第二沟槽彼此相连而形成一个以上的第一贯通孔，
在所述第二沟槽的侧壁设置有分别向相对于所述第二沟槽的所述侧壁倾斜的第三方向延伸的多个第三孔，所述第一导电层还覆盖所述多个第三孔的侧壁，所述第二导电层还隔着所述第一导电层而与所述多个第三孔的所述侧壁相对。
28.如权利要求27所述的电容器，其中，
所述基板中的与所述一个以上的第二沟槽邻接部分由具有面心立方结构的结晶构成。
29.如权利要求28所述的电容器，其中，
所述第三方向与＜110＞轴平行。
30.如权利要求27至29中任一项所述的电容器，其中，
所述第一方向与所述第三方向平行或正交。
31.如权利要求27至30中任一项所述的电容器，其中，
在所述第二沟槽的所述侧壁还设置有分别向与所述第三方向交叉的第四方向延伸的多个第四孔，所述第一导电层还覆盖所述多个第四孔的侧壁，所述第二导电层还隔着所述第一导电层而与所述多个第四孔的所述侧壁相对。
32.如权利要求31所述的电容器，其中，
所述第三方向与所述第四方向正交。
33.一种电容器的制造方法，包括如下工序：
在具有第一主面与第二主面的基板的所述第一主面，形成一个以上的第一沟槽；
在所述一个以上的第一沟槽的侧壁，以局部地覆盖所述一个以上的第一沟槽的所述侧壁的方式，形成含有第一贵金属的第一催化剂层；
在所述第一贵金属作为催化剂的作用下，蚀刻所述第一沟槽的所述侧壁，在所述第一沟槽的所述侧壁形成分别向相对于所述第一沟槽的所述侧壁倾斜的第一方向延伸的多个第一孔；
在形成了所述多个第一孔的所述基板上形成第一导电层；
在所述第一导电层上形成电介质层；以及
在所述电介质层上形成第二导电层。
34.如权利要求33所述的方法，其中，
所述基板中的与所述一个以上的第一沟槽邻接的部分由具有面心立方结构的结晶构成。
35.如权利要求33或34所述的方法，其中，
所述第一方向与＜110＞轴平行。
36.如权利要求33至35中任一项所述的方法，其中，
通过使用了含有被镀覆金属的盐、表面活性剂以及超临界或亚临界状态的二氧化碳在内的电镀液的镀覆法，来形成所述第一导电层以及所述第二导电层的各个。
CN201980002456.2A 2018-03-06 2019-01-09 电容器及其制造方法 Active CN110637359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2018/008585 2018-03-06
PCT/JP2018/008585 WO2019171470A1 (ja) 2018-03-06 2018-03-06 コンデンサ及びその製造方法
PCT/JP2019/000351 WO2019171750A1 (ja) 2018-03-06 2019-01-09 コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
CN110637359A true CN110637359A (zh) 2019-12-31
CN110637359B CN110637359B (zh) 2024-03-08

Family

ID=67845953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002456.2A Active CN110637359B (zh) 2018-03-06 2019-01-09 电容器及其制造方法

Country Status (6)

Country Link
US (1) US11508525B2 (zh)
EP (1) EP3764394A4 (zh)
JP (1) JP6834017B2 (zh)
KR (1) KR102287579B1 (zh)
CN (1) CN110637359B (zh)
WO (2) WO2019171470A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400286A (zh) * 2022-01-14 2022-04-26 成都海威华芯科技有限公司 一种高可靠性通孔电容和制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027352B2 (ja) 2019-01-21 2022-03-01 株式会社東芝 コンデンサ
JP7179634B2 (ja) 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
JP7391741B2 (ja) * 2020-03-23 2023-12-05 株式会社東芝 構造体
JP2022144046A (ja) 2021-03-18 2022-10-03 株式会社東芝 エッチング方法
TW202243237A (zh) * 2021-04-21 2022-11-01 日商松下知識產權經營股份有限公司 電容器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134581A1 (en) * 2000-03-31 2002-09-26 Intel Corporation Hybrid capacitor, circuit, and system
JP2009291991A (ja) * 2008-06-03 2009-12-17 Fujifilm Corp 積層構造体の製造方法及びインクジェット記録ヘッドの製造方法
US20100110607A1 (en) * 2008-11-05 2010-05-06 Teledyne Scientific & Imaging, Llc Vertical capacitors and method of fabricating same
JP2012089743A (ja) * 2010-10-21 2012-05-10 Denso Corp 電子装置およびその製造方法
US20120199949A1 (en) * 2011-02-04 2012-08-09 Qualcomm Incorporated High Density Metal-Insulator-Metal Trench Capacitor
JP2014112603A (ja) * 2012-12-05 2014-06-19 Taiyo Yuden Co Ltd コンデンサ
JP2017050378A (ja) * 2015-09-01 2017-03-09 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752756B2 (ja) * 1988-01-14 1995-06-05 三菱電機株式会社 半導体記憶装置とその製造方法
US5258321A (en) 1988-01-14 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor memory device having stacked trench capacitors and improved intercell isolation
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching
US5508542A (en) 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
DE59814458D1 (de) * 1997-10-21 2010-08-26 Infineon Technologies Ag Verfahren zur Herstellung einer DRAM-Zelle mit Kondensator in separatem Substrat
US6525922B2 (en) * 2000-12-29 2003-02-25 Intel Corporation High performance via capacitor and method for manufacturing same
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
TWI321970B (en) 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
KR100779263B1 (ko) * 2007-02-06 2007-11-27 오영주 무극성 금속 전해 커패시터 및 그의 제조방법
JP4600688B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8384191B2 (en) 2011-05-25 2013-02-26 Nanya Technology Corp. Stack capacitor structure and forming method
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
KR101845977B1 (ko) * 2011-11-21 2018-04-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
JP2014053585A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 不揮発性半導体記憶装置の製造方法
KR101642570B1 (ko) * 2014-06-24 2016-07-29 삼성전기주식회사 적층형 캐패시터 및 그 제조 방법
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134581A1 (en) * 2000-03-31 2002-09-26 Intel Corporation Hybrid capacitor, circuit, and system
JP2009291991A (ja) * 2008-06-03 2009-12-17 Fujifilm Corp 積層構造体の製造方法及びインクジェット記録ヘッドの製造方法
US20100110607A1 (en) * 2008-11-05 2010-05-06 Teledyne Scientific & Imaging, Llc Vertical capacitors and method of fabricating same
JP2012089743A (ja) * 2010-10-21 2012-05-10 Denso Corp 電子装置およびその製造方法
US20120199949A1 (en) * 2011-02-04 2012-08-09 Qualcomm Incorporated High Density Metal-Insulator-Metal Trench Capacitor
JP2014112603A (ja) * 2012-12-05 2014-06-19 Taiyo Yuden Co Ltd コンデンサ
JP2017050378A (ja) * 2015-09-01 2017-03-09 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114400286A (zh) * 2022-01-14 2022-04-26 成都海威华芯科技有限公司 一种高可靠性通孔电容和制作方法

Also Published As

Publication number Publication date
KR20190139974A (ko) 2019-12-18
EP3764394A4 (en) 2022-02-23
US11508525B2 (en) 2022-11-22
EP3764394A1 (en) 2021-01-13
KR102287579B1 (ko) 2021-08-10
US20200219656A1 (en) 2020-07-09
CN110637359B (zh) 2024-03-08
JP6834017B2 (ja) 2021-02-24
WO2019171470A1 (ja) 2019-09-12
WO2019171750A1 (ja) 2019-09-12
JPWO2019171750A1 (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
CN110637359B (zh) 电容器及其制造方法
CN111540603B (zh) 电容器及电容器模块
US20230307184A1 (en) Capacitor and etching method
JP7391741B2 (ja) 構造体
TWI692788B (zh) 電容器及其製造方法
JP7027352B2 (ja) コンデンサ
CN112542314B (zh) 电容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant