KR102287579B1 - 콘덴서 및 그 제조 방법 - Google Patents

콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR102287579B1
KR102287579B1 KR1020197033835A KR20197033835A KR102287579B1 KR 102287579 B1 KR102287579 B1 KR 102287579B1 KR 1020197033835 A KR1020197033835 A KR 1020197033835A KR 20197033835 A KR20197033835 A KR 20197033835A KR 102287579 B1 KR102287579 B1 KR 102287579B1
Authority
KR
South Korea
Prior art keywords
conductive layer
trenches
holes
substrate
hole
Prior art date
Application number
KR1020197033835A
Other languages
English (en)
Other versions
KR20190139974A (ko
Inventor
가즈히토 히구치
스스무 오바타
게이이치로 마츠오
미츠오 사노
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20190139974A publication Critical patent/KR20190139974A/ko
Application granted granted Critical
Publication of KR102287579B1 publication Critical patent/KR102287579B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

큰 전기 용량을 달성 가능한 콘덴서를 제공한다. 실시 형태의 콘덴서(1A)는, 제1 면과 제2 면을 갖고, 상기 제1 면으로부터 상기 제2 면까지 각각이 연장된 1 이상의 관통 구멍(TH1)이 마련된 기판(10)과, 상기 제1 면과 상기 제2 면과 상기 1 이상의 관통 구멍(TH1)의 측벽을 덮은 제1 도전층(20a)과, 상기 제1 도전층(20a)을 사이에 두고, 상기 제1 면과 상기 제2 면과 상기 1 이상의 관통 구멍(TH1)의 측벽을 마주보고 있는 제2 도전층(20b)과, 상기 제1 도전층(20a)과 상기 제2 도전층(20b) 사이에 개재한 유전체층(50)을 포함하고 있다.

Description

콘덴서 및 그 제조 방법
본 발명의 실시 형태는, 콘덴서 및 그 제조 방법에 관한 것이다.
많은 전기 전자 기기는, 콘덴서를 포함하고 있다. 그와 같은 콘덴서는, 예를 들어 실리콘 기판에, 도전층이나 유전체층을 형성함으로써 얻어진다(일본 특허 공개 평8-213565호 공보 참조).
본 발명이 해결하고자 하는 과제는, 큰 전기 용량을 달성 가능한 콘덴서를 제공하는 것이다.
제1 측면에 의하면, 제1 면과 제2 면을 갖고, 상기 제1 면으로부터 상기 제2 면까지 각각이 연장된 1 이상의 제1 관통 구멍이 마련된 기판과, 상기 제1 면과 상기 제2 면과 상기 1 이상의 제1 관통 구멍의 측벽을 덮은 제1 도전층과, 상기 제1 도전층을 사이에 두고, 상기 제1 면과 상기 제2 면과 상기 1 이상의 제1 관통 구멍의 측벽을 마주보고 있는 제2 도전층과, 상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층을 구비한 콘덴서가 제공된다.
제2 측면에 의하면, 제1 주면과 제2 주면을 갖고, 상기 제1 주면에 복수의 트렌치가 마련되고, 상기 복수의 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 상기 인접한 2개의 트렌치의 한쪽과 다른 쪽을 연결하는 1 이상의 관통 구멍이 마련된 기판과, 상기 제1 주면과 상기 트렌치의 측벽 및 저면과 상기 1 이상의 관통 구멍의 측벽을 덮은 제1 도전층과, 상기 제1 도전층을 사이에 두고, 상기 제1 주면과 상기 트렌치의 상기 측벽 및 상기 저면과 상기 1 이상의 관통 구멍의 상기 측벽을 마주보고 있는 제2 도전층과, 상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층을 구비한 콘덴서가 제공된다.
제3 측면에 의하면, 기판 상에, 제1 귀금속을 포함한 제1 촉매층을, 상기 기판의 표면을 부분적으로 덮도록 형성하는 것과, 상기 제1 귀금속의 촉매로서의 작용을 기초로 상기 기판을 에칭하여, 상기 기판에 1 이상의 제1 관통 구멍을 형성하는 것과, 상기 1 이상의 제1 관통 구멍을 형성한 상기 기판 상에 제1 도전층을 형성하는 것과, 상기 제1 도전층 상에 유전체층을 형성하는 것과, 상기 유전체층 상에 제2 도전층을 형성하는 것을 포함한 콘덴서의 제조 방법이 제공된다.
제4 측면에 의하면, 제1 주면과 제2 주면을 갖고, 상기 제1 주면에 1 이상의 제1 트렌치가 마련되고, 상기 1 이상의 제1 트렌치의 측벽에, 상기 제1 트렌치의 상기 측벽에 대하여 기운 제1 방향으로 각각이 연장된 복수의 제1 구멍이 마련된 기판과, 상기 제1 주면과 상기 제1 트렌치의 측벽 및 저면과 상기 복수의 제1 구멍의 측벽을 덮은 제1 도전층과, 상기 제1 도전층을 사이에 두고, 상기 제1 주면과 상기 제1 트렌치의 상기 측벽 및 상기 저면과 상기 1 이상의 제1 구멍의 상기 측벽을 마주보고 있는 제2 도전층과, 상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층을 구비한 콘덴서가 제공된다.
제5 측면에 의하면, 제1 주면과 제2 주면을 갖는 기판의 상기 제1 주면에, 1 이상의 제1 트렌치를 형성하는 것과, 상기 1 이상의 제1 트렌치의 측벽에, 제1 귀금속을 포함한 제1 촉매층을, 상기 1 이상의 제1 트렌치의 상기 측벽을 부분적으로 덮도록 형성하는 것과, 상기 제1 귀금속의 촉매로서의 작용을 기초로 상기 제1 트렌치의 상기 측벽을 에칭하여, 상기 제1 트렌치의 상기 측벽에, 상기 제1 트렌치의 상기 측벽에 대하여 기운 제1 방향으로 각각이 연장된 복수의 제1 구멍을 형성하는 것과, 상기 복수의 제1 구멍을 형성한 상기 기판 상에 제1 도전층을 형성하는 것과, 상기 제1 도전층 상에 유전체층을 형성하는 것과, 상기 유전체층 상에 제2 도전층을 형성하는 것을 포함한 콘덴서의 제조 방법이 제공된다.
도 1은 제1 실시 형태에 관한 콘덴서를 개략적으로 도시하는 평면도.
도 2는 도 1에 도시한 콘덴서의 일 단면도.
도 3은 도 1에 도시한 콘덴서의 다른 단면도.
도 4는 도 1에 도시한 콘덴서의 또 다른 단면도.
도 5는 도 1에 도시한 콘덴서의 또 다른 단면도.
도 6은 도 1에 도시한 콘덴서의 또 다른 단면도.
도 7은 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 일 공정을 개략적으로 도시하는 단면도.
도 8은 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 다른 공정을 개략적으로 도시하는 단면도.
도 9는 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 또 다른 공정을 개략적으로 도시하는 단면도.
도 10은 도 9의 공정을 개략적으로 도시하는 다른 단면도.
도 11은 도 9 및 도 10의 공정에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 단면도.
도 12는 도 11에 도시한 구조의 다른 단면도.
도 13은 제2 실시 형태에 관한 콘덴서를 개략적으로 도시하는 단면도.
도 14는 제3 실시 형태에 관한 콘덴서를 개략적으로 도시하는 단면도.
도 15는 도 14에 도시한 콘덴서의 일부를 개략적으로 도시하는 사시도.
도 16은 도 14에 도시한 콘덴서의 제조에 사용하는, 트렌치가 마련된 기판의 일례를 개략적으로 도시하는 사시도.
도 17은 도 14에 도시한 콘덴서의 제조에 있어서의 일 공정을 개략적으로 도시하는 사시도.
도 18은 도 14에 도시한 콘덴서의 제조에 있어서의 다른 공정에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 사시도.
도 19는 제4 실시 형태에 관한 콘덴서의 일부를 개략적으로 도시하는 사시도.
도 20은 제5 실시 형태에 관한 콘덴서를 개략적으로 도시하는 단면도.
도 21은 도 20에 도시한 콘덴서의 일부를 개략적으로 도시하는 사시도.
도 22는 도 21에 도시한 콘덴서의 XXII-XXII선을 따른 단면도.
도 23은 도 21에 도시한 콘덴서의 단면을 나타내는 현미경 사진.
도 24는 제6 실시 형태에 관한 콘덴서의 일부를 개략적으로 도시하는 사시도.
이하, 실시 형태에 대하여, 도면을 참조하면서 상세하게 설명한다. 또한, 마찬가지의 또는 유사한 기능을 발휘하는 구성 요소에는 모든 도면을 통해 동일한 참조 번호를 붙이고, 중복되는 설명은 생략한다.
<제1 실시 형태>
도 1은 제1 실시 형태에 관한 콘덴서를 개략적으로 도시하는 평면도이다. 도 2는 도 1에 도시한 콘덴서의 II-II선을 따른 단면도이다. 도 3은 도 1에 도시한 콘덴서의 III-III선을 따른 단면도이다. 도 4는 도 1에 도시한 콘덴서의 IV-IV선을 따른 단면도이다. 도 5는 도 1에 도시한 콘덴서의 V-V선을 따른 단면도이다. 도 6은 도 1에 도시한 콘덴서의 VI-VI선을 따른 단면도이다.
도 1 내지 도 6에 도시한 콘덴서(1A)는, 도 2 내지 도 6에 도시한 바와 같이, 기판(10)과, 제1 도전층(20a)과, 제2 도전층(20b)과, 유전체층(50)을 포함하고 있다.
또한, 각 도면에 있어서, X 방향은 기판(10)의 주면에 평행한 방향이며, Y 방향은 기판(10)의 주면에 평행하며 또한 X 방향에 수직인 방향이다. 또한, Z 방향은, 기판(10)의 두께 방향, 즉, X 방향 및 Y 방향에 수직인 방향이다.
기판(10)은, 예를 들어 절연성 기판, 반도체 기판, 또는 도전성 기판이다. 기판(10)은 반도체 기판인 것이 바람직하다. 또한, 기판(10)은 실리콘 기판 등의 실리콘을 포함한 기판인 것이 바람직하다. 그와 같은 기판은, 반도체 프로세스를 이용한 가공이 가능하다.
기판(10)은, 도 2 내지 도 6에 도시한 바와 같이, 제1 주면 S1과, 그 이면인 제2 주면 S2를 갖고 있다. 여기에서는, 제1 주면 S1 및 제2 주면 S2는, 각각, 제1 면 및 제2 면이다.
제1 주면 S1에는, 도 1, 도 2 및 도 4 내지 도 6에 도시한 제1 오목부 R1이 마련되어 있다. 여기에서는, 이들 제1 오목부 R1은, X 방향으로 각각이 연장된 형상을 갖고 있는 제1 트렌치이다. 제1 오목부 R1은, 도 1, 도 2 및 도 4에 도시한 바와 같이, Y 방향으로 배열되어 있다. 제1 주면 S1에는, 복수의 제1 오목부 R1을 마련해도 되고, 제1 오목부 R1을 1개만 마련해도 된다.
제2 주면 S2에는, 도 1, 도 3 및 도 4 내지 도 6에 도시한 제2 오목부 R2가 마련되어 있다. 여기에서는, 이들 제2 오목부 R2는, Y 방향으로 각각이 연장된 형상을 갖고 있는 제2 트렌치이다. 제2 오목부 R2는, 도 1, 도 3 및 도 5에 도시한 바와 같이 X 방향으로 배열되어 있다. 제2 주면 S2에는, 복수의 제2 오목부 R2를 마련해도 되고, 제2 오목부 R2를 1개만 마련해도 된다.
제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향은, 서로 교차하고 있다. 여기에서는, 제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향은 직교하고 있다. 제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향은, 비스듬하게 교차하고 있어도 된다.
또한, 제1 또는 제2 오목부의 「길이 방향」은, 기판(10)의 두께 방향에 수직인 평면에 대한 제1 또는 제2 오목부의 정사영의 길이 방향이다. 따라서, 제1 오목부 R1의 길이 방향과 제2 오목부 R2의 길이 방향이 교차하고 있는 것은, 기판(10)의 두께 방향에 수직인 평면에 대한 제1 오목부의 정사영의 길이 방향과, 이 평면에 대한 제2 오목부의 정사영의 길이 방향이 교차하고 있는 것을 의미하고 있다.
제1 오목부 R1의 깊이 D1과 제2 오목부 R2의 깊이 D2의 합 D1+D2는, 기판(10)의 두께 T 이상이다. 이 구성을 채용하면, 제1 오목부 R1과 제2 오목부 R2는, 그것들이 교차한 위치에서 서로 연결되어, 도 6에 도시한 제1 관통 구멍 TH1을 형성한다.
합 D1+D2와 두께 T의 비 (D1+D2)/T는, 1 내지 1.4의 범위 내에 있는 것이 바람직하고, 1.1 내지 1.3의 범위 내에 있는 것이 보다 바람직하다. 전기 용량을 크게 하는 관점에서는, 비 (D1+D2)/T는 큰 것이 바람직하다. 또한, 제1 도전층(20a) 및 제2 도전층(20b) 중, 제1 오목부 R1의 측벽 및 저면 상에 위치한 부분과 제2 오목부 R2의 측벽 및 저면 상에 위치한 부분의 전기적 접속을 양호하게 하는 관점에서도, 비 (D1+D2)/T는 큰 것이 바람직하다. 단, 깊이 D1 및 D2를 크게 하면, 콘덴서(1A)의 기계적 강도가 저하된다.
또한, 비 (D1+D2)/T는 1 미만이어도 된다. 이 경우, 제1 오목부 R1과 제2 오목부 R2는, 그것들이 교차한 위치에서, 도 6에 도시한 제1 관통 구멍 TH1을 형성하는 일은 없다. 따라서, 이 경우, 제1 오목부 R1 및 제2 오목부 R2를 마련하는 것에 더하여, 기판(10)의 어느 위치에 제1 관통 구멍을 형성한다. 이 경우, 제1 오목부 R1 및 제2 오목부 R2 중 한쪽 또는 양쪽은 생략할 수 있다.
제1 오목부 R1 및 제2 오목부 R2의 개구부의 치수는, 0.3㎛ 이상인 것이 바람직하다. 또한, 제1 오목부 R1 및 제2 오목부 R2의 개구부의 치수는, 제1 오목부 R1 및 제2 오목부 R2의 개구부의 직경 또는 폭이다. 여기에서는, 제1 오목부 R1 및 제2 오목부 R2의 개구부의 치수는, 그것들의 길이 방향에 대하여 수직인 방향에 있어서의 치수이다. 이들 치수를 작게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 이들 치수를 작게 하면, 제1 오목부 R1 및 제2 오목부 R2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)을 포함한 적층 구조를 형성하는 것이 어려워진다.
인접한 제1 오목부 R1 간의 거리 및 인접한 제2 오목부 R2 간의 거리는, 0.1㎛ 이상인 것이 바람직하다. 이들 거리를 작게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 이들 거리를 작게 하면, 기판(10) 중, 제1 오목부 R1 사이에 놓인 부분 및 제2 오목부 R2 사이에 놓인 부분의 파손이 발생하기 쉬워진다.
제1 오목부 R1 및 제2 오목부 R2는, 다양한 형상을 가질 수 있다. 예를 들어, 제1 오목부 R1 및 제2 오목부 R2는, Z 방향에 수직인 평면에 대한 정사영이, 서로 교차하고 있으면, 만곡 또는 굴곡한 형상을 갖고 있어도 되고, 원형 또는 정사각형이어도 된다.
또한, 여기에서는, 제1 오목부 R1 및 제2 오목부 R2의 깊이 방향에 평행한 단면은 직사각형이다. 이들 단면은 직사각형이 아니어도 된다. 예를 들어, 이들 단면은, 끝으로 갈수록 가늘어지는 형상을 갖고 있어도 된다.
제1 관통 구멍 TH1은, 제1 오목부 R1과 제2 오목부 R2의 교차부에 대응하여 배열되어 있다. 제1 관통 구멍 TH1의 각각은, 제1 오목부 R1의 일부와 제2 오목부 R2의 일부로 구성되어 있다. 제1 관통 구멍 TH1의 각각은, 제1 주면 S1로부터 제2 주면 S2까지 연장되어 있다. 즉, 제1 관통 구멍 TH1의 각각은, 기판(10)의 두께 방향인 Z 방향으로 연장되어 있다.
제1 도전층(20a)은, 도 2 내지 도 6에 도시한 바와 같이, 기판(10) 상에 마련되어 있다. 제1 도전층(20a)은, 기판(10)과 함께, 도전 기판 CS를 구성하고 있다.
제1 도전층(20a)은, 도전성을 높이기 위해 불순물이 도핑된 폴리실리콘, 또는, 니켈이나 구리 등의 금속 혹은 합금을 포함한다. 제1 도전층(20a)은, 단층 구조를 갖고 있어도 되고, 다층 구조를 갖고 있어도 된다.
제1 도전층(20a)의 두께는, 0.05㎛ 내지 1㎛의 범위 내에 있는 것이 바람직하고, 0.1㎛ 내지 0.3㎛의 범위 내에 있는 것이 보다 바람직하다. 제1 도전층(20a)이 얇으면, 제1 도전층(20a)에 불연속부가 발생하거나, 또는, 제1 도전층(20a)의 시트 저항이 과잉으로 커질 가능성이 있다. 제1 도전층(20a)을 두껍게 하면, 제1 오목부 R1 및 제2 오목부 R2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
제1 도전층(20a)은, 도 2 내지 도 4 및 도 6에 도시한 제1 부분 P1과, 도 2, 도 3, 도 5 및 도 6에 도시한 제2 부분 P2와, 도 2 및 도 4 내지 도 6에 도시한 제3 부분 P3과, 도 3 내지 도 6에 도시한 제4 부분 P4를 포함하고 있다. 제1 부분 P1은, 제1 도전층(20a) 중, 제1 주면 S1 상에 마련된 부분이다. 제2 부분 P2는, 제1 도전층(20a) 중, 제2 주면 S2 상에 마련된 부분이다. 제3 부분 P3은, 제1 도전층(20a) 중, 제1 오목부 R1의 내면 상에 마련된 부분이다. 제4 부분 P4는, 제1 도전층(20a) 중, 제2 오목부 R2의 내면 상에 마련된 부분이다.
즉, 제1 도전층(20a)은, 제1 주면 S1과, 제2 주면 S2와, 제1 관통 구멍 TH1의 측벽을 덮고 있다. 또한, 제1 도전층(20a)은, 제1 오목부 R1의 측벽 및 저면과, 제2 오목부 R2의 측벽 및 저면을 덮고 있다.
제1 부분 P1 및 제3 부분 P3은, 도 2, 도 4 및 도 6으로부터 알 수 있는 바와 같이, 서로 전기적으로 접속되어 있다. 또한, 제2 부분 P2 및 제4 부분 P4도, 도 3, 도 5 및 도 6으로부터 알 수 있는 바와 같이, 서로 전기적으로 접속되어 있다. 그리고, 제3 부분 P3 및 제4 부분 P4는, 도 6에 도시한 제1 관통 구멍 TH1의 위치에서 서로 전기적으로 접속되어 있다.
또한, 기판(10)이 실리콘 기판 등의 반도체 기판인 경우, 제1 도전층(20a)은, 실리콘 기판의 표면 영역에 불순물을 고농도로 도핑한 고농도 도핑층이어도 된다. 실리콘 기판 자체의 도전율이 높은 경우에는, 제1 도전층(20a)을 생략하는 것도 가능하다. 이 경우, 기판(10)의 적어도 표면 영역, 예를 들어 기판(10)의 전체가 제1 도전층(20a)의 역할을 한다.
제2 도전층(20b)은, 유전체층(50)을 사이에 두고 제1 도전층(20a)과 마주보고 있다. 제2 도전층(20b)은 도전성을 높이기 위해 불순물이 도핑된 폴리실리콘, 또는, 니켈이나 구리 등의 금속 혹은 합금을 포함한다. 제2 도전층(20b)은, 단층 구조를 갖고 있어도 되고, 다층 구조를 갖고 있어도 된다.
제2 도전층(20b)의 두께는, 0.05㎛ 내지 1㎛의 범위 내에 있는 것이 바람직하고, 0.1㎛ 내지 0.3㎛의 범위 내에 있는 것이 보다 바람직하다. 제2 도전층(20b)이 얇으면, 제2 도전층(20b)에 불연속부가 발생하거나, 또는, 제2 도전층(20b)의 시트 저항이 과잉으로 커질 가능성이 있다. 제2 도전층(20b)이 두꺼우면, 제1 도전층(20a) 및 유전체층(50)을 충분한 두께로 형성하는 것이 어려운 경우가 있다.
제2 도전층(20b)은, 도 2 내지 도 4 및 도 6에 도시한 제5 부분 P5와, 도 2, 도 3, 도 5 및 도 6에 도시한 제6 부분 P6과, 도 2 및 도 4 내지 도 6에 도시한 제7 부분 P7과, 도 3 내지 도 6에 도시한 제8 부분 P8을 포함하고 있다. 제5 부분 P5는, 제2 도전층(20b) 중, 제1 부분 P1을 사이에 두고 제1 주면 S1과 마주보고 있는 부분이다. 제6 부분 P6은, 제2 도전층(20b) 중, 제2 부분 P2를 사이에 두고 제2 주면 S2와 마주보고 있는 부분이다. 제7 부분 P7은, 제2 도전층(20b) 중, 제3 부분 P3을 사이에 두고 제1 오목부 R1의 내면과 마주보고 있는 부분이다. 제8 부분 P8은, 제2 도전층(20b) 중, 제4 부분 P4를 사이에 두고 제2 오목부 R2의 내면과 마주보고 있는 부분이다.
즉, 제2 도전층(20b)은, 제1 도전층(20a)을 사이에 두고, 제1 주면 S1과 제2 주면 S2와 제1 관통 구멍 TH1의 측벽을 마주보고 있다. 또한, 제2 도전층(20b)은, 제1 도전층(20a)을 사이에 두고, 제1 오목부 R1의 측벽 및 저면과, 제2 오목부 R2의 측벽 및 저면을 마주보고 있다.
제5 부분 P5 및 제7 부분 P7은, 도 2, 도 4 및 도 6으로부터 알 수 있는 바와 같이, 서로 전기적으로 접속되어 있다. 제6 부분 P6 및 제8 부분 P8도, 도 3, 도 5 및 도 6으로부터 알 수 있는 바와 같이, 서로 전기적으로 접속되어 있다. 그리고, 제7 부분 P7 및 제8 부분 P8은, 도 6에 도시한 제1 관통 구멍 TH1의 위치에서 서로 전기적으로 접속되어 있다.
또한, 도 2 내지 도 6에는, 제1 오목부 R1 및 제2 오목부 R2가, 제1 도전층(20a)과 제2 도전층(20b)과 유전체층(50)에 의해 완전히 매립되도록 제2 도전층(20b)을 마련하고 있다. 제2 도전층(20b)은, 제1 도전층(20a)에 대하여 컨포멀한 층이어도 된다. 즉, 제2 도전층(20b)은, 대략 균일한 두께를 갖는 층이어도 된다. 이 경우, 제1 오목부 R1 및 제2 오목부 R2는, 제1 도전층(20a)과 제2 도전층(20b)과 유전체층(50)에 의해 완전히는 매립되지 않는다.
제2 도전층(20b)에는, 복수의 관통 구멍이 마련되어 있다. 여기에서는, 이들 관통 구멍은, 제2 도전층(20b) 중 제1 도전층(20a) 및 유전체층(50)을 사이에 두고 제1 주면과 마주보고 있는 부분이며, 제1 오목부 R1과 제2 오목부 R2의 교차부에 대응한 위치에 마련되어 있다. 제2 도전층(20b)에는, 다른 위치에 관통 구멍을 형성해도 된다. 또한, 제2 도전층(20b)에는, 관통 구멍을 1개만 마련해도 된다.
유전체층(50)은, 제1 도전층(20a)과 제2 도전층(20b) 사이에 개재되어 있다. 유전체층(50)은 제1 도전층(20a)에 대하여 컨포멀한 층이다. 유전체층(50)은, 제1 도전층(20a)과 제2 도전층(20b)을 서로로부터 전기적으로 절연하고 있다.
유전체층(50)은, 예를 들어 무기 유전체를 포함한다. 무기 유전체로서는, 강유전체도 사용할 수 있지만, 예를 들어 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 티타늄산화물 및 탄탈산화물 등의 상유전체가 바람직하다. 이들 상유전체는, 온도에 의한 유전율의 변화가 작다. 그 때문에, 상유전체를 유전체층(50)에 사용하면, 콘덴서(1A)의 내열성을 높일 수 있다.
유전체층(50)의 두께는, 0.005㎛ 내지 0.5㎛의 범위 내에 있는 것이 바람직하고, 0.01㎛ 내지 0.1㎛의 범위 내에 있는 것이 보다 바람직하다. 유전체층(50)이 얇으면, 유전체층(50)에 불연속부가 발생하여, 제1 도전층(20a)과 제2 도전층(20b)이 단락할 가능성이 있다. 또한, 유전체층(50)을 얇게 하면, 설령 단락하지 않더라도 내압이 낮아져, 전압을 인가하였을 때 단락할 가능성이 높아진다. 유전체층(50)을 두껍게 하면, 내압은 높아지지만 전기 용량이 작아진다.
유전체층(50)에는, 복수의 관통 구멍이 마련되어 있다. 유전체층(50)의 관통 구멍은, 제2 도전층(20b)의 관통 구멍과 연결되어 있다.
이 콘덴서(1A)는, 도 1 내지 도 6에 도시한 절연층(60)과, 도 1, 도 2, 도 4 및 도 6에 도시한 전극(70a 및 70b)과, 도 1에 도시한 패드(70c 및 70d)를 더 포함하고 있다.
절연층(60)은, 제1 도전층(20a)의 일부와 제2 도전층(20b)의 일부와 유전체층(50)의 일부를 사이에 두고 제1 주면 S1과 마주보고 있다. 구체적으로는, 절연층(60)은, 제2 도전층(20b)의 제5 부분 P5 및 제7 부분 P7을 덮고 있다.
절연층(60)은, 제1 절연층(61)과 제2 절연층(62)을 포함하고 있다.
제1 절연층(61)은, 제2 도전층(20b)의 제5 부분 P5 및 제7 부분 P7을 덮고 있다. 제1 절연층(61)은, 제2 도전층(20b)에 마련된 관통 구멍의 측벽과, 유전체층(50)에 마련된 관통 구멍의 측벽을 또한 덮고 있다. 제1 절연층(61)은, 예를 들어 실리콘 질화물 등의 무기 절연체를 포함한다.
제2 절연층(62)은, 제1 절연층(61)을 덮고 있다. 제2 절연층(62)은, 예를 들어 폴리이미드 등의 유기 절연체를 포함한다.
절연층(60)은, 다층 구조를 갖고 있어도 되고, 단층 구조를 갖고 있어도 된다.
절연층(60)에는, 복수의 관통 구멍이 마련되어 있다. 이들 관통 구멍의 일부는, 제2 도전층(20b)에 마련된 관통 구멍을 통해 유전체층(50)에 마련된 관통 구멍과 연결되어 있고, 그것들과 함께 제1 콘택트 홀을 형성하고 있다. 절연층(60)에 마련된 관통 구멍의 나머지는, Y 방향으로 인접한 제1 콘택트 홀의 중간 위치에 마련되어 있고, 제2 콘택트 홀을 형성하고 있다.
전극(70a)은, 절연층(60) 상에 마련되어 있다. 전극(70a)은, 빗형 전극이다. 전극(70a)은, X 방향으로 각각이 연장되며, Y 방향으로 배열된 빗살부를 갖고 있다. 전극(70b)의 빗살부와 전극(70a)의 빗살부는, Y 방향으로 교대로 배열되어 있다. 전극(70a)은, 여기에서는, 제2 전극이다. 전극(70a)은, 제2 콘택트 홀을 매립하고 있다. 전극(70a)은, 제2 도전층(20b)에 전기적으로 접속되어 있다. 여기에서는, 전극(70a)은 빗형 전극이지만, 전극(70a)은 다른 형상을 갖고 있어도 된다.
전극(70b)은, 절연층(60) 상에 마련되어 있다. 전극(70b)은 빗형 전극이다. 전극(70b)은 X 방향으로 각각이 연장되며, Y 방향으로 배열된 빗살부를 갖고 있다. 전극(70b)은, 여기에서는, 제1 전극이다. 전극(70b)은, 제1 콘택트 홀을 매립하고 있다. 전극(70b)은, 제1 도전층(20a)에 전기적으로 접속되어 있다. 여기에서는, 전극(70b)은 빗형 전극이지만, 전극(70b)은 다른 형상을 갖고 있어도 된다.
패드(70c)는 절연층(60) 상에 마련되어 있다. 패드(70c)는 전극(70a)에 전기적으로 접속되어 있다.
패드(70d)는 절연층(60) 상에 마련되어 있다. 패드(70d)는 전극(70b)에 전기적으로 접속되어 있다.
전극(70a 및 70b) 및 패드(70c 및 70d)는, 도시하지 않은 배리어층과, 제1 금속층(71)과, 제2 금속층(72)을 포함한 적층 구조를 갖고 있다. 배리어층은, 예를 들어 티타늄을 포함한다. 제1 금속층(71)은 배리어층 상에 마련되어 있다. 제1 금속층(71)은, 예를 들어 구리를 포함한다. 제2 금속층(72)은 제1 금속층(71)의 상면 및 단부면을 피복하고 있다. 제2 금속층(72)은, 예를 들어 니켈 또는 니켈 합금층과 금층의 적층막을 포함한다. 배리어층 및 제2 금속층(72)은 생략할 수 있다.
이 콘덴서(1A)는, 예를 들어 이하의 방법에 의해 제조한다.
도 7은 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 제1 촉매층 형성 공정을 개략적으로 도시하는 단면도이다. 도 8은 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 제2 촉매층 형성 공정을 개략적으로 도시하는 단면도이다. 도 9는 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 에칭 공정을 개략적으로 도시하는 단면도이다. 도 10은 도 1 내지 도 6에 도시한 콘덴서의 제조에 있어서의 에칭 공정을 개략적으로 도시하는 다른 단면도이다. 도 11은 도 9 및 도 10의 에칭 공정에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 단면도이다. 도 12는 도 11에 도시한 구조의 다른 단면도이다.
이 방법에서는, 우선, 도 7에 도시한 기판(10)을 준비한다. 여기에서는, 일례로서, 기판(10)은 단결정 실리콘 웨이퍼인 것으로 한다. 단결정 실리콘 웨이퍼의 면방위는 특별히 불문하지만, 본 예에서는, 제1 주면 S1이 (100)면인 실리콘 웨이퍼를 사용한다. 기판(10)으로서는, 제1 주면 S1이 (110)면인 실리콘 웨이퍼를 사용할 수도 있다.
다음에, MacEtch(Metal-Assisted Chemical Etching)에 의해, 기판(10)에 제1 관통 구멍 TH1을 형성한다.
즉, 우선, 도 7 및 도 8에 도시한 바와 같이, 기판(10) 상에, 제1 귀금속을 포함한 제1 촉매층(80a 및 80b)을 형성한다. 제1 촉매층(80a 및 80b)은, 각각, 제1 주면 S1 및 제2 주면 S2를 부분적으로 덮도록 형성한다.
구체적으로는, 우선, 기판(10)의 제1 주면 S1 상에 제1 마스크층(90a)을 형성한다.
제1 마스크층(90a)은, 제1 오목부 R1에 대응한 위치에서 개구되어 있다. 제1 마스크층(90a)은, 제1 주면 S1 중 제1 마스크층(90a)에 의해 덮인 부분이, 후술하는 귀금속과 접촉하는 것을 방지한다.
제1 마스크층(90a)의 재료로서는, 예를 들어 폴리이미드, 불소 수지, 페놀 수지, 아크릴 수지 및 노볼락 수지 등의 유기 재료나, 산화실리콘 및 질화실리콘 등의 무기 재료를 들 수 있다.
제1 마스크층(90a)은, 예를 들어 기존의 반도체 프로세스에 의해 형성할 수 있다. 유기 재료를 포함하는 제1 마스크층(90a)은, 예를 들어 포토리소그래피에 의해 형성할 수 있다. 무기 재료를 포함하는 제1 마스크층(90a)은, 예를 들어 기상 퇴적법에 의한 무기 재료층의 성막과, 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 무기 재료층의 패터닝에 의해 성형할 수 있다. 혹은, 무기 재료를 포함하는 제1 마스크층(90a)은, 기판(10)의 표면 영역의 산화 또는 질화와, 포토리소그래피에 의한 마스크 형성과, 에칭에 의한 산화물 또는 질화물층의 패터닝에 의해 형성할 수 있다. 제1 마스크층(90a)은 생략 가능하다.
다음에, 제1 주면 S1 중 제1 마스크층(90a)에 의해 덮여 있지 않은 영역 상에, 촉매층(80a)을 형성한다. 촉매층(80a)은, 예를 들어 귀금속을 포함한 불연속층이다. 여기에서는, 일례로서, 촉매층(80a)은, 귀금속을 포함한 촉매 입자(81a)를 포함하는 입상층인 것으로 한다.
귀금속은, 예를 들어 금, 은, 백금, 로듐, 팔라듐 및 루테늄 중 1 이상이다. 촉매층(80a) 및 촉매 입자(81a)는, 티타늄 등의 귀금속 이외의 금속을 더 포함하고 있어도 된다.
촉매층(80a)은, 예를 들어 전해 도금, 환원 도금, 또는 치환 도금에 의해 형성할 수 있다. 촉매층(80a)은, 귀금속 입자를 포함하는 분산액의 도포, 또는, 증착 및 스퍼터링 등의 기상 퇴적법을 사용하여 형성해도 된다. 이들 방법 중에서도, 치환 도금은, 제1 주면 S1 중 제1 마스크층(90a)에 의해 덮여 있지 않은 영역에, 귀금속을 직접적으로 또한 균일하게 석출시킬 수 있기 때문에 특히 바람직하다.
다음에, 도 8에 도시한 바와 같이, 기판(10)의 제2 주면 S2 상에, 제2 마스크층(90b)을 형성한다.
제2 마스크층(90b)은, 제2 오목부 R2에 대응한 위치에서 개구되어 있다. 제2 마스크층(90b)은, 제2 주면 S2 중 제2 마스크층(90b)에 의해 덮인 부분이, 귀금속과 접촉하는 것을 방지한다.
제2 마스크층(90b)의 재료로서는, 예를 들어 제1 마스크층(90a)에 대하여 예시한 것을 사용할 수 있다. 제2 마스크층(90b)은, 예를 들어 제1 마스크층(90a)에 대하여 상술한 것과 마찬가지의 방법에 의해 형성할 수 있다.
다음에, 제2 주면 S2 중 제2 마스크층(90b)에 의해 덮여 있지 않은 영역 상에, 촉매층(80b)을 형성한다. 촉매층(80b)은, 예를 들어 귀금속을 포함한 불연속층이다. 여기에서는, 일례로서, 촉매층(80b)은, 귀금속을 포함한 촉매 입자(81b)를 포함하는 입상층인 것으로 한다.
촉매층(80b) 및 촉매 입자(81b)의 재료에는, 예를 들어 촉매층(80a) 및 촉매 입자(81a)에 대하여 예시한 것을 사용할 수 있다. 촉매층(80b)은, 예를 들어 촉매층(80a)에 대하여 상술한 것과 마찬가지의 방법에 의해 형성할 수 있다.
또한, 제1 주면 S1 상에 제1 마스크층(90a)을 형성한 후, 제2 주면 S2 상에 제2 마스크층(90b)을 형성하고, 계속해서, 촉매층(80a) 및 촉매 입자(81a)를 형성하고, 그 후, 촉매층(80b) 및 촉매 입자(81b)를 형성해도 된다. 혹은, 제1 주면 S1 상에 제1 마스크층(90a)을 형성한 후, 제2 주면 S2 상에 제2 마스크층(90b)을 형성하고, 그 후, 기판을 도금액에 침지시켜, 촉매층(80a) 및 촉매 입자(81a)와 촉매층(80b) 및 촉매 입자(81b)를 동시에 형성해도 된다.
다음에, 귀금속의 촉매로서의 작용을 기초로 기판(10)을 에칭하여, 도 6에 도시한 제1 관통 구멍 TH1을 기판(10)에 형성한다.
구체적으로는, 도 9 및 도 10에 도시한 바와 같이, 기판(10)을 에칭제(100)로 에칭한다. 예를 들어, 기판(10)을 액상의 에칭제(100)에 침지시켜, 에칭제(100)를 기판(10)과 접촉시킨다.
에칭제(100)는, 산화제와 불화수소를 포함하고 있다.
에칭제(100)에 있어서의 불화수소의 농도는, 1mol/L 내지 20mol/L의 범위 내에 있는 것이 바람직하고, 5mol/L 내지 10mol/L의 범위 내에 있는 것이 보다 바람직하고, 3mol/L 내지 7mol/L의 범위 내에 있는 것이 더욱 바람직하다. 불화수소 농도가 낮은 경우, 높은 에칭 레이트를 달성하는 것이 어렵다. 불화수소 농도가 높은 경우, 과잉의 사이드 에칭이 발생할 가능성이 있다.
산화제는, 예를 들어 과산화수소, 질산, AgNO3, KAuCl4, HAuCl4, K2PtCl6, H2PtCl6, Fe(NO3)3, Ni(NO3)2, Mg(NO3)2, Na2S2O8, K2S2O8, KMnO4 및 K2Cr2O7로부터 선택할 수 있다. 유해한 부생성물이 발생하지 않고, 반도체 소자의 오염도 발생하지 않기 때문에, 산화제로서는 과산화수소가 바람직하다.
에칭제(100)에 있어서의 산화제의 농도는, 0.2mol/L 내지 8mol/L의 범위 내에 있는 것이 바람직하고, 2mol/L 내지 4mol/L의 범위 내에 있는 것이 보다 바람직하고, 3mol/L 내지 4mol/L의 범위 내에 있는 것이 더욱 바람직하다.
에칭제(100)는, 완충제를 더 포함하고 있어도 된다. 완충제는, 예를 들어 불화암모늄 및 암모니아 중 적어도 한쪽을 포함하고 있다. 일례에 의하면, 완충제는, 불화암모늄이다. 다른 예에 의하면, 완충제는, 불화암모늄과 암모니아의 혼합물이다.
에칭제(100)는, 물 등의 다른 성분을 더 포함하고 있어도 된다.
이와 같은 에칭제(100)를 사용한 경우, 기판(10) 중 제1 촉매 입자(81a) 또는 제2 촉매 입자(82b)와 근접하고 있는 영역에 있어서만, 기판(10)의 재료, 여기에서는 실리콘이 산화된다. 그리고, 이것에 의해 발생한 산화물은, 불화수소산에 의해 용해 제거된다. 그 때문에, 제1 촉매 입자(81a) 또는 제2 촉매 입자(82b)와 근접하고 있는 부분만이 선택적으로 에칭된다.
제1 촉매 입자(81a)는, 에칭의 진행과 함께 제2 주면 S2를 향하여 이동하고, 거기에서 상기와 마찬가지의 에칭이 행해진다. 그 결과, 도 9에 도시한 바와 같이, 제1 촉매층(80a)의 위치에서는, 제1 주면 S1로부터 제2 주면 S2를 향하여, 제1 주면 S1에 대하여 수직인 방향으로 에칭이 진행된다.
한편, 제2 촉매 입자(81b)는, 에칭의 진행과 함께 제1 주면 S1을 향하여 이동하고, 거기에서 상기와 마찬가지의 에칭이 행해진다. 그 결과, 도 10에 도시한 바와 같이, 제2 촉매층(80b)의 위치에서는, 제2 주면 S2로부터 제1 주면 S1을 향하여, 제2 주면 S2에 대하여 수직인 방향으로 에칭이 진행된다.
이와 같이 하여, 도 11 및 도 12에 도시한 바와 같이, 제1 주면 S1에 제1 오목부 R1을 형성함과 함께, 제2 주면 S2에 제2 오목부 R2를 형성한다. 제1 오목부 R1의 깊이 D1과 제2 오목부 R2의 깊이 D2의 합 D1+D2가 기판(10)의 두께 T 이상이면, 제1 오목부 R1과 제2 오목부 R2는, 그것들이 교차한 위치에서 서로 연결되어, 도 6에 도시한 제1 관통 구멍 TH1을 형성한다.
그 후, 제1 마스크층(90a) 및 제2 마스크층(90b) 및 촉매층(80a 및 80b)을 기판(10)으로부터 제거한다. 제1 마스크층(90a) 및 제2 마스크층(90b) 및 촉매층(80a 및 80b) 중 1 이상은, 기판(10)으로부터 제거하지 않아도 된다.
다음에, 기판(10) 상에, 도 2 내지 도 6에 도시한 제1 도전층(20a)을 형성한다. 폴리실리콘을 포함하는 제1 도전층(20a)은, 예를 들어 LPCVD(low pressure chemical vapor deposition)에 의해 형성할 수 있다. 금속을 포함하는 제1 도전층(20a)은, 예를 들어, 전해 도금, 환원 도금, 또는 치환 도금에 의해 형성할 수 있다.
도금액은, 피도금 금속의 염을 포함한 액체이다. 도금액으로서는, 황산구리5수화물과 황산을 포함한 황산구리 도금액, 피로인산구리와 피로인산칼륨을 포함한 피로인산구리 도금액, 및, 술팜산니켈과 붕소를 포함한 술팜산니켈 도금액 등의 일반적인 도금액을 사용할 수 있다.
제1 도전층(20a)은, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 사용한 도금법에 의해 형성하는 것이 바람직하다. 이 도금법에서는, 계면 활성제는, 초임계 이산화탄소를 포함하는 입자와, 피도금 금속의 염을 포함한 용액을 포함하는 연속상 사이에 개재시킨다. 즉, 도금액 내에서, 계면 활성제에 미셀을 형성시키고, 초임계 이산화탄소는 이들 미셀에 도입시킨다.
통상의 도금법에서는, 제1 오목부 R1 및 제2 오목부 R2의 저부 근방으로의 피도금 금속의 공급이 불충분해지는 경우가 있다. 이것은, 제1 오목부 R1의 깊이 D1과 폭 또는 직경 W1의 비 D1/W1이나, 제2 오목부 R2의 깊이 D2와 폭 또는 직경 W2의 비 D2/W2가 큰 경우에, 특히 현저하다.
초임계 이산화탄소를 도입한 미셀은, 좁은 간극에도 용이하게 들어갈 수 있다. 그리고, 이들 미셀의 이동에 수반하여, 피도금 금속의 염을 포함한 용액도 이동한다. 그 때문에, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 사용한 도금법에 의하면, 두께가 균일한 제1 도전층(20a)을 용이하게 형성할 수 있다.
다음에, 제1 도전층(20a) 상에 유전체층(50)을 형성한다. 유전체층(50)은, 예를 들어 CVD(chemical vapor deposition)에 의해 형성할 수 있다. 혹은, 유전체층(50)은, 제1 도전층(20a)의 표면을, 산화, 질화, 또는 산질화함으로써 형성할 수 있다.
계속해서, 유전체층(50) 상에, 제2 도전층(20b)을 형성한다. 제2 도전층(20b)은, 예를 들어 제1 도전층(20a)에 대하여 상술한 것과 마찬가지의 방법에 의해 형성할 수 있다. 제2 도전층(20b)도, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 사용한 도금법에 의해 형성하는 것이 바람직하다.
다음에, 제2 도전층(20b)과 유전체층(50)을 포함하는 적층체에, 복수의 관통 구멍을 형성한다. 여기에서는, 이들 관통 구멍은, 상기 적층체 중 제1 도전층(20a)을 사이에 두고 제1 주면과 마주보고 있는 부분이며, 제1 오목부 R1과 제2 오목부 R2의 교차부에 대응한 위치에 형성한다. 이들 관통 구멍은, 예를 들어 포토리소그래피에 의한 마스크의 형성과, 에칭에 의한 패터닝에 의해 성형할 수 있다.
계속해서, 제2 도전층(20b)의 제5 부분 P5 및 제7 부분 P7 상에 제1 절연층(61)을 형성한다. 제1 절연층(61)은, 예를 들어 CVD에 의해 형성할 수 있다.
그 후, 제1 절연층(61) 상에, 제2 절연층(62)을 형성한다. 제2 절연층(62)에는, 상기 적층체에 마련한 관통 구멍의 위치에 관통 구멍을 형성한다. 제2 절연층(62)의 재료로서 감광성 수지를 사용한 경우, 포토리소그래피를 이용하여, 관통 구멍을 갖는 제2 절연층(62)을 얻을 수 있다.
다음에, 제2 절연층(62)을 에칭 마스크로서 사용하여, 제1 절연층(61)을 에칭한다. 이에 의해, 제1 절연층(61) 중, 제1 도전층(20a)을 피복하고 있는 부분을 제거한다.
계속해서, 제1 금속층(71) 및 제2 금속층(72)을 이 순서로 형성한다. 제1 금속층(71) 및 제2 금속층(72)은, 예를 들어 스퍼터링이나 도금에 의한 성막과, 포토리소그래피의 조합에 의해 형성할 수 있다.
이 콘덴서(1A)에서는, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)을 포함한 적층 구조는, 제1 주면 S1 상뿐만 아니라, 제2 주면 S2 상 및 제1 관통 구멍 TH1 내에도 마련되어 있다. 그 때문에, 이 콘덴서(1A)는, 큰 전기 용량을 달성할 수 있다.
또한, 이 콘덴서(1A)에서는, 제1 오목부 R1 및 제2 오목부 R2는 트렌치이다. 상기 적층 구조는, 트렌치의 측벽 및 저면 상에도 마련되어 있다. 그 때문에, 이 콘덴서(1A)는, 특히 큰 전기 용량을 달성할 수 있다.
예를 들어, 제1 오목부 R1 및 제2 오목부 R2의 깊이가 100㎛, 폭이 1㎛이며, 인접한 제1 오목부 R1 간의 거리 및 인접한 제2 오목부 R2 간의 거리가 모두 1㎛이고, 유전체층(50)으로서 두께 0.02㎛의 실리콘 산화막을 사용한 경우, 콘덴서(1A)의 두께가 약 0.2㎜인 것으로 하면, 약 650nF/㎟의 용량 밀도를 달성할 수 있다.
또한, 이 콘덴서(1A)에서는, 제1 오목부 R1 및 제2 오목부 R2는 서로 교차하고 있고, 그것들의 깊이의 합 D1+D2는 기판(10)의 두께 T 이상이다. 그 때문에, 제1 오목부 R1 및 제2 오목부 R2를 형성하면, 그것들이 교차하고 있는 위치에, 제1 관통 구멍 TH1이 발생한다. 즉, 합 D1+D2가 두께 T보다도 작은 제1 오목부 R1 및 제2 오목부 R2를 각각 제1 주면 S1 및 제2 주면 S2에 단순히 형성한 경우와는 달리, 제1 오목부 R1 및 제2 오목부 R2를 형성하는 공정 외에, 제1 관통 구멍 TH1을 별도로 형성하는 공정을 행할 필요가 없다.
그리고, 이 콘덴서(1A)에서는, 상기 적층 구조 중, 제1 주면 S1 상에 위치한 부분과 제2 주면 S2 상에 위치한 부분의 전기적 접속을, 제1 관통 구멍 TH1을 이용하여 행하고 있다. 그 때문에, 전극(70a 및 70b)의 양쪽을, 콘덴서(1A)의 편측에 배치할 수 있다. 즉, 합 D1+D2가 두께 T보다도 작은 제1 오목부 R1 및 제2 오목부 R2를 각각 제1 주면 S1 및 제2 주면 S2에 단순히 형성한 경우와는 달리, 제2 주면 S2 상에 전극(70a 및 70b)이나 이것과 비슷한 배선을 형성할 필요는 없기 때문에, 공정수를 대폭 삭감할 수 있다. 또한, 이와 같은 구성을 채용한 콘덴서(1A)는, 배선 기판 등에 대한 실장이 용이하다.
<제2 실시 형태>
도 13은 제2 실시 형태에 관한 콘덴서를 개략적으로 도시하는 단면도이다.
도 13에 도시한 콘덴서(1B)는, 이하의 구성을 채용한 것 이외는, 제1 실시 형태에 관한 콘덴서(1A)와 마찬가지이다.
즉, 이 콘덴서(1B)는, 유전체층(50) 대신에, 제1 유전체층(50a)을 포함하고 있다. 제1 유전체층(50a)은, 제1 실시 형태에 관한 콘덴서(1A)의 유전체층(50)과 마찬가지이다.
또한, 콘덴서(1B)에서는, 제2 도전층(20b)은, 제1 도전층(20a)에 대하여 컨포멀한 층이다.
그리고, 콘덴서(1B)는, 제2 유전체층(50b)과 제3 도전층(20c)을 더 포함하고 있다.
제2 유전체층(50b)은, 제2 도전층(20b) 상에 마련되어 있다. 제2 유전체층(50b)은, 제1 도전층(20a)에 대하여 컨포멀한 층이다. 제2 유전체층(50b)에는, 예를 들어 제1 유전체층(50a)과 마찬가지의 구성을 채용할 수 있다.
제3 도전층(20c)은, 제2 유전체층(50b) 상에 마련되어 있다. 제3 도전층(20c)에는, 예를 들어 제2 도전층(20b)과 마찬가지의 구성을 채용할 수 있다.
또한, 이 콘덴서(1B)에서는, 전극(70a 및 70b) 및 도 1에 도시한 패드(70c 및 70d)는, 제1 금속층(71) 및 제2 금속층(72)에 더하여, 제3 금속층(73)을 더 포함한 적층체로 구성되어 있다. 제3 금속층(73)에는, 예를 들어 제1 금속층(71)과 마찬가지의 구성을 채용할 수 있다.
게다가, 이 콘덴서(1B)에서는, 전극(70a)은, 제2 도전층(20b)과는 접촉하고 있지 않고, 그 빗살부의 일부는 제1 도전층(20a)과 접촉하고 있고, 그 빗살부의 다른 일부는 제3 도전층(20c)과 접촉하고 있다. 즉, 제1 도전층(20a)과 제3 도전층(20c)은, 서로 전기적으로 접속되어 있다. 그리고, 이 콘덴서(1B)에서는, 전극(70b)은 제1 도전층(20a) 및 제3 도전층(20c)과는 접촉하고 있지 않고, 그 빗살부가 제2 도전층(20b)과 접촉하고 있다. 즉, 이 콘덴서(1B)에서는, 전극(70a)은 제1 전극이며, 전극(70b)은 제2 전극이다.
이 콘덴서(1B)는, 콘덴서(1A)에 대하여 상술한 것과 마찬가지의 효과를 발휘한다.
게다가, 이 콘덴서(1B)에서는, 제1 도전층(20a)과 제1 유전체층(50a)과 제2 도전층(20b)과 제2 유전체층(50b)과 제3 도전층(20c)이 적층 구조를 형성하고 있다. 즉, 이 콘덴서(1B)에서는, 콘덴서(1A)와 비교하여, 보다 많은 도전층이 유전체층을 사이에 두고 적층되어 있다. 그 때문에, 이 콘덴서(1B)는, 보다 큰 전기 용량을 달성할 수 있다.
예를 들어, 제1 오목부 R1 및 제2 오목부 R2의 깊이가 100㎛, 폭이 1㎛이며, 인접한 제1 오목부 R1 간의 거리 및 인접한 제2 오목부 R2 간의 거리가 모두 1㎛이고, 제1 유전체층(50a) 및 제2 유전체층(50b)으로서 두께 0.02㎛의 실리콘 산화막을 사용한 경우, 콘덴서(1B)의 두께가 약 0.2㎜인 것으로 하면, 약 1300nF/㎟의 용량 밀도를 달성할 수 있다.
<제3 실시 형태>
도 14는 제3 실시 형태에 관한 콘덴서를 개략적으로 도시하는 단면도이다. 도 15는 도 14에 도시한 콘덴서의 일부를 개략적으로 도시하는 사시도이다. 또한, 도 15에는 도 14에 도시한 콘덴서(1C)로부터, 전극(70b), 전극(70a), 절연층(60) 및 제2 도전층(20b)을 생략한 구조를 도시하고 있다.
도 14에 도시한 콘덴서(1C)는, 이하의 구성을 채용한 것 이외는, 제1 실시 형태에 관한 콘덴서(1A)와 마찬가지이다.
즉, 이 콘덴서(1C)에서는, 제2 오목부 R2를 생략하였다. 즉, 이 콘덴서(1C)는, 도 6에 도시한 제1 관통 구멍 TH1을 갖고 있지 않다.
그 대신에, 이 콘덴서(1C)에서는, 도 15에 도시한 바와 같이, 기판(10) 중 제1 오목부 R1의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 인접한 2개의 제1 오목부 R1의 한쪽과 다른 쪽을 연결하는 1 이상의 제2 관통 구멍 TH2가 마련되어 있다. 즉, 이 콘덴서(1C)에서는, 인접한 2개의 제1 오목부 R1 중, 한쪽 제1 오목부 R1의 측벽이 제1 면에 상당하고, 다른 쪽 제1 오목부 R1의 측벽이 제2 면에 상당하고 있다.
또한, 이 콘덴서(1C)에서는, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)을 포함한 적층 구조는, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면 상뿐만 아니라, 제2 관통 구멍 TH2의 측벽 상에도 마련되어 있다. 즉, 제1 도전층(20a)은, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면에 더하여, 제2 관통 구멍 TH2의 측벽을 또한 덮고 있다. 또한, 제2 도전층(20b)은, 제1 도전층(20a)을 사이에 두고, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면을 마주보고 있는 것에 더하여, 제2 관통 구멍 TH2의 측벽을 또한 마주보고 있다.
제2 관통 구멍 TH2의 평균 직경은, 0.3㎛ 이상인 것이 바람직하다. 제2 관통 구멍 TH2의 직경을 작게 하면, 보다 많은 제2 관통 구멍 TH2를 배치할 수 있고, 그 때문에, 보다 큰 전기 용량을 달성할 수 있다. 단, 제2 관통 구멍 TH2의 직경을 너무 작게 하면, 제2 관통 구멍 TH2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
제1 오목부 R1의 측벽의 면적에 차지하는 제2 관통 구멍 TH2의 개구부의 합계 면적의 비율(이하, 개구율이라 함)은, 30％ 내지 90％의 범위 내에 있는 것이 바람직하고, 50％ 내지 90％의 범위 내에 있는 것이 바람직하다. 또한, 제1 오목부 R1의 측벽에 마련된 제2 관통 구멍 TH2의 수와, 그 측벽의 면적의 비(이하, 구멍 밀도라 함)는, 0.4개/㎛2 내지 20개/㎛2의 범위 내에 있는 것이 바람직하고, 2개/㎛2 내지 8개/㎛2의 범위 내에 있는 것이 보다 바람직하다.
개구율 및 구멍 밀도를 크게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 개구율 및 구멍 밀도를 과잉으로 크게 하면, 제2 관통 구멍 TH2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
인접한 제1 오목부 R1 간의 거리는, 0.1㎛ 이상인 것이 바람직하고, 2㎛ 이상인 것이 보다 바람직하다. 이 거리를 크게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 이 거리에 대한 전기 용량의 증가율은, 거리의 증대에 수반하여 점차 작아지기 때문에, 상기 거리를 과도하게 크게 하는 것은 효과적이지 않다. 또한, 이 거리를 크게 한 경우, 제2 관통 구멍 TH2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
이 콘덴서(1C)는, 예를 들어 이하의 방법에 의해 제조한다.
도 16은, 도 14에 도시한 콘덴서의 제조에 사용하는, 트렌치가 마련된 기판의 일례를 개략적으로 도시하는 사시도이다. 도 17은 도 14에 도시한 콘덴서의 제조에 있어서의 촉매층 형성 공정을 개략적으로 도시하는 사시도이다. 도 18은 도 14에 도시한 콘덴서의 제조에 있어서의 에칭 공정에 의해 얻어지는 구조의 일례를 개략적으로 도시하는 사시도이다.
이 방법에서는, 우선, 도 16에 도시한 바와 같이, 복수의 제1 오목부 R1이 제1 주면 S1에 마련된 기판(10)을 준비한다. 제1 오목부 R1은, 예를 들어 도 7 내지 도 12를 참조하면서 설명한 MacEtch에 의해 형성한다.
다음에, MacEtch에 의해, 기판(10)에 제2 관통 구멍 TH2를 형성한다.
즉, 우선, 도 17에 도시한 바와 같이, 제1 오목부 R1의 측벽 상에, 촉매 입자(81a)를 퇴적시킨다. 촉매 입자(81a)의 퇴적은, 촉매 입자(81a) 간에 충분한 크기의 간극이 생기도록 행한다.
또한, 제1 오목부 R1의 저면이나 제1 주면에는, 촉매 입자(81a)를 퇴적시켜도 되지만, 반드시 퇴적시킬 필요는 없다. 따라서, 촉매 입자(81a)의 퇴적에 앞서, 도시하지 않은 마스크층을, 제1 오목부 R1의 저면이나 제1 주면을 덮도록 형성해도 된다.
다음에, 귀금속의 촉매로서의 작용을 기초로 기판(10)을 에칭하여, 도 18에 도시한 제2 관통 구멍 TH2를 기판(10)에 형성한다. 구체적으로는, 기판(10)을 에칭제로 에칭한다. 예를 들어, 기판(10)을 액상의 에칭제에 침지시켜, 에칭제를 기판(10)과 접촉시킨다. 에칭제로서는, 제1 실시 형태에 있어서 설명한 것을 사용할 수 있다.
촉매 입자(81a)는, 그것들 사이에 충분한 크기의 간극이 생기도록 퇴적시키고 있으므로, 제1 오목부 R1의 측벽에는, 복수의 오목부가 형성된다. 이들 오목부는, 에칭의 진행에 수반하여 깊이가 증대되고, 최종적으로는 제2 관통 구멍 TH2가 된다. 이상과 같이 하여, 도 18에 도시한 구조를 얻는다.
또한, 제1 오목부 R1의 측벽에 형성된 오목부 내이며, 그것들의 측벽 상에, 그 후, 제1 도전층(20a), 유전체층(50) 및 제2 도전층(20b)의 적층 구조를 형성할 수 있으면, 이 적층 구조는, 제1 오목부 R1의 측벽에 형성된 오목부 내에서 콘덴서를 구성한다. 따라서, 제1 오목부 R1의 측벽에 형성되는 오목부의 1 이상은, 반드시 관통 구멍은 아니어도 된다.
그 후, 제1 실시 형태에 있어서 설명한 것과 마찬가지의 방법에 의해, 제1 도전층(20a), 유전체층(50), 제2 도전층(20b), 절연층(60), 전극(70a 및 70b) 등을 형성한다. 이와 같이 하여, 콘덴서(1C)를 얻는다.
이 콘덴서(1C)에서는, 제1 오목부 R1이 마련되고, 제1 오목부 R1의 측벽에는 제2 관통 구멍 TH2가 마련되어 있다. 그리고, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조는, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면 상뿐만 아니라, 제2 관통 구멍 TH2의 측벽 상에도 마련되어 있다. 그 때문에, 이 콘덴서(1C)는, 큰 전기 용량을 달성할 수 있다.
예를 들어, 제1 오목부 R1의 깊이가 100㎛, 폭이 1㎛이며, 인접한 제1 오목부 R1 간의 거리가 1㎛이고, 제1 오목부 R1의 측벽에 있어서의 개구율이 30％, 구멍 밀도가 2개/㎛2이며, 유전체층(50)으로서 두께 0.02㎛의 실리콘 산화막을 사용한 경우, 콘덴서(1C)의 두께가 약 0.2㎜인 것으로 하면, 약 500nF/㎟의 용량 밀도를 달성할 수 있다.
<제4 실시 형태>
도 19는 제4 실시 형태에 관한 콘덴서의 일부를 개략적으로 도시하는 사시도이다.
제4 실시 형태에 관한 콘덴서는, 이하의 구성을 채용한 것 이외는, 제1 실시 형태에 관한 콘덴서(1A)와 마찬가지이다.
즉, 이 콘덴서에서는, 기판(10) 중 제1 오목부 R1의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 인접한 2개의 제1 오목부 R1의 한쪽과 다른 쪽을 연결하는 1 이상의 제2 관통 구멍 TH2가 마련되어 있다. 즉, 이 콘덴서에서는, 인접한 2개의 제1 오목부 R1 중, 한쪽 제1 오목부 R1의 측벽이 제1 면에 상당하고, 다른 쪽 제1 오목부 R1의 측벽이 제2 면에 상당하고 있다.
또한, 이 콘덴서에서는, 기판(10) 중 제2 오목부 R2의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 인접한 2개의 제2 오목부 R2의 한쪽과 다른 쪽을 연결하는 1 이상의 제3 관통 구멍 TH3이 마련되어 있다. 즉, 이 콘덴서에서는, 인접한 2개의 제2 오목부 R2 중, 한쪽 제2 오목부 R2의 측벽도 제1 면에 상당하고, 다른 쪽 제2 오목부 R2의 측벽도 제2 면에 상당하고 있다.
또한, 이 콘덴서에서는, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)을 포함한 적층 구조는, 제1 주면 S1, 제2 주면 S2, 제1 오목부 R1의 측벽 및 저면, 그리고 제2 오목부 R2의 측벽 및 저면 상뿐만 아니라, 제2 관통 구멍 TH2의 측벽 및 제3 관통 구멍 TH3의 측벽 상에도 마련되어 있다. 즉, 제1 도전층(20a)은, 제1 주면 S1, 제2 주면 S2, 제1 오목부 R1의 측벽 및 저면, 그리고 제2 오목부 R2의 측벽 및 저면에 더하여, 제2 관통 구멍 TH2의 측벽 및 제3 관통 구멍 TH3의 측벽을 또한 덮고 있다. 또한, 제2 도전층(20b)은, 제1 도전층(20a)을 사이에 두고, 제1 주면 S1, 제2 주면 S2, 그리고 제1 오목부 R1의 측벽 및 저면을 마주보고 있는 것에 더하여, 제2 관통 구멍 TH2의 측벽 및 제3 관통 구멍 TH3의 측벽을 또한 마주보고 있다.
제2 관통 구멍 TH2의 평균 직경 및 제3 관통 구멍 TH3의 평균 직경은, 제3 실시 형태에 있어서, 제2 관통 구멍 TH2에 대하여 기재한 범위 내에 있는 것이 바람직하다.
제1 오목부 R1의 측벽의 면적에 차지하는 제2 관통 구멍 TH2의 개구부의 합계 면적의 비율은, 제3 실시 형태에 있어서, 제1 오목부 R1의 측벽에 대하여 기재한 개구율의 범위 내에 있는 것이 바람직하다. 또한, 제2 오목부 R2의 측벽의 면적에 차지하는 제3 관통 구멍 TH3의 개구부의 합계 면적의 비율도, 제3 실시 형태에 있어서, 제1 오목부 R1의 측벽에 대하여 기재한 개구율의 범위 내에 있는 것이 바람직하다.
제1 오목부 R1의 측벽에 마련된 제2 관통 구멍 TH2의 수와 그 측벽의 면적의 비는, 제3 실시 형태에 있어서 기재한 구멍 밀도의 범위 내에 있는 것이 바람직하다. 또한, 제2 오목부 R2의 측벽에 마련된 제3 관통 구멍 TH3의 수와 그 측벽의 면적의 비도, 제3 실시 형태에 있어서 기재한 구멍 밀도의 범위 내에 있는 것이 바람직하다.
인접한 제1 오목부 R1 간의 거리 및 인접한 제2 오목부 R2 간의 거리는, 제3 실시 형태에 있어서, 인접한 제1 오목부 R1 간의 거리에 대하여 기재한 범위 내에 있는 것이 바람직하다.
제4 실시 형태에 관한 콘덴서는, 예를 들어 제1 실시 형태에 관한 콘덴서(1A)의 제조에 있어서, 제2 관통 구멍 TH2 및 제3 관통 구멍 TH3을 형성하기 위한 공정을 행함으로써 얻을 수 있다. 제2 관통 구멍 TH2 및 제3 관통 구멍 TH3은, 예를 들어 제3 실시 형태에 있어서 설명한 방법에 의해 형성할 수 있다.
즉, 우선, 기판(10)의 제1 주면 S1에 복수의 제1 오목부 R1을 형성함과 함께, 기판(10)의 제2 주면 S2에 복수의 제2 오목부 R2를 형성한다. 제1 오목부 R1 및 제2 오목부 R2는, 예를 들어 제1 실시 형태에 있어서 설명한 MacEtch에 의해 형성한다.
다음에, 기판(10) 상에 제2 귀금속을 포함한 제2 촉매층을, 제1 오목부 R1의 측벽과 제2 오목부 R2의 측벽을 부분적으로 덮도록 형성한다.
계속해서, 제2 귀금속의 촉매로서의 작용을 기초로 기판(10)을 에칭하여, 기판(10) 중 제1 오목부 R1의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에 제2 관통 구멍 TH2를 형성함과 함께, 기판(10) 중 제2 오목부 R2의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에 제3 관통 구멍 TH3을 형성한다.
또한, 상기 제2 관통 구멍 TH2 및 제3 관통 구멍 TH3을 형성하는 과정에 있어서, 바람직한 직경보다도 작은 직경의 구멍이나, 비관통 구멍이 형성되는 경우도 있다. 이들은, 그 후, 제1 도전층(20a), 유전체층(50) 및 제2 도전층(20b) 중 어느 것으로 매립되거나, 또는, 이들 위치에서, 제1 도전층(20a), 유전체층(50) 및 제2 도전층(20b)이 콘포멀하게 성막된다.
그 후, 제1 실시 형태에 있어서 설명한 것과 마찬가지의 방법에 의해, 제1 도전층(20a), 유전체층(50), 제2 도전층(20b), 절연층(60), 전극(70a 및 70b) 등을 형성한다. 이와 같이 하여, 제4 실시 형태에 관한 콘덴서를 얻는다.
이 콘덴서에서는, 제1 오목부 R1 및 제2 오목부 R2가 마련되고, 제1 오목부 R1의 측벽 및 제2 오목부 R2의 측벽에는, 각각, 제2 관통 구멍 TH2 및 제3 관통 구멍 TH3이 마련되어 있다. 그리고, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조는, 제1 주면 S1, 제2 주면, 제1 오목부 R1의 측벽 및 저면, 그리고 제2 오목부 R2의 측벽 및 저면 상뿐만 아니라, 제2 관통 구멍 TH2의 측벽 및 제3 관통 구멍 TH3의 측벽 상에도 마련되어 있다. 그 때문에, 이 콘덴서(1C)는, 큰 전기 용량을 달성할 수 있다.
또한, 이 콘덴서에서는, 제1 오목부 R1 및 제2 오목부 R2는 트렌치이다. 상기 적층 구조는, 트렌치의 측벽 및 저면 상에도 마련되어 있다. 그 때문에, 이 콘덴서는, 특히 큰 전기 용량을 달성할 수 있다.
예를 들어, 제1 오목부 R1 및 제2 오목부 R2의 깊이가 100㎛, 폭이 1㎛이며, 인접한 제1 오목부 R1 간의 거리 및 인접한 제2 오목부 R2 간의 거리가 모두 1㎛이고, 제2 관통 구멍 TH2 및 제3 관통 구멍 TH3의 제1 오목부 R1의 측벽 및 제2 오목부 R2의 측벽의 각각에 있어서의 개구율이 30％, 구멍 밀도가 2개/㎛2이며, 유전체층(50)으로서 두께 0.02㎛의 실리콘 산화막을 사용한 경우, 콘덴서의 두께가 약 0.2㎜인 것으로 하면, 약 1000nF/㎟의 용량 밀도를 달성할 수 있다.
또한, 이 콘덴서에서는, 제1 오목부 R1 및 제2 오목부 R2는 서로 교차하고 있고, 그것들의 깊이의 합 D1+D2는 기판(10)의 두께 T 이상이다. 그 때문에, 제1 오목부 R1 및 제2 오목부 R2를 형성하면, 그것들이 교차하고 있는 위치에, 제1 관통 구멍 TH1이 생긴다. 즉, 합 D1+D2가 두께 T보다도 작은 제1 오목부 R1 및 제2 오목부 R2를 각각 제1 주면 S1 및 제2 주면 S2에 단순히 형성한 경우와는 달리, 제1 오목부 R1 및 제2 오목부 R2를 형성하는 공정 외에, 제1 관통 구멍 TH1을 별도로 형성하는 공정을 행할 필요가 없다.
그리고, 이 콘덴서에서는, 상기 적층 구조 중, 제1 주면 S1 상에 위치한 부분과 제2 주면 S2 상에 위치한 부분의 전기적 접속을, 제1 관통 구멍 TH1을 이용하여 행하고 있다. 그 때문에, 도 1에 도시한 전극(70a 및 70b)의 양쪽을, 콘덴서의 편측에 배치할 수 있다. 즉, 합 D1+D2가 두께 T보다도 작은 제1 오목부 R1 및 제2 오목부 R2를 각각 제1 주면 S1 및 제2 주면 S2에 단순히 형성한 경우와는 달리, 제2 주면 S2 상에 전극(70a 및 70b)이나 이것과 비슷한 배선을 형성할 필요는 없기 때문에, 공정수를 대폭 삭감할 수 있다. 또한, 이와 같은 구성을 채용한 콘덴서는, 배선 기판 등에 대한 실장이 용이하다.
<제5 실시 형태>
도 20은 제5 실시 형태에 관한 콘덴서를 개략적으로 도시하는 단면도이다. 도 21은 도 20에 도시한 콘덴서의 일부를 개략적으로 도시하는 사시도이다. 도 22는, 도 21에 도시한 콘덴서의 XXII-XXII선을 따른 단면도이다. 또한, 도 21에는, 도 20에 도시한 콘덴서(1D)로부터, 전극(70b), 전극(70a), 절연층(60) 및 제2 도전층(20b)을 생략한 구조를 도시하고 있다.
도 20에 도시한 콘덴서(1D)는, 이하의 구성을 채용한 것 이외는, 제3 실시 형태에 관한 콘덴서(1C)와 마찬가지이다.
즉, 이 콘덴서(1D)에서는, 도 21에 도시한 바와 같이, 제1 오목부 R1의 측벽에, 복수의 제2 관통 구멍 TH2 대신에, 복수의 제1 구멍 H1 및 복수의 제2 구멍 H2가 마련되어 있다.
제1 구멍 H1은, 도 22에 도시한 바와 같이, 제1 오목부 R1의 측벽에 대하여 기운 제1 방향 D1로 각각이 연장되어 있다. 즉, 제1 구멍 H1의 길이 방향 또는 깊이 방향은, 서로 평행하며, 제1 오목부 R1의 측벽에 대하여 기울어져 있다.
제1 구멍 H1의 각각은, 2 이상의 제1 오목부 R1의 인접한 2개 중 한쪽으로부터 연장되고, 다른 쪽까지 도달하지 않는 막힌 구멍이어도 된다. 혹은, 제1 구멍 H1의 각각은, 2 이상의 제1 오목부 R1의 인접한 2개의 한쪽과 다른 쪽을 연결한 관통 구멍이어도 된다. 혹은, 제1 구멍 H1의 1 이상은 막힌 구멍이고, 제1 구멍 H1의 나머지는 관통 구멍이어도 된다.
제2 구멍 H2는, 제1 방향 D1과 교차하는 제2 방향 D2로 각각이 연장되어 있다. 즉, 제2 구멍 H2의 길이 방향 또는 깊이 방향은, 서로 평행하며, 제1 오목부 R1의 측벽에 대하여 기울어져 있다. 제2 구멍 H2의 각각은, 제1 구멍 H1의 1 이상과 연결되어 있어도 되고, 연결되어 있지 않아도 된다. 또한, 제2 구멍 H2의 각각은, 제1 구멍 H1의 1 이상과 교차하고 있어도 되고, 교차하고 있지 않아도 된다.
제2 구멍 H2의 각각은, 2 이상의 제1 오목부 R1의 인접한 2개 중 한쪽으로부터 연장되고, 다른 쪽까지 도달하지 않는 막힌 구멍이어도 된다. 혹은, 제2 구멍 H2의 각각은, 2 이상의 제1 오목부 R1의 인접한 2개의 한쪽과 다른 쪽을 연결한 관통 구멍이어도 된다. 혹은, 제2 구멍 H2의 1 이상은 막힌 구멍이며, 제2 구멍 H2의 나머지는 관통 구멍이어도 된다.
또한, 이 콘덴서(1D)에서는, 도 20 내지 도 22에 도시한 바와 같이, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)을 포함한 적층 구조는, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면 상뿐만 아니라, 제1 구멍 H1의 측벽 및 제2 구멍 H2의 측벽 상에도 마련되어 있다. 즉, 제1 도전층(20a)은, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면에 더하여, 제1 구멍 H1의 측벽 및 제2 구멍 H2의 측벽을 또한 덮고 있다. 또한, 제2 도전층(20b)은, 제1 도전층(20a)을 사이에 두고, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면을 마주보고 있는 것에 더하여, 제1 구멍 H1의 측벽 및 제2 구멍 H2의 측벽을 또한 마주보고 있다.
이 콘덴서(1D)에서는, 제1 오목부 R1의 측벽에 제1 구멍 H1이 마련되어 있다. 따라서, 이 콘덴서(1D)의 기판(10)은, 제1 오목부 R1의 측벽에 구멍이 마련되어 있지 않은 기판보다도 큰 표면적을 갖고 있다.
또한, 이들 제1 구멍 H1은, 제1 오목부 R1의 측벽에 대하여 기운 제1 방향 D1로 각각이 연장되어 있다. 그 때문에, 이 콘덴서(1D)의 기판(10)은, 제1 오목부 R1의 측벽에 대하여 수직인 방향으로 연장된 구멍이 제1 오목부 R1의 측벽에 마련된 기판보다도 큰 표면적을 갖고 있다.
그리고, 이 콘덴서(1D)에서는, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조는, 제1 주면 S1 및 제1 오목부 R1의 측벽 및 저면 상뿐만 아니라, 제1 구멍 H1의 측벽 상에도 마련되어 있다.
따라서, 이 콘덴서(1D)는, 제1 오목부 R1의 측벽에 구멍이 마련되어 있지 않은 콘덴서보다도 큰 전기 용량을 달성할 수 있다. 또한, 이 콘덴서(1D)는, 제1 오목부 R1의 측벽에 대하여 수직인 방향으로 연장된 구멍이 마련된 콘덴서보다도 큰 전기 용량을 달성할 수 있다.
예를 들어, 제1 오목부 R1의 측벽의 개구율이 80％이며, 제1 도전층(20a)의 두께가 100㎚이고, 1㎛2당의 제1 구멍 H1의 수가 수개 정도인 경우, 제1 방향 D1이 제1 오목부 R1의 측벽에 대하여 이루는 각도가 45°일 때의 제1 도전층(20a)의 표면적은, 이 각도가 90°일 때의 제1 도전층(20a)의 표면적의 약 1.36배로 할 수 있다. 이것으로부터 명백해지는 바와 같이, 제1 방향 D1이 제1 오목부 R1의 측벽에 대하여 기울어져 있는 콘덴서는, 제1 방향 D1이 제1 오목부 R1의 측벽에 대하여 수직인 콘덴서보다도 큰 전기 용량을 달성할 수 있다.
또한, 이 콘덴서(1D)에서는, 제1 오목부 R1의 측벽에는, 제2 구멍 H2가 또한 마련되어 있다. 제1 구멍 H1에 더하여, 제2 구멍 H2를 마련하면, 보다 큰 전기 용량을 달성할 수 있다.
그리고, 이 콘덴서(1D)에서는, 제1 구멍 H1의 길이 방향은 서로 평행하며, 제2 구멍 H2의 길이 방향도 서로 평행하다. 그 때문에, 제1 구멍 H1끼리가 연결되는 것이나, 제2 구멍 H2끼리가 연결되는 것에 기인한 기계적 강도의 저하가 발생하기 어렵다.
따라서, 이 구조에 의하면, 큰 전기 용량과 높은 기계적 강도를 달성하는 것이 가능하다.
제1 방향 D1이 제1 오목부 R1의 측벽에 대하여 이루는 각도 및 제2 방향 D2가 제1 오목부 R1의 측벽에 대하여 이루는 각도의 각각은, 10° 내지 80°의 범위 내에 있는 것이 바람직하고, 30° 내지 60°의 범위 내에 있는 것이 보다 바람직하다. 이 각도를 작게 하면, 콘덴서(1D)의 기계적 강도가 낮아진다. 이 각도를 크게 하면, 제1 방향 D1이나 제2 방향 D2를 기울어지게 하는 것에 수반되는 전기 용량의 증가가 작아진다.
제1 방향 D1과 제2 방향 D2가 이루는 각도는, 20° 내지 160°의 범위 내에 있는 것이 바람직하고, 60° 내지 120°의 범위 내에 있는 것이 보다 바람직하다. 제1 방향 D1과 제2 방향 D2는, 직교하고 있는 것이 특히 바람직하다. 이 각도를 과잉으로 작게 또는 크게 하면, 콘덴서(1D)의 기계적 강도가 낮아진다.
제1 오목부 R1의 측벽에는, 제1 구멍 H1 및 제2 구멍 H2에 더하여, 일방향으로 각각이 연장되며, 길이 방향이 제1 방향 D1 및 제2 방향 D2와는 상이한 다른 구멍이 또한 마련되어 있어도 된다. 예를 들어, 제1 오목부 R1의 측벽에는, 그와 같은 구멍으로서, 길이 방향이 서로 평행하며 또한 이 길이 방향이 제1 방향 D1 및 제2 방향 D2와 교차하는 복수의 구멍과, 길이 방향이 서로 평행하며 또한 이 길이 방향이 제1 방향 D1 및 제2 방향 D2 및 앞의 구멍의 길이 방향과 교차하는 복수의 구멍이 또한 마련되어 있어도 된다.
도 23은 도 21에 도시한 콘덴서의 단면을 도시하는 현미경 사진이다. 도 23의 현미경 사진은, 도 22에 대응한 단면의 현미경 사진이다. 도 23에 있어서, 세로 방향은 X 방향이며, 가로 방향은 Y 방향이다.
도 23의 현미경 사진은, (001)면을 주면으로서 갖고, 길이 방향이 <100>축에 평행한 제1 오목부 R1을 앞의 주면에 마련한 단결정 실리콘 웨이퍼의 (001)면에 평행한 단면을 나타내고 있다. 상술한 제1 방향 D1 및 제2 방향 D2는, 각각, 도 23에 있어서의 <110>축 및 <-110>축에 평행한 방향이다. 이와 같이, 제1 방향 D1 및 제2 방향 D2가 직교하고 있는 구조는, 큰 전기 용량과 높은 기계적 강도를 달성함에 있어서 특히 유리하다.
제1 구멍 H1의 평균 직경 및 제2 구멍 H2의 평균 직경의 각각은, 제3 실시 형태에 있어서, 제2 관통 구멍 TH2에 대하여 기재한 범위 내에 있는 것이 바람직하다. 제1 구멍 H1의 직경 및 제2 구멍 H2의 직경을 작게 하면, 보다 많은 제1 구멍 H1 및 제2 구멍 H2를 배치할 수 있고, 그 때문에, 보다 큰 전기 용량을 달성할 수 있다. 단, 제1 구멍 H1의 직경 및 제2 구멍 H2의 직경을 너무 작게 하면, 제1 구멍 H1 내 및 제2 구멍 H2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다.
제1 오목부 R1의 측벽의 면적에 차지하는, 제1 구멍 H1의 개구부의 합계 면적과 제2 구멍 H2의 개구부의 합계 면적의 합의 비율(이하, 개구율이라 함)은, 제3 실시 형태에 있어서, 제1 오목부 R1의 측벽에 대하여 기재한 개구율의 범위 내에 있는 것이 바람직하다. 또한, 제1 오목부 R1의 측벽에 마련된 제1 구멍 H1 및 제2 구멍 H2의 합계수와, 그 측벽의 면적의 비(이하, 구멍 밀도라 함)는, 제3 실시 형태에 있어서 기재한 구멍 밀도의 범위 내에 있는 것이 바람직하다.
개구율 및 구멍 밀도를 크게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 개구율 및 구멍 밀도를 과잉으로 크게 하면, 제1 구멍 H1 내 및 제2 구멍 H2 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다. 또한, 구멍 밀도를 과잉으로 크게 하면, 구멍과 구멍이 연결되기 쉬워지는 것에 수반하여, 제1 오목부 R1의 측벽의 표면적은 작아지기 쉽다. 따라서, 큰 전기 용량을 달성하는 것도 어려워질 가능성이 있다.
또한, 이 콘덴서(1D)에서는, 제2 구멍 H2를 생략해도 된다.
기판(10) 중 제1 오목부 R1과 인접한 부분은, 면심 입방 구조를 갖는 결정을 포함하는 것이 바람직하다. 이 경우, 기판(10)의 주면은, (001)면인 것이 바람직하다. 또한, 이 경우, 제1 오목부 R1의 길이 방향은, <110>축에 대하여 기울어져 있는 것이 바람직하다. 이렇게 하면, 이하에 설명하는 방법에 의해, 제1 구멍 H1 및 제2 구멍 H2를 형성할 수 있다. 여기에서는, 일례로서, 면심 입방 구조를 갖는 결정을 포함하고, 주면이 (001)면인 기판(10)으로서, 단결정 실리콘 웨이퍼를 사용하기로 한다.
우선, 기판(10)의 주면에, 길이 방향이 <110>축에 대하여 기운 제1 오목부 R1을 형성한다. 예를 들어, 길이 방향이 <100>축에 평행한 제1 오목부 R1을 형성한다. 제1 오목부 R1은, 예를 들어 도 7 내지 도 12를 참조하면서 설명한 방법에 의해 형성할 수 있다.
다음에, 제1 오목부 R1의 측벽에 촉매 입자를 퇴적시킨다. 촉매 입자의 퇴적은, 예를 들어 도 17을 참조하면서 설명한 방법에 의해 형성할 수 있다.
다음에, 귀금속의 촉매로서의 작용을 기초로 기판(10)을 에칭하여, 제1 구멍 H1 및 제2 구멍 H2를 형성한다. 구체적으로는, 기판(10)을 에칭제에 침지시켜, 에칭제를 기판(10)과 접촉시킨다. 에칭제로서는, 제1 실시 형태에 있어서 설명한 것을 사용할 수 있다.
촉매 입자가 서로 접촉하여 일체로 되어 있는 경우, 에칭은 촉매층의 두께 방향으로 진행된다.
한편, 촉매 입자가 서로로부터 이격되어 있는 경우, 에칭의 진행 방향에는, 기판을 구성하고 있는 결정의 방위가 영향을 미친다. 예를 들어, 여기에 기재하고 있는 예에서는, <110>축에 평행한 방향이나, 그것과 등가인 축, 예를 들어 <-110>축에 평행한 방향으로 에칭은 진행되기 쉽다.
따라서, 상기 방법에 의하면, 도 20 내지 도 23에 도시한 구조가 얻어진다.
<제6 실시 형태>
도 24는 제6 실시 형태에 관한 콘덴서의 일부를 개략적으로 도시하는 사시도이다.
제6 실시 형태에 관한 콘덴서는, 이하의 구성을 채용한 것 이외는, 제4 실시 형태에 관한 콘덴서와 마찬가지이다.
즉, 이 콘덴서에서는, 도 24에 도시한 바와 같이, 제1 오목부 R1의 측벽에, 복수의 제2 관통 구멍 TH2 대신에, 복수의 제1 구멍 H1 및 복수의 제2 구멍 H2가 마련되어 있다. 또한, 제2 오목부 R2의 측벽에, 복수의 제3 관통 구멍 TH3 대신에, 복수의 제3 구멍 H3 및 복수의 제4 구멍 H4가 마련되어 있다.
이 콘덴서에 있어서의 제1 구멍 H1 및 제2 구멍 H2는, 제5 실시 형태에 관한 콘덴서(1D)의 제1 구멍 H1 및 제2 구멍 H2와 동일하다.
제3 구멍 H3은, 제2 오목부 R2의 측벽에 대하여 기운 제3 방향으로 각각이 연장되어 있다. 즉, 제3 구멍 H3의 길이 방향 또는 깊이 방향은, 서로 평행하며, 제2 오목부 R2의 측벽에 대하여 기울어져 있다.
제3 구멍 H3의 각각은, 2 이상의 제2 오목부 R2의 인접한 2개 중 한쪽으로부터 연장되고, 다른 쪽까지 도달하지 않는 막힌 구멍이어도 된다. 혹은, 제3 구멍 H3의 각각은, 2 이상의 제2 오목부 R2의 인접한 2개의 한쪽과 다른 쪽을 연결한 관통 구멍이어도 된다. 혹은, 제3 구멍 H3의 1 이상은 막힌 구멍이며, 제3 구멍 H3의 나머지는 관통 구멍이어도 된다.
제4 구멍 H4는, 제3 방향과 교차하는 제4 방향으로 각각이 연장되어 있다. 즉, 제4 구멍 H4의 길이 방향 또는 깊이 방향은, 서로 평행하며, 제2 오목부 R2의 측벽에 대하여 기울어져 있다. 제4 구멍 H4의 각각은, 제3 구멍 H3의 1 이상과 연결되어 있어도 되고, 연결되어 있지 않아도 된다. 또한, 제4 구멍 H4의 각각은, 제3 구멍 H3의 1 이상과 교차하고 있어도 되고, 교차하고 있지 않아도 된다.
제4 구멍 H4의 각각은, 2 이상의 제2 오목부 R2의 인접한 2개 중 한쪽으로부터 연장되고, 다른 쪽까지 도달하지 않는 막힌 구멍이어도 된다. 혹은, 제4 구멍 H4의 각각은, 2 이상의 제2 오목부 R2의 인접한 2개의 한쪽과 다른 쪽을 연결한 관통 구멍이어도 된다. 혹은, 제4 구멍 H4의 1 이상은 막힌 구멍이며, 제4 구멍 H4의 나머지는 관통 구멍이어도 된다.
또한, 이 콘덴서에서는, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)을 포함한 적층 구조는, 제1 주면 S1, 제2 주면 S2, 제1 오목부 R1의 측벽 및 저면, 그리고 제2 오목부 R2의 측벽 및 저면 상뿐만 아니라, 제1 구멍 H1의 측벽, 제2 구멍 H2의 측벽, 제3 구멍 H3의 측벽 및 제4 구멍 H4의 측벽 상에도 마련되어 있다. 즉, 제1 도전층(20a)은, 제1 주면 S1, 제2 주면 S2, 제1 오목부 R1의 측벽 및 저면, 그리고 제2 오목부 R2의 측벽 및 저면에 더하여, 제1 구멍 H1의 측벽, 제2 구멍 H2의 측벽, 제3 구멍 H3의 측벽 및 제4 구멍 H4의 측벽을 또한 덮고 있다. 또한, 제2 도전층(20b)은, 제1 도전층(20a)을 사이에 두고, 제1 주면 S1, 제2 주면 S2, 그리고 제1 오목부 R1의 측벽 및 저면을 마주보고 있는 것에 더하여, 제1 구멍 H1의 측벽, 제2 구멍 H2의 측벽, 제3 구멍 H3의 측벽 및 제4 구멍 H4의 측벽을 또한 마주보고 있다.
상기한 바와 같이, 이 콘덴서는, 제2 관통 구멍 TH2 대신에 제1 구멍 H1 및 제2 구멍 H2가 마련되고, 제3 관통 구멍 TH3 대신에 제3 구멍 H3 및 제4 구멍 H4가 마련되어 있는 것 이외는, 제4 실시 형태에 관한 콘덴서와 마찬가지이다. 따라서, 이 콘덴서는, 제2 관통 구멍 TH2 및 제3 관통 구멍 TH3에 관련하여 설명한 사항을 제외하고, 제4 실시 형태에 관한 콘덴서와 마찬가지의 효과를 발휘한다.
또한, 이 콘덴서에서는, 제1 구멍 H1, 제2 구멍 H2, 제3 구멍 H3 및 제4 구멍 H4가 마련되어 있다. 따라서, 이 콘덴서의 기판(10)은, 제1 오목부 R1 및 제2 오목부 R2의 어느 측벽에도 구멍이 마련되어 있지 않은 기판과 비교하여 보다 큰 표면적을 갖고 있다.
또한, 제1 구멍 H1 및 제2 구멍 H2는, 제1 오목부 R1의 측벽에 대하여 기운 방향으로 각각이 연장되고, 제3 구멍 H3 및 제4 구멍 H4는, 제2 오목부 R2의 측벽에 대하여 기운 방향으로 각각이 연장되어 있다. 그 때문에, 이 콘덴서의 기판(10)은, 제1 오목부 R1의 측벽에, 이들 측벽에 대하여 수직인 방향으로 연장된 구멍이 마련되고, 제2 오목부 R2의 측벽에, 이들 측벽에 대하여 수직인 방향으로 연장된 구멍이 마련된 기판보다도 큰 표면적을 갖고 있다.
그리고, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조는, 제1 주면 S1, 제2 주면 S2, 제1 오목부 R1의 측벽 및 저면, 그리고 제2 오목부 R2의 측벽 및 저면 상뿐만 아니라, 제1 구멍 H1, 제2 구멍 H2, 제3 구멍 H3 및 제4 구멍 H4의 측벽 상에도 마련되어 있다.
따라서, 이 콘덴서는, 제1 오목부 R1 및 제2 오목부 R2의 어느 측벽에도 구멍이 마련되어 있지 않은 콘덴서와 비교하여 보다 큰 전기 용량을 달성할 수 있다. 또한, 이 콘덴서는, 제1 오목부 R1의 측벽에, 이들 측벽에 대하여 수직인 방향으로 연장된 구멍이 마련되고, 제2 오목부 R2의 측벽에, 이들 측벽에 대하여 수직인 방향으로 연장된 구멍이 마련된 콘덴서보다도 큰 전기 용량을 달성할 수 있다.
제1 방향 D1이 제1 오목부 R1의 측벽에 대하여 이루는 각도, 제2 방향 D2가 제1 오목부 R1의 측벽에 대하여 이루는 각도, 제3 방향이 제2 오목부 R2의 측벽에 대하여 이루는 각도 및 제4 방향이 제2 오목부 R2의 측벽에 대하여 이루는 각도의 각각은, 제5 실시 형태에 있어서, 제1 방향 D1 및 제2 방향 D2가 제1 오목부 R1의 측벽에 대하여 이루는 각도에 대하여 기재한 범위 내에 있는 것이 바람직하다.
제1 방향 D1과 제2 방향 D2가 이루는 각도 및 제3 방향과 제4 방향이 이루는 각도의 각각은, 제5 실시 형태에 있어서, 제1 방향 D1과 제2 방향 D2가 이루는 각도에 대하여 기재한 범위 내에 있는 것이 바람직하다.
제1 방향 D1 및 제2 방향 D2 중 한쪽과 제3 방향 및 제4 방향 중 한쪽은, 평행하거나 또는 직교하고 있는 것이 바람직하다. 이 경우, 구멍의 형성이 용이하다.
제1 구멍 H1의 평균 직경, 제2 구멍 H2의 평균 직경, 제3 구멍 H3의 평균 직경 및 제4 구멍 H4의 평균 직경의 각각은, 제3 실시 형태에 있어서, 제2 관통 구멍 TH2에 대하여 기재한 범위 내에 있는 것이 바람직하다.
제1 오목부 R1의 측벽의 개구율, 즉, 이 측벽의 면적에 차지하는, 제1 구멍 H1의 개구부의 합계 면적과 제2 구멍 H2의 개구부의 합계 면적의 합의 비율은, 제3 실시 형태에 있어서, 제1 오목부 R1의 측벽에 대하여 기재한 개구율의 범위 내에 있는 것이 바람직하다. 또한, 제2 오목부 R2의 측벽의 개구율, 즉, 이 측벽의 면적에 차지하는, 제3 구멍 H3의 개구부의 합계 면적과 제4 구멍 H4의 개구부의 합계 면적의 합의 비율도, 제3 실시 형태에 있어서, 제1 오목부 R1의 측벽에 대하여 기재한 개구율의 범위 내에 있는 것이 바람직하다.
제1 오목부 R1의 측벽에 있어서의 구멍 밀도, 즉, 이 측벽에 마련된 제1 구멍 H1 및 제2 구멍 H2의 합계수와, 그 측벽의 면적의 비는, 제3 실시 형태에 있어서 기재한 구멍 밀도의 범위 내에 있는 것이 바람직하다. 또한, 제2 오목부 R2의 측벽에 있어서의 구멍 밀도, 즉, 이 측벽에 마련된 제3 구멍 H3 및 제4 구멍 H4의 합계수와, 그 측벽의 면적의 비도, 제3 실시 형태에 있어서 기재한 구멍 밀도의 범위 내에 있는 것이 바람직하다.
개구율 및 구멍 밀도를 크게 하면, 보다 큰 전기 용량을 달성할 수 있다. 단, 개구율 및 구멍 밀도를 과잉으로 크게 하면, 제1 구멍 H1, 제2 구멍 H2, 제3 구멍 H3 및 제4 구멍 H4 내에, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조를 형성하는 것이 어려워질 가능성이 있다. 또한, 구멍 밀도를 과잉으로 크게 하면, 구멍과 구멍이 연결되기 쉬워지는 것에 수반하여, 제1 오목부 R1 및 제2 오목부 R2의 측벽의 표면적은 작아지기 쉽다. 따라서, 큰 전기 용량을 달성하는 것도 어려워질 가능성이 있다.
또한, 이 콘덴서에서는, 제1 구멍 H1, 제2 구멍 H2, 제3 구멍 H3 및 제4 구멍 H4의 1 이상이 마련되어 있으면, 나머지는 생략해도 된다.
기판(10) 중, 제1 오목부 R1과 인접한 부분 및 제2 오목부 R2와 인접한 부분은, 면심 입방 구조를 갖는 결정을 포함하는 것이 바람직하다. 이 경우, 제1 주면 S1은 (001)면이며, 제2 주면 S2는 제1 주면 S1에 평행한 면인 것이 바람직하다. 또한, 이 경우, 제1 오목부 R1 및 제2 오목부 R2의 길이 방향은, <110>축에 대하여 기울어져 있는 것이 바람직하다. 이와 같이 하면, 이하에 설명하는 방법에 의해, 제1 구멍 H1, 제2 구멍 H2, 제3 구멍 H3 및 제4 구멍 H4를 형성할 수 있다. 여기에서는, 일례로서, 면심 입방 구조를 갖는 결정을 포함하고, 제1 주면 S1이 (001)면이며, 제2 주면 S2가 제1 주면 S1에 평행한 면인 기판(10)으로서, 단결정 실리콘 웨이퍼를 사용하기로 한다.
우선, 기판(10)의 제1 주면 S1에, 길이 방향이 <110>축에 대하여 기운 제1 오목부 R1을 형성함과 함께, 기판(10)의 제2 주면 S2에, 길이 방향이 <110>축에 대하여 기운 제2 오목부 R2를 형성한다. 제1 오목부 R1 및 제2 오목부 R은, 예를 들어 제1 실시 형태에 있어서 설명한 MacEtch에 의해 형성한다.
다음에, 기판(10) 상에, 제2 귀금속을 포함한 제2 촉매층을, 제1 오목부 R1의 측벽과 제2 오목부 R2의 측벽을 부분적으로 덮도록 형성한다.
계속해서, 제2 귀금속의 촉매로서의 작용을 기초로 기판(10)을 에칭하여, 제1 오목부 R1의 측벽에 제1 구멍 H1 및 제2 구멍 H2를 형성함과 함께, 제2 오목부 R2의 측벽에 제3 구멍 H3 및 제4 구멍 H4를 형성한다.
제5 실시 형태에 있어서 설명한 바와 같이, 촉매 입자가 서로로부터 이격되어 있는 경우, 에칭의 진행 방향에는, 기판을 구성하고 있는 결정의 방위가 영향을 미친다. 예를 들어, 여기에 기재하고 있는 예에서는, <110>축에 평행한 방향이나, 그것과 등가인 축, 예를 들어 <-110>축에 평행한 방향으로 에칭은 진행되기 쉽다. 따라서, 상술한 방법에 의하면, 도 24에 도시한 구조가 얻어진다.
본 발명의 몇몇 실시 형태를 설명하였지만, 이들 실시 형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이들 실시 형태는, 그 밖의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함되는 것과 마찬가지로, 특허 청구 범위에 기재된 발명과 그 균등의 범위에 포함되는 것이다.
예를 들어, 제3 내지 제6 실시 형태에 관한 콘덴서는, 제2 실시 형태에 관한 콘덴서(1B)와 마찬가지로, 제1 도전층(20a)과 유전체층(50)과 제2 도전층(20b)의 적층 구조 대신에, 제1 도전층(20a)과 제1 유전체층(50a)과 제2 도전층(20b)과 제2 유전체층(50b)과 제3 도전층(20c)의 적층 구조를 포함하고 있어도 된다.
또한, 제4 실시 형태에 관한 콘덴서로부터, 제2 관통 구멍 TH2 또는 제3 관통 구멍 TH3을 생략해도 된다.

Claims (36)

  1. 제1 면과 제2 면을 갖고, 상기 제1 면으로부터 상기 제2 면까지 각각이 연장된 1 이상의 제1 관통 구멍이 마련된 기판과,
    상기 제1 면과 상기 제2 면과 상기 1 이상의 제1 관통 구멍의 측벽을 덮은 제1 도전층과,
    상기 제1 도전층을 사이에 두고, 상기 제1 면과 상기 제2 면과 상기 1 이상의 제1 관통 구멍의 측벽을 마주보고 있는 제2 도전층과,
    상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층
    을 구비하고,
    상기 제1 면 및 상기 제2 면은, 각각, 상기 기판의 두께 방향에 수직인 제1 및 제2 주면이며, 상기 1 이상의 관통 구멍은, 상기 두께 방향으로 각각이 연장된 1 이상의 관통 구멍이고,
    1 이상의 제1 트렌치가 상기 제1 주면에 마련되고, 1 이상의 제2 트렌치가 상기 제2 주면에 마련되며, 상기 1 이상의 제1 트렌치의 길이 방향과 상기 1 이상의 제2 트렌치의 길이 방향은 서로 교차하고, 상기 1 이상의 제1 트렌치와 상기 1 이상의 제2 트렌치는 서로 연결되어 상기 1 이상의 제1 관통 구멍을 형성하고 있는 콘덴서.
  2. 제1항에 있어서,
    상기 제1 도전층은, 상기 1 이상의 제1 트렌치의 측벽 및 저면과, 상기 1 이상의 제2 트렌치의 측벽 및 저면을 또한 덮고, 상기 제2 도전층은, 상기 제1 도전층을 사이에 두고, 상기 1 이상의 제1 트렌치의 상기 측벽 및 상기 저면과, 상기 1 이상의 제2 트렌치의 상기 측벽 및 상기 저면을 또한 마주보고 있는 콘덴서.
  3. 제1항에 있어서,
    상기 1 이상의 제1 트렌치의 각각의 깊이와 상기 1 이상의 제2 트렌치의 각각의 깊이의 합은, 상기 기판의 두께 이상인 콘덴서.
  4. 제1항에 있어서,
    상기 1 이상의 제1 트렌치와 상기 1 이상의 제2 트렌치는, 그것들이 교차한 위치에서 상기 1 이상의 제1 관통 구멍을 형성하고 있는 콘덴서.
  5. 제1항에 있어서,
    상기 1 이상의 제1 트렌치는 복수의 제1 트렌치이며, 상기 기판 중 상기 복수의 제1 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에는, 상기 인접한 2개의 제1 트렌치의 한쪽과 다른 쪽을 연결하는 1 이상의 제2 관통 구멍이 마련되고, 상기 제1 도전층은, 상기 1 이상의 제2 관통 구멍의 측벽을 또한 덮고, 상기 제2 도전층은, 상기 제1 도전층을 사이에 두고, 상기 1 이상의 제2 관통 구멍의 상기 측벽을 또한 마주보고 있는 콘덴서.
  6. 제1항에 있어서,
    상기 1 이상의 제2 트렌치는 복수의 제2 트렌치이며, 상기 기판 중 상기 복수의 제2 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에는, 상기 인접한 2개의 제2 트렌치의 한쪽과 다른 쪽을 연결하는 1 이상의 제3 관통 구멍이 마련되고, 상기 제1 도전층은, 상기 1 이상의 제3 관통 구멍의 측벽을 또한 덮고, 상기 제2 도전층은, 상기 제1 도전층을 사이에 두고, 상기 1 이상의 제3 관통 구멍의 상기 측벽을 또한 마주보고 있는 콘덴서.
  7. 제1 면과 제2 면을 갖고, 상기 제1 면으로부터 상기 제2 면까지 각각이 연장된 1 이상의 제1 관통 구멍이 마련된 기판과,
    상기 제1 면과 상기 제2 면과 상기 1 이상의 제1 관통 구멍의 측벽을 덮은 제1 도전층과,
    상기 제1 도전층을 사이에 두고, 상기 제1 면과 상기 제2 면과 상기 1 이상의 제1 관통 구멍의 측벽을 마주보고 있는 제2 도전층과,
    상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층
    을 구비하고,
    상기 기판은, 상기 기판의 두께 방향에 수직인 제1 및 제2 주면을 더 갖고, 상기 제1 주면에 복수의 트렌치가 마련되고, 상기 제1 면 및 상기 제2 면은, 상기 복수의 트렌치의 인접한 2개의 측벽인 콘덴서.
  8. 제7항에 있어서,
    상기 제1 도전층은, 상기 제1 주면과 상기 복수의 트렌치의 저면을 또한 덮고, 상기 제2 도전층은, 상기 제1 도전층을 사이에 두고, 상기 제1 주면과 상기 복수의 트렌치의 상기 저면을 또한 마주보고 있는 콘덴서.
  9. 제1 주면과 제2 주면을 갖고, 상기 제1 주면에 복수의 트렌치가 마련되고, 상기 복수의 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 상기 인접한 2개의 트렌치의 한쪽과 다른 쪽을 연결하고 있는 1 이상의 관통 구멍이 마련된 기판과,
    상기 제1 주면과 상기 트렌치의 측벽 및 저면과 상기 1 이상의 관통 구멍의 측벽을 덮은 제1 도전층과,
    상기 제1 도전층을 사이에 두고, 상기 제1 주면과 상기 트렌치의 상기 측벽 및 상기 저면과 상기 1 이상의 관통 구멍의 상기 측벽을 마주보고 있는 제2 도전층과,
    상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층
    을 구비한 콘덴서.
  10. 제9항에 있어서,
    상기 제1 도전층의 일부와 상기 제2 도전층의 일부와 상기 유전체층의 일부를 사이에 두고 상기 제1 주면과 마주보고 있는 절연층과,
    상기 절연층 상에 마련되며, 상기 제1 도전층과 전기적으로 접속된 제1 전극과,
    상기 절연층 상에 마련되며, 상기 제2 도전층과 전기적으로 접속된 제2 전극을 더 구비한 콘덴서.
  11. 제9항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층은 금속을 포함하는 콘덴서.
  12. 제9항에 있어서,
    상기 기판은 실리콘을 포함한 콘덴서.
  13. 기판 상에, 제1 귀금속을 포함한 제1 촉매층을, 상기 기판의 표면을 부분적으로 덮도록 형성하는 것과,
    상기 제1 귀금속의 촉매로서의 작용을 기초로 상기 기판을 에칭하여, 상기 기판에 1 이상의 제1 관통 구멍을 형성하는 것과,
    상기 1 이상의 제1 관통 구멍을 형성한 상기 기판 상에 제1 도전층을 형성하는 것과,
    상기 제1 도전층 상에 유전체층을 형성하는 것과,
    상기 유전체층 상에 제2 도전층을 형성하는 것
    을 포함하고,
    상기 기판의 두께 방향으로 각각이 연장된 1 이상의 관통 구멍을 상기 1 이상의 제1 관통 구멍으로서 형성하고,
    상기 기판은 제1 주면과 제2 주면을 갖고,
    1 이상의 제1 트렌치를 상기 제1 주면에 형성하고, 1 이상의 제2 트렌치를 그것들의 길이 방향이 상기 1 이상의 제1 트렌치의 길이 방향과 교차하도록 상기 제2 주면에 형성함으로써, 상기 1 이상의 제1 관통 구멍을 형성하는 콘덴서의 제조 방법.
  14. 제13항에 있어서,
    상기 1 이상의 제1 트렌치로서 복수의 제1 트렌치를 형성하고, 상기 1 이상의 제2 트렌치로서 복수의 제2 트렌치를 형성하고,
    상기 1 이상의 제1 관통 구멍을 형성한 후이며, 상기 제1 도전층을 형성하기 전에, 상기 기판 상에, 제2 귀금속을 포함한 제2 촉매층을, 상기 복수의 제1 트렌치의 측벽과 상기 복수의 제2 트렌치의 측벽을 부분적으로 덮도록 형성하는 것과,
    상기 제2 귀금속의 촉매로서의 작용을 기초로 상기 기판을 에칭하여, 상기 기판 중 상기 복수의 제1 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 상기 인접한 2개의 제1 트렌치의 한쪽과 다른 쪽을 연결하는 1 이상의 제2 관통 구멍을 형성함과 함께, 상기 기판 중 상기 복수의 제2 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 상기 인접한 2개의 제2 트렌치의 한쪽과 다른 쪽을 연결하는 1 이상의 제3 관통 구멍을 형성하는 것을 더 포함한 콘덴서의 제조 방법.
  15. 기판 상에, 제1 귀금속을 포함한 제1 촉매층을, 상기 기판의 표면을 부분적으로 덮도록 형성하는 것과,
    상기 제1 귀금속의 촉매로서의 작용을 기초로 상기 기판을 에칭하여, 상기 기판에 1 이상의 제1 관통 구멍을 형성하는 것과,
    상기 1 이상의 제1 관통 구멍을 형성한 상기 기판 상에 제1 도전층을 형성하는 것과,
    상기 제1 도전층 상에 유전체층을 형성하는 것과,
    상기 유전체층 상에 제2 도전층을 형성하는 것
    을 포함하고,
    상기 제1 촉매층을 형성하는 것에 앞서, 상기 기판에 복수의 트렌치를 형성하는 것을 더 포함하고,
    상기 기판 중 상기 복수의 트렌치의 인접한 2개에 의해 각각이 사이에 놓인 1 이상의 부분에, 상기 인접한 2개의 트렌치의 한쪽과 다른 쪽을 연결하는 1 이상의 관통 구멍을, 상기 1 이상의 제1 관통 구멍으로서 형성하는 콘덴서의 제조 방법.
  16. 제1 주면과 제2 주면을 갖고, 상기 제1 주면에 1 이상의 제1 트렌치가 마련되고, 상기 1 이상의 제1 트렌치의 측벽에, 상기 제1 트렌치의 상기 측벽에 대하여 기운 제1 방향으로 각각이 연장된 복수의 제1 구멍이 마련된 기판과,
    상기 제1 주면과 상기 제1 트렌치의 측벽 및 저면과 상기 복수의 제1 구멍의 측벽을 덮은 제1 도전층과,
    상기 제1 도전층을 사이에 두고, 상기 제1 주면과 상기 제1 트렌치의 상기 측벽 및 상기 저면과 상기 1 이상의 제1 구멍의 상기 측벽을 마주보고 있는 제2 도전층과,
    상기 제1 도전층과 상기 제2 도전층 사이에 개재한 유전체층
    을 구비한 콘덴서.
  17. 제16항에 있어서,
    상기 1 이상의 제1 트렌치는 2 이상의 트렌치이며, 상기 복수의 제1 구멍 중 적어도 하나는, 상기 2 이상의 제1 트렌치의 인접한 2개의 트렌치의 한쪽과 다른 쪽을 연결한 관통 구멍인 콘덴서.
  18. 제16항에 있어서,
    상기 제1 트렌치의 상기 측벽에는, 상기 제1 방향과 교차하는 제2 방향으로 각각이 연장된 복수의 제2 구멍이 또한 마련되고, 상기 제1 도전층은, 상기 복수의 제2 구멍의 측벽을 또한 덮고, 상기 제2 도전층은 상기 제1 도전층을 사이에 두고, 상기 복수의 제2 구멍의 상기 측벽을 또한 마주보고 있는 콘덴서.
  19. 제18항에 있어서,
    상기 제1 방향과 상기 제2 방향은 직교하고 있는 콘덴서.
  20. 제16항에 있어서,
    상기 기판 중 상기 1 이상의 제1 트렌치와 인접한 부분은, 면심 입방 구조를 갖는 결정을 포함하는 콘덴서.
  21. 제20항에 있어서,
    상기 제1 방향은 <110>축에 평행한 콘덴서.
  22. 제16항에 있어서,
    1 이상의 제2 트렌치가 상기 제2 주면에 마련되고, 상기 1 이상의 제1 트렌치의 길이 방향과 상기 1 이상의 제2 트렌치의 길이 방향은 서로 교차하고, 상기 1 이상의 제1 트렌치와 상기 1 이상의 제2 트렌치는 서로 연결되어 1 이상의 제1 관통 구멍을 형성하고,
    상기 제2 트렌치의 측벽에는, 상기 제2 트렌치의 상기 측벽에 대하여 기운 제3 방향으로 각각이 연장된 복수의 제3 구멍이 마련되고, 상기 제1 도전층은, 상기 복수의 제3 구멍의 측벽을 또한 덮고, 상기 제2 도전층은 상기 제1 도전층을 사이에 두고, 상기 복수의 제3 구멍의 상기 측벽을 또한 마주보고 있는 콘덴서.
  23. 제22항에 있어서,
    상기 기판 중 상기 1 이상의 제2 트렌치와 인접한 부분은, 면심 입방 구조를 갖는 결정을 포함하는 콘덴서.
  24. 제23항에 있어서,
    상기 제3 방향은 <110>축에 평행한 콘덴서.
  25. 제22항에 있어서,
    상기 제1 방향과 상기 제3 방향은, 평행하거나 또는 직교하고 있는 콘덴서.
  26. 제22항에 있어서,
    상기 제2 트렌치의 상기 측벽에는, 상기 제3 방향과 교차하는 제4 방향으로 각각이 연장된 복수의 제4 구멍이 또한 마련되고, 상기 제1 도전층은, 상기 복수의 제4 구멍의 측벽을 또한 덮고, 상기 제2 도전층은 상기 제1 도전층을 사이에 두고, 상기 복수의 제4 구멍의 상기 측벽을 또한 마주보고 있는 콘덴서.
  27. 제26항에 있어서,
    상기 제3 방향과 상기 제4 방향은 직교하고 있는 콘덴서.
  28. 제1 주면과 제2 주면을 갖는 기판의 상기 제1 주면에, 1 이상의 제1 트렌치를 형성하는 것과,
    상기 1 이상의 제1 트렌치의 측벽에, 제1 귀금속을 포함한 제1 촉매층을, 상기 1 이상의 제1 트렌치의 상기 측벽을 부분적으로 덮도록 형성하는 것과,
    상기 제1 귀금속의 촉매로서의 작용을 기초로 상기 제1 트렌치의 상기 측벽을 에칭하여, 상기 제1 트렌치의 상기 측벽에, 상기 제1 트렌치의 상기 측벽에 대하여 기운 제1 방향으로 각각이 연장된 복수의 제1 구멍을 형성하는 것과,
    상기 복수의 제1 구멍을 형성한 상기 기판 상에 제1 도전층을 형성하는 것과,
    상기 제1 도전층 상에 유전체층을 형성하는 것과,
    상기 유전체층 상에 제2 도전층을 형성하는 것
    을 포함한 콘덴서의 제조 방법.
  29. 제28항에 있어서,
    상기 기판 중 상기 1 이상의 제1 트렌치와 인접한 부분은, 면심 입방 구조를 갖는 결정을 포함하는 콘덴서의 제조 방법.
  30. 제28항에 있어서,
    상기 제1 방향은 <110>축에 평행한 콘덴서의 제조 방법.
  31. 제28항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층의 각각을, 피도금 금속의 염과 계면 활성제와 초임계 또는 아임계 상태의 이산화탄소를 포함한 도금액을 사용한 도금법에 의해 형성하는 콘덴서의 제조 방법.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020197033835A 2018-03-06 2019-01-09 콘덴서 및 그 제조 방법 KR102287579B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2018/008585 2018-03-06
PCT/JP2018/008585 WO2019171470A1 (ja) 2018-03-06 2018-03-06 コンデンサ及びその製造方法
PCT/JP2019/000351 WO2019171750A1 (ja) 2018-03-06 2019-01-09 コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20190139974A KR20190139974A (ko) 2019-12-18
KR102287579B1 true KR102287579B1 (ko) 2021-08-10

Family

ID=67845953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033835A KR102287579B1 (ko) 2018-03-06 2019-01-09 콘덴서 및 그 제조 방법

Country Status (6)

Country Link
US (1) US11508525B2 (ko)
EP (1) EP3764394A4 (ko)
JP (1) JP6834017B2 (ko)
KR (1) KR102287579B1 (ko)
CN (1) CN110637359B (ko)
WO (2) WO2019171470A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027352B2 (ja) 2019-01-21 2022-03-01 株式会社東芝 コンデンサ
JP7179634B2 (ja) 2019-02-07 2022-11-29 株式会社東芝 コンデンサ及びコンデンサモジュール
JP7314001B2 (ja) * 2019-09-20 2023-07-25 株式会社東芝 コンデンサ
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ
JP7434009B2 (ja) * 2020-03-23 2024-02-20 株式会社東芝 構造体及びその製造方法
JP7391741B2 (ja) * 2020-03-23 2023-12-05 株式会社東芝 構造体
JP2022144046A (ja) 2021-03-18 2022-10-03 株式会社東芝 エッチング方法
TW202243237A (zh) * 2021-04-21 2022-11-01 日商松下知識產權經營股份有限公司 電容器
CN114400286B (zh) * 2022-01-14 2023-04-07 成都海威华芯科技有限公司 一种高可靠性通孔电容和制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134581A1 (en) * 2000-03-31 2002-09-26 Intel Corporation Hybrid capacitor, circuit, and system
JP2009291991A (ja) * 2008-06-03 2009-12-17 Fujifilm Corp 積層構造体の製造方法及びインクジェット記録ヘッドの製造方法
JP2012089743A (ja) * 2010-10-21 2012-05-10 Denso Corp 電子装置およびその製造方法
JP2017050378A (ja) * 2015-09-01 2017-03-09 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752756B2 (ja) * 1988-01-14 1995-06-05 三菱電機株式会社 半導体記憶装置とその製造方法
US5258321A (en) 1988-01-14 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for semiconductor memory device having stacked trench capacitors and improved intercell isolation
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching
US5508542A (en) 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
DE59814458D1 (de) * 1997-10-21 2010-08-26 Infineon Technologies Ag Verfahren zur Herstellung einer DRAM-Zelle mit Kondensator in separatem Substrat
US6525922B2 (en) * 2000-12-29 2003-02-25 Intel Corporation High performance via capacitor and method for manufacturing same
JP4060572B2 (ja) * 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
TWI321970B (en) 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
KR100779263B1 (ko) * 2007-02-06 2007-11-27 오영주 무극성 금속 전해 커패시터 및 그의 제조방법
JP4600688B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP4382841B2 (ja) * 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
US8088667B2 (en) * 2008-11-05 2012-01-03 Teledyne Scientific & Imaging, Llc Method of fabricating vertical capacitors in through-substrate vias
US8502340B2 (en) * 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8492874B2 (en) * 2011-02-04 2013-07-23 Qualcomm Incorporated High density metal-insulator-metal trench capacitor
US8384191B2 (en) 2011-05-25 2013-02-26 Nanya Technology Corp. Stack capacitor structure and forming method
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
KR101845977B1 (ko) * 2011-11-21 2018-04-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
JP2014053585A (ja) * 2012-09-05 2014-03-20 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP5750092B2 (ja) * 2012-12-05 2015-07-15 太陽誘電株式会社 コンデンサ
KR101642570B1 (ko) * 2014-06-24 2016-07-29 삼성전기주식회사 적층형 캐패시터 및 그 제조 방법
KR101748949B1 (ko) * 2015-09-18 2017-06-21 서울대학교산학협력단 반도체 메모리 소자 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020134581A1 (en) * 2000-03-31 2002-09-26 Intel Corporation Hybrid capacitor, circuit, and system
JP2009291991A (ja) * 2008-06-03 2009-12-17 Fujifilm Corp 積層構造体の製造方法及びインクジェット記録ヘッドの製造方法
JP2012089743A (ja) * 2010-10-21 2012-05-10 Denso Corp 電子装置およびその製造方法
JP2017050378A (ja) * 2015-09-01 2017-03-09 株式会社東芝 エッチング方法、物品の製造方法、及びエッチング装置

Also Published As

Publication number Publication date
KR20190139974A (ko) 2019-12-18
EP3764394A4 (en) 2022-02-23
US11508525B2 (en) 2022-11-22
EP3764394A1 (en) 2021-01-13
US20200219656A1 (en) 2020-07-09
CN110637359B (zh) 2024-03-08
JP6834017B2 (ja) 2021-02-24
WO2019171470A1 (ja) 2019-09-12
CN110637359A (zh) 2019-12-31
WO2019171750A1 (ja) 2019-09-12
JPWO2019171750A1 (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
KR102287579B1 (ko) 콘덴서 및 그 제조 방법
CN111540603B (zh) 电容器及电容器模块
US20230307184A1 (en) Capacitor and etching method
JP7391741B2 (ja) 構造体
TWI692788B (zh) 電容器及其製造方法
TWI750789B (zh) 電容器
KR102543387B1 (ko) 에칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant