CN1104051C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1104051C
CN1104051C CN98101224A CN98101224A CN1104051C CN 1104051 C CN1104051 C CN 1104051C CN 98101224 A CN98101224 A CN 98101224A CN 98101224 A CN98101224 A CN 98101224A CN 1104051 C CN1104051 C CN 1104051C
Authority
CN
China
Prior art keywords
mentioned
pad
signal
conductive type
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98101224A
Other languages
English (en)
Other versions
CN1195888A (zh
Inventor
平林浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Desella Advanced Technology Co
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1195888A publication Critical patent/CN1195888A/zh
Application granted granted Critical
Publication of CN1104051C publication Critical patent/CN1104051C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

这里公开的是一种至少部分地提供了一个具有相反于对立传导类型半导体衬底1的某传导类型层7和9的元件的半导体装置。在某传导类型层被形成的同时，某传导类型层7和9被形成在信号输入/输出垫片14被形成的区域中。另外，在形成于半导体衬底1的表面上的夹层绝缘膜10中的反向传导层7和9的圆周位置上生成接触孔11。信号输入/输出垫片14被形成在由夹层绝缘膜10的表面上的接触孔11所包围的区域中。在形成信号输入/输出垫片14的同时，在信号输入/输出垫片14的圆周位置上形成一个被电气连接到接触孔11的噪声屏蔽电极15。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体集成电路装置，更具体得说是涉及一种用于减少在电极垫片和元件之间的传输噪声的电极垫片结构及其制造方法。
背景技术
近来，在其中既有模拟电路又有数字电路的大规模集成电路(LSI)中，衬底噪声对模拟电路的性能的负面影响逐渐增加。由于数字电路是以高速进行操作的，所以在电路操作期间所产生的衬底噪声相对于信号电压有所增大。因此，防止在同一个衬底上的模拟和数字电路之间形成噪声干扰十分重要。特别地，当噪声从一个与元件相比面积要大一些的数字信号输入/输出电极垫片(此后简称信号输入/输出垫片)进入衬底时，模拟电路的衬底电势由于噪声而变得不稳定。其对模拟电路的性能产生负面影响。为解决此问题，即不给模拟电路衬底带来产生在信号输入/输出垫片中的衬底噪声的负面影响，提出了一种如图1A所示的结构。
本现有技术使用了一种公开于日本未决专利申请公开号为No.Sho 59-43536中的技术。在一个P型半导体衬底1上形成一个P+型内嵌层2和一个外延生长的P型区3。由一个场氧化物膜4限定了一个元件区。在元件区中形成一个栅氧化物膜5，一个栅电极6，一个LDD扩散层7，一个侧壁8和一个高杂质浓度的源/漏区9。以上这些便构成了一个MOS晶体管100，其上形成一个层间绝缘膜10。通过接触孔11形成了源/漏电极12和13。图1C中所示的是放大后的MOS晶体管100(由一个虚线圆所示)。在场氧化物膜4上的夹层绝缘膜10内部，形成了一个噪声屏蔽导电膜17，例如，一个铝膜或诸如此类。在上层中形成一个信号输入/输出垫片14。噪声屏蔽导电膜17通过接触孔11a被电气连接到GND垫片18。在此结构中，如图1B所示，通过向位于信号输入/输出垫片14的正下方的导电膜17提供GND电压，由传输到信号输入/输出垫片4的数字信号所产生的噪声被导电膜17屏蔽掉。由此，噪声被防止传播到由一条点划线A所示的位于导电膜17下方的半导体衬底1和元件中去。
另一方面，如日本未决专利申请公开号为No.59-43536中所公开并如图2所示的，屏蔽噪声屏蔽导电膜20被形成在被连接到信号输入/输出垫片(未示出)的信号布线19的正下方。同样地，在膜20的正上方形成一个GND电极21。噪声屏蔽导电膜20和GND电极21通过一个通孔11b被连在一起。由此，信号布线19被具有GND电势的导电膜20和21包围。该技术被提出以用于屏蔽噪声。所使用的是如图1C所示的相同的MOS晶体管100。数字22代表一个绝缘膜。在日本未决专利申请公开号为No.Hei 2-82531中也公开了相似的技术。
然而在常规结构中，噪声屏蔽导电膜需要被独立地形成在信号输入/输出垫片的正下方和正上方。因此，半导体装置的制造工艺的步骤被不利地增加了。另外，信号输入/输出垫片和噪声屏蔽导电膜之间的距离很短。特别地，由于形成于信号输入/输出垫片的正下方的导电膜被形成在夹层绝缘膜中，所以该距离被进一步缩短。另外，信号输入/输出垫片和相关的信号导线的寄生电容被增大。输入/输出信号被很不利地较大程度地延迟了。
发明内容
本发明的一个目的是提供一种能够屏蔽通过信号输入/输出垫片进入衬底的衬底噪声的半导体装置及其制造方法，其不需要具有一个用于屏蔽噪声的导电膜且其能够防止输入/输出信号被延迟。
为了达到上述及其它的目的，本发明提供了一种半导体装置，其中一导电类型层被形成在位于连接到内部电路的信号输入/输出垫片的正下方的另一导电类型半导体衬底上。一个作为相对于半导体衬底的反向偏压的常值电压被加载到该导电类型层。例如，连接到该导电类型层的接触孔被排列在信号输入/输出垫片的周围。接触孔被连接到形成于与信号输入/输出垫片相同层中的噪声屏蔽电极上。通过噪声屏蔽电极加载常值电压。在该导电类型层上形成一个位于信号输入/输出垫片的正下方的场氧化物膜。接触孔被优选地设置在场氧化物膜的周围。
本发明的制造方法包括，在一元件上形成一导电类型层且同时在半导体衬底上的信号输入/输出垫片将被形成的区域中形成该导电类型层的工序，在半导体衬底不具有场氧化物膜的表面上形成一个夹层绝缘膜及在该导电类型层的周边位置上的夹层绝缘膜中生成接触孔的工序，在由夹层绝缘膜的表面上的接触孔所包围的一个区域中形成信号输入/输出垫片的工序及在形成信号输入/输出垫片的同时在包含接触孔的信号输入/输出垫片的周边区域中形成一个噪声屏蔽电极的工序。另外，制造方法优选地包括一个在信号输入/输出垫片被形成的区域中形成一个导电类型区及在除去该导电类型区的一个周边区域的半导体衬底上形成一个场氧化物膜的工序，和一个在信号输入/输出垫片的周边区域中形成一个导电类型层的工序，其中在元件上形成该导电类型层的同时没有形成场氧化物膜。
附图说明
图1A所示为半导体集成电路中的常规噪声屏蔽结构的一个示例的剖面图。
图1B所示为图1A所示的噪声屏蔽结构的噪声屏蔽。
图1C为图1A所示的集成电路中的MOS晶体管的放大剖面图。
图2所示为半导体集成电路中的常规噪声屏蔽结构的另一个示例的剖面图。
图3A所示为根据本发明的半导体集成电路中的噪声屏蔽结构一个实施例的平面图。
图3B为沿图3A中的线A-A所取的剖面图。
图3C为图3B所示的噪声屏蔽结构的一个放大剖面图。
图4A，4B和4C所示为具有图3A和3B所示的噪声屏蔽结构的半导体集成电路的制造工序的剖面图。
图5A所示为根据本发明的半导体集成电路中的噪声屏蔽结构的另一个实施例的平面图。
图5B所示为沿图5A中的线B-B所取的剖面图。图5C图5A所示的噪声屏蔽结构的一个局部放大图。
图6A，6B和6C所示为具有图5A和5B所示的噪声屏蔽结构的半导体集成电路的制造工序的剖面图。
图7所示为图5A和5B所示的噪声屏蔽结构的噪声屏蔽。
图8所示为本发明的半导体集成电路中的噪声屏蔽结构和现有技术之间在减小噪声效果方面进行对比的特性曲线图。
具体实施方式
现在参照附图对本发明的实施例进行说明。图3A为根据本发明的第一实施例的半导体装置的平面图，图3B和3C为沿图3A中的线A-A所取的剖面图。在图3A和3B中，数字1代表P型半导体衬底；2代表P+型掩埋层；3代表P型区；4代表一个场氧化物膜；5代表一个MOS栅氧化物膜；6代表一个由多晶硅组成的MOS栅电极；7代表一个LDD扩散层；8代表一个MOS栅侧壁；9代表一个源/漏扩散层。这些组件便构成了一个MOS晶体管100。晶体管100与图1C所示的相同。另外，在晶体管100上还形成了一个夹层绝缘膜10。通过接触孔形成源和漏电极12和13。这里，下文中将要说明的信号输入/输出垫片的正下方没有形成一个场氧化物膜4。在P型区3的表面上形成分层的第一噪声屏蔽导电层7′和在第一导电7′之下的第二噪声屏蔽导电层9′。这里第一导电层7′是在与LDD扩散层7相同的扩散工序中形成的。第二导电层9′是在与源/漏扩散区9相同的工序中形成的。随后，在导电层7′和9′的正上方的区域中的夹层绝缘膜10上形成信号输入/输出垫片14。另外，在与信号输入/输出垫片相同的工序中在信号输入/输出垫片14的周围形成一个噪声屏蔽电极15。噪声屏蔽电极15通过排列在信号输入/输出垫片1 4周围的多个接触孔11被电气连接到第一导电层7′。另外，第一导电层7′包含形成第二导电层9′的杂质。本实施例的一个噪声屏蔽结构200(由虚线圆所包围的)被放大显示在图3C中。
下面将参照图4A，4B和4C对第一实施例的半导体装置的制造工序进行说明。首先，如图4A所示，在P型半导体衬底1上形成具有高浓度的P型杂质的P+型掩埋层2以防止N型MOS晶体管被闩锁。在P+型掩埋层2上，硅被允许外延生长。通过P型杂质的离子注入和利用热处理进行的P型杂质活化形成了用于决定N型MOS晶体管的晶体管特性的P型区3。接着，在除去用于构成一个元件区的部分和在上层中信号输入/输出垫片被形成的部分(此后简称信号输入/输出垫片区)外的一个区域中形成场氧化物膜4(膜厚度400到700nm)。
另外，在所述元件区形成MOS栅氧化物膜5和MOS栅电极6。接着，与衬底的导电性相反的杂质被离子注入进信号输入/输出垫片区和NMOS晶体管部分。随后，LDD扩散层7被形成在MOS晶体管部分，而第一噪声屏蔽导电层7′被形成在信号输入/输出垫片区中的硅衬底上。另外，在MOS栅电极侧壁8被形成之后，相同的导电杂质以很高的浓度被离子注入进MOS晶体管部分的LDD扩散层7的一部分和信号输入/输出垫片区的第一噪声屏蔽导电层7下面的区域。随后，在MOS晶体管部分上形成源/漏扩散层9，而第二噪声屏蔽导电层9′被形成在信号输入/输出垫片区中的硅衬底上。
接着，如图4B所示，膜厚度100到300nm的夹层绝缘膜10被形成在整个表面上以形成一个夹层绝缘膜。此后，如图4C所示，在信号输入/输出垫片区中的第一和第二噪声屏蔽导电层7和9上面的场氧化物膜的周边部分中及MOS晶体管部分的源，漏和栅区中生成漏栅接触孔11′和11。此后，铝或其它金属材料被隐埋在接触孔11和11′中。另外，MOS晶体管源和漏电极12和13，信号输入/输出垫片14和噪声屏蔽电极15被形成。其结果是，一个如图3A和3B所示的半导体装置被完成了。
在图3A和3B所示的结构中，一个常值电压以这样的方式加载到N型扩散层或噪声屏蔽导电层7′和9′及噪声屏蔽电极15上，即P型区3和N型扩散层或噪声屏蔽导电层7′和9′之间的结电容变为反向偏压通过提高PN结面上的势垒高度，进入N型扩散层或噪声屏蔽导电层7′和9′的噪声被防止进入P型区3。常值电压通常是一个GND电势。通过加反向偏压，N型扩散层和P型区之间的结电容增加。其结果是，如图3A和3B所示，形成了作为P型区3上的噪声屏蔽导电层的N型杂质扩散层或第一和第二导电层7′和9′。由此，噪声能够有效地被防止传播到形成在P型区3中的模拟电路中去。因此，消除了用于形成作为在半导体衬底上的夹层绝缘膜10中的一个噪声屏蔽电极的一个独立工序的必要性。制造工序的步骤能够被减少。
图5A为根据本发明的第二实施例的半导体装置的平面图，图5B为沿图5A中的线B-B所取的剖面图。在图5A和5B中，与第一实施例相同的部分由相同的数字指示。在第二实施例中，一个N型阱16被形成在信号输入/输出垫片区的P型区中。该N型阱是与衬底的导电类型相反的一导电类型层。另外，在N型阱16的表面上形成场氧化物膜4。N型阱16能够与例如在一个PMOS形成区中形成一个N型阱同时被形成。另外，包围在场氧化物膜4的信号输入/输出垫片膜14周围的多个部分被除去。在此部分中的N型阱16的表面上，第一和第二噪声屏蔽导电层7′和9′以与第一实施例相同的方式被形成。接触孔11被形成在夹层绝缘膜10中以连接到导电层7′和9′。随后，通过接触孔11′，噪声屏蔽导电层7′和9′和N型阱16被电气连接到在形成于与信号输入/输出垫片14有关的相同工序中的噪声屏蔽电极15。一个噪声屏蔽结构300(由虚线圆说包围的)被放大显示在图5C中。
下面将参照图6A，6B和6C对第二实施例中的半导体装置的制造工序进行说明。首先，如图6A所示，在P型半导体衬底1上形成P+型隐埋层2。在层2上形成P型区3。之后，在信号输入/输出垫片区中形成N型阱16。接着，如图6B所示，在除去元件区外的P型区3上形成场氧化物膜4。同时，场氧化物膜4还被形成在除元件区外的N型阱16的表面上。其后，在与第一实施例相同的工序中，形成MOS晶体管。此时，在形成LDD扩散层7和源/漏扩散层9的同时，第一和第二导电层7′和9′被形成在一个不存在场氧化物膜4且N型阱16被暴露的表面区域中。其后，以与第一实施例相同的方式，如图6C，5A和5B所示，夹层绝缘膜10，接触孔11′，源和漏电极12和13，信号输入/输出垫片14和噪声屏蔽电极15被形成。特别地，N型阱16通过第一和第二导电层和7′和9′和接触孔11′被连接到噪声屏蔽电极15。
另外在此结构中，以与第一实施例相同的方式，常值电压以P型区3和N型阱16之间的结电容变为反向偏压的方式加载到噪声屏蔽电极15上。通过提高PN结面上的势垒高度，进入N型阱的噪声被防止进入P型区3。在第二实施例中，如图7所示，在半导体衬底1的信号输入/输出垫片14的正下方形成场氧化物膜4。因此，信号输入/输出垫片14和起噪声屏蔽导电层作用的N型阱16之间的电性距离Lx增长了场氧化物膜4的膜厚度Lox(膜厚度400到700nm)。因而，信号输入/输出垫片14和N型阱16之间的电容可以被减小。因此，如图8所示，低频噪声能够与常规结构相比更有效地被屏蔽掉。另外，与信号输入/输出低频14有关的信号延迟也可以被减小。特别地，噪声屏蔽扩散层中相对于一个输入/输出信号的幅值AV的EC变化量AQ能够以AQ＝C*AV规律被减小。
如前所述，根据本发明，在信号输入/输出垫片正下方的半导体衬底的表面上形成一导电类型层，其导电类型与衬底的导电类型相反。加载到该导电类型层上的电势是相对于半导体衬底的反向偏压。因此，该导电类型层具有噪声屏蔽层的功能。从信号输入/输出垫片到内部电路的噪声的影响能够被降低。另外，在与该导电类型层被形成在元件上的相同工序中也形成了导电类型层。因此，不增加制造工序的步骤，从而使制造简化。另外，通过在信号输入/输出垫片正下方的半导体衬底的表面上形成场氧化物膜，信号输入/输出垫片和噪声屏蔽反向导电层之间的绝缘区距离被增长。其间的寄生电容被减小。使其屏蔽1GHz或较低频率的噪声的效果被提高。半导体装置能够以高速度进行操作。

Claims (7)

1.一种提供了连接到内部电路的信号输入/输出垫片的半导体装置，其特征在于其中
一导电类型层被形成在一个上述信号输入/输出垫片正下方的相反导电类型半导体衬底上，且一个常值电压作为一个相对于上述半导体衬底的反向偏压被加载到上述一导电类型层上。
2.根据权利要求1的半导体装置，其中连接到上述一导电类型层的接触孔被排列在上述信号输入/输出垫片的周围并被连接到形成在与上述信号输入/输出垫片相同层上的一个噪声屏蔽电极上，常值电压通过噪声屏蔽电极被加载到上述一导电类型层上。
3.根据权利要求1的半导体装置，其中所述导电类型层是由在与MOS晶体管的LDD扩散层被形成的工序相同的工序中所形成的第一导电层和在与上述MOS晶体管的高浓度源/漏扩散层被形成的工序相同的工序中所形成的第二导电层组成的。
4.根据权利要求1所要求的半导体装置，其中在上述信号输入/输出垫片正下方的上述半导体衬底的表面上形成一个场氧化物膜，上述一导电类型层被形成在场氧化物膜的正下方及场氧化物膜的周围区域，上述接触孔被排列在上述场氧化物膜的周围。
5.根据权利要求4所要求的半导体装置，其中上述一导电类型层是由在与形成用于形成在半导体衬底上的多个不同导电沟型的MOS晶体管中的一个MOS晶体管的阱的相同工序中所形成的一个阱，一个在与形成MOS晶体管的LDD扩散层的相同工序中形成在上述阱的表面上的场氧化物膜周围的第一导电层和在与形成上述MOS晶体管的高浓度源/漏扩散层的相同工序中所形成的第二导电层组成的。
6.一种制造半导体装置的方法，该半导体装置至少部分地提供了一个具有与导电类型层半导体衬底的导电类型相反的导电类型层的元件，
上述方法包括如下步骤：
在信号输入/输出垫片将被形成的区域中的上述半导体衬底上形成上述一导电类型层，同时形成导电类型层；
在上述半导体衬底不具有场氧化物膜的表面上形成一个夹层绝缘膜并在上述一导电类型层的周边位置上的夹层绝缘膜中生成接触孔；
在上述夹层绝缘膜的表面上由上述接触孔所包围的区域中形成信号输入/输出垫片；及
在形成上述信号输入/输出垫片的同时在包含上述接触孔的上述信号输入/输出垫片的周围区域形成一个噪声屏蔽电极。
7.一种制造半导体装置的方法，该半导体装置至少部分地提供了一个与具有半导体衬底的导电类型相反的导电类型层的元件，
上述方法包括如下步骤：
在信号输入/输出垫片将被形成的区域中的上述半导体衬底上形成与半导体衬底相反导电的上述一导电类型层；
在除去上述一导电类型区域的周围区域的上述半导体衬底的表面上形成一个场氧化物膜；
在信号输入/输出垫片的周围区域中形成一导电类型层，在该区域中，在上述元件上所述的场氧化物膜与上述一导电类型层不是同时形成；
形成一个夹层绝缘膜并在上述一导电类型层的周围的夹层绝缘膜中生成接触孔；
在上述夹层绝缘膜的表面上由上述接触孔所包围的区域中形成信号输入/输出垫片；及
在形成上述信号输入/输出垫片的同时在包含上述接触孔的上述信号输入/输出垫片的周围区域形成一个噪声屏蔽电极。
CN98101224A 1997-03-31 1998-03-30 半导体装置及其制造方法 Expired - Fee Related CN1104051C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP079496/97 1997-03-31
JP9079496A JP2900908B2 (ja) 1997-03-31 1997-03-31 半導体装置およびその製造方法
JP079496/1997 1997-03-31

Publications (2)

Publication Number Publication Date
CN1195888A CN1195888A (zh) 1998-10-14
CN1104051C true CN1104051C (zh) 2003-03-26

Family

ID=13691536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101224A Expired - Fee Related CN1104051C (zh) 1997-03-31 1998-03-30 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US6023095A (zh)
EP (1) EP0869547A3 (zh)
JP (1) JP2900908B2 (zh)
KR (1) KR100285002B1 (zh)
CN (1) CN1104051C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2790096B1 (fr) * 1999-02-18 2001-04-13 St Microelectronics Sa Structure etalon elementaire a faibles pertes pour l'etalonnage d'une sonde de circuit integre
US6844236B2 (en) * 2001-07-23 2005-01-18 Agere Systems Inc. Method and structure for DC and RF shielding of integrated circuits
US7664372B2 (en) * 2002-11-20 2010-02-16 Lg Electronics Inc. Recording medium having data structure for managing reproduction of multiple component data recorded thereon and recording and reproducing methods and apparatuses
TWI220565B (en) 2003-02-26 2004-08-21 Realtek Semiconductor Corp Structure of IC bond pad and its formation method
JP2004281966A (ja) * 2003-03-19 2004-10-07 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
KR100734507B1 (ko) * 2005-05-12 2007-07-03 하이맥스 테크놀로지스, 인코포레이션 고전압 소자의 전류 누설을 방지하기 위한 구조
KR100862858B1 (ko) * 2007-05-22 2008-10-09 엘지이노텍 주식회사 통신모듈
US9768737B2 (en) 2012-08-02 2017-09-19 Horiba, Ltd. Amplifier and radiation detector
JP6133611B2 (ja) * 2013-02-06 2017-05-24 エスアイアイ・セミコンダクタ株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136357A (en) * 1989-06-26 1992-08-04 Micron Technology, Inc. Low-noise, area-efficient, high-frequency clock signal distribution line structure
US5459349A (en) * 1993-05-13 1995-10-17 Nec Corporation Semiconductor device with reduced noise propagation between circuit blocks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943536A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd 半導体装置
JPH0282531A (ja) * 1988-09-19 1990-03-23 Nec Corp 半導体装置
JPH02146850A (ja) * 1988-11-28 1990-06-06 Nec Corp メッセージ伝達留守番電話機
JPH0574765A (ja) * 1991-09-12 1993-03-26 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US5272097A (en) * 1992-04-07 1993-12-21 Philip Shiota Method for fabricating diodes for electrostatic discharge protection and voltage references
JPH07106524A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体集積回路装置
JP3283984B2 (ja) * 1993-12-28 2002-05-20 株式会社東芝 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136357A (en) * 1989-06-26 1992-08-04 Micron Technology, Inc. Low-noise, area-efficient, high-frequency clock signal distribution line structure
US5459349A (en) * 1993-05-13 1995-10-17 Nec Corporation Semiconductor device with reduced noise propagation between circuit blocks

Also Published As

Publication number Publication date
EP0869547A2 (en) 1998-10-07
JPH10275824A (ja) 1998-10-13
EP0869547A3 (en) 1998-10-21
KR100285002B1 (ko) 2001-07-12
US6023095A (en) 2000-02-08
KR19980080875A (ko) 1998-11-25
CN1195888A (zh) 1998-10-14
JP2900908B2 (ja) 1999-06-02

Similar Documents

Publication Publication Date Title
JP3159237B2 (ja) 半導体装置およびその製造方法
US5436484A (en) Semiconductor integrated circuit device having input protective elements and internal circuits
US4377819A (en) Semiconductor device
CN1104051C (zh) 半导体装置及其制造方法
US7339249B2 (en) Semiconductor device
JPH07283414A (ja) Ｍｏｓ型半導体装置
US8710616B2 (en) Die seal ring
CN1592951A (zh) 具有到衬底的互连的集成电路及其方法
US8598659B2 (en) Single finger gate transistor
US5192993A (en) Semiconductor device having improved element isolation area
JP3590207B2 (ja) Ｍｏｓキャパシタ
CN1089190C (zh) 具有改进的绝缘图形的绝缘体上硅薄膜衬底
US5508213A (en) Method of manufacturing a semiconductor device in which a semiconductor zone is formed through diffusion from a strip of polycrystalline silicon
CN1217577A (zh) 半导体器件、静电放电保护元件及防护绝缘击穿的方法
EP0673072B1 (en) Semiconductor device comprising a lateral bipolar transistor
JPS6115369A (ja) 半導体装置及びその製造方法
US6608349B1 (en) Narrow/short high performance MOSFET device design
JP3254549B2 (ja) 半導体装置及びその製造方法
KR100393200B1 (ko) 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법
US5279979A (en) Semiconductor having diffusion region separated from the gap electrode and wiring layer
JP3071773B1 (ja) 半導体装置の製造方法
US5444283A (en) Dopant-diffusion buffered buried contact module for integrated circuits
KR20000057834A (ko) 반도체 장치
JPH0799337A (ja) 受光素子
KR100323447B1 (ko) 모스전계효과트랜지스터의제조방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030425

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030425

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: DESAILA ADVANCED TECHNOLOGY COMPANY

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141017

Address after: American California

Patentee after: Desella Advanced Technology Company

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030326

Termination date: 20160330