JPS5943536A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5943536A JPS5943536A JP57154113A JP15411382A JPS5943536A JP S5943536 A JPS5943536 A JP S5943536A JP 57154113 A JP57154113 A JP 57154113A JP 15411382 A JP15411382 A JP 15411382A JP S5943536 A JPS5943536 A JP S5943536A
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- signal
- fixed potential
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(ロ)発明の技術分里I
本発明は半導(’F 装置;’?、特に高密度構造とし
た半導体集積口1i’、)装F’i、 (I C)の改
良に関する。
た半導体集積口1i’、)装F’i、 (I C)の改
良に関する。
(1リ 従来技術と間h1点
nL千開回路実装pHI’s;向−ヒは)V′6速動速
動低消費電力j(ど極めてずぐれf、Z高性0(〕とな
ろfこめに、その主体となるICも益々高111[に集
積度および集積密度の向J、、Z ヲit カッ?、1
..81.、VLSlと大規模ICが製造される71:
う(どな−)てきた。また、Aγ体的な構造のICも検
r?Jされでおり、ICの高集積化は止まるところが4
Cい。
動低消費電力j(ど極めてずぐれf、Z高性0(〕とな
ろfこめに、その主体となるICも益々高111[に集
積度および集積密度の向J、、Z ヲit カッ?、1
..81.、VLSlと大規模ICが製造される71:
う(どな−)てきた。また、Aγ体的な構造のICも検
r?Jされでおり、ICの高集積化は止まるところが4
Cい。
しかし、通常、ICはt Cデツプを作製(−1これを
り1部リード端子を有する容器にXElみ込/1.で完
成されるのであるが、そのため1Cチツプの周囲にu
’)l ?’q<す・−ド端rと接続するにめのボンデ
ングパツ!!カ設りられて、組立工程においてボンデン
グパッドと夕1部す− ド端子とが細いアルミニウノ・
線又は金線で接続される。I Cチップにおいて、この
ようなポンチングパッドを1¥、ンける領域はトランジ
スタのような能動素子や抵抗のような受動素子を設ける
素子領域が高密度化されているにも拘らず、1個のパッ
ド面積がI (1(1/l m 角間度の大きさを占有
し7、例えば64ビン(外部リード端了散)を有する容
器に組み込む1(jチップでは、そのボンデングパッド
は64個必要1こなり、その占有面積が)1“常に広く
なる。第1図はI(3チツプの平面図の例で、■は素子
領域、2はボンデングパッド領域、2Pはボンデングパ
ッドを示ししおりICチップの全面積に対してボンデン
グパラ1:領域は、その周囲に20〜80%程度の面積
を占イjオる。
り1部リード端子を有する容器にXElみ込/1.で完
成されるのであるが、そのため1Cチツプの周囲にu
’)l ?’q<す・−ド端rと接続するにめのボンデ
ングパツ!!カ設りられて、組立工程においてボンデン
グパッドと夕1部す− ド端子とが細いアルミニウノ・
線又は金線で接続される。I Cチップにおいて、この
ようなポンチングパッドを1¥、ンける領域はトランジ
スタのような能動素子や抵抗のような受動素子を設ける
素子領域が高密度化されているにも拘らず、1個のパッ
ド面積がI (1(1/l m 角間度の大きさを占有
し7、例えば64ビン(外部リード端了散)を有する容
器に組み込む1(jチップでは、そのボンデングパッド
は64個必要1こなり、その占有面積が)1“常に広く
なる。第1図はI(3チツプの平面図の例で、■は素子
領域、2はボンデングパッド領域、2Pはボンデングパ
ッドを示ししおりICチップの全面積に対してボンデン
グパラ1:領域は、その周囲に20〜80%程度の面積
を占イjオる。
したがつU、Jl’、近このよう4rホンデングバ°ノ
ド領域を素子領域の上部に5膜体的に形成する方式が検
討されており、第2NはそのICチップの部分断面図を
示ifへ即ち、それは半導体基板11の表面に形成され
jこトランジスタ素子12のに面を二酸化シリコシ(S
iO,) HH<算13と燐シリヶー ト膜14とでl
lu夏+、、その−I1.1こホニ/Σ゛ングパ・ソド
15を形J+猪し、tこI Oグーツブを作製1−.、
そのボンテングツ(ツ1゛I5に)1スンj゛ングワ、
イ\・−46を接続−ぜ゛る方式で/l)る。また、ボ
ンデングパッド15を形成“4′る代りに、;+41−
11+バンブを形がシ(7で、71−スタウンで組み立
てlる−7リツブヂソブ方式でもこれと同様の構j告と
一イる。
ド領域を素子領域の上部に5膜体的に形成する方式が検
討されており、第2NはそのICチップの部分断面図を
示ifへ即ち、それは半導体基板11の表面に形成され
jこトランジスタ素子12のに面を二酸化シリコシ(S
iO,) HH<算13と燐シリヶー ト膜14とでl
lu夏+、、その−I1.1こホニ/Σ゛ングパ・ソド
15を形J+猪し、tこI Oグーツブを作製1−.、
そのボンテングツ(ツ1゛I5に)1スンj゛ングワ、
イ\・−46を接続−ぜ゛る方式で/l)る。また、ボ
ンデングパッド15を形成“4′る代りに、;+41−
11+バンブを形がシ(7で、71−スタウンで組み立
てlる−7リツブヂソブ方式でもこれと同様の構j告と
一イる。
かような立体的なパッド形Jjq方式では、第1図に示
しIこようなI Cチップのボンデングバッド領Iハ2
がなくなるためICチップ゛は極めて高密度化されるが
、他方素子領1jV、直−1−のボンテンクワイヤー=
16より信置が加えられることになるから、絶縁11・
“1を介して素子領411ρ内の配線との間にnu結合
が生じ、配線にノイズを与えて、微弱(1つを扱う信号
線では誤+17!+作を起しやずく、またメ(′すの場
合にIJ円IJ住マージンを狭くずろ4Cど、極め又市
気′1〒性・\の]界影響が大きくなる。
しIこようなI Cチップのボンデングバッド領Iハ2
がなくなるためICチップ゛は極めて高密度化されるが
、他方素子領1jV、直−1−のボンテンクワイヤー=
16より信置が加えられることになるから、絶縁11・
“1を介して素子領411ρ内の配線との間にnu結合
が生じ、配線にノイズを与えて、微弱(1つを扱う信号
線では誤+17!+作を起しやずく、またメ(′すの場
合にIJ円IJ住マージンを狭くずろ4Cど、極め又市
気′1〒性・\の]界影響が大きくなる。
((リ 発明の目的
本発明1(この」、うな)’L(>i的i7t″1漬と
しtこ【(シにおいて、ノイズを除去しで1(i、気的
′V、“jl/1.を【皮部1ろ(1りj冑を提案“J
るものである。
しtこ【(シにおいて、ノイズを除去しで1(i、気的
′V、“jl/1.を【皮部1ろ(1りj冑を提案“J
るものである。
(+1) 発明の構)jη
その目的は、半導体基板、1ゴこ設けた絶縁膜中に一定
π1′、位が印加される導電膜を介在せしめ、該導電膜
−ヒの該絶縁1(へ上面に接続パラ1゛が設(〕らi]
、f:。
π1′、位が印加される導電膜を介在せしめ、該導電膜
−ヒの該絶縁1(へ上面に接続パラ1゛が設(〕らi]
、f:。
半導体装置によって達成される。
(e) 発明の実施例
以下、図面を参照して実施例によって詳細に説明する。
第3図は本発明にかかる部分断面図を示しており、同図
1.tf口2図に示−イー従来の部分断面図に対応する
実施例である。図示のように8i0.膜18の中11旧
11 INに、アルミニウド・導電5膜20を形成し、
これに一定電(S’lを与えろ。0〜′ は接地を意味
し、通常の場合、−71這ffi 4sγは接地レベル
と考えCよい。そうすると、倒ンtばホンデングパッド
lf’ilζ舶えらJ’LるON号H,と半導体基板1
1上の配線層17に加わ/33膜ト(Pとの相互間の影
凭SをアルE −’−’7 人4 m訓:’470−7
1+、 、T;E断b−r、配線層17に対オーる44
月S1の・′イスを)111哨こ(′が′?、′き、〃
(動作もカフ消゛1−乙。
1.tf口2図に示−イー従来の部分断面図に対応する
実施例である。図示のように8i0.膜18の中11旧
11 INに、アルミニウド・導電5膜20を形成し、
これに一定電(S’lを与えろ。0〜′ は接地を意味
し、通常の場合、−71這ffi 4sγは接地レベル
と考えCよい。そうすると、倒ンtばホンデングパッド
lf’ilζ舶えらJ’LるON号H,と半導体基板1
1上の配線層17に加わ/33膜ト(Pとの相互間の影
凭SをアルE −’−’7 人4 m訓:’470−7
1+、 、T;E断b−r、配線層17に対オーる44
月S1の・′イスを)111哨こ(′が′?、′き、〃
(動作もカフ消゛1−乙。
か、1、うj(アルミニウl−導亀ボ、\20はICy
ツブの全面を被f4−\−せるが、ボンデングパッドノ
ドとI33続シる[2下間の接続孔(スルーホール)1
8とは接FJj L f−cいr(、、p−ンと4る。
ツブの全面を被f4−\−せるが、ボンデングパッドノ
ドとI33続シる[2下間の接続孔(スルーホール)1
8とは接FJj L f−cいr(、、p−ンと4る。
第4図目IUチップの切断平面図でJ)す、相81う・
jのAA’断面、yli分をシI朋11縮小した図で、
+f1c:続孔■8と導電膜2()のパターンとの関係
を示している。
jのAA’断面、yli分をシI朋11縮小した図で、
+f1c:続孔■8と導電膜2()のパターンとの関係
を示している。
アルミニラへ導1に膜20を介在さける絶縁膜I3には
化学へイ11成長((Hy I+ )法で被着させる8
1 (、) 2膜をI’lいるが、(の曲ζξ、酬熱
有槙絶縁膜(7月1?リイミド月り(を1目い1、その
間にフルミ、ニウノ・導fu膜を](?着又11スパッ
クで被17させてもよい。
化学へイ11成長((Hy I+ )法で被着させる8
1 (、) 2膜をI’lいるが、(の曲ζξ、酬熱
有槙絶縁膜(7月1?リイミド月り(を1目い1、その
間にフルミ、ニウノ・導fu膜を](?着又11スパッ
クで被17させてもよい。
絶縁片゛N13の片(\J’;’ +、i数μ?・1と
jメくするが、導?町莫20の膜厚は1ltyq前1′
2か妥当であZl、まtコ導m膜20としこはアルミニ
ウドの(II↓に、でリブテン等の11の金111.T
:リブデン・シリ→J−、(ドやタングステン・シリサ
イド等のシリ→ノイ1:や、ド−プさ′11たボリアセ
ブ゛1、・ン等の1Lt気伝j7”7件のJ)る有イ甲
・オ質や、また、カーボン等も使用できる、第5図は本
発明にがかる■(−]デツプのL iiiからみL二平
+iii図で、全体のボンテングツドが図示されており
、これは従来の第2図に示゛す[(ノヂップと外形的に
は変化はt【い。
jメくするが、導?町莫20の膜厚は1ltyq前1′
2か妥当であZl、まtコ導m膜20としこはアルミニ
ウドの(II↓に、でリブテン等の11の金111.T
:リブデン・シリ→J−、(ドやタングステン・シリサ
イド等のシリ→ノイ1:や、ド−プさ′11たボリアセ
ブ゛1、・ン等の1Lt気伝j7”7件のJ)る有イ甲
・オ質や、また、カーボン等も使用できる、第5図は本
発明にがかる■(−]デツプのL iiiからみL二平
+iii図で、全体のボンテングツドが図示されており
、これは従来の第2図に示゛す[(ノヂップと外形的に
は変化はt【い。
」1記実施例ではワイヤーを接続1−るボンデングパッ
ドで説明しできたが、ゝ44[ijバンブを形成し又−
7、’L−−スタウンボンデングオる7リツプチツプ方
式でも同様となることは勿論である。
ドで説明しできたが、ゝ44[ijバンブを形成し又−
7、’L−−スタウンボンデングオる7リツプチツプ方
式でも同様となることは勿論である。
(リ 発明の効果
以上の説明から明らかなように、本発明は接続パッドろ
・素子領域の上面に設(JろIC2ツブにおいて、ノイ
ズを減少させ、m気持性を安定させる構造で、高密度高
性能なICがイ1tられるものである。
・素子領域の上面に設(JろIC2ツブにおいて、ノイ
ズを減少させ、m気持性を安定させる構造で、高密度高
性能なICがイ1tられるものである。
第1図45」、びr’l”: 2 U、lf を従)に
(ハI Cブップ構造図第8図は本)(、門にかりs
ルJ (: rツ;−’ 〕i’JJ :S’) l!
:l′i 面構端目、パir 4 t< :l−+。l
、(ア;、s +)図は同しくieブ・ソーfのL・J
J回’F +−tr1171とJ面ゲ))らの平向1−
′<、lをンj(才。 し1中、Iは1にJl・lA域、2 t、:+、 iJ
テンクベッド領域、1lff半導体・−(仮、12 i
、lト5 ン” スl’ 、V(’、 rlBは:4
+ (’ p Ill’i、15はポンプニノグパ゛ソ
ド 1Gはポンミツク丁クイ?−117は自己4隻JP
’l、18は接続孔、20はア刀εニウム導IJr、
II!″へでj)る。 ?i’、 I l’Y+ 第4図 8 第5図 5 135−
(ハI Cブップ構造図第8図は本)(、門にかりs
ルJ (: rツ;−’ 〕i’JJ :S’) l!
:l′i 面構端目、パir 4 t< :l−+。l
、(ア;、s +)図は同しくieブ・ソーfのL・J
J回’F +−tr1171とJ面ゲ))らの平向1−
′<、lをンj(才。 し1中、Iは1にJl・lA域、2 t、:+、 iJ
テンクベッド領域、1lff半導体・−(仮、12 i
、lト5 ン” スl’ 、V(’、 rlBは:4
+ (’ p Ill’i、15はポンプニノグパ゛ソ
ド 1Gはポンミツク丁クイ?−117は自己4隻JP
’l、18は接続孔、20はア刀εニウム導IJr、
II!″へでj)る。 ?i’、 I l’Y+ 第4図 8 第5図 5 135−
Claims (1)
- 半導体基板」−に設けjコ絶縁11負中に一定電(t’
jが印加される導1α膜を介在せしめ、該導電膜」−の
該絶縁膜上面に接続パッドが設けられたことをvf徴と
する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57154113A JPS5943536A (ja) | 1982-09-03 | 1982-09-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57154113A JPS5943536A (ja) | 1982-09-03 | 1982-09-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5943536A true JPS5943536A (ja) | 1984-03-10 |
Family
ID=15577204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57154113A Pending JPS5943536A (ja) | 1982-09-03 | 1982-09-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5943536A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5319224A (en) * | 1989-10-11 | 1994-06-07 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof |
US6023095A (en) * | 1997-03-31 | 2000-02-08 | Nec Corporation | Semiconductor device and manufacture method thereof |
US6313541B1 (en) * | 1999-06-08 | 2001-11-06 | Winbond Electronics Corp. | Bone-pad with pad edge strengthening structure |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS572599A (en) * | 1980-06-06 | 1982-01-07 | Hitachi Ltd | Multilayer printed circuit board |
JPS5787145A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
-
1982
- 1982-09-03 JP JP57154113A patent/JPS5943536A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS572599A (en) * | 1980-06-06 | 1982-01-07 | Hitachi Ltd | Multilayer printed circuit board |
JPS5787145A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5319224A (en) * | 1989-10-11 | 1994-06-07 | Mitsubishi Denki Kabushiki Kaisha | Integrated circuit device having a geometry to enhance fabrication and testing and manufacturing method thereof |
US6023095A (en) * | 1997-03-31 | 2000-02-08 | Nec Corporation | Semiconductor device and manufacture method thereof |
US6313541B1 (en) * | 1999-06-08 | 2001-11-06 | Winbond Electronics Corp. | Bone-pad with pad edge strengthening structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5986294A (en) | Semiconductor integrated circuit | |
JP3917683B2 (ja) | 半導体集積回路装置 | |
JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
JPS5943536A (ja) | 半導体装置 | |
JPS604241A (ja) | 半導体装置 | |
JPH0576174B2 (ja) | ||
JPS6256664B2 (ja) | ||
JPS6070755A (ja) | 半導体装置 | |
JPS58143550A (ja) | 半導体装置 | |
JPH10242284A (ja) | 半導体集積回路装置 | |
JPS6035537A (ja) | 半導体集積回路 | |
JPS5972152A (ja) | マスタスライス方式集積回路 | |
JPS5870566A (ja) | 半導体装置 | |
JP2778235B2 (ja) | 半導体装置 | |
JPH02264432A (ja) | 半導体装置 | |
JPS6221072Y2 (ja) | ||
JPS5898938A (ja) | 半導体集積回路 | |
JPS5940547A (ja) | マスタスライス集積回路 | |
JPH0685093A (ja) | 半導体集積回路の製造方法 | |
JPS58191450A (ja) | 多層配線構造 | |
JPH04249325A (ja) | 半導体集積回路 | |
JPS61269331A (ja) | 半導体装置の製造方法 | |
JP2005129969A (ja) | 多層接続方法及び半導体集積回路 | |
JPH09181184A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000216364A (ja) | 半導体基板 |