CN110120377B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110120377B
CN110120377B CN201910106738.9A CN201910106738A CN110120377B CN 110120377 B CN110120377 B CN 110120377B CN 201910106738 A CN201910106738 A CN 201910106738A CN 110120377 B CN110120377 B CN 110120377B
Authority
CN
China
Prior art keywords
external connection
semiconductor element
semiconductor device
semiconductor
conductive plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910106738.9A
Other languages
English (en)
Other versions
CN110120377A (zh
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018076188A external-priority patent/JP7192235B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110120377A publication Critical patent/CN110120377A/zh
Application granted granted Critical
Publication of CN110120377B publication Critical patent/CN110120377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体装置。该半导体装置具备：第一导体板；多个半导体元件，其被配置于第一导体板上；第一外部连接端子，其与第一导体板连接。多个半导体元件包括第一半导体元件、第二半导体元件以及第三半导体元件。第二半导体元件被配置于第一半导体元件与第三半导体元件之间。在第一导体板中连接有第一外部连接端子的范围在第一半导体元件、第二半导体元件以及第三半导体元件中最接近于第二半导体元件。而且，在第一导体板中，在连接有第一外部连接端子的范围与连接有第二半导体元件的范围之间设置有孔。

Description

半导体装置
技术领域
本说明书所公开的技术涉及一种半导体装置。
背景技术
在日本特开2013-93343号公报中公开了一种半导体装置。该半导体装置具备导体板、被配置于导体板上的多个半导体元件、和与导体板连接的外部连接端子。
发明内容
在并联地连接有多个半导体元件的半导体装置中，期望电流均等地流向各个半导体元件。但是，当在公共的导体板上配置有三个以上的半导体元件时，和导体板连接的外部连接端子与各个半导体元件之间的距离并不完全一致。例如设为，在共用的导体板上，三个半导体元件沿着直线而被配置。在该情况下，无论使外部连接端子与导体板的那哪个位置连接，均无法使外部连接端子与各个半导体元件之间的距离互为相等。如果存在这种距离的不同，则在外部连接端子与各个半导体元件之间的电阻上也会产生无法忽视的差值。其结果为，在各个半导体元件中，电流不均等地流动。本说明书提供一种能够解决或改善这样的问题的技术。
本说明书所公开的半导体装置具备：第一导体板；多个半导体元件，其被配置于第一导体板上；第一外部连接端子，其与第一导体板连接。多个半导体元件包括第一半导体元件、第二半导体元件以及第三半导体元件，第二半导体元件被配置于第一半导体元件与第三半导体元件之间。在第一导体板中连接有第一外部连接端子的范围在第一半导体元件、第二半导体元件以及第三半导体元件中最接近于第二半导体元件。而且，在第一导体板中，在连接有第一外部连接端子的范围与连接有第二半导体元件的范围之间设置有孔。
在上述的半导体装置中，与从第一外部连接端子起至第一半导体元件为止的距离、或从第一外部连接端子起至第三半导体元件为止的距离相比，从第一外部连接端子起至第二半导体元件为止的距离较短。而且，在第一导体板中，在连接有第一外部连接端子的范围与连接有第二半导体元件的范围之间设置有孔。由此，在第一外部连接端子与第二半导体元件之间流动的电流的至少一部分需要迂回过孔而流动，由于实际上供电流流动的路径长度变长，因此，电阻将增大。其结果为，通过抑制流过第二半导体元件的电流，从而消除或减少了流过各个半导体元件的电流的不均等。并且，此处所述的孔并未被限定于贯穿孔。
附图说明
图1为表示半导体装置10的外观的立体图。
图2为表示半导体装置10的截面结构的图。并且，该截面结构为与图5所示的对称面PS垂直的截面的结构。
图3为省略了一部分的结构要素的图示且表示半导体装置10的内部结构的俯视图
图4为省略了一部分的结构要素的图示且表示半导体装置10的内部结构的分解图。
图5表示多个半导体元件22、24、26、第一导体板12中连接有第一外部连接端子32的范围33以及被设置于第一导体板12中的孔40的位置关系。
图6示意性地表示在第一外部连接端子32与各个半导体元件22、24、26之间流动的电流C22、C24、C26。
图7示意性地表示电流C24在孔40的附近的流动。
图8表示多个信号焊盘22c、24c、26c与多个第三外部连接端子36之间的连接关系。
图9为对半导体装置10的制造方法的一个工序进行说明的图，并表示在引线框19上焊接有多个半导体元件22、24、26以及多个导体隔离片18的半成品。
图10为对半导体装置10的制造方法的一个工序进行说明的图，并表示在多个导体隔离片18上焊接有第一导体板12的半成品。
图11为对半导体装置10的制造方法的一个工序进行说明的图，并表示形成有密封体16的半成品。
图12为对半导体装置10的制造方法的一个工序进行说明的图，并表示完成的半导体装置10。
图13表示使第一导体板12的扩大部分13扩展的改变例。
图14表示具有单一的第二外部连接端子34的半导体装置10a。
图15表示具有单一的第二外部连接端子34的其他的半导体装置10b。
图16表示使两个半导体装置10(10a、10b)串联连接时的电路结构。
图17为表示使图14所示的半导体装置10a和图15所示的半导体装置10b串联连接的一个方式的图。
图18表示使图14所示的半导体装置10a和图15所示的半导体装置10b串联连接的其他的一个方式。
图19表示使图14所示的半导体装置10a的两个串联连接的一个方式。
图20表示使图14所示的半导体装置10a的两个串联连接的其他的一个方式。
图21为表示第二实施例的半导体装置110的俯视图。
图22为图21中的XXII-XXII线上的剖视图。
图23为图21中的XXIII-XXIII线上的剖视图。
图24为图21中的XXIV-XXIV线上的剖视图。
图25为图示了第一导体板112(绝缘基板)的内侧导体层112a的俯视图。
具体实施方式
在本技术的一个实施方式中，也可以采用如下的方式，即，所述孔被形成为，在所述第一外部连接端子与所述第二半导体元件之间流动的电流全部迂回过所述孔。根据这样的结构，能够使第一外部连接端子与第二半导体元件之间的电阻充分增大。
在本技术的一个实施方式中，也可以采用如下的方式，即，第一半导体元件、第二半导体元件以及第三半导体元件将与第一导体板垂直且穿过所述第二半导体元件的平面作为对称面而实质上被左右对称(即，面对称)地排列配置。根据这样的结构，能够在第一半导体元件与第三半导体元件之间充分地降低向各个半导体元件流动的电流的不均等。并且，此处所述的实质上左右对称是指，与准确地左右对称的排列配置相比而容许一定的误差(例如半导体元件的尺寸(所谓的芯片尺寸)的一半以内的误差)。
在本技术的一个实施方式中，也可以采用如下的方式，即，第一外部连接端子在与对称面交叉的范围内与第一导体板连接。根据这种结构，能够使从第一外部连接端子起至第一半导体元件为止的距离与从第一外部连接端子起至第三半导体元件为止的距离互为相等。由此，能够在第一半导体元件和第三半导体元件之间使向各个半导体元件流动的电流实质上相等。
在本技术的一个实施方式中，也可以采用如下的方式，即，所述孔具有关于所述对称面而左右对称的开口形状。根据这样的结构，能够避免第一半导体元件与第三半导体元件之间的对称性因孔的存在而消失的情况。
在本技术的一个实施方式中，也可以采用如下的方式，即，所述孔具有长孔形状。在该情况下，长孔形状的长边轴只要与所述对称面垂直即可。根据这样的结构，能够容易地实施适当的孔的设计或制造。但是，孔的开口形状并未被限定于单纯的长孔形状，也可以具有更加复杂的形状。
在本技术的一个实施方式中，也可以采用如下的方式，即，关于与所述对称面垂直的方向，孔的尺寸大于第二半导体元件的尺寸。根据这样的结构，虽然也基于第一外部连接端子的尺寸，但能够利用孔而使在第一外部连接端子与第二半导体元件之间流动的电流中的多数或全部迂回过。
在本技术的一个实施方式中，也可以采用如下的方式，即，关于与所述对称面垂直的方向，孔的尺寸小于第一半导体元件与第三半导体元件之间的中心距。根据这样的结构，能够避免在第一外部连接端子与第二半导体元件之间流动的电流因孔而过度地迂回的情况。
在本技术的一个实施方式中，也可以采用如下的方式，即，在第一导体板中连接有第一外部连接端子的范围关于所述对称面而左右对称。根据这样的结构，能够进一步提高第一半导体元件与第三半导体元件之间的对称性。
在本技术的一个实施方式中，也可以采用如下的方式，即，关于与所述对称面垂直的方向，孔的尺寸大于，在第一导体板中连接有第一外部连接端子的范围的尺寸。根据这样的结构，虽然也基于第二半导体元件的尺寸，但能够利用孔而使在第一外部连接端子与第二半导体元件之间流动的电流中的多数或全部迂回过。
在本技术的一个实施方式中，也可以采用如下的方式，即，第一导体板具有扩大部分，所述扩大部分的与所述对称面垂直的方向的尺寸从连接有第一外部连接端子的范围起向连接有多个半导体元件的范围而扩大。在该情况下，孔的至少一部分也可以位于该扩大部分处。根据这样的结构，能够设置较大的尺寸的孔。另外，通过设置这样的扩大部分，从而能够缩短第一外部连接端子与第一半导体元件之间的电流路径、或第一外部连接端子与第三半导体元件之间的电流路径，从而能够减少半导体装置中的电力损失。
在本技术的一个实施方式中，也可以采用如下的方式，即，第一半导体元件、第二半导体元件以及第三半导体元件沿着与所述对称面垂直的直线而被排列配置。根据这样的结构，由于多个半导体元件的排列配置较单纯，因此，即使关于例如孔也能够设为单纯的结构。
在本技术的一个实施方式中，也可以采用如下的方式，即，半导体装置还具备第二导体板，所述第二导体板与第一导体板对置，并且与多个半导体元件中的每个半导体元件连接。在该情况下，虽然并未被特别地限定，但半导体装置也还可以具备与第二导体板连接的至少一个第二外部连接端子。本说明书中公开的技术不依赖于例如导体板或外部连接端子的数量，而能够应用于各种各样的结构的半导体装置中。
在上述的实施方式中，也可以采用如下的方式，即，至少一个第二外部连接端子包括两个第二外部连接端子。在该情况下，两个第二外部连接端子中的一方只要在所述对称面的一侧与第二导体板连接即可。而且，两个第二外部连接端子中的另一方只要在所述对称面的另一侧与第二导体板连接即可。在该情况下，虽然未被特别地限定，但两个第二外部连接端子也可以被设置为，关于对称面而实质上左右对称。根据这样的结构，即使在第二导体板中，也能够减少向各个半导体元件流动的电流的不均等。
在本技术的一个实施方式中，也可以采用如下的方式，即，在从与第一导体板以及第二导体板垂直的方向上俯视观察时，第二导体板的面积大于第一导体板的面积。根据这样的结构，在半导体装置的制造时，在将第一导体板向第二导体板进行组装时，能够利用在第二导体板的周围竖立设置的夹具而对第一导体板进行支承，从而实施第一导体板与第二导体板之间的定位。另外，当与和第一导体板连接的半导体元件的电极(例如发射极)的面积相比，和第二导体板连接的半导体元件的电极(例如集电极)的面积较大时，由于第一导体板的面积大于第二导体板的面积，从而能够提高从半导体元件中散热的散热性。
在本技术的一个实施方式中，也可以采用如下的方式，即，在从与第一导体板以及第二导体板垂直的方向俯视观察时，第一导体板具有扩大部分，所述扩大部分为，第一导体板的宽度从连接有第一外部连接端子的范围起向连接有多个半导体元件的范围而扩大的部分。根据这样的结构，能够缩短第一外部连接端子与第一半导体元件之间的电流路径、或第一外部连接端子与第三半导体元件之间的电流路径，从而能够减少半导体装置中的电力损失。
在上述的实施方式中，也可以采用如下的方式，即，第一导体板的扩大部分中的厚度尺寸也可以小于第一导体板的连接有多个半导体元件的范围内的厚度尺寸。在该情况下，第一导体板的扩大部分也可以由密封体覆盖。通过第一导体板的扩大部分由密封体覆盖，从而在第一导体板的扩大部分与和第二导体板连接的第二外部连接端子之间，使密封体的沿着表面的沿面距离变长，由此能够提高绝缘性。
在上述的实施方式中，也可以采用如下的方式，即，扩大部分的至少一部分与第二外部连接端子对置。在与第一外部连接端子连接的扩大部分中，电流在与第二外部连接端子相反的方向上流动。因此，当扩大部分的至少一部分与第二外部连接端子对置时，通过伴随着通电而产生的磁场被抵消，从而能够减少电流路径的电感。
在上述的实施方式中，也可以采用如下的方式，即，第一半导体元件、第二半导体元件以及第三半导体元件各自包括具有发射极以及集电极的IGBT(Insulated GateBipolar Transistor，绝缘栅双极型晶体管)。在该情况下，发射极与第一导体板电连接，集电极与第二导体板电连接。但是，在其他的实施方式中，第一半导体元件、第二半导体元件以及第三半导体元件各自也可以为MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属-氧化物半导体场效应晶体管)或二极管那样的、其他的半导体元件。
在本技术的一个实施方式中，也可以采用如下的方式，即，第一导体板为，具有内侧导体层、外侧导体层、位于内侧导体层以及外侧导体层之间的绝缘层的绝缘基板。在该情况下，第一外部连接端子也可以经由内侧导体层而与多个半导体元件电连接。而且，所述孔也可以被设置于内侧导体层。当第一导体板为绝缘基板时，能够通过自由的分布来形成内侧导体层。例如，在第一导体板与第二导体板对置的情况下，能够通过使内侧导体层与第二导体板对置的面积增大，从而减少半导体装置的阻抗。
在上述的实施方式中，孔只要仅被设置于所述内侧导体层中，并具有由所述绝缘层划分出的底面即可。根据这样的结构，能够避免第一导体板的刚性因孔的存在而降低的情况。另外，能够避免内侧导体层和外侧导体层意外地导通的情况。
在本技术的一个实施方式中，也可以采用如下的方式，即，第二导体板为，具有内侧导体层、外侧导体层、位于内侧导体层以及外侧导体层之间的绝缘层的绝缘基板。在该情况下，第二外部连接端子也可以经由第二导体板的内侧导体层而与多个半导体元件电连接。根据这样的结构，能够以较大的面积而使第一导体板的内侧导体层和第二导体板的内侧导体层对置，从而进一步减少半导体装置的阻抗。
在上述的第一导体板和/或第二导体体的绝缘基板中，也可以采用如下的方式，即，内侧导体层以及外侧导体层各自为金属层，绝缘层为陶瓷基板。在该情况下，绝缘基板也可以为为DBC(Direct Bonded Copper，直接敷铜)基板。
以下，参照附图，对本发明的代表性或非限定的具体例进行详细的说明。该详细的说明单纯地意图将用于实施本发明的优选例的详细情况向本领域技术人员进行表示，并未意图对本发明的范围进行限定。另外，为了提供进一步被改善后的半导体装置、以及其使用方法以及制造方法，以下公开的追加的特征以及发明能够应用于与其他的特征或发明不同的特征或发明中，或者与其他的特征或发明一起使用。
另外，以下的详细说明中所公开的特征或工序的组合并非在最广泛的意义上实施本发明时所必需的组合，而是尤其仅用于对本发明的代表性的具体例进行说明而记载的组合。而且，在提供本发明的追加的且有用的实施方式时，上述以及下述的代表性的具体例的各种各样的特征、以及被记载于独立以及从属权利要求中的各种各样的特征并非必须如在此所记载的具体例那样、或者如列举的顺序那样而进行组合的特征。
在本说明书和/或权利要求书中所记载的全部特征为，与实施例和/或权利要求所记载的特征的结构相比，作为针对原始申请的公开以及要求保护的特定事项的限定而意图个别或者相互独立地被公开的特征。而且，作为针对原始申请的公开以及要求保护的特定事项的限定，以具有公开它们的中间结构的意图的方式而实施了与全部的数值范围以及组或集团相关的记载。
[实施例]
参照附图，对实施例的半导体装置10进行说明。半导体装置10能够在例如电动汽车中应用于变换器或逆变器那样的电力转换电路中。此处所说的电动汽车广泛地是指具有对车轮进行驱动的电机在内的汽车，例如，包括通过外部的电力而被充电的电动汽车、在电机之外还具有发动机的混合动力汽车、以及以燃料电池为电源的燃料电池车等。
如图1-图4所示，半导体装置10具备第一导体板12、第二导体板14、多个半导体元件22、24、26和密封体16。第一导体板12和第二导体板14相互平行，并相互对置。虽然是一个示例，但在多个半导体元件22、24、26中包括第一半导体元件22、第二半导体元件24以及第三半导体元件26。第一半导体元件22、第二半导体元件24以及第三半导体元件26沿着第一导体板12以及第二导体板14的长边方向(图2、图3中的左右方向)而被直线地排列配置。多个半导体元件22、24、26被并列地配置于第一导体板12与第二导体板14之间。多个半导体元件22、24、26通过密封体16而被密封。
第一导体板12以及第二导体板14通过铜或其他的金属那样的导体而被形成。第一导体板12和第二导体板14隔着多个半导体元件22、24、26而相互对置。各个半导体元件22、24、26与第一导体板12接合，并且，也与第二导体板14接合。并且，在各个半导体元件22、24、26与第一导体板12之间设置有导体隔离片18。在此，第一导体板12以及第二导体板14的具体结构并未被特别限定。例如，第一导体板12和第二导体板14中的至少一方也可以为例如DBC(Direct Bonded Copper，直接敷铜)基板那样的、具有绝缘体(例如陶瓷)的中间层的绝缘基板。即，第一导体板12和第二导体板14各自也不一定整体由导体构成。
第一半导体元件22、第二半导体元件24以及第三半导体元件26为电力电路用的所谓的功率半导体元件，其具有彼此相同的结构。第一半导体元件22具有上表面电极22a、下表面电极22b、多个信号焊盘22c。上表面电极22a和下表面电极22b为电力用的电极，多个信号焊盘22c为信号用的电极。上表面电极22a以及多个信号焊盘22c位于第一半导体元件22的上表面上，下表面电极22b位于第一半导体元件22的下表面上。上表面电极22a经由导体隔离片18而与第一导体板12电连接，下表面电极22b与第二导体板14电连接。同样地，关于第二半导体元件24以及第三半导体元件26，也分别具有上表面电极24a、26a、下表面电极24b、26b、多个信号焊盘24c、26c。上表面电极24a、26a经由导体隔离片18而与第一导体板12电连接，下表面电极24b、26b与第二导体板14电连接。
虽然是一个示例，但本实施例中的半导体元件22、24、26包含具有发射极以及集电极的IGBT结构。IGBT结构的发射极与上表面电极22a、24a、26a连接，IGBT结构的集电极与下表面电极22b、24b、26b连接。但是，半导体元件22、24、26的具体的种类或结构并未被特别地限定。半导体元件22、24、26也可以为还具有二极管结构的RC(Reverse Conducting，逆导型)-IGBT元件。或者，半导体元件22、24、26也可以代替IGBT结构、或者在具有IGBT结构的基础上还具有例如MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)结构。另外，关于在半导体元件22、24、26中所使用的半导体材料，也并未被特别地限定，例如也可以为硅(Si)、碳化硅(SiC)、或氮化镓(GaN)那样的氮化物半导体。
密封体16并未被特别地限定，能够由例如环氧树脂那样的热固化性树脂或其他的绝缘体构成。密封体16例如也被称为模制树脂或封装体。半导体装置10并未限定于三个半导体元件22、24、26，也可以具备更多的半导体元件。在该情况下，多个半导体元件通过单一的密封体16而被密封，在第一导体板12以及第二导体板14之间被并列配置。
第一导体板12以及第二导体板14不仅与多个半导体元件22、24、26电连接，还与多个半导体元件22、24、26热连接。另外，第一导体板12以及第二导体板14分别露出于密封体16的表面，能够将各个半导体元件22、24、26的热量向密封体16的外部释放。由此，本实施例的半导体装置10具有在多个半导体元件22、24、26的两侧配置了散热板的双面冷却结构。
半导体装置10还具备第一外部连接端子32、两个第二外部连接端子34、以及十一个第三外部连接端子36。各个外部连接端子32、34、36通过铜或铝那样的导体而被构成，并从密封体16的内部跨至外部而延伸。第一外部连接端子32在密封体16的内部与第一导体板12连接。各个第二外部连接端子34在密封体16的内部与第二导体板14连接。由此，多个半导体元件22、24、26被并联地电连接于第一外部连接端子32与各个第二外部连接端子34之间。各个第三外部连接端子36经由接合引线38而与半导体元件22、24、26的对应的一个信号焊盘22c、24c、26c连接。虽然是一个示例，但第一外部连接端子32通过焊接而与第一导体板12接合，各个第二外部连接端子34被一体形成于第二导体板14上。但是，第一外部连接端子32也可以与第一导体板12一体形成。另外，各个第二外部连接端子34例如也可以通过焊接而与第二导体板14接合。而且，各个第三外部连接端子36也可以不经由接合引线38而与对应的一个信号焊盘22c、24c、26c连接。
如图5所示，第一半导体元件22、第二半导体元件24以及第三半导体元件26与第一导体板12垂直，并且将穿过第二半导体元件24的平面PS作为对称面而被左右对称地排列配置。而且，第一外部连接端子32在与对称面PS交叉的范围33内与第一导体板12连接。该范围33在三个半导体元件22、24、26中最接近于第二半导体元件24。当采用这样的结构时，和第一导体板12连接的第一外部连接端子32、与各个半导体元件22、24、26之间的距离并不完全一致。例如，从第一外部连接端子32起至第一半导体元件22为止的距离、与从第一外部连接端子32起至第三半导体元件26为止的距离相等。但是，关于从第一外部连接端子32起至第二半导体元件24为止的距离，其短于从第一外部连接端子32起至第一半导体元件22或第三半导体元件26为止的距离。如果存在这样的距离的不同，则在第一外部连接端子32与各个半导体元件22、24、26之间的电阻上也会产生无法忽视的差值。其结果为，在各个半导体元件22、24、26中，电流会不均等地流动。
关于上述的问题，在本实施例中的第一导体板12中，在连接有第一外部连接端子32的范围33和连接有第二半导体元件24的范围之间，设置有孔40。由此，如图6所示，在第一外部连接端子32与第二半导体元件24之间流动的电流C24的至少一部分需要以迂回过孔40的方式而流动，由于实际上电流流动的路径长度变长，因此电阻将增大。其结果为，由于抑制了流动于第二半导体元件24中的电流，从而消除或降低了向各个半导体元件22、24、26流动的电流C22、C24、C26的不均等。而且，如图7所示，由于在隔着孔40的两侧，电流C24彼此向反方向流动，因此，降低了在第一导体板12中产生的电感。这一点对半导体装置10被应用于逆变器或变换器中、且各个半导体元件22、24、26被高频地开关的情况特别有利。并且，虽然本实施例中的孔40为贯穿孔，但孔40也可以为有底的孔(即，凹部)。即使在该情况下，在孔40的位置中，通过减少第一导体板12的厚度尺寸，从而也会使电阻上升。另外，在孔40的内部，配置有与构成第一导体板12的材料相比为高电阻的材料。
孔40的形状以及尺寸并未被特别地限定。孔40的形状以及尺寸能够在通过实验或模拟而对向各个半导体元件22、24、26流动的电流C22、C24、C26进行验证的同时，进行适当的设计。如图5所示，本实施例中的孔40具有长孔形状，该长孔形状的长边轴与对称面PS垂直。另外，孔40具有关于对称面PS而左右对称的开口形状，长孔形状的中心位于对称面PS上。当孔40的开口形状关于对称面PS而左右对称时，能够避免第一半导体元件22与第三半导体元件26之间的对称性因孔40的存在而消失的情况。并且，孔40也可以代替较单纯的长孔形状，而以更加复杂的形状来设计。另外，在第一导体板12上，并不限于一个孔40，也可以形成有多个孔。
大致而言，越使孔40的尺寸(尤其，与对称面PS垂直的方向上的尺寸)增大，则越是有在第一外部连接端子32与第二半导体元件24之间流动的更多的电流C24迂回过孔40。关于这一点，本实施例中的孔40以在第一外部连接端子32与第二半导体元件24之间流动的电流C24全部迂回过孔40的方式而被形成。具体而言，关于与对称面PS垂直的方向(即，关于图5中的左右方向)，孔40的尺寸大于第二半导体元件24的尺寸，且大于在第一导体板12中连接有第一外部连接端子32的范围33的尺寸。并且，第一外部连接端子32沿着对称面PS而延伸，关于在第一导体板12中连接有第一外部连接端子32的范围33也关于对称面PS而左右对称。
另一方面，当孔40的尺寸过大时，在第一外部连接端子32与第二半导体元件24之间流动的电流C24会因孔40而过度地迂回。在该情况下，在第一外部连接端子32与第二半导体元件24之间，电阻会不必要地增大。根据该情况，关于与对称面PS垂直的方向，孔40的尺寸只要小于第一半导体元件22与第三半导体元件26之间的中心距即可。并且，在图5中，点22X表示第一半导体元件22的中心，点24X表示第二半导体元件24的中心，点26X表示第三半导体元件26的中心。第一半导体元件22的中心22X位于对称面PS的一侧，第二半导体元件24的中心24X位于对称面PS上，第三半导体元件26的中心26X位于对称面PS的另一侧。
如图5所示，第一导体板12具有从连接有第一外部连接端子32的范围33向连接有多个半导体元件22、24、26的范围而扩大了与对称面PS垂直的方向上的尺寸的部分13(以下，称为扩大部分13)。而且，孔40位于该扩大部分13处。根据这样的结构，能够设置较大的尺寸的孔40。另外，通过设置这样的扩大部分13，从而能够缩短第一外部连接端子32与第一半导体元件22之间的电流路径、或第一外部连接端子32与第三半导体元件26之间的电流路径，并能够减少半导体装置10中的电力损失。并且，本实施例中的孔40的整体被设置于上述的扩大部分13上，但作为其他的实施方式，也可以仅使孔40的一部分被设置于扩大部分13上。在此，第一导体板12的扩大部分13与第一导体板12的其他的范围(即，连接有多个半导体元件22、24、26的范围)相比被形成得较薄。
扩大部分13的具体的结构并未被特别限定。虽然是一个示例，但本实施例中的扩大部分13具有一对侧缘13a。各个侧缘13a从位于多个半导体元件22、24、26侧的基端13b延伸至位于第一外部连接端子32侧的顶端13c。如图5所示，当从与第一导体板12以及第二导体板14垂直的方向进行俯视观察时，扩大部分13的侧缘13a的基端13b位于与第二外部连接端子34的内侧缘34a(即，位于第一外部连接端子32侧的侧缘34a)相比靠外侧(即，从第一外部连接端子32观察时较远的一侧)。另外，扩大部分13的侧缘13a的顶端13c位于与第二外部连接端子34的内侧缘34a相比靠内侧(即，从第一外部连接端子32观察时较近的一侧)，并位于第一外部连接端子32与第二外部连接端子34之间。
根据上述的结构，能够在缩短第一外部连接端子32与第一半导体元件22或第三半导体元件26之间的各电流路径的同时，提高扩大部分13与第二外部连接端子34之间的绝缘性。尤其是，在第二外部连接端子34上设置有朝向其顶端侧而向上方(即，扩大部分13侧)进行位移的弯曲部34b(参照图4、图5)，由此，第一外部连接端子32与两个第二外部连接端子34在至少从密封体16突出的部分中位于同一平面上。因此，假设扩大部分13的侧缘13a的顶端13c位于与第二外部连接端子34的内侧缘34a相比靠外侧时，由于扩大部分13和向扩大部分13弯曲的第二外部连接端子34接近，从而两者之间的绝缘性有可能不足。与此相对，当扩大部分13的侧缘13a的顶端13c位于与第二外部连接端子34的内侧缘34a相比靠内侧时，能够增大扩大部分13与第二外部连接端子34之间的距离，从而能够提高两者之间的绝缘性。
第一导体板12的扩大部分13中的厚度尺寸小于第一导体板12的连接有多个半导体元件22、24、26的范围内的厚度尺寸。由此，第一导体板12的扩大部分13通过密封体16而被覆盖，并未露出于密封体16的表面。第一导体板12的扩大部分13通过由密封体16覆盖，从而在第一导体板12的扩大部分13、与连接于第二导体板14上的第二外部连接端子34之间，能够延长沿着密封体16的表面的沿面距离，从而提高绝缘性。
如图5所示，扩大部分13的至少一部分与第二外部连接端子34对置。在与第一外部连接端子32连接的扩大部分13中，电流向与第二外部连接端子34相反的方向流动。因此，当扩大部分13的至少一部分与第二外部连接端子34对置时，通过伴随着通电而产生的磁场被抵消，从而能够减少电流路径的电感。关于这一点，扩大部分13与第二外部连接端子34对置的面积越大，则减少电感的效果越高。根据该情况，如图13所示，也可以进一步扩展与第一外部连接端子32连接的扩大部分13。由此，能够使扩大部分13和第二外部连接端子34对置的面积进一步增大。虽然是一个示例，但在图13所示的改变例中，扩大部分13的侧缘13a从其基端13b跨至顶端13c的整体而位于第二外部连接端子34上。
在本实施例中，第一半导体元件22、第二半导体元件24以及第三半导体元件26沿着与对称面PS垂直的直线而被排列配置。根据这样的结构，由于这些半导体元件22、24、26的排列配置较为单纯，因此，例如关于孔40也能够设置为单纯的结构，从而能够易于实施适当的孔40的设计以及形成。但是，第一半导体元件22、第二半导体元件24以及第三半导体元件26的排列能够适当地进行变更。例如，第一半导体元件22、第二半导体元件24以及第三半导体元件26也可以被排列配置为，关于对称面PS而左右对称的V字状或倒V字状。另外，第一半导体元件22、第二半导体元件24以及第三半导体元件26并不一定被准确地左右对称排列配置，在该排列配置中容许一定的误差。作为该误差，例如，设想了半导体元件22、24、26的尺寸(所谓的芯片尺寸)的一半以内的误差或四分之一以内的误差。
在本实施例的半导体装置10中，在第二导体板14上连接有两个第二外部连接端子34，两个第二外部连接端子34被设置为关于对称面PS而左右对称。这样，当两个以上的第二外部连接端子34被设置为关于对称面PS而左右对称时，能够将第二导体板14相对于各个半导体元件22、24、26的的电阻设为比较均等。并且，两个第二外部连接端子34也不一定关于对称面PS而严格地左右对称。但是，两个第二外部连接端子34中的一方只要在对称面PS的一侧与第二导体板14连接即可，两个第二外部连接端子34中的另一方只要在对称面PS的另一方侧与第二导体板14连接即可。在第二导体板14中，也可以与第一导体板12同样地应用具有孔40的结构，在该情况下，第二外部连接端子34的数量也可以为一个。
并且，也可以设为，与孔向第二导体板14的追加无关而使第二外部连接端子34的数量为一个。在该情况下，虽然是一个示例，但只要仅省略本实施例中的两个第二外部连接端子34中的一方即可。关于省略两个第二外部连接端子34中的哪一个，并未被特别地限定。无论省略哪一个第二外部连接端子34，只要使半导体装置10的表背反转，则第一外部连接端子32以及第二外部连接端子34的排列配置均为相同。但是，如果在第二导体板14上连接有两个以上的第二外部连接端子34，则在半导体装置10被组装进电力转换电路时，通过两个以上的第二外部连接端子34，从而能够使半导体装置10被稳定地支承。另外，在半导体装置10的制造时，通过两个以上的第二外部连接端子34，也能够使第二导体板14被稳定地支承。
接下来，参照图8，对多个第三外部连接端子36所涉及的结构进行说明。如前文所述，多个第三外部连接端子36与多个半导体元件22、24、26的信号焊盘22c、24c、26c连接。在此，在本实施例中，各个半导体元件22、24、26具有五个信号焊盘22c、24c、26c。在第一半导体元件22的五个信号焊盘22c、24c、26c中包括第一温度感测焊盘K、第二温度感测焊盘A、栅极驱动焊盘G、电流感测焊盘SE以及开尔文发射极焊盘KE。第一温度感测焊盘K以及第二温度感测焊盘A与第一半导体元件22内的温度传感器(例如二极管)连接。栅极驱动焊盘G与第一半导体元件22内的IGBT结构的栅极连接。电流感测焊盘SE输出与向第一半导体元件22流动的电流成比例的微小的电流。而且，开尔文发射极焊盘KE与第一半导体元件22内的IGBT结构的发射极连接。同样地，在第二半导体元件24的五个信号焊盘24c以及第三半导体元件26的五个信号焊盘26c中，也包括第一温度感测焊盘K、第二温度感测焊盘A、栅极驱动焊盘G、电流感测焊盘SE以及开尔文发射极焊盘KE。
如根据上述内容可理解的那样，在本实施例的半导体装置10中，存在总计15个的信号焊盘22c、24c、26c。与此相对，多个第三外部连接端子36的数量为11，少于信号焊盘22c、24c、26c的数量。这是因为，在第一半导体元件22的第一温度感测焊盘K以及第二温度感测焊盘A、和第三半导体元件26的第一温度感测焊盘K以及第二温度感测焊盘A上，未连接有多个第三外部连接端子36。在半导体装置10中，与位于两侧的第一半导体元件22以及第三半导体元件26相比，位于中央的第二半导体元件24易于变成高温。根据该情况，如果对第二半导体元件24的温度进行监控，则也能够避免第一半导体元件22以及第三半导体元件26过热的情况。根据该观点，在半导体装置10中，关于第一半导体元件22的第一温度感测焊盘K以及第二温度感测焊盘A、和第三半导体元件26的第一温度感测焊盘K以及第二温度感测焊盘A，省略了第三外部连接端子36的连接。由此，削减了多个第三外部连接端子36的数量。通过削减多个第三外部连接端子36的数量，例如，能够削减与多个第三外部连接端子36连接的外部连接器的数量。虽然是一个示例，但在本实施例的半导体装置10中，被设想了11个第三外部连接端子36与两个外部连接器连接的情况，并以分为5个一组和6个一组的方式而被排列。
接下来，参照图9-图12，对半导体装置10的制造方法的一个示例进行说明。首先，如图9所示，实施第一回流工序。在该工序中，准备多个半导体元件22、24、26、多个导体隔离片18以及引线框19。在引线框19上，一体地设置有第二导体板14、第一外部连接端子32、两个第二外部连接端子34以及多个第三外部连接端子36。接着，在引线框19的第二导体板14上，对多个半导体元件22、24、26以及多个导体隔离片18进行焊接。此时，多个半导体元件22、24、26分别被焊接在第二导体板14上，在各个半导体元件22、24、26上焊接有一个导体隔离片18。
接下来，如图10所示，实施第二回流工序。在该工序中，准备第一导体板12，并将第一导体板12焊接在多个导体隔离片18上。接下来，如图11所示，实施密封工序。在该工序中，通过例如密封树脂而对多个半导体元件22、24、26进行密封，从而形成密封体16。在该阶段中，第一导体板12以及第二导体板14也可以通过密封体16而被覆盖。另外，也可以先于密封工序而实施在引线框19上涂布底涂剂的工序。最后，如图12所示，通过对引线框19的无用部分进行切除，并且对密封体16的表面进行切削或研削，从而能够使第一导体板12以及第二导体板14露出于密封体16的表面上。由此，完成了半导体装置10。
如上所述，在本说明书中公开的技术中，通过在第一导体板12上形成孔40，从而改善了连接于第一导体板12上的第一外部连接端子32、与各个半导体元件22、24、26之间的电阻的不均等。使用了该孔40的技术也能够同样地被应用于第二导体板14中。或者，即使在半导体装置10不具备第二导体板14的情况下，也同样能够应用。而且，作为其他的结构例，也可以代替孔40而在第一导体板12和/或第二导体板14上形成狭缝。在该情况下，也能够在多个半导体元件22、24、26之间实现电流C22、C24、C26的路径长度的均等化。或者，也可以根据第一外部连接端子32与各个半导体元件22、24、26之间的距离，而使各个半导体元件22、24、26的电流C22、C24、C26流动的路径的截面积发生变化。根据这样的结构，也能够改善第一外部连接端子32与各个半导体元件22、24、26之间的电阻的不均等。
虽然在上述的实施例中，半导体装置10具备两个第二外部连接端子34，但第二外部连接端子34的数量并未被特别地限定。如前文所述，半导体装置10既可以仅具有单一的第二外部连接端子34，也可以具有三个以上的第二外部连接端子34。另外，第二外部连接端子34既可以位于相对于密封体16而与第一外部连接端子32相同的一侧，也可以位于与第一外部连接端子32不同的一侧。
图14、图15表示具有单一的第二外部连接端子34的半导体装置10a、10b。在图14所示的半导体装置10a中，省略了前文所述的半导体装置10的两个第二外部连接端子34中的一方的第二外部连接端子34。在图15所示的半导体装置10b中，省略了前文所述的半导体装置10的两个第二外部连接端子34中的另一方的第二外部连接端子34。
如前文所述，在本说明书中公开的半导体装置10、10a、10b能够应用于变换器或逆变器那样的电力转换电路中。在该情况下，如图16所示，通过对两个半导体装置10、10a、10b进行串联连接，从而能够构成变换器或逆变器中的上下的桥臂。在两个半导体装置10、10a、10b的各个半导体装置中，可以采用本说明书中所公开的三个种类的半导体装置10、10a、10b的任意一个。
图17-图20表示两个半导体装置10、10a、10b被串联连接的几个方式。在图17所示的方式中，图14所示的半导体装置10a和图15所示的半导体装置10b被串联连接。两个半导体装置10a、10b以对置的方式被配置，虽然在图17中并未被图示，但一方的(近前侧的)半导体装置10a的第二导体板14和另一方的(纵深侧的)半导体装置10b的第一导体板12相对。一方的半导体装置10a的第二外部连接端子34经由汇流条11，而与另一方的半导体装置10b的第一外部连接端子32连接。并且，图17-图20中的符号P、O、N分别与图16中的符号P、O、N对应。
在图18所示的方式中，图14所示的半导体装置10a与图15所示的半导体装置10b也被串联连接。但是，与图17所示的方式相比，交换了两个半导体装置10a、10b的位置，虽然在图18中未图示，但一方的(纵深侧的)半导体装置10a的第一导体板12与另一方的(近前侧的)半导体装置10b的第二导体板14相对。一方的半导体装置10a的第二外部连接端子34经由汇流条11而与另一方的半导体装置10b的第一外部连接端子32连接。
在图19所示的方式中，图14所示的半导体装置10a的两个被串联连接。两个半导体装置10a以对置的方式被配置，虽然在图19中未被图示，但一方的(近前侧的)半导体装置10a的第一导体板12与另一方的(纵深侧的)半导体装置10a的第一导体板12相对。即，两个半导体装置10a成为相互被反转后的姿态。一方的半导体装置10a的第一外部连接端子32经由汇流条11而与另一方的半导体装置10a的第二外部连接端子34连接。
在图20所示的方式中，图14所示的半导体装置10a的两个也被串联连接。但是，与图19所示的方式相比，各个半导体装置10a的方向被反转，虽然在图20中未被图示，但一方的半导体装置10a的第二导体板14与另一方的半导体装置10a的第二导体板14相对。一方的半导体装置10a的第一外部连接端子32经由汇流条11而与另一方的半导体装置10a的第二外部连接端子34连接。并且，对两个以上的半导体装置10、10a、10b进行连接的方式并未被限定于图17-图20所示的方式。
根据本说明书中所公开的技术，半导体装置能够具备第一导体板、被配置于第一导体板上的多个半导体元件、和与第一导体板连接的第一外部连接端子。在该情况下，多个半导体元件能够包括第一半导体元件、第二半导体元件以及第三半导体元件。而且，能够在第一导体板中设置至少一个孔，由此，能够使向第一半导体元件、第二半导体元件以及第三半导体元件的各个半导体元件流动的电流均匀化。此处所述的均匀化是指，与不存在孔的情况相比电流的差异被减少的情况。
接下来，参照图21-图25，对实施例2的半导体装置110进行说明。在该半导体装置110中，在第一导体板112和第二导体板114中应用了绝缘基板，在这一点上与上述的半导体装置10、10a、10b不同。第二点，第三外部连接端子36的数量被变更，详细而言，第三外部连接端子36的数量与多个半导体元件22、24、26的信号焊盘22c、24c、26c的数量相等。第三点，各个半导体元件22、24、26不经由导体隔离片18而与第一导体板112接合。关于其他的结构，与上述的半导体装置10、10a、10b相同或对应。关于与上述的半导体装置10、10a、10b相同或对应的结构，通过标记相同的符号，而省略重复的说明。
如图21-图25所示，第一导体板112具有内侧导体层112a、绝缘层112b和外侧导体层112c。绝缘层112b位于内侧导体层112a与外侧导体层112c之间。虽然是一个示例，但内侧导体层112a以及外侧导体层112c各自也可以为铜或铝等的金属层，绝缘层112b也可以为陶瓷基板。在这样的第一导体板112中，能够例如应用DBC(Direct Bonded Copper)或DBA(Direct Bonded Aluminum，直接敷铝)。
在内侧导体层112a中，在密封体16的内部接合有多个半导体元件22、24、26的上表面电极22a、24a、26a。另外，在内侧导体层112a中，也接合有第一外部连接端子32。由此，第一外部连接端子32经由内侧导体层112a而与半导体元件22、24、26电连接。而且，在内侧导体层112a中，形成有用于使向各个半导体元件22、24、26流动的电流均匀化的孔40。关于孔40的功能，与前文所述的半导体装置10同样。即，孔40使在第二半导体元件24与第一外部连接端子32之间流动的电流迂回过，由此，使向距第一外部连接端子32的距离不同的多个半导体元件22、24、26流动的电流均匀化。关于孔40的具体结构(例如，位置、大小、形状)，能够与前文所述的半导体装置10同样地进行适当的设计。
并且，第一导体板112的内侧导体层112a具有主要部分X和多个信号线性部分Y。在主要部分X上，接合有多个半导体元件22、24、26和第一外部连接端子32，且设置有孔40。多个信号线性部分Y从主要部分X起分离(绝缘)地设置，并使多个信号焊盘22c、24c、26c分别与多个第三外部连接端子36连接。这样，在第一导体板112为绝缘基板时，能够自由地对内侧导体层112a的分布进行设计，并能够简化半导体装置110的内部结构。
第一导体板112的孔40被仅仅设置于内侧导体层112a内，并具有由绝缘层112b划分出的底面。根据这样的结构，能够避免第一导体板112的刚性因孔40的存在而降低的情况。另外，也能够避免内侧导体层112a和外侧导体层112c意外地导通的情况。并且，外侧导体层112c露出于密封体16的表面，并与例如外部的冷却器邻接地配置。
第二导体板114具有内侧导体层114a、绝缘层114b和外侧导体层114c。绝缘层114b位于内侧导体层114a与外侧导体层114c之间。第二导体板114的内侧导体层114a与第一导体板112的内侧导体层112a对置。虽然是一个示例，但内侧导体层114a以及外侧导体层114c各自可以为铜或铝等的金属层，绝缘层114b可以为陶瓷基板。在这样的第二导体板114中，能够应用例如DBC或DBA。
在内侧导体层114a中，在密封体16的内部接合有多个半导体元件22、24、26的下表面电极22b、24b、26b。另外，在内侧导体层114a中，也接合有两个第二外部连接端子34。由此，两个第二外部连接端子34经由内侧导体层114a而与半导体元件22、24、26电连接。另一方面，外侧导体层112c露出于密封体16的表面，并与例如外部的冷却器邻接地配置。
如上所述，在半导体装置110中，在第一导体板112和第二导体板114中应用了绝缘基板。根据这样的结构，能够以自由分布的方式而形成内侧导体层112a、114a，例如，能够以较大的面积使第一导体板112的内侧导体层112a和第二导体板114的内侧导体层114a对置。由于在第一导体板112的内侧导体层112a和第二导体板114的内侧导体层114a中流动有互为反向的电流，因此，当这些内侧导体层112a、114a以较大的面积对置时，能够有意地降低半导体装置110的阻抗。由此，能够抑制在例如半导体元件22、24、26的开关时产生的浪涌电压。

Claims (29)

1.一种半导体装置，具备：
第一导体板；
多个半导体元件，其被配置于所述第一导体板上；
第一外部连接端子，其与所述第一导体板连接，
所述多个半导体元件包括第一半导体元件、第二半导体元件以及第三半导体元件，
所述第二半导体元件被配置于所述第一半导体元件与所述第三半导体元件之间，
在所述第一导体板中连接有所述第一外部连接端子的范围在所述第一半导体元件、所述第二半导体元件以及所述第三半导体元件中最接近于所述第二半导体元件，
在所述第一导体板中，在连接有所述第一外部连接端子的范围与连接有所述第二半导体元件的范围之间设置有孔。
2.如权利要求1所述的半导体装置，其特征在于，
所述孔被形成为，在所述第一外部连接端子与所述第二半导体元件之间流动的电流的至少一部分迂回过所述孔。
3.如权利要求1所述的半导体装置，其特征在于，
所述孔被形成为，在所述第一外部连接端子与所述第二半导体元件之间流动的电流全部迂回过所述孔。
4.如权利要求1所述的半导体装置，其特征在于，
所述第一半导体元件、所述第二半导体元件以及所述第三半导体元件将与所述第一导体板垂直的平面作为对称面而实质上被左右对称地排列配置。
5.如权利要求4所述的半导体装置，其特征在于，
所述第一外部连接端子在与所述对称面交叉的范围内与所述第一导体板连接。
6.如权利要求4所述的半导体装置，其特征在于，
所述孔具有关于所述对称面而左右对称的开口形状。
7.如权利要求4所述的半导体装置，其特征在于，
所述孔具有长孔形状，所述长孔形状的长边轴与所述对称面垂直。
8.如权利要求4所述的半导体装置，其特征在于，
关于与所述对称面垂直的方向，所述孔的尺寸大于所述第二半导体元件的尺寸。
9.如权利要求4所述的半导体装置，其特征在于，
关于与所述对称面垂直的方向，所述孔的尺寸小于所述第一半导体元件与所述第三半导体元件之间的中心距。
10.如权利要求4所述的半导体装置，其特征在于，
在所述第一导体板中连接有所述第一外部连接端子的所述范围关于所述对称面而左右对称。
11.如权利要求4所述的半导体装置，其特征在于，
关于与所述对称面垂直的方向，所述孔的尺寸大于在所述第一导体板中连接有所述第一外部连接端子的所述范围的尺寸。
12.如权利要求4所述的半导体装置，其特征在于，
所述第一导体板具有扩大部分，所述扩大部分的与所述对称面垂直的方向上的尺寸从连接有所述第一外部连接端子的所述范围起向连接有所述多个半导体元件的范围而扩大，
所述孔的至少一部分位于所述扩大部分处。
13.如权利要求4所述的半导体装置，其特征在于，
所述第一半导体元件、所述第二半导体元件以及所述第三半导体元件沿着与所述对称面垂直的方向而被直线地排列配置。
14.如权利要求1所述的半导体装置，其特征在于，
所述第一导体板为，具有内侧导体层、外侧导体层、以及位于所述内侧导体层与所述外侧导体层之间的绝缘层的绝缘基板，
所述第一外部连接端子经由所述内侧导体层而与所述多个半导体元件电连接，
所述孔被设置于所述内侧导体层上。
15.如权利要求14所述的半导体装置，其特征在于，
所述孔仅被设置于所述内侧导体层上，并具有由所述绝缘层划分出的底面。
16.如权利要求14所述的半导体装置，其特征在于，
所述内侧导体层以及所述外侧导体层各自为金属层，
所述绝缘层为陶瓷基板。
17.如权利要求14所述的半导体装置，其特征在于，
所述绝缘基板为直接敷铜基板。
18.如权利要求1至17中的任意一项所述的半导体装置，其特征在于，
还具备第二导体板，所述第二导体板与所述第一导体板对置并且与所述多个半导体元件中的每一个半导体元件连接。
19.如权利要求18所述的半导体装置，其特征在于，
还具备与所述第二导体板连接的至少一个第二外部连接端子。
20.如权利要求19所述的半导体装置，其特征在于，
所述至少一个第二外部连接端子包括两个第二外部连接端子。
21.如权利要求20所述的半导体装置，其特征在于，
所述第一半导体元件、所述第二半导体元件以及所述第三半导体元件将与所述第一导体板垂直的平面作为对称面而实质上被左右对称地排列配置，
所述两个第二外部连接端子中的一方在所述对称面的一侧与所述第二导体板连接，
所述两个第二外部连接端子中的另一方在所述对称面的另一侧与所述第二导体板连接。
22.如权利要求21所述的半导体装置，其特征在于，
所述两个第二外部连接端子被设置为，关于所述对称面而实质上左右对称。
23.如权利要求19所述的半导体装置，其特征在于，
在从与所述第一导体板以及所述第二导体板垂直的方向上俯视观察时，所述第二导体板的面积大于所述第一导体板的面积。
24.如权利要求19所述的半导体装置，其特征在于，
在从与所述第一导体板以及所述第二导体板垂直的方向俯视观察时，所述第一导体板具有扩大部分，所述扩大部分为，所述第一导体板的宽度从连接有所述第一外部连接端子的范围起向连接有所述多个半导体元件的范围而扩大的部分。
25.如权利要求24所述的半导体装置，其特征在于，
所述第一导体板的所述扩大部分处的厚度尺寸小于所述第一导体板的连接有所述多个半导体元件的范围内的厚度尺寸，所述扩大部分被密封体覆盖。
26.如权利要求24所述的半导体装置，其特征在于，
所述扩大部分具有一对侧缘，所述一对侧缘各自从位于所述多个半导体元件侧的基端起而延伸至位于所述第一外部连接端子侧的顶端为止，
所述扩大部分的所述侧缘的所述基端位于，在从所述第一外部连接端子观察时与第二外部连接端子的位于所述第一外部连接端子侧的侧缘相比而较远的一侧。
27.如权利要求24所述的半导体装置，其特征在于，
所述扩大部分的至少一部分与所述第二外部连接端子对置。
28.如权利要求18所述的半导体装置，其特征在于，
所述第一半导体元件、所述第二半导体元件以及所述第三半导体元件各自包括具有发射极以及集电极的绝缘栅双极型晶体管，
所述发射极与所述第一导体板电连接，所述集电极与所述第二导体板电连接。
29.如权利要求19至27中的任意一项所述的半导体装置，其特征在于，
所述第二导体板为，具有内侧导体层、外侧导体层、以及位于所述内侧导体层与所述外侧导体层之间的绝缘层的绝缘基板，
所述第二外部连接端子经由所述第二导体板的所述内侧导体层而与所述多个半导体元件电连接。
CN201910106738.9A 2018-02-06 2019-02-02 半导体装置 Active CN110120377B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018019594 2018-02-06
JP2018-019594 2018-02-06
JP2018-076188 2018-04-11
JP2018076188A JP7192235B2 (ja) 2018-02-06 2018-04-11 半導体装置

Publications (2)

Publication Number Publication Date
CN110120377A CN110120377A (zh) 2019-08-13
CN110120377B true CN110120377B (zh) 2022-04-15

Family

ID=65279402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910106738.9A Active CN110120377B (zh) 2018-02-06 2019-02-02 半导体装置

Country Status (5)

Country Link
US (1) US11107761B2 (zh)
EP (1) EP3522213B1 (zh)
KR (1) KR102156867B1 (zh)
CN (1) CN110120377B (zh)
BR (1) BR102019001691A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP2019186403A (ja) 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置
US11031379B2 (en) * 2019-09-04 2021-06-08 Semiconductor Components Industries, Llc Stray inductance reduction in packaged semiconductor devices
JP6906583B2 (ja) * 2019-10-29 2021-07-21 三菱電機株式会社 半導体パワーモジュール
EP4122624A4 (en) 2020-03-19 2023-08-30 Mitsui Mining & Smelting Co., Ltd. ASSEMBLY SHEET AND ASSEMBLED STRUCTURE
CN114743947B (zh) * 2022-04-11 2023-09-19 中国工程物理研究院电子工程研究所 基于to形式的功率器件封装结构及封装方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162569A (ja) * 1994-12-08 1996-06-21 Fuji Electric Co Ltd 半導体装置
JP3695260B2 (ja) 1999-11-04 2005-09-14 株式会社日立製作所 半導体モジュール
FR2842042A1 (fr) * 2002-07-04 2004-01-09 Valeo Equip Electr Moteur Module de controle et de puissance d'un alterno-demarreur integrale
DE102005016830A1 (de) * 2004-04-14 2005-11-03 Denso Corp., Kariya Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP4566678B2 (ja) * 2004-10-04 2010-10-20 日立オートモティブシステムズ株式会社 パワーモジュール
JP4702196B2 (ja) * 2005-09-12 2011-06-15 株式会社デンソー 半導体装置
JP4167715B1 (ja) * 2007-08-13 2008-10-22 オーナンバ株式会社 ツインチップ搭載型ダイオード
JP4580997B2 (ja) 2008-03-11 2010-11-17 日立オートモティブシステムズ株式会社 電力変換装置
JP5285348B2 (ja) * 2008-07-30 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5551808B2 (ja) 2010-03-05 2014-07-16 日立オートモティブシステムズ株式会社 半導体モジュール及びこれを備えた電力変換装置
JP5947537B2 (ja) * 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5803560B2 (ja) 2011-10-24 2015-11-04 トヨタ自動車株式会社 半導体装置
EP2858110B1 (en) 2012-06-01 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device
JP5626274B2 (ja) 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
CN104412383B (zh) 2012-06-29 2017-09-26 株式会社电装 半导体装置以及半导体装置的连接构造
JP5696696B2 (ja) * 2012-08-03 2015-04-08 株式会社豊田自動織機 半導体装置
JP5879233B2 (ja) * 2012-08-31 2016-03-08 日立オートモティブシステムズ株式会社 パワー半導体モジュール
JP2014183078A (ja) 2013-03-18 2014-09-29 Mitsubishi Electric Corp 半導体装置
DE112015000513T5 (de) * 2014-01-27 2016-11-10 Mitsubishi Electric Corporation Elektrodenanschluss, Halbleitereinrichtung für elektrische Energie sowie Verfahren zur Herstellung einer Halbleitereinrichtung für elektrische Energie
JP6316708B2 (ja) * 2014-08-26 2018-04-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102014219998B4 (de) * 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
JP6578900B2 (ja) * 2014-12-10 2019-09-25 株式会社デンソー 半導体装置及びその製造方法
JP2017028105A (ja) 2015-07-22 2017-02-02 トヨタ自動車株式会社 半導体装置
JP6497286B2 (ja) 2015-09-18 2019-04-10 株式会社デンソー 半導体モジュール
KR102132056B1 (ko) * 2016-03-30 2020-07-09 매그나칩 반도체 유한회사 전력 반도체 모듈 및 이의 제조 방법
JP6686691B2 (ja) * 2016-05-16 2020-04-22 株式会社デンソー 電子装置
JP6528730B2 (ja) 2016-06-16 2019-06-12 トヨタ自動車株式会社 半導体装置
JP6645396B2 (ja) * 2016-10-07 2020-02-14 株式会社デンソー 半導体装置
JP6597549B2 (ja) 2016-10-20 2019-10-30 トヨタ自動車株式会社 半導体モジュール
JP6624011B2 (ja) * 2016-11-03 2019-12-25 株式会社デンソー 半導体装置
JP6512231B2 (ja) * 2017-01-27 2019-05-15 トヨタ自動車株式会社 半導体装置
JP6865644B2 (ja) * 2017-06-20 2021-04-28 ルネサスエレクトロニクス株式会社 半導体装置
US11107761B2 (en) * 2018-02-06 2021-08-31 Denso Corporation Semiconductor device
JP2019186403A (ja) * 2018-04-11 2019-10-24 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US11107761B2 (en) 2021-08-31
US20190244888A1 (en) 2019-08-08
CN110120377A (zh) 2019-08-13
KR20190095144A (ko) 2019-08-14
EP3522213A1 (en) 2019-08-07
BR102019001691A2 (pt) 2019-08-27
EP3522213B1 (en) 2020-09-23
KR102156867B1 (ko) 2020-09-16

Similar Documents

Publication Publication Date Title
CN110120377B (zh) 半导体装置
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5293473B2 (ja) 半導体パワーモジュール
US10943877B2 (en) Semiconductor device
WO2016009496A1 (ja) パワートランジスタモジュール
US20160225690A1 (en) Semiconductor device
CN110783283B (zh) 具有对称布置的功率连接端的半导体封装及其制造方法
CN110137160A (zh) 半导体器件
CN110600457B (zh) 半导体装置
WO2017199723A1 (ja) 半導体装置
US10950526B2 (en) Semiconductor device
JP5704190B2 (ja) 半導体パワーモジュール
TWI718473B (zh) 半導體裝置
US10903138B2 (en) Semiconductor device and method of manufacturing the same
CN110943062B (zh) 半导体装置
JP7196761B2 (ja) 半導体装置
JP7139799B2 (ja) 半導体装置
CN110491848B (zh) 半导体装置
JP7192886B2 (ja) 半導体装置
US10886207B2 (en) Semiconductor device
US11276627B2 (en) Semiconductor device
JP2020188169A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200414

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant