CN110034159B - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110034159B
CN110034159B CN201811494524.5A CN201811494524A CN110034159B CN 110034159 B CN110034159 B CN 110034159B CN 201811494524 A CN201811494524 A CN 201811494524A CN 110034159 B CN110034159 B CN 110034159B
Authority
CN
China
Prior art keywords
display device
supply line
potential supply
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811494524.5A
Other languages
English (en)
Other versions
CN110034159A (zh
Inventor
林京男
郑裕澔
金东瑛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202311189371.4A priority Critical patent/CN117202703A/zh
Priority to CN202311192159.3A priority patent/CN117202705A/zh
Publication of CN110034159A publication Critical patent/CN110034159A/zh
Application granted granted Critical
Publication of CN110034159B publication Critical patent/CN110034159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

显示装置。公开了一种能够利用低功耗来驱动的显示装置。包括多晶半导体层的第一薄膜晶体管和包括氧化物半导体层的第二薄膜晶体管设置在显示区域中，从而减小了功耗。形成在弯曲区域中的至少一个开口形成为与形成在有源区中的接触孔中的任意一个具有相同的深度，从而能够通过相同工艺来形成开口和接触孔，由此简化装置的制造工艺。由于高电势供给线路和低电势供给线路在由无机绝缘材料形成的保护膜插置在二者间的情况下彼此交叠，所以可以防止高电势供给线路和低电势供给线路的短路。

Description

显示装置
技术领域
本发明涉及一种显示装置，并且更具体地，涉及一种能够利用低功耗来驱动的显示装置。
背景技术
在屏幕上显示各种信息的图像显示装置是信息和通信时代的核心技术，并且当前正在以实现更薄和更轻的设计、更好的便携性和更高的性能为目标而进行开发。因此，克服了阴极射线管(CRT)重量和体积过大的缺陷的平板显示装置非常受到关注。
平板显示装置的示例包括液晶显示(LCD)装置、等离子显示面板(PDP)装置、有机发光显示(OLED)装置以及电泳显示(ED)装置。
近年来，已经在变得更加便携和/或可穿戴的方向上对应用了上述平板显示装置的个人电子设备进行了积极的开发。这些便携式和可穿戴设备需要能够利用低功耗驱动的显示装置。然而，使用当前技术难以制造出能够利用低功耗来驱动的显示装置。
发明内容
因此，本发明涉及一种显示装置，其基本上消除了由于现有技术的限制和缺点而导致的一个或更多个问题。
本发明的目的是提供一种能够利用低功耗来驱动的显示装置。
本发明的其他优点、目的和特征将部分地在下面的描述中得到阐述，并且将部分地对本领域普通技术人员而言在研究下文后变得明显，或者可以从本发明的实践中习知。本发明的目的和其它优点将通过在所撰写的说明书和其权利要求书以及附图中所具体指出的结构而实现和获得。
为了实现这些目的和其它优点，并且根据本发明的目的，如同在本文中所体现的并且进行宽泛的描述的那样，提供了一种显示装置，其中，包括多晶半导体层的第一薄膜晶体管和包括氧化物半导体层的第二薄膜晶体管设置在显示区域中，从而减小了功耗，其中，形成在弯曲区域中的至少一个开口形成为与形成在显示区域中的接触孔中的任意一个具有相同的深度，从而能够通过相同工艺来形成开口和接触孔，由此简化设备的制造工艺，并且其中，高电势供给线路和低电势供给线路在由无机绝缘材料形成的保护膜插置在其间的情况下彼此交叠，从而防止了高电势供给线路和低电势供给线路的短路。
应当理解，对本发明的前述总体描述和以下具体描述都是示例性和解释性的，并且旨在提供对所要求保护的本发明的进一步解释。
附记1.一种显示装置，所述显示装置包括：
基板，所述基板包括显示区域；
第一薄膜晶体管，所述第一薄膜晶体管设置在所述显示区域中，所述第一薄膜晶体管包括半导体层、第一栅电极、第一源电极和第一漏电极；
第二薄膜晶体管，所述第二薄膜晶体管设置在所述显示区域中，所述第二薄膜晶体管包括半导体层、第二栅电极、第二源电极和第二漏电极；
保护膜，所述保护膜设置在所述第一薄膜晶体管和所述第二薄膜晶体管上，所述保护膜由无机绝缘材料形成；
储存电容器，所述储存电容器包括上部储存电极和下部储存电极。
附记2.根据附记1所述的显示装置，其中，所述下部储存电极设置在与所述第一薄膜晶体管的所述第一栅电极相同的平面中，并且由与所述第一栅电极相同的材料形成。
附记3.根据附记1所述的显示装置，所述显示装置进一步包括设置在所述第一薄膜晶体管的半导体层与所述第二薄膜晶体管的半导体层之间的第一下部层间绝缘膜、第二下部层间绝缘膜和上部缓冲层。
附记4.根据附记3所述的显示装置，所述显示装置进一步包括：
遮光层，所述遮光层与所述第二薄膜晶体管的半导体层交叠。
附记5.根据附记4所述的显示装置，其中，所述储存电容器的所述上部储存电极设置在与所述遮光层相同的平面中并且由与所述遮光层相同的材料形成。
附记6.根据附记4所述的显示装置，其中，所述上部缓冲层和所述第二下部层间绝缘膜设置在所述遮光层与所述第二薄膜晶体管的半导体层之间。
附记7.根据附记3所述的显示装置，其中，所述上部缓冲层由硅氧化物SiOx形成，并且所述第一下部层间绝缘膜和所述第二下部层间绝缘膜由硅氮化物SiNx形成。
附记8.根据附记3所述的显示装置，其中，所述第一薄膜晶体管的所述第一源电极和所述第一漏电极以及所述第二薄膜晶体管的所述第二源电极和所述第二漏电极设置在相同的平面中并且由相同的材料形成。
附记9.根据附记8所述的显示装置，其中，所述第一薄膜晶体管的半导体层为多晶半导体层，并且其中，所述第二薄膜晶体管的半导体层为氧化物半导体层。
附记10.根据附记9所述的显示装置，所述显示装置进一步包括设置在所述显示区域中的多个接触孔。
附记11.根据附记10所述的显示装置，其中，所述第一薄膜晶体管包括：
所述第一栅电极，其与所述多晶半导体层交叠；
所述第一源电极，其经由所述多个接触孔中的第一源极接触孔与所述多晶半导体层相接触；以及
所述第一漏电极，其经由所述多个接触孔中的第一漏极接触孔与所述多晶半导体层相接触，
其中，所述第二薄膜晶体管包括：
所述第二栅电极，其与所述氧化物半导体层交叠；
所述第二源电极，其经由所述多个接触孔中的第二源极接触孔与所述氧化物半导体层相接触；以及
所述第二漏电极，其经由所述多个接触孔中的第二漏极接触孔与所述氧化物半导体层相接触。
附记12.根据附记11所述的显示装置，所述显示装置进一步包括：
上部层间绝缘膜，所述上部层间绝缘膜设置在所述第二源电极和所述第二漏电极中的每一个与所述氧化物半导体层之间；以及
下部栅极绝缘膜，所述下部栅极绝缘膜、所述第一下部层间绝缘膜、所述第二下部层间绝缘膜和所述上部缓冲层顺序地堆叠在所述多晶半导体层与所述氧化物半导体层之间，
其中，所述第一源极接触孔和所述第一漏极接触孔通过所述下部栅极绝缘膜、所述第一下部层间绝缘膜、所述第二下部层间绝缘膜、所述上部缓冲层和所述上部层间绝缘膜形成，从而露出所述多晶半导体层，并且
其中，所述第二源极接触孔和所述第二漏极接触孔通过所述上部层间绝缘膜形成，从而露出所述氧化物半导体层。
附记13.根据附记12所述的显示装置，其中，所述下部储存电极设置在所述下部栅极绝缘膜上，并且
所述上部储存电极与所述下部储存电极交叠，所述第一下部层间绝缘膜插置在所述上部储存电极与所述下部储存电极之间。
附记14.根据附记13所述的显示装置，其中，所述基板进一步包括弯曲区域。
附记15.根据附记14所述的显示装置，所述显示装置进一步包括设置在所述弯曲区域中的至少一个开口，所述开口的深度等于所述多个接触孔中的至少一个的深度。
附记16.根据附记15所述的显示装置，其中，所述至少一个开口包括：
第一开口，所述第一开口的深度等于所述第二源极接触孔和所述第二漏极接触孔中的每一个的深度；以及
第二开口，所述第二开口的深度大于所述第一源极接触孔和所述第一漏极接触孔中的每一个的深度。
附记17.根据附记16所述的显示装置，所述显示装置进一步包括：
多缓冲层，所述多缓冲层设置在所述基板上；以及
下部缓冲层，所述下部缓冲层设置在所述多缓冲层上，
其中，所述第一开口穿过所述弯曲区域中的所述上部层间绝缘膜而形成，
其中，所述第二开口穿过所述弯曲区域中的所述多缓冲层、所述下部缓冲层、所述下部栅极绝缘膜、所述第一下部层间绝缘膜、所述第二下部层间绝缘膜和所述上部缓冲层而形成，使得在所述弯曲区域中，通过所述至少一个开口露出所述基板。
附记18.根据附记12所述的显示装置，其中，所述第一薄膜晶体管的所述第一源电极和所述第一漏电极以及所述第二薄膜晶体管的所述第二源电极和所述第二漏电极设置在所述上部层间绝缘膜上。
附记19.根据附记15所述的显示装置，所述显示装置进一步包括：
高电势供给线路，所述高电势供给线路与所述第一薄膜晶体管和所述第二薄膜晶体管中的任意一个连接；以及
低电势供给线路，所述低电势供给线路与所述高电势供给线路交叠，所述保护膜插置在所述低电势供给线路与所述高电势供给线路之间。
附记20.根据附记19所述的显示装置，所述显示装置进一步包括：
有机发光元件，所述有机发光元件包括与所述第二薄膜晶体管连接的阳极和与所述低电势供给线路连接的阴极，
其中，所述低电势供给线路和所述高电势供给线路中的至少一个形成为网状。
附记21.根据附记20所述的显示装置，所述显示装置进一步包括：
第一平坦化层，所述第一平坦化层设置在所述上部层间绝缘膜上；
像素连接电极，所述像素连接电极设置在所述第一平坦化层上，所述像素连接电极将所述第二薄膜晶体管与所述阳极相连接；以及
第二平坦化层，所述第二平坦化层设置为覆盖所述像素连接电极。
附记22.根据附记21所述的显示装置，其中，所述低电势供给线路包括彼此交叉的第一低电势供给线路和第二低电势供给线路，并且
其中，所述高电势供给线路包括第一高电势供给线路和第二高电势供给线路，所述第一高电势供给线路设置为与所述第一低电势供给线路平行，所述第二高电势供给线路在所述保护膜和所述第一平坦化层插置在所述第二高电势供给线路与所述第二低电势供给线路之间的情况下与所述第二低电势供给线路交叠。
附记23.根据附记22所述的显示装置，其中，所述第二低电势供给线路设置在与所述像素连接电极相同的平面中，并且由与所述像素连接电极相同的材料形成，并且
其中，所述第二高电势供给线路设置在与所述第二源电极和所述第二漏电极相同的平面中，并且由与所述第二源电极和所述第二漏电极相同的材料形成。
附记24.根据附记23所述的显示装置，所述显示装置进一步包括：
信号链路，所述信号链路与设置在所述显示区域中的信号线连接，所述信号链路设置在通过所述开口而露出的所述弯曲区域中。
附记25.根据附记24所述的显示装置，其中，所述信号链路与所述基板相接触，并且由与所述第一源电极和所述第二源电极相同的材料形成，
其中，所述第一平坦化层和所述第二平坦化层设置为覆盖所述信号链路。
附记26.根据附记24所述的显示装置，其中，所述信号链路设置在通过所述开口而露出的所述弯曲区域中的所述第一平坦化层上，所述信号链路由与像素连接电极相同的材料形成，
其中，所述第二平坦化层设置为覆盖所述信号链路。
附记27.根据附记20所述的显示装置，所述显示装置进一步包括：像素驱动电路，所述像素驱动电路用于驱动所述有机发光元件，所述像素驱动电路包括：
配置为驱动晶体管的所述第二薄膜晶体管；以及
配置为开关晶体管的所述第一薄膜晶体管，所述开关晶体管与所述驱动晶体管连接。
附记28.根据附记27所述的显示装置，其中，所述像素驱动电路进一步包括：
第二开关晶体管，所述第二开关晶体管与所述开关晶体管连接；以及
第三开关晶体管，所述第三开关晶体管与所述驱动晶体管连接。
附图说明
附图被包括以提供对本发明的进一步理解并且被并入本申请中且构成本申请的一部分，所述附图示出本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中：
图1是示出根据本发明的显示装置的平面视图；
图2是沿着图1中所示的显示装置的线I-I’截取的截面视图；
图3A和图3B是示出设置在图1中所示的显示区域中的子像素的平面视图；
图4A和图4B是示出设置在图1中所示的弯曲区域中的信号链路的实施方式的平面视图；
图5A和图5B是用于解释图1中所示的显示装置中的各个子像素的电路图；
图6是示出图5B中所示的子像素的平面视图；
图7是沿着图6中所示的有机发光显示装置的线II-II’、III-III’、IV-IV’、V-V’和VI-VI’截取的截面视图；
图8A是示出不包括图7中所示的保护膜的比较示例的截面视图；
图8B是示出包括图7中所示的保护膜的实施方式的截面视图；
图9A和图9B是示出图7中所示的弯曲区域的其它实施方式的截面视图；以及
图10A至图10N是用于解释图7中所示的有机发光显示装置的制造方法的截面视图。
具体实施方式
现在将详细地参照本发明的优选实施方式，其示例示出于附图中。
图1是根据本发明的显示装置的平面视图，并且图2是根据本发明的显示装置的截面视图。
图1和图2中所示的显示装置包括显示面板200、选通驱动单元202以及数据驱动单元204。
显示面板200划分为设置在基板101上的显示区域AA和设置在显示区域AA周围的非显示区域NA。基板101由具有柔性的塑性材料形成，从而为可弯曲的。例如，基板由诸如下述材料形成：聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、PC(聚碳酸酯)、、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)或环烯烃共聚物(COC)等。
显示区域AA通过以矩阵形式布置的单元像素而显示图像。单元像素中的每个包括红色(R)子像素、绿色(G)子像素以及蓝色(B)子像素，或者包括红色(R)子像素、绿色(G)子像素、蓝色(B)子像素以及白色(W)子像素。例如，如图3A所示，红色(R)子像素、绿色(G)子像素以及蓝色(B)子像素可以沿着同一虚拟的水平线成行布置。另选地，如图3B所示，红色(R)子像素、绿色(G)子像素以及蓝色(B)子像素可以彼此间隔开，从而以虚拟的三角形的形式布置。
每个子像素具有包括氧化物半导体层的薄膜晶体管或者包括多晶半导体层的薄膜晶体管中的至少一个。包括氧化物半导体层的薄膜晶体管和包括多晶半导体层的薄膜晶体管比包括非晶半导体层的薄膜晶体管具有更高的电子迁移率，并且因此能够提供更高的分辨率以及能够利用低功耗来驱动。
数据驱动单元204和选通驱动单元202中的至少一个可以设置在非显示区域NA中。
选通驱动单元202驱动显示面板200的扫描线。选通驱动单元202利用包括氧化物半导体层的薄膜晶体管和包括多晶半导体层的薄膜晶体管中的至少一个而具体实现。在此时，选通驱动单元202的薄膜晶体管与设置在显示区域AA中的每个子像素中的至少一个薄膜晶体管在同一工艺中同时形成。
数据驱动单元204驱动显示面板200的数据线。数据驱动单元204通过以芯片的形式安装在基板101上或者通过以芯片的形式安装在信号传输膜206上而附接至非显示区域NA。如图4A和图4B所示，多个信号焊盘PAD设置在非显示区域NA中，以用于与信号传输膜206进行电连接。从数据驱动单元204、选通驱动单元202、电源(未显示)以及时序控制器(未显示)产生的驱动信号通过信号焊盘PAD而供应至设置于显示区域AA中的信号线。
非显示区域NA包括用于弯曲或折叠显示面板200的弯曲区域BA。弯曲区域BA为这样的区域：其弯曲从而使得例如信号焊盘PAD、选通驱动单元202和数据驱动单元204的不用于显示的组件位于显示区域AA的底表面。如图1所示，弯曲区域BA位于非显示区域NA的与显示区域AA和数据驱动单元204之间的区域相对应的上部。另选地，弯曲区域BA可以位于非显示区域NA的上部、下部、左部或右部中的至少一个中。因此，在显示装置的整个屏幕中，显示区域AA占据的面积得到最大化，并且非显示区域NA占据的面积得到最小化。
信号链路LK设置在弯曲区域BA中，以便将信号焊盘PAD中的每个与设置在显示区域AA中的信号链路中的对应的一个信号链路连接。在信号链路LK形成为沿着弯曲方向BD延伸的直线形状的情况下，信号链路LK可能经受最大的弯曲应力，并且因此可能在信号链路LK中形成破裂或短路。为了避免这种问题，本发明的信号链路LK形成为使得其在垂直于弯曲方向BD的方向上的宽度增大，从而使施加至该信号链路的弯曲应力最小化。为此，如图4A所示，信号链路LK形成为锯齿形状或者正弦波形状。另选地，如图4B所示，信号链路LK形成为使得多个钻石型(各自具有中空的中心部分)在彼此联接的情况下成行布置。
另外，如图2所示，弯曲区域BA中具有至少一个开口212，以便于弯曲区域BA的弯曲。开口212通过从弯曲区域BA去除多个无机绝缘层210(其导致在显示区域AA中的破裂)形成。当基板101弯曲时，弯曲应力持续地施加至设置在弯曲区域BA中的无机绝缘层210。无机绝缘层210比有机绝缘材料具有更小的弹性，并且因此更容易破裂。形成在无机绝缘层210中的破裂经由无机绝缘层210而扩展至显示区域AA，导致链路中的缺陷和元件的故障。为了避免该问题，至少一个平坦化层208设置在弯曲区域BA中，所述平坦化层由比无机绝缘层210弹性更大的有机绝缘材料形成。平坦化层208用于减缓在基板101弯曲时所产生的弯曲应力，从而防止破裂的发生。形成在弯曲区域BA中的开口212与形成在显示区域AA中的多个接触孔中的至少一个通过同一掩模工艺形成，从而简化显示装置的结构和制造工艺。
这种显示装置(其能够在结构和制造工艺方面得到简化)能够应用于需要薄膜晶体管的显示装置，例如液晶显示装置、有机发光显示装置等。下文中，将对本发明的实施方式进行描述。下述描述是基于上述显示装置(其能够在结构和制造工艺方面得到简化)是有机发光显示装置的假设而以示例的方式给出的。
如图5A和图5B所示，在有机发光显示装置中，子像素SP中的每个包括像素驱动电路和发光元件130，所述发光元件与像素驱动电路连接。
如图5A所示，像素驱动电路具有包括两个薄膜晶体管ST和DT以及一个储存电容器Cst的2T1C结构。另选地，如图5B和图6所示，像素驱动电路具有包括四个薄膜晶体管ST1、ST2、ST3和DT以及一个储存电容器Cst的4T1C结构。然而，像素驱动电路的结构并不限于图5A和图5B所示的前述结构，像素驱动电路的可以具有各种其它结构。
在图5A所示的像素驱动电路中，储存电容器Cst将栅极节点Ng和源极节点Ns连接，以在发光操作期间在栅极节点Ng和源极节点Ns之间保持大致恒定的电压。设置有驱动晶体管DT，所述驱动晶体管DT包括连接至栅极节点Ng的栅电极、连接至漏极节点Nd的漏电极以及连接至发光元件130的源电极。驱动晶体管DT响应于栅极节点Ng和源极节点Ns之间的电压而控制驱动电流的幅值。进一步设置有开关晶体管ST，其包括连接至扫描线SL的栅电极、连接至数据线DL的漏电极以及连接至栅极节点Ng的源电极。开关晶体管ST响应于来自扫描线SL的扫描控制信号SC而导通，并且将来自数据线DL的数据电压Vdata供应至栅极节点Ng。发光元件130将源极节点Ns(其连接至驱动晶体管DT的源电极)连接至低电势供给线路162，以响应于驱动电流而发光。
除了与数据线DL连接的第一开关晶体管ST1的源电极连接至源极节点Ns以及进一步设置了第二开关晶体管ST2和第三开关晶体管ST3之外，图5B所示的像素驱动电路与图5A所示的像素驱动电路具有大致相同的构造。将省略对于相同组件的重复解释。
图5B和图6所示的第一开关晶体管ST1包括：连接至第一扫描线SL1的栅电极152、连接至数据线DL的漏电极158、连接至源极节点Ns的源电极156以及形成源电极156和漏电极158之间的沟道的半导体层154。第一开关晶体管ST1响应于来自第一扫描线SL1的扫描控制信号SC1而导通，并且将来自数据线DL的数据电压Vdata供应至源极节点Ns。
第二开关晶体管ST2包括连接至第二扫描线SL2的栅电极GE、连接至基准线RL的漏电极DE、连接至栅极节点Ng的源电极SE以及形成源电极SE和漏电极DE之间的沟道的半导体层ACT。第二开关晶体管ST2响应于来自第二扫描线SL2的扫描控制信号SC2而导通，并且将来自基准线RL的基准电压Vref供应至栅极节点Ng。
第三开关晶体管ST3包括连接至发光控制线EL的栅电极GE、连接至高电势供给线路172的漏电极DE、连接至漏极节点Nd的源电极SE以及形成源电极SE和漏电极DE之间的沟道的半导体层ACT。第三开关晶体管ST3响应于来自发光控制线EL的发光控制信号EN而导通，并且将来自高电势供给线路172的高电势电压VDD供应至漏极节点Nd。
包括在像素驱动电路中的各个高电势供给线路172和低电势供给线路162中的每个形成为网状，从而至少两个子像素共享同一高电势供给线路和低电势供给线路。为此，高电势供给线路172包括彼此交叉的第一高电势供给线路172a和第二高电势供给线路172b，并且低电势供给线路162包括彼此交叉的第一低电势供给线路162a和第二第电势供给线路162b。
第二高电势供给线路172b和第二低电势供给线路162b布置为与数据线DL平行。为至少两个子像素设置一个第二高电势供给线路172b。为至少两个子像素设置一个第二低电势供给线路162b。如图5A和图5B所示，第二高电势供给线路172b和第二低电势供给线路162b布置为在横向方向上彼此平行。另选地，如图6所示，第二高电势供给线路172b和第二低电势供给线路162b布置为在竖直方向上彼此平行，从而彼此交叠。
第一高电势供给线路172a电连接至第二高电势供给线路172b，并且布置为与扫描线SL平行。第一高电势供给线路172a从第二高电势供给线路172b分叉。第一高电势供给线路172a对第二高电势供给线路172b的电阻进行补偿，由此最小化高电势供给线路172的电压降(IR下降)。
第一低电势供给线路162a电连接至第二低电势供给线路162b，并且布置为与扫描线SL平行。第一低电势供给线路162a从第二低电势供给线路162b分叉。第一低电势供给线路162a对第二低电势供给线路162b的电阻进行补偿，由此最小化低电势供给线路162的电压降(IR下降)。
由此，各个高电势供给线路172和低电势供给线路162中的每个形成为网状。因此，布置在竖直方向上的第二高电势供给线路172b和第二低电势供给线路162b的数量可以减少，并且由于第二高电势供给线路172b和第二低电势供给线路162b的数量减少，所以可以设置更多数量的子像素，由此增大了装置的开口率(aperture ratio)和分辨率。
像素驱动电路中所包括的晶体管中的一个包括多晶半导体层，并且剩余的晶体管包括氧化物半导体层。如图7所示，图5A所示的像素驱动电路中的开关晶体管ST通过包括多晶半导体层154的第一薄膜晶体管150来具体实现，并且驱动晶体管DT通过包括氧化物半导体层104的第二薄膜晶体管100来具体实现。图5B和图6所示的像素驱动电路中的第一开关晶体管ST1和第三开关晶体管ST3中的每个通过包括多晶半导体层154的第一薄膜晶体管150来具体实现，并且第二开关晶体管ST2和驱动晶体管DT中的每个通过包括氧化物半导体层104的第二薄膜晶体管100来具体实现。由此，根据本发明，包括氧化物半导体层104的第二薄膜晶体管100应用至每个子像素的驱动晶体管DT，并且包括多晶半导体层154的第一薄膜晶体管150应用至每个子像素的开关晶体管ST，由此减小功耗。
图6和图7所示的第一薄膜晶体管150包括多晶半导体层154、第一栅电极152、第一源电极156和第一漏电极158。
多晶半导体层154形成在下部缓冲层112上。多晶半导体层154包括沟道区域、源极区域和漏极区域。沟道区域与第一栅电极152交叠，下部栅极绝缘膜114插置在沟道区域与第一栅电极152之间，并且所述沟道区域形成在第一源电极156和第一漏电极158之间。源极区域通过第一源极接触孔160S而电连接至第一源电极156。漏极区域通过第一漏极接触孔160D而电连接至第一漏电极158。多晶半导体层154具有比非晶半导体层和氧化物半导体层104更高的迁移率，因此展现出低能耗/功耗以及提高的可靠性。因此，多晶半导体层154适合应用于每个子像素的开关晶体管ST和用于驱动扫描线SL的选通驱动单元202。多缓冲层140和下部缓冲层112设置在多晶半导体层154和基板101之间。多缓冲层140阻碍已经渗入基板101的湿气和/或氧的扩散。多缓冲层140以下述方式形成：硅氮化物(SiNx)和硅氧化物(SiOx)交替地堆叠在彼此之上至少一次。下部缓冲层112用于通过中断来自基板101的各种缺陷的扩展来保护多晶半导体层154。下部缓冲层112可以由a-Si、硅氮化物(SiNx)或硅氧化物(SiOx)等形成。
第一栅电极152形成在下部栅极绝缘膜114上。第一栅电极152与多晶半导体层154的沟道区域交叠，下部栅极绝缘膜114插置在第一栅电极152与多晶半导体层154之间。第一栅电极152可以是由与下部储存电极182相同的材料形成的单层或多层，所述材料例如为选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金构成的组中的任意一种材料。然而，本发明并不限于此。
位于多晶半导体层154上的第一下部层间绝缘膜116和第二下部层间绝缘膜118配置为比上部层间绝缘膜124具有更高氢粒子含量的无机膜。例如，第一下部层间绝缘膜116和第二下部层间绝缘膜118利用氨(NH3)气通过沉积工艺而由硅氮化物(SiNx)形成，而上部层间绝缘膜124由硅氧化物(SiOx)形成。包含在第一下部层间绝缘膜116和第二下部层间绝缘膜118中的氢粒子在氢化工艺期间扩散进入多晶半导体层154，从而能够利用氢来填充多晶半导体层154中的孔隙。因此，多晶半导体层154得到稳定化，由此避免了第一薄膜晶体管150的性质的退化。
第一源电极156通过穿透下部栅极绝缘膜114、第一下部层间绝缘膜116和第二下部层间绝缘膜118、上部缓冲层122和上部层间绝缘膜124的第一源极接触孔160S而连接至多晶半导体层154的源极区域。第一漏电极158面对第一源电极156，并且通过穿透下部栅极绝缘膜114、第一下部层间绝缘膜116和第二下部层间绝缘膜118、上部缓冲层122和上部层间绝缘膜124的第一漏极接触孔160D而连接至多晶半导体层154的漏极区域。由于第一源电极156和第一漏电极158与储存供给线路186位于相同的平面中并且由与储存供给线路186相同的材料形成，所以可以通过同一掩模工艺同时形成第一源电极156、第一漏电极158和储存供给线路186。
在第一薄膜晶体管150的多晶半导体层154的活化和氢化工艺之后，形成第二薄膜晶体管100的氧化物半导体层104。也就是说，氧化物半导体层104设置在多晶半导体层154上。因此，氧化物半导体层104不暴露于多晶半导体层154的活化和氢化工艺的高温气氛，由此防止对氧化物半导体层104的损坏，并且因此提高可靠性。
第二薄膜晶体管100设置在上部缓冲层122上从而与第一薄膜晶体管150间隔开。第二薄膜晶体管100包括第二栅电极102、氧化物半导体层104、第二源电极106和第二漏电极108。
第二栅电极102与氧化物半导体层104交叠，上部栅极绝缘图案146插置在第二栅电极102与氧化物半导体层104之间。第二栅电极102与第一高电势供给线路172a形成在相同的平面上，也就是说，利用与第一高电势供给线路172a相同的材料形成在上部栅极绝缘图案146上。因此，可以通过同一掩模工艺形成第二栅电极102和第一高电势供给线路172a，并且因此可以减少掩模工艺的次数。
氧化物半导体层104形成在上部缓冲层122上从而与第二栅电极102交叠，由此在第二源电极106和第二漏电极108之间形成沟道。氧化物半导体层104由包括选自下述组中的至少一种金属的氧化物形成，所述组由Zn、Cd、Ga、In、Sn、Hf和Zr构成。由于包括这种氧化物半导体层104的第二薄膜晶体管100具有比包括多晶半导体层154的第一薄膜晶体管150更高的电子迁移率以及更低的截止电流，所以该第二薄膜晶体管100适合应用于其中导通时间段短而截止时间段长的开关薄膜晶体管ST和驱动薄膜晶体管DT。
设置为与氧化物半导体层104的上侧和下侧相邻的上部层间绝缘膜124和上部缓冲层122被配置为具有比下部层间绝缘膜116和118更低的氢粒子含量的无机膜。例如，上部层间绝缘膜124和上部缓冲层122由硅氧化物(SiOx)形成，而下部层间绝缘膜116和118由硅氮化物(SiNx)形成。因此，在针对氧化物半导体层104执行热处理工艺期间，可以防止包含在下部层间绝缘膜116和118中的氢和包含在多晶半导体层154中的氢扩散至氧化物半导体层104。
第二源电极106和第二漏电极108中的每个可以是形成在上部层间绝缘膜124上的单层或多层，并且可以由选自以下组中的任意一种材料形成，所述组由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)或其合金构成。然而，本发明并不限于此。
第二源电极106通过穿透上部层间绝缘膜124的第二源极接触孔110S而连接至氧化物半导体层104的源极区域。第二漏电极108通过穿透上部层间绝缘膜124的第二漏极接触孔110D而连接至氧化物半导体层104的漏极区域。第二源电极106和第二漏电极108形成为彼此面对，氧化物半导体层104的沟道区域插置在第二源电极106和第二漏电极108之间。
如图7所示，储存电容器Cst(180)以下述方式形成：下部储存电极182和上部储存电极184彼此交叠，第一下部层间绝缘膜116插置在下部储存电极182与上部储存电极184彼此交叠之间。
下部储存电极182与驱动晶体管DT的第二栅电极102和驱动晶体管DT的第二源电极106中的任意一个连接。下部储存电极182位于下部栅极绝缘膜114上，与第一栅电极152形成在相同的平面上，并且与第一栅电极152由相同的材料形成。
上部储存电极184通过储存供给线路186而与驱动晶体管DT的第二栅电极102和驱动晶体管DT的第二源电极106中的任意一个连接。上部储存电极184位于第一下部层间绝缘膜116上。上部储存电极184与遮光层178和第一低电势供给线路162a形成在相同的平面中并且由相同的材料形成。上部储存电极184通过经由穿透第二下部层间绝缘膜118、下部缓冲层122和上部层间绝缘膜124的储存接触孔188而露出，从而与储存供给线路186连接。尽管在图7中示出为上部储存电极184与遮光层178相隔开，但是上部储存电极184和遮光层178可以一体的形式彼此连接。
设置在下部储存电极182和上部储存电极184之间的第一下部层间绝缘膜116由如SiOx或SiNx的无机绝缘材料形成。第一下部层间绝缘膜116可以由比SiOx具有更高介电常数的SiNx形成。因此，下部储存电极182和上部储存电极184彼此交叠，由具有相对高的介电常数的SiNx形成的第一下部层间绝缘膜116插置在下部储存电极182与上部储存电极184之间。结果，储存电容器Cst的电容(其与介电常数成比例)增大。
发光元件130包括连接至第二薄膜晶体管100的第二源电极106的阳极132、形成在阳极132上的至少一个发光叠层134以及形成在发光叠层134上的阴极136。
阳极132连接至通过穿透平坦化层128的第二像素接触孔144而露出的像素连接电极142。像素连接电极142连接至通过穿透保护膜166和第一平坦化层126的第一像素接触孔120而露出的第二源电极106。
阳极132形成为包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜由具有相对高的功函数的材料(例如氧化铟锡(ITO)或氧化锌铟(IZO))形成，而不透明导电膜形成为包括选自由Al、Ag、Cu、Pb、Mo和Ti或其合金构成的组中的任意一种材料的单层或多层结构。例如，阳极132可以按照透明导电膜、不透明导电膜和透明导电膜顺序地堆叠的结构形成，或者按照透明导电膜和不透明导电膜顺序地堆叠的结构形成。阳极132设置在第二平坦化层128上，从而与通过堤部138而设置的发光区域以及设置有第一晶体管150和第二晶体管100与储存电容器Cst(180)的电路区域交叠，由此增大发光面积。
发光叠层134通过在阴极132上以下述顺序或者相反顺序堆叠空穴相关层、有机发光层和电子相关层形成。另外，发光叠层134可以包括第一发光叠层和第二发光叠层，所述第一发光叠层和第二发光叠层在电荷生成层插置在两者之间的情况下彼此面对。在这种情况下，第一发光叠层和第二发光叠层中的任意一个的有机发光层产生蓝光，而第一发光叠层和第二发光叠层中的剩余一个的有机发光层产生黄绿光，结果是经由第一发光叠层和第二发光叠层产生了白光。由于从发光叠层134产生的白光被引导至设置在发光叠层134上的滤色器(未显示)，所以可以实现彩色图像。另选地，可以通过下述方式来实现彩色图像：每个发光叠层134产生对应于每个子像素的彩色光而无需单独的滤色器。也就是说，红色(R)子像素的发光叠层134可以产生红光，绿色(G)子像素的发光叠层134可以产生绿光，而蓝色(B)子像素的发光叠层134可以产生蓝光。
堤部138可以形成为露出阳极132。堤部138可以由不透明材料形成(例如黑色材料)，以便防止相邻子像素之间的光学干涉。在这种情况下，堤部138包括由选自彩色颜料、有机黑色材料和碳材料中的至少一种形成的遮光材料。
阴极136形成在发光叠层134的上表面和侧表面，从而在发光叠层134插置在其与阳极132之间的情况下面对阳极132。在阴极136应用至顶部发光型有机发光显示装置的情况下，阴极136为由例如氧化铟锡(ITO)或氧化锌铟(IZO)形成的透明导电膜。
阴极136与低电势供给线路162电连接。如图5B和图6所示，低电势供给线路162包括彼此交叉的第一低电势供给线路162a和第二低电势供给线路162b。如图7所示，第一低电势供给线路162a与上部储存电极184形成在相同的平面上，也就是说，利用与上部储存电极184相同的材料形成在第一下部层间绝缘膜116上。第二低电势供给线路162b与像素连接电极142形成在相同的平面上，也就是说，利用与像素连接电极142相同的材料形成在第一平坦化层126上。第二低电势供给线路162b电连接至第一低电势供给线路162a，所述第一低电势供给线路162a通过穿透第二下部层间绝缘膜118、上部缓冲层122、上部层间绝缘膜124、保护膜166和第一平坦化层126的第一线接触孔164而露出。
如图5B和图6所示，供应比通过低电势供给线路162供应的低电势电压VSS更高的高电势电压VDD的高电势供给线路172包括彼此交叉的第一高电势供给线路172a和第二高电势供给线路172b。如图7所示，第一高电势供给线路172a与第二栅电极102形成在相同的平面上，也就是说，利用与第二栅电极102相同的材料形成在上部栅极绝缘图案146上。第二高电势供给线路172b与第二源电极106和第二栅电极108形成在相同的平面上，也就是说，利用与第二源电极106和第二漏电极108相同的材料形成在上部层间绝缘膜124上。第二高电势供给线路172b与通过穿透上部层间绝缘膜124的第二线接触孔174而露出的第一高电势供给线路172a电连接。
由于高电势供给线路172和低电势供给线路162以网状形成，所以布置在竖直方向上的第二高电势供给线路172b和第二低电势供给线路162b在保护膜166和第一平坦化层126插置在其间的情况下彼此交叠。在这种情况下，保护膜166设置在第一平坦化层126的下方或上方从而与第一平坦化层126相接触，从而防止可能通过形成在第一平坦化层126中的针孔而发生的第二高电势供给线路172b和第二低电势供给线路162b的短路。现在将参考图8A和图8B来对其进行描述。
如图8A所示，由于在第一平坦化层126应用至第二高电势供给线路172b时产生的细微气泡，针孔168形成在第一平坦化层126中。当第二低电势供给线路162b形成在其中具有针孔168的第一平坦化层126上时，第二低电势供给线路162b也会被引导进入针孔168中，由此发生第二低电势供给线路162b和第二高电势供给线路172b的短路，导致可靠性变差，例如，产品的燃烧。
与之相比，如图8B所示，由无机绝缘材料形成的保护膜166形成在第二高电势供给线路172b上。当第一平坦化层126应用至保护膜166上时，由于在第一平坦化层126应用期间产生的细微气泡，在第一平坦化层126中形成针孔168。当第二低电势供给线路162b形成在其中具有针孔168的第一平坦化层126上时，第二低电势供给线路162b也会被引导进入针孔168中。即便当针孔168填充有第二低电势供给线路162b时，第二低电势供给线路162b和第二高电势供给线路172b也通过保护膜166而彼此绝缘。如上所述，设置在第二低电势供给线路162b和第二高电势供给线路172b之间的保护膜166能够防止第二低电势供给线路162b和第二高电势供给线路172b的短路。
如图7所示，连接至低电势供给线路162、高电势供给线路172、数据线DL、扫描线SL和发光控制线EL中的至少一个的信号链路176设置为跨越弯曲区域BA，在弯曲区域BA中形成有第一开口192和第二开口194。第一开口192露出上部层间绝缘膜124的侧表面和上部缓冲层122的上表面。第一开口192形成为具有与第二源极接触孔110S或第二漏极接触孔110D中的至少一个的深度相等的深度d1。第二开口194露出多缓冲层140、下部缓冲层112、下部栅极绝缘膜114、第一下部层间绝缘膜116、第二下部层间绝缘膜118以及上部缓冲层122中的每个的侧表面。第二开口194形成为具有大于或等于第一源极接触孔160S或第一漏极接触孔160D中的至少一个的深度的深度d2。因此，多缓冲层140、下部缓冲层112、下部栅极绝缘膜114、第一下部层间绝缘膜116、第二下部层间绝缘膜118、上部缓冲层122以及上部层间绝缘膜124通过第一开口192和第二开口194从弯曲区域BA被去除。由于从弯曲区域BA去除了会导致破裂的多个无机绝缘层140、112、114、116、118、122和124，所以能够容易地弯曲基板101而不形成破裂。
如图7所示，设置在弯曲区域BA中的信号链路176可以与像素连接电极142通过同一掩模工艺一起形成。在这种情况下，信号链路176利用相同的材料而与像素连接电极142形成在相同的平面中，也就是说，形成在第二平坦化层126和基板101上。为了覆盖形成在第一平坦化层126和基板101上的信号链路176，第二平坦化层128设置在信号链路176上。另选地，代替第二平坦化层128，通过无机和有机封装层的组合而实现的封装叠层的封装膜或者无机封装层设置在信号链路176上。
如图9A和图9B所示，信号链路176可以与源电极106、156和漏电极108、158通过同一掩模工艺一起形成。在这种情况下，信号链路176利用相同的材料与源电极106、156和漏电极108、158形成在相同的平面中，也就是说，形成在上部层间绝缘膜124上，并且还形成在基板101上从而与基板101相接触。这时，信号链路176形成在通过第一开口192而露出的上部层间绝缘膜124的侧表面上和上部缓冲层122的上表面上，并且还形成在通过第二开口194而露出的多缓冲层140、下部缓冲层112、下部栅极绝缘膜114、第一下部层间绝缘膜116、第二下部层间绝缘膜118和上部缓冲层122的侧表面上。因此，信号链路176形成为阶梯形。为了覆盖形成为阶梯形的信号链路176，第一平坦化层126和第二平坦化层128中的至少一个设置在信号链路176上。另选地，代替第一平坦化层126和第二平坦化层128，通过无机封装层和有机封装层的组合而实现的封装叠层的封装膜或无机封装膜设置在信号链路176上。
如图9A和图9B所示，信号链路176可以设置在多缓冲层140上。这时，将多缓冲层140的位于信号链路176之间的部分去除从而有利于进行弯曲而不发生破裂，由此在信号链路176之间形成了沟槽196，基板101通过该沟槽而露出。
图9A所示的沟槽196形成为贯穿多缓冲层140的一部分，并且在基板101的位于信号链路176之间的部分中延伸至预定深度。第二平坦化层128设置在信号链路176上。图9B所示的沟槽196形成为贯穿保护膜166的一部分以及多缓冲层140的一部分，并且在基板101的位于信号链路176之间的部分中延伸至预定深度。保护膜166、第一平坦化层126和第二平坦化层128设置在信号链路176上。至少一个湿气阻挡孔(未显示)可以在弯曲区域BA中形成为穿透第一平坦化层126和第二平坦化层128。湿气阻挡孔形成在信号链路176之间的区域和信号链路176的上部部分中的至少一个中。湿气阻挡孔阻止外部湿气通过设置在信号链路176上的第一平坦化层126和第二平坦化层128中的至少一个而渗入显示区域AA。用于检查工艺的检查线(未显示)在弯曲区域BA中形成为与图7、图9A和图9B所示的信号链路176中的一个具有相同的结构。
如上所述，多缓冲层140、下部缓冲层112、下部栅极绝缘膜114、第一下部层间绝缘膜116、第二下部层间绝缘膜118、上部缓冲层122以及上部层间绝缘膜124通过第一开口192和第二开口194而从弯曲区域BA去除。由于导致破裂的多个无机绝缘层140、112、114、116、118、122和124从弯曲区域BA被去除了，所以能够容易地弯曲基板101，而不会在弯曲区域BA中形成破裂。
图10A至图10N为用于解释图7所示的有机发光显示装置的制造方法的截面视图。
参考图10A，多缓冲层140、下部缓冲层112以及多晶半导体层154顺序地形成在基板101上。
具体而言，多缓冲层140以硅氧化物(SiOx)和硅氮化物(SiNx)在基板101上交替堆叠至少一次的方式形成。其后，下部缓冲层112以SiOx或SiNx沉积在多缓冲层140的整个表面上的方式形成。其后，通过低压化学气相沉积(LPCVD)或等离子体增强化学气相沉积(PECVD)方法而在上面形成了下部缓冲层112的基板101上形成非晶硅薄膜。其后，通过使非晶硅薄膜结晶化形成多晶硅薄膜。其后，利用第一掩模通过光刻工艺和蚀刻工艺来将多晶硅薄膜图案化，从形成多晶半导体层154。
参考图10B，栅极绝缘膜114形成在上面已经形成了多晶半导体层154的基板101上，并且第一栅电极152和下部储存电极182形成在栅极绝缘膜114上。
具体而言，栅极绝缘膜114以下述方式形成：例如SiNx或SiOx的无机绝缘材料沉积在上面已经形成了多晶半导体层154的基板101的整个表面上。其后，第一导电层沉积在栅极绝缘莫114的整个表面上，并且随后利用第二掩模通过光刻工艺和蚀刻工艺而被图案化，从形成第一栅电极152和下部储存电极182。其后，利用第一栅电极152作为掩模，通过掺杂工艺而利用杂质对多晶半导体层154进行掺杂，从形成不与第一栅电极152交叠的源极区域和漏极区域以及与第一栅电极152交叠的沟道区域。
参考图10C，至少一个分层的第一下部层间绝缘膜116形成在基板101(第一栅电极152和下部储存电极182已经形成在其上)上，并且上部储存电极184、遮光层178和第一低电势供给线路162a形成在第一下部层间绝缘膜116上。
具体而言，第一下部层间绝缘膜116以下述方式形成：例如SiNx或SiOx的无机绝缘材料沉积在基板101(第一栅电极152和下部储存电极182已经形成在其上)的整个表面上。其后，第二导电层沉积在第一下部层间绝缘膜116的整个表面上，并且随后利用第三掩模通过光刻工艺和蚀刻工艺而被图案化，从形成上部储存电极184、遮光层178和第一低电势供给线路162a。
参考图10D，上面至少一个分层的第二下部层间绝缘膜118和上部缓冲层122顺序地形成在基板101(上部储存电极184、遮光层178和第一低电势供给线路162a已经形成在其上)上。氧化物半导体层104形成在上部缓冲层122上。
具体而言，第二下部层间绝缘膜118以下述方式形成：例如SiNx或SiOx的无机绝缘材料沉积在基板101(上部储存电极184、遮光层178和第一低电势供给线路162a已经形成在其上)的整个表面上。其后，上部缓冲层122以下述方式形成：例如SiNx或SiOx的无机绝缘材料沉积在第二下部层间绝缘膜118的整个表面上。其后，氧化物半导体层104沉积在上部缓冲层122的整个表面上，并且随后利用第四掩模通过光刻工艺和蚀刻工艺而被图案化，从形成与遮光层178交叠的氧化物半导体层104。
参考图10E，上部栅极绝缘图案146、第二栅电极102和第一高电势供给线路172a形成在基板101(氧化物半导体层104已经形成在其上)上。
具体而言，上部栅极绝缘膜形成在基板101(氧化物半导体层104已经形成于其上)上，并且第三导电层通过例如溅射的沉积方法形成在上部栅极绝缘膜上。上部栅极绝缘膜由例如SiOx或SiNx的无机绝缘材料形成。第三导电层可以具有单层结构或多层结构，并且可以由例如Mo、Ti、Cu、AlNd、Al、Cr或其合金的金属材料形成。其后，利用第五掩模通过光刻工艺和蚀刻工艺而同时对第三导电层和上部栅极绝缘膜进行图案化，由此上部栅极绝缘图案146按照与第二栅电极102和第一高电势供给线路172a中的每个具有相同的图案的方式在第二栅电极102和第一高电势供给线路172a中的每个的下方形成。这时，在对于上部栅极绝缘膜的干法蚀刻期间，不与第二栅电极102交叠的氧化物半导体层104暴露至等离子体，并且暴露至等离子体的氧化物半导体层104中的氧通过与等离子体气体的反应而被去除。因此，不与第二栅电极102交叠的氧化物半导体层104变为导电的，并且成为源极区域和漏极区域。
参考图10F，其中具有第一开口192、第一源极接触孔160S和第二源极接触孔110S、第一漏极接触孔160D和第二漏极接触孔110D、第一储存接触孔188以及第一线接触孔164和第二线接触孔174的上部层间绝缘膜124形成在基板101(上部栅极绝缘图案146、第二栅电极102和第一高电势供给线路172a已经形成于其上)上。
具体而言，上部层间绝缘膜124以下述方式形成：例如SiNx或SiOx的无机绝缘材料沉积在基板101(上部栅极绝缘图案146、第二栅电极102和第一高电势供给线路172a已经形成于其上)的整个表面上。其后，利用第六掩模通过光刻工艺和蚀刻工艺而对上部层间绝缘膜124进行图案化，从形成第一源极接触孔160S和第二源极接触孔110S、第一漏极接触孔160D和第二漏极接触孔110D、第一储存接触孔188和第一线接触孔164和第二线接触孔174。与此同时，从弯曲区域BA去除层间绝缘膜124从形成第一开口192。第一源极接触孔160S和第二源极接触孔110S、第一漏极接触孔160D和第二漏极接触孔110D、第一储存接触孔188、第一线接触孔164和第二线接触孔174以及第一开口192形成为穿透上部层间绝缘膜124。
参考图10G，在上面已经形成了上部层间绝缘膜124的基板101上在弯曲区域BA中形成第二开口194。此时，从第一源极接触孔160S、第一漏极接触孔160D、第一储存接触孔188和第二线接触孔174去除栅极绝缘膜114、第一下部层间绝缘膜116和第二下部层间绝缘膜118以及上部缓冲层122。
具体而言，通过蚀刻工艺，从第一源极接触孔160S、第一漏极接触孔160D、第一储存接触孔188和第二线接触孔174去除栅极绝缘膜114、第一下部层间绝缘膜116和第二下部层间绝缘膜118以及上部缓冲层122，在所述蚀刻工艺中，将利用第七掩模通过光刻工艺形成在上面形成了上部层间绝缘膜124的基板101上的光致抗蚀剂图案用作掩模。此时，从弯曲区域BA去除多缓冲层140、下部缓冲层112、栅极绝缘膜114、第一下部层间绝缘膜116和第二下部层间绝缘膜118以及上部缓冲层122从而形成第二开口194。在形成第二开口194时，还可以去除基板101的一部分。
参考图10H，在上部层间绝缘膜124上形成第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、储存供给线路186和第二高电势供给线路172b。
具体而言，由Mo、Ti、Cu、AlNd、Al、Cr或其合金形成的第四导电层沉积在基板101的上面已经形成了第二开口194的整个表面上。其后，利用第八掩模通过蚀刻工艺和光刻工艺而对第四导电层进行图案化，从形成第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、储存供给线路186和第二高电势供给线路172b。
参考图10I，在上面形成了第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、储存供给线路186和第二高电势供给线路172b的基板101上形成其中具有第一像素接触孔120的保护膜166。
具体而言，保护膜166以下述方式形成：将例如SiNx或SiOx的无机绝缘材料沉积在基板101的上面已经形成了第一源电极156和第二源电极106、第一漏电极158和第二漏电极108、储存供给线路186和第二高电势供给线路172b的整个表面上。其后，利用第九掩模通过光刻工艺而对保护膜166进行图案化，从形成穿透保护膜166的第一像素接触孔120。此时，第一线接触孔164形成为穿透第一平坦化层126。
参考图10J，在上面已经形成了保护膜166的基板101上形成第一平坦化层126。
具体而言，第一平坦化层126以下述方式形成：将例如丙烯酸树脂的有机绝缘材料应用在基板101的上面已经形成了保护膜166的整个表面上。其后，利用第十掩模通过光刻工艺而对第一平坦化层126进行图案化，使得第一像素接触孔120和第一线接触孔164形成为穿透第一平坦化层126。
参考图10K，在上面形成了具有第一像素接触孔120的第一平坦化层126的基板101上形成像素连接电极142、第二低电势供给线路162b和信号链路176。
具体而言，由Mo、Ti、Cu、AlNd、Al、Cr或其合金形成的第五导电层沉积在基板101的上面形成了具有第一像素接触孔120的第一平坦化层126的整个表面上。其后，利用第十一掩模通过蚀刻工艺和光刻工艺对第五导电层进行图案化，从形成像素连接电极142、第二低电势供给线路162b和信号链路176。
参考图10L，在上面已经形成了信号链路176、像素连接电极142和第二低电势供给线路162b的基板101上形成具有第二像素接触孔144的第二平坦化层128。
具体而言，第二平坦化层128以下述方式形成：将例如丙烯酸树脂的有机绝缘材料沉积在基板101的上面已经形成了信号链路176、像素连接电极142和第二低电势供给线路162b的整个表面上。其后，通过利用第十二掩模通过光刻工艺对第二平坦化层128进行图案化，从形成第二像素接触孔144。
参考图10M，在上面已经形成了具有第二像素接触孔144的第二平坦化层128的基板101上形成阳极132。
具体而言，将第六导电层沉积在基板101的上面已经形成了具有第二像素接触孔144的第二平坦化层128的整个表面上。将透明导电膜和不透明导电膜用作第六导电层。其后，利用第十三掩模通过光刻工艺和蚀刻工艺而对第六导电层进行图案化，从形成阳极132。
参考图10N，在上面已经形成了阳极132的基板101上顺序地形成堤部138、有机发光叠层134和阴极136。
具体而言，将堤部光致抗蚀剂膜施加至基板101的上面已经形成了阳极132的整个表面上。其后，利用第十四掩模通过光刻工艺对堤部光致抗蚀剂膜进行图案化，从形成堤部138。其后，利用荫罩通过沉积工艺在显示区域AA中(而不在非显示区域NA中)顺序地形成发光叠层134和阴极136。
如上所述，根据本发明，弯曲区域中的第一开口192和第二源极接触孔110S与第二漏极接触孔110D通过同一单个掩模工艺形成，弯曲区域中的第二开口194和第一源极接触孔160S和第一漏极接触孔160D通过同一单个掩模工艺形成，第一源极156与第一漏电极158以及第二源极106与第二漏电极108通过同一单个掩模工艺形成，并且储存接触孔188和第一源极接触孔160S和第一漏极接触孔160D通过同一单个掩模工艺形成。以此方式，与现有技术相比，根据本发明的有机发光显示装置可以将掩模工艺的次数减少总共至少4次，从而简化设备的结构和制造工艺，并且由此实现增强的生产率。
根据上述描述显而易见的是，根据本发明，包括氧化物半导体层的第二薄膜晶体管应用至每个子像素的驱动晶体管，而包括多晶半导体层的第一薄膜晶体管应用至每个子像素的开关晶体管，从而减小了功耗。此外，位于弯曲区域中的开口和位于显示区域中的多个接触孔通过相同的掩模工艺形成，并且因此开口和接触孔形成为具有相同的深度。因此，根据本发明的设备的结构和制造工艺可以简化，并且生产率可以因此得到提高。此外，根据本发明，由无机绝缘材料形成的保护膜和由有机绝缘材料形成的第一平坦化层设置在高电势供给线路和低电势供给线路之间。因此，即使在第一平坦化层中形成有针孔，保护膜也可以防止高电势供给线路和低电势供给线路的短路。
上面列出的实施方式形成了本说明书的一部分。这些实施方式可以按照超出上文所示的方式的任何兼容方式进行组合，并且具有本文公开的任何兼容特征。

Claims (26)

1.一种显示装置，所述显示装置包括：
基板，所述基板包括显示区域和弯曲区域；
第一薄膜晶体管，所述第一薄膜晶体管设置在所述显示区域中，所述第一薄膜晶体管包括半导体层、第一栅电极、第一源电极和第一漏电极；
第二薄膜晶体管，所述第二薄膜晶体管设置在所述显示区域中，所述第二薄膜晶体管包括半导体层、第二栅电极、第二源电极和第二漏电极；
保护膜，所述保护膜设置在所述第一薄膜晶体管和所述第二薄膜晶体管上，所述保护膜由无机绝缘材料形成；
储存电容器，所述储存电容器包括上部储存电极和下部储存电极，
阳极，所述阳极与所述第二薄膜晶体管连接；
第一平坦化层，所述第一平坦化层设置在所述保护膜上；
像素连接电极，所述像素连接电极设置在所述第一平坦化层上，所述像素连接电极将所述第二薄膜晶体管与所述阳极相连接；以及
第二平坦化层，所述第二平坦化层设置在所述像素连接电极和所述第一平坦化层上，
其中，所述第一平坦化层和所述第二平坦化层设置在所述显示区域和所述弯曲区域上，
信号链路，所述信号链路与设置在所述显示区域中的信号线连接，所述信号链路设置在所述弯曲区域中，
其中，所述信号链路在所述弯曲区域中被设置在所述第一平坦化层上，所述信号链路由与所述像素连接电极相同的材料形成，
其中，所述第一平坦化层在所述弯曲区域中与所述基板连接，
其中，所述第二平坦化层设置为覆盖所述信号链路。
2.根据权利要求1所述的显示装置，其中，所述下部储存电极设置在与所述第一薄膜晶体管的所述第一栅电极相同的平面中，并且由与所述第一栅电极相同的材料形成。
3.根据权利要求1所述的显示装置，所述显示装置进一步包括设置在所述第一薄膜晶体管的半导体层与所述第二薄膜晶体管的半导体层之间的第一下部层间绝缘膜、第二下部层间绝缘膜和上部缓冲层。
4.根据权利要求3所述的显示装置，所述显示装置进一步包括：
遮光层，所述遮光层与所述第二薄膜晶体管的半导体层交叠。
5.根据权利要求4所述的显示装置，其中，所述储存电容器的所述上部储存电极设置在与所述遮光层相同的平面中并且由与所述遮光层相同的材料形成。
6.根据权利要求4所述的显示装置，其中，所述上部缓冲层和所述第二下部层间绝缘膜设置在所述遮光层与所述第二薄膜晶体管的半导体层之间。
7.根据权利要求3所述的显示装置，其中，所述上部缓冲层由硅氧化物SiOx形成，并且所述第一下部层间绝缘膜和所述第二下部层间绝缘膜由硅氮化物SiNx形成。
8.根据权利要求3所述的显示装置，其中，所述第一薄膜晶体管的所述第一源电极和所述第一漏电极以及所述第二薄膜晶体管的所述第二源电极和所述第二漏电极设置在相同的平面中并且由相同的材料形成。
9.根据权利要求8所述的显示装置，其中，所述第一薄膜晶体管的半导体层为多晶半导体层，并且其中，所述第二薄膜晶体管的半导体层为氧化物半导体层。
10.根据权利要求9所述的显示装置，所述显示装置进一步包括设置在所述显示区域中的多个接触孔。
11.根据权利要求10所述的显示装置，其中，所述第一薄膜晶体管包括：
所述第一栅电极，其与所述多晶半导体层交叠；
所述第一源电极，其经由所述多个接触孔中的第一源极接触孔与所述多晶半导体层相接触；以及
所述第一漏电极，其经由所述多个接触孔中的第一漏极接触孔与所述多晶半导体层相接触，
其中，所述第二薄膜晶体管包括：
所述第二栅电极，其与所述氧化物半导体层交叠；
所述第二源电极，其经由所述多个接触孔中的第二源极接触孔与所述氧化物半导体层相接触；以及
所述第二漏电极，其经由所述多个接触孔中的第二漏极接触孔与所述氧化物半导体层相接触。
12.根据权利要求11所述的显示装置，所述显示装置进一步包括：
上部层间绝缘膜，所述上部层间绝缘膜设置在所述第二源电极和所述第二漏电极中的每一个与所述氧化物半导体层之间；以及
下部栅极绝缘膜，所述下部栅极绝缘膜、所述第一下部层间绝缘膜、所述第二下部层间绝缘膜和所述上部缓冲层顺序地堆叠在所述多晶半导体层与所述氧化物半导体层之间，
其中，所述第一源极接触孔和所述第一漏极接触孔通过所述下部栅极绝缘膜、所述第一下部层间绝缘膜、所述第二下部层间绝缘膜、所述上部缓冲层和所述上部层间绝缘膜形成，从而露出所述多晶半导体层，并且
其中，所述第二源极接触孔和所述第二漏极接触孔通过所述上部层间绝缘膜形成，从而露出所述氧化物半导体层。
13.根据权利要求12所述的显示装置，其中，所述下部储存电极设置在所述下部栅极绝缘膜上，并且
所述上部储存电极与所述下部储存电极交叠，所述第一下部层间绝缘膜插置在所述上部储存电极与所述下部储存电极之间。
14.根据权利要求13所述的显示装置，其中，所述第二平坦化层的至少一部分在所述弯曲区域中与所述第一平坦化层连接。
15.根据权利要求14所述的显示装置，其中，所述至少一个开口包括：
第一开口，所述第一开口的深度等于所述第二源极接触孔和所述第二漏极接触孔中的每一个的深度；以及
第二开口，所述第二开口的深度大于所述第一源极接触孔和所述第一漏极接触孔中的每一个的深度。
16.根据权利要求15所述的显示装置，所述显示装置进一步包括：
多缓冲层，所述多缓冲层设置在所述基板上；以及
下部缓冲层，所述下部缓冲层设置在所述多缓冲层上，
其中，所述第一开口穿过所述弯曲区域中的所述上部层间绝缘膜而形成，
其中，所述第二开口穿过所述弯曲区域中的所述多缓冲层、所述下部缓冲层、所述下部栅极绝缘膜、所述第一下部层间绝缘膜、所述第二下部层间绝缘膜和所述上部缓冲层而形成，使得在所述弯曲区域中，通过所述至少一个开口露出所述基板。
17.根据权利要求12所述的显示装置，其中，所述第一薄膜晶体管的所述第一源电极和所述第一漏电极以及所述第二薄膜晶体管的所述第二源电极和所述第二漏电极设置在所述上部层间绝缘膜上。
18.根据权利要求14所述的显示装置，所述显示装置进一步包括：
高电势供给线路，所述高电势供给线路与所述第一薄膜晶体管和所述第二薄膜晶体管中的任意一个连接；以及
低电势供给线路，所述低电势供给线路与所述高电势供给线路交叠，所述保护膜插置在所述低电势供给线路与所述高电势供给线路之间。
19.根据权利要求18所述的显示装置，所述显示装置进一步包括：
有机发光元件，所述有机发光元件包括所述阳极和与所述低电势供给线路连接的阴极，
其中，所述低电势供给线路和所述高电势供给线路中的至少一个形成为网状。
20.根据权利要求19所述的显示装置，其中，所述第二平坦化层设置为覆盖所述像素连接电极。
21.根据权利要求20所述的显示装置，其中，所述低电势供给线路包括彼此交叉的第一低电势供给线路和第二低电势供给线路，并且
其中，所述高电势供给线路包括第一高电势供给线路和第二高电势供给线路，所述第一高电势供给线路设置为与所述第一低电势供给线路平行，所述第二高电势供给线路在所述保护膜和所述第一平坦化层插置在所述第二高电势供给线路与所述第二低电势供给线路之间的情况下与所述第二低电势供给线路交叠。
22.根据权利要求21所述的显示装置，其中，所述第二低电势供给线路设置在与所述像素连接电极相同的平面中，并且由与所述像素连接电极相同的材料形成，并且
其中，所述第二高电势供给线路设置在与所述第二源电极和所述第二漏电极相同的平面中，并且由与所述第二源电极和所述第二漏电极相同的材料形成。
23.根据权利要求22所述的显示装置，其中，所述信号链路与所述基板相接触，并且由与所述第一源电极和所述第二源电极相同的材料形成，
其中，所述第一平坦化层和所述第二平坦化层设置为覆盖所述信号链路。
24.根据权利要求19所述的显示装置，所述显示装置进一步包括：像素驱动电路，所述像素驱动电路用于驱动所述有机发光元件，所述像素驱动电路包括：
配置为驱动晶体管的所述第二薄膜晶体管；以及
配置为开关晶体管的所述第一薄膜晶体管，所述开关晶体管与所述驱动晶体管连接。
25.根据权利要求24所述的显示装置，其中，所述像素驱动电路进一步包括：
第二开关晶体管，所述第二开关晶体管与所述开关晶体管连接；以及
第三开关晶体管，所述第三开关晶体管与所述驱动晶体管连接。
26.根据权利要求1所述的显示装置，其中，所述第一平坦化层和所述第二平坦化层由有机绝缘材料形成。
CN201811494524.5A 2017-12-19 2018-12-07 显示装置 Active CN110034159B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311189371.4A CN117202703A (zh) 2017-12-19 2018-12-07 显示装置
CN202311192159.3A CN117202705A (zh) 2017-12-19 2018-12-07 用于制造显示装置的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170175053A KR102173434B1 (ko) 2017-12-19 2017-12-19 표시 장치
KR10-2017-0175053 2017-12-19

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202311192159.3A Division CN117202705A (zh) 2017-12-19 2018-12-07 用于制造显示装置的方法
CN202311189371.4A Division CN117202703A (zh) 2017-12-19 2018-12-07 显示装置

Publications (2)

Publication Number Publication Date
CN110034159A CN110034159A (zh) 2019-07-19
CN110034159B true CN110034159B (zh) 2023-10-13

Family

ID=65147335

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202311189371.4A Pending CN117202703A (zh) 2017-12-19 2018-12-07 显示装置
CN201811494524.5A Active CN110034159B (zh) 2017-12-19 2018-12-07 显示装置
CN202311192159.3A Pending CN117202705A (zh) 2017-12-19 2018-12-07 用于制造显示装置的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311189371.4A Pending CN117202703A (zh) 2017-12-19 2018-12-07 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311192159.3A Pending CN117202705A (zh) 2017-12-19 2018-12-07 用于制造显示装置的方法

Country Status (6)

Country Link
US (4) US11004923B2 (zh)
JP (4) JP6876670B2 (zh)
KR (1) KR102173434B1 (zh)
CN (3) CN117202703A (zh)
DE (1) DE102018132095A1 (zh)
GB (1) GB2570796B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856811B2 (en) 2020-09-07 2023-12-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Top emitting AMOLED display panel, manufacturing method thereof, and display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102637791B1 (ko) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치
CN111490068B (zh) * 2019-01-29 2022-07-26 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR20210137109A (ko) * 2019-03-12 2021-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN110379823B (zh) * 2019-07-24 2021-01-01 武汉华星光电半导体显示技术有限公司 一种阵列基板及oled显示面板
KR20210027641A (ko) 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
CN110649040B (zh) * 2019-09-19 2022-04-26 武汉华星光电半导体显示技术有限公司 阵列基板
CN110707100B (zh) * 2019-10-16 2021-12-31 友达光电（昆山）有限公司 显示面板
CN111261801A (zh) * 2020-02-12 2020-06-09 武汉华星光电半导体显示技术有限公司 一种阵列基板及显示面板
KR20210109083A (ko) 2020-02-26 2021-09-06 삼성디스플레이 주식회사 표시 장치
CN111509022B (zh) * 2020-04-30 2023-04-18 京东方科技集团股份有限公司 柔性显示面板及其制备方法和显示装置
KR20220002795A (ko) 2020-06-30 2022-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220001984A (ko) * 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시장치
WO2022067698A1 (zh) * 2020-09-30 2022-04-07 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN112802858B (zh) * 2021-01-13 2023-11-28 武汉华星光电半导体显示技术有限公司 显示装置及显示装置的制备方法
EP4131411A4 (en) * 2021-03-11 2023-08-16 BOE Technology Group Co., Ltd. ARRAY SUBSTRATE AND DISPLAY PANEL THEREFORE, AND DISPLAY DEVICE
KR20230103661A (ko) 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시패널 및 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140150A (ko) * 2013-05-28 2014-12-09 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
CN104425550A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 柔性有机电致发光装置及其制造方法
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치
CN105144270A (zh) * 2013-02-01 2015-12-09 乐金显示有限公司 柔性显示基板、柔性有机发光显示装置及其制造方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
KR100885842B1 (ko) * 2002-08-08 2009-02-27 엘지디스플레이 주식회사 유기 전계 발광 표시소자 및 그 제조방법
JP3772889B2 (ja) 2003-05-19 2006-05-10 セイコーエプソン株式会社 電気光学装置およびその駆動装置
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
JP2007093686A (ja) * 2005-09-27 2007-04-12 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JP2011209405A (ja) * 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101924605B1 (ko) * 2011-12-16 2018-12-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102137392B1 (ko) 2013-10-08 2020-07-24 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102086644B1 (ko) * 2013-12-31 2020-03-09 엘지디스플레이 주식회사 플렉서블표시장치 및 이의 제조방법
KR102251177B1 (ko) * 2014-02-24 2021-05-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9276050B2 (en) 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR102180067B1 (ko) * 2014-08-07 2020-11-17 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
KR102467574B1 (ko) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US10083990B2 (en) 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
JP6253103B2 (ja) 2014-09-03 2017-12-27 日本電信電話株式会社 浸水検知センサおよび浸水検知方法
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US9349758B2 (en) 2014-09-30 2016-05-24 Lg Display Co., Ltd. Flexible display device with divided power lines and manufacturing method for the same
US9472605B2 (en) * 2014-11-17 2016-10-18 Apple Inc. Organic light-emitting diode display with enhanced aperture ratio
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
US9356087B1 (en) 2014-12-10 2016-05-31 Lg Display Co., Ltd. Flexible display device with bridged wire traces
KR102405257B1 (ko) 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
US10664020B2 (en) * 2015-04-23 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102381285B1 (ko) * 2015-08-06 2022-03-31 삼성디스플레이 주식회사 가요성 표시 장치 및 이의 제조 방법
CN105161516B (zh) 2015-08-13 2018-10-30 深圳市华星光电技术有限公司 有机发光显示器及其制造方法
KR102455318B1 (ko) 2015-10-30 2022-10-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US9793334B2 (en) * 2015-12-31 2017-10-17 Lg Display Co., Ltd. Electronic device with flexible display panel including polarization layer with undercut portion and micro-coating layer
JP6692645B2 (ja) 2016-01-15 2020-05-13 株式会社ジャパンディスプレイ 半導体装置
KR102639568B1 (ko) * 2016-03-11 2024-02-26 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
TWI740908B (zh) * 2016-03-11 2021-10-01 南韓商三星顯示器有限公司 顯示設備
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
KR102514411B1 (ko) 2016-03-31 2023-03-28 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
US10141387B2 (en) 2016-04-08 2018-11-27 Innolux Corporation Display device
DE102016004332B4 (de) 2016-04-13 2019-10-31 J. Schneider Elektrotechnik Gmbh Stromversorgung, insbesondere zum Betreiben eines Plasmas
KR102572722B1 (ko) * 2016-05-11 2023-09-01 삼성디스플레이 주식회사 디스플레이 장치
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR101865007B1 (ko) * 2017-12-01 2018-06-05 엘지디스플레이 주식회사 플렉서블표시장치
KR102126552B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
JP7455773B2 (ja) 2021-03-17 2024-03-26 株式会社東芝 求解装置およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144270A (zh) * 2013-02-01 2015-12-09 乐金显示有限公司 柔性显示基板、柔性有机发光显示装置及其制造方法
KR20140140150A (ko) * 2013-05-28 2014-12-09 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
CN104425550A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 柔性有机电致发光装置及其制造方法
KR20150101418A (ko) * 2014-02-24 2015-09-03 엘지디스플레이 주식회사 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11856811B2 (en) 2020-09-07 2023-12-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Top emitting AMOLED display panel, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
US20190189720A1 (en) 2019-06-20
US20230022587A1 (en) 2023-01-26
US11489030B2 (en) 2022-11-01
DE102018132095A1 (de) 2019-06-19
GB201820727D0 (en) 2019-01-30
KR20190073848A (ko) 2019-06-27
JP6876670B2 (ja) 2021-05-26
GB2570796A (en) 2019-08-07
GB2570796B (en) 2020-08-26
US20210225978A1 (en) 2021-07-22
JP2019109509A (ja) 2019-07-04
JP2023156286A (ja) 2023-10-24
CN110034159A (zh) 2019-07-19
CN117202703A (zh) 2023-12-08
JP7314380B2 (ja) 2023-07-25
US11765937B2 (en) 2023-09-19
US11004923B2 (en) 2021-05-11
CN117202705A (zh) 2023-12-08
JP2021131547A (ja) 2021-09-09
JP7140874B2 (ja) 2022-09-21
KR102173434B1 (ko) 2020-11-03
US20230354646A1 (en) 2023-11-02
JP2022191221A (ja) 2022-12-27

Similar Documents

Publication Publication Date Title
CN110034159B (zh) 显示装置
CN110047378B (zh) 显示装置
US11430848B2 (en) Display device
CN110010624B (zh) 显示装置
CN110010623B (zh) 显示装置
KR102367823B1 (ko) 표시 장치
KR102501143B1 (ko) 표시 장치의 제조방법
KR102414597B1 (ko) 표시 장치
KR20210083226A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant