상기 목적을 달성하기 위한 본 발명에 따른 유기 전계발광 표시소자는 게이트 신호를 인가하기 위한 주사 신호 입력부와, 데이터 신호를 입력하기 위한 데이터 신호 입력부와, 구동용 박막트랜지스터에 일정 전압을 인가하기 위한 파워 입력부와, 실제 발광이 이루어지는 어레이부와, 상기 어레이부의 전면에 걸쳐서 형성된 유기 발광소자의 캐소드 전극과, 접지 콘택홀을 통하여 상기 캐소드 전극과 연결된 접지부(ground) 및 상기 캐소드 전극의 하부에 형성되고 상기 접지 라인 및 캐소드 전극이 중첩되는 영역을 제외한 캐소드 전극의 나머지 영역에 형성된 플루오르화물(LiF) 또는 산화물(LiO2)층을 포함하고 있다.
상기 화면 표시부에는 게이트 라인, 데이터 라인, 파워 라인, 박막트랜지스터 및 유기발광소자를 포함하고 있는 각각의 단위 화소들이 매트릭스 형태로 배치되어 있다.
상기 유기발광소자는 전자수송층, 발광층, 정공 수송층 및 정공 주입층으로 구성된 유기 발광층과; 상기 전자 수송층과 접속하는 캐소드 전극과 정공 주입층과 접속하는 애노드 전극층 및 상기 전자 수송층과 캐소드 전극 사이에 개재되어 있는 플루오르화물(LiF) 또는 산화물(LiO2)층으로 이루어진다.
또한, 상기 캐소드 전극과 접지 라인 사이에는 절연막이 개재되어 있으며, 상기 절연막에 형성된 접지 콘택홀을 통하여 캐소드 전극과 접지 라인은 직접 접촉하고 있다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 유기 전계발광 표시소자의 제조방법은 투명한 기판을 준비하는 단계와; 상기 기판 전면에 걸쳐서 절연막(장벽층)을 형성하는 단계와; 상기 절연막 위에 액티브층, 게이트 전극 및 소스/드레인 전극들을 포함한 박막트랜지스터와 층간절연막을 사이에 두고 그 상하부에 스토리지 하부전극 및 파워 라인을 포함하고 있는 스토리지 커패시터 및 접지 라인을 형성하는 단계와; 상기 박막트랜지스터 및 스토리지 커패시터 상부에 드레인 전극 또는 소스 전극의 일부를 노출시키는 보호막을 형성하는 단계와; 상기 드레인 전극 또는 소스전극과 전기적으로 접속되는 유기 발광소자의 제 1전극을 형성한 후, 그 상부에 정공 주입층, 정공 수송층, 발광층, 전자 수송층을 형성하는 단계와; 상기 전자 수송층 상부에 접지 라인과 중첩되지 않도록 플루오르화물(LiF) 또는 산화물(LiO2)층을 형성하는 단계와; 상기 플루오르화물(LiF) 또는 산화물(LiO2)층 상부 및 기판 전면에 접지 라인과 직접 접촉하는 제 2전극을 형성하는 단계를 포함한다.
이하, 도면을 참조하여 상기와 같은 본 발명에 대하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 유기 전계 발광 표시소자를 도시한 평면도이다.
도면에 도시한 바와 같이, 본 발명의 유기 전계 발광 표시소자는 크게 각 화소에 게이트 신호를 인가하기 위한 주사 신호 입력부(102)와, 데이터 신호를 입력하기 위한 데이터 신호 입력부(103)와, 구동용 박막트랜지스터에 일정 전압을 인가하기 위한 파워 입력부(105)와, 실제 발광이 이루어지는 어레이부(109)와, 상기 어레이부(109) 전면에 걸쳐서 형성된 유기발광소자(미도시)의 캐소드 전극(108)과, 접지 콘택홀(106)을 통하여 상기 캐소드 전극(108)과 연결된 접지 라인(ground;107) 및 상기 캐소드 전극(108)의 하부에 형성되고 상기 접지 라인(107) 및 캐소드 전극(108)이 중첩되는 영역을 제외한 캐소드 전극의 나머지 영역에 형성된 플루오르화물(LiF) 또는 산화물(LiO2)층(104)을 포함하고 있다. 이때, 상기 캐소드 전극은 어레이부 전면 및 접지 라인(107)과 중첩되는 일부영역에 걸쳐서 형성되어 있다.
또한, 상기 캐소드 전극(108)과 접지 라인(107) 사이에는 절연막(미도시)이 개재되어 있으며, 상기 캐소드 전극(108)은 절연막(137a, 137b)에 형성된 접지 콘 택홀(106)을 통하여 접지 라인(107)과 직접 연결된다.
또한, 상기 어레이부(109)에는 단위 화소가 매트릭스 형태로 배치되어 있으며, 각각의 화소에는 구동용 박막트랜지스터와 스위칭용 박막트랜지스터 및 유기발광소자가 형성되어 있다.
도 4는 단위 화소가 매트릭스 배치된 상기 어레이부의 등가회로도를 나타낸 도면이다.
도면에 도시한 바와 같이, 상기 어레이부(109)에 도시된 단위화소는 그 확대 영역(A)에 도시한 바와 같이 게이트 신호를 공급하는 제 n 행의 게이트 라인(Gn)과, 데이터 신호를 공급하는 제 m 열의 데이터 라인(Dm) 및 파워 입력부(도 1참조)와 연결되어 전원전압을 공급하는 제 m 열의 파워 라인(Pm)에 의해 구획된 영역에 제 1, 제 2 박막 트랜지스터(10, 20)가 구비되어 있다.
이때, 상기 게이트 라인(Gn)과 데이터 라인(Dm)은 서로 직교하고, 그 교차점 부근에 유기 발광소자(30) 및 그 유기 발광소자(30)를 구동하는 제 1, 제 2 박막트랜지스터(10, 20)가 구비된다.
여기서, 상기 제 1 박막트랜지스터(10)는 상기 게이트 라인(Gn)에 접속된 게이트 전극(11)과, 데이터 라인(Gm)에 접속되어 데이터 신호를 공급받는 소스 전극(12)과, 상기 제 2 박막트랜지스터(20)의 게이트 전극에 접속되는 드레인 전극(13)으로 구성되어, 상기 유기 발광소자(30)를 스위칭한다.
그리고, 상기 제 2 박막트랜지스터(20)는 상기 제 1 박막트랜지스터(10)의 드레인 전극(13)에 접속되는 게이트 전극(21)과, 상기 유기 발광소자(30)의 양극(+)에 접속되는 드레인 전극(22)과, 상기 파워 라인(Pm)에 접속되는 소스 전극(23)으로 구성되어, 상기 유기 발광소자(30)의 구동용 트랜지스터로 작용한다.
또한, 상기 유기 발광소자(30)는 일측 전극이 상기 파워 라인(Pm)에 접속되고, 타측 전극이 상기 제 1 박막트랜지스터(10)의 드레인 전극(13) 및 제 2 박막트랜지스터(20)의 게이트 전극(21)에 공통 접속되는 캐패시터(40)가 구비된다. 파워 라인(Pm)은 패널의 외곽에 배치된 전원 전압 공급 라인(P)에 접속되어 있다. 즉, 유기 발광소자의 발광색에 상관없이 하나의 전원 공급 라인으로부터 분리된 파워 공급 라인들에 의해서 각각의 화소들에 전원 전압을 공급하게 된다.
상기 유기 발광소자(30)는 상기 제 2박막트랜지스터(20)의 드레인 전극(22)에 접속되는 애노드 전극(+)과, 접지 라인(107)에 접속된 캐소드 전극(-)과, 상기 애노드 전극(+)과 캐소드 전극(-) 사이에 삽입되어 형성된 유기 발광층(31)으로 구성되며, 유기 발광층(31)은 정공 수송층, 발광층 및 전자 수송층을 포함한다.
도 5는 상기 유기 발광소자(30)의 구조를 상세히 도시한 도면이다.
도면에 도시한 바와 같이, 유기 발광소자(30)는 애소드 전극(39)과, 상기 애노드 전극(39) 상에 형성되는 정공 주입층(hole injection layer; HIL)(34) 및 정공 수송층(hole transport layer; HTL)(32b)과, 상기 정공 수송층(32b) 위에 형성되는 유기 발광층(31)과, 상기 유기 발광층(31) 위에 형성되는 전자 수송층(electron transport layer; ETL)(32a)과, 그 위에 형성된 캐소드 전극(108)으로 이루어진다.
또한, 상기 캐소드 전극(108)과 전자 수송층(32a)의 사이에는 플루오르화물(LiF) 또는 산화물(Li2O2)등의 아주 얇은 막(104)이 개재되어 있으며, 상기 플루오르화물 또는 산화물막(Li2O2)(35)은 캐소드 전극(108)과 전자 수송층(32a)과의 경계면에서의 페르미 레벨(Fermi level)을 쉬프트(shift)시켜 캐소드 전극(108)으로부터의 전자주입을 더욱더 용이하게 하는 역할을 한다.
도 6은 도 4의 II-II를 따라 절단한 단면을 나타낸 도면이다.
도면에 도시한 바와 같이, 그 단면을 보면, 투명한 기판(138) 전면에 걸쳐서 제 1절연막(장벽층;137a)이 형성되어 있으며, 그 상부에 접지 라인(107)이 형성되어 있다. 상기 접지 라인(107)은 데이터 라인 또는 게이트 라인 형성시 함께 형성된다. 또한, 접지 라인(107)은 제 2절연막(137b) 상에 형성된 접지 콘택홀(106)을 통하여 유기 발광소자의 캐소드 전극(108)과 직접 접촉하고 있으며, 상기 캐소드 전극(108) 및 제 2절연막(137b) 사이에는 접지 라인(107)과 중첩되지 않도록 플루오르화물 또는 산화물과 같은 얇은 막(104)이 개재되어 있다.
상기 플루오르화물 또는 산화물막(104)은 어레이 전면에 걸쳐서 형성되어 있으며, 상기 박막 트랜지스터의 캐소드 전극(108)은 어레이 전면에 형성될 뿐만 아니라 접지 컨택홀(106)에 의해 오픈된 접지 라인(107) 위에 형성되어, 상기 접지 라인(107)과 접속된다.
따라서, 본 발명의 유기 전계 발광 표시소자는 도 2에 도시된 종래와 비교해 볼 때, 캐소드 전극(108)과 접지 라인(107) 사이에 위치하여 저항 역할을 하는 절연층 즉, 플루오르화물 또는 산화물막(104)이 제거되고, 상기 캐소드 전극(108)과 접지 라인(107)이 직접 접촉되어 있기 때문에 상기 플루오르화물 또는 산화물막(104)으로 인한 화질 저하를 막을 수가 있다.
상기와 같이 본 발명에서는 플루오르화물 또는 산화물막과 캐소드 전극에 대하여 서로 다른 마스크를 사용함으로써, 상기 플루오르화물 또는 산화물막(104)이 접지 라인(107)과 중첩되지 않도록 형성할 수가 있다.
이하, 도 7a내지 도 7f를 참조하여 박막트랜지스터, 유기발광소자 및 커패시터를 포함하고 있는 어레이 영역과 접지 라인과 캐소드 전극의 접속영역을 나누어서 본 발명에 따른 유기 전계 발광 표시소자의 제조방법에 대하여 상세히 설명한다.
먼저, 도 7a에 도시한 바와 같이, 투명한 기판(200) 전면에 걸쳐서 실리콘 산화막을 증착하여 장벽층(201)을 형성한다. 상기 장벽층(201)은 기판(200)으로부터 이후 형성된 박막트랜지스터로의 불순물 유입을 방지하기 위해서 형성되는 것이다.
이 후, 상기 장벽층(201) 상에 반도체층을 증착하고 패터닝하여 박막트랜지스터의 액티브층(220)과 커패시터의 하부전극(221)을 동시에 형성한다. 상기 액티브층(220)은 다결정 실리콘으로 이루어진 것으로 비정질 실리콘을 적층한 후, 레이저 열처리를 함으로써 형성한다.
그 다음, 도 7b에 도시한 바와 같이, 상기 액티브층(220)의 중앙영역에 게이트 절연막(223)을 형성하고, 그 상부에 금속층을 증착한 후, 패터닝하여 박막트랜지스터의 게이트 전극(230)을 형성한다. 이때, 접지 라인을 함께 형성할 수도 있다.
이후, 상기 박막트랜지스터의 게이트전극(230)을 마스크로 이용하여 상기 액티브층(220)의 가장자리에 붕소(B)와 같은 불순물이온을 주입함으로써, 소스 영역(223B) 및 드레인 영역(223A)을 형성한다.
그 다음, 도 7c에 도시한 바와 같이 상기 박막트랜지스터의 게이트와 소스 영역(223B) 및 드레인 영역(223A), 그리고 커패시터의 하부전극(221)을 포함한 상부 전면에 제1층간 절연막(225)을 형성한 후, 커패시터의 하부전극(221)에 대응하는 제1층간 절연막(225) 상부에 파워 라인(240)을 형성하여 커패시터의 하부전극(221), 제1층간 절연막(225), 그리고 파워 라인(240)이 적층된 커패시터를 형성한다.
이후, 상기 파워 라인(240)을 포함한 제1층간 절연막(225)의 상부전면에 제2층간절연막(227)을 형성한 다음 상기 소스영역(223B), 드레인 영역(223A), 그리고 파워 라인(240) 일부가 노출되도록 제1층간 절연막(225)과 제2층간 절연막(227)을 선택적으로 식각한다.
그리고, 상기 드레인 영역(223A)과 접속되는 드레인 전극(250)과 상기 노출된 소스영역(223B)으로부터 파워 라인(240)까지 연장되며 상기 소스영역(223B)과 파워 라인(240)에 접속되는 소스 전극(260)을 형성한다. 이때, 접지 라인(207)도 함께 형성한다. 이때, 상기 소스/드레인 전극(260/250) 및 접지 라인(207)은 스퍼터링(sputtering)을 방법을 통하여 형성된다.
그 다음, 도 7d에 도시한 바와 같이, 도 7c의 상부전면에 BCB(BensoCycloButene), 아크릴과 같은 유기물이나 SiNx, SiOx와 같은 무기물을 증 착하여 보호막(228)을 형성한 다음, 상기 드레인 영역(223A)과 접속되는 드레인 전극(250) 및 접지 라인(207)의 일부가 노출되도록 선택적으로 식각한다.
그 다음, 도 7e에 도시한 바와 같이, 상기 보호막(228) 상에 드레인 전극(250)과 접속되는 유기 발광소자의 애노드 전극(270)을 형성하고, 박막트랜지스터 및 커패시터를 포함하고 있는 보호막(228)에 제 3층간절연막(229)을 형성한 다음, 상기 에노드 전극(270) 상에 정공 주입층, 정공 수송층, 유기 발광층 및 전자 수송층을 순차적으로 적층하여 유기 발광층(272)을 형성한다. 이때, 상기 애노드 전극(270)은 ITO 또는 IZO와 같은 투명한 물질로 형성하는 것일 바람직하다.
그 다음, 상기 전자 수송층 및 기판 상부에 플루오르화물 또는 산화물막(204)을 얇게 형성한다. 이때, 상기 플루오르화물 또는 산화물막(204)은 접지 라인(207)과 중첩되지 않도록 형성한다.
계속해서, 도 7f에 도시한 바와 같이, 상기 플루오르화물 또는 산화물막(204) 상부 및 노출된 접지 라인(207) 상부에 상기 접지 라인(207)과 직접 접촉하는 유기 발광소자의 캐소드 전극(275)을 형성한다. 이때, 상기 캐소드 전극(275)으로 사용되는 금속물질은 알루미늄 또는 알루미늄 합금과 같이 빛의 반사율이 우수한 불투명한 금속이어야 한다. 이때, 상기 캐소드 전극(275)은 증착 장비(evaporator)를 통하여 형성된다.
상기한 방법에서는 접지 라인(207)이 소스 전극(260) 공정시 함께 형성되거나, 파워 라인 또는 게이트 라인 형성시 함께 형성될 수도 있다.
또한, 도면에 도시하지 않았지만, 상기 게이트 전극 형성시 게이트 라인 및 상기 게이트 라인과 연결되어 각 화소에 게이트 신호를 인가하기 위한 주사 신호 입력부가 함께 형성되고, 상기 파워 라인 형성시 박막 트랜지스터에 일정 전압을 인가하기 위한 파워 입력부가 함께 형성되며, 상기 소스/드레인 전극 형성시 데이터 라인 및 상기 데이터 라인에 데이터 신호를 인가하기 위한 데이터 신호 입력부가 형성된다.