KR20040054410A - 유기 전계 발광 표시소자 및 그 제조방법 - Google Patents

유기 전계 발광 표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR20040054410A
KR20040054410A KR1020020081445A KR20020081445A KR20040054410A KR 20040054410 A KR20040054410 A KR 20040054410A KR 1020020081445 A KR1020020081445 A KR 1020020081445A KR 20020081445 A KR20020081445 A KR 20020081445A KR 20040054410 A KR20040054410 A KR 20040054410A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
organic light
layer
display device
Prior art date
Application number
KR1020020081445A
Other languages
English (en)
Inventor
박재용
유충근
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020020081445A priority Critical patent/KR20040054410A/ko
Publication of KR20040054410A publication Critical patent/KR20040054410A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

본 발명은 고화질의 위한 유기 전계 발광 표시소자 및 그 제조방법에 관한 것으로, 기판과; 상기 기판 상에 형성된 게이트 전극과; 상기 게이트 전극 상에 형성되고, SiOx와 SiOxNy 및 SiNy가 순차적으로 적층되어 구성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 소스/드레인 전극과; 상기 소스/드레인 전극을 포함하는 기판 전면에 도포된 보호막과; 상기 보호막 상에 형성된 유기 발광 소자를 포함하여 이루어진다.

Description

유기 전계 발광 표시소자 및 그 제조방법 {ORGANIC ELECTRO- LUMINESCENT DISPLAY DEVICE AND FABRICATING METHOD THEREOF}
본 발명은 유기 전계 발광 표시소자에 관한 것으로, 특히 화질 저하를 방지하기 위한 유기 전계 발광 표시소자 및 그 제조방법에 관한 것이다.
정보 통신과 컴퓨터의 발달에 의해 고도 정보화 사회가 실현되고 있는 현재, 많은 표시소자가 실용화되고 있다. 텔레비전과 마찬가지로, 형광체에 전자총으로부터 전자를 쏘아 발광시키는 CRT(음극선관)는 데스크톱 컴퓨터용 디스플레이로서 세계적으로 년간 약 1억대의 수요가 있다. 또한, 노트북 컴퓨터용으로 많이 사용되어 온 액정 디스플레이(LCD)는 모니터용과 디지털 카메라용 등에도 용도를 확대하고 있다. LCD는 비발광 소자이므로, 백 라이트의 빛에 의해 화상을 표시하지만, CRT와 EL(Electro-Luminescence) 소자는 자기 발광 타입의 표시소자이다. 특히 EL 소자는 사용하는 형광성 화합물에 의해 무기 EL 소자와 유기 EL 소자로 나뉘어진다.
현재 실용화되고 있는 무기 EL 소자는 교류로 동작하는 것이 많고, 휘도는 전압과 주파수에 의존한다.
유기 EL 소자는 외부에서 전자와 홀(hole)을 주입하고, 그것들의 재결합 에너지에 의해 발광을 일으킨다.
디스플레이로 응용했을 때 유기 EL 소자의 특징은 자기 발광형이기 때문에 액정 소자에 비해 시야각이 넓고, 콘트라스트도 높으며, 시인성이 뛰어나다. 또한 백 라이트가 불필요하기 때문에 박형, 경량화를 실현시킬 수 있고, 발광이 필요한 화소에만 전류를 보내면 되기 때문에 표시 내용에 관계없이 항상 백 라이트를 전면에 걸쳐 점등해야하는 LCD와 비교해서 소비 전력의 면에서도 유리하다. 또한, 직류 저 전압 구동이 가능하고, 응답 속도가 빨라 동화상 표시가 용이하여 현재 IMT-2000용 디스플레이로 주목받고 있다. 더욱이 유기 EL은 모두 고체로 이루어지기 때문에 진동에 강하며 사용 온도 범위 또한 넓다는 장점을 가지고 있다.
유기 전계 발광 표시소자는 일반적으로, 유리와 같은 투명기판 상에 캐소드 전극과 애노드 전극이 유기 발광층의 개재하에 서로 대향하여 배치되며, 그 캐소드 전극과 애노드 전극 사이에 인가되는 전압에 의하여 유기 발광층에서 빛이 발광하여 투과한다. 이때, 애노드 전극은 정공을 원할하게 공급함과 아울러 유기 발광층에서 발광된 빛이 잘 투과될 수 있도록 전기 전도성 및 빛의 투과도가 우수한 ITO(indium-tin-oxide) 박막을 스퍼터링 방법으로 형성하며, 캐소드 전극은 전자를 원할하게 공급할 수 있도록 일함수가 낮은 금속으로 형성한다.
따라서, 상기 애노드 전극과 캐소드 전극에 각각 (+), (-) 전압이 인가되면, 애노드 전극으로부터 주입되는 정공과 캐소드 전극으로부터 주입되는 전자가 유기발광층 내에서 재결합하여 빛이 방출된다.
한편, 유기 발광소자는 단위 화소가 매트릭스 형태로 배치되며, 각각의 단위 화소에 구비되는 박막 박막트랜지스터를 통해 단위 화소의 유기 발광층을 선택적으로 구동시킴으로써, 영상을 표시하게 된다.
이하, 도면을 참조하여 상기와 같은 특징을 가지는 유기 전계 발광 소자에 관하여 상세히 설명한다.
도 1은 전류 구동에 따른 유기 전계 발광 소자의 등가회로도를 나타낸 도면이다.
유기 전계 발광 소자는 그 확대 영역(A)에 도시한 바와 같이 게이트 신호를 공급하는 제 n 행의 게이트 라인(Gn)과, 데이터 신호를 공급하는 제 m 열의 데이터라인(Dm) 및 하나의 전원 전압 공급(P) 라인으로부터 전원 전압을 공급하는 제 m 열의 전원 전압 라인(Pm)에 의해 구획된 영역에 제 1, 제 2 박막 트랜지스터(10, 20)가 설치되어 구성된다.
이때, 상기 게이트 라인(Gn)과 데이터 라인(Dm)은 서로 직교하고, 그 교차점 부근에 유기 발광 소자(30) 및 그 유기 발광 소자(30)를 구동하는 제 1, 제 2 박막트랜지스터(10, 20)가 구비된다.
도면에는 자세히 도시하지 않았지만, 상기 유기 발광 소자(30)는 상기 제 2 박막트랜지스터(20)의 드레인 전극(22)에 접속되는 캐소드 전극(-)과, 애노드 전극(+)에 접속된 파워 라인(Pm)과, 상기 캐소드 전극(-)과 애노드 전극(+) 사이에 형성된 유기 발광층(31)으로 구성되며, 유기 발광층(31)은 정공 수송층, 발광층 및 전자 수송층을 포함하여 이루어진다.
또한, 일측 전극이 상기 제 1 박막트랜지스터(10)의 드레인 전극(13) 및 제 2 박막트랜지스터(20)의 게이트 전극(21)에 공통 접속하고, 타측 전극이 제 2박막트랜지스터의 소스 전극(22) 접속되는 캐패시터(40)가 구비된다.
여기서, 상기 제 1박막트랜지스터(10)는 상기 게이트 라인(Gn)에 접속되어 데이터 신호를 공급받는 소스 전극(12)과, 상기 제 2박막트랜지스터(20)의 게이트 전극에 접속되는 드레인 전극(13)으로 구성되어, 상기 유기 발광 소자(30)를 스위칭한다.
그리고, 상기 제 2 박막트랜지스터(20)는 상기 제 1 박막트랜지스터(10)의 드레인 전극(13)에 접속되는 게이트 전극(31)과, 상기 유기 발광 소자(30)의 캐소드 전극(-)에 접속되는 소스 전극(22)과, 접지 라인에 접속되는 소스 전극(22)으로 구성되어, 상기 유기 발광 소자(30)의 구동용 트랜지스터로 작용한다. 이때, 유기 발광 소자(30)의 애노드 전극(35)에 접속되는 전원 전압 라인(Pm)에 전원 전압으로써 DC 전압이 지속적으로 공급된다. 상기와 같이, 유기 발광 소자(30)에 인가되는 DC 전압으로 인하여 제 2박막트랜지스터(20)의 드레인 전극(23)과 소스 전극(22) 간의 채널층을 통하여 전류(I)가 흐르게 된다. 이때, 상기 제 2박막트랜지스터(20)의 채널층을 통하여 흐르는 전류는 시간이 지남에 따라 점점 감소하여 화질의 특성을 저하시킨다.
이하, 제 2박막트랜지스터(20)의 상세 구조를 통하여 상기와 같은 문제점에 대하여 좀더 상세히 설명하면 다음과 같다.
도 2는 유기 발광 소자를 구동시키는 제 2박막트랜지스터의 단면을 도시한 것이다.
도면에 도시한 바와 같이, 게이트 전극(21)이 기판(50) 상에 형성되어 있으며, 상기 게이트 전극(21) 상에는 반도체층이 형성되어 있다. 반도체층은 비정질 실리콘층으로 이루어진 액티브층(25)과 그 위에 형성되며, n+ 비정질 실리콘층으로 이루어진 오믹 접촉층(26)으로 구성된다. 그리고, 상기 게이트 전극(21)과 반도체층(25) 사이에는 이들간의 절연을 위하여 게이트 절연막(24)이 개재되어 있다. 또한, 상기 반도체층(25)의 양쪽 측면에는 소스 전극(22)과 드레인 전극(23)이 일정 간격 이격되어 형성되어 액티브층(25)의 일부를 노출시킨다. 이때, 상기 게이트 절연막(24)은 스위칭 성능의 재현성을 향상시키기 위하여 2중 또는 3중 절연막으로구성하게 된다. 이를 좀더 상세히 설명하면, 게이트 전극 물질이 Al 계열인 경우, 물질의 특성상 게이트 전극은 게이트 절연막을 뚫고 힐락(hill rock)을 형성하여 반도체층 및 소스/드레인 전극(21)과 쇼트를 발생시키기 되는데 이를 방지하기 위하여 게이트 전극(21) 주위로 게이트 산화막(24a)을 형성하게 되며, 그 위에 SiOx(24b) 또는 SiNx층(24c)을 형성하게 된다.
상기 소스 전극(22) 및 드레인 전극(23) 상에는 박막트랜지스터(20)를 보호하기 위한 보호막(27)이 도포되어 있으며, 그 상부에는 캐소드 전극(31), 발광층(33) 및 애노드 전극(35)이 순차적으로 적층되어 있다. 이때, 상기 캐소드 전극(31)은 제 2박막트랜지스터(20)의 드레인 전극(23)과 접속된다.
상기와 같이 구성된 제 2박막트랜지스터(20)의 소스/드레인 전극(22/23) 사이에 흐르는 전류에 의해서 유기 발광 소자의 휘도가 결정되는데, 이때 흐르는 전류 I는 시간이 지남에 따라 점점 감소하게 된다. 그 이유는 액티브층(25)과 게이트 절연막(24)의 경계면 및 게이트 절연막(24) 내부로 전류 leakage가 발생하기 때문이다. 즉, 상기 게이트 절연막(24)을 구성하고 있는 SiOx(24b)와 SiNx(24c)가 구조적인 측면에서 볼 때 격자 차이로 인한 부정합(lattice mismatch)으로 인하여 고정된 전하(fixed charge)를 발생시키게되는데, 이때 상기 고정된 전하는 액티브층(25)을 이동하는 전자를 트랩(trap) 시켜 전류를 감소시키게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 상기 게이트 절연막을 구성하고 있는 SiNx와 SiOx 사이에 SiNx와 SiOx의 격자 부정합을 완화시킬 수 있는 SiOxNy를 삽입시켜 액티브층으로 흐르는 전자를 트랩시키는 요인을 제거함으로써, 화질의 저하를 방지할 수 있는 유기 전계발광 표시소자 및 그 제조방법을 제공하는 데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
도 1은 일반적인 유기 전계 발광 표시소자의 등가회로도
도 2는 구동용 박막트랜지스터 및 유기 발광 소자의 단면도.
도 3은 본 발명에 따른 유기 전계 발광 표시 소자의 평면도.
도 4a 내지 도 4d는 본 발명에 따른 유기 전계 발광 표시소자의 공정 단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
121: 게이트 전극 122: 소스 전극
123: 드레인 전극 124: 게이트 절연막
125: 액티브층 126: 오믹 접촉층
127: 보호막 131: 캐소드 전극
133: 애노드 전극 135: 애노드 전극
상기 목적을 달성하기 위한 본 발명에 따른 유기 전계발광 표시소자는 기판과; 상기 기판 상에 형성된 게이트 전극과; 상기 게이트 전극 상에 형성되고, SiOx와 SiOxNy 및 SiNy가 순차적으로 적층되어 구성된 게이트 절연막과; 상기 게이트 절연막 상에 형성된 소스/드레인 전극과; 상기 소스/드레인 전극을 포함하는 기판 전면에 도포된 보호막과; 상기 보호막 상에 형성된 유기 발광 소자를 포함하여 이루어지며, 상기 유기 발광 소자는 애노드 전극과 유기발광층 및 캐소드 전극으로 구성되고, 상기 캐소드 전극은 드레인 전극과 접속되어 있다.
상기 게이트 절연막을 구성하고 있는 SiOxNy는 SiOx와 SiNy의 사이에 개재되어 SiOx과 SiNy의 격자 부정합을 완화시켜주는 역할을 한다.
또한, 본 발명에 따른 유기 전계 발광 표시 소자의 제조 방법은 기판을 준비하는 단계와; 상기 기판 상에 형성된 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 SiOx와 SiOxNy 및 SiNy을 순차적으로 적층하여 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 형성된 소스/드레인 전극을 형성하는 단계와;상기 소스/드레인 전극을 포함하는 기판의 전면에 보호막을 도포하는 단계와; 상기보호막 상에 유기 발광 소자를 형성하는 단계를 포함하여 이루어지며, 상기 게이트 전극 상에 게이트 산화막을 추가로 형성 할 수도 있다. 이때, 상기 SiNy의 표면에 N2 플라즈마 처리를 실시하여 SiNy층과 반도체층 사이에 존재하는 댕글링 본드(dangling bond)를 줄여 채널로 흐르는 전자가 상기 댕글링 본드에 트랩되는 것을 막을 수가 있다.
이하, 참조한 도면을 통하여 상기와 같은 본 발명의 유기 전계 발광 표시소자에 대하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 유기 전계 발광 표시 소자를 도시한 단면도이다.
도면에 도시한 바와 같이, 기판(150) 상에 박막트랜지스터(120)가 형성되어 있으며, 상기 박막트랜지스터(120)는 보호막(127)을 사이에 두고 그 상부에 형성된 유기 발광 소자(130)와 접속되어 있다. 상기 보호막(127)은 SiOx 또는 SiNx와 같은 무기막이나 밴조사이클로부텐(Bensocyclobutene) 또는 아크릴(acryl)과 같은 유기막으로 형성되어 있다.
박막트랜지스터(120)는 유기 발광 소자(130)를 구동시키기 위한 구동용 박막트랜지스터로써, 게이트 전극(121)과 게이트 전극(121) 상에 비정질 실리콘으로 형성된 액티층(125)과, 상기 액티브층(125) 상에 형성되며, 소정 간격 이격되어 액티브층(125)의 일부를 노출시키는 소스 전극(122)과 드레인 전극(123)으로 구성되어 있다. 이때, 상기 소스/드레인 전극(123)과 액티브층(125)의 사이에 n+ 비정질 실리콘으로 형성된 오믹접촉층(ohmic contact;126)이 개재되어 소스/드레인 전극(123)과 액티브층(125) 사이의 전류 흐름을 더욱 원활히 해준다. 그리고, 상기게이트 전극(121)과 액티브층(125) 사이에 이들을 절연시키기 위한 게이트 절연막(124)이 기판 전면에 걸쳐서 도포되어 있다. 상기 게이트 절연막(124)은 제 1절연막(124a)과 제 2절연막(124b) 그리고 제 3절연막(124c)이 적층된 3중 절연막으로 구성되어 있으며, 제 1절연막(124a)은 실리콘 산화막(SiOx)으로 형성되고, 제 2절연막(124b)은 실리콘 산화 질화막(SiOxNy)으로 형성되어 있으며, 제 3절연막(124c)은 실리콘 질화막(SiNy)으로 형성되어 있다. 여기서, 제 1절연막(124a)을 실리콘 질화막(SiNy)으로 형성하고 제 3절연막(124c)은 실리콘 산화막(SiOx)으로 형성할 수도 있으나, 제 2절연막(124b)은 실리콘 산화 질화막(SiOxNy) 이어야 한다. 또한, 도면에 도시하지는 않았지만, 게이트 전극 표면에 게이트 산화막을 추가로 형성할 수도 있다. 이때, 게이트 산화막으로 사용되는 물질은 Al2O3, TiO2, Ta2O5, Wo 중의 하나로 형성되며, 게이트 전극이 알루미늄 계열의 전극물질로 형성된 경우, 이들의 물리적 특성상 게이트 절연막을 뚫고 반도체층과 접속하는 것을 방지해준다.
유기 발광 소자(130)는 캐소드 전극(131)과 애노드 전극(135) 그리고 그 사이에 개재되어 실질적으로 빛을 발광시키는 유기층(133)으로 구성되어 있다. 상기 유기층(133)은 도면에 상세히 도시하지는 않았지만, 전자주입층과 유기 발광층과 홀 주입층으로 구성되어 있다.
캐소드 전극(131)은 전자 주입층에 전자를 주입시키는 전자 주입전극으로써, 상기 박막트랜지스터의 드레인 전극(123)에 연결되어 전류를 인가 받으며, 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg)을 포함하는 일함수(work function)가 낮은 도전성 금속그룹 중 선택된 하나로 형성된다.
애노드 전극(135)은 상기 홀 주입층에 홀을 주입하는 홀 주입전극으로써, 기판 상에 별도로 구성된 공통 배선(미도시)에 연결되어 있으며, 인듐 틴 옥사이드(indium tin oxide) 와 인듐 징크 옥사이드(indium zinc oxide)와 같은 일함수가 높은 투명한 도전성 물질로 형성된다.
상기와 같은 구조를 가지는 유기 전계 발광 표시소자는 박막트랜지스터(120)의 게이트 전극(121)에 신호가 인가되면 소스 전극(122)과 드레인 전극(123) 사이에 액티브층(125)을 경유하여 전류가 흐르게 된다. 이때 흐르는 전류는 드레인 전극(123)을 통하여 유기 발광 소자(130)의 캐소드 전극(131)에 인가되며, 상기 전류량에 따라 유기 발광 소자(130)로부터 발광되는 빛의 휘도가 결정된다. 전술한 바와 같이, 종래에는 액티브층(125)을 통로로 하여 흐르는 전류의 일부가 게이트 절연막으로 흘러들어 가기 때문에 캐소드 전극(131)에 주입되는 전류의 양이 시간이 지남에 따라 점점 감소하여 휘도가 떨어지는 문제점이 있었다. 따라서, 본 발명은 게이트 절연막으로 전류가 흐르지 못하도록 게이트 절연막의 구조를 변경한 것이다. 이를 좀더 상세히 설명하면, 종래 실리콘 산화막(SiOx)과 실리콘 질화막(SiNy)의 적층구조로 이루어진 게이트 절연막은 실리콘 산화막(SiOx)과 실리콘 질화막(SiNy)의 경계면에서 이들의 격자 부정합(lattice mismatch)으로 인한 결합의 불완전 구조로 인하여 발생된 고정된 전하가 그 상부에 형성된 액티브층에 흐르는 전자를 트랩 시키게 된다. 따라서, 실리콘 산화막(SiOx)과 실리콘 질화막(SiNy)의 중간 격자를 가지는 실리콘 산화 질화막(SiOxNy)을 그 사이에 구성하여 게이트 절연막의 결합이 안정적인 구조를 가지도록 한 것이다.
이와 같이, 본 발명의 유기 전계 발광 표시소자는 게이트 절연막(124)을 실리콘 산화막(SiOx)과 실리콘 산화질화막(SiOxNy)과 실리콘 질화막(SiNy)이 순차적으로 적층된 3중 구조로 형성함으로써, 게이트 절연막(124)으로 흐르는 전류를 막아 유기 발광 소자에 일정한 전류를 공급함으로써, 시간이 지남에 따라 균일한 휘도를 유지 할 수가 있다.
이하, 상기와 같은 구조를 가지는 유기 전계 발광 표시소자의 제조 방법에 대하여 상세히 설명하면 다음과 같다.
도 4a 내지 도 4d는 본 발명에 따른 유기 전계 발광 표시소자의 공정 수순도이다.
먼저, 도 4a에 도시한 바와 같이, 절연 기판(150) 상에 알루미늄(Al), 알루미늄합금(Al alloy), 크롬(Cr). 몰리부덴(Mo)등과 같은 도전성 금속을 증착하고 패터닝하여, 게이트 전극(121)을 형성한다.
그 다음, 도 4b에 도시한 바와 같이, 상기 게이트 전극(121)을 포함하는 기판 전면에 실리콘 산화막(SiOx)(124a)과 실리콘 산화질화막(SiOxNy)(124b)과 실리콘 질화막(SiNy)(124c)을 순서대로 적층하여 게이트 절연막(124)을 형성한다. 이때, 실리콘 질화막(SiNy)을 먼저 형성한 후, 그 상부에 실리콘 산화질화막(SiOxNy)(124b)과 실리콘 산화막(SiOx)(124a)을 형성 할 수도 있으나, 실리콘 산화막(SiOx)의 성막 온도가 실리콘 질화막(SiNy)보다 더 높기 때문에 실리콘 산화막(SiOx)을 먼저 형성하는 것이 더욱 바람직하다.
또한, 도면에 도시하진 않았지만, 게이트 전극을 알루미늄 계열의 전극 물질로 형성한 경우, 상기 게이트 전극(121)의 표면에 Al2O3, TiO2, Ta2O5, Wo 등을 증착한 후, 패터닝하여 게이트 산화막(미도시)을 추가로 형성할 수도 있다.
그리고, 상기 게이트 절연막(124) 상에 비정질 실리콘(amorphous-Si) 및 n+ 비정질 실리콘을 순차적으로 적층하여 액티브층(125) 및 오믹 접촉층(126)을 형성한다.
이후에, 도 4c에 도시한 바와 같이, 오믹 접촉층(126) 상에 크롬(Cr), 알루이늄(Al), 알루미늄 합금(Al alloy), 몰리부덴(Mo), 탄탈(Ta), 텅스텐(W), 안티몬(Sb) 등의 금속물질을 스퍼터링 방법으로 증착한 후, 패터닝하여 소스 전극(122)과 상기 소스 전극과 대향하는 드레인 전극(123)을 형성한다. 그리고, 상기 소스 전극(122)과 드레인 전극(123) 사이에 형성된 n+ 비정질 실리콘층을 제거하여 액티브층의 일부를 노출시킨다.
그 다음, 상기 액티브층(125)과 소스/드레인 전극을 포함하는 기판 전면에 SiOx나 SiNx와 같은 무기물 또는 BCB나 아크릴과 같은 유기물을 적층하여 보호막(127)을 형성한 후, 상기 보호막의 일부를 제거하여 드레인 전극의 일부를 노출시킨다. 그리고, 상기 보호막(127) 상에 알루미늄(Al), 칼슘(Ca), 마그네슘(Mg)과 같은 불투명 금속물질을 스퍼터링(sputtering) 방법으로 증착하여 드레인 전극(123)과 접속하는 유기 발광 소자의 캐소드 전극(131)을 형성한다. 그다음, 상기 캐소드 전극(131) 상에 유기막을 증착하여 전자주입층과 유기 발광층과 홀 주입층으로 구성된 유기층(133)을 형성한 다음, 상기 유기층(133) 상에 인듐 틴 옥사이드(indium tin oxide)와 인듐 징크 옥사이드(indium zinc oxede)와 같은 투명한 전도성 물질을 스퍼터링 방법으로 증착하여 애노드 전극(135)을 형성한다.
상기한 바와 같은 방법으로 제조된 발명의 유기 전계 발광 표시소자는 게이트 절연막을 구성하고 있는 SiNx와 SiOx 사이에 SiNx와 SiOx의 격자 부정합을 완화시킬 수 있는 SiOxNy를 추가로 형성함으로써, 액티브층을 통하여 흐르는 전류가 게이트 절연막 내부로 흐르는 것을 막을 수 있다.
상술한 바와 같이, 게이트 절연막을 구성하고 있는 SiNx와 SiOx 사이에 SiNx와 SiOx의 격자 부정합을 완화시킬 수 있는 SiOxNy를 삽입시켜 액티브층으로 흐르는 전자를 트랩시키는 요인을 제거함으로써, 고화질의 유기 전계 발광 표시소자를 제공할 수가 있다.

Claims (17)

  1. 기판과;
    상기 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극 상에 형성되고, SiOx와 SiOxNy 및 SiNy가 순차적으로 적층되어 구성된 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 소스/드레인 전극과;
    상기 소스/드레인 전극을 포함하는 기판 전면에 도포된 보호막과;
    상기 보호막 상에 형성된 유기 발광 소자를 포함하여 이루어지는 유기 전계 발광 표시소자.
  2. 제 1 항에 있어서, 상기 유기 전계 발광 소자는 제 1 및 제 2전극과 상기 제 1전극과 제 2전극 사이에 형성된 유기 발광층을 포함하여 이루어지는 것을 특징으로 하는 유기 전계발광 표시소자.
  3. 제 2 항에 있어서, 상기 제 1전극은 캐소드 전극이며, 상기 제 2전극은 애노드 전극인 것을 특징으로 하는 유기 전계발광 표시소자.
  4. 제 2 항에 있어서, 상기 제 1전극은 드레인 전극과 전기적으로 접속되어 있는 것을 특징으로 하는 유기 전계 발광 표시소자.
  5. 제 2 항에 있어서, 상기 유기발광층은 전자수송층, 발광층, 정공 수송층 및 정공 주입층으로 구성되어 있는 것을 특징으로 하는 유기 전계발광 표시소자.
  6. 제 1 항에 있어서, 상기 게이트 전극 상에 게이트 산화막을 추가로 포함하는 것을 특징으로 하는 유기 전계 발광 표시소자.
  7. 제 6 항에 있어서, 상기 게이트 산화막은 Al2O3또는 TiO2또는 Ta2O5또는 Wo 중의 하나로 형성된 것을 특징으로 하는 유기 전계 발광 표시소자.
  8. 제 1 항에 있어서, 상기 보호막은 무기물로 이루어진 것을 특징으로 하는 유기 전계 발광 표시소자.
  9. 제 8 항에 있어서, 상기 무기물은 SiOx 또는 SiNx로 이루어진 것을 특징으로 하는 유기 전계 발광 표시소자.
  10. 제 1항에 있어서, 상기 보호막은 유기물로 이루어진 것을 특징으로 하는 유기 전계 발광 표시소자.
  11. 제 10항에 있어서, 상기 유기물은 벤조싸이클로부텐(benzocyclobutene) 또는 아크릴중의 이루어진 것을 특징으로 하는 유기 전계 발광 표시소자.
  12. 기판과;
    상기 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극 상에 형성되고, SiNy와 SiOxNy 및 SiOx가 순차적으로 적층되어 구성된 게이트 절연막과;
    상기 게이트 절연막 상에 형성된 소스/드레인 전극과;
    상기 소스/드레인 전극을 포함하는 기판 전면에 도포된 보호막과;
    상기 보호막 상에 형성된 유기 발광 소자를 포함하여 이루어지는 유기 전계 발광 표시소자.
  13. 기판을 준비하는 단계와;
    상기 기판 상에 형성된 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 SiOx와 SiOxNy 및 SiNy을 순차적으로 적층하여 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 형성된 소스/드레인 전극을 형성하는 단계와;
    상기 소스/드레인 전극을 포함하는 기판의 전면에 보호막을 도포하는 단계와;
    상기 보호막 상에 유기 발광 소자를 형성하는 단계를 포함하여 이루어지는것을 특징으로 하는 유기 전계 발광 표시소자의 제조방법.
  14. 제 13 항에 있어서, 유기 발광 소자를 형성하는 단계는 상기 드레인 전극과 접속하는 제 1전극을 형성하는 단계와;
    상기 제 1전극 상에 유기 발광층을 형성하는 단계와;
    상기 유기 발광층 상에 제 2전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유기 전계 발광 표시소자의 제조방법.
  15. 제 13 항에 있어서, 상기 게이트 전극 상에 게이트 산화막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 유기 전계 발광 표시소자의 제조방법.
  16. 제 13 항에 있어서, 상기 게이트 절연막의 SiNy층의 표면에 N2플라즈마 처리가 이루어지는 것을 특징으로 하는 유기 전계 발광 표시소자의 제조방법.
  17. 기판을 준비하는 단계와;
    상기 기판 상에 형성된 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상에 SiNy와 SiOxNy 및 SiOx 을 순차적으로 적층하여 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 형성된 소스/드레인 전극을 형성하는 단계와;
    상기 소스/드레인 전극을 포함하는 기판의 전면에 보호막을 도포하는 단계와;
    상기 보호막 상에 유기 발광 소자를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유기 전계 발광 표시소자의 제조방법.
KR1020020081445A 2002-12-18 2002-12-18 유기 전계 발광 표시소자 및 그 제조방법 KR20040054410A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020081445A KR20040054410A (ko) 2002-12-18 2002-12-18 유기 전계 발광 표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020081445A KR20040054410A (ko) 2002-12-18 2002-12-18 유기 전계 발광 표시소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20040054410A true KR20040054410A (ko) 2004-06-25

Family

ID=37347498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020081445A KR20040054410A (ko) 2002-12-18 2002-12-18 유기 전계 발광 표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20040054410A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666565B1 (ko) * 2004-08-25 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시소자 및 그의 제조방법
KR101240325B1 (ko) * 2005-03-24 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101406773B1 (ko) * 2005-01-28 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666565B1 (ko) * 2004-08-25 2007-01-09 삼성에스디아이 주식회사 유기전계발광표시소자 및 그의 제조방법
KR101406773B1 (ko) * 2005-01-28 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9356152B2 (en) 2005-01-28 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
KR101240325B1 (ko) * 2005-03-24 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8501530B2 (en) 2005-03-24 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with organic semiconductor layer

Similar Documents

Publication Publication Date Title
US7250728B2 (en) Bottom and top emission OLED pixel structure
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
US20070114522A1 (en) Double sided emission organic light emitting diode display
KR100453635B1 (ko) 능동행렬 유기전기발광소자
KR101416718B1 (ko) 유기전계발광표시장치
KR20080054626A (ko) 유기 전계발광표시소자 및 그 제조방법
TW200533234A (en) Organic electro luminescence device and fabrication method thereof
KR100864001B1 (ko) 유기 전계발광장치
KR100929167B1 (ko) 유기전계발광 표시소자 및 그 제조방법
JP2005045242A (ja) 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
US7671530B2 (en) Organic electroluminescence display device and method of fabricating the same
KR100885842B1 (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR20100137272A (ko) 유기전계발광 표시장치 및 그 제조방법
KR101928407B1 (ko) 유기전계 발광표시장치 및 그 제조 방법
KR101212153B1 (ko) 유기 전계발광소자 및 그 제조방법
KR101491136B1 (ko) 유기 발광 다이오드 표시장치와 그 제조방법
KR100467943B1 (ko) 유기 전계발광소자와 그 제조방법
KR20040100006A (ko) 유기 전계발광표시장치 및 그 제조방법
KR20040054410A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR20080059804A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100834341B1 (ko) 능동행렬 유기전기발광소자
KR100782322B1 (ko) 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100899158B1 (ko) 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
KR100607517B1 (ko) 유기 전계발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid