CN109845413A - 用于制造印刷电路板的方法 - Google Patents

用于制造印刷电路板的方法 Download PDF

Info

Publication number
CN109845413A
CN109845413A CN201780064457.0A CN201780064457A CN109845413A CN 109845413 A CN109845413 A CN 109845413A CN 201780064457 A CN201780064457 A CN 201780064457A CN 109845413 A CN109845413 A CN 109845413A
Authority
CN
China
Prior art keywords
conductive
slit
substrate
electric conduction
vertical electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780064457.0A
Other languages
English (en)
Other versions
CN109845413B (zh
Inventor
J·A·A·M·图尔内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kesite Technology Pte Ltd Gold Nai
Original Assignee
Kesite Technology Pte Ltd Gold Nai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kesite Technology Pte Ltd Gold Nai filed Critical Kesite Technology Pte Ltd Gold Nai
Priority to CN202210670472.2A priority Critical patent/CN114980523A/zh
Publication of CN109845413A publication Critical patent/CN109845413A/zh
Application granted granted Critical
Publication of CN109845413B publication Critical patent/CN109845413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09863—Concave hole or via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/043—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by using a moving tool for milling or cutting the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

公开了一种用于制造印刷电路板的方法。在该方法中，在具有至少三层的基板中形成狭槽，该狭槽延伸穿过所述层中的至少两个。该狭槽具有长度和宽度，该长度大于该宽度。该基板围绕该狭槽的侧壁涂覆有导电层。随后，导电层被分隔成沿着基板的侧壁电绝缘的至少两段。

Description

用于制造印刷电路板的方法
援引纳入
于2016年8月19日提交的被标识为62/377,195号的美国临时专利申请的全部内容通过引用并入本文。
背景技术
印刷电路板(PCB)在本领域中是公知的，并且用于形成多种各样类型的电气装置。印刷电路板通常由通过金属化孔互连的多个铜导体层组成。金属化孔能够呈诸如微孔、埋孔、盲孔和通孔的不同形式。在通常情况中，孔具有单一功能：孔中的镀层将暴露在该孔中的所有铜层彼此连接，或者该孔用于部件插设。
通路也具有诸如提供层间互连和通孔部件安装的双重用途。然而，表面安装部件技术的发展降低了对使用用于通孔部件安装的孔的需要，并且使得通路主要提供层间互连，即导通孔。
然而，已经有提供具有越来越高的电路密度和越来越高的电路速度的PCB的趋势。这些设计中的许多都使得一些密集的高输入/输出部件组合到一起。因此，许多PCB将具有围绕高输入/输出部件的非常密集的区域，而PCB的其余部分通常具有较低的密度。这些非常密集的区域导致PCB中的层数增加，从而增加了PCB的成本。
为了帮助满足增加电路密度的需求，已经提出在单个通路中提供多于一个独立信号路径或连接。然而，存在对通路的限制。通路的表面面积对于新一代的部件而言太大，并且对孔尺寸加以向下限制在通路的钻孔、清洁和镀覆方面导致产率问题。因此，存在对带有具有被电绝缘的段的减小的表面面积的结构的需要。本发明针对这种制造PCB的改进方法。
附图说明
并入并构成本说明书的一部分的附图示出了本文所述的一个或多个实施方式，并与说明书一起解释了这些实施方式。附图并非旨在按比例绘制，并且为了清楚和简明起见，附图的某些特征和某些视图可以被放大、按比例或示意地示出。在每个附图中，并非每个部件都被标注。附图中相同的附图标记可以表示并指代相同或相似的元件或功能。在附图中：
图1是根据本发明构造而成的印刷电路板的一部分的俯视平面图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H和图2I示出了在形成图1所示的印刷电路板的一种方法中所利用的顺序步骤。
图3是根据本发明构造而成的印刷电路板的一部分的俯视平面图。
图4A、图4B、图4C、图4D、图4E、图4F、图4G、图4H和图4I示出了用于形成图3所示的印刷电路板的示例性的顺序步骤。
图5A、图5B、图5C、图5D、图5E、图5F、图5G和图5H示出了在形成图3所示的印刷电路板的又一种方法中所利用的顺序步骤。
图6至图16是根据本公开构造而成的具有竖向导电结构(VCS)的示例性基板的各种局部透视图。
图17是根据本发明构造而成的具有竖向导电结构的基板的另一示例，其中，该竖向导电结构具有延伸至基板内的不同层和深度的导电段。延伸至某一层的导电段是盲结构(blind structure)。该竖向导电结构还具有延伸穿过基板的导电段，这种导电段是贯通结构。当形成图17的竖向导电结构时，形成具有延伸至某些层的部分以及延伸贯通基板的其它部分的狭槽，在镀层和其它材料被施加至该狭槽内的基板时，该狭槽增强了流体通过狭槽的流动。
图18是根据本公开构造而成的具有竖向导电结构的基板的又一示例，其中，竖向导电结构具有以非线性构型沿着侧壁延伸的一个或多个迹线。
图19是根据本公开构造而成的具有竖向导电结构的基板的又一示例，其中，竖向导电结构具有以非平行构型沿着侧壁延伸的多个迹线，并且这些迹线中的至少一个相对于上表面以小于或大于90度的角度延伸。
图20是具有狭槽的基板的横截面图，铣刀(routerbit)布置在该狭槽中并且被引导，以形成如图18或图19所示的迹线。本示例中的铣刀可以具有球形前端，但是其也可以具有从铣刀的轴杆向外延伸的任何其它形状的前端，以使得当该前端接合侧壁时，铣刀的轴杆不会触碰VCS的侧壁。VCS的侧壁不需要垂直于基板的上表面，或者VCS的侧壁不需要彼此平行，而是能够以锥形狭槽的形式互成角度。
图21是图20的基板的俯视平面图，其示出了位于该基板的狭槽内的铣刀。
图22是根据本公开构造而成的具有竖向导电结构的基板的另一示例的横截面图，其中，竖向导电结构被构造成具有底部的盲结构(盲构型)，该盲结构由介电材料构造而成，以便将竖向导电结构的第一导电段和第二导电段电绝缘。
图23是图22所示的基板和竖向导电结构的横截面图，该竖向导电结构内具有填充材料，并且一个或多个层遮盖该竖向导电结构，以使得图23中的竖向导电结构呈埋入构型。
图24是根据本发明公开构造而成的具有竖向导电结构的基板的又一示例的俯视平面图，其中，该竖向导电结构被构造成具有底部的盲结构，并且设置有非线性形状。
图25a至图25e是具有竖向导电结构的印刷电路板的另一示例的局部透视图，该竖向导电结构包括通到印刷电路板内的不同深度的若干盲结构以及在右侧上的贯通结构。
图26是根据本公开的具有竖向导电结构的印刷电路板的示例性实施例的局部立体透视图。
图27是图26的竖向导电结构的局部透视图。
图28是根据本公开的竖向导电结构的示例性实施例的局部俯视透视图。
图29是根据本公开的具有竖向导电结构的组合的印刷电路板的示例性实施例的局部俯视透视图。
图30是图29的竖向导电结构的组合的端部透视图。
图31是根据本公开的具有竖向导电结构的组合的印刷电路板的示例性实施例的局部立体透视图。
图32是根据本公开的用于在电路板中形成狭槽的一种工艺的示例性实施例的示意图。
图33是根据本公开的用于在电路板中形成狭槽的另一种工艺的示例性实施例的示意图。
图34是根据本公开的用于在电路板中形成狭槽的又一种工艺的示例性实施例的示意图。
图35是具有多个竖向导电结构的电路板的示意平面图，该多个竖向导电结构使用球栅阵列附接到部件。
图36是具有根据本公开对角地设置的多个竖向导电结构的电路板的示意平面图，该多个竖向导电结构使用球栅阵列附接到部件。
图37是电路板的示意平面图，其中，竖向导电结构根据本公开对角地设置。
图38是电路板的另一示意平面图，该电路板具有根据本公开对角地设置的导电结构。
图39是电路板的另一示例的示意平面图，其中，导电结构根据本公开对角地设置。
图40是电路板的另一示例的示意平面图，其中，导电结构根据本发明对角地设置。
图41是根据本公开构造而成的电路板的局部透视图，其中，为了更清楚地示出其它部件，填充材料(以下讨论)未被示出。
图42是图41的电路板的俯视局部透视图，其中，为了更清楚地示出其它部件，填充材料(以下讨论)未被示出。
图43是图41的电路板的俯视平面图，其示出了填充材料。
具体实施方式
在解释本文所详细公开的发明构思的至少一个实施例前，应当理解到，本发明构思在其应用上不限于在下面的描述中所阐述或在附图中示出的部件的布置及构造、或步骤、或方法的细节。本文所公开的发明构思能够具有其它实施例，或者能够以各种方式被实践或执行。而且，应当理解到，本文所采用的措辞和术语是为了描述的目的，并且不应被视为以任何方式限制本文所公开和要求保护的发明构思。
在以下对本发明构思的实施例的详细描述中，阐述了许多具体细节，以便对本发明的构思提供更全面的理解。然而，对于本领域的普通技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明的发明构思。在其它情况中，并未详细描述公知的特征，以避免不必要地复杂化本发明。
如本文所使用的，术语“包括”、“包括了”、“包含”、“包含了”、“具有”、“拥有”、及它们的任何变型旨在涵盖非唯一的包含。例如，包括一系列元素的工艺、方法、物品或装置不一定仅限于这些元素，而是可以包括未明确列出或固有地存在于其中的其它元素。
除非明确地另行说明，否则“或”是指包容性的或而非唯一的或。例如，条件A或B满足以下任一条件：A为真(或存在)，并且B为假(或不存在)、A为假(或不存在)并且B为真(或存在)、以及A和B都为真(或存在)。
此外，使用“一”或“一个”来描述本文公开的实施例的元件和部件。这只是为了方便起见，并且是为了给出了本发明构思的一般意义。该描述应该被理解为包括一个或至少一个，并且除非明显另有含义，单数也包括复数。
如本文所使用的，如“大体上”、“约”、“大约”及它们的组合和变型的限定词旨在不仅包括它们限定的确切量或值，还包括可能由于例如制造公差、测量误差、磨损及损耗、施加在多种部件上的应力及它们的组合而相对于确切量或值的一些轻微偏差。
最后，如本文所使用的，对“一个实施例”或“实施例”的任何引用意味着结合实施例描述的特定元件、特征、结构或特性被包括在至少一个实施例中。位于说明书中各处的短语“在一个实施例中”的出现不一定全部指代同一实施例。
本文所使用的术语“导电材料”是指允许电流在一个或多个方向上流动的类型的材料。在诸如铜或铝的金属中，通过被称为电子的移动带电粒子的运动产生电流的流动。在其它类型的导电材料中，通过诸如电池的阳离子电解质的正电荷或者诸如燃料电池中的质子导体的移动质子的运动产生电流的流动。导电材料的示例包括铜、铝、金、银、碳、钯、镍、锌及它们的组合。
现在参考附图，并且具体参考图1，根据本公开构造而成的印刷电路板被在图1中示出并以一般参考标记10指示。该印刷电路板10设置有基板12、多个接触焊盘14以及多个竖向导电结构16(为了清楚起见，在图1中通过参考标记16a、16b和16c指示竖向导电结构16)。竖向导电结构16a、16b和16c中的每个的结构和功能类似。因此，在本文中仅详细描述竖向导电结构16a。竖向导电结构16a设置有至少两个电绝缘的导电段18a和18b。虽然导电段18a和18b中的每个经由迹线20连接至间隔开的接触焊盘14，但是导电段18a和导电段18b也可以直接连接至接触焊盘14。通过在导电段18a和导电段18b之间居中布置的非导电填充材料22使导电段18a和导电段18b电绝缘。如将在下面更详细地讨论的，导电段18a和导电段18b通常由已经通过形成至少两个间隔开的孔24和26(在本文中，它们也可被称为第一孔24和第二孔26)而被分开或切开的导电镀层形成。
基板12可以是能够用于支撑电气部件、导体等的任何材料或装置。在一个优选实施例中，基板12包括多层交错的导电路径(或迹线)和绝缘体。
接触焊盘14可以是能够提供与诸如集成电路的外部部件的电连接或接头的任何类型的材料或装置。例如，接触焊盘14可以是表面安装接触件、或球栅阵列接触件、或焊接掩模限定的共模接触件。取决于最优的布线和结合标准，接触焊盘14的形状可以呈圆形、椭圆形或多边形状的形式。
竖向导电结构(V.C.S.)16a例如可用于传递包括差模或共模类型的信号的多种类型的信号。示例性类型的信号包括模拟信号、数字信号、固定电压信号、或电源接地。在某些情况中，成对的导电段18可以一起用于传输差模或共模信号。在差分类型信号的情况中，利用传统技术的路径或并行传输两个信号将由于通路分隔信号而失真。在竖向导电结构16的情况中，信号/迹线保持靠近在一起，并具有信号的最小失真。通过相匹配的介电填充材料，耦合效应可以模拟宽边耦合电路。这与内层和外层上的信号阻抗相结合，能够潜在地显著降低通路线头部分(via stub)干扰对电感和电容的影响。与通过孔式通路的传统单个信号相比，使用控制深度钻孔或盲通路结构在竖向导电结构的Z方向上减少柱状部分将进一步减小竖向导电结构16a的干扰。于2004年9月17日提交的美国专利申请10/944,583号公开了用于在通路的Z方向上减少线头部分的系统的示例，其全部内容通过引用并入本文。
用于通孔和埋孔的典型钻孔尺寸在0.35mm至0.2mm的范围内，并且印刷电路板制造领域中的当前趋势是降低钻孔尺寸，以在新一代部件中进一步适应更小的引脚间距。另外，由于日益增加的I/O数量，印刷电路板制造领域中的当前趋势是增加印刷电路板内的层数，这使得印刷电路板变得更厚。更厚的印刷电路板和更小的孔的组合使得传统印刷电路板制造技术的产率工艺更低。在本领域中，将PCB厚度与钻孔尺寸的比值称为纵横比。当使用大于12的纵横比时，传统印刷电路板制造工艺难以对通路进行镀覆。然而，如果将根据传统印刷电路板制造工艺构造的通孔通路的表面面积与竖向导电结构16的表面面积进行比较，则会发现A/R(按表面面积)的差异很大，这示出了竖向导电结构16的一个优点。
*由于VCS元件没有直径，因此按直径的A/R不能被计算以与通孔比较，因而采用表面面积作为比较。
在实践中，为了容纳更多的导电元件，竖向导电结构16可以比上表中列出的更长。这将产生使镀覆变得更加容易的更大的表面面积，更大的表面面积还使得镀覆系统更简化且产率更高，从而降低了总成本。
导电段18a和18b可以由适用于在具有或不具有外部接触焊盘时在内部迹线或导电路径与另一内部或外部导电路径或迹线之间提供电连接的任何类型的导电材料构造。通常，导电段18a和18b由铜构造。然而，应当理解到，在形成导电段18a和18b时也可以使用其它材料和/或材料的合金和/或不同材料的组合。
迹线20由诸如金或铜的导电材料构造。
填充材料22是可选的，但是在空间成问题时由于填充材料22允许接触焊盘14被定位在导电段18a和导电段18b上方，填充材料22是有帮助的。在使用填充材料22时，其用作两个导电段18a和18b之间的电介质。可以通过改变将孔24和孔26连接的通道或狭槽的尺寸或者更改形成填充材料22的材料来调节两个导电段18a和18b之间的电介质。
填充材料22可以由相对于基板12制造工艺和材料具有化学相容性和热相容性的材料形成，并且期望与所使用的多种镀液相容。并且，填充材料22应当呈现足以填充小纵横比的镀覆通孔(或盲孔)的流动特性，并且具有在填充后以最小的体积变化转变、固化或转化成固体材料的能力。填充材料22的热膨胀应与基板12的其余部分相容。另外，填充材料22应当对导电段18呈现良好粘合性。
现在将参考图2A至图2I描述在基板12中精确地形成竖向导电结构16a、16b和16c的所遵循的顺序步骤。图2a示出了诸如印刷电路板或柔性薄膜基板的绝缘体基板40。如图2a所示，在绝缘体基板40中相对于绝缘体基板40的上表面以期望的位置和期望的角度形成两个间隔布置的孔41和43。例如，孔41和43能够以大体上垂直于绝缘体基板40的上表面的角度形成。孔41和43包括直径D1，对于孔41和43中的每个，直径D1可以相同或不同。可以通过使用钻孔方法形成孔41和43，但是也可以使用诸如铣削、冲孔、激光钻孔、水切割、或光界定的任何传统方法。孔41和43的直径D1可以是与绝缘体基板40的其它设计要求相容的任何尺寸。在实施例中，孔41和43的直径D1可以在约0.05毫米和约0.5毫米之间的范围内。在一些实施例中，孔41和43的直径D1可以在约0.1毫米和约0.5毫米之间的范围内。取决于加工的精度，孔41和43之间的间隔可以相隔0.1毫米至0.5毫米，或者更小或更大。绝缘体基板40中的全部或大体上全部的开口或孔可以同时形成，而无论开口或孔是否最终形成为如下所述的竖向导电结构16。这避免了在间隔开的孔形成工艺与随后形成的布线图案之间发生的特别是来自公差累积的未对准，该布线图案通过使用必须与竖向导电结构16对准的一个或多个掩模形成。由于印刷电路板的布线图案变得越来越细密，这个因素尤其重要。
此后，如图2B和图2C所示，通过在基板40中形成狭槽45移除孔41和43之间的材料的至少一部分。图2C是沿着图2B中的线2C-2C截取的局部横截面图。狭槽45可以具有小于两个间隔布置的孔41和43的直径D1的宽度W。然而，狭槽45的宽度W和两个间隔布置的孔41和43的直径D1可以相同。在实施例中，两个间隔布置的孔41和43的直径D1可以小于狭槽45的宽度W，并且可用作导向孔。狭槽45以例如使得侧壁46形成有狗骨头形形状的周边的方式与两个间隔布置的孔41和43相交。可以通过使用钻孔方法形成狭槽45，但是也可以使用诸如布线、铣削、冲孔、激光钻孔/切割/烧蚀、水切割、或光界定的任何传统方法。
此后，如图2D的横截面图和图2E的俯视平面图所示，添加导电种子层(未示出)，随后添加由第一导电材料形成的导电层47，第一导电材料被沉积在基板40和侧壁46的表面上，以在被导电层47围绕的基板40中留有开口。在实施例中，第一导电材料是铜，并且可以沉积成在约2.54微米和约25微米之间的范围内的厚度、沉积成大于大约5微米的厚度、和沉积成大约15至25微米的厚度。对于贯通结构，该厚度可以在约20至25微米的范围内，而对于盲结构，该厚度例如可以为约15微米。侧壁46上的导电层47可以足够厚，以提供能够经受得住在随后的部件组装和使用期间印刷电路板所受到的热波动和侵蚀性处理的稳健机械结构。
在实施例中，使用电解镀覆工艺沉积导电层47。电解工艺可以遵循涉及直接金属化工艺或无电工艺的表面处理步骤。该表面处理步骤包括沉积使表面敏化并有助于导电层47与侧壁46的粘合的导电种子薄层。直接金属化包括在沉积导电层47前在基板表面和竖向导电结构侧壁46上沉积导电分子薄层(未示出)。导电层47也可以是钯或铂。该工艺避免了典型的催化沉积铜，从而使该装置更经济可行。
无电表面处理工艺包括在沉积导电层47前在基板40和侧壁46的表面上沉积可以是铜的导电种子薄层(未示出)至在约30微米和约200微米之间的范围内的厚度，并且在一个实施例中，沉积至在约70微米和约80微米之间的范围内的厚度。
在电解沉积前的表面处理由于导电层47的厚度随着侧壁46的深度增加而减小的自然趋势，会导致导电层47在侧壁46上非线性分布。
随后，如图2F所示，第一孔24和第二孔26被形成在基板40中，每个孔24和26与侧壁46和导电层47交迭。每个孔24和26移除侧壁46上的导电层47的一部分，以使得孔24和26配合，从而形成与导电层47电绝缘的段18a和18b。第一孔24和第二孔26可以与孔41和孔43同心，但其直径D2优选地大于孔41和孔43的直径D1。在钻孔时，使用具有大于直径D1的直径D2的钻头允许在导电层47被移除时该钻头被基板40大体上均匀地支撑，从而有助于防止钻孔期间侧向偏移，并且无需在钻孔前用填充材料填充被导电层47围绕的空隙。
腔室48可由基板40以及被电绝缘的段18a和18b形成。第一孔24、第二孔26和腔室48配合以形成最终狭槽50。在一个非唯一实施例中，该最终狭槽50可以具有以下宽长比之一：1比2；1比3；1比1.5；以及，1比1.6。在一个非唯一实施例中，最终狭槽50具有以下宽度-长度尺寸和比值之一：
最终狭槽50的长度 最终狭槽50的宽度 比值
0.30mm 0.15mm 2
0.45mm 0.15mm 3
0.30mm 0.20mm 1.5
0.40mm 0.25mm 1.6
0.75mm 0.25mm 3
0.50mm 0.25mm 2
如图2G所示，在第一孔24和第二孔26被形成在基板40中后，填充材料22(由于空气用作电介质，因此填充材料22是可选的)可以被引入到由基板40以及被电绝缘的段18a和18b形成的腔室48中。填充材料22可以通过任何合适的工艺被引入到腔室48中。例如，填充材料22可以通过具有或不具有图案的涂刷器或模版或筛网被引入到腔室48中。还可使用诸如辊、将填充材料22的加压供给引入到腔室48中的加压头、具有插设到腔室48中的针的注射器、喷墨印制、或者能够用填充材料22填充腔室48的任何其它手段的将填充材料22引入到腔室48中的其它手段。填充材料22可以位于腔室48内，以便避免形成泡或凹坑。
如果填充材料22被引入到腔室48中并且填充材料22已经固化，则可以使用研磨剂、刷子或其它类型的平整装置来平坦化基板40，以使得填充材料22的外端大体上与导电层47的外表面共面。
随后，如图2H所示，一个或多个图案板60被设置在基板40的第一表面62和/或第二表面64上。当在固化的填充材料22的表面以及被电绝缘的段18a和18b上进行镀覆时，一个或多个图案板60包括第二导电层。当表面安装接触区域重叠到基板40具有固化的填充材料22以及被电绝缘的段18a和18b的区域中时，这将是必需的。一旦该区域被镀覆至最优厚度，使基板40通过利用“剥膜-蚀刻-剥膜”(SES)线的通常被称为剥膜-蚀刻-剥膜(Sn通常用作抗蚀剂，但也可以使用其它材料)工艺的图像限定工艺。美国专利6,074,561号公开了“剥膜-蚀刻-剥膜”线的示例，其全部内容通过引用并入本文。如图2I所示，剥膜-蚀刻-剥膜工艺移除了一个或多个图案板60的多个部分、层47的多个部分、以及来自层压体/铜箔的基底铜。
随后，可以用焊接掩模、诸如ENIG(化学镀镍浸金)的表面加工等来加工基板40，从而制造印刷电路板10。焊接掩模可以是诸如光滑类型型式的任何合适的焊接掩模。
现在参考图3，根据本发明构造而成的印刷电路板的第二实施例在图3中被示出并且由一般参考标记10a指示。印刷电路板10a设置有基板12a、多个接触焊盘14a、以及多个竖向导电结构16(为了清楚起见，在图3中通过参考标记16d、16e和16f指示竖向导电结构16)。竖向导电结构16d、16e和16f中的每个的结构和功能类似。因此，在本文中仅详细描述竖向导电结构16d。竖向导电结构16d设置有至少两个电绝缘的导电段18c和18d。虽然导电段18c和18d中的每个经由迹线20a连接至间隔开的接触焊盘14a，但是导电段18c和18d也可以直接连接至接触焊盘14a。通过在导电段18c和导电段18d之间居中布置的非导电填充材料22a(不导电)使导电段18c和18d电绝缘。如下面将更详细地讨论的，导电段18c和18d通常由已经通过形成至少一个孔24a而被分开或切开的导电镀层形成。
基板12a可以是能够用于支撑电气部件、导体等的任何材料或装置。在一个优选实施例中，基板12a包括多层交错的导电路径(或迹线)和绝缘体。
接触焊盘14a可以是能够提供与诸如集成电路的外部部件的电连接或接头的任何类型的材料或装置。例如，接触焊盘14a可以是表面安装接触件、或球栅阵列接触件、或焊接掩模限定的共模接触件。取决于最优的布线和结合标准，接触焊盘14a的形状可以呈圆形、椭圆形或多边形状的形式。
竖向导电结构(V.C.S.)16d可用于传递差模或共模类型的信号，其中，导电段18c和导电段18d中的每个可以耦接至差模或共模信号的不同部分。在差分类型信号的情况中，利用传统技术的路径或并行传输两个信号将由于通路分隔信号而失真。下表示出了竖向导电结构16d的按表面面积的纵横比的示例性值。
*由于VCS元件没有直径，因此按直径的A/R不能被计算以与通孔比较，因而采用表面面积作为比较。
在实践中，为了容纳更多的导电元件，竖向导电结构16d可以比上表中列出的更长。这将产生使镀覆更加容易的更大的表面面积，更大的表面面积还使得镀覆系统更简化且产率更高，从而降低了总成本。
导电段18c和18d可以由适用于在具有或不具有外部接触焊盘时在内部迹线或导电路径与另一内部或外部导电路径或迹线之间提供电连接的任何类型的导电材料构造。通常，导电段18c和18d将由铜构造而成。然而，应当理解到，在形成导电段18c和18d时也可以使用其它材料和/或材料的合金和/或不同材料的组合。
迹线20a由诸如金或铜的导电材料构造而成。可以使用任何导电材料，只要该导电材料包括对于迹线20a的特定应用适当低的电阻并且可结构化以形成迹线20a。此外，迹线20a可以由导电材料的组合构造而成。例如，金可以被施加至诸如铜的下覆材料，并且用作保护层，从而保护下覆材料免受腐蚀。
填充材料22a用作两个导电段18c和18d之间的电介质。可以通过改变孔24a的尺寸或更改形成填充材料22a的材料来调节两个导电段18c和18d之间的电介质。
填充材料22a是可选的，其可以由相对于基板12a制造工艺和材料具有化学相容性和热相容性的材料形成，并且期望与所使用的多种镀液相容。此外，填充材料22a应当呈现足以填充小纵横比的镀覆通孔(或盲孔)的流动特性，并且具有在填充后以最小的体积变化转变、固化或转化成固体材料的能力。填充材料22a的热膨胀应与基板12a的其余部分相容。此外，填充材料22a应当对导电段18c和18d呈现良好的粘合性。
下面将会描述用于制造印刷电路板10a的两个示例性方法。
示例1
现在将参考图4A至图4I描述在基板12a(图3所示)中精确地形成竖向导电结构16d、16e和16f的所遵循的顺序步骤的一个示例。图4A示出诸如印刷电路板或柔性薄膜基板的绝缘体基板40a。如图4A所示，在绝缘体基板40a中相对于绝缘体基板40a的上表面以期望的位置和期望的角度形成至少一个孔41a。例如，孔41a能够以大体上垂直于绝缘体基板40a的上表面的角度形成。孔41a包括直径D3。可以通过使用钻孔方法形成孔41a，但是也可以使用诸如铣削、冲孔、激光钻孔、水切割、或光界定的任何传统方法。孔41a的直径D3可以是与绝缘体基板40a的其它设计要求相容的任何尺寸。在实施例中，孔41a的直径D3可以在约0.1毫米和约0.5毫米之间的范围内。绝缘体基板40a中的全部或大体上全部的开口或孔可以被同时形成，而无论开口或孔是否最终形成为如下所述的竖向导电结构16d。这避免了在间隔开的孔形成工艺与随后形成的布线图案之间发生的特别是来自公差累积的未对准，该布线图案通过使用必须与竖向导电结构16d对准的一个或多个掩模形成。由于印刷电路板的布线图案变得越来越细密，这个因素尤其重要。
此后，如图4B和图4C所示，在基板40a中形成狭槽45a，使孔41a被用于将钻头移动到基板40a中，优选地不接触基板40a。随后，该钻头可以在侧向方向上往复运动，以移除孔41a的界限外侧的材料，从而形成狭槽45a。狭槽45a的宽度W3小于孔41a的直径D3。狭槽45a以使得侧壁46a形成有周边的方式与孔41a相交。可以通过使用如在本文中描述的具有钻头的布线方法形成狭槽45a，但是也可以使用诸如铣削、冲孔、激光钻孔/切割/烧蚀、水切割、或光界定的任何传统方法。
此后，如图4D所示，添加导电种子层(未示出)，随后添加由第一导电材料形成的导电层47a，第一导电材料被沉积在基板40a和侧壁46a的表面上，以在被导电层47a围绕的基板40a中留有开口。在实施例中，第一导电材料是铜，并且可以沉积成在约2.54微米和约25微米之间的范围内的厚度、沉积成15微米和25微米之间的厚度，或者沉积成大约15微米的厚度。侧壁46a上的导电层47a可以足够厚，以提供能够经受得住在随后的部件组装和使用期间印刷电路板所受到的热波动和侵蚀性处理的稳健机械结构。对于贯通结构，厚度可以在约20微米至25微米的范围内，而对于盲结构，厚度例如可以为约15微米。
在实施例中，使用电解镀覆工艺沉积导电层47a。电解工艺可以遵循涉及直接金属化工艺或无电工艺的表面处理步骤。该表面处理步骤包括沉积使表面敏化并有助于导电层47a与侧壁46a的粘合的导电种子薄层。直接金属化包括在沉积导电层47a前在基板表面和竖向导电结构侧壁46a上沉积导电分子薄层(未示出)。导电层47a也可以是钯或铂。该工艺避免了典型的催化沉积铜，从而使该装置更经济可行。
无电表面处理工艺包括在沉积导电层47a前在基板40a和侧壁46a的表面上沉积可以是铜的导电种子薄层(未示出)至在约3微米和约20微米之间的范围内的厚度，并且在一个实施例中，沉积至在约70微米和约80微米之间的范围内的厚度。
在电解沉积前的表面处理由于导电层47a的厚度随着侧壁46a的深度增加而减小的自然趋势，会导致导电层47a在侧壁46a上非线性分布。
随后，如图4E所示，孔24a被形成在基板40a中，孔24a与孔41a同心并且也与侧壁46a和导电层47a交迭。孔24a移除侧壁46a上的导电层47a的一部分，以使得孔24a形成与导电层47a电绝缘的段18c和18d。孔24a的直径D4可以优选地大于孔41a的直径D3。在钻孔时，使用具有大于直径D3的直径D4的钻头允许在导电层47a被移除时该钻头被基板40a大体上均匀地支撑，从而有助于防止钻头在钻孔期间侧向偏移，并且无需在钻孔前用填充材料填充被导电层47a围绕的空隙。
如图4F所示，在孔24a被形成在基板40a中之后，填充材料22a可以被引入到由基板40a以及被电绝缘的段18c和18d形成的腔室48a中。填充材料22a可以通过任何合适的工艺被引入腔室到48a中。例如，填充材料22a可以通过具有或不具有图案的涂刷器或模版或筛网被引入到腔室48a中。还可使用诸如辊、将填充材料22a的加压供给引入到腔室48a中的加压头、具有插设到腔室48a中的针的注射器、喷墨印制、或者能够用填充材料22a填充腔室48a的任何其它手段的将填充材料22a引入到腔室48a中的其它手段。填充材料22a可以位于腔室48a内，以便避免形成泡或凹坑。
一旦填充材料22a被引入到腔室48a中并且填充材料22a已经固化，则可以使用研磨剂、刷子或其它类型的平整装置来平坦化基板40a，以使得填充材料22a的外端大体上与导电层47a的外表面共面。
随后，如图4G和图4H所示，一个或多个图案板60a被设置在基板40a的第一表面62a或第二表面64a上。当在固化的填充材料22a的表面以及被电绝缘的段18c和18d上进行镀覆时，一个或多个图案板(图案板可以作为面板或两者的组合来实现，这适用于所有镀覆工艺)60a包括第二导电层。当表面安装接触区域重叠到基板40a具有固化的填充材料22a以及被电绝缘的段18c和18d的区域中时，这将是必需的。一旦该区域被镀覆至最优厚度，使基板40a通过利用“剥膜-蚀刻-剥膜”(SES)线的通常被称为剥膜-蚀刻-剥膜(Sn通常用作抗蚀剂，但也可以使用其它材料)工艺的图像限定工艺。美国专利6,074,561号公开了“剥膜-蚀刻-剥膜”线的示例，其全部内容通过引用并入本文。如图4I所示，剥膜-蚀刻-剥膜工艺移除了一个或多个图案板60a的多个部分、层47a的多个部分、以及来自层压体/铜箔的基底铜。
随后，可以用焊接掩模、诸如ENIG的表面加工等来加工基板40a，从而制造印刷电路板10a。焊接掩模可以是诸如光滑类型形式的任何合适的焊接掩模。
示例2
现在将参考图5A至图5I描述在基板12a中精确地形成竖向导电结构16d、16e和16f的所遵循的顺序步骤的另一示例。图5A示出了诸如印刷电路板或柔性薄膜基板的绝缘体基板40b。如图5A和图5B所示，在绝缘体基板40b中相对于绝缘体基板40b的上表面以期望的位置和期望的角度形成至少一个狭槽45b。例如，狭槽45b能够以大体上垂直于绝缘体基板40b的上表面的角度形成。狭槽45b以使得侧壁46b形成有周边的形式被形成在基板40b中。狭槽45b包括长度L5和宽度W5。可以通过使用铣削方法形成狭槽45b，但是也可以使用诸如铣削、冲孔、激光钻孔、水切割、或光界定的任何传统方法。狭槽45b的长度L5和宽度W5可以是与绝缘体基板40b的其它设计要求相容的任何尺寸。绝缘体基板40b中的全部或大体上全部的开口或孔可以同时形成，而无论开口或孔是否最终形成为如下所述的竖向导电结构16d、16e和16f。这避免了在间隔开的孔形成工艺与随后形成的布线图案之间发生的特别是来自公差累积的未对准，该布线图案通过使用必须与竖向导电结构16对准的一个或多个掩模形成。由于印刷电路板的布线图案变得越来越细密，这个因素尤其重要。
此后，如图5C所示，添加导电种子层(未示出)，随后添加由第一导电材料形成的导电层47b，第一导电材料被沉积在基板40b和侧壁46b的表面上，以在被导电层47b围绕的基板40b中留有开口。在实施例中，第一导电材料是铜，并且可以沉积成在约2.54微米至约25微米之间的范围内的厚度、或者沉积成在大约5微米至大约25微米的范围内的厚度、或者沉积成大约15微米的厚度。侧壁46b上的导电层47b可以足够厚，以提供能够经受得住在随后的部件组装和使用期间印刷电路板所受到的热波动和侵蚀性处理的稳健机械结构。如上所述，对于贯通结构，厚度可以在约20微米至25微米的范围内，而对于盲结构，厚度例如可以为约15微米。
在实施例中，使用电解镀覆工艺沉积导电层47b。电解工艺可以遵循涉及直接金属化工艺或无电工艺的表面处理步骤。该表面处理步骤包括沉积使表面敏化并有助于导电层47b与侧壁46b的粘合的导电种子薄层。直接金属化包括在沉积导电层47b前在基板表面和竖向导电结构侧壁46b上沉积导电分子薄层(未示出)。导电层47b也可以是钯或铂。该工艺避免了典型的催化沉积铜，从而使该装置更经济可行。
无电表面处理工艺包括在沉积导电层47b前在基板40b和侧壁46b的表面上沉积可以是铜的导电种子薄层(未示出)至在约30微米和约200微米之间的范围内的厚度，并且在一个实施例中，沉积至在约70微米和约80微米之间的范围内的厚度。
在电解沉积前的表面处理使得侧壁46b上的导电层47b高度线性分布。
随后，如图5D所示，孔24a被形成在基板40b中，孔24a与侧壁46b和导电层47b交迭。孔24a移除侧壁46b上的导电层47b的一部分，以使得孔24a形成与导电层47b电绝缘的段18c和18d。孔24a的直径D6可以优选地大于狭槽45b的宽度W5。在钻孔时，使用具有大于直径W5的直径D6的钻头允许在导电层47b被移除时该钻头被基板40b大体上均匀地支撑，以帮助防止钻头在钻孔期间侧向偏移，并且无需在钻孔前用填充材料填充被导电层47b围绕的空隙。
如图5E所示，在孔24a被形成在基板40b中之后，填充材料22b可以被引入到由基板40b以及被电绝缘的段18c和18d形成的腔室48b中。填充材料22b可以通过任何合适的工艺被引入腔室到48b中。例如，填充材料22b可以通过具有或不具有图案的涂刷器或模版或筛网被引入到腔室48b中。还可使用诸如辊、将填充材料22b的加压供给引入到腔室48b中的加压头、具有插设到腔室48b中的针的注射器、喷墨印制、或者能够用填充材料22b填充腔室48b的任何其它手段的将填充材料22b引入到腔室48b中的其它手段。填充材料22b可以位于腔室48b内，以便避免形成泡或凹坑。
一旦填充材料22b被引入到腔室48b中并且填充材料22b已经固化，则可以使用研磨剂、刷子或其它类型的平整装置来平坦化基板40b，以使得填充材料22b的外端大体上与导电层47b的外表面共面。
随后，如图5F和图5G所示，一个或多个图案板60b被设置在基板40b的第一表面62b或第二表面64b上。当在固化的填充材料22b的表面以及被电绝缘的段18c和18d上进行镀覆时，一个或多个图案板60b包括第二导电层。当表面安装接触区域重叠到基板40b具有固化的填充材料22b以及被电绝缘的段18c和18d的区域中时，这将是必需的。一旦该区域被镀覆至最优厚度，使基板40b通过利用“剥膜-蚀刻-剥膜”(SES)线的剥膜-蚀刻-剥膜(Sn通常用作抗蚀剂，但也可以使用其它材料)工艺。美国专利6,074,561号公开了“剥膜-蚀刻-剥膜”线的示例，其全部内容通过引用并入本文。如图5H所示，剥膜-蚀刻-剥膜工艺移除了一个或多个图案板60b的多个部分、和层47b的多个部分。如图5G中的虚线所示，竖向导电结构42b的位于侧壁46b上的导电层47b和由导电层47b形成的边缘66b限定竖向导电结构42b的周边。
随后，可以用焊接掩模、诸如ENIG的表面加工等来加工基板40b，从而制造印刷电路板10a。焊接掩模可以是诸如光滑类型形式的任何合适的焊接掩模。
图6至图16示出了具有竖向导电结构16以及与该竖向导电结构16的导电段18中的选定多个段互连的迹线20的基板12的多种示例。图6至图16是基板12的示例的局部透视图，它们并不意图示出同一示例的多个视图。图6至图16被编号，以大体上示出元件位于图中何处，但是图6至图16中的相同的附图标记，例如16a，并不意图示出完全相同的元件。
图6是示出垂直延伸穿过示例性的多层基板12的多个层的多个VCS16a-h的局部透视图，并且VCS 16a-h的被电绝缘的导电段在三个不同的层被连接至迹线20(为了清楚起见，并非所有的迹线都被编号)。本领域技术人员将理解到，本文公开的用于形成多个VCS16a-h的技术在BGA类型部件下形成更多的布线空间以及用于将用来传输电力和接地信号的迹线20被直接定位在BGA类型部件下面的更多的空间。
图7是示例性的多层基板12的局部透视图，其中，迹线20从VCS 16a-f延伸穿过基板12的内层。
图8是基板12的局部透视图，其示出了具有多个VCS 16a-f的球栅阵列，该多个VCS16a-f具有连接至迹线20并延伸穿过多个层的被电绝缘的导电段。图8的球栅阵列可以是0.5mm球栅阵列。
图9是基板12的局部透视图，其示出了被示出为在六个竖向导电结构16a-f的填充材料22上的球栅阵列，内部迹线和多个层被省略。图9的球栅阵列可以是0.5mm的球栅阵列。
图10是基板12的局部透视图，其示出了从多个VCS 16a-h延伸的迹线20。
图11是基板12的局部透视图，其示出了在多个层从VCS 16a-f延伸的迹线20。
图12是基板12的局部透视图，迹线20在基板12的多层从VCS 16a-f延伸。
图13是基板12的另一局部透视图，迹线被电连接并在多个层从VCS 16a-d延伸。
图14是具有0.7mm球栅阵列的基板12的另一局部透视图，0.7mm球栅阵列被示出为位于多个VCS 16a-h上，迹线未被示出。
图15是示出了VCS 16a-f的具有球栅阵列的基板12的另一局部透视图，其示出了连接至迹线20并且从VCS 16a-f延伸的被电绝缘的导电段。图15的球栅阵列可以是0.7mm球栅阵列。
图16是基板12的另一局部透视图，其示出了在基板12的多个层从多个VCS 16a-k延伸的迹线20。
尽管本文已经将竖向导电结构16a-f示出并描述为贯通结构，但是应当理解到，竖向导电结构16也可以形成为盲结构、埋入结构及它们的组合。例如，图17示出了根据本发明的具有安装至一个或多个竖向导电结构110的BGA类型的部件102的电路板100的横截面图解。电路板100包括被编号为112a、112b、112c、112d、112e、112f、112g和112h的八个层112。
一个或多个竖向导电结构110可以被构造为类似于上述的竖向导电结构16，不同的是当在基板12中形成最终狭槽50时，最终狭槽50被形成有延伸穿过基板12的第一数量的层的最终狭槽50的第一区域、以及延伸穿过基板12的第二数量的层的最终狭槽50的第二区域，并且第一数量的层与第二数量的层不同。在某些情况中，基板具有N层，在本示例中为八层，并且第一数量的层可以等于N层。在这种情况中，第一区域将延伸穿过整个基板12。
例如，如图所示，竖向导电结构110可以包括七个区域120、122、124、126、128、130和132。区域120、122、124、126、128、130和132中的每个具有延伸至电路板100内的预选深度的一个或多个导电段116(为了清楚起见，仅对少数几个进行编号)，该预选深度可以与一个或多个导电段116在其它区域120、122、124、126、128、130和132中延伸至的深度相同或不同。例如，区域120包括延伸(穿过层112a和112b)至与区域132中的五个导电段116同一深度的五个导电段116，即，该五个导电段116通过电路板100的两个层，并且具有与传统盲孔相同的功能。另外，区域122中的导电段116仅延伸穿过电路板100的单个层，并且具有与盲孔相同的功能。区域126中的导电段116延伸贯通电路板100，并且具有与传统贯通通路相同的功能。此外，在形成导电段116前，形成贯通电路板100的狭槽增强了流体流入狭槽的能力，从而有助于形成上文参考图2D、图4D和图5E所述的导电层47、47a和47b。电路板100能够以上述方式被形成，以便使用控制深度铣削(即，在不同深度铣削)加工电路板10来形成腔室，随后对腔室进行镀覆，而后使腔室经受分隔钻孔、铣削或其它操作，以移除导电层的预选部分，从而形成导电段116，并且移除狭槽的底部的任何导电材料或抗蚀剂，以使导电段116电绝缘。
图18和图19示出了根据本公开构造而成的具有竖向导电结构136a(图18)和136b(图19)的多层电路板的基板134的其它实施例。竖向导电结构136a和136b包括在侧壁139a和139b上延伸的多个迹线138a-1、138a-2、138b-1和138b-2。如图所示，迹线138a-1和138a-2具有在侧壁139a上竖直延伸的两个第一部分140a-1和140a-2、以及在侧壁139a上水平延伸的一个第二部分141a-1和141a-2。迹线138b-1和138b-2以彼此不平行的方式在侧壁139b上延伸，并且相对于基板134的上表面142也呈非90度的角度。迹线138a-1、138a-2、138b-1和138b-2的构造被以举例的方式示出，但是应当理解到，迹线138a-1、138a-2、138b-1和138b-2可以具有包括与在基板134内部或外部的迹线(未示出)连接的线性部分、弧形部分、以及线性部分和弧形部分的组合的多种形状。竖向导电结构136a(图18)和136b(图19)被示出为通孔结构，但是竖向导电结构136a(图18)和136b(图19)也可以被构造为盲结构。
图20和图21示出的是用于形成迹线138a-1、138a-2、138b-1和138b-2的示例性方法。如上所述，可以通过在基板134内形成狭槽143a并随后将导电材料143b的镀层施加至狭槽143a的侧壁139a和139b上来形成竖向导电结构136a和136b。如上所述，导电材料143b例如可以是金或铜。随后，将具有轴杆145a和切割端145b的铣刀144布置到狭槽143a中。切割端145b向外延伸超出轴145a的周边，使得切割端145b能够接合并切割导电材料143b的预定部分，以移除导电材料143b的不期望部分，从而形成迹线138a-1、138a-2、138b-1和138b-2。切割端145b可以具有诸如所示的球形的任何合适的形状。铣刀144可以被连接至计算机化引导系统(未示出)，计算机化引导系统具有马达、机械结构和引导器，用于在例如沿着X轴、Y轴和Z轴的至少三个不同方向上旋转、支撑和移动铣刀144，以将切割端145b与导电材料143b接合，以便移除导电材料143b的不期望部分。在本示例中，狭槽143a具有纵向轴线147a以及垂直于纵向轴线147a延伸的侧向轴线147b。纵向轴线147a可以与计算机化引导系统的Y轴对准，侧向轴线147b可与计算机化引导系统的X轴对准，并且计算机化引导系统的Z轴可以垂直于上表面142。在另一实施例中，可以使用成像工艺移除竖向导电结构136a和136b的预定部分，以形成迹线138a-1、138a-2、138b-1和138b-2。在本实施例中，竖向导电结构136a和136b镀覆有正型或负型光刻胶(光致抗蚀剂)材料。此后，将光刻胶材料的预定部分曝光，并且随后使用蚀刻工艺移除竖向导电结构136a和136b的不期望部分，以形成迹线138a-1、138a-2、138b-1和138b-2。
可以通过使用连接至光纤端头(未示出)并通过光纤端头发射光的激光使光刻胶材料的预定部分曝光。光纤端头可被确定尺寸和构造成定位在狭槽143a中并且能够沿多个轴线旋转和/或移动，诸如两个、三个、四个、五个或更多个轴线。光纤端头可以被连接至计算机化引导系统，计算机化引导系统具有马达、机械结构和引导器，用于在例如沿着X轴、Y轴和Z轴的至少三个不同方向上旋转、支撑和移动光纤端头，以将光纤端头布置到狭槽143a中并且将由光纤端头发射的光瞄准到光刻胶材料的期望和/或不期望的部分上，以便允许随后的蚀刻工艺，从而移除导电材料143b的不期望部分。
在形成迹线138a-1、138a-2、138b-1和138b-2后，可以对狭槽143a进行填充和遮盖。
图22是根据本发明构造的具有竖向导电结构150的基板148的另一示例的横截面图，其中，竖向导电结构150被构造成具有底部152的盲结构。底部152由介电材料构造，以便使竖向导电结构150的第一导电段154与第二导电段156电绝缘。竖向导电结构150能够以类似于构造如上所述竖向导电结构16的方式被构造，并通过进一步的工艺步骤来避免用导电材料镀覆底部152或者从底部152完全移除导电材料。可以通过成像工艺使用光纤端头从底部152移除导电材料，其中，光刻胶被施加至底部152上的导电材料，使用诸如通过光纤端头发射光的激光器的任何合适的光源和蚀刻工艺使光刻胶曝光。竖向导电结构150还包括支撑第一导电段154和第二导电段156的侧壁158。
图23是图22所示的基板148和竖向导电结构150的横截面图，竖向导电结构150内具有填充材料160，印刷电路板材料的一个或多个层162遮盖竖向导电结构150，使得图23的竖向导电结构150呈埋入构型。
图24是根据本发明构造的具有竖向导电结构184的基板183的另一示例的俯视平面图，其中，竖向导电结构184被构造成具有底部185和侧壁186的盲结构，侧壁186被部分地涂覆有导电材料，以形成第一导电段192、第二导电段194、第三导电段200以及第四导电段202。在本示例中，侧壁186被成形为曲棍形的形式，然而应当理解到，侧壁186可以也被形成为包括如上所述的细长线性狭槽、十字形、弯曲、弧形或圆环形状的许多形状。
图25a至图25e是根据上述实施例构造的印刷电路板300的另一示例的局部透视图，其中，印刷电路板300具有竖向导电结构302，竖向导电结构302包括具有导电段306、308、310、312、314、316和318的若干个盲结构，导电段306、308和314在印刷电路板300内通到与导电段310、312、316和318不同的深度。竖向导电结构302还包括具有导电段319的贯通结构。如上所述，导电段306、308、310、312、314、316和318可以由诸如铜、银或金的任何合适的导电材料构造而成。印刷电路板300包括第一侧330、以及与第一侧330相反的第二侧332。印刷电路板300还包括在第一侧330和第二侧332之间延伸的多个迹线340a、340b、340c、340d、340e、340f、340g、340h、340i和340j。迹线340a、340b、340c、340d、340e、340f、340g、340h、340i和340j可以由如上所述的诸如铜、银或金的任何合适的导电材料制成。导电段308被电连接至迹线340a，导电段310被电连接至迹线340b，且导电段312被电连接至迹线340c。迹线340d-340i与导电段306、308、310、312、314、316和319电绝缘。
导电段306、308、310、312、314、316与第一侧330相交并从第一侧330延伸，并且在与第二侧332相交前终止。导电段319与第一侧330及第二侧332都相交并且在第一侧330和第二侧332之间延伸。可选地，填充材料可以位于相邻成对的导电段306、308、310、312、314、316和319之间，以提供用于接触焊盘的结构支撑，并且有助于使导电段306、308、310、312、314、316和319电绝缘。
现在参考图26至图28，在一个实施例中，根据本文公开的实施例构造而成的印刷电路板可以具有多个导电结构16，该导电结构16具有一种或多种构型。在一个实施例中，印刷电路板具有包括一个或多个盲结构404的竖向导电结构402，该一个或多个盲结构404具有一个或多个导电段418，诸如导电段418a、418b、418c、418d和418e。导电段418a、418b、418c、418d和418e可延伸至印刷电路板内的一个或多个不同深度，从而到达印刷电路板内的一个或多个不同层。在一个实施例中，导电段418a-418e与电路板的第一侧相交并从该第一侧延伸，并且在与该电路板的第二侧相交之前终止。在一个实施例中，盲结构404是阶梯形盲结构404a，其中至少两个导电元件418延伸至印刷电路板内的不同深度。
在一个实施例中，盲结构404和/或阶梯形盲结构404a的导电段418a-418e中的一个或多个与电路板的第一侧相交并从该第一侧延伸到与该电路板的第二侧相交(例如，通过增强竖向导电结构402的流体交换来改进镀覆能力)。
虽然在图示中出于示例性目的示出了延伸至不同深度的五个导电段418a-418e，但应理解到，可以使用延伸至更大或更小的深度和/或延伸到与电路板的第二侧相交的更多或更少的导电段418。
如本公开所述，盲结构404可形成有一个或多个狭槽445(例如，如图32至图34所示的狭槽和/或如图2F所示的最终狭槽50)。狭槽445的深度影响导电层47在狭槽445中的施加。导电层47可被施加到的深度至少部分地基于狭槽445尺寸的宽长比，较宽的狭槽445大体上允许更大的施加深度。因此，基于狭槽的盲结构可以比基于圆孔的盲结构更深，同时保持将导电层47施加到该结构的能力。
如图27所示，在一个实施例中，导电段418a-418e中的一个或多个各自具有第一侧420、第二侧422以及底板424，该底板424在第一侧420和第二侧422之间并且将第一侧420和第二侧422电连接，使得导电层47从第一侧420到第二侧422大体上连续。在一个实施例中，如图28所示，导电段418a-418e的第一侧420和第二侧422中的一个或多个被断开(电绝缘)。在这种情况下，例如，导电层47的至少一部分可以从导电段418的底板424移除，使得导电层47不再将第一侧420和第二侧422连接。
返回到图26，电路板还可包括具有一个或多个导电段418f的一个或多个贯通结构406。导电段418f与第一侧和第二侧相交，并且还在第一侧和第二侧之间延伸。在一个实施例中，贯通结构406可以与盲结构404和/或阶梯形盲结构404a分隔。在一个实施例中，贯通结构406可连接至盲结构404和/或阶梯形盲结构404a。
导电段418a-418f可以如上所述地由诸如铜、银或金的任何合适的导电材料(或多种导电材料)构造而成。该印刷电路板还包括在电路板内延伸的多个迹线440。迹线440可以如上所述地由诸如铜、银或金的任何合适的导电材料(或多种导电材料)制成。导电段418a-418f可以电连接至迹线440中的一个或多个迹线，并且与迹线440中的另外一个或多个迹线电绝缘。
可选地，填充材料可被定位在相邻对的导电段418a-418f之间，以给接触焊盘提供结构支撑，并且还帮助电绝缘导电段418a-418f。
应理解到，除了示例性实施例中所示的结构以外，竖向导电结构402还可以具有其它结构，以至少部分地基于参考电压(电源和接地)和信号来适应球栅阵列(BGA)中所需的引脚分配。
在一个实施例中，如图29和图30所示，可以使用一个或多个阶梯形盲结构404a、一个或多个盲结构404和/或一个或多个贯通结构406的组合。例如，电路板可以具有被定位在两个第一盲结构404之间的一个阶梯形盲结构404a，该两个第一盲结构404具有延伸至第一深度的导电元件418，该两个第一盲结构404被定位在两个第二盲结构404之间，该两个第二盲结构404具有延伸至与第一深度不同的第二深度的导电元件418。第二深度可以大于第一深度。第一盲结构404和第二盲结构404可以平行。电路板还可以具有一个或多个贯通结构406。通过这种方式，可以使用电路板内的在阶梯形盲结构404a和具有延伸至第一深度的导电元件418的两个第一盲结构404下面并与其相邻的布线空间来对迹线440进行布线。
在一个实施例中，如图31所示，可以使用两个或更多个阶梯形盲结构404a的组合。在该非唯一示例中，第一阶梯形盲结构404a从电路板的第一侧下降，而第二阶梯形盲结构404a从该电路板的第二侧下降，与第一阶梯形盲结构404a相反并与其对准。图31所示的构型使得能增加电路板中的部件密度。在电路板两侧上的电路随后可以彼此独立，但也可以通过连接第一第二阶梯形盲结构和第二阶梯形盲结构404a(例如，通过使用导电结构16中的通孔或埋孔或贯通连接)而连接。
现在将参考图32至图34描述导电结构16的进一步变型，以及用于制造该导电结构16的方法。应理解到，这些变型可用于本文先前关于图1和图3描述的任何电路板10、10a，并且可以用于其它电路板。如图32所示，在一个实施例中，可以在绝缘体基板40中相对于绝缘体基板40的上表面以期望的位置和期望的角度形成孔41。例如，孔41能够以大体上垂直于绝缘体基板40的上表面的角度形成。
可以通过使用钻孔方法形成孔41，但是也可以使用诸如铣削、冲孔、激光钻孔、水切割或光界定的任何传统方法。孔41的直径D1可以是与绝缘体基板40的其它设计要求相容的任何尺寸。在一个实施例中，孔41的直径D1可以在约0.05毫米和约0.5毫米之间的范围内。在一些实施例中，孔41的直径D1可以在约0.1毫米和约0.5毫米之间的范围内。
随后，通过在基板40中形成始于孔441中的狭槽445来移除绝缘体基板40的材料的至少一部分。狭槽445具有周边侧壁446。狭槽445的宽度W可以大体上等于孔41的直径D1。狭槽445可以具有倒圆的端部，该倒圆的端部的直径大体上等于孔41的直径D1。在一个实施例中，倒圆的端部中的一个是通过形成孔41所产生的半圆。在一个实施例中，两个孔41被彼此间隔开地形成，并且狭槽445被形成在两个孔41之间，并且其中一个孔41延伸至另一个孔41。
狭槽445可以具有在侧壁446的基部的底板424a(未示出)。在一个实施例中，底板424a是倾斜的。底板424a的较大角度增强了插设到狭槽445中的材料的流体交换和流动。
可以通过使用平直铣刀(具有或不具有端铣)来形成狭槽445，但也可以使用任何的传统方法，诸如钻孔、布线、铣削、冲孔、激光钻孔/切割/烧蚀、水切割或光界定。
此后，添加导电种子层(未示出)，随后添加由第一导电材料形成的导电层447，该第一导电材料被沉积在基板40和侧壁446的表面上，以在被导电层447围绕的基板40中留有开口。在一个实施例中，第一导电材料是铜，并且可以沉积成在约2.54微米和约25微米之间的范围内的厚度、沉积成大于大约5微米的厚度、沉积成大约15至25微米的厚度。例如，对于贯通结构，该厚度可以在约20至25微米的范围内，而对于盲结构，该厚度可以为约15微米。侧壁446上的导电层447可以足够厚，以提供能够经受得住在随后的部件组装和使用期间印刷电路板所受到的热波动和侵蚀性处理的稳健机械结构。
在一个实施例中，使用电解镀覆工艺来沉积导电层447。电解工艺可以遵循涉及直接金属化工艺或无电工艺的表面处理步骤。该表面处理步骤包括沉积使表面敏化并有助于导电层447与侧壁46的粘合的导电种子薄层。直接金属化包括在沉积导电层447前在基板表面和竖向导电结构的狭槽445的侧壁446上沉积导电分子薄层(未示出)。导电层447也可以是钯或铂。该工艺避免了典型的催化沉积铜，从而使该装置更经济可行。
无电表面处理工艺包括在沉积导电层447前在基板40和侧壁446的表面上沉积可以是铜的导电种子薄层(未示出)至在约30微米和约200微米之间的范围内的厚度，并且在一个实施例中，沉积至在约70微米和约80微米之间的范围内的厚度。
在电解沉积前的表面处理由于导电层447的厚度随着侧壁446的深度增加而减小的自然趋势，会导致导电层447在侧壁446上非线性分布。
随后，在绝缘体基板40的侧壁446内形成一个或多个长椭圆形孔，其在下文被称为横切狭槽448。在一个实施例中，横切狭槽448用平直铣刀(未示出)铣削，但是应理解到，可以使用冲孔、激光钻孔、水切割或钻孔形成横切狭槽448。铣刀/铣削刀具被确定尺寸和构造成定位在狭槽445中，并且能够沿着多个轴线旋转和/或移动，诸如两个、三个、四个、五个或更多个轴线。
在一个实施例中，具有小于狭槽445宽度的直径的铣削刀具被降下到狭槽445中，并且铰接运动通过导电层447的第一部分进入绝缘体基板40的侧壁446的第一部分内，从而移除导电层447的第一部分。在一个实施例中，铣削刀具可以铰接运动跨越狭槽445的宽度到侧壁446的第二部分内。
该一个或多个横切狭槽448和狭槽445配合，以形成被电绝缘的导电段18。在一个实施例中，横切狭槽448延伸至绝缘体基板40内以可破坏绝缘体基板40中的纵向丝物(strands)的量，该纵向股线在未中断时允许导电段18之间的电桥接(被称为导电性阳极丝效应)。在一个非唯一示例中，横切狭槽延伸至绝缘体基板40内的量等于或大于大约0.1毫米。
在一个实施例中，如图32所示，一个或多个横切狭槽448的长度跨越狭槽445大体上垂直延伸。在一个实施例中，一个或多个横切狭槽448是沿着狭槽445的长度彼此间隔开的两个或更多个横切狭槽448。在一个实施例中，该两个或更多个横切狭槽448沿着狭槽445的长度大体上等距地彼此间隔开。
在一个实施例中，如图33所示，该一个或多个横切狭槽448大体上垂直于狭槽445形成，但没有延伸跨越狭槽445。例如，在该实施例中，铣削刀具可以被降下到狭槽445内并铰接运动跨越狭槽445的宽度，通过导电层47进入到绝缘体基板40的侧壁446中。随后，铣削刀具可以铰接运动返回到狭槽445中，沿着狭槽445的长度偏移，而后沿着狭槽445的长度在不同位置处再次铰接运动跨越狭槽445的宽度，通过导电层47进入到绝缘体基板40的侧壁446中。在一个实施例中，一个或多个横切狭槽448是配合以在两个或更多个竖直导电段18之间形成交错偏移部的两个或更多个横切狭槽448。
在一个实施例中，如图34所示，该一个或多个横切狭槽448可以相对于狭槽445成非90度角定位。
在一个实施例中，钻头在绝缘体基板40中靠近狭槽445形成一个或多个孔，随后该铣削刀具在钻出的孔中启动，而后铰接运动到狭槽445中和/或铰接运动跨越狭槽445的宽度。
现在将参考图35至图40描述导电结构16在电路板上的设置，诸如面阵型部件(例如，球栅阵列)。如图35所示，导电结构可以在电路板上(跨越宽度和长度)呈正交图案布置。根据本公开的发明构思，如图36至图40所示，竖向导电结构16中的一个或多个可以相对于电路板10b对角地对准。对角设置可以加宽布线通道，从而实现更高的效率。例如，将导电结构16定位成大约45度的角度，所形成的布线通道比正交设置的结构宽两倍的根号2倍(即，大约2.8倍)。对角设置能允许每个通道更多的信号，或者允许在迹线40之间更多的空间(迹线40仅少量被标记出于清晰的目的)，并且允许功率/接地平面更多的空间。
在一个实施例中，如图37所示，导电结构16的对角设置被示出有0.5毫米节距球栅阵列(也被称为BGA)10c。在一个实施例中，可以相对于电路板(例如BGA)上的焊盘对角地形成该导电结构16。在一个实施例中，导电结构16可以间隔开，使得平行的对角导电结构16间隔开比正交设置导电结构16更大的距离。当以45度角被设置时，导电结构16之间的距离等于2*(BGA节距)*(根号2)。
如图39所示，导电结构16的对角设置被示出有0.4毫米节距的BGA10d。在一个实施例中，对于这种BGA 10d，迹线宽度和间距可以是0.040毫米(每个通道八个迹线)。在一个实施例中，对角导电结构16的狭槽45、445的宽度可以是大约0.25毫米。
如图40所示，导电结构16的对角设置被示出有0.35毫米节距的BGA10e。在一个实施例中，对于这种BGA 10e，迹线宽度和间距可以是0.040毫米(每个通道七个迹线)。在一个实施例中，对角导电结构16的狭槽45、445的宽度可以是大约0.20毫米。
当然，将会认识到，导电结构16的对角设置以及对角导电结构16的狭槽45、445的宽度可以根据电路板的类型和结构而变化。
现在将参考图41至图43描述导电结构16的其它变型，以及制造导电结构16的方法。应理解到，这些变型可用于本文中先前关于图1和图3描述的任何电路板10、10a，并且可以用于其它电路板。图41所示的是根据本公开构造而成的电路板500的局部透视图，其中，为了更清楚地示出其它部件，填充材料(以下讨论)未被示出。电路板500设置有基板502，该基板502具有第一侧504、第二侧506以及从第一侧504延伸至第二侧506的至少一个屏蔽式竖向导电结构508，即贯通结构。应理解到，这种屏蔽式竖向导电结构508也可以被构造成盲构型或埋入构型。
基板502可以是能够用于支撑电气部件、导体等的任何材料或装置。在一个优选实施例中，基板502包括多层交错的导电路径(或迹线)和绝缘体。
印刷电路板500还可设置有如本文所讨论的多个接触焊盘以及一个或多个迹线(未示出)。屏蔽式竖向导电结构508设置有至少两个间隔开并且电绝缘的导电段518a和518b，在所示出的示例中，屏蔽式竖向导电结构508设置有六个电绝缘的导电段518a-f。虽然导电段518a-f中的每个可以经由迹线(未示出)连接至间隔开的接触焊盘、部件(未示出)等，但是导电段518a-f也可以直接连接至接触焊盘。导电段518a-f通过在导电段518a-f之间居中布置的非导电填充材料522(未在图41中示出，但图43中示出)电绝缘。如以下将更详细地讨论的，导电段518a和518b通常由已经如上所述地被分开或切开的连续导电镀层形成。
屏蔽式竖向导电结构508设置有竖向导电结构528以及至少一个电磁屏蔽部530，该至少一个电磁屏蔽部530被定位在导电段518a-f中的至少两个之间。竖向导电结构528可以在结构上与本文所述的竖向导电结构16、110、136a、136b、150和184相同(并且与本文所述的竖向导电结构16、110、136a、136b、150和184相同地制成)。电磁屏蔽部530用于通过利用由导电或磁性材料制成的屏障阻挡电磁场来减小在由竖向导电结构528所包围的空间中的电磁场。在这种情况下，电磁屏蔽部530被设计成减小从第一组导电段518a-f到第二组导电段518a-f的不期望电容、电感或导电耦合。在图41中，竖向接触件518b连接至屏蔽件530。在图41中，屏蔽基本在竖向接触件518c和518d之间起作用。在该示例中，第一组包括导电段518c，而第二组包括导电段518d。电磁屏蔽部530没有在导电段518a和518f之间延伸。因此，导电段518a和518f未被相对彼此屏蔽。
电磁屏蔽部530可被定位在用于形成竖向导电结构528的狭槽(在图43中用虚线示出)的边界540内。在一些实施例中，电磁屏蔽部530完全定位在边界540内。而在其它实施例中，电磁屏蔽部530可以延伸超出该边界540。或者，换言之，电磁屏蔽部530可以具有被定位在边界540内的第一部分以及被定位在边界540以外的第二部分。
竖向导电结构528的边界540具有长度544和宽度546。电磁屏蔽部530还设置有长度548和宽度550。当电磁屏蔽部530如图43所示完全位于边界540内时，长度548小于长度544，并且宽度550小于宽度546。当电磁屏蔽部530延伸超出边界540时，长度548可以大于长度544和/或宽度550可以大于宽度546。
在一些实施例中，电磁屏蔽部530与导电段518a-f电绝缘。电绝缘可通过多种方式实现，诸如通过使非导电填充材料522定位在电磁屏蔽部530和导电段518a-f之间。
在所示示例中，电磁屏蔽部530与导电段518a-f同延以使导电段518a-f彼此屏蔽。例如，导电段518a-f中的每个具有第一端560和第二端562(为了清楚起见，仅导电段518a已用附图标记560和562标记)。电磁屏蔽部530设置有第一端564和第二端566。电磁屏蔽部530的第一端564可以被定位成与导电段518a-f的第一端560共面，电磁屏蔽部530的第二端566可以被定位成与导电段518a-f的第二端562共面。在一些实施例中，电磁屏蔽部530延伸超出第一端560和/或第二端562，以提供额外的屏蔽能力。例如，当电磁屏蔽部530呈贯通构型并且导电段518a-f呈埋入结构和/或盲构型时，这可以实现。
在图41所描绘的电磁屏蔽部530的示例中，电磁屏蔽部530在大致线性的方向上延伸。然而，应理解到，电磁屏蔽部530可以设置有多种形状，包括十字形、a+形、T形等，从而将导电段518a-f的一个或多个导电段与导电段518a-f中的其它一个或多个导电段彼此屏蔽。
电磁屏蔽部530可如下构造而成。在已经形成竖向导电结构528并且狭槽已经填充有非导电填充材料522后，通过在边界540内形成第二狭槽570，该非导电填充材料522的至少一部分被移除，并且进行电镀。第二狭槽570具有周边侧壁572，并且可以平行于用于形成竖向导电结构528的狭槽的边界540延伸。第二狭槽570可以具有宽度550，并且也可以具有倒圆的端部。在一个实施例中，第二狭槽570的端部可以通过垂直于第一侧504钻孔来形成，并且第二狭槽570的其余部分可以通过在第二狭槽570的端部之间往复移动铣刀来移除。在本实施例中，两个孔彼此间隔开地形成，并且第二狭槽570在两个孔之间形成，并且从其中一个孔延伸至另一个孔。
当成第二狭槽570被形成为盲构型时，第二狭槽570可以具有底板(未示出)。
可通过使用平直铣刀(具有或不具有端铣)形成第二狭槽570，但也可以使用任何的传统方法，诸如钻孔、布线、铣削、冲孔、激光钻孔/切割/烧蚀、水切割或光界定，或者放电加工。
此后，基板502的界定第二狭槽570的周边侧壁572可被镀覆，以形成电磁屏蔽部530。如上所述，这可以通过提供导电种子层(未示出)，随后增加导电层来实现。电磁屏蔽部530优选地是连续导电层。在其它实施例中，第二狭槽570可以填充有导电材料，以形成电磁屏蔽部530。在一个实施例中，导电层是铜，并且可以在周边侧壁572上沉积成在约2.54微米和约25微米之间的范围内的厚度、沉积成大于大约5微米的厚度、沉积成大约15至25微米的厚度。例如，对于贯通结构，该厚度可以在约20至25微米的范围内，而对于盲结构，该厚度可以为约15微米。电磁屏蔽部530可以足够厚，以提供能够经受得住在随后的部件组装和使用期间印刷电路板所受到的热波动和侵蚀性处理的稳健机械结构。
在一个实施例中，使用电解镀覆工艺沉积形成电磁屏蔽部530的导电层。电解工艺可以遵循涉及直接金属化工艺或无电工艺的表面处理步骤。镀层可以是导电材料，诸如银或铜膏。
表面处理步骤包括沉积使表面敏化并有助于电磁屏蔽部530与周边侧壁5的粘合的导电种子薄层。直接金属化包括在沉积电磁屏蔽部530前在基板表面和第二狭槽570的侧壁上沉积导电分子薄层(未示出)。电磁屏蔽部530也可以是钯或铂。该工艺避免了典型的催化沉积铜，从而使该装置更经济可行。
无电表面处理工艺包括在沉积电磁屏蔽部530前在侧壁的表面上沉积可以是铜的导电种子薄层(未示出)至在约30微米和约200微米之间的范围内的厚度，并且在一个实施例中，沉积至在约70微米和约80微米之间的范围内的厚度。
在电解沉积前的表面处理由于电磁屏蔽部530的厚度随着侧壁的深度增加而减小的自然趋势，会导致电磁屏蔽部530在周边侧壁572上非线性分布。
电磁屏蔽部530优选为连续的导电材料层。在形成后，电磁屏蔽部530优选地不被分隔成导电段。在一些实施例中，电磁屏蔽部530可以连接至诸如接地的基准电压。进一步地，在一些实施例中，在形成电磁屏蔽部530之后，第二狭槽570可以填充有导电或非导电填充材料，诸如导电膏或聚合物。在这些实施例中，填充材料可以接合电磁屏蔽部530。此外，电磁屏蔽部530用作屏蔽和信号传导元件。将电磁屏蔽部530设置在用于形成竖向导电结构528的狭槽(在图43中用虚线示出)的边界540内产生了用于竖直迹线518(c、d、e)的电容和电感结构。可以改变电磁屏蔽部530到竖直迹线(c、d、e)的距离，以将竖直迹线(c、d、e)的阻抗调整到所需值。
应当进一步理解到，虽然本文所讨论的竖向导电结构被示出为线性或直线结构，但是其也可以是弯曲的、弧形的、或支持本设计的任何其它形状。
从前面的描述可以理解到，在不脱离本发明的真实精神的情况下，可以对本发明的优选和替代实施例做出多种修改和改变。例如，本发明的实施例可以与高密度互连(HDI)技术相结合。由于标准PCB技术已知了竖向导电结构被形成为通孔、盲孔和/或埋孔的许多不同的结构，则竖向导电结构16、110、136a、136b、150和184也能够如此。因此，本文所描述的工艺可以与包括但不限于将无源部件和/或有源部件嵌入到PCB中的已知的PCB技术、以及多个顺序/高密度互连积层结构结合使用。可以将使用通孔或任何埋孔和盲孔/微孔的任何顺序或高密度互连结构变成使用竖向导电结构16、110、136a、136b、150和184的结构。此外，本文所描述的用于形成竖向导电结构16、110、136a、136b、150和184的工艺可用于构造单芯片模块、多芯片模块以及包括背平面和中间平面的印刷电路板。
从上面的描述中可以清楚地得出，本文所公开和要求保护的发明构思很好地适用于实现本文所提及目的并获得本文所提及和本发明中固有的优点。虽然已经为了本公开的目的而描述了本发明构思的示例性实施例，但是应当理解到，在所公开的发明构思的精神内和/或如所附权利要求中所限定，可以进行本领域技术人员容易想到的许多改变。

Claims (14)

1.一种用于制造印刷电路板的方法，包括以下步骤：
在具有至少三个层的基板中形成狭槽，所述狭槽延伸穿过所述层中的至少两个层，所述狭槽具有长度和宽度，所述狭槽的所述长度大于所述宽度；
用导电层涂覆所述基板的围绕所述狭槽的侧壁；
将所述导电层分隔成沿着所述基板的所述侧壁电绝缘的至少两段。
2.根据权利要求1所述的方法，其特征在于，将所述导电层分隔成电绝缘的至少两段的步骤被进一步限定为通过移除所述导电层和所述基板的第一部分以及所述导电层和所述基板的第二部分来形成至少一个横切狭槽。
3.根据权利要求2所述的方法，其特征在于，所述第一部分和所述第二部分对准并且位于所述狭槽的相反两侧上。
4.根据权利要求2所述的方法，其特征在于，所述第一部分和所述第二部分沿着所述狭槽的所述长度间隔开。
5.根据权利要求1所述的方法，其特征在于，将所述导电层分隔成电绝缘的至少两段的步骤被进一步限定为将直径小于所述狭槽的工具定位到所述狭槽中，以便在所述工具被定位在所述狭槽内时避免与所述导电镀层接触，以及将所述工具移动到所述导电镀层和侧壁中，以形成将所述导电层分隔成至少两段的至少一个横切狭槽。
6.根据权利要求1所述的方法，其特征在于，形成所述狭槽的步骤包括形成所述狭槽的至少一部分以避免所述狭槽延伸穿过所述层中的至少一个层，从而形成所述狭槽的底板，并且进一步包括用所述导电层镀覆所述狭槽的底板以使得所述导电层在所述狭槽的第一侧和所述狭槽的第二侧之间连续的步骤，其中，分隔所述导电层的步骤被进一步限定为移除所述导电层和所述基板的在所述狭槽的底板上的一部分。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括以下步骤：用非导电填充材料填充所述第一狭槽；以及在位于所述两段之间的非导电填充材料内形成电磁屏蔽部。
8.根据权利要求7所述的方法，其特征在于，所述狭槽是第一狭槽，形成所述电磁屏蔽部被进一步限定为在所述非导电填充材料内形成第二狭槽，并且将导电材料定位在所述第二狭槽内以形成所述电磁屏蔽部。
9.根据权利要求8所述的方法，其特征在于，将所述导电材料定位在所述第二狭槽内被进一步限定为用导电材料镀覆形成所述第二狭槽的边界的周边侧壁。
10.根据权利要求8所述的方法，其特征在于，将所述导电材料定位在所述第二狭槽内被进一步限定为用导电材料填充所述第二狭槽。
11.根据权利要求10所述的方法，其特征在于，所述导电材料是导电膏。
12.一种用于制造印刷电路板的方法，包括以下步骤：
在具有至少三个层的基板内形成多个相邻定位且间隔开的竖向导电结构，所述竖向导电结构的长度大于宽度，所述竖向导电结构延伸穿过所述层中的至少两个层，使得所述基板的在所述竖向导电结构上方或下方的布线部分没有所述竖向导电结构；以及
将所述竖向导电结构中的一个的至少一个导电元件连接至在所述基板的所述布线部分内延伸的迹线。
13.根据权利要求12所述的方法，其特征在于，所述长度至少是所述宽度的三倍。
14.一种用于制造印刷电路板的方法，包括以下步骤：
在具有至少三个层的基板中形成至少第一阶梯形竖向导电盲结构和第二阶梯形竖向导电盲结构的组合，所述基板具有第一侧以及相反的第二侧，所述第一阶梯形竖向导电结构从所述基板的第一侧下降，而所述第二阶梯形竖向导电结构从所述基板的第二侧下降，使得所述第一阶梯形竖向导电结构和所述第二阶梯形竖向导电结构相反并且对准，所述第一阶梯形竖向导电盲结构包括被绝缘的多个第一导电段，至少一个所述第一导电段具有第一长度，而另一个所述第一导电段具有大于所述第一长度的第二长度，所述第二阶梯形竖向导电盲结构包括被绝缘的多个第二导电段，所述第二导电段中的至少一个具有第三长度，而另一个所述第二导电段具有大于所述第三长度的第四长度；具有所述第一长度的所述第一导电段与具有所述第四长度的所述第二导电段相邻并且相对地定位。
CN201780064457.0A 2016-08-19 2017-08-21 用于制造印刷电路板的方法 Active CN109845413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210670472.2A CN114980523A (zh) 2016-08-19 2017-08-21 用于制造印刷电路板的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662377195P 2016-08-19 2016-08-19
US62/377,195 2016-08-19
PCT/US2017/047860 WO2018035536A2 (en) 2016-08-19 2017-08-21 Method for producing a printed circuit board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210670472.2A Division CN114980523A (zh) 2016-08-19 2017-08-21 用于制造印刷电路板的方法

Publications (2)

Publication Number Publication Date
CN109845413A true CN109845413A (zh) 2019-06-04
CN109845413B CN109845413B (zh) 2022-07-05

Family

ID=61190889

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210670472.2A Pending CN114980523A (zh) 2016-08-19 2017-08-21 用于制造印刷电路板的方法
CN201780064457.0A Active CN109845413B (zh) 2016-08-19 2017-08-21 用于制造印刷电路板的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210670472.2A Pending CN114980523A (zh) 2016-08-19 2017-08-21 用于制造印刷电路板的方法

Country Status (4)

Country Link
US (2) US11357105B2 (zh)
EP (1) EP3501241A4 (zh)
CN (2) CN114980523A (zh)
WO (1) WO2018035536A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023236427A1 (zh) * 2022-06-06 2023-12-14 北京梦之墨科技有限公司 一种电子结构及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
CN111182733A (zh) * 2020-01-16 2020-05-19 深圳市志金电子有限公司 具有侧壁线路的线路板制造工艺以及线路板制造工艺
WO2021230216A1 (ja) * 2020-05-13 2021-11-18 住友電工プリントサーキット株式会社 高周波回路
CN112616258B (zh) * 2021-01-12 2022-06-17 广东世运电路科技股份有限公司 一种电路板负片及其加工方法
CN113301726B (zh) * 2021-05-25 2022-03-08 中国电子科技集团公司第二十九研究所 基于板间垂直互联印制板组件的设计方法及其焊接方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433072A (zh) * 2002-01-10 2003-07-30 三洋电机株式会社 配线构造及制造方法、带配线构造的半导体装置及配线基板
US20070033457A1 (en) * 2005-07-25 2007-02-08 Samsung Electronics Co., Ltd. Circuit board and method for manufacturing the same
US20070137891A1 (en) * 2005-12-21 2007-06-21 Jun Fan Passing multiple conductive traces through a thru-hole via in a pcb
US20090211794A1 (en) * 2008-02-26 2009-08-27 Nec Electronics Corporation Wiring board and manufacturing method therefor
CN107251660A (zh) * 2015-02-20 2017-10-13 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4543715A (en) 1983-02-28 1985-10-01 Allied Corporation Method of forming vertical traces on printed circuit board
US4838800A (en) * 1988-05-23 1989-06-13 Gte Products Corporation High density interconnect system
US5376759A (en) * 1993-06-24 1994-12-27 Northern Telecom Limited Multiple layer printed circuit board
JP2630308B2 (ja) 1995-05-31 1997-07-16 日本電気株式会社 多層印刷配線板の製造方法
US5825084A (en) * 1996-08-22 1998-10-20 Express Packaging Systems, Inc. Single-core two-side substrate with u-strip and co-planar signal traces, and power and ground planes through split-wrap-around (SWA) or split-via-connections (SVC) for packaging IC devices
JP2000004086A (ja) 1998-06-16 2000-01-07 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
US6713685B1 (en) 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
US6534872B1 (en) 1998-10-13 2003-03-18 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
US6310398B1 (en) 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
US6137064A (en) 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques
US6593535B2 (en) 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card
WO2003021184A1 (en) * 2001-09-04 2003-03-13 Zygo Corporation Rapid in-situ mastering of an aspheric fizeau
US6541712B1 (en) 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US6891272B1 (en) 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
TWI231731B (en) 2003-12-18 2005-04-21 Advanced Semiconductor Eng Substrate with micro via structures by laser technique
JP4259311B2 (ja) 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7470864B2 (en) 2004-03-02 2008-12-30 Via Technologies, Inc. Multi-conducting through hole structure
TWI244143B (en) 2004-03-02 2005-11-21 Via Tech Inc Process of plating through hole
US7275316B2 (en) 2004-03-31 2007-10-02 Intel Corporation Method of embedding passive component within via
DE102005017838A1 (de) * 2004-04-16 2005-11-03 Thomas Hofmann Schaltungsanordnung, Schaltungsgehäusesystem sowie Verfahren zum Herstellen eines Schaltungsgehäusesystems und einer Schaltungsanordnung
US7382629B2 (en) 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
TWI264257B (en) 2004-11-24 2006-10-11 Via Tech Inc Signal transmission structure and circuit substrate thereof
US7453141B2 (en) 2005-02-18 2008-11-18 Shinko Electric Industries Co., Ltd. Semiconductor device package, method of manufacturing the same, and semiconductor device
TWI389205B (zh) 2005-03-04 2013-03-11 Sanmina Sci Corp 使用抗鍍層分隔介層結構
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
WO2007032213A1 (ja) * 2005-09-14 2007-03-22 Nec Corporation プリント配線基板および半導体パッケージ
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
US20070089902A1 (en) 2005-10-25 2007-04-26 Tourne Joseph A Circuit board having a multi-signal via
CN101300911B (zh) * 2005-11-28 2010-10-27 株式会社村田制作所 电路模块以及制造电路模块的方法
TWI302811B (en) * 2006-01-16 2008-11-01 Advanced Semiconductor Eng Method for fabricating conductive blind via of circuit substrate
US7358470B2 (en) 2006-03-10 2008-04-15 Topray Technologies, Inc. Optical pickup
CN101401206B (zh) * 2006-03-29 2011-04-13 京瓷株式会社 电路组件和无线通信设备、以及电路组件的制造方法
US7645943B2 (en) 2007-07-11 2010-01-12 Delphi Technologies, Inc. Configurable printed circuit board
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US20090233461A1 (en) 2008-03-17 2009-09-17 Tourne Joseph A A M Method of Manufacturing a Printed Circuit Board
JP5217636B2 (ja) 2008-05-29 2013-06-19 富士通株式会社 プリント板の製造方法、および該製造方法により得られるプリント板、ならびにプリント板の製造装置
JP2010080716A (ja) * 2008-09-26 2010-04-08 Toshiba Hokuto Electronics Corp プリント配線板およびその製造方法
JP5233929B2 (ja) * 2009-09-14 2013-07-10 日立電線株式会社 プリント配線板の製造方法
FR2951870B1 (fr) 2009-10-28 2012-03-30 Commissariat Energie Atomique Structure d'interconnexion a cavite presentant une ou plusieurs remontees de contact sur les parois de la cavite et procede de realisation
WO2011074105A1 (en) 2009-12-14 2011-06-23 Nec Corporation Resonant via structures in multilayer substrates and filters based on these via structures
TWI414223B (zh) 2010-01-21 2013-11-01 Advanced Semiconductor Eng 多引線通孔之形成方法
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US8541884B2 (en) 2011-07-06 2013-09-24 Research Triangle Institute Through-substrate via having a strip-shaped through-hole signal conductor
US9035197B2 (en) 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
KR20130068659A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8715006B2 (en) 2012-06-11 2014-05-06 Tyco Electronics Corporation Circuit board having plated thru-holes and ground columns
JP2014072220A (ja) 2012-09-27 2014-04-21 International Business Maschines Corporation プリント配線板の製造方法
JP5550159B1 (ja) * 2013-09-12 2014-07-16 太陽誘電株式会社 回路モジュール及びその製造方法
US10188001B2 (en) * 2014-01-22 2019-01-22 Sanmina Corporation Methods of forming high aspect ratio plated through holes and high precision stub removal in a printed circuit board
CN105338772A (zh) * 2015-11-24 2016-02-17 小米科技有限责任公司 电子设备的前壳组件和金属前壳结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433072A (zh) * 2002-01-10 2003-07-30 三洋电机株式会社 配线构造及制造方法、带配线构造的半导体装置及配线基板
US20070033457A1 (en) * 2005-07-25 2007-02-08 Samsung Electronics Co., Ltd. Circuit board and method for manufacturing the same
US20070137891A1 (en) * 2005-12-21 2007-06-21 Jun Fan Passing multiple conductive traces through a thru-hole via in a pcb
US20090211794A1 (en) * 2008-02-26 2009-08-27 Nec Electronics Corporation Wiring board and manufacturing method therefor
CN107251660A (zh) * 2015-02-20 2017-10-13 奈科斯特金技术私人有限公司 用于制造印刷电路板的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023236427A1 (zh) * 2022-06-06 2023-12-14 北京梦之墨科技有限公司 一种电子结构及其制作方法

Also Published As

Publication number Publication date
CN114980523A (zh) 2022-08-30
WO2018035536A2 (en) 2018-02-22
EP3501241A2 (en) 2019-06-26
WO2018035536A3 (en) 2018-03-29
US20220304153A1 (en) 2022-09-22
US11357105B2 (en) 2022-06-07
CN109845413B (zh) 2022-07-05
EP3501241A4 (en) 2020-08-12
US20180054892A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
CN109845413A (zh) 用于制造印刷电路板的方法
CN107251660A (zh) 用于制造印刷电路板的方法
CN103188886B (zh) 一种印制电路板及其制作方法
US10129978B2 (en) Printed wiring board
US4967314A (en) Circuit board construction
CN107534259A (zh) 用于高速、高密度电连接器的配套背板
TWI600350B (zh) Multilayer wiring board
CN109769344B (zh) 电路板及该电路板的制造方法
CN105992468A (zh) 一种pcb孔内线路的加工方法
CN103428989B (zh) 具有小插入力的插槽安装式印刷电路板
JP4143592B2 (ja) 高配線能力を有する高密度マイクロビア基板
DE102005053398B4 (de) Leistungshalbleitermodul
CN108882560A (zh) 一种金手指的加工方法及金手指线路板
JPH11289025A (ja) ビルドアップ多層配線基板
CN114786368A (zh) 一种带激光盲孔的印制板压合板结构、制作方法及其应用
CN203504881U (zh) 电路板
CN219876292U (zh) 软硬结合板
JP2016207918A (ja) プリント配線板及びプリント配線板の製造方法
JP2023111608A (ja) 配線基板
CN115379648A (zh) 一种防止甩线的背钻去镀金引线的方法
JP2007194423A (ja) プリント配線板のスルーホール構造及びプリント配線板
JP2004047795A (ja) 多層配線基板およびその製造方法
DE19827089A1 (de) Multilayer-Schaltungsaufbau mit beidseitiger SMD-Bestückung
JPH07202421A (ja) 多接続スルーホールピン及び多接続スルーホール形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant