CN109727994A - 电容器、包含电容器的设备及用于形成电容器的方法 - Google Patents

电容器、包含电容器的设备及用于形成电容器的方法 Download PDF

Info

Publication number
CN109727994A
CN109727994A CN201811169787.9A CN201811169787A CN109727994A CN 109727994 A CN109727994 A CN 109727994A CN 201811169787 A CN201811169787 A CN 201811169787A CN 109727994 A CN109727994 A CN 109727994A
Authority
CN
China
Prior art keywords
conductive layer
dielectric layer
contact electrode
capacitor
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811169787.9A
Other languages
English (en)
Other versions
CN109727994B (zh
Inventor
权兑辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Star Franchise Group Co ltd
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201811169787.9A priority Critical patent/CN109727994B/zh
Publication of CN109727994A publication Critical patent/CN109727994A/zh
Application granted granted Critical
Publication of CN109727994B publication Critical patent/CN109727994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明涉及电容器、包含电容器的设备及用于形成电容器的方法。一个此种电容器可包含第一导体、在所述第一导体上面的第二导体及在所述第一导体与所述第二导体之间的电介质。所述电介质不覆盖所述第一导体的一部分；且所述第二导体不覆盖所述第一导体的未被所述电介质覆盖的所述部分。

Description

电容器、包含电容器的设备及用于形成电容器的方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2012年8月21日、申请号为201280048397.0、发明名称为“电容器、包含电容器的设备及用于形成电容器的方法”的发明专利申请案。
优先权申请
本申请案主张2011年8月22日申请的第13/214,902号美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
技术领域
本发明大体来说涉及电容器，且在特定实施例中，涉及一种用于存储电能并向多种装置(包含半导体装置)提供电能的平行板电容器。
背景技术
电容器为用于存储电能并向其它电元件提供电能的基本电元件。其用于当今大多数的电装置及/或电子装置中且随着技术快速演进不断地将其应用范围扩展到新型高科技装置(例如半导体装置)中。尽管存在大量可供在此些半导体装置中使用的电容器(例如，金属氧化物场效应晶体管(MOSFET)电容器)，但随着多年以来半导体装置的密度已迅猛且稳定地增加，对在大小上更小且在存储容量上更大的电容器的需求一直不断且日益增加。
发明内容
本申请的一实施例提供一种存储器装置，其包括：
第一导电层，第二导电层，其在所述第一导电层上面，及第三导电层，其在所述第二导电层上面，所述导电层的每一者从所述导电层中的剩余层中的下伏的一者的上表面端部后退；
第一电介质层和第二电介质层，每一电介质层安置在相应相邻的导电层之间，所述电介质层中的每一者不覆盖下伏导电层的所述上表面端部的至少一部分；
第一接触电极和第二接触电极，其中所述第一接触电极和所述第二接触电极彼此电隔离；及
电耦合到所述第一导电层和所述第三导电层的触点，所述触点中的第一个安置在所述第一导电层的相应部分的第一横向侧上，第二触点安置在所述第二导电层的相应部分，其中所述第一触点耦合到所述第一接触电极，且所述第二触点耦合到所述第二接触电极。
本申请的又一实施例提供一种存储器装置，其包括：
三维存储器单元区；及
外围区，其邻近于所述存储器单元区以向所述三维存储器单元区供应至少一个电压，所述外围区包含：
多个导电层，所述多个导电层至少包含第一导电层，位于在所述第一导电层上面的第二导电层及位于所述第二导电层上面的第三导电层，所述导电层中的每一者从所述导电层中的剩余层中的下伏的一者的上表面端部后退；以及
多个电介质层，所述多个电介质层包含至少第一电介质层和第二电介质层，每一电介质层安置在相应相邻的导电层之间，所述电介质层中的每一者不覆盖下伏导电层的所述上表面端部的至少一部分；及
第一接触电极和第二接触电极，其中所述第一接触电极和所述第二接触电极彼此电隔离。
本申请的再一实施例提供一种存储器结构，其包含：
三维存储器单元区，其包括多个导电字线；及
电荷泵，所述电荷泵邻近所述存储器单元区，所述电荷泵通过耦合到所述三维存储器单元区的一个或多个接触电极供应至少一个电压到所述三维存储器单元区，所述电荷泵包含多个电容器；及
开关电路，其从电压源提供电压到所述电荷泵；
其中所述多个电容器通过第一导电层、第二导电层和第三导电层彼此上下布置形成，且通过第一电介质层和第二电介质层彼此隔离；且
其中所述第一导电层、所述第二导电层和所述第三导电层也形成所述三维存储器单元区的相应导电字线。
附图说明
图1A展示电容器的一个说明性实施例的透视图。
图1B展示图1A中所展示的电容器沿着线A-A'截取的横截面图。
图1C展示图1A中所展示的电容器的平面图。
图2A展示电容器的另一说明性实施例的透视图。
图2B展示图2A中所展示的电容器沿着线B-B'截取的横截面图。
图2C展示图2A中所展示的电容器的平面图。
图2D展示图2A中所展示的电容器的示意性电路图。
图3A展示电容器的又一说明性实施例的透视图。
图3B展示图3A中所展示的电容器沿着线C-C'截取的横截面图。
图3C展示图3A中所展示的电容器沿着线D-D'截取的横截面图。
图3D展示图3A中所展示的电容器的平面图。
图4A及4B展示包含四个接触电极的电容器的说明性实施例的平面图。
图5展示包含电容器的快闪存储器装置的说明性实施例的横截面图。
图6展示包含多个电容器的电荷泵的说明性实施例。
图7展示用于制作电容器的方法的说明性实施例的实例流程图。
图8A-8G是图解说明图7中所展示的实例方法及通过所述实例方法制作的结构的一系列图式。
图9展示包含非易失性存储器装置的系统的说明性实施例的示意图。
具体实施方式
本发明提供与电容器相关的技术。在一个实施例中，所述电容器可包含第一导体、在所述第一导体上面的第二导体及在所述第一导体与所述第二导体之间的电介质。所述电介质不覆盖所述第一导体的一部分；且所述第二导体不覆盖所述第一导体的未被所述电介质覆盖的所述部分。
在另一实施例中，一种电容器可包含彼此上下安置的N个平面导体，所述平面导体中的每一者包含未被安置于其上面的平面导体覆盖的至少一个第一部分，其中N为等于或大于2的自然数。
前述实施例仅为说明性且决不打算为限制性。除上述说明性方面、实施例及特征之外，参考图式及以下详细描述，其它方面、实施例及特征也将变得显而易见。
在以下详细描述中，参考形成本文的一部分的附图。在图式中，除非上下文另有规定，否则类似符号通常识别类似组件。在详细描述、图式及权利要求书中所描述的说明性实施例并非意在为限制性。在不背离本文中所呈现的标的物的精神或范围的情况下可利用其它实施例且可做出其它改变。将容易理解，可以各种各样的不同配置来布置、替代、组合、分离及设计如本文中大体描述且在图中图解说明的本发明方面，所有所述配置均明确地涵盖于本文中。
图1A展示电容器的一个说明性实施例的透视图。图1B展示图1A中所展示的电容器沿着线A-A'截取的横截面图。图1C展示图1A中所展示的电容器的平面图。参考图1A-1C，电容器100可包含衬底110及提供于衬底110上的堆叠式主体120。尽管为简单起见图1A-1C中未明确图解说明，但电介质材料(例如氧化硅)可插置于衬底110与堆叠式主体120之间。堆叠式主体120可包含彼此上下安置且彼此实质上平行的第一及第二平面导体(例如，第一平面导电层121a及第二平面导电层121b；下文中可统称为平面导电层121)以及插置于其之间的电介质(例如，电介质层122)。在一个实施例中，第二平面导电层121b及电介质层122可安置于第一导电层121a上以分别仅覆盖下伏第一导电层121a的上表面的一(若干)部分，使得第一导电层121a可包含未被上覆第二平面导电层121b及电介质层122覆盖的一个或一个以上上表面部分(例如，第一上表面部分12a及第二上表面部分12b)。以非限制性实例的方式，一个或一个以上上表面部分12a及12b可为第一平面导电层121a的端部，使得其可与第二平面导电层121b及第一电介质层122一起形成在电容器100的一个或一个以上侧处的一个或一个以上阶梯。
在一个实施例中，如图1A-1C中所展示，第二平面导电层121b可在其两个延伸维度中的至少一者上小于其下伏第一平面导电层121a。为方便描述，图1A中展示了xyz坐标系统。此坐标系统中的x及z轴分别指示平面导电层121可沿着其延伸的两个正交方向，且z轴指示正交于x及y轴的方向。在以上坐标系统中，第二平面导电层121b可在沿图1A中所展示的x及y轴的方向的两个维度中的至少一者上小于其下伏第一平面导电层121a。此外，在以上实施例中，第二平面导电层121b可在其两个延伸维度(例如，沿图1A中所展示的x及y轴的方向上的两个维度)中的至少一者上等于或小于其下伏电介质层122。然而，应了解，根据本发明的堆叠式主体并不限于此，且取决于特定实施例，第二平面导电层可在其两个延伸维度中的至少一者上在大小上等于或大于其下伏第一平面电介质层及/或电介质层中的至少一些层，且仍可以仅覆盖第一导电层的上表面的一(若干)部分的方式布置。
在一个实施例中，电容器100可进一步包含分别耦合到第一平面导电层121a及第二平面导电层121b的上表面的第一触点130a及第二触点130b(其在下文中可统称为(例如)金属线130)(例如，金属触点、多晶硅触点等)以及分别安置于第一金属线130a及第二金属线130b上且耦合到第一金属线130a及第二金属线130b的第一接触电极140a及第二接触电极140b(下文中可统称为接触电极140)。第一金属线130a及第二金属线130b可掩埋于层间电介质层150内部，且第一接触电极140a及第二接触电极140b可安置于层间电介质层150上以分别耦合到第一金属线130a及第二金属线130b。
以非限制性实例的方式，金属线130可分别沿实质上垂直于平面导电层120的上表面的方向(例如，沿图1A中所展示的z轴所指示的方向)延伸。应了解，如本文中所使用的术语“实质上垂直”包含但不限于围绕垂直方向从-30度到+30度的范围。尽管将金属线130图解说明为伸长的矩形结构，但其可采取多种不同形状中的一者。举例来说，金属线130可为但不限于圆柱体或锥形柱。
电容器100的前述元件可分别由各种不同材料制成。举例来说，衬底110可由一种或一种以上材料制作，所述材料包含但不限于：蓝宝石、玻璃或半导体材料(例如，硅(Si)、锗(Ge)及砷化镓(GaAs))。平面导电层121及电介质层122可分别以任何可用方式由导电材料(例如，多晶硅)及所述导电材料的氧化物(例如，氧化硅)制成。金属线130及接触电极140可分别由钨及铝制成。层间电介质层150可由硼磷硅酸盐玻璃(BPSG)制成。然而，应了解，仅出于说明性目的而给出前述材料，且取决于每一实施方案可视情况使用其它材料。
在参考图1A-1C所描述的实施例中，平面导电层121及电介质层122以一方式布置使得第一导电层121a包含未被上覆第二导电层121b及电介质层122覆盖的一个或一个以上部分(例如，第一上表面部分12a及第二上表面部分12b)，以便允许从上而下形成一个或一个以上触点(例如，第一金属线130a)及一个或一个以上接触电极(例如，第一接触电极140a)。前述布置不仅允许使用现有半导体制作技术中的一者或一者以上来容易地制作(例如，与其它半导体装置同时地，例如三维非易失性存储器单元阵列)，而且允许通过(举例来说)在其中堆叠类似配置的额外平面导电层及电介质层而获得迄今为止不可能达到的水平的高电容。
关于这一点，图2A-2D展示电容器的另一说明性实施例。图2A展示电容器的另一说明性实施例的透视图。图2B展示图2A中所展示的电容器沿着线B-B'截取的横截面图。图2C展示图2A中所展示的电容器的平面图。图2D展示图2A中所展示的电容器的示意性电路图。参考图2A-2D，电容器200可包含衬底210、堆叠式主体220、多个触点230a-230d(其在下文中可统称为(例如)金属线230)、第一接触电极240a及第二接触电极240b(其在下文中可统称为接触电极240)及层间电介质层250。尽管为简单起见图2A-2D中未明确图解说明，但电介质材料(例如氧化硅)可插置于衬底210与堆叠式主体220之间。堆叠式主体220可包含分别彼此上下安置的N个平面导体(例如，N个平面导电层221a-221d，其在下文中可统称为平面导电层221)及分别插置于两个邻近导电层221之间的N-1个电介质(例如，N-1个电介质层222a-222c，其在下文中可统称为电介质层222)。尽管图2A-2D中所展示的说明性实施例的堆叠式主体220包含四个平面导电层221及三个电介质层222(即，N等于4)，但根据本发明的堆叠式主体并不限于此且可包含任何数目个平面导电层及电介质层(例如，N可等于等于或大于2的自然数)。应注意，图2A-2D中类似于图1A-1C中的编号的编号一般识别类似的组件，且除非上下文另有规定，否则参考图1A-1C所提供的描述一般适用于图2A-2D中的对应组件。
平面导电层221及电介质层222可交替地彼此上下安置以分别仅覆盖其下伏平面导电层221的上表面的一(若干)部分，使得平面导电层221中的每一者可包含未被其上覆平面导电层221及电介质层222覆盖的至少一个部分(例如上表面部分22a-22f)。以非限制性实例的方式，所述至少一个上表面部分可为平面导电层221中的一者的端部分，使得所述上表面部分共同地形成在电容器200的堆叠式主体220的一个或一个以上侧处的一个或一个以上阶梯(例如，沿图2A中所展示的y轴的方向观看的分别在堆叠式主体220的左侧及右侧处的两个台阶)。
在一个实施例中，如图2A-2C中所展示，平面导电层221中的每一者可在其两个延伸维度(例如，沿图2A中所展示的x及y轴的方向的两个维度)中的至少一者上小于所有其下伏平面导电层221。此外，在以上实施例中，平面导电层221中的每一者可在其两个延伸维度(例如，沿图2A中所展示的x及y轴的方向的两个维度)中的至少一者上等于或小于所有其下伏平面电介质层222。然而，应了解，根据本发明的堆叠式主体并不限于此，且取决于特定实施例，可包含在其两个延伸维度中的至少一者上在大小上等于或大于其下伏平面导电层及/或电介质层中的所有或一些层的一个或一个以上平面导电层。
一组多个触点230(例如，金属线230a及230c)可安置于电容器200的堆叠式主体220的一侧(例如，沿图2A中所展示的y轴的方向观看的堆叠式主体220的左侧)处且可分别耦合到平面导电层221中的交替导电层(例如，奇数编号的平面导电层221)的未被相应上覆平面导电层221及电介质层222覆盖的上表面部分(例如，平面导电层221a及221c的上表面部分22a及22e)。此外，另一组多个触点230(例如，金属线230b及230d)可安置于电容器200的堆叠式主体220的另一侧(例如，沿图2A中所展示的y轴的方向观看的堆叠式主体220的右侧)处且可分别耦合到所述平面导电层中的剩余导电层(例如，偶数编号的平面导电层221)的上表面部分中的一者，所述上表面部分中的一些部分未被相应上覆平面导电层221及电介质层222覆盖(例如，平面导电层221b的上表面部分22d)。第一接触电极240a可安置于一组多个触点线230上且耦合到所述一组，而第二接触电极240b可安置于另一组多个触点230上且耦合到所述另一组。触点230可掩埋于层间电介质层250内部，且接触电极240可安置于层间电介质层250上以耦合到触点230。
如从图2D可见，堆叠式主体220的前述布置等效于并联连接于分别对应于接触电极240a及240b的两个节点A及B之间的N-1个电容器。在图2D中所展示的实例中，C1、C2及C3分别表示在平面导电层221a与221b、平面导电层221b与221c及平面导电层221c与221d之间提供的电容。在每一对导电层之间，在所述平面导电层对的中心部分处提供一个电容且在所述平面导电层对的端部分处提供另一电容。在一些实施例中，由堆叠式主体220提供的总电容可由下文所展示的方程式1表达。
[方程式1]
Ctotal＝Ccenter+Cside
＝β＊(W＊L＊Pn+W*a＊(S，2)*(S-1))
其中，Ctotal为由堆叠式主体220提供的总电容，Ccenter为在堆叠式主体220中的平面导电层221的中心部分之间提供的电容，且Cside为在堆叠式主体220中的平面导电层221的端部分之间提供的电容，β为平面导电层对之间的单位电容，W为平面导电层221沿着图2A中所展示的y轴的长度，L为平面导电层221d沿着图2A中所展示的x轴的长度，Pn为电介质层222的数目(即，N-1)，S为平面导电层221的数目(即，N)，且α为上表面部分22a-22d沿着图2A中所展示的x轴的长度。如从图2D及上文所展示的方程式1可了解，由电容器200提供的总电容与其堆叠式主体220中类似配置的额外平面导电层及电介质层成比例且因此可通过堆叠所述平面导电层及电介质层来增加。
在图2A-2D中所展示的说明性实施例中，接触电极240a及240b安置于位于电容器200的两个相对端处的两个阶梯上面。此对于图1A-1C中所展示的说明性实施例来说为相同的。然而，应了解，根据本发明的接触电极(及将耦合到其的触点)可以多种不同方式来安置。
关于这一点，图3A-3D展示电容器的另一说明性实施例。图3A展示电容器的又一说明性实施例的透视图。图3B展示图3A中所展示的电容器沿着线C-C'截取的横截面图。图3C展示图3A中所展示的电容器沿着线D-D'截取的横截面图。图3D展示图3A中所展示的电容器的平面图。参考图3A-3D，电容器300可包含衬底310、堆叠式主体320、多个触点330a-330d(其在下文中可统称为(例如)金属线330)、第一接触电极340a及第二接触电极340d(其在下文中可统称为接触电极340)及层间电介质层350。堆叠式主体320可包含分别彼此上下安置的N个平面导体(例如N个平面导电层321a-321d，其在下文中可统称为平面导电层321，其中N为大于或等于2的自然数)及分别插置于两个邻近导电层321a-321d之间的N-1个电介质(例如N-1个电介质层322a-322c，其在下文中可统称为电介质层322)。尽管为简单起见图3A-3D中未明确图解说明，但电介质材料(例如氧化硅)可插置于衬底310与堆叠式主体320之间。图3A-3D中类似于图1A-1C及2A-2D中的编号的编号一般识别类似的组件，且除非上下文另有规定，否则参考图1A-1C及2A-2D所提供的描述一般适用于图3A-3D中的对应组件。为简单起见，在随后的描述中可不描述电容器300的特征中类似于电容器100及200的特征的一些特征。
在一个实施例中，平面导电层321及电介质层322可交替地彼此上下安置以分别覆盖其下伏平面导电层321的每一上表面的一侧处的端部分，使得平面导电层321中的每一者可在其上表面的相对侧处包含未被其上覆平面导电层321及电介质层322覆盖的端部分(例如上表面部分32a-32c)，而其上表面的所述一侧上的端部分完全由其上覆平面导电层321及电介质层322覆盖。在以上实施例中，平面导电层321及电介质层322共同地仅形成在电容器300的堆叠式主体320的一侧处的一个阶梯(例如，沿图3A中所展示的y轴的方向观看在电容器300的左侧处的台阶)，而非沿着图1A-1C及2A-2D的电容器100及200中的堆叠式主体120及220中的每一者的两侧的两个阶梯。
在以上实施例中，一组多个触点330(例如，金属线330a及330c)可邻近于由堆叠式主体320形成的台阶的一个横向侧安置(例如，沿着图3A中所展示的x轴的方向)且耦合到第一组导体(例如奇数编号的平面导电层321)的上表面部分(例如，平面导电层321a及321c的上表面部分32a及32c)。此外，另一组多个触点330(例如，金属线330b及330d)可邻近于由堆叠式主体320形成的台阶的另一横向侧安置(例如，沿着图3A中所展示的x轴的方向)且耦合到第二组导体(例如偶数编号的平面导电层321)的上表面部分，所述上表面部分中的一些部分未被其上覆平面导电层321及电介质层322覆盖(例如，平面导电层321b的上表面部分32d)。
此外，第一接触电极340a及第二接触电极340b两者可沿着大致平行于形成于堆叠式主体320上的台阶的横向侧的方向(例如，沿着图3A中所展示的x轴的方向)安置且沿垂直于形成于堆叠式主体320上的台阶的横向侧的方向(例如，沿着图3A中所展示的y轴的方向)彼此间隔开所规定距离，使得第一接触电极340a可耦合至耦合到奇数编号的平面导电层321的上表面部分的一组触点，而第二接触电极340b可耦合至耦合到偶数编号的平面导电层321的上表面部分的另一组触点。触点330可掩埋于侧层间电介质层350内部，且接触电极340可安置于层间电介质层350上以耦合到触点330。
在图1A-1C、2A-2D及3A-3D中所展示的说明性实施例中，电容器100-300各自包含两个接触电极。然而，应了解，根据本发明的电容器可包含三个或三个以上接触电极。
关于这一点，图4A及4B展示包含四个接触电极的电容器的说明性实施例的平面图。参考图4A及4B，电容器401及402中的每一者包含沿垂直于形成于电容器401及402中的台阶的横向侧的方向(例如，沿着图4A及4B中所展示的x轴的方向)安置的四个接触电极(即，接触电极441a-441d及442a-442d)。安置于耦合到第一组平面导体(例如奇数编号的平面导电层)的触点上的两个接触电极(例如，图4A中耦合到触点431a的接触电极441a及441c，以及图4B中耦合到触点432a的接触电极442a及442c)与安置于耦合到第二组平面导体(例如偶数编号的平面导电层)的触点上的另两个接触电极(例如，图4A中耦合到触点431b的接触电极441b及441d，以及图4B中耦合到触点432b的接触电极442b及442d)交替地布置。在图4A中，触点431a及431b安置于沿垂直于形成于电容器401上的台阶的横向侧的方向观看电容器401的两侧中的仅一者(例如，沿图4A中所展示的y轴的方向观看电容器401的左侧及右侧中的每一者)上。然而，在图4B中，触点432a及432b安置于沿垂直于形成于电容器402上的台阶的横向侧的方向观看电容器402的两侧(例如，沿图4B中所展示的y轴的方向观看电容器402的两侧)上。图4A及4B中所展示的接触电极的布置可进一步将接触电极之间的额外电容提供由其堆叠式主体提供的电容。
可将结合前面各图所描述的电容器制作到多种半导体装置中以用作其中的无源电路元件。尤其，根据本发明的电容器可凭借其至今所描述的结构配置与其它半导体元件(例如快闪存储器装置的三维存储器单元阵列结构)同时制作。关于这一点，图5展示包含根据本发明的电容器的快闪存储器装置的说明性实施例的横截面图。参考图5，快闪存储器装置500可包含存储器单元阵列区51及外围区52。
存储器单元阵列区51可包含三维存储器单元阵列结构501。三维存储器单元阵列结构501可包含衬底560、位于衬底560上的电介质层561及位于电介质层561上且用平面导体(例如平面导电层571a-571d)与电介质(例如电介质层572a-572c)交替堆叠的堆叠式主体570。堆叠式主体570可包含可分别用作三维快闪存储器单元串的一个或一个以上柱形半导体结构(例如，柱形半导体结构56)。举例来说，每一柱形存储器结构可包含硅柱(例如，硅柱57)及围绕所述硅柱的氧化物-氮化物-氧化物(ONO)膜(例如，ONO膜58)。每一平面导电层571a-571d用作用于控制其所围绕的柱形存储器结构56部分的字线。举例来说，由平面导电层571a环绕的ONO膜57部分可用作取决于由用作字线的平面导电层571a施加到其的电压而接通及关断的晶体管。每一平面导电层571a-571c分别通过形成于电介质层599中的触点580a-580c连接到接触电极590a-590c以被供应编程电压及其它类型的电压。三维存储器单元阵列结构的具体配置在相关技术中是众所周知的且为简单起见不进一步加以描述。
外围区52可形成有用于操作三维存储器单元阵列结构501的多种结构/电路。举例来说，外围区52可包含一个或一个以上根据本发明的电容器以向三维存储器单元阵列结构501及/或快闪存储器装置500的其它部分供应必需电压。关于这一点，图5展示此电容器的一部分502。所述电容器可包含衬底510、位于衬底510上的电介质层511及位于电介质层511上且用平面导体(例如平面导电层521a-521d)与电介质(例如电介质层522a-522c)交替堆叠的堆叠式主体520。每一平面导电层521a-521c分别通过形成于电介质层550中的触点530(例如，触点530a及530b)中的一者连接到多个接触电极(例如，接触电极540)中的一者以被供应充电电压。如从图5可了解，三维存储器单元阵列结构及电容器的配置具有类似的结构配置，因此电容器可结合存储器单元阵列区中的三维存储器单元阵列结构及/或与所述三维存储器单元阵列结构同时制作。此外，以上相似性允许(举例来说)通过使用在制作存储器单元阵列区中的三维存储器单元阵列结构期间自然形成于外围区中的结构来制作电容器。在关于图7及8A-8G描述根据本发明的电容器的实例制作工艺时，此将变得更清楚。
结合前面的图所描述的电容器可用于形成于半导体装置的外围区中的多种装置。以非限制性实例的方式，根据本发明的电容器可用作用于向(举例来说)图5中所展示的三维存储器单元阵列结构501的接触电极590a-590c提供电压的电荷泵中的电容性元件。关于这一点，图6展示包含多个根据本发明的电容器的电荷泵的说明性实施例。参考图6，电荷泵600可包含分别耦合到电容器611及612、621及622以及631及632的多个泵级610-630。可给电容器611、621及631提供时钟脉冲CLKa，同时可给电容器612、622及632提供与时钟信号CLKa相同量值但被相移180度的时钟信号CLKb。以上电容器可在时钟脉冲CLKa或CLKb处于Vcc[V]时存储能量，且在时钟脉冲CLKa或CLKb处于0[V]时将存储于其中的能量放电。每一泵级610-630由一个或一个以上晶体管制成，所述一个或一个以上晶体管在被提供从电容器放电的电压信号时接通并输送提供到其的电压信号作出输出。与常规电容器(例如，MOSFET电容器)相比，图6中的电容器可提供更大的电容且存储更多的能量，同时在大小上更小。此允许增加电荷泵600的电压输出，而不给其添加额外泵级(即，不增加电荷泵600的大小及成本)。
下文参考图7及8A-8G解释用于制作电容器的方法。图7展示用于制作电容器的方法的说明性实施例的实例流程图。参考图7，可制备衬底(框710)。举例来说，可通过使用上文参考图1A-1C所描述的材料(例如，在段落[0029]中所描述的材料)中的任一者来制备所述衬底。在一个实施例中，所述衬底可为用于包含存储器单元阵列区及外围区的快闪存储器装置的衬底。在框720中，在衬底上交替地堆叠N个平面导体(例如平面导电层)与N-1个电介质(例如N-1个电介质层)以在其上形成堆叠式主体。在其中所述衬底为用于快闪存储器装置的衬底的实施例中，可在存储器单元阵列区及外围区两者中交替地堆叠平面导电层及电介质层。关于这一点，图8A展示分别形成于位于衬底860及810上的外围区82及存储器单元阵列区81中的堆叠式主体部分819及869的说明性实施例的横截面图。在图8A中，平面导电层及电介质层分别以编号821a-821d及822a-822c(针对堆叠式主体部分820)以及871a-871d及872a-872c(针对堆叠式主体部分870)来指代。此外，在一些实施例中，如图8A中所展示，电介质层861及811可分别位于衬底860及810上。
在框730中，移除堆叠式主体的一个或一个以上部分以展露平面导电层中的每一者的先前由其上覆平面导电层及/或电介质层覆盖的一个或一个以上部分。以非限制性实例的方式，可借助具有随着每一反复减小的宽度的掩模(即，随着每一反复变细的掩模)来蚀刻堆叠式主体以在堆叠式主体的一个或一个以上侧处形成阶梯。在与快闪存储器装置有关的实施例中，举例来说，可同时蚀刻存储器单元阵列区及外围区两者中的堆叠式主体部分以便在相应区中提供两个单独的堆叠式主体。图8B展示分别借助具有随着每一反复减小的宽度(即，W1、W2及W3)的掩模(未展示)反复蚀刻以形成为各自具有阶梯的两个单独堆叠式主体820及870的堆叠式主体部分820及870的说明性实施例的横截面图。存在此项技术中已知的用于在堆叠式主体中制作前述阶梯式结构的各种技术，包含前述掩模变细技术，所有所述技术均可应用于本发明的堆叠式主体。为简单起见，不进一步描述关于其的技术细节。
在与快闪存储器装置有关的实施例中，在框730之前或之后，可处理存储器单元阵列区中的堆叠式主体以在其中形成可分别用作三维快闪存储器单元串的一个或一个以上柱形半导体结构。举例来说，每一柱形存储器结构可包含硅柱(例如，外延硅或多晶硅)及围绕所述硅柱的氧化物-氮化物-氧化物(ONO)膜。关于这一点，图8C展示包含硅柱87及ONO膜88的柱形半导体结构86的说明性实施例的横截面图。用于制作前述柱形半导体结构的技术在相关技术中是众所周知的且为简单起见不进一步加以描述。
在框740中，在堆叠式主体上形成一个或一个以上触点。所述一个或一个以上触点可实质上垂直于堆叠式主体的上表面。一组触点可耦合到第一组平面导体(例如奇数编号的平面导电层)的经展露部分，而另一组触点可耦合到第二组平面导体(例如偶数编号的平面导电层)的经展露部分。
在一个实施例中，可通过以下操作来形成所述触点：在堆叠式主体上方形成层间电介质层，并移除所述层间电介质层的在平面导电层的一个或一个以上第二部分中的至少一些部分上面的一个或一个以上部分以界定穿过其的一个或一个以上开口(例如，孔)，且将导电材料沉积到所述一个或一个以上开口中以在其中形成触点。在与快闪存储器装置有关的实施例中，还可在存储器单元区中形成一个或一个以上触点。举例来说，所述存储器单元区中的一个或一个以上触点也可通过以下操作与外围区中的触点同时形成：在存储器单元区中沉积层间电介质层，在所述层间电介质层中形成一个或一个以上开口并将导电材料沉积到所述开口中以在其中形成一个或一个以上触点。关于这一点，图8D展示分别形成于外围区82及存储器单元阵列区81中的层间电介质层850及899的说明性实施例的横截面图。图8E展示形成于位于衬底810上的外围区82中的开口829a及829b以及形成于位于衬底860上的存储器单元阵列区81中的开口879a-879c的说明性实施例的横截面图。此外，图8F展示分别形成于外围区82及存储器单元阵列区81中的触点830a及830b以及触点880a-880c的说明性实施例的横截面图。
在框750中，在所述触点上形成两个或两个以上接触电极。举例来说，第一接触电极可形成于耦合到奇数编号的平面导电层的第一组触点上且第二接触电极可耦合至耦合到偶数编号的平面导电层的第二组触点。在一个实施例中，第一及第二电极可形成于堆叠式主体的其处分别形成阶梯的第一及第二侧。在另一实施例中，第一及第二接触电极可形成于阶梯上面分别邻近于所述阶梯的第一及第二横向侧。此外，在又一实施例中，除第一及第二电极之外，还可形成额外接触电极。举例来说，第三及第四接触电极可分别形成为安置于第一组触点中的至少一些触点及第二组触点中的至少一些触点上且耦合到第一组触点中的所述至少一些触点及第二组触点中的所述至少一些触点。第三接触电极可插置于第二与第四接触电极之间且邻近于第二与第四接触电极以在至少第二与第三接触电极或第三与第四接触电极之间提供电容。
在与快闪存储器装置有关的实施例中，一个或一个以上接触电极也可形成于存储器单元区中。关于这一点，图8G展示形成于外围区82中的用于根据本发明的电容器的接触电极840及形成于存储器单元阵列区81中的用于三维存储器单元阵列的接触电极890a-890c的说明性实施例的横截面图。
如从图8A-8G可了解，可通过使用在制作快闪存储器装置的工艺期间自然形成于外围区以及存储器单元阵列区中的交替平面导电层与电介质层的堆叠式主体的一部分来形成电容器。此外，根据本发明的电容器可凭借其结构配置而结合存储器单元阵列区中的存储器单元阵列结构(例如，三维存储器单元阵列结构)及/或与所述存储器单元阵列结构同时地形成。
图9展示包含非易失性存储器装置(例如，图5的快闪存储器装置500)的系统的说明性实施例的示意图。系统900可用于例如以下各项的装置中：个人数字助理(PDA)、具有无线能力的膝上型或便携式计算机、web平板计算机、无线电话、寻呼机、即时消息接发装置、数字音乐播放器、数码相机或可适于无线地或经由有线连接发射及/或接收信息的其它装置。系统900可用于以下系统中的任一者中：无线局域网(WLAN)系统、无线个域网(WPAN)系统或蜂窝式网络。
系统900可包含经由总线950彼此耦合的控制器910、输入/输出(I/O)装置920(例如，小键盘、显示器)、图5的快闪存储器装置500、无线接口940及静态随机存取存储器(SRAM)960。在一个实施例中，电池980可向系统900供应电力。所述存储器装置可包含NAND存储器、快闪存储器、NOR存储器等。
举例来说，控制器910可包含一个或一个以上微处理器、数字信号处理器、微控制器等。快闪存储器装置500可用于存储发射到系统900或由系统900发射的消息。快闪存储器装置500还可任选地用于存储由控制器920在系统900的操作期间执行的指令且可用于存储由系统900产生、收集或接收的用户数据(例如图像数据)。所述指令可存储为数字信息，且如本文中所揭示，用户数据可作为数字数据存储于存储器的一个区段中及作为模拟存储器的另一区段中。作为另一实例，给定区段可一度经如此标记且存储数字信息，且接着稍后可被重新标记并经重新配置以存储模拟信息。
I/O装置920可用于产生消息。系统900可使用无线接口940而借助射频(RF)信号向无线通信网络发射及从其接收消息。无线接口940的实例可包含天线或无线收发器，例如偶极天线，但本发明的范围在此方面并不受限制。而且，I/O装置920可递送反映存储为数字输出(在存储数字信息的情况下)或存储为模拟信息(在存储模拟信息的情况下)的信息的电压。尽管上文提供了在无线应用中的实例，但本发明的实施例也可用于非无线应用中。
应了解，结合图1A-9所描述的电容器、半导体装置及/或系统以及其元件的结构及功能配置指示可实施电容器、半导体装置及/或系统的几种方式。应了解，根据本发明的电容器可应用于任何类型的装置及系统，包含除快闪存储器之外的存储器类型。
所属领域的技术人员将了解，对于本文中所揭示的此及其它过程及方法，可以不同次序来实施在所述过程及方法中执行的功能。此外，所概述的步骤及操作仅作为实例而提供且所述步骤及操作中的一些步骤及操作可为任选的、组合为较少的步骤及操作或扩展为额外的步骤及操作，此并不背离所揭示实施例的本质。
就在本申请案中所描述的特定实施例来说，本发明并不受限制，所述特定实施例打算作为对各种方面的图解说明。可在不背离本发明的精神及范围的情况下做出各种修改及变化形式，如所属领域的技术人员将明了。除本文中枚举的方法及设备之外，所属领域的其它技术人员依据前文描述还将明了在本发明的范围内的功能上等效的方法及设备。此些修改及变化形式打算归属于所附权利要求书的范围内。本发明仅受所附权利要求书的条款连同授权此权利要求书的全部等效范围的限制。应理解，本发明并不限于特定方法、试剂、复合物组成或生物系统，这些当然可变化。还应理解，本文中所使用的术语仅是出于描述特定实施例的目的，而非打算为限制性。
关于本文中的实质上任何复数及/或单数术语的使用，所属领域的技术人员可视背景及/或应用的情况而从复数变换为单数及/或从单数变换为复数。为清晰起见，可明确地陈述各种单数/复数排列。
所属领域的技术人员将理解，一般来说本文中所使用且尤其在所附权利要求书(例如，所附权利要求书的主体)中所使用的术语通常打算为“开放式”术语(例如，术语“包含(including)”应解释为“包含但不限于”，术语“具有(having)”应解释为“至少具有”，术语“包含(includes)”应解释为“包含但不限于”等)。所属领域的技术人员将进一步理解，如果有意图将所介绍权利要求叙述物表述为特定数目，那么将在权利要求中明确地叙述此意图，且在无此叙述的情况下，不存在此意图。举例来说，作为理解的辅助，所附权利要求书可含有使用介绍性短语“至少一个(at least one)”及“一个或一个以上(oneor more)”来介绍权利要求叙述物。然而，此些短语的使用不应理解为暗示通过不定冠词“一(a或an)”对权利要求叙述物的介绍将含有此所介绍权利要求叙述物的任何特定权利要求限制于含有仅一个此叙述物的实施例，甚至当同一权利要求包含介绍性短语“一个或一个以上(one ormore)”或“至少一个(at least one)”及例如“一(a或an)”等不定冠词时(例如，“一(a及/或an)”应解释为意指“至少一个”或“一个或一个以上”)；对于用于介绍权利要求叙述物的定冠词的使用此同样成立。另外，即使明确地叙述了所介绍权利要求叙述物的特定数目，所属领域的技术人员也将认识到，此叙述应解释为意指至少所叙述的数目(例如，“两个叙述物”的无修饰叙述，而无其它修饰语，通常意指至少两个叙述物，或两个或两个以上叙述物)。此外，在其中使用类似于“A、B及C等中的至少一者”的惯例的那些实例中，一般来说，此构造打算是在所属领域的技术人员将理解所述惯例的意义上(例如，“具有A、B及C中的至少一者的系统”将包含但不限于仅具有A、仅具有B、仅具有C、共同具有A及B、共同具有A及C、共同具有B及C及/或共同具有A、B及C等等的系统)。在其中使用类似于“A、B或C等中的至少一者”的惯例的那些实例中，一般来说此构造打算是在所属领域的技术人员将理解所述惯例的意义上(例如，“具有A、B或C中的至少一者的系统”将包含但不限于仅具有A、仅具有B、仅具有C、共同具有A及B、共同具有A及C、共同具有B及C，及/或共同具有A、B及C等的系统)。所属领域的技术人员将进一步理解，呈现两个或两个以上替代术语的几乎任何转折词语及/或短语(无论是在说明书中、权利要求书中还是在图式中)均应被理解为涵盖包含所述术语中的一者、所述术语中的任一者或两个术语的可能性。举例来说，短语“A或B”应被理解为包含“A”或“B”或“A及B”的可能性。
另外，当依据Markush群组描述本发明的特征或方面时，所属领域的技术人员将认识到，借此还可依据所述Markush群组的任何个别成员或成员子群组描述本发明。
如所属领域的技术人员将理解，出于任何及所有目的(例如就提供书面描述的目的来说)，本文中所揭示的所有范围还囊括其任何及所有可能子范围及子范围的组合。可容易地将任何所列范围识别为充分地描述及实现分解成至少相等的二分之一、三分之一、四分之一、五分之一、十分之一等的相同范围。作为非限制性实例，可容易地将本文中所论述的每一范围分解成下部三分之一、中间三分之一及上部三分之一等。如所属领域的技术人员还将理解，例如“最多”、“至少”等所有语言包含所叙述的数目且指代可随后分解成如上文所论述的子范围的范围。最后，如所属领域的技术人员将理解，一范围包含每一个别成员。因此，举例来说，具有1-3个单元的群组指代具有1、2或3个单元的群组。类似地，具有1-5个单元的群组指代具有1、2、3、4或5个单元的群组，等等。
依据上文，将了解，本文中已出于图解说明的目的描述了本发明的各种实施例，且可在不背离本发明的范围的情况下做出各种修改。因此，本文中所揭示的各种实施例不打算为限制性，其中真实范围及精神由所附权利要求书指示。

Claims (24)

1.一种存储器装置，其包括：
第一导电层，第二导电层，其在所述第一导电层上面，及第三导电层，其在所述第二导电层上面，所述导电层的每一者从所述导电层中的剩余层中的下伏的一者的上表面端部后退；
第一电介质层和第二电介质层，每一电介质层安置在相应相邻的导电层之间，所述电介质层中的每一者不覆盖下伏导电层的所述上表面端部的至少一部分；
第一接触电极和第二接触电极，其中所述第一接触电极和所述第二接触电极彼此电隔离；及
电耦合到所述第一导电层和所述第三导电层的触点，所述触点中的第一个安置在所述第一导电层的相应部分的第一横向侧上，第二触点安置在所述第二导电层的相应部分，其中所述第一触点耦合到所述第一接触电极，且所述第二触点耦合到所述第二接触电极。
2.根据权利要求1所述的存储器装置，其中所述相应上表面部分位于所述导电层的至少每个相对端上。
3.根据权利要求1所述的存储器装置，其中所述第一接触电极与所述第二接触电极共面。
4.根据权利要求1所述的存储器装置，其中所述导电层中的至少一者不与触点耦合且允许浮动。
5.根据权利要求1所述的存储器装置，其中所述层共同形成堆叠式主体，且其中所述相应上表面部分在所述堆叠式主体的相对端的第一端处共同形成第一阶梯。
6.根据权利要求5所述的存储器装置，其中所述相应上表面部分在所述堆叠式主体的所述相对端的第二端处进一步共同形成第二阶梯。
7.一种存储器装置，其包括：
三维存储器单元区；及
外围区，其邻近于所述存储器单元区以向所述三维存储器单元区供应至少一个电压，所述外围区包含：
多个导电层，所述多个导电层至少包含第一导电层，位于在所述第一导电层上面的第二导电层及位于所述第二导电层上面的第三导电层，所述导电层中的每一者从所述导电层中的剩余层中的下伏的一者的上表面端部后退；以及
多个电介质层，所述多个电介质层包含至少第一电介质层和第二电介质层，每一电介质层安置在相应相邻的导电层之间，所述电介质层中的每一者不覆盖下伏导电层的所述上表面端部的至少一部分；及
第一接触电极和第二接触电极，其中所述第一接触电极和所述第二接触电极彼此电隔离。
8.根据权利要求7所述的存储器装置，其进一步包括：
第一接触电极；及
第二接触电极，其中所述第一接触电极和所述第二接触电极彼此电隔离。
9.根据权利要求8所述的存储器装置，其中所述第一接触电极仅耦合到所述导电层的偶数层，且所述第二接触电极仅耦合到所述导电层的奇数层。
10.根据权利要求7所述的存储器装置，其中所述导电层中的至少一者不与触点耦合且允许浮动。
11.根据权利要求7所述的存储器装置，其中所述第一导电层、所述第二导电层和所述第三导电层也在所述三维存储器单元区内延伸且在所述三维存储器单元区中形成字线；且其中所述三维存储器单元区中的所述第一导电层、所述第二导电层和所述第三导电层通过所述第一电介质层和所述第二电介质层彼此隔开。
12.根据权利要求7所述的存储器装置，其中所述三维存储器单元区包括堆叠式主体，所述堆叠式主体包括若干字线层，所述字线层包括导电材料且分别彼此上下安置；及若干电介质层，所述电介质层中的每一者插置于所述若干字线层中的相应两个邻近字线层之间。
13.根据权利要求12所述的存储器装置，其中所述堆叠式主体包含一个或多个柱状半导体结构。
14.根据权利要求13所述的存储器装置，其中所述一个或多个柱状结构的每一者均包含硅柱和围绕所述硅柱的氧化物-氮化物-氧化物膜。
15.根据权利要求7所述的存储器装置，其中所述导电层中的每一者相应连接到多个接触电极中的一者。
16.根据权利要求7所述的存储器装置，进一步包括电荷泵。
17.根据权利要求16所述的存储器装置，进一步包括开关电路，所述开关电路经配置以从电压源提供电压到所述电荷泵。
18.根据权利要求16所述的存储器装置，其中所述电荷泵包含形成自所述导电层和所述电介质层的至少两个电容器，所述至少两个电容器的所述导电层对应于所述三维存储器单元区的相应字线。
19.一种存储器结构，其包含：
三维存储器单元区，其包括多个导电字线；及
电荷泵，所述电荷泵邻近所述存储器单元区，所述电荷泵通过耦合到所述三维存储器单元区的一个或多个接触电极供应至少一个电压到所述三维存储器单元区，所述电荷泵包含多个电容器；及
开关电路，其从电压源提供电压到所述电荷泵；
其中所述多个电容器通过第一导电层、第二导电层和第三导电层彼此上下布置形成，且通过第一电介质层和第二电介质层彼此隔离；且
其中所述第一导电层、所述第二导电层和所述第三导电层也形成所述三维存储器单元区的相应导电字线。
20.根据权利要求19所述的存储器结构，其中所述第一导电层和所述第二导电层中的每一者具有上表面，所述上表面延伸超过所述第一电介质层和所述第二电介质层中的相应的电介质层，所述相应的电介质层在相应的所述第一导电层和所述第二导电层上延伸。
21.根据权利要求19所述的所述存储器结构，其中所述电荷泵中的每个电容器经耦合以接收时钟信号。
22.根据权利要求21所述的存储器结构，其中所述电荷泵进一步经配置以接收至少两个时钟脉冲，所述时钟脉冲中的一者与另一时钟脉冲相位相移大约180度。
23.根据权利要求22所述的存储器结构，其中所述至少两个时钟脉冲中的每一者的幅度基本相同。
24.根据权利要求19所述的存储器结构，其中所述电荷泵包含多个级，且其中所述开关电路对于每个电荷泵级包含至少两个晶体管。
CN201811169787.9A 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法 Active CN109727994B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811169787.9A CN109727994B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13/214,902 2011-08-22
US13/214,902 US9082555B2 (en) 2011-08-22 2011-08-22 Structure comprising multiple capacitors and methods for forming the structure
PCT/US2012/051727 WO2013028693A2 (en) 2011-08-22 2012-08-21 Capacitors, apparatus including a capacitor and methods for forming a capacitor
CN201280048397.0A CN103843137B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法
CN201811169787.9A CN109727994B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280048397.0A Division CN103843137B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法

Publications (2)

Publication Number Publication Date
CN109727994A true CN109727994A (zh) 2019-05-07
CN109727994B CN109727994B (zh) 2024-02-09

Family

ID=47743557

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201280048397.0A Active CN103843137B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法
CN201811169787.9A Active CN109727994B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201280048397.0A Active CN103843137B (zh) 2011-08-22 2012-08-21 电容器、包含电容器的设备及用于形成电容器的方法

Country Status (4)

Country Link
US (6) US9082555B2 (zh)
KR (1) KR101648648B1 (zh)
CN (2) CN103843137B (zh)
WO (1) WO2013028693A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI734576B (zh) * 2020-03-24 2021-07-21 日商鎧俠股份有限公司 半導體裝置
US11955285B2 (en) 2011-08-22 2024-04-09 Lodestar Licensing Group, Llc Structure and methods of forming the structure

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244180A (ja) 2011-05-24 2012-12-10 Macronix Internatl Co Ltd 多層接続構造及びその製造方法
CN105304615B (zh) * 2014-06-05 2018-03-23 联华电子股份有限公司 半导体结构
US9716581B2 (en) * 2014-07-31 2017-07-25 Akoustis, Inc. Mobile communication device configured with a single crystal piezo resonator structure
JP6466148B2 (ja) * 2014-11-19 2019-02-06 東芝メモリ株式会社 半導体記憶装置
US9881917B2 (en) * 2015-07-16 2018-01-30 Advanced Semiconductor Engineering, Inc. Semiconductor device and method of manufacturing the same
US9780104B2 (en) * 2015-09-10 2017-10-03 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing the same
CN106601751B (zh) * 2015-10-13 2019-07-19 旺宏电子股份有限公司 具有镜像落着区的多层三维结构及集成电路
JP6610159B2 (ja) * 2015-10-20 2019-11-27 Ｔｄｋ株式会社 薄膜キャパシタ
KR101872582B1 (ko) * 2016-03-22 2018-06-28 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN109791837B (zh) * 2016-09-29 2021-04-02 松下知识产权经营株式会社 电容器
KR101951471B1 (ko) 2017-01-11 2019-02-22 연세대학교 원주산학협력단 실란올 말단기 함유 폴리디메틸실록산을 포함하는 마이크로캡슐형 자기치유 코팅액
JP2018157106A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 記憶装置および容量素子
KR102432379B1 (ko) * 2017-10-16 2022-08-12 삼성전자주식회사 반도체 소자
US10839918B1 (en) * 2019-06-24 2020-11-17 Sandisk Technologies Llc Boost converter in memory chip
JP2021048302A (ja) * 2019-09-19 2021-03-25 キオクシア株式会社 半導体記憶装置
KR20210057351A (ko) 2019-11-12 2021-05-21 삼성전자주식회사 커패시터를 포함하는 반도체 메모리 장치
US11527473B2 (en) 2019-11-12 2022-12-13 Samsung Electronics Co., Ltd. Semiconductor memory device including capacitor
WO2021138839A1 (zh) * 2020-01-08 2021-07-15 深圳市汇顶科技股份有限公司 电容器及其制作方法
WO2022048017A1 (en) * 2020-09-02 2022-03-10 Yangtze Memory Technologies Co., Ltd. On-chip capacitors in semiconductor devices and methods for forming thereof
CN113039643A (zh) 2020-09-02 2021-06-25 长江存储科技有限责任公司 半导体器件中的片上电容器及其形成方法
CN112352313B (zh) * 2020-09-27 2024-05-21 长江存储科技有限责任公司 三维半导体器件中的片上电容器及其形成方法
CN112768490B (zh) * 2021-02-04 2023-01-20 长江先进存储产业创新中心有限责任公司 相变存储器及其制作方法
US11990470B2 (en) * 2021-09-24 2024-05-21 International Business Machines Corporation Ferroelectric and paraelectric stack capacitors
CN117651480A (zh) * 2024-01-29 2024-03-05 荣耀终端有限公司 电容器的制备方法、电容器及电子设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
CN1180244A (zh) * 1996-09-26 1998-04-29 联华电子股份有限公司 具有电容器的半导体存储器件
US20020070402A1 (en) * 2000-10-31 2002-06-13 Kabushiki Kaisha Toshiba Semiconductor device having capacitor element in peripheral circuit and method of manufacturing the same
CN1624831A (zh) * 2003-12-03 2005-06-08 联华电子股份有限公司 金属－绝缘体－金属电容结构及其制法
CN101086993A (zh) * 2006-06-09 2007-12-12 国际商业机器公司 半导体器件及其制作方法
CN101211853A (zh) * 2006-12-27 2008-07-02 中芯国际集成电路制造(上海)有限公司 制造dram电容器结构的方法及形成的结构
CN101421827A (zh) * 2005-10-06 2009-04-29 飞思卡尔半导体公司 具有纳米柱的半导体器件及其方法
US20100238603A1 (en) * 2009-03-18 2010-09-23 Chung Chul-Ho Capacitor structure
US20100238363A1 (en) * 2009-03-17 2010-09-23 Konica Minolta Business Technologies, Inc. Image Display Apparatus, Image Display Method, and Image Display Program Embodied on Computer Readable Medium
US20100246092A1 (en) * 2009-03-27 2010-09-30 Tdk Corporation Thin-film device
US20100246091A1 (en) * 2009-03-26 2010-09-30 Tdk Corporation Thin film capacitor and method of manufacturing the same
US20110012188A1 (en) * 2009-07-14 2011-01-20 Kabushiki Kaisha Toshiba Semiconductor memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7317221B2 (en) * 2003-12-04 2008-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
KR100809321B1 (ko) 2005-02-01 2008-03-05 삼성전자주식회사 다중 ｍｉｍ 캐패시터 및 이의 제조 방법
KR100703974B1 (ko) 2005-08-11 2007-04-06 삼성전자주식회사 Ｍｉｍ 커패시터를 구비하는 반도체 집적회로 장치 및 그제조 방법
KR100759215B1 (ko) * 2005-12-21 2007-09-14 동부일렉트로닉스 주식회사 반도체소자의 커패시터 및 그 제조방법
JP5016832B2 (ja) * 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100922931B1 (ko) 2006-12-27 2009-10-22 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조 방법
KR100902581B1 (ko) * 2007-10-16 2009-06-11 주식회사 동부하이텍 반도체 소자의 스택 커패시터 및 그의 형성방법
US20090141426A1 (en) * 2007-11-29 2009-06-04 Cheol-Seong Hwang Thin film multi-layered ceramic capacitor and method of fabricating the same
JP5455352B2 (ja) 2008-10-28 2014-03-26 太陽誘電株式会社 薄膜ｍｉｍキャパシタ及びその製造方法
JP5341529B2 (ja) 2009-01-09 2013-11-13 株式会社東芝 不揮発性半導体記憶装置の製造方法
US7915135B2 (en) * 2009-04-30 2011-03-29 United Microelectronics Corp. Method of making multi-layer structure for metal-insulator-metal capacitor
US8148728B2 (en) * 2009-10-12 2012-04-03 Monolithic 3D, Inc. Method for fabrication of a semiconductor device and structure
US9082555B2 (en) 2011-08-22 2015-07-14 Micron Technology, Inc. Structure comprising multiple capacitors and methods for forming the structure

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
CN1180244A (zh) * 1996-09-26 1998-04-29 联华电子股份有限公司 具有电容器的半导体存储器件
US20020070402A1 (en) * 2000-10-31 2002-06-13 Kabushiki Kaisha Toshiba Semiconductor device having capacitor element in peripheral circuit and method of manufacturing the same
CN1624831A (zh) * 2003-12-03 2005-06-08 联华电子股份有限公司 金属－绝缘体－金属电容结构及其制法
CN101421827A (zh) * 2005-10-06 2009-04-29 飞思卡尔半导体公司 具有纳米柱的半导体器件及其方法
CN101086993A (zh) * 2006-06-09 2007-12-12 国际商业机器公司 半导体器件及其制作方法
CN101211853A (zh) * 2006-12-27 2008-07-02 中芯国际集成电路制造(上海)有限公司 制造dram电容器结构的方法及形成的结构
US20100238363A1 (en) * 2009-03-17 2010-09-23 Konica Minolta Business Technologies, Inc. Image Display Apparatus, Image Display Method, and Image Display Program Embodied on Computer Readable Medium
US20100238603A1 (en) * 2009-03-18 2010-09-23 Chung Chul-Ho Capacitor structure
US20100246091A1 (en) * 2009-03-26 2010-09-30 Tdk Corporation Thin film capacitor and method of manufacturing the same
US20100246092A1 (en) * 2009-03-27 2010-09-30 Tdk Corporation Thin-film device
US20110012188A1 (en) * 2009-07-14 2011-01-20 Kabushiki Kaisha Toshiba Semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955285B2 (en) 2011-08-22 2024-04-09 Lodestar Licensing Group, Llc Structure and methods of forming the structure
TWI734576B (zh) * 2020-03-24 2021-07-21 日商鎧俠股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20130051126A1 (en) 2013-02-28
US9941053B2 (en) 2018-04-10
KR20140065422A (ko) 2014-05-29
CN103843137A (zh) 2014-06-04
WO2013028693A3 (en) 2013-05-02
US20170345573A1 (en) 2017-11-30
CN103843137B (zh) 2018-11-02
US10170248B2 (en) 2019-01-01
US20210098196A1 (en) 2021-04-01
US9734949B2 (en) 2017-08-15
US10804036B2 (en) 2020-10-13
US20180226196A1 (en) 2018-08-09
US9082555B2 (en) 2015-07-14
US11955285B2 (en) 2024-04-09
WO2013028693A2 (en) 2013-02-28
CN109727994B (zh) 2024-02-09
US20190198250A1 (en) 2019-06-27
US20150310992A1 (en) 2015-10-29
KR101648648B1 (ko) 2016-08-17

Similar Documents

Publication Publication Date Title
CN103843137B (zh) 电容器、包含电容器的设备及用于形成电容器的方法
US9853032B2 (en) Semiconductor devices and methods for fabricating the same
EP2018660B1 (en) Electric device comprising an electrode with enhanced stability
US8779549B2 (en) Semiconductor memory device having capacitor and semiconductor device
CN101946304B (zh) 包括在衬底的两个面上形成的平面形状电容器的超高密度容量
CN106816430A (zh) 包括空气间隔物的半导体器件
CN109887913A (zh) 一种nand串结构及其制备方法
CN103367317A (zh) 半导体器件、其制造方法以及包括其的系统
CN109037211A (zh) 电容阵列结构
TW201123416A (en) Method for fabricating crown-shaped capacitor
US9455265B2 (en) Semiconductor 3D stacked structure and manufacturing method of the same
CN113611666A (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
TW201248787A (en) Stack capacitor structure and forming method
CN104576926A (zh) 电阻式存储器及其制造方法
CN103094201B (zh) 存储器装置及其制造方法
CN102437176B (zh) 一种提高集成电路电容密度的工艺
TW410440B (en) Manufacturing method for crown type capacitor of dynamic random access memory
TWI763278B (zh) 三維記憶體元件及其製造方法
CN105448926A (zh) 记忆元件及其制造方法
CN108389848A (zh) 下电极的制作方法
CN109427739A (zh) 集成组件和形成集成组件的方法
CN115568218A (zh) 半导体结构及半导体结构的制备方法
CN116867263A (zh) 存储器及其制作方法
CN107958895A (zh) 三维电容及其制造方法
CN105428362A (zh) 记忆元件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231009

Address after: Illinois, America

Applicant after: North Star Franchise Group Co.,Ltd.

Address before: Idaho

Applicant before: MICRON TECHNOLOGY, Inc.

GR01 Patent grant
GR01 Patent grant