TWI763278B - 三維記憶體元件及其製造方法 - Google Patents

Abstract

一種三維記憶體元件及其製造方法。所述三維記憶體元件包括閘極堆疊結構、通道層、電荷儲存結構、電極層以及電容介電層。所述閘極堆疊結構設置於基底上且包括彼此電性絕緣的多個閘極層，其中所述閘極堆疊結構中具有至少一個通道孔洞以及至少一個電容器溝槽。所述通道層設置於所述至少一個通道孔洞的側壁上。所述電荷儲存結構設置於所述通道層與所述至少一個通道孔洞的側壁之間。所述電極層設置於所述至少一個電容器溝槽的側壁上。所述電容介電層設置於所述電極層與所述至少一個電容器溝槽的側壁之間。

Description

三維記憶體元件及其製造方法

本發明是有關於一種記憶體元件及其製造方法，且特別是有關於具有溝渠式電容器的三維記憶體元件及其製造方法。

非揮發性記憶體（例如快閃記憶體）由於具有使存入的資料在斷電後也不會消失的優點，因此成為個人電腦和其他電子設備所廣泛採用的一種記憶體。

一般的記憶體元件通常包括記憶體陣列以及電容器，且將電容器設置於鄰近記憶體陣列區域的周邊區域中。然而，上述的佈局導致需要較大的佈局面積，因而無法有效地縮小記憶體元件的尺寸。

本發明提供一種三維記憶體元件，其中溝渠式電容器設置於閘極堆疊結構中。

本發明提供一種三維記憶體元件的製造方法，其中溝渠式電容器形成於閘極堆疊結構中。

本發明的三維記憶體元件包括閘極堆疊結構、通道層、電荷儲存結構、電極層以及電容介電層。所述閘極堆疊結構設置於基底上且包括彼此電性絕緣的多個閘極層，其中所述閘極堆疊結構中具有至少一個通道孔洞以及至少一個電容器溝槽。所述通道層設置於所述至少一個通道孔洞的側壁上。所述電荷儲存結構設置於所述通道層與所述至少一個通道孔洞的側壁之間。所述電極層設置於所述至少一個電容器溝槽的側壁上。所述電容介電層設置於所述電極層與所述至少一個電容器溝槽的側壁之間。

在本發明的三維記憶體元件的一實施例中，自所述基底上方的俯視方向來看，所述電容器溝槽的開口的周長至少為所述通道孔洞的開口的周長的34倍。

在本發明的三維記憶體元件的一實施例中，所述通道層的材料與所述電極層的材料相同。

在本發明的三維記憶體元件的一實施例中，所述通道層與所述電極層包括多晶矽層。

在本發明的三維記憶體元件的一實施例中，所述電荷儲存結構的材料與所述電容介電層的材料相同。

在本發明的三維記憶體元件的一實施例中，所述電荷儲存結構與所述電容介電層包括由氧化物層/氮化物層/氧化物層所構成的複合層。

在本發明的三維記憶體元件的一實施例中，所述通道層的一端電性連接至位元線，且所述通道層的另一端電性連接至源極線。

在本發明的三維記憶體元件的一實施例中，所述閘極堆疊結構中具有多個通道孔洞，且所述多個通道孔洞圍繞所述至少一個電容器溝槽。

在本發明的三維記憶體元件的一實施例中，更包括填充所述至少一個通道孔洞以及所述至少一個電容器溝的絕緣層。

本發明的三維記憶體元件的製造方法包括以下步驟。於基底上形成包括彼此電性絕緣的多個閘極層的閘極堆疊結構。於所述閘極堆疊結構中形成至少一個通道孔洞以及至少一個電容器溝槽。形成第一材料層於所述至少一個通道孔洞的側壁上以作為電荷儲存結構以及於所述至少一個電容器溝槽的側壁上以作為電容介電層。形成第二材料層於所述電荷儲存結構上以作為通道層以及於所述電容介電層上以作為電極層。

在本發明的三維記憶體元件的製造方法的一實施例中，自所述基底上方的俯視方向來看，所述電容器溝槽的開口的周長至少為所述通道孔洞的開口的周長的34倍。

在本發明的三維記憶體元件的製造方法的一實施例中，所述第一材料層包括由氧化物層/氮化物層/氧化物層所構成的複合層。

在本發明的三維記憶體元件的製造方法的一實施例中，所述第二材料層包括多晶矽層。

在本發明的三維記憶體元件的製造方法的一實施例中，更包括形成電性連接至所述通道層的一端的位元線以及形成電性連接至所述通道層的另一端的源極線。

在本發明的三維記憶體元件的製造方法的一實施例中，多個所述通道孔洞形成於所述閘極堆疊結構中，且所述通道孔洞圍繞所述至少一個電容器溝槽。

在本發明的三維記憶體元件的製造方法的一實施例中，在形成所述第二材料層之後，更包括形成絕緣層，以填充所述至少一個通道孔洞以及所述至少一個電容器溝。

基於上述，在本發明的三維記憶體元件中，電容器設置於記憶體陣列區域中的閘極堆疊結構中，而非設置於周邊區域中。因此，可有效地減少三維記憶體元件的佈局面積，進而可縮小三維記憶體元件的尺寸。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外，附圖僅以說明為目的，並未依照原尺寸作圖。為了方便理解，在下述說明中相同的元件將以相同的符號標示來說明。

關於文中所提到「包含」、「包括」、「具有」等的用語均為開放性的用語，也就是指「包含但不限於」。

此外，文中所提到「上」、「下」等的方向性用語，僅是用以參考圖式的方向，並非用以限制本發明。

當以「第一」、「第二」等的用語來說明元件時，僅用於將這些元件彼此區分，並不限制這些元件的順序或重要性。因此，在一些情況下，第一元件亦可稱作第二元件，第二元件亦可稱作第一元件，且此不偏離申請專利範圍的範疇。

圖1A至圖1C為依據本發明實施例所繪示的三維記憶體元件的製造流程上視示意圖。圖2A至圖2C為依據圖1A至圖1C中的A-A剖線所繪示的三維記憶體元件的製造流程剖面示意圖。

首先，請同時參照圖1A與圖2A，於基底100上形成閘極堆疊結構102。在本實施例中，基底100例如是矽基底，但本發明不限於此。在其他實施例中，基底100可以是其中形成有導電結構的介電基底。在本實施例中，閘極堆疊結構102由依序交錯堆疊於基底100上的絕緣層104與閘極層106所構成。此外，在本實施例中，閘極堆疊結構102的最上層為絕緣層104。絕緣層104例如為氧化矽層。閘極層106例如為多晶矽層或金屬層。在本實施例中，閘極堆疊結構102具有4層絕緣層104與3層閘極層106，但本發明不限於此。在其他實施例中，可視實際需求來形成更多層的絕緣層104與更多層的閘極層106。

接著，請同時參照圖1B與圖2B，於閘極堆疊結構102中形成通道孔洞108以及電容器溝槽110。通道孔洞108以及電容器溝槽110暴露出基底100。在本實施例中，通道孔洞108以及電容器溝槽110暴露出基底100的頂表面，但本發明不限於此。在其他實施例中，通道孔洞108的底部以及電容器溝槽110的底部可位於基底100中。此外，在本實施例中，自基底100上方的俯視方向來看，通道孔洞108具有正方形的輪廓，且電容器溝槽110具有矩形的輪廓，但本發明不限於此。在其他實施例中，自基底100上方的俯視方向來看，通道孔洞108以及電容器溝槽110可具有其他形狀的輪廓，例如圓形、橢圓形或其他種類的多邊形。

在本實施例中，通道孔洞108以及電容器溝槽110的形成方法例如是對閘極堆疊結構102進行非等向性蝕刻製程。上述的非等向性蝕刻製程的細節為本領域技術人員所熟知，於此不再另行說明。也就是說，在本實施例中，通道孔洞108以及電容器溝槽110是在同一道非等向性蝕刻製程中形成，且通道孔洞108以及電容器溝槽110具有相同的深度。在本實施例中，通道孔洞108以陣列的方式排列，且圍繞一個電容器溝槽110。然而，本發明不對通道孔洞108以及電容器溝槽110的數量以及排列方式作限制。舉例來說，如圖3A所示，通道孔洞108以陣列的方式排列，且位於一個電容器溝槽110的上下兩側。或者，如圖3B所示，通道孔洞108以陣列的方式排列，且圍繞兩個電容器溝槽110。視實際需求，本領域技術人員可任意地調整通道孔洞108以及電容器溝槽110的排列方式。

通道孔洞108用以形成本實施例的三維記憶體元件的通道區域，而電容器溝槽110用以形成本實施例的三維記憶體元件的電容器，後續將對此進行說明。在本實施例中，通道孔洞108以及電容器溝槽110具有明顯不同的尺寸。電容器溝槽110的尺寸顯著地大於通道孔洞108的尺寸。舉例來說，自基底100上方的俯視方向來看，電容器溝槽110的開口的周長至少為通道孔洞108的開口的周長的34倍。如此一來，電容器溝槽110的尺寸足夠用來形成本實施例的三維記憶體元件的電容器。此外，電容器溝槽110的尺寸取決於三維記憶體元件所需的電容值，本發明不對此進行限定。

請繼續參照圖1B與圖2B，於通道孔洞108的側壁上以及電容器溝槽110的側壁上形成第一材料層112。第一材料層112的形成方法例如是先於基底100上共形地形成一層材料層，然後進行非等向性蝕刻製程，以移除位於閘極堆疊結構102的頂表面上、位於通道孔洞108的底部上以及位於電容器溝槽110的底部上的材料層。位於通道孔洞108的側壁上的第一材料層112可作為本發明實施例的三維記憶體元件中的記憶體單元的電荷儲存結構114，而位於電容器溝槽110的側壁上的第一材料層112可作為本發明實施例的三維記憶體元件中的電容器的電容介電層116。也就是說，在本實施例中，電荷儲存結構114以及電容介電層116是在相同的製程步驟中形成，且電荷儲存結構114以及電容介電層116具有相同的材料。在本實施例中，第一材料層112例如是由氧化物層/氮化物層/氧化物層所構成的複合層，亦即熟知的ONO絕緣層，但本發明不限於此。在其他實施例中，第一材料層112也可以是其他適合作為電荷儲存結構以及電容介電層的單一材料層或複合材料層，例如氮化物層。

在形成第一材料層112之後，於第一材料層112上形成第二材料層118。第二材料層118的形成方法例如是先於基底100上共形地形成一層材料層，然後進行非等向性蝕刻製程，以移除位於閘極堆疊結構102的頂表面上、位於通道孔洞108的底部上以及位於電容器溝槽110的底部上的材料層。位於通道孔洞108中的電荷儲存結構114上的第二材料層118可作為本發明實施例的三維記憶體元件中的記憶體單元的通道層120，而位於電容器溝槽110中的電容介電層116上的第二材料層118可作為本發明實施例的三維記憶體元件中的電容器的電極層122。也就是說，在本實施例中，通道層120以及電極層122是在相同的製程步驟中形成，且通道層120以及電極層122具有相同的材料。在本實施例中，第二材料層118例如是多晶矽層，但本發明不限於此。在其他實施例中，第二材料層118也可以是其他適合作為通道層以及電極層的材料層。

之後，請同時參照圖1C與圖2C，在形成第二材料層118之後，形成絕緣層124，以填充通道孔洞108以及電容器溝槽110。在本實施例中，絕緣層124將通道孔洞108以及電容器溝槽110填滿，亦即絕緣層124的頂表面、閘極堆疊結構102的頂表面、電荷儲存結構114的頂表面、電容介電層116的頂表面、通道層120的頂表面以及電極層122的頂表面為共平面的，但本發明不限於此。如此一來，完成了本發明實施例的三維記憶體元件10。

本發明實施例的三維記憶體元件10包括閘極堆疊結構102、電荷儲存結構114、通道層120、電容介電層116以及電極層122。閘極堆疊結構102包括自基底100的表面向上堆疊的閘極層106，且相鄰的閘極層106之間設置有絕緣層104，以使相鄰的閘極層106彼此電性絕緣。

電荷儲存結構114設置於閘極堆疊結構102中的通道孔洞108的側壁上，且通道層120設置於電荷儲存結構114上。如此一來，在通道孔洞108的側壁處構成了多個記憶體單元12，且這些記憶體單元12在通道孔洞108的深度延伸方向上自基底100的表面向上堆疊。每一個記憶體單元12包括閘極層106、通道層120以及設置於閘極層106與通道層120之間的電荷儲存結構114。

電容介電層116設置於閘極堆疊結構102中的電容器溝槽110的側壁上，且電極層122設置於電容介電層116上。如此一來，在電容器溝槽110的側壁處構成了多個電容器14，且這些電容器14在電容器溝槽110的深度延伸方向上自基底100的表面向上堆疊。每一個電容器14包括閘極層106、電極層122以及設置於閘極層106與電極層122之間的電容介電層116，其中閘極層106與電極層122作為電容器14中的彼此相對設置的兩個電極。

此外，在其他製程步驟中，可形成位元線、源極線等其他元件。舉例來說，可形成與通道層120的上端電性連接的位元線以及可形成與通道層120的下端電性連接的源極線。經由對位元線以及源極線施加電壓，可對設置於通道孔洞108的側壁處的記憶體單元12進行操作。另外，亦可形成分別與電容器14的閘極層106以及電極層122連接的線路圖案，以對電容器14施加電壓而儲存電荷。上述的位元線、源極線以及連接電容器14的線路圖案的詳細結構與製程步驟為本領域技術人員所熟知，於此不再另行說明。

在本實施例的三維記憶體元件10中，電容器14設置於閘極堆疊結構102中，亦即電容器14設置於記憶體陣列區域中，而非設置於周邊區域中。因此，可有效地減少三維記憶體元件的佈局面積，進而縮小三維記憶體元件的尺寸。

此外，在本實施例的三維記憶體元件10中，多個電容器14在電容器溝槽110的深度延伸方向上自基底100的表面向上堆疊。如此一來，可在不增加佈局面積的情況下進一步地提高電容值。

在上述實施例中，絕緣層104以及電極層106是直接堆疊形成在基底100上，但本發明不限於此。在其他實施例中，可先於基底100上形成由兩種不同的絕緣層構成的絕緣堆疊結構，之後再將其中一種絕緣層置換為電極層。上述的置換製程為本領域技術人員所熟知，於此不再另行說明。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:三維記憶體元件 12:記憶體單元 14:電容器 100:基底 102:閘極堆疊結構 104:絕緣層 106:閘極層 108:通道孔洞 110:電容器溝槽 112:第一材料層 114:電荷儲存結構 116:電容介電層 118:第二材料層 120:通道層 122:電極層 124:絕緣層

圖1A至圖1C為依據本發明實施例所繪示的三維記憶體元件的製造流程上視示意圖。 圖2A至圖2C為依據圖1A至圖1C中的A-A剖線所繪示的三維記憶體元件的製造流程剖面示意圖。 圖3A為依據本發明另一實施例的記憶體元件中的通道孔洞以及電容器溝槽所繪示的上視示意圖。 圖3B為依據本發明又一實施例的記憶體元件中的通道孔洞以及電容器溝槽所繪示的上視示意圖。

10:三維記憶體元件

12:記憶體單元

14:電容器

100:基底

102:閘極堆疊結構

104:絕緣層

106:閘極層

114:電荷儲存結構

116:電容介電層

118:第二材料層

120:通道層

122:電極層

124:絕緣層

Claims (10)

1. 一種三維記憶體元件，包括： 閘極堆疊結構，設置於基底上，且包括彼此電性絕緣的多個閘極層，其中所述閘極堆疊結構中具有至少一個通道孔洞以及至少一個電容器溝槽； 通道層，設置於所述至少一個通道孔洞的側壁上； 電荷儲存結構，設置於所述通道層與所述至少一個通道孔洞的側壁之間； 電極層，設置於所述至少一個電容器溝槽的側壁上；以及 電容介電層，設置於所述電極層與所述至少一個電容器溝槽的側壁之間。
2. 如請求項1所述的三維記憶體元件，其中自所述基底上方的俯視方向來看，所述電容器溝槽的開口的周長至少為所述通道孔洞的開口的周長的34倍。
3. 如請求項1所述的三維記憶體元件，其中所述通道層的材料與所述電極層的材料相同。
4. 如請求項1所述的三維記憶體元件，其中所述電荷儲存結構的材料與所述電容介電層的材料相同。
5. 如請求項1所述的三維記憶體元件，其中所述閘極堆疊結構中具有多個所述通道孔洞，且所述通道孔洞圍繞所述至少一個電容器溝槽。
6. 一種三維記憶體元件的製造方法，包括： 於基底上形成包括彼此電性絕緣的多個閘極層的閘極堆疊結構； 於所述閘極堆疊結構中形成至少一個通道孔洞以及至少一個電容器溝槽； 形成第一材料層於所述至少一個通道孔洞的側壁上以作為電荷儲存結構以及於所述至少一個電容器溝槽的側壁上以作為電容介電層；以及 形成第二材料層於所述電荷儲存結構上以作為通道層以及於所述電容介電層上以作為電極層。
7. 如請求項6所述的三維記憶體元件的製造方法，其中自所述基底上方的俯視方向來看，所述電容器溝槽的開口的周長至少為所述通道孔洞的開口的周長的34倍。
8. 如請求項6所述的三維記憶體元件的製造方法，其中所述第一材料層包括由氧化物層/氮化物層/氧化物層所構成的複合層。
9. 如請求項6所述的三維記憶體元件的製造方法，其中所述第二材料層包括多晶矽層。
10. 如請求項6所述的三維記憶體元件的製造方法，其中多個所述通道孔洞形成於所述閘極堆疊結構中，且所述通道孔洞圍繞所述至少一個電容器溝槽。

Images