CN1180244A - 具有电容器的半导体存储器件 - Google Patents
具有电容器的半导体存储器件 Download PDFInfo
- Publication number
- CN1180244A CN1180244A CN96112883.6A CN96112883A CN1180244A CN 1180244 A CN1180244 A CN 1180244A CN 96112883 A CN96112883 A CN 96112883A CN 1180244 A CN1180244 A CN 1180244A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- extension
- storage unit
- semiconductor storage
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims abstract description 91
- 238000003860 storage Methods 0.000 claims description 105
- 241000555268 Dendroides Species 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 11
- 230000000052 comparative effect Effects 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 272
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 174
- 229920005591 polysilicon Polymers 0.000 description 174
- 230000004888 barrier function Effects 0.000 description 83
- 238000005516 engineering process Methods 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 238000005530 etching Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 238000005260 corrosion Methods 0.000 description 18
- 230000007797 corrosion Effects 0.000 description 18
- 238000001459 lithography Methods 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000000377 silicon dioxide Substances 0.000 description 14
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 13
- 235000012239 silicon dioxide Nutrition 0.000 description 13
- 239000000203 mixture Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005452 bending Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000005260 alpha ray Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000009830 intercalation Methods 0.000 description 1
- 230000002687 intercalation Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种具有电容器的半导体存储器件,包括一基底、一形成在该基底上的转移晶体管与一存储电容器。晶体管的漏极和源极区之一电连接到存储电容器。存储电容器包含一类树干状导电层、至少一类树枝状导电层、一电介质层与一上导电层,其中,类树干状导电层包括下、中和上树干部。类树枝状导电层的一末端连接在类树干状导电层的内表面上,与类树干状导电层构成存储电容器的一存储电极,而上导电层则构成存储电容器的一相对电极。
Description
本发明涉及一种具有电容器的半导体存储器件特别是涉及一种动态随机存取存储器的一存储单元(Memory Cell)结构，其包含一转移晶体管(Transfer Transistor)和一树型(tree-type)存储电容器。
图1是一DRAM的一存储单元的电路示意图。如图所示，一个存储单元是由一转移晶体管T和一存储电容器C组成。转移晶体管T的源极连接到一对应的位线BL，漏极连接到存储电容器C的一存储电极6(storageelectrode)，而栅极则连接到一对应的字线WL。存储电容器C的一相对电极8(opposed electrode)连接到一固定电压源，而在存储电极6和相对电极8之间则设置一电介质膜层7。
在传统DRAM的存储容量少于1Mb时，在集成电路的制造过程中，主要是利用二维空间的电容器来实现。亦即泛称的平板型电容器(planar typecapacitor)。一平板型电容器需占用半导体基底的一相当大的面积来存储电荷，故并不适合应用于高度集成化的情况下。高集成化的DRAM，例如大于4Mb的存储容量，需要利用三维空间的电容器来实现，例如所谓的叠层型(stacked type)或沟槽型(trench type)电容器。
与平板型电容器比较，叠层型或沟槽型电容器可以在存储单元的尺寸已进一步缩小的情况下，仍能获得相当大的电容量。虽然如此，当存储器件再进入更高度的集成化时，例如具有64Mb容量的DRAM，单纯的三维空间电容器结构已不再适用。
一种解决方式是利用所谓的鳍型(fin type)叠层电容器。鳍型叠层电容器的相关技术可参考Ema等人的论文“3-Dimensional Stacked Capacitor Cell for16M and 64M DRAMs”，International Electron Devices Meeting，pp.592-595，Dec.1988。鳍型叠层电容器主要是其电极和电介质膜层由多层叠层，延伸成一水平鳍状结构，以便增加电极的表面积。DRAM的鳍型叠层电容器的相关美国专利可以参考第5,071,783号、第5,126,810号、第5,196,365号和第5,206,787号。
另一种解决方式是利用所谓的筒型(cylindrical type)叠层电容器。筒型叠层电容器的相关技术可参考Wakamiya等人的论文“Novel Stacked CapacitorCell for 64-Mb DRAM”，1989 Symposium on VLSI Technolohy Digest ofFechnical Papers，pp.69-70。筒型叠层电容器主要是其电极和电介质膜层延伸成一垂直筒状结构，以便增加电极的表面积。DRAM的筒型叠层电容器的相关美国专利可以参考第5,077,688号。
随着集成度的不断增加，DRAM存储单元的尺寸仍会再缩小。如本领域的技术人员所知，存储单元尺寸缩小，存储电容器的电容值也会减小。电容值的减小将导致因α射线入射所引起的软错误(soft error)机会增加，因此，人们仍为断在录找新的存储电容器结构及其制造方法，希望在存储电容器所占的平面尺寸被缩小的情况，仍能维持所需的电容值。
因此，本发明的一主要目的就是在提供一种具有电容器的半导体存储器件，其电容器具有一树状结构，以增加电容器的存储电极的表面积。
依照本发明的一优选实施例，提供一种具有电容器的半导体存储器件，该器件包括：一基底；一转移晶体管，其形成在基底上，并包括漏极和源极区；以及一存储电容器，电连接到转移晶体管的漏极和源极区之一上。其中，存储电容器还包括：
一类树干状导电层，具有一底部，电连接到转移晶体管的漏极和源极区之一上，类树干状导电层又具有一向上延伸部，以一大致向上的方向从底部延伸出一段距离后，再以一大致水平的方向往内延伸出；
至少一类树枝状导电层，具有一似L形的剖面，类树枝状导电层的一末端连接在类树干状导电层的内表面上，类树干状导电层和类树枝状电层构成存储电容器的一存储电极；
一电介质层，形成在类树于状导电层和类树枝状导电层曝露出的表面上；以及
一上导电层，形成在电介质层上，以构成存储电容器的一相对电极。
依照本发明的一个特点，本发明的类树干状导电层包括一下树干部，电连接到转移电晶体的漏极和源极区之一上；一中树干部，从下树干部的周边大致向上延伸出；以及一上树干部，从中树干部的另一末端以一大致水平的方向往内延伸出。其中，下树干部可以为T型剖面，也可以为U型剖面，而中树干部大致为中空筒状。
依照本发明的另一优选实施例，提供一种具有电容器的半导体存储器件，该器件包括：一基底；一转移晶体管，其形成在基底上，并包括漏极和源极区；以及一存储电容器，电连接到转移晶体管的漏极和源极构之一上。存储电容器还包括：
一类树干状导电层，具有一底部，电连接到转移晶体管的漏极和源极区之一上，类树干状导电层又具有一向上延伸部，以一大致向上的方向从底部延伸出一段距离后，再以一大致水平的方向往内延伸出；
至少一类树枝状导电层，包括至少一第一延伸段和一第二延伸段，第一延伸段的一本端连接在类树干状导电层的内表面上，第二延伸段以一角度，从第一延伸段的另一本端延伸出，类树干状导电层和类树枝状导电层构成存储电容器的一存储电极；
一电介质层，形成在类树干状导电层和类树枝状导电层曝露出的表面上；以及
一上导电层，形成在电介质层上，以构成存储电容器的一相对电极。
依照本发明的又一优选实施例，提供一种具有电容器的半导体存储器件，该器件包括：一基底；一转移晶体管，其形成在基底上，并包括漏极和源极区；以及一存储电容器，电连接到转移晶体管的漏极和源极区之一上。存储电容器还包括：
一类树干状导电层，具有一底部，电连接到转移晶体管的漏极和源极区之一上，类树干状导电层上具有一向上延伸部，以一大致向上的方向，从底部延伸出；
至少一类树枝状导电层，具有一本端，连接在类树干状导电层的内表面上，类树枝状导电层又具有一延伸部，从末端往类树干状导电层的中心延伸出，类树干状导电层和类树枝状导电层构成存储电容器的一存储电极；
一电介质层，形成在类树干状导电层和类树枝状导电层曝露出的表面上；以及
一上导电层，形成在电介质层上，以构成存储电容器的一相对电极。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文将结合多个优选实施例，并配合附图作详细说明。附图中：
图1是一DRAM的一存储单元的电路示意图；
图2A至2I是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第一优选实施例，以及本发明的一种半导体存储器件的第一优选实施例；
图3A至3D是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第二优选实施例，以及本发明的一种半导体存储器件的第二优选实施例；
图4A至4F是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第三优选实施例，以及本发明的一种半导体存储器件的第三优选实施例；
图4A至5C是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第四优选实施例，以及本发明的一种半导体存储器件的第四优选实施例；
图6A至6D是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第五优选实施例，以及本发明的一种半导体存储器件的第五优选实施例。
首先请参照图2A至2I，以详述本发明的一种具有树型存储电容器的半导体存储器件的第一优选实施例。
请参照图2A，首先将一硅基底10的表面进行热氧化工艺处理，例如以硅的局部氧化(LOCOS)技术来完成，因而形成场区氧化层12，其厚度例如约3000A。接着，再将硅基底10进行热氧化工艺处理，以形成一栅极氧化层14，其厚度例如约150A。然后，利用一CVD(化学气相沉积)或LPCVD(低压CVD)法，在硅基底10的整个表面上沉积一多晶硅层，其厚度例如约2000A。为了提高多晶硅层的导电性，可将磷离子注入到多晶硅层中。最好是可再沉积一难熔金属(refractory metal)层，然后施行退火(anneal)步骤，即形成金属多晶硅化合物层(polycide)，以进一步提高其导电性。该难熔金属可例如为，沉积厚度例如约2000A。之后，利用传统的光刻腐蚀技术对金属多晶硅化合物层构图，因而形成如图2A所示的栅极(或称字线)WL1至WL4。接着，例如以砷离子注入到硅基底10中，以形成漏极区16a和16b、以及源极区18a和18b。在这些步骤中，字线WL1至WL4用作掩模层，而离子注入的剂量例如约1×1015atoms/cm2，能量则约70KeV。
请参照图2B，接着以CVD法沉积一闰坦化的绝缘导层20，其例如为BPSG(硼磷硅玻璃)，厚度约7000A。然后，再以CVD法沉积一蚀刻保护层(etching protection layer)22，其例如为氮化硅层，厚度约1000A。之后，利用传统的光刻腐蚀技术，依次蚀刻蚀刻保护层22、平面化绝缘层20、和栅极氧化层14，以形成存储电极接触孔24a和24b，其分别由蚀刻保护层22的上表面延伸到漏极区16a和16b的表面。接着，在蚀刻保护层22的表面沉积一多晶硅层，再利用传统的光刻腐蚀技术对多晶硅层构图，形成如图所示的多晶硅层26a和26b，以界定出各存储单元的存储电容器的存储电极。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。如图所示，多晶硅层26a填满存储电极接触孔24a，且覆盖蚀刻保护层22的表面；多晶硅层26b填满存储电极接触孔24b，且复盖蚀刻保护层22的表面。
请参照图2C，接着沉积一厚的绝缘层，例如二氧化硅层，厚度约7000A。再利用传统的光刻腐蚀技术对绝缘层构图，因而形成如图所示的柱状绝缘层28(insulating pillar)。柱状绝缘层28具有多个凹口，例如图示的29a和29b，且凹口29a和29b的优选位置大致分别对应于漏极区16a和16b上方的区域。
请参照图2D，接着在柱状绝缘层28的侧壁(side walls)上形成多晶硅间隔层(spacers)30a和30b。在本优选实施例中，多晶硅间隔层30a和30b可以以下列步骤形成：沉积一多晶硅层，其厚度例如约1000A；再回蚀刻(etchback)。之后，以CVD法依次沉积一绝缘层32、一多晶硅层34。绝缘层32例如为二氧化硅，厚度例如约1000A，而多晶硅层34的厚度例如约1000A。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。
请参照图2E，接着在多晶硅层34的表面以CVD法沉积一绝缘层36。最好是至少填满柱状绝缘层28的凹口29a和29b。在此优选实施例中，绝缘层36的厚度例如约7000A。
请参照图2F，接着利用化学机械抛光(chemical mechanical polish；CMP)技术，对图2F结构的表面抛磨至少直到柱状绝缘层28上方的部分露出为止。再以CVD法沉积一多晶硅层38，其厚度例如约1000A。为了提高多晶硅层38的导电性，可将例如砷离子注入到多晶硅层38中。
请参照图2G，接着大约在漏极区16a和16b上方以及两相邻存储电容器间的上方的区域，利用传统的光刻腐蚀技术先蚀刻多晶硅层38；其次蚀刻柱状绝缘层28以及凸口29a、29b中的绝缘层36；最后蚀刻多晶硅层34。亦即借此步骤将多晶硅层38和34切割成若干区段38a；28b和34a；34b。
请参照图2H，接着利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层36和32、以及柱状绝缘层28。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，如图所示，其由类树干状的下多晶硅层26a；26b、类树干状的中多晶硅层30a；30b、类树干状的上多晶硅层38a；38b以及具有似L形剖面的类树枝装多晶硅层34a；34b一起构成。类树干状的下多晶硅层26a；26b连接到DRAM的转移晶体管的漏极区16a；16b，且具有似T形的剖面。类树干状的中多晶硅层30a；30b下端连接于类树干状的下多晶硅层26a；26b的周边，且大致往上延伸出。类树干状的上多晶硅层38a；38b的一末端连接于类树干状的中多晶硅层30a；30b的上末端，且大致以水平方向由外往内延伸出。类树村状的中多晶硅层30a；30b大致为中空筒状，其水平剖面可为圆形、矩形、或其他适当的形状。类树枝状多晶硅层34a；34b则从类树干状的上多晶硅层38a；38b的下表面，先以大致垂直方向往下延伸一段距离后，再以大致水平方向往类树干状的中多晶硅层30a；30b的中心延伸。由于本发明的存储电极的形状非常特殊，所以在本说明书中以“树型存储电极”称之，且因而制成的电容器则称为“树型存储电容器”。
请参照图2I，接着在存储电极26a，30a，34a，38a和26b，30b，34b，38b裸露的表面上分别形成一电介质膜层40a；40b。电介质膜层40a；例如可为二氧化硅层、氮化硅层NO(硅氮化物/二氧化硅)结构、ONO二氧化硅/硅氮化物/二氧化硅)结构或任何类似结构。然后，在电介质膜层40a和40b的表面上，形成由多晶硅制成的相对电极42。相对电极的制作工艺可由下列步骤完成：以CVD法沉积一多晶硅层，其厚度例如为1000A；再掺入例如N型杂质，以提高其导电性；最后以传统光刻腐蚀技术对多晶硅层构图，完成DRAM各存储单元的存储电容器。
虽然图2I未示出，但是本领域的技术人员应当理解，图2I的结构可依传统工艺技术制作位线、焊垫(bonding pad)、互连导线(interconnection)、隔绝保护层(passivation)、以及包装等等，以完成DRAM集成电路。由于这些制作工作与本发明的特征不直接相关，故于此不多作赘述。
在上述优选实施例中，存储电极只具有一层似L形剖面的类树枝状电极层。然而，本发明并不限于此，存储电极似L形剖面的类树枝状电极层的层数可为二层、三层、或更多，下一个优选实施例即将描述具有二层似L形剖面的类树枝状电极层的存储电极。
接着将照图3A至3D详述本发明的一种具有树型存储电容器的半导体存储器件的第二优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第二优选实施例所制造的。
本优选实施例以图2D所示的优选实施例的结构为基础，再以不同的工艺制作不同结构的DRAM存储电极。在图3A至3D中与图2D相似的部分以相同的标号标示。
请参照图2D和3A，接着以CVD法交替沉积绝缘层和多昌硅层，亦即如图3A所示依次沉积一绝缘层44、一多晶硅层46、一绝缘层48。其中，绝缘层44和48例如为二氧化硅，厚度分别例如约1000A与7000A而多晶硅层46的厚度则例如约1000A。为了提高多晶硅层46的导电性，可将例如砷离子注入到多晶硅层46中。
请参照图3B，接着利用CMP技术，抛磨图3A所示结构的表面，至少直到柱状绝缘层28上方的部分露出为止。之后，以CVD法沉积一多晶硅层50，其厚度例如约1000A。为了提高多晶硅层50的导电性，可将例如砷离子注入到多晶硅层50中。
请参照图3C，接着大约在漏极区16a和16b上方以及两相邻存储电容器间的上方的区域，利用传统的光刻腐蚀技术先蚀刻多晶硅层50；其次蚀刻柱状绝缘层28以及凹口29a、29b中的绝缘层48；接着蚀刻多晶硅层46，然后再蚀刻柱状绝缘层28以及凹口29a、29b中的绝缘层44；最后蚀刻多晶硅层34。借此步骤将多晶硅层50、46和34切割成若干区段50a；50b；46；46b和34a；34b。
请参照图3D，接着以湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层48、44和32以及柱状绝缘层28。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，如图3D所示，其由类树干状的下多晶硅层26a；26b、类树干状的中多晶硅层30a；30b、类树干状的上多晶硅层50a；50b以及两层具有似L形剖面的类树枝状多晶硅层34a，46a；34b，46b一起构成。类树干状的下多晶硅层26a；26b连接到DRAM的转移晶体管的漏极区16a；16b，且具有似T形的剖面。类树干状的中多晶硅层30a；30b的下关连接于类树干状的下多晶硅层26a；26b的周边，且大致往上延伸出，类树干状的上多晶硅层50a；50b末端连接于类树干状的中多晶硅层30a；30b的上末端，且大致以水平方向由外往内延伸出。类树干状的中多晶硅层50a；50b大致为中空筒状，其水平剖面可为圆形、矩形、或其他适当的形状，主要是依柱状绝缘层28的形状而定。两层类树枝状多晶硅层34a；46a，34b；46b则分别从类树干状的上多晶硅层50a；50b的下表面，先以大致垂直方向往下延伸一段距离后，再以大致水平方向由外往内延伸。接下来的后续工艺与传统工艺相同，故在此不再赘述。
在上述第一和第二优选实施例中，存储电极的类树枝状电极层均具有似L形剖面。且类树干状的下多晶硅层具有似T形的剖面。然而，本发明并不限于此，类树枝状电极层因弯折而构成的节数目，可以为三节、四节或更多，同时，类树干状的下多晶硅层可具有一中空结构的部分，以增加存储电极的表面积。下一个优选实施例即将描述类树枝状电极层具有四节结构的存储电极，且类树干状的下多晶硅层具有一似U形的剖面，以进一步增加存储电极的表面积。
接着将参照图4A至4F详述本发明的一种具有树型存储电容器的半导体存储器件的第三优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第三优选实施例所制造的。
本优选实施例以图2A所示的优选实施例的结构为基础，再以不同的工艺制作不同结构的DRAM存储电极。在图4A至4F中，与图2A相似的部分以相同的标号标示。
请对照图2A和4A，接着以CVD法沉积一平面化的绝缘层52，其例如为BPSG。然后，再以CVD法沉积一蚀刻保护层54，其例如为硅氮化物层。之后，利用传统的光刻腐蚀技术，依次蚀刻保护层54，平面化绝缘层52、和栅极氧化层14，以形成存储电极接触孔56a和56b，其分别由蚀刻保护层54的上表面延伸到漏极区16a和16b的表面。接着，沉积一多晶硅层。再利用传统的光刻腐蚀技术对多晶硅层构图，形成如图所示的多晶硅层58a和58b，以界定出各存储单元的存储电容器的存储电极。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。如图所示，多晶硅层58a；58b复盖蚀刻保护层54的表面，以及存储电极接触孔56a和56b的内壁表面，但未填满存储电极接触孔56a和56b，因而使多晶硅层58a；58b具有一似U形剖面的中空结构部分。接着沉积一厚的绝缘层，其例如为二氧化硅层，厚度约7000A。再利用传统的光掩模技术形成一光致抗蚀剂层60。并以各向异性蚀刻技术蚀刻曝露出的绝缘层的一部分，因而形成如图所示的凸起绝缘层62a；62b；62c。
请参照图4B，接着以光致抗蚀剂蚀(photoresist erosion)技术去除光致抗蚀剂60一厚度，而形成较薄较小的光致抗蚀剂层60a，借此又曝露出凸起绝缘层62a；62b；62c的一部分上表面。
请再参照图4C，接着再以各向异性蚀刻技术蚀刻凸起绝缘层62a；62b；62c曝露出的上表面部分及残留的绝缘层，以便形成具有阶梯状的柱状绝缘层64结构。最后去除光致抗蚀剂。
请参照图4D，接着以CVD法依序沉积一多晶硅层66和一厚绝缘层68。然后利用化学机械抛磨技术，抛磨其结构的表面。至少直到柱状绝缘层64上方的表面露出为止。为了提高多晶硅层66的导电性，可将例如砷离子注入到多晶硅层66中。
请参照图4E，接着以CVD法沉积一多晶硅层70，其厚度例如约1000A。为了提高多晶硅层70的导电性，可将例如砷离子注入到多晶硅层70中。之后，利用传统的光掩模与蚀刻技术，蚀刻多晶硅层70与柱状绝缘层64直到蚀刻保护层54表面为止，在两相邻存储电容器间形成多个开口72。再有，在开口72的间隔层上形成多晶硅间隔层74a和74b。在本优选实施例中，多晶硅间隔层74a和74b可以以下列步骤形成：沉积一多晶硅层，其厚度例如约1000A；再回蚀刻。为了提高多晶硅层74a；74b的导电性，可将例如砷离子注入到多晶硅层74a；74b中。
请参照图4F，接着大约在漏极区16a和16b上方的区域，利用传统的光刻腐蚀技术依序蚀刻多晶硅层70、厚绝缘层68与多晶硅层66。借此步骤将多晶硅层70和66切割成若干区段70a；70b和66a；66b。最后，以湿式蚀刻法，并以蚀刻保护层54为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层68以及残留的柱状绝缘层64。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图4F所示，由类树干状的下多晶硅层58a；58b、类树干状中多晶硅层74a；74b、类树干状的上多晶硅层70a；70b以及具有四节弯折形剖面(或双L形剖面)的类树枝状多晶硅层66a；66b一起构成。类树干状的下多晶硅层58a；58b连接到DRAM的转移晶体管的漏极区16a；16b，且具有一似U形的剖面，类树干状的中多晶硅层74a；74b的下端连接于类树干状的下多晶硅层58a；58b的周边，且大致往上延伸出。类树干状的上多晶硅层70a；70b的一末端连接于类树干状的中多晶硅层74a；74b的上末端，且大致以水平方向由外往内延伸出。类树干状的中多晶硅层74a；74b大致为中空筒状，其水平剖面可为圆形、矩形、或其他适当的形状，主要是依柱状绝缘层64的形状而定。类树枝状多晶硅层66a；66b是从类树干状的上多晶硅层70a；70b的下表面，先以大致垂直方向往下延伸一段距离后，再以大致水平方向由外往内延伸另一段距离，接着又以大致垂直方向往下延伸出。接下来的后续工艺与传统工艺类同，故在此不再赘述。
依照本优选实施例的构想，若要制作更多节的类树枝状多晶硅层结构，可以以图4B和4C的结构为基础，再进行光致抗蚀剂浸蚀步骤和凸起绝缘层的各向异性蚀刻步骤一次或多次，以形成更多阶梯的柱状绝缘层结构。
依照上述优选实施例的构想，柱状绝缘层或凸起绝缘层的形状的不同，即可改变类树枝状多晶硅层的延伸形状及延伸角度，故本发明的柱状绝缘层或凸起绝缘层的形状并不应取于此。实际上，也可利用其他的手段来变化出各种形状，，例如在图4A的情况下中，若以各向同性(isotropic)蚀刻或湿式蚀刻来代替各向异性(anisotropic)蚀刻方式，对该厚绝缘层施行蚀刻，可得类三角形的绝缘层；或者于柱状绝缘层形成之后，再形成间隔层绝缘层于柱状绝缘层的间隔层上，也可获得另一种不同形状绝缘层。因此类树枝状多晶硅层可以有多种不同角度的延伸形状。
在上述优选实施例中，类树干状的中多晶硅层与上多晶硅层均分开形成，且类树枝状多晶硅层均延伸自类树干状的上多晶硅层的下表面。然而，本发明并不限于此，下一个优选实施例即将描述类树干状的中多晶硅层与上多晶硅层一起形成，且类树枝状复状晶硅层延伸自类树干状的上多晶硅层的内表面。
接着将参照图5A至5C，详述本发明的一种具有树型存储电容器的半导体存储器件的第四优选实施例，半导体存储器件的这一优选实施例，由本发明的一种半导体存储器件制造方法的第四优选实施例所制造的。
本优选实施例以图4D所示的优选实施例的结构为基础，再以不同的工艺制作不同结构的DRAM存储电极。在图5A至5C中，与图4D相似的部分以相同的标号标示。
请参照图5A与4D，接着利用传统的光刻腐蚀技术，蚀刻柱状绝缘层64直到蚀刻保护层54表面为止，在两相邻存储电容器间形成一开口76，且开口76的间隔层紧邻多晶硅层66的外缘。之后，以CVD法沉积一多晶硅层80，厚度例如约是1000A。为了提高多晶硅层80的导电性，可将例如砷离子注入到多晶硅层80中。
请参照图5B，接着，大约在漏极区16a和16b上方以及两相邻存储电容器间的区域，利用传统的光刻腐蚀技术先蚀刻多晶硅层80；其次蚀刻柱状绝缘层64以及绝缘层68；最后蚀刻多晶硅层66。借此步骤将多晶硅层80和66切割成若干区段80a；80b和66a；66b。
请参照图5C，接着以湿式蚀刻法，并以蚀刻保护层54为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层68、以及柱状绝缘层64。借此步骤即完成动态随机存取存存储器的存储电容器的存储电极。其如图5C所示，由类树干状的下多晶硅层58a；58b、类树干状的上多晶硅层80a；80b以及具有四节弯折形剖面(或双L形剖面)的类树干状的下多晶硅层66a；66b一起构成。类树干状的下多晶硅层58a；58b连接到DRAM的转移晶体管的漏极区16a；16b，且具有一似U形的剖面。类树干状的上多晶硅层80a；80b的下端连接于类树干状的下多晶硅层58a；58b的周边，且大致上延伸一段距离，再以大致水平方向往内延伸出。类树干状的上多晶硅层80a；80b大致为一中空筒状，且具有一似倒L型的剖面。其中空筒状的水平剖面可为圆形、矩形、或其他适当的形状，主要是由柱状绝缘层64的形状而定。类树枝状多晶硅层66a；66b的第一弯节因紧贴住类树干状的上多晶硅层80a；80b的倒L型转角，所以，类树枝状多晶硅层66a；66b可视为仅具有三节弯折形剖面。且是从类树干状的上多晶硅层80a；80b的内表面，先以大致水平方向往内延伸一段距离后，再以大致垂直方向往下延伸另一段距离，接着又以水平方向往内延伸出。接下来的后续工艺因无于传统工艺，故在此不异再赘述。
在上述第一至第四优选实施例中，类树干状的下多晶硅层水平部分的下表面均与其下方的蚀刻保护层接触，且均是利用CMP技术将位于柱状绝缘层上方的多晶硅层予以去除截断。然而，本发明并不限于此，下一个优选实施例即将描述类树干状的下多晶硅层水平部分的下表面未与其下方的蚀刻保护层接触，而相距一段距离，以进一步增加存储电极的表面积。同时，也将描述利用传统的光刻腐蚀技术，将位于柱状绝缘层上方的多晶硅层予以切割的工艺，以及因而形成的不同存储电极结构。另外，在上述第一至第三优选实施例中，类树干状的中多晶硅层均是以多晶硅间隔层方式形成。然而，本发明并不限于此，下一个优选实施例亦将描述形成类树状的中多晶硅层的不同作法。
接着将参照图6A至6D，详述本发明的一种具有树型存储电容器的半导体存储器件的第五优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第五优选实施例所制造的。
本优选实施例以图2A所示的优选实施例的结构为基础，再以不同的工艺制作不同结构的DRAM存储电极。在图6A至6D中，与图2A相似的部分以相同的标号标示。
请参照图6A和2A接着以CVD法依序沉积一平面化的绝缘层82、一蚀刻保护层84和一绝缘层86。平面化的绝缘层82例如为BPSG，厚度约7000A。蚀刻保护层84例如为氮化硅层，厚度约1000A。绝缘层86例如为二氧化硅，厚度约1000A。之后，利用传统的光刻腐蚀技术，依序蚀刻绝缘层86、蚀刻保护层84、平面化绝缘层82、和栅极氧化层14，以形成存储电极接触孔88a和88b，其分别由绝缘层86的表面延伸到漏极区16a和16b的表面。接着，在绝缘层86的表面与存储电极接触孔88a和88b中沉积一多晶硅层，再利用传统的光刻腐蚀技术对多晶硅层构图，形成如图所示的多晶硅层90a和90b，以界定出各存储单元的存储电容器的存储电极。为了提高多晶硅层90a；90b的导电性，可将例如砷离子注入到多晶硅层90a；90b中。如图所示，多晶硅层90a填满存储电极接触孔88a，且复盖绝缘层86的表面；多晶硅层90b填满存储电极接触孔88b，且覆盖绝缘层86的表面。
请参照图6B，接着沉积一厚的绝缘层，其例如为二氧化硅层，厚度约7000A。再利用传统的光刻腐蚀技术对绝缘层构图，因而形成如图所示的柱状绝缘层92。柱状绝缘层92具有多个凹口，例如图示的94a和94b，且凹口94a和94b的优选位置大致为凹口中心分别对应于漏极区16a和16b上方的区域。之后，以CVD法沉积一多晶硅层96。再以CVD法交替沉积两次一绝缘层与一多晶硅层，形成一绝缘层98、一多晶硅层100、一绝缘层102与一多晶硅层104。绝缘层98与102例如均为二氧化硅，厚度均例如约1000A，而多晶硅层96、100与104的厚度例如均约1000A。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。
请参照图6C，接着利用传统的光刻腐蚀技术，依序蚀刻多晶硅层104、绝缘层102、多晶硅层100、绝缘层98和多晶硅层96，形成多个开口106，用以将位于柱状绝缘层92上方的多晶硅层104、100和96切割成若干区段104a；104b、100a；100b和96a；96b，以使不同的存储电极形成断路。之后，在开口106的间隔层上形成多晶硅间隔层108a和108b，用以将形成同一存储电极的多晶硅层104a；100a；96与104b；100b；96b分别连接在一起。本优选实施例中，多晶硅间隔层108a和108b可以以下列步骤形成：沉积一多晶硅层其厚度例如约1000A；再回蚀刻。
请参照图6D，接着大约在漏极区16a和16b上方的区域，利用传统的光刻腐蚀技术依序蚀刻多晶硅层104、绝缘层202和多晶硅层100。亦即藉此步骤将多晶硅层104a；104b和100a；100b再切割成若干区段。最后，利用湿式蚀刻法，并以蚀刻保护层84为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层102、98和96、以及柱状绝缘层92。借此步骤即完成动态随机存取存存储器的存储电容器的存储电极，其如图所示由类树干状的下多晶硅层90a；90b、类树干状的中多晶硅层96a；8\96b、类树干状的上多晶硅层108a；108b、以及具有三节弯折形剖面的两层类树枝状多晶硅层104a，100a；104b，100b一起构成。类树干状的下多晶硅层90a；90b连接到DRAM的转移晶体管的漏极区16a；16b，且具有一似T形的剖面。类树干状的中多晶硅层96a；96b具有一似U型的剖面，似U形底部紧贴在类树干状的下多晶硅层90a；90b的上表面，可视为是类树干状的下多晶硅层90a；90b的一部分，而似U型的周边大致连接于类树干状的下多晶硅层90a；90b的周边，且大致往上延伸出。类树干状的上多晶硅层108a；108b的一末端连接于类树干状的中多晶硅层96a；96b的上末端，且大致往上延伸出。类树干状的中多晶硅层96a；96b大致为中空筒状，其水平剖面可为圆形、矩形、或其他适当的形状。两层类树枝状多晶硅层104a，100a；104b，100b分别从类树干状的上多晶硅层108a；108b的内表面，先以大致水平方向往内延伸出一段距离后，再以大致垂直方向往下延伸一距离，最后再以大致水平方向往内延伸。
本领域的技术人员应当理解，上述本发明各个优选实施例的构想特征，除了可以单独应用之外，亦可混合应用，而再实现很多种不同结构的存储电极和存储电容器，这些存储电极和存储电容器的结构都应在本发明的保护范围之内。
应注意虽然在图中转移晶体管的漏极均为硅基底表面的扩散区结构，但是本发明并不限于此，任何适当的漏极结构均可应用用于本发明，例如沟槽式(trench)漏极即为一例。
再者，也应注意图中各构件部分的形状、尺寸、和延伸的角度，仅为给示方便所作的示意表示，其与实际情况或有差异，故不应用以限制本发明。
虽然本发明已以多个优选实施例揭露如上，但其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作出更动与润饰，因此本发明的保护范围应以后附权利要求书及其等同物来限定。
Claims (28)
1、一种具有电容器的半导体存储器件，其包括：
一基底；
一转移晶体管，其形成在该基底上，并包括漏极和源极区；以及
一存储电容器，电连接到该转移晶体管的漏极和源极区之一上，该存储电容器
包括一类树干状导电层，具有一底部，电连接到该转移晶体管的该漏极和源极区之一上，该类树干状导电层还具有一向上延伸部，以一大致向上的方向，从该底部延伸了一段距离后，再以大致水平的方向往内延伸出，
至少一类树枝状导电层，具有一似L形的剖面，该类树枝状导电层的一末端连接在该类树干状导电层的内表面上，该类树干状导电层和类树枝状导电层构成该存储电容器的一存储电极，
一电介质层，形成在该类树干状导电层和类树枝状导电层曝露出的表面上，以及
一上导电层，形成在该电介质层上，以构成该存储电容器的一相对电极。
2、如权利要求1所述的半导体存储器件，其中该类树干状导电层包括一下树干部电连接到该转移晶体管的该漏极和源极区之一上；一中树干部从该下树干部的周边大致向上延伸出；以及一上树干部大致以水平方向自该中树干部的另一末端往内延伸出。
3、如权利要求2所述的半导体存储器件，其中该下树干部具有一似T型的剖面。
4、如权利要求2所述的半导体存储器件，其中该下树干部具有一似U型的剖面。
5、如权利要求2所述的半导体存储器件，其中该中树干部大致为中空筒状。
6、如权利要求2所述的半导体存储器件，其中该类树枝关导电层的该末端连接在该上树干部的下表面上。
7、如权利要求1所述的半导体存储器件，其中该存储电容器包括两个大致平行的类树枝状导电层，每一个均具有一似L形的剖面，且其一末端均连接在该类树干状导电层内表面上。
8、一种具有电容器的半导体存储器件，其包括：
一基底；
一转移晶体管，其形成在该基底上，并包括漏极和源极区；以及
一存储电容器，电连接到该转移晶体管的漏极和源极区之一上，该存储电容器包括
一类树干状导电层，具有一底部，电连接到该转移晶体管的该漏极和源极区之一上，该类树干状导电层还具有一向上延伸部，以一大致向上的方向，从该底部延伸出一段距离后，再以大致水平的方向往内延伸出，
至少一类树枝状导电层，包括至少一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的内表面上，该第二延伸段以一角度，从该第一延伸段的另一末端延伸出，该类树干状导电层和类树枝状导电层构成该存储电容器的一存储电极，
一电介质层，形成在该类树干状导电层和类树枝状导电层曝露出的表面上，以及
一上导电层，形成在该电介质层上，以构成该存储电容器的一相对电极。
9、如权利要求8所述的半导体存储器件，其中该类树干状导电层包括一下树干部电连接到该转移晶体管的该漏极和源极区之一上；一中树干部从该下树干部的周边大致向上延伸出；以及一上树干部大致以水平方向自该中树干部的另一末端往内延伸出。
10、如权利要求9所述的半导体存储器件，其中该下树干部具有一似T型的剖面。
11、如权利要求9所述的半导体存储器件，其中该下树干部具有一似U型的剖面。
12、如权利要求9所述的半导体存储器件，其中该中树干部大致为中空筒状。
13、如权利要求9所述的半导体存储器件，其中该类树枝状导电层的该末端连接在该上树干部的下表面上。
14、如权利要求13所述的半导体存储器件，其中该类树枝状导电层还包括一第三延伸段，以一第二角度从该第二延伸段延伸出；以及一第四延伸段，以一第三角度从该第三延伸段延伸出。
15、如权利要求14所述的半导体存储器件，其中该第一延伸段和第三延伸段均大致以一垂直方向延伸，而该第二延伸段和第四延伸段则均大致以一水平方向往内延伸。
16、如权利要求9所述半导体存储器件，其中该类树枝状导电层的该末端连接在该中树干部的内表面上。
17、如权利要求16所述的半导体存储器件，其中该类树枝状导电层还包括一第三延伸段，以一第二角度从该第二延伸段延伸出。
18、如权利要求17所述的半导体存储器件，其中该第一延伸段和第三延伸段均大致以一水平方向延伸，而该第二延伸段则大致以一垂直方向延伸。
19、如权利要求8所述的半导体存储器件，其中该存储电容器包括两个大致平行的类树枝状导电层，每一个类树枝状导电层的一末端均连接在该类树干状导电层的内表面上。
20、一种具有电容器的半导体存储器件，其包括：
一基底；
一转移晶体管，形成在该其底上，并包括漏极和源极区；以及
一存储电容器，电连接到该转移晶体管的漏极和源极区之一上，该存储电容器包括
一类树干状导电层，具有底部，电连接到该转移晶体管的该漏极和源极区之一上，该类树干状导电层还具有一向上延伸部，以一大致向上的方向，从该底部延伸出，
至少一类树枝状导电层，包括到一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的内表面上，该第二延伸段以一角度，从该第一延伸段的另一末端延伸出，该类树干状导电层和类树枝状导电层构成该存储电容器的一存储电极。
一电介质层，形成在该类树干状导电层和类树枝状导电层曝露出的表面上，以及
一上导电层，形成在该电介质层上，以构成该存储电容器的一相对电极。
21、如权利要求20所述的半导体存储器件，其中该类树干状导电层包括一下树干部电连接到该转移晶体管的该漏极和源极区之一上；一中树干部从该下树干部的周边大致向上延伸出；以及一上树干部自该中树干部的另一末端大致向上延伸出。
22、如权利要求21所述的半导体存储器件，其中该下树干部具有一似T型的剖面。
23、如权利要求21所述的半导体存储器件，其中该下树干部具有一似U型的剖面。
24、如权利要求21所述的半导体存储器件，其中该中树干部大致为中空筒状。
25、如权利要求21所述的半导体存储器件，其中该类树枝状导电层的该末端连接在该上树干部的内表面上。
26、如权利要求25所述的半导体存储器件，其中该类树枝状导电层更包括一第三延伸段，以一第二角度从该第二延伸段延伸出。
27、如权利要求26所述的半导体存储器件，其中该第一延伸段和第三延伸段均大致以一水平方向延伸，而该第二延伸段则大致以一垂直方向延伸。
28、如权利要求20所述半导体存储器件，其中该存储电容器包括两个大致平行的类树枝状导电层，每一个类树枝状导电层的一末端均连接在该类树干状导电层的内表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96112883.6A CN1180244A (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96112883.6A CN1180244A (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1180244A true CN1180244A (zh) | 1998-04-29 |
Family
ID=5121643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96112883.6A Pending CN1180244A (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1180244A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727994A (zh) * | 2011-08-22 | 2019-05-07 | 美光科技公司 | 电容器、包含电容器的设备及用于形成电容器的方法 |
-
1996
- 1996-09-26 CN CN96112883.6A patent/CN1180244A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109727994A (zh) * | 2011-08-22 | 2019-05-07 | 美光科技公司 | 电容器、包含电容器的设备及用于形成电容器的方法 |
| CN109727994B (zh) * | 2011-08-22 | 2024-02-09 | 北极星特许集团有限责任公司 | 电容器、包含电容器的设备及用于形成电容器的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037212A (en) | Method of fabricating a semiconductor memory cell having a tree-type capacitor | |
| CN1159760C (zh) | 制造高密度半导体存储器件的方法 | |
| US5744833A (en) | Semiconductor memory device having tree-type capacitor | |
| CN1222029C (zh) | 制造用于半导体装置的圆柱型电容器的方法 | |
| US6071772A (en) | Method of fabricating a semiconductor memory device having a tree-type capacitor | |
| CN1246733A (zh) | 具有迭式电容器的动态随机存取存储器及其制作方法 | |
| CN1667796A (zh) | 形成半导体器件的电容器的方法 | |
| CN1063285C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1180244A (zh) | 具有电容器的半导体存储器件 | |
| CN1349254A (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5811332A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
| US5796138A (en) | Semiconductor memory device having a tree type capacitor | |
| CN1063286C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1069786C (zh) | 具有电容器的半导体存储器件 | |
| CN1072842C (zh) | 具有电容器的半导体存储器件 | |
| CN1180245A (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1066576C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1350328A (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5739060A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
| CN1063287C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5912485A (en) | Capacitor structure for a semiconductor memory device | |
| US6080632A (en) | Method of fabricating a semiconductor memory device having a tree-type capacitor | |
| US5904522A (en) | Method of fabricating a semiconductor memory device having a capacitor | |
| CN1067802C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1177839A (zh) | 具有电容器的半导体存储器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| C10 | Entry into substantive examination | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |