CN1069786C - 具有电容器的半导体存储器件 - Google Patents
具有电容器的半导体存储器件 Download PDFInfo
- Publication number
- CN1069786C CN1069786C CN96122601A CN96122601A CN1069786C CN 1069786 C CN1069786 C CN 1069786C CN 96122601 A CN96122601 A CN 96122601A CN 96122601 A CN96122601 A CN 96122601A CN 1069786 C CN1069786 C CN 1069786C
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- storage unit
- dendroid
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000003860 storage Methods 0.000 claims description 104
- 241000555268 Dendroides Species 0.000 claims description 69
- 230000000052 comparative effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 338
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 172
- 229920005591 polysilicon Polymers 0.000 description 172
- 230000004888 barrier function Effects 0.000 description 106
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 56
- 238000005530 etching Methods 0.000 description 43
- 239000000377 silicon dioxide Substances 0.000 description 33
- 238000004519 manufacturing process Methods 0.000 description 32
- 235000012239 silicon dioxide Nutrition 0.000 description 32
- 238000005516 engineering process Methods 0.000 description 29
- 238000005260 corrosion Methods 0.000 description 20
- 230000007797 corrosion Effects 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- 238000001459 lithography Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 10
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 9
- 239000000126 substance Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000007521 mechanical polishing technique Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000003870 refractory metal Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005260 alpha ray Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有电容器的半导体存储器件，包括一基底、一形成在该基底上的转移晶体管与一与转移晶体管有漏极和源极区之一电连接的存储电容器。存储电容器包含一类树干状导电层、至少一第一类树枝状导电层、一第二类树枝状导电层、一介电层与一上导电层，其中类树干状导电层电连接到漏极和源极区之一，而类树枝状导电层的一末端连接在类树干状导电层的上表面上，构成存储电容器的一存储电极，而上导电层则构成一相对电极。
Description
本发明涉及一种具有电容器的半导体存储器件，特别是涉及一种动态随机存取存储器(DRAM)的一存储单元(Memory Cell)结构，其包含一转移晶体管(Transfer Transistor)和一树型(tree-type)存储电容器。
图1是一DRAM器件的一存储单元的电路示意图。如图所示，一个存储单元是由一转移晶体管T和一存储电容器C组成。转移晶体管T的源极连接到一对应的位线BL，漏极连接到存储电容器C的一存储电极6(storageelectrode)，而栅极则连接到一对应的字线WL。存储电容器C的一相对电极8(opposed electrode)连接到一固定电压源，而在存储电极6和相对电极8之间则设置一介电膜层7。
在传统DRAM的存储容量少于1Mb时，在集成电路制作工艺中，主要是利用二维空间的电容器来实现，亦即泛称的平板型电容器(planartypecapacitor)。一平板型电容器需占用半导体基底的一相当大的面积来储存电荷，故并不适合应用于高度的集成化。高度集成化的DRAM，例如大于4Mb的存储容量时，需要利用三维空间的电容器来实现，例如所谓的叠层型(stacked type)或沟槽型(trench type)电容器。
与平板型电容器比较，叠层型或沟槽型电容器可以在存储单元的尺寸已进一步缩小的情况下，仍能获得相当大的电容量。虽然如此，当存储器件再进入更高度的集成化时，例如具有64Mb容量的DRAM，单纯的三维空间电容器结构已不再适用。
一种解决办法是利用所谓的鳍型(fin type)叠层电容器。鳍型叠层电容器相关的技术可参考Ema等人的论文“3-Dimensional Stacked Capacitor Cellfor 16M and 64M DRAMs”，International Electron Devices Meeting，pp.592-595，Dec.1988。鳍型叠层电容器主要是其电极和介电膜层是由多层叠层延伸成一水平鳍状结构，以便增加电极的表面积。DRAM的鳍型叠层电容器相关的美国专利可以参考第5,071,783号、第5,126,810号、第5,196,365号、以及第5,206,787号。
另一种解决方式是利用所谓的筒型(cylindrical type)叠层电容器。筒型叠层电容器的相关的技术可参考Wakamiya等人的论文“Novel StackedCapacitor Cell for 64Mb DRAM”，1989 Symposium on VLSI TechonlogyDigest of Technical Papers，pp.69-70。筒型叠层电容器主要是其电极和介电膜层延伸成一垂直筒状结构，以便增加电极的表面积。DRAM的筒型堆叠电容器相关的美国专利可以参考第5,077,688号。
随着集成度的不断增加，DRAM存储单元的尺寸仍会再缩小。如本领域技术人员所知，存储单元尺寸的缩小，存储电容器的电容值也会减少。电容值的减少将导致因α射线入射所引起的软错误(soft error)机会增加。因此，本领域技术人员仍不断地寻找新的存储电容器结构及其制造方法，希望在存储电容器所占的平面尺寸被缩小的情况，仍能维持所需的电容值。
因此，本发明的一主要目的就是提供一种具有电容器的半导体存储器件，其电容器具有一树状结构，以增加电容器的存储电极的表面积。
依照本发明的一优选实施例，提供一种具有电容器的半导体存储器件，该器件包括：一基底；一转移晶体管，形成在基底上，并包括漏极和源极区；以及一存储电容器，电连接到转移晶体管的漏极和源极区之一上。其中，存储电容器又包括：
一类树干状导电层，其底部电连接到转移晶体管的漏极和源极区之一上，类树干状导电层又具有一个向上延伸部分，该向上延伸部分以大致向上的方向从底部延伸出一段距离后，再以一大致水平的方向往四周延伸出；
至少一个类树枝状导电层，该类树枝状导电层具有一似L形的剖面，类树枝状导电层的一末端连接在类树干状导电层的上表面上，并且从该上表面向上，先往上延伸一段距离之后，再以大致水平方向由内向外延伸出，类树干状导电层和类树枝状导电层构成存储电容器的一存储电极；
一介电层，形成在类树干状导电层和类树枝状导电层暴露出的表面上；以及
一上导电层，形成在介电层上，以构成存储电容器的一相对电极。
依照本发明的另一优选实施例，本发明的类树干状导电层电连接到转移晶体管的漏极和源极区之一上，其剖面可以为T型，也可以为U型，而树枝状导电层中朝上延伸的部分大致为中空筒状。
依照本发明的又一优选实施例，提供一种具有电容器的半导体存储器件，该器件包括：一基底；一转移晶体管，形成在基底上，并包括漏极和源极区；以及一存储电容器，电连接到转移晶体管的漏极和源极区之一上。存储电容器又包括：
一类树干状导电层，其底部电连接到转移晶体管的漏极和源极区之一上，类树干状导电层又具有一个向上延伸部分，该向上延伸部分以大致向上的方向从底部延伸出一段距离后，再以大致水平的方向往四周延伸出；
至少一第一类树枝状导电层，包括一第一延伸段和一第二延伸段，第一延伸段的一末端连接在类树干状导电层的上表面上，大致以一垂直方向往上延伸出，第二延伸段大致以一水平方向，从第一延伸段的另一末端延伸出，类杆杆状导电层和第一类树枝状导电层构成存储电容器的一存储电极；
至少一个第二类树枝状导电层，其一末端连接在该类树干状导电层的上表面上，并且向上延伸；
一介电层，形成在类树干状导电层和第一类树枝状导电层以及第二类树枝状导电层暴露出的表面上；以及
一上导电层，形成在介电层上，以构成存储电容器的一相对电极。
依照本发明的再一优选实施例，本发明的第二类树枝状导电层呈柱状或具有一似T型的剖面。
依照本发明的另一优选实施例，本发明的第一类树枝状导电层的第二延伸段大致以水平方向，从第一延伸段的另一末端由内往外延伸出。
依照本发明的又一优选实施例，本发明的第一类树枝状导电层的第二延伸段大致以水平方向，从第一延伸段的另一末端由外往内延伸出。
依照本发明的再一优选实施例，本发明的第一类树枝状导电层的第二延伸段大致以水平方向，从第一延伸段的另一末端往第一延伸段所在的另一侧延伸出。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举若干优选实施例，并结合附图作详细说明。附图中：
图1是一DRAM器件的一存储单元的电路示意图；
图2A至2H是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第一优选实施例，以及本发明的一种半导体存储器件的第一优选
实施例；
图3A至3E是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第二优选实施例，以及本发明的一种半导体存储器件的第二优选实施例；
图4是一剖面图，用以解释本发明的一种半导体存储器件制造方法的第三优选实施例，以及本发明的一种半导体存储器件的第三优选实施例；
图5A至5D是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第四优选实施例，以及本发明的一种半导体存储器件的第四优选
实施例；
图6A至6B是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第五优选实施例，以及本发明的一种半导体存储器件的第五优选
实施例；
图7是一剖面图，用以解释本发明的一种半导体存储器件制造方法的第六优选实施例，以及本发明的一种半导体存储器件的第六优选实施例；
图8A至8E是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第七优选实施例，以及本发明的一种半导体存储器件的第七优选
实施例。
首先参照图2A至2H，详述本发明的一种具有树型存储电容器的半导体存储器件的第一优选实施例。
请参照图2A，首先将一硅基底10的表面进行热氧化制作工艺，例如以硅的局部氧化(LOCOS)技术来完成，因而形成场区氧化层12，其厚度例如约3000(angstroms)。接着，再将硅基底10进行热氧化制作工艺，以形成一栅极氧化层14，其厚度例如约150。然后，利用一CVD(化学气相沉积)或LPCVD(低压CVD)法，在硅基底10的整个表面上淀积一多晶硅层，其厚度例如约2000。为了提高多晶硅层的导电性，可将磷离子注入到多晶硅层中。最好是可再淀积一难熔金属(refractory metal)层，然后施行退火(anneal)步骤，即形成金属多晶硅化合物层(polycide)，以进一步提高其导电性。该难熔金属例如为钨(Tungsten)，淀积厚度例如约2000。之后，利用传统的光刻(photolithography)腐蚀技术对金属多晶硅化合物层构图，因而形成如图2A所示的栅极(或称字线)WL1至WL4。接着，例如以砷离子注入到硅基底10中，以形成漏极区16a和16b、以及源极区18a和18b。在此步骤中，字线WL1至WL4是当作掩模层，而离子注入的剂量例如约1×1015atoms/cm2，能量则约70KeV。
请参照图2B，接着，以CVD法淀积一绝缘层20，其例如为BPSG(硼磷硅玻璃)，厚度约7000。然后，再以CVD法淀积一蚀刻保护层(etchingprotection layer)22，其例如为硅氮化物层(silicon nitride)，厚度约1000。之后，利用传统的光刻腐蚀技术，依次蚀刻蚀刻保护层22、绝缘层20、和栅极氧化层14，以形成存储电极接触孔(storage electrode contact holes)24a和24b，其分别由蚀刻保护层22的上表面延伸到漏极区16a和16b的表面。接着，以CVD法在蚀刻保护层22的表面沉积一多晶硅层26。为了提高多晶硅层26的导电性，可将例如砷离子注入到多晶硅层26中。如图所示，多晶硅层26填满存储电极接触孔24a和24b，且覆盖蚀刻保护层22的表面。之后，在多晶硅层26表面沉积一厚的绝缘层28，其例如为二氧化硅层，厚度约7000。
请参照图2C，接着以CVD法在绝缘层28表面依次沉积一绝缘层与一牺牲多晶硅层，再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的实心筒状的绝缘层30a；30b与牺牲多晶硅层32a；32b。绝缘层30a；30b与牺牲多晶硅层32a；32b的水平剖面可为圆形、矩形或其他形状。其中，绝缘层30a；30b例如为硅氮化物层，厚度例如约为1000，而牺牲多晶硅层32a；32b的厚度例如约是1000。绝缘层30a与牺牲多晶硅层32a构成一堆叠层30a；32a，其较佳位置大致对应于漏极区16a的上方；而绝缘层30b与牺牲多晶硅层32b构成另一堆叠层30b；32b，其较佳位置大致对应于漏极区16b的上方。
请参照图2D，接着分别在堆叠层30a；32a和30b；32b的侧壁(sidewalls)上形成二氧化硅间隔层(spacers)34a和34b。在本优选实施例中，二氧化硅间隔层34a和34b可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000；再回蚀刻(etch back)。之后，以CVD法沉积一绝缘层36，其例如为硅氮化物层，厚度例如约2000。再利用化学机械抛光(chemical mechanicalpolish；CMP)技术抛光绝缘层36，至少直到队叠层30a；32a和30b；32b上方的部分露出为止。
请参照图2E，接着以堆叠层30a；32a、30b；32b和绝缘层36为蚀刻掩模，蚀刻去除二氧化硅间隔层34a和34b。之后，以堆叠层30a；32a、30b；32b和绝缘层36为蚀刻掩模，继续蚀刻绝缘层28直到多晶硅层26表面为止。然后以牺牲多晶硅层32a；32b为蚀刻掩模，蚀刻去除绝缘层36，形成开口38a知38b。
请参照图2F，接着在堆叠层30a；32a、30b；32b和绝缘层28的表面沉积一多晶硅层40，厚度例如约1000，以填满开口38a和38b。为了提高多晶硅层40的导电性，可将例如砷离子注入到多晶硅层40中。之后，利用化学机械抛光技术抛磨多晶硅层40，至少直到绝缘层30a；30b上方的部分露出为止。
请参照图2G，接着以多晶硅层40为掩模，利用湿式蚀刻法依次去除绝缘层30a；30b以及其下的绝缘层28。之后，利用传统的光刻腐蚀技术，依次蚀刻多晶硅层40、绝缘层28和多晶硅层26，以界定出各存储单元的存储电容器的存储电极。借此步骤将多晶硅层40和26切割成若干区段40a；40b和26a；26b。再利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层28。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示由类树干状的下多晶硅层26a；26b以及一具有似L形剖面的类树枝状多晶硅层40a；40b一起构成。类树干状的多晶硅层26a；26b连接到DRAM的转移晶体管的漏极区16a；16b，且有似T形的剖面。类树干状多晶硅层40a；40b大致呈中空筒状，其水平剖面可以为圆形、矩形或其它形状，视堆叠层30a；32a与30b；32b的形状而定。类树枝状多晶硅层40a；40b从类树干状的多晶硅层26a；26b的上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向由内往外延伸出。由于本发明的存储电极的形状非常特殊，故在本说明书中称为“树型存储电极”，且因此制成的电容器则称为“树型存储电容器”。
请参照图2H，接着在存储电极26a，40a，和26b，40b裸露的表面上分别形成一介电膜层42a；42b。介电膜层42a；42b例如可以为二氧化硅层、硅氮化硅层的NO(硅氮化物/二氧化硅)结构、ONO(二氧化硅/硅氮化物/二氧化硅)结构、或任何类似物。然后，在介电膜层42a和42b的表面上，形成由多晶硅制成的相对电极44。相对电极的制作工艺可由下列步骤完成：以CVD法沉积一多晶硅层，其厚度例如为1000；再掺入例如N型杂质，以提高其导电性；最后以传统光刻腐蚀技术对多晶硅层构图，完成DRAM各存储单元的存储电容器。
虽然图2H未显示，但本领域的技术人员应当了解，图2H的结构可依传统制作工艺技术制作位线、焊垫(bonding pad)、互连导线(interconnection)、隔绝保护层(passivation)、以及包装等等，以完成DRAM集成电路。由于这些制作工艺与本发明的特征无关，故在此不多作赘述。
在第一优选施例中，类树干状的多晶硅层为一实心构件，其具有一似T型的剖面。而在下一个优选实施例中将以不同的工艺形成不同结构的存储电极，且其中的类树干状的多晶硅层具有一中空结构的部分，以增加存储电极的表面积。
接着将参照图3A至3E，详述本发明的一种具有树型存储电容器的半导体存储器件的第二优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第二优选实施例所制造的。
本优选实施例以第2A图所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图3A至3E中，与图2A相似的部分以相同的标号标示。
请参照图2A和3A，接着以CVD法沉积一绝缘层46，例如BPSG，厚度约7000。然后，再以CVD法沉积一蚀刻保护层48，例如硅氮化物层，厚度约1000。之后，利用传统的光刻腐蚀技术，依次蚀刻蚀刻保护层48、绝缘层46、和栅极氧化层14，以形成存储电极接触孔50a和50b，其分别由蚀刻保护层48的上表面延伸到漏极区16a和16b的表面。接着，以CVD法在蚀刻保护层48的表面沉积一多晶硅层52。为了提高多晶硅层52的导电性，可将例如砷离子注入到多晶硅层52中。如图所示，多晶硅层52填满存储电极接触孔50a；50b，且覆盖蚀刻保护层48的表面。之后，在多晶硅层52表面沉积一厚的绝缘层54，其例如为二氧化硅层，厚度约7000。再以CVD法在绝缘层54表面依次沉积一绝缘层与一牺牲多晶硅层，再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的绝缘层56与牺牲多晶硅层58。其中，绝缘层56例如为硅氮化物层，厚度例如约1000，而牺牲多晶硅层58的厚度例如约1000。绝缘层56与牺牲多晶硅层58构成一堆叠层56；58，其较佳位置大致对应于相邻两存储电容器间的上方处。
请参照图3B，接着分别在堆叠层56；58的侧壁上形成二氧化硅间隔层60a和60b。在本优选实施例中，二氧化硅间隔层60a和60b可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000；再回蚀刻。之后，以CVD法沉积一绝缘层62，其例如为硅氮化物层，厚度例如约2000。再利用化学机械抛光技术抛磨绝缘层62，至少直到堆叠层56；58上方的部分露出为止。
请参照图3C，接着以堆叠层56；58和绝缘层62为蚀刻掩模，蚀刻去除二氧化硅间隔层60a和60b。之后，以堆叠层56；58和绝缘层62为蚀刻掩模，继续蚀刻绝缘层54直到多晶硅层52表面为止。然后以牺牲多晶硅层58为蚀刻掩模，蚀刻去除绝缘层62，形成开口64a和64b。
请参照图3D，接着在堆叠层56；58和绝缘层54的表面沉积一多晶硅层，厚度例如约1000，以填满开口64a和64b。之后，再利用化学机械抛光技术抛磨多晶硅层，至少直到绝缘层56上方的部分露出为止，形成多晶硅层66a和66b。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。
请参照图3E，接着以多晶硅层66a；66b为掩模，利用湿式蚀刻法依次去除绝缘层56以及其下的绝缘层54。之后，利用传统的光刻腐蚀技术，同时蚀刻多晶硅层66a；66b和多晶硅层52，以界定出各存储单元的存储电容器的存储电极。借此步骤将多晶硅层66a；66b和52切割成如图所示的若干区段66a；66b和52a；52b。再利用湿式蚀刻法，并以蚀刻保护层48为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层54。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示由类树干状的多晶硅层52a；52b以及一具有似L形剖面的类树枝状多晶硅层66a；66b一起构成。类树干状的多晶硅层52a；52b连接到DRAM的转移晶体管的漏极区16a；16b。且具有一似U形的剖面。类树枝状多晶硅层66a；66b大致呈中空筒状，其水平剖面可以是圆形、矩形或其形状，类树枝状多晶硅层66a；66b大致从类树干状的多晶硅层52a；52b的周边上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向由外往内延伸出。接下来的后续制作工艺因无异于传统工艺，故在此不再赘述。
上述第一、第二优选实施例中的类树枝状电极层从剖面看，均具有两支似L形的树枝，然而，本发明并不限于此，类树枝状电极层似L形的树枝可以只有一支，下一个优选实施例即将描述具有单支似L形剖面的类树枝状电极层的存储电极。
接着将参照图4，详述本发明的一种具有树型存储电容器的半导体存储器件的第三优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第三优选实施例所制造的。
本优选实施例是以图3D所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图4中，与3D相似的部分以相同的标号标示。
请参照图3D与图4，接着以多晶硅层66a；66b为掩模，利用湿式蚀刻法依次去除绝缘层56以及其下的绝缘层54。之后，利用传统的光刻腐蚀技术，至少蚀刻多晶硅层66a；66b和多晶硅层52(当然也可以包括蚀刻绝缘层54)，以界定出各存储单元的存储电容器的存储电极。借此步骤将多晶硅层52切割成若干区段52a和52b，且分别去除多晶硅层66a和66b的其中一垂直段，使多晶硅层66a和66b各只有一端与多晶硅层52a；52b连接。再利用湿式蚀刻法，并以蚀刻保护层48为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层54。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示，由类树干状的多晶硅层52a；52b以及一具有似L形剖面的类树枝状多晶硅层66a；66b一起构成。类树干状的多晶硅层52a；52b连接到DRAM的转移晶体管的漏极区16a；16b，且具有似T形的剖面。类树枝状多晶硅层66a；66b自剖面看，仅具有一支似L形的树枝，其大致从类树干状的多晶硅层52a；52b的周边上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向朝向另一侧延伸出。接下来的后续制作工艺因无异于传统工艺，故在此不再赘述。
在上述一、第二和第三优选实施例中，存储电极只具有一层似L形剖面的类树枝状电极层。然而，本发明并不限于此，存储电极似L形剖面的类树枝状电极层的层数可为二层、三层、或更多。下一个优选实施例即将描述具有两层似L形剖面的类树枝状电极层的存储电极。
接着将参照图5A至5D，详述本发明的一种具有树型存储电容器的半导体存储器件的第四优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第四优选实施例所制造的。
本优选实施例是以图2F所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极，在图5A至5D中，与图2F相似的部分以相同的标号标示。
请参照图2F与图5A，接着以多晶硅层40为掩模，利用湿式蚀刻法去除绝缘层30a；30b之后，，在多晶硅层40与绝缘层28表面沉积一绝缘层68，其例如是二氧化硅层。然后在绝缘层68表面依次沉积一绝缘层与一牺牲多晶硅层，再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的绝缘层70a；70b与牺牲多晶硅层72a；72b。其中，绝缘层70a；70b例如为硅氮化物层，厚度例如约1000，而牺牲多晶硅层72a；72b的厚度例如约1000。绝缘层70a与牺牲多晶硅层72a构成一堆叠层70a；72a，其较佳位置大致对应于漏极区16a的上方；而绝缘层70b与牺牲多晶硅层72b构成另一堆叠层70b；72b，其较佳位置大致对应于漏极区16b的上方。接着分别在堆叠层70a；72a和70b；72b的侧壁上形成二氧化硅间隔层74a和74b。在本优选实施例中，二氧化硅间隔层74a和74b可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000；再回蚀刻。
请参照图5B，接着以CVD法依次沉积一绝缘层76，其例如为硅氮化物层，厚度例如约2000。再利用化学机械抛光技术抛磨绝缘层76，至少直到堆叠层70a；72a和70b；72b上方的部分露出为止。之后，以堆叠层70a；72a、70b；72b和绝缘层76为蚀刻掩模，蚀刻去除二氧化硅间隔层74a和74b。之后，以堆叠层70a；72a、70b；72b和绝缘层76为蚀刻掩模，继续蚀刻绝缘层68和28直到多晶硅层26表面为止。形成开口78a和78b。
请参照图5C，接着以牺牲多晶硅层72a；72b为蚀刻掩模，蚀刻去除绝缘层76。然后在堆叠层70a；72a、70b；72b和绝缘层68的表面沉积一多晶硅层80，厚度例如约1000，以填满开口78a和78b。为了提高多晶硅层80的导电性，可将例如砷离子注入到多晶硅层80中。之后，利用化学机械抛光技术抛磨多晶硅层80，至少直到绝缘层70a；70b上方的部分露出为止。接着以多晶硅层80为掩模，利用湿式蚀刻法依次去除绝缘层70a；70b以及其下的绝缘层68、28。
请参照图5D，接着利用传统的光刻腐蚀技术，依次蚀刻多晶硅层80、绝缘层68、多晶硅层40、绝缘层28和多晶硅层26，以界定出各存储单元的存储电容器的存储电极。借此步骤将多晶硅层80、40和26切割成如图所示的若干区段80a；80b、40a；40b和26a；26b。再利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层68和28。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示由类树干状的多晶硅层26a；26b以及两层具有似L形剖面的类树枝状多晶硅层80a；80b和40a；40b一起构成。类树干状的多晶硅层26a；26b连接到DRAM的转移晶体管的漏极区16a；16b。且具有一似T形的剖面。两层类树枝状多晶硅层80a；80b和40a；40b大致平行且均大致呈中空筒状，其水平剖面可以是圆形、矩形或其它形状，类树枝状多晶硅层80a；80b和40a；40b分别从类树干状的多晶硅层26a；26b的上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向由内往外延伸出。接下来的后续工艺因无异于传统工艺，故在此不再赘述。如果要得到更多层的类树枝状电极层，只要依照本优选实施例中的描述，多次重复堆叠层的制作就可满足需要。
在上述第一至第四优选实施例中，存储电极的类树枝状电极层均只有似L形剖面，然而，本发明并不限于此，存储电极的类树枝状电极层可以包括有其他剖面形状。下一个优选实施例即将描述具有一层似L形剖面与一似T型剖面的类树枝状电极层的存储电极。
接着将参照图6A和6B，详述本发明的一种具有树型存储电容器的半导体存储器件的第五优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第五优选实施例所制造的。
本优选实施例是以图2F所示的优选实施例的结构为基础，再以不同的工艺制作不同结构的DRAM存储电极。在图6A和6B中，与图2F相似的部分以相同的标号标示。
请参照图2F和图6A，接着以多晶硅层40为掩模，利用湿式蚀刻法去除绝缘层30a；30b。然后以CVD法在绝缘层28和多晶硅层40的表面沉积一绝缘层82，其例如为二氧化硅层。之后利用传统的光刻腐蚀技术，依次蚀刻绝缘层82、多晶硅层40和绝缘层28，直到多晶硅层26的表面为止，以形成开口84a和84b。其中，开口84a和84b的较佳位置大致分别对应于漏极区16a和16b上方的区域。再以CVD法在绝缘层82表面沉积一多晶硅层86，厚度例如约1000，以填满开口84a和84b。为了提高多晶硅层86的导电性，可将例如砷离子注入到多晶硅层86中。
请参照图6B，接着利用传统的光刻腐蚀技术，依次蚀刻多晶硅层86、绝缘层82、多晶硅层40、绝缘层28和多晶硅层26，以界定出各存储单元的存储电容器的存储电极。借此步骤将多晶硅层86、40和26切割成如图所示的若干区段86a；86b、40a；40b和26a；26b。再利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层82、28。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示由类树干状的多晶硅层26a；26b、一具有似L形剖面的类树枝状多晶硅层40a；40b与一具有似T形剖面的类树枝状多晶硅层80a；80b一起构成。类树干状的多晶硅层26a；26b连接到DRAM的转移晶体管的漏极区16a；16b，且具有一似T形的剖面。具有似L形剖面的类树枝状多晶硅层40a；40b大致呈中空筒状，其水平剖面可以是圆形、矩形或其它形状。类树枝状多晶硅层40a；40b从类树干状的多晶硅层26a；26b的上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向由内往外延伸出。具有似T形剖面的类树枝状多晶硅层80a；80b的垂直段也大致呈中空筒状，其水平剖面也可以是圆形、矩形或其他形状。类树枝状多晶硅层80a；80b从类树干状的多晶硅层26a；26b的上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向向四周延伸出。
在下一个优选实施例中，是以不同的工艺形成不同结构的存储电极。该优选实施例的存储电极结构非常类似于上述的第五优选实施例结构，不同之处只在于类树干状的多晶硅层部分，即第五优选实施例具有一似T型的剖面，而下一优选实施例具有一柱状结构。
本优选实施例是以图6A所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图7中，与图6A相似的部分以相同的标号标示。
请参照图6A和图7，接着利用化学机械抛光技术抛磨多晶硅层86，至少直到绝缘层82上方的部分露出为止，以形成如图所示的柱状多晶硅层88a和88b。之后，利用湿式蚀刻法，并以多晶硅层40为掩模去除暴露出的二氧化硅层，亦即去除全部的绝缘层82与部分的绝缘层28。然后利用传统的光刻腐蚀技术，依次蚀刻多晶硅层40、绝缘层28和多晶硅层26，直到蚀刻保护层22的表面为止，以界定出各存储单元的存储电容器的存储电极。亦即借此步骤将多晶硅层40和26切割成如图所示的若干区段40a；40b和26a；26b。再利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层28。借此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示由类树干状的多晶硅层26a；26b、一具有似L形剖面的类树枝状多晶硅层40a；40b与一柱状类树枝状多晶硅硅层88a；88b一起构成。类树干状的多晶硅层26a；26b连接到DRAM的转移晶体管的漏极区16a；16b。且具有一似T形的剖面。具有似L形剖面的类树枝状多晶硅层40a；40b大致呈中空筒状，其水平剖面可以是圆形、矩形或其形状，类树枝状多晶硅层40a；40b从类树干状的多晶硅层26a；26b的上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向由内往外延伸出。柱状类枝状多晶硅层88a；88b的水平剖面可以是圆形、矩形或其他形状，且从类树干状的多晶硅层26a；26b的上表面，以大致垂直方向往上延伸出。
在上述第一至第六优选实施例中，类树干状的多晶硅层水平部分的下表面均与其下方的蚀刻保护层接触，且均是利用CMP技术将位于堆叠层上方的多晶硅层予以去除截断。然而，本发明并不限于此，下一个优选实施例即将描述类树干状的多晶硅层水平部分的下表面未与其下方的蚀刻保护层接触，而相距一段距离，以进一步增加存储电极的表面积的作法。同时，也将描述利用传统的光刻腐蚀技术，将位于堆叠层上方的多晶硅层予以切割的工艺。
接着将参照图8A至8E，详述本发明的一种具有树型存储电容器的半导体存储器件的第七优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第七优选实施例所制造的。
本优选实施例以图2A所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图8A至8E中，与图2A相似的部分以相同的标号标示。
请参照图2A和8A，接着，以CVD法依次沉积一绝缘层90、一蚀刻保护层92和一绝缘层94。绝缘层90例如为BPSG，厚度约7000。蚀刻保护层92例如为硅氮化物层，厚度约1000。绝缘层94例如为二氧化硅层，厚度约1000。之后，利用传统的光刻腐蚀技术，依次蚀刻绝缘层94、蚀刻保护层92、绝缘层90和栅极氧化层14，以形成存储电极接触孔96a和96b，其分别由绝缘层94的上表面延伸到漏极区16a和16b的表面。接着，在绝缘层94的表面与存储电极接触孔96a；96b中沉积一多晶硅层。而后再利用传统的光刻腐蚀技术对多晶硅层构图，形成如图所示的多晶硅层98。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。如图所示，多晶硅层98填满存储电极接触孔96a；96b，且覆盖住绝缘层94的表面。之后，在多晶硅层98表面沉积一绝缘层100，其例如为二氧化硅层，厚度例如约7000。
请参照图8B，接着在绝缘层100表面依次沉积一绝缘层与一牺牲多晶硅层，再利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的实心筒状的绝缘层102a；102b与牺牲多晶硅层104a；104b。绝缘层102a；102b与牺牲多晶硅层104a；104b的水平剖面可为圆形、矩形或是其他形状。其中，绝缘层102a；102b例如为硅氮化物层，厚度例如约是1000，而牺牲多晶硅层104a；104b的厚度例如约是1000。绝缘层102a与牺牲多晶硅层104a构成一堆叠层102a；104a，其较佳位置大致上对应于漏极区16a的上方；而绝缘层102b与牺牲多晶硅层104b构成另一堆叠层102b；104b，其较佳位置大致上对应于漏极区16b的上方。然后分别在堆叠层102a；104a和102b；104b的侧壁上形成二氧化硅间隔层106a和106b。在本优选实施例中，二氧化硅间隔层106a和106b可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000；再回蚀刻。之后，以CVD法沉积一绝缘层108，其例如为硅氮化物层，厚度例如约2000。再利用化学机械抛光技术抛磨绝缘层108，至少直到堆叠层102a；104a和102b；104a上方的部分露出为止。
请参照图8C，接着以堆叠层102a；104a、102b；104b和绝缘层108为蚀刻掩模，蚀刻去除二氧化硅间隔层106a和106b。之后，仍以堆叠层102a；104a、102b；104b和绝缘层108为蚀刻掩模，继续蚀刻绝缘层100直到多晶硅层98表面为止。然后以牺牲多晶硅层104a；104b为蚀刻掩模，蚀刻去除绝缘层108，形成开口110a和110b。
请参照图8D，接着在堆叠层102a；104a、102b；104b和绝缘层100的表面沉积一多晶硅层112，厚度例如约1000，以填满开口38a和38b。为了提高多晶硅层112的导电性，可将例如砷离子注入到多晶硅层112中。之后，利用传统的光刻腐蚀技术对多晶硅层112和牺牲多晶硅层104a；104b构图，分开位于绝缘层102a；102b上方的部分，形成如图所示的结构。
请参照图8E，接着以多晶硅层112与牺牲多晶硅层104a；104b为掩模，利用湿式蚀刻法依次蚀刻暴露出的硅氮化物层与二氧化硅层，亦即去除绝缘层102a；102b以及其下的绝缘层100。之后，利用传统的光刻腐蚀技术，依次蚀刻多晶硅层112、绝缘层100和多晶硅层98，以界定出各存储单元的存储电容器的存储电极。亦即藉此步骤将多晶硅层112和98切割成若干区段112a；112b和98a；98b。再利用湿式蚀刻法，并以蚀刻保护层92为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层100与94。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示由类树干状的多晶硅层98a；98b以及一具有似T形剖面的类树枝状多晶硅层112a；112b一起构成。类树干状的多晶硅层98a；98b连接到DRAM的转移晶体管的漏极区16a；16b。其具有似T形的剖面。且水平的下表面与蚀刻保护层92的上表面保持有一段距离，以进一步增加存储电极的表面积。类树枝状多晶硅层112a；112b大致呈中空筒状，其水平剖面可以为圆形、矩形或其他形状，且从类树干状的多晶硅层98a；98a的上表面，先以大致垂直方向往上延伸一段距离后，再以大致水平方向往四周伸出。
本领域技术人员应当理解，上述本发明各个优选实施例的构想特征，除了可以单独应用之外，也可混合应用，而再完成多种不同结构的存储电极和存储电容器，这些存储电极和存储电容器的结构都应在本发明的保护范围之内。
应当注意虽然在附图中转移晶体管的漏极均为硅基底表面的扩散区结构，但本发明并不限于此，任何适当的漏极结构均可应当用于本发明，例如沟槽式(trench)漏极即为一例。
另外，也应注意附图中各构件部分的形状、尺寸、和延伸的角度等，仅为绘示方便所作的示意表示，其与实际情况或有差异，故不应用以限制本发明。
虽然已公开本发明的多个优选实施，但其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，可作出更动与润饰，因此本发明的保护范围应当由后附的权利要求书限定。
Claims (16)
1、一种具有电容器的半导体存储器件，包括：
一基底；
一转移晶体管，形成在该基底上，并包括漏极和源极区；以及
一存储电容器，电连接到该转移晶体管的漏极和源极区之一上，
其特征在于，该存储电容器包括：
一类树干状导电层，其底部电连接到该转移晶体管的该漏极和源极区之一上，该类树干状导电层又具有一个向上延伸部分，该向上延伸部分以大致向上的方向从该底部延伸出一段距离后，再以大致水平的方向往四周延伸出，
至少一个类树枝状导电层，该类树枝状导电层具有一似L形的剖面，该类树枝状导电层的一个末端连接在该类树干状导电层的上表面上，并且从该上表面向上，先往上延伸一段距离之后，再以大致水平方向由内向外延伸出，该类树干状导电层和类树枝状导电层构成该存储电容器的一存储电极，
一介电层，形成在该类树干状导电层和类树枝状导电层暴露出的表面上，以及
一上导电层，形成在该在介电层上，以构成该存储电容器的一相对电极。
2、如权利要求1所述的半导体存储器件，其特征在于，该类树干状导电层具有一似T型的剖面。
3、如权利要求1所述的半导体存储器件，其特征在于，该类树干状导电层具有一似U型的剖面。
4.如权利要求1所述的半导体存储器器件，其特征在于，该类树枝状导电层中朝向延伸的部分大致呈中空筒状。
5、如权利要求1、2或3中的任何一个权利要求所述的半导体存储器件，其特征在于，该存储电容器包括两个大致平行的类树枝状导电层，每一个均具有一似L形的剖面，且其一末端均连接在该类树干状导电层的上表面上。
6.如权利要求1、2或3中的任何一个权利要求所述的半导体存储器件，其特征在于，该类树枝状导电层还包括另外一个延伸部分，该延伸部分从该类树枝状导电层的向上和水平延伸的转弯处大致向上延迟一段距离，之后再由外向内延伸。
7、一种具有电容器的半导体存储器件，包括：
一基底；
一转移晶体管，形成在该基底上，并包括漏极和源极区；以及
一存储电容器，电连接到该转移晶体管的漏极和源极区之一上，
其特征在于，该存储电容器包括：
一类树干状导电层，其底部电连接到该转移晶体管的该漏极和源极区之一上，该类树干状导电层又具有一个向上延伸部分，该向上延伸部分以大致向上的方向从该底部延伸出一段距离后，再以大致水平方向往四周延伸出，
至少一个第一类树枝状导电层，包括一个第一延伸段和一个第二延伸段，该第一延伸段的末端连接在该类树干状导电层的上表面上，大致以垂直方向往上延伸出，该第二延伸段大致以水平方向，从该第一延伸段的另一末端延伸出，该类树干状导电层和第一类树枝状导电层构成该存储电容器的一存储电极，
至少一个第二类树枝状导电层，其一末端连接在该类树干状导电层的上表面上，并且向上延伸，
一介电层，形成在该类树干状导电层和该第一类树枝状导电层以及第二类树枝状导电层暴露出的表面上，以及
一上导电层，形成在该介电层上，以构成该存储电容器的一相对电极。
8、如权利要求7所述的半导体存储器件，其特征在于，该类树干状导电层具有一似T型的剖面。
9、如权利要求7所述的半导体存储器件，其特征在于，该类树干状导电层具有一似U型的剖面。
10、如权利要求7所述的半导体存储器件，其特征在于，该第一类树枝状导电层大致上呈中空筒状。
11、如权利要求10所述的半导体存储器件，其特征在于，该第一类树枝状导电层的该第二延伸段大致以水平方向，从该第一延伸段的另一末端由内往外延伸出。
12、如权利要求10所述的半导体存储器件，其特征在于，该第一类树枝状导电层的该第二延伸段大致以水平方向，从该第一延伸段的另一末端由外往内延伸出。
13、如权利要求10所述的半导体存储器件，其特征在于，该第一类树枝状导电层的该第二延伸段大致以水平方向，从该第一延伸段的另一末端往该第一延伸段所在的另一侧延伸出。
14、如权利要求7所述的半导体存储器件，其特征在于，该第二类树枝状导电层在大致以垂直方向从该类树干状导电层的上表面往上延伸一段距离之后，又以大致水平的方向向四周延伸，因而具有一似T型的剖面。
15、如权利要求7所述的半导体存储器件，其特征在于，该第二类树枝状导电层呈一柱形，大致以垂直方向从该类树干状导电层的上表面往上延伸出。
16、如权利要求10所述的半导体存储器件，其特征在于，所述的第一和第二类树枝状导电层大致平行，并且每一个类树枝状导电层的一末端均连接在该类树干状导电层的上表面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96122601A CN1069786C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96122601A CN1069786C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1177840A CN1177840A (zh) | 1998-04-01 |
| CN1069786C true CN1069786C (zh) | 2001-08-15 |
Family
ID=5127380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96122601A Expired - Fee Related CN1069786C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1069786C (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5389568A (en) * | 1992-10-29 | 1995-02-14 | Samsung Electronics Co., Ltd. | Method of making a dynamic random access memory device |
| US5478770A (en) * | 1991-12-31 | 1995-12-26 | Hyundai Electronics Industries Co., Ltd. | Methods for manufacturing a storage electrode of DRAM cells |
| US5550080A (en) * | 1994-08-03 | 1996-08-27 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating capacitors of semiconductor device |
-
1996
- 1996-09-26 CN CN96122601A patent/CN1069786C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5478770A (en) * | 1991-12-31 | 1995-12-26 | Hyundai Electronics Industries Co., Ltd. | Methods for manufacturing a storage electrode of DRAM cells |
| US5389568A (en) * | 1992-10-29 | 1995-02-14 | Samsung Electronics Co., Ltd. | Method of making a dynamic random access memory device |
| US5550080A (en) * | 1994-08-03 | 1996-08-27 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating capacitors of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1177840A (zh) | 1998-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037212A (en) | Method of fabricating a semiconductor memory cell having a tree-type capacitor | |
| CN1129171C (zh) | 半导体器件的电容器的形成方法 | |
| CN1098821A (zh) | 高集成度半导体器件的制造方法 | |
| CN1113610A (zh) | 半导体存储器件及其制造方法 | |
| US5744833A (en) | Semiconductor memory device having tree-type capacitor | |
| CN1246733A (zh) | 具有迭式电容器的动态随机存取存储器及其制作方法 | |
| US5863821A (en) | Method of fabricating a semiconductor memory device having a tree-typecapacitor | |
| CN1667796A (zh) | 形成半导体器件的电容器的方法 | |
| CN1574365A (zh) | 半导体器件及其制造方法 | |
| CN1123928C (zh) | 动态随机存取存储器电容器及其下电极的制造方法 | |
| CN1229861C (zh) | 在高低拓朴区域上形成布线层的方法和集成电路 | |
| CN1069786C (zh) | 具有电容器的半导体存储器件 | |
| CN1063286C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1063285C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1072842C (zh) | 具有电容器的半导体存储器件 | |
| CN1063287C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1236974A (zh) | 用两个腐蚀图形制造半导体存储器件的方法 | |
| CN1180244A (zh) | 具有电容器的半导体存储器件 | |
| US5796138A (en) | Semiconductor memory device having a tree type capacitor | |
| CN1066576C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1349254A (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5904522A (en) | Method of fabricating a semiconductor memory device having a capacitor | |
| CN1067802C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1177839A (zh) | 具有电容器的半导体存储器件 | |
| US5912485A (en) | Capacitor structure for a semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |