CN1063285C - 具有电容器的半导体存储器件的制造方法 - Google Patents
具有电容器的半导体存储器件的制造方法 Download PDFInfo
- Publication number
- CN1063285C CN1063285C CN96112873A CN96112873A CN1063285C CN 1063285 C CN1063285 C CN 1063285C CN 96112873 A CN96112873 A CN 96112873A CN 96112873 A CN96112873 A CN 96112873A CN 1063285 C CN1063285 C CN 1063285C
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- insulating barrier
- layer
- manufacture method
- extension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 76
- 239000003990 capacitor Substances 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 202
- 238000003860 storage Methods 0.000 claims description 83
- 241000555268 Dendroides Species 0.000 claims description 49
- 239000000203 mixture Substances 0.000 claims description 23
- 239000000126 substance Substances 0.000 claims description 12
- 239000007787 solid Substances 0.000 claims description 9
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims description 8
- 230000000052 comparative effect Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 341
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 135
- 229920005591 polysilicon Polymers 0.000 description 135
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 52
- 238000005530 etching Methods 0.000 description 35
- 239000000377 silicon dioxide Substances 0.000 description 31
- 235000012239 silicon dioxide Nutrition 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 20
- 238000005260 corrosion Methods 0.000 description 16
- 230000007797 corrosion Effects 0.000 description 16
- 238000001459 lithography Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000002955 isolation Methods 0.000 description 9
- 238000007521 mechanical polishing technique Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000003870 refractory metal Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005260 alpha ray Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
一种具有电容器的半导体存储器件的制造方法包括：在基底上形成覆盖晶体管第一绝缘层；形成穿过第一绝缘层与漏和源极之一连接的第一导电层；形成第二绝缘层与堆叠层，在堆叠层侧壁形成第三绝缘层；形成第四绝缘层；形成开口及填满开口的第二导电层；形成第三导电层，穿过第二导电层与第一导电层连接；对第一、第三导电层构图，使各导电层构成存储电极；去除第二、第三绝缘层；形成介电层；形成第四导电层以构成相对电极。
Description
本发明涉及一种具有电容器的半导体存储器件(Semiconductor MemoryDevice)，特别是涉及一种动态随机存取存储器(DRAM)的一存储单元(Memory Cell)结构，其包含一转移晶体管(Transfer Transistor)和一树型(tree-type)存储电容器。
图1是一DRAM器件的一存储单元的电路示意图。如图所示，一个存储单元是由一转移晶体管T和一存储电容器C组成。转移晶体管T的源极是连接到一对应的位线BL，漏极连接到存储电容器C的一存储电极6(storageelectrode)，而栅极则连接到一对应的字线WL。存储电容器C的一相对电极8(opposed electrode)连接到一固定电压源，而在存储电极6和相对电极8之间则设置一介电膜层7。
在传统DRAM的存储容量少于1Mb时，在集成电路制作工艺中，主要是利用二维空间的电容器来实现，亦即泛称的平板型电容器(planartypecapacitor)。一平板型电容器需占用半导体基底的一相当大的面积来存储电荷，故并不适合应用于高度的集成化。高度集成化的DRAM，例如大于4Mb存储容量时，需要利用三维空间的电容器来实现，例如所谓的叠层型(stackedtype)或沟槽型(trench type)电容器。
与平板型电容器比较，叠层型或沟槽型电容器可以在存储单元的尺寸已进一步缩小的情况下，仍能获得相当大的电容量。虽然如此，当存储器件再进入更高度的集成化时，例如具有64Mb容量的DRAM，单纯的三维空间电容器结构已不再适用。
一种解决办法是利用所谓的鳍型(fin type)叠层电容器。鳍型叠层电容器相关的技术可参考Ema等人的论文“3-Dimensional Stacked Capacitor Cellfor 16M and 64M DRAMs”，Intemational Electron Devices Meeting，pp.592-595，Dec.1988。鳍型叠层电容器主要是其电极和介电膜层是由多个堆叠层，延伸成一水平鳍状结构，以便增加电极的表面积。DRAM的鳍型叠层电容器的相关美国专利可以参考第5，071，783号、第5，126，810号、第5，196，365号、以及第5，206，787号。
另一种解决方式是利用所谓的筒型(cylindrical type)叠层电容器。筒型叠层电容器的相关技术可参考Wakamiya等人的论文“Novel StackedCapacitor Cell for 64-Mb DRAM”，1989 Symposium on VLSI TechonlogyDigest of Technical Papers，pp.69-70。筒型叠层电容器主要是其电极和介电膜层延伸成一垂直筒状结构，以便增加电极的表面积。DRAM的筒型叠层电容器相关的美国专利可以参考第5，077，688号。
随着集成度的不断增加，DRAM存储单元的尺寸仍会再缩小。如本领域技术人员所知，存储单元尺寸的缩小，存储电容器的电容值也会减少。电容值的减少将导致因α射线入射所引起的软错误(soft error)机会增加。因此，本领域技术人员仍不断在寻找新的存储电容器结构及其制造方法，希望在存储电容器所占的平面尺寸被缩小的情况，仍能维持所要的电容值。
因此，本发明的一个主要目的就是提供一种具有电容器的半导体存储器件，其电容器具有一树状结构，以增加电容器的存储电极的表面积。
依照本发明的一优选实施例，提供一种具有电容器的半导体存储器件的制造方法，其中半导体存储器件包括一基底、形成在基底上的一转移晶体管、以及一电连接到转移晶体管的漏极和源极区之一上的存储电容器。该制造方法包括下列步骤：a．在基底上形成一第一绝缘层，覆盖住转移晶体管；b．在第一绝缘层上形成一蚀刻保护层，c．形成一第二绝缘层；d．在第二绝缘层上形成一堆叠层，其具有一凹口；e．在堆叠层侧壁形成一第三绝缘层；f．形成一第四绝缘层，使之填满堆叠层的凹口；g．去除第三、第四绝缘层以及位于第三绝缘层下方的绝缘层，以形成一开口，开口不接触蚀刻保护层；h．形成一第一导电层，使之填满堆叠层的凹口与开口；i．去除堆叠层；j．形成一第五绝缘层；k．形成一第二导电层，穿过至少第五绝缘层、第一导电层、第二绝缘层、蚀刻保护层以及第一绝缘层，与转移晶体管的漏极和源极区之一电连接；l．去除位于第五绝缘层上方的部分第二导电层，以构成一类树干状导电层，而第一导电层构成一类树枝状导电层，且第一、第二导电层构成存储电容器的一存储电极；m．去除第二、第五绝缘层；n．在第一、第二导电层暴露出的表面上，形成一介电层；以及o．在介电层的表面上，形成一第三导电层以构成储存电容器的一相对电极。
依照本发明的另一优选实施例，本发明的类树干状导电层是一体的构件，电连接到转移晶体管的漏极和源极区之一上，其可以为T型剖面，也可以为实心筒状。
依照本发明的又一优选实施例，在步骤i之后和步骤j之前还包括下列步骤：先形成一第六绝缘层，再在第六绝缘层上方形成一第四导电层；其中步骤k还包括形成第二导电层，使之穿过第四导电层与第六绝缘层的步骤；其中步骤l还包括对第四导电层构图，使之构成类树枝状导电层的一部分；其中步骤m还包括去除第六绝缘层的步骤；且其中步骤n还包括在第一、第二、第四导电层暴露出的表面上形成一介电层。
依照本发明的一个特点，步骤l包括以化学机械抛光法，抛磨掉第二导电层位于第五绝缘层上方的部分，或蚀刻掉第二导电层位于第五绝缘层上方的一部分。
依照本发明的再一优选实施例，在步骤i之后和步骤j之前还包括至少重复一次步骤c至步骤i的步骤；且其中在步骤l中，第二导电层构成类树干状导电层，而其他的导电层则构成至少两层的类树枝状导电层，该些类树枝状导电层平行且其中一末端均连接在第二导电层的外表面上。
依照本发明的另一优选实施例，提供一种具有电容器的半导体存储器件的制造方法，其中该半导体存储器件包括一基底、形成在基底上的一转移晶体管、以及一电连接到转移晶体管的漏极和源极区之一上的存储电容器。该制造方法包括下列步骤：(1)在基底上形成一第一绝缘层，覆盖住转移晶体管；(2)形成一第一导电层，穿过至少第一绝缘层，与转移晶体管的漏极和源极区之一电连接；(3)形成一第二绝缘层；(4)在第二绝缘层上形成一堆叠层，其具有一凹口；(5)在堆叠层侧壁形成一第三绝缘层；(6)形成一第四绝缘层，使之填满堆叠层的凹口；(7)去除第三、第四绝缘层以及位于第三绝缘层下方的部分该第二绝缘层，以形成一开口；(8)形成一第二导电层，使之填满堆叠层的凹口与开口；(9)去除堆叠层；(10)形成一第五绝缘层；(11)形成一第三导电层，穿过至少第五绝缘层、第二导电层以及第二绝缘层，与第一导电层的上表面连接；(12)去除位于第五绝缘层上方的部分第三导电层，并对第一、第二导电层构图，第一、第三导电层构成类树干状导电层，而第二导电层构成一类树枝状导电层，且第一、第二、第三导电层构成存储电容器的一存储电极；(13)去除第二、第五绝缘层；(14)在第一、第二、第三导电层暴露出的表面上，形成一介电层；以及(15)在介电层的表面上，形成一第四导电层以构成存储电容器的一相对电极。
依照本发明的又一优选实施例，在步骤(1)之后和步骤(2)之前，还包括下列步骤：先在第一绝缘层上形成一蚀刻保护层，接着再在蚀刻保护层上形成一第七绝缘层；其中步骤(2)还包括形成穿过第七绝缘层与蚀刻保护层的第一导电层的步骤；且其中该步骤(13)还包括去除第七绝缘层的步骤。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举若干优选实施例，并配合附图作详细说明。附图中：
图1是一DRAM器件的一存储单元的电路示意图；
图2A至2I是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第一优选实施例，以及本发明的一种半导体存储器件的第一优选实施例；
图3A至3E是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第二优选实施例，以及本发明的一种半导体存储器件的第二优选实施例；
图4是一剖面图，用以解释本发明的一种半导体存储器件制造方法的第三优选实施例，以及本发明的一种半导体存储器件的第三优选实施例；
图5A至5E是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第四优选实施例，以及本发明的一种半导体存储器件的第四优选实施例；
图6A至6E是一系列剖面图，用以解释本发明的一种半导体存储器件制造方法的第五优选实施例，以及本发明的一种半导体存储器件的第五优选实施例。
首先请参照图2A至2I，以详述本发明的一种具有树型存储电容器的半导体存储器件的第一优选实施例。
请参照图2A，首先将一硅基底10的表面进行热氧化制作工艺，例如以硅的局部氧化(LOCOS)技术来完成，因而形成场区氧化层12，其厚度例如约3000A(angstroms)。接着，再将硅基底10进行热氧化制作工艺，以形成一栅极氧化层14，其厚度例如约150A。然后，利用一CVD(化学气相沉积)或LPCVD(低压CVD)法，在硅基底10的整个表面上沉积一多晶硅层，其厚度例如约2000A。为了提高多晶硅层的导电性，可将磷离子注入到多晶硅层中。最好是可再沉积一难熔金属(refractory metal)层，然后施行退火(anneal)步骤，即形成金属多晶硅化合物层(polycide)，以进一步提高其导电性。该难熔金属可例如为钨(Tungsten)，沉积厚度例如约2000A。之后，利用传统的光刻(photolithography)腐蚀技术对金属多晶硅化合物层构图，因而形成如图2A所示的栅极(或称字线)WL1与WL2。接着，例如以砷离子注入到硅基底10中，以形成漏极区16以及源极区18。在此步骤中，字线WL1与WL2是当作掩模层，而离子注入的剂量例如约1×1015atoms/cm2，能量则约70KeV。
请参照图2B，接着以CVD法沉积一绝缘层20，其例如为BPSG(硼磷硅玻璃)，厚度约7000A。然后，再以CVD法沉积一蚀刻保护层(etchingprotection layer)22，其例如为硅氮化物层(silicon nitride)，厚度约1000A。
请参照图2C，接着以CVD法沉积一厚的绝缘层24，其例如为二氧化硅层，厚度例如约7000A。之后再以CVD法在绝缘层24表面依次沉积一绝缘层与一牺牲多晶硅层，并利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的绝缘层25与牺牲多晶硅层28。其中，绝缘层26例如为硅氮化物层，厚度例如约是1000A，而牺牲多晶硅层28的厚度例如约是1000A。绝缘层26与牺牲多晶硅层28构成一堆叠层26；28，其具有一凹口30，凹口30的较佳位置大致对应于漏极区16的上方。
请参照图2D，接着分别在堆叠层26；28的侧壁(sidewalls)上形成二氧化硅间隔层(spacers)32。在本优选实施例中，二氧化硅间隔层32可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000A；再回蚀刻(etch back)。之后，以CVD法沉积一绝缘层34，使其大致填满凹口30的空间。绝缘层34例如为硅氮化物层，厚度例如约2000A。再利用化学机械抛光(chemicalmechanical polish；CMP)技术抛磨绝缘层34，至少直到堆叠层26；28上方的部分露出为止。
请参照图2E，接着以堆叠层26；28和绝缘层34为蚀刻掩模层，蚀刻去除二氧化硅间隔层32。之后，仍以堆叠层26；28和绝缘层34为蚀刻掩模层，继续蚀刻绝缘层24，但不蚀刻至蚀刻保护层22表面。然后以牺牲多晶硅层28为蚀刻掩模层，蚀刻去除绝缘层34，形成一开口36。开口36的深度可依实际需求加以调整，只要与蚀刻保护层22保持一段距离即可。
请参照图2F，接着在堆叠层26；28和绝缘层24的表面沉积一多晶硅层38，厚度例如约1000A，以大致填满开口36。为了提高多晶硅层38的导电性，可将例如砷离子注入到多晶硅层38中。之后，利用化学机械抛光技术抛磨多晶硅层，至少直到绝缘层26上方的部分露出为止，形成如图所示的多晶硅层38。在此步骤中，牺牲多晶硅层28会被去除。然后以多晶硅层38与绝缘层24为蚀刻保护层，利用湿式蚀刻法去除堆叠层26；28，亦即去除剩余的绝缘层26。之后，以CVD法沉积一绝缘层40，其例如是二氧化硅层，厚度例如约2000A。
请参照图2G，接着利用传统的光刻腐蚀技术，依次蚀刻绝缘层40、多晶硅层38、绝缘层24、蚀刻保护层22、绝缘层20和栅极氧化层14，以形成存储电极接触孔(storage electrode contact holes)42，其由绝缘层40的上表面延伸到漏极区16的表面。之后，以CVD法在绝缘层40表面沉积一多晶硅层44。多晶硅层44大致填满存储电极接触孔42且覆盖绝缘层40的表面。
请参照图2H，接着利用传统的光刻腐蚀技术，对多晶硅层44构图，以界定出存储单元的存储电容器的存储电极。之后利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层40与24。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示是由类树干状的多晶硅层44以及一具有似L形剖面的类树枝状多晶硅层38一起构成。类树干状的多晶硅层44连接到DRAM的转移晶体管的漏极区16，且具有一似T形的剖面。类树枝状多晶硅层38从类树干状的多晶硅层44的外表面，先以大致水平方向往外延伸一段距离后，再以大致垂直方向往下延伸出。由于本发明的存储电极的形状非常特殊，故在本说明书中以“树型存储电极”称之，且因而制成的电容器则称为“树型存储电容器”。
请参照图2I，接着分别在存储电极44与38裸露的表面上分别形成一介电膜层46。介电膜层46例如可为二氧化硅层、硅氮化物层的NO(硅氮化物/二氧化硅)结构、ONO(二氧化硅/硅氮化物/二氧化硅)结构、或任何类似结构。然后，在介电膜层46的表面上，形成由多晶硅制成的相对电极48。相对电极的制作工艺可由下列步骤完成：以CVD法沉积一多晶硅层，其厚度例如为1000A；再掺入例如N型杂质，以提高其导电性；最后以传统光刻腐蚀技术对多晶硅层构图，完成DRAM各存储单元的存储电容器。
虽然图2I未显示，但是本领域的技术人员应当理解，图2I的结构可根据传统制作工艺技术制作位线、焊垫(bonding pad)、互连导线(interconnection)、隔绝保护层(passivation)、以及包装等等，以完成DRAM集成电路。由于这些制作工艺与本发明的特征无关，故在此不多作赘述。
在第一优选实施例中，存储电极只具有一层似L形剖面的类树枝状电极层。然而，本发明并不限于此，存储电极似L形剖面的类树枝状电极层的层数可为两层、三层、或更多。下一个优选实施例即将描述具有两层似L形剖面的类树枝状电极层的存储电极。
接着将参照图3A至3E，详述本发明的一种具有树型存储电容器的半导体存储器件的第二优选实施例，半导体存储器件的此一优选实施例，是由本发明的一种半导体存储器件制造方法的第二优选实施例所制造的。
本优选实施例是以图2F所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图5A至5D中，与图2F相似的部分是以相同的标号标示。
请参照图2F和3A，接着以CVD法在绝缘层40表面依次沉积一绝缘层与一牺牲多晶硅层，并利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的绝缘层50与牺牲多晶硅层52。其中，绝缘层50例如为硅氮化物层，厚度例如约是1000A，而牺牲多晶硅层52的厚度例如约是1000A。绝缘层50与牺牲多晶硅层52构成一堆叠层50；52，其具有一凹口54，凹口54较图2C中的凹口30大，且较佳位置大致对应于漏极区16的上方。
请参照图3B，接着分别在堆叠层50；52的侧壁上形成二氧化硅间隔层56。在本优选实施例中，二氧化硅间隔层56可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000A；再回蚀刻。之后，以CVD法沉积一绝缘层58，使其大致填满凹口54的空间。绝缘层58例如为硅氮化物层，厚度例如约2000A。再利用化学机械抛光技术抛磨绝缘层58，至少直到堆叠层50；52上方的部分露出为止。
请参照图3C，接着以堆叠层50；52和绝缘层58为蚀刻掩模层，蚀刻去除二氧化硅间隔层56。之后，仍以堆叠层50；52和绝缘层58为蚀刻掩模层，继续蚀刻绝缘层40与24，但不蚀刻至蚀刻保护层22表面。然后以牺牲多晶硅层52为蚀刻掩模层，蚀刻去除绝缘层58，形成一开口60。开口60的深度可依实际需求加以调整，只要与蚀刻保护层22保持一段距离即可。
请参照图3D，接着在堆叠层50；52和绝缘层40的表面沉积一多晶硅层62，厚度例如约1000A，以大致填满开口60。为了提高多晶硅层62的导电性，可将例如砷离子注入到多晶硅层62中。之后，利用化学机械抛光技术抛磨多晶硅层，至少直到绝缘层50上方的部分露出为止，形成如图所示的多晶硅层62。在此步骤中，牺牲多晶硅层52会被去除。然后以多晶硅层62与绝缘层40为蚀刻保护层，利用湿式蚀刻法去除堆叠层50；52，亦即去除剩余的绝缘层50。之后，以CVD法沉积一绝缘层64，其例如是二氧化硅层，厚度例如约2000A。
请参照图3E，接着利用传统的光刻腐蚀技术，依次蚀刻绝缘层64、多晶硅层62、绝缘层40、多晶硅层38、绝缘层24、蚀刻保护层22、绝缘层20和栅极氧化层14，以形成存储电极接触孔66，其由绝缘层64的上表面延伸到漏极区16的表面。之后，以CVD法在绝缘层64表面沉积一多晶硅层68。多晶硅层68大致填满存储电极接触孔66且覆盖绝缘层64的表面。接着利用传统的光刻腐蚀技术，对多晶硅层68构图，以界定出存储单元的存储电容器的存储电极。之后利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层64、40与24。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示是由类树干状的多晶硅层68以及两层具有似L形剖面的类树枝状多晶硅层62、38一起构成。类树干状的多晶硅层68连接到DRAM的转移晶体管的漏极区16，且具有一似T形的剖面。类树枝状多晶硅层62与38均从类树干状的多晶硅层68的外表面，先以大致水平方向往外延伸一段距离后，再以大致垂直方向往下延伸出。接下来的后续制作工艺因无异于传统制作工艺，故在此不再赘述。
上述第一、第二优选实施例中的类树干状电极层从剖面看，均具有似T型的剖面。然而，本发明并不限于此，下一个优选实施例即将描述呈柱状结构的类树干状电极层的存储电极。
接着将参照图4，详述本发明的一种具有树型存储电容器的半导体存储器件的第三优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第三优选实施例制作的。
本优选实施例是以图2G所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图4中，与图2G相似的部分是以相同的标号标示。
请参照图2G与图4，接着利用化学机械抛光技术抛磨多晶硅层44，至少直到绝缘层40上方的部分露出为止，形成如图所示的多晶硅层44。再来利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层40、24．藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示是由类树干状的多晶硅层44以及一具有似L形剖面的类树枝状多晶硅层38一起构成。类树干状的多晶硅层44连接到DRAM的转移晶体管的漏极区16，且呈实心筒状。类树枝状多晶硅层从类树干状的多晶硅层44的外表面，先以大致水平方向往外延伸一段距离后，再以大致垂直方向往下延伸出。接下来的后续制作工艺因无异于传统制作工艺，故在此不再赘述。在本优选实施例中是以化学机械抛光技术形成类树干状导电层，但本领域的技术人员应当知道，也可利用回蚀刻技术，对图2G中的多晶硅层44构图，而形成实心筒状类树干状导电层。或者在图2G中，在形成存储电极接触孔42后，以外延(Epitaxy)方式形成一多晶硅层，使之填满存储电极接触孔42，以构成实心筒状类树干状导电层。
在上述第一、第二和第三优选实施例中，存储电极的类树干状电极层均是一体的构件，且自剖面看，存储电极的每一层类树枝状电极层均具有两支似L型树枝。然而，本发明并不限于此，下一个优选实施例即将描述类树干状电极层由多部分构成的存储电极，且存储电极的类树枝状电极层自剖面看，其中一支树枝是似L型，而另一支只具有水平延伸段。
接着将参照图5A至5E，详述本发明的一种具有树型存储电容器的半导体存储器件的第四优选实施例，半导体存储器件的此一优选实施例，是由本发明的一种半导体存储器件制造方法的第四优选实施例制作的。
本优选实施例是以图2B所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图5A至5E中，与图2B相似的部分是以相同的标号标示。
请参照图2B与图5A，接着利用传统的光刻腐蚀技术，依次蚀刻蚀刻保护层22、绝缘层20、和栅极氧化层14，以形成存储电极接触孔70，其分别由蚀刻保护层22的上表面延伸到漏极区16的表面。接着，以CVD法在蚀刻保护层22的表面沉积一多晶硅层72。为了提高多晶硅层72的导电性，可将例如砷离子注入到多晶硅层72中。如图所示，多晶硅层72填满存储电极接触孔70，且覆盖蚀刻保护层22的表面。之后，在多晶硅层72表面沉积一厚的绝缘层74，其例如为二氧化硅层，厚度例如约7000A。然后再以CVD法在绝缘层74表面依次沉积一绝缘层与一牺牲多晶硅层，并利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的绝缘层76与牺牲多晶硅层78。其中，绝缘层76例如为硅氮化物层，厚度例如约是1000A，而牺牲多晶硅层78的厚度例如约是1000A。绝缘层76与牺牲多晶硅层78构成一堆叠层76；78，其具有一凹口80，凹口80的中心往下对应的较佳位置大致偏向漏极区16的某一侧。在本优选实施例中，凹口80偏向漏极区16的左侧。
请参照图5B，接着分别在堆叠层76；78的侧壁上形成二氧化硅间隔层82。在本优选实施例中，二氧化硅间隔层82可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000A；再回蚀刻。之后，以CVD法沉积一绝缘层84，使其大致填满凹口80的空间。绝缘层84例如为硅氮化物层，厚度例如约2000A。再利用化学机械抛光技术抛磨绝缘层84，至少直到堆叠层76；78上方的部分露出为止。
请参照图5C，接着以堆叠层76；78和绝缘层84为蚀刻掩模层，蚀刻去除二氧化硅间隔层82。之后，仍以堆叠层76；78和绝缘层84为蚀刻掩模层，继续蚀刻绝缘层74，但不蚀刻至多晶硅层72表面。然后以牺牲多晶硅层78为蚀刻掩模层，蚀刻去除绝缘层84，形成一开口86。开口86的深度可依实际需求加以调整，只要与多晶硅层72保持一段距离即可。之后在堆叠层76；78和绝缘层74的表面沉积一多晶硅层88，厚度例如约1000A，以大致填满开口86。为了提高多晶硅层88的导电性，可将例如砷离子注入到多晶硅层88中。之后，利用化学机械抛光技术抛磨多晶硅层，至少直到绝缘层76上方的部分露出为止，形成如图所示的多晶硅层88。在此步骤中，牺牲多晶硅层78会被去除。
请参照图5D，接着以多晶硅层88与绝缘层74为蚀刻保护层，利用湿式蚀刻法去除堆叠层76；78，亦即去除剩余的绝缘层76。之后，以CVD法沉积一绝缘层90，其例如是二氧化硅层，厚度例如约2000A。然后利用传统的光刻腐蚀技术，对应于漏极区16的上方处，依次蚀刻绝缘层90、多晶硅层88与绝缘层74，直到多晶硅层72的表面为止，以形成一开口92。再在开口92中形成一实心筒状的多晶硅层94，其形成方式例如是以外延方式或以沉积后再回蚀刻方式形成。
请参照图5E，接着利用传统的光刻腐蚀技术，对多晶硅层88与72构图，以界定出存储单元的存储电容器的存储电极，形成如图所示的多晶硅层88与72。亦即藉此步骤将多晶硅层88其中一侧的垂直延伸段去除。之后利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层90与74。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示是由类树干状的上多晶硅层94、类树干状的下多晶硅层72以及一仅有单边具有似L形剖面的类树枝状多晶硅层88一起构成。类树干状的下多晶硅层72连接到DRAM的转移晶体管的漏极区16，且具有一似T形的剖面。类树干状的上多晶硅层94从类树干状的下多晶硅层72的上表面，大致以垂直的方向往上延伸出。类树枝状多晶硅层88从类树干状的上多晶硅层94的外表面，先以大致水平方向往外延伸一段距离，之后，其中一侧的水平延伸段的一末端再以大致垂直方向往下延伸出。
在上述第一至第四优选实施例中，存储电极的类树枝状电极层均只有似L形剖面。然而，本发明并不限于此，存储电极的类树枝状电极层可以包括有其他剖面形成。下一个优选实施例即将描述具有一层似L形剖面与一似“一”型剖面的类树枝状电极层的存储电极。另外，在上一个优选实施例中，类树干状的下多晶硅层的水平部分的下表面与其下方的蚀刻保护层接触。然而，本发明亦不限于此，下一个优选实施例即将描述类树干状的下多晶硅层的水平部分的下表面未与其下方的蚀刻保护层接触，而相距一段距离，以进一步增加存储电极的表面积的作法。
接着将参照图6A至6E，详述本发明的一种具有树型存储电容器的半导体存储器件的第五优选实施例，半导体存储器件的这一优选实施例，是由本发明的一种半导体存储器件制造方法的第五优选实施例制造的。
本优选实施例是以图2B所示的优选实施例的结构为基础，再以不同的制作工艺制作不同结构的DRAM存储电极。在图6A至6E，与图2B相似的部分是以相同的标号标示。
请参照图2B和图6A，接着以CVD法在蚀刻保护层22表面沉积一绝缘层96，其例如为二氧化硅层，厚度约1000A。之后，利用传统的光刻腐蚀技术，依次蚀刻绝缘层96、蚀刻保护层22、绝缘层20和栅极氧化层14，以形成存储电极接触孔98，其分别由绝缘层96的上表面延伸到漏极区16的表面。接着，在绝缘层96的表面沉积一多晶硅层100。为了提高多晶硅层的导电性，可将例如砷离子注入到多晶硅层中。如图所示，多晶硅层100填满存储电极接触孔98，且覆盖住绝缘层96的表面。之后，在多晶硅层100的表面沉积一厚的绝缘层102，其例如为二氧化硅层，厚度例如约7000A。之后再以CVD法在绝缘层102表面依次沉积一绝缘层与一牺牲多晶硅层，并利用传统的光刻腐蚀技术对绝缘层与牺牲多晶硅层构图，因而形成如图所示的绝缘层104与牺牲多晶硅层106。其中，绝缘层104例如为硅氮化物层，厚度例如约是1000A，而牺牲多晶硅层106的厚度例如约是1000A。绝缘层104与牺牲多晶硅层106构成一堆叠层104；106，其具有一凹口108，凹口108的较佳位置大致对应于漏极区16的上方。
请参照图6B，接着分别在堆叠层104；106的侧壁上形成二氧化硅间隔层110。在本优选实施例中，二氧化硅间隔层110可以以下列步骤形成：沉积一二氧化硅层，其厚度例如约1000A；再回蚀刻。之后，以CVD法沉积一绝缘层112，使其大致填满凹口108的空间。绝缘层112例如为硅氮化物层，厚度例如约2000A。再来，利用化学机械抛光技术抛磨绝缘层112，至少直到堆叠层104；106上方的部分露出为止。
请参照图6C，接着以堆叠层104；106和绝缘层112为蚀刻掩模层，蚀刻去除二氧化硅间隔层110。之后，仍以堆叠层104；106和绝缘层112为蚀刻掩模层，继续蚀刻绝缘层102，但不蚀刻至多晶硅层100表面。然后以牺牲多晶硅层106为蚀刻掩模层，蚀刻去除绝缘层112，形成一开口114。开口114的深度可依实际需求加以调整，只要与多晶硅层100保持一段距离即可。接着在堆叠层104；106和绝缘层102的表面沉积一多晶硅层116，厚度例如约1000A，以大致填满开口114。为了提高多晶硅层116的导电性，可将例如砷离子注入到多晶硅层116中。之后，利用化学机械抛光技术抛磨多晶硅层，至少直到绝缘层104上方的部分露出为止，形成如图所示的多晶硅层116。在此步骤中，牺牲多晶硅层106会被去除。
请参照图6D，接着以多晶硅层116与绝缘层102与蚀刻保护层，利用湿式蚀刻法去除堆叠层104；106，亦即去除剩余的绝缘层104。之后，以CVD法依次沉积一绝缘层118、一多晶硅层120与一绝缘层122，其中绝缘层118、122例如均是二氧化硅层，厚度例如分别约2000A与1000A。为了提高多晶硅层120的导电性，可将例如砷离子注入到多晶硅层120中。之后，利用传统的光刻腐蚀技术，在大致对应于漏极区16的上方依次蚀刻绝缘层122、多晶硅层120、绝缘层118、多晶硅层116与绝缘层102，直到多晶硅层100的表面为止，以形成一开口124。
请参照图6E，接着在开口124中形成一实心筒状的多晶硅层126，其形成方式例如是以外延方式或以沉积后再回蚀刻方式形成。之后利用传统的光刻腐蚀技术，对多晶硅层120、100构图，以界定出存储单元的存储电容器的存储电极。之后利用湿式蚀刻法，并以蚀刻保护层22为蚀刻终点，将暴露出的二氧化硅层去除，亦即去除绝缘层122、118、102与96。藉此步骤即完成动态随机存取存储器的存储电容器的存储电极，其如图所示是由类树干状的下多晶硅层100、类树干状的上多晶硅层126、一具有似“一”型剖面的类树枝状多晶硅层120以及一具有似L形剖面的类树枝状多晶硅层116一起构成。类树干状的下多晶硅层100连接到DRAM的转移晶体管的漏极区16，且具有一似T形的剖面。类树干状的上多晶硅层126从类树干状的下多晶硅层100的上表面，大致以垂直的方向往上延伸出。类树枝状多晶硅层120从类树干状的上多晶硅层126的外表面，大致以水平方向往四周延伸出。类树枝状多晶硅层116则从类树干状的上多晶硅层126的外表面，先以大致水平方向往外延伸一段距离后，再以大致垂直方向往下延伸出。
本领域的技术人员应当了解，上述本发明各个优选实施例的构想特征，除了可以单独应用之外，也可混合应用，而再完成非常多种不同结构的存储电极和存储电容器，这些存储电极和存储电容器的结构都应在本发明的保护范围之内。
应注意虽然在附图中转移晶体管的漏极均为硅基底表面的扩散区结构，但是本发明并不限于此，任何适当的漏极结构均可应用于本发明，例如沟槽式(trench)漏极即为一例。
另外应注意附图中各构件部分的形状、尺寸、和延伸的角度，仅为绘示方便所作的示意表示，其与实际情况或有差异，故不应当用以限制本发明。
虽然已公开本发明的多个优选实施例，但其并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，可作些许更动与润饰，因此本发明的保护范围应当由后附的权利要求限定。
Claims (42)
1、一种具有电容器的半导体存储器件的制造方法，其中半导体存储器件包括一基底、形成在该基底上的一转移晶体管、以及一电连接到该转移晶体管的漏极和源极区之一上的存储电容器。该制造方法包括下列步骤：
a．在该基底上形成一第一绝缘层，覆盖住该转移晶体管；
b．在该第一绝缘层上形成一蚀刻保护层，
c．形成一第二绝缘层；
d．在该第二绝缘层上形成一堆叠层，其具有一凹口；
e．在该堆叠层侧壁形成一第三绝缘层；
f．形成一第四绝缘层，使之填满堆叠层的凹口；
g．去除该第三、第四绝缘层以及位于该第三绝缘层下方的绝缘层，以形成一开口，该开口不接触该蚀刻保护层；
h．形成一第一导电层，使之填满该堆叠层的凹口与该开口；
i．去除该堆叠层；
j．形成一第五绝缘层；
k．形成一第二导电层，穿过至少该第五绝缘层、第一导电层、第二绝缘层、蚀刻保护层以及第一绝缘层，与该转移晶体管的该漏极和源极区之一电连接；
l．去除位于该第五绝缘层上方的部分该第二导电层，以构成一类树干状导电层，而该第一导电层构成一类树枝状导电层，且该第一、第二导电层构成该存储电容器的一存储电极；
m．去除该第二、第五绝缘层；
n．在第一、第二导电层暴露出的表面上，形成一介电层；以及
o．在该介电层的表面上形成一第三导电层，以构成该存储电容器的一相对电极。
2、如权利要求1所述的制造方法，其中该类树干状导电层具有一似T型的剖面。
3、如权利要求1所述的制造方法，其中该类树干状导电层为实心筒状。
4、如权利要求1所述的制造方法，其中该类树枝状导电层具有一似L型的剖面。
5、如权利要求1所述的制造方法，其中该类树枝状导电层包括一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的外表面上，以水平方向往外延伸出，该第二延伸段以垂直方向，从该第一延伸段的另一末端往下延伸出。
6、如权利要求3所述的制造方法，其中该步骤1包括以化学机械抛光法，抛磨掉该第二导电层位于该第五绝缘层上方的部分。
7、如权利要求3所述的制造方法，其中该步骤1包括蚀刻掉该第二导电层位于该第五绝缘层上方的部分。
8、如权利要求1所述的制造方法，其中该步骤d中的该堆叠层的形成方式包括下列步骤：
在该第二绝缘层上方依次形成一第一膜层与一第二膜层，其中该第二膜层由导电材料制成，而该第一膜层由绝缘材料制成；
对该第一、第二膜层构图，形成该堆叠层。
9、如权利要求3所述的制造方法，其中在步骤i之后和步骤j之前还包括下列步骤：先形成一第六绝缘层，再在该第六绝缘层上方形成一第四导电层；其中该步骤k还包括形成该第二导电层，使之穿过该第四导电层与该第六绝缘层的步骤；其中该步骤1还包括对该第四导电层构图，使之构成该类树枝状导电层的一部分；其中该步骤m还包括去除该第六绝缘层的步骤；且其中该步骤n还包括在该第一、第二、第四导电层暴露出的表面上形成一介电层。
10、如权利要求9所述的制造方法，其中该第四导电层构成该类树枝状导电层的一部分，且具有一似“一”型的剖面，其一末端连接在该类树干状导电层的外表面上。
11、如权利要求1所述的制造方法，其中在步骤i之后和步骤j之前还包括至少重复一次步骤c至少步骤i的步骤；且其中在该步骤1中，该第二导电层构成该类树干状导电层，而其他的导电层构成至少两层的类树枝状导电层，该些类树枝状导电层大致平行且其中一末端均连接在该第二导电层的外表面上。
12、如权利要求11所述的制造方法，其中该类树干状导电层具有一似T型的剖面。
13、如权利要求11所述的制造方法，其中该类树干状导电层为实心筒状。
14、如权利要求11所述的制造方法，其中这些类树枝状导电层均具有一似L型的剖面。
15、如权利要求11所述的制造方法，其中该些类树枝状导电层均包括一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的外表面上，以水平方向往外延伸出，该第二延伸段以垂直方向，从该第一延伸段的另一末端往下延伸出。
16、如权利要求13所述的制造方法，其中该步骤1包括以化学机械式抛光法，抛磨掉该第二导电层位于该第五绝缘层上方的部分。
17、如权利要求13所述的制造方法，其中该步骤1包括蚀刻掉该第二导电层位于该第五绝缘层上方的部分。
18、如权利要求13所述的制造方法，其中在步骤i之后和步骤j之前还包括下列步骤：先形成一第六绝缘层，再在该第六绝缘层上方形成一第四导电层；其中该步骤k还包括形成该第二导电层，使之穿过该第四导电层与该第六绝缘层的步骤；其中该步骤1还包括对该第四导电层构图，使之构成该类树枝状导电层的一部分；其中该步骤m还包括去除该第六绝缘层的步骤；且其中该步骤n还包括在该第一、第二、第四导电层暴露出的表面形成一介电层。
19、如权利要求18所述的制造方法，其中该第四导电层构成该类树枝状导电层的一部分，且具有一似“一”型的剖面，其一末端连接在该类树干状导电层的外表面上。
20、一种具有电容器的半导体存储器件的制造方法，其中该半导体存储器件包括一基底、形成在该基底上的一转移晶体管、以及一电连接到该转移晶体管的漏极和源极区之一上的存储电容器。该制造方法包括下列步骤：
a．在该基底上形成一第一绝缘层，覆盖住该转移晶体管；
b．形成一第一导电层，穿过至少该第一绝缘层，与该转移晶体管的该漏极和源极区之一电连接；
c．形成一第二绝缘层；
d．在该第二绝缘层上形成一堆叠层，其具有一凹口；
e．在该堆叠层侧壁形成一第三绝缘层；
f．形成一第四绝缘层，使之填满该堆叠层的凹口；
g．去除该第三、第四绝缘层以及位于该第三绝缘层下方的部分该第二绝缘层，以形成一开口；
h．形成一第二导电层，使之填满该堆叠层的凹口与该开口；
i．去除该堆叠层；
j．形成一第五绝缘层；
k．形成一第三导电层，穿过至少该第五绝缘层、第二导电层以及第二绝缘层，与该第一导电层的上表面连接；
l．去除位于该第五绝缘层上方的部分该第三导电层，并对该第一、第二导电层构图，该第一、第三导电层构成一类树干状导电层，而该第二导电层构成一类树枝状导电层，且该第一、第二、第三导电层构成该存储电容器的一存储电极；
m．去除该第二、第五绝缘层；
n．在该第一、第二、第三导电层暴露出的表面上形成一介电层；以及
o．在该介电层的表面上形成一第四导电层，以构成该存储电容器的一相对电极。
21、如权利要求20所述的制造方法，其中该类树干状导电层包括一下树干部，电连接到该转移晶体管的该漏极和源极区之一上；以及一上树干部，以垂直方向自该下树干部的上表面往上延伸出。
22、如权利要求21所述的制造方法，其中该下树干部具有一似T型的剖面。
23、如权利要求22所述的制造方法，其中该上类树干部具有一似T型的剖面。
24、如权利要求22所述的制造方法，其中该上类杆部为实心筒状。
25、如权利要求20所述的制造方法，其中该类树枝状导电层具有一似L型的剖面。
26、如权利要求20所述的制造方法，其中该类树枝状导电层包括一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的外表面上，以水平方向往外延伸出，该第二延伸段以垂直方向，从四周的该第一延伸段的另一末端往下延伸出。
27、如权利要求20所述的制造方法，其中该类树枝状导电层包括一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的外表面上，以水平方向往外延伸出，该第二延伸段以垂直方向，从其中一侧的该第一延伸段的另一末端往下延伸出。
28、如权利要求24所述的制造方法，其中该步骤1包括以化学机械抛光法，抛磨掉该第三导电层位于该第五绝缘层上方的部分。
29、如权利要求24所述的制造方法，其中该步骤1包括蚀刻掉该第三导电层位于该第五绝缘层上方的部分。
30、如权利要求20所述的制造方法，其中该步骤d中的该堆叠层的形成方式包括下列步骤：
在该第二绝缘层上方依次形成一第一膜层与一第二膜层，其中该第二膜层由导电材料制成，而该第一膜层由绝缘材料制成；
对该第一、第二膜层构图，形成该堆叠层。
31、如权利要求24所述的制造方法，其中在步骤i之后和步骤j之前还包括下列步骤：先形成一第六绝缘层，再在该第六绝缘层上方形成一第五导电层；其中该步骤k还包括形成该第三导电层，使之穿过该第五导电层与该第六绝缘层的步骤；其中该步骤1还包括对该第五导电层构图，使之构成该类树枝状导电层的一部分；其中该步骤m还包括去除该第六绝缘层的步骤；且其中该步骤n还包括在该第一、第二、第五导电层暴露出的表面上形成一介电层。
32、如权利要求31所述的制造方法，其中该第五导电层构成该类树枝状导电层的一部分，且具有一似“一”型的剖面，其一末端连接在该类树干状导电层的外表面上。
33、如权利要求20所述的制造方法，其中在步骤a之后和步骤b之前，还包括在该第一绝缘层上形成一蚀刻保护层的步骤。
34、如权利要求20所述的制造方法，其中在步骤a之后和步骤b之前，还包括下列步骤：先在该第一绝缘层上形成一蚀刻保护层，接着再在该蚀刻保护层上形成一第七绝缘层；其中该步骤b还包括形成该第一导电层，使之穿过该第七绝缘层与该蚀刻保护层的步骤；且其中该步骤m还包括去除该第七绝缘层的步骤。
35、如权利要求20所述的制造方法，其中在步骤i之后和步骤j之前还包括至少重复一次步骤c至步骤i的步骤；且其中该步骤1还包括对该第三导电层以外的导电层构图，其中，该第一、第三导电层构成一类树干状导电层，而其他的导电层则构成至少两层的类树枝状导电层，这些类树枝状导电层平行且其中一末端均连接在该第三导电层的外表面上。
36、如权利要求35所述的制造方法，其中这些类树枝状导电层均具有一似L型的剖面。
37、如权利要求35所述的制造方法，其中该类树枝状导电层均包括一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的外表面上，以水平方向往外延伸出，该第二延伸段以垂直方向，从四周的该第一延伸段的另一末端往下延伸出。
38、如权利要求35所述的制造方法，其中该类树枝状导电层均包括一第一延伸段和一第二延伸段，该第一延伸段的一末端连接在该类树干状导电层的外表面上，以水平方向往外延伸出，该第二延伸段以垂直方向，从其中一侧的该第一延伸段的另一末端往下延伸出。
39、如权利要求35所述的制造方法，其中在步骤i之后和步骤j之前还包括下列步骤：先形成一第六绝缘层，再在该第六绝缘层上方形成一第五导电层；其中该步骤k还包括形成该第三导电层，使之穿过该第五导电层与该第六绝缘层的步骤；其中该步骤1还包括对该第五导电层构图，使之构成该类树枝状导电层的一部分；其中该步骤m还包括去除该第六绝缘层的步骤；且其中该步骤n还包括在该第一、第二、第三、第五导电层暴露出的表面形成一介电层。
40、如权利要求39所述的制造方法，其中该第五导电层构成该类树枝状导电层的一部分，且具有一似“一”型的剖面，其一末端连接在该类树干状导电层的外表面上。
41、如权利要求35所述的制造方法，其中在步骤a之后和步骤b之前，还包括在该第一绝缘层上形成一蚀刻保护层的步骤。
42、如权利要求35所述的制造方法，其中在步骤a之后和步骤b之前，还包括下列步骤：先该第一绝缘层上形成一蚀刻保护层在，接着再在该蚀刻保护层上形成一第七绝缘层；其中该步骤b还包括形成该第一导电层，使之穿过该第七绝缘层与该蚀刻保护层的步骤；且其中该步骤m还包括去除该第七绝缘层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96112873A CN1063285C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN96112873A CN1063285C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1177831A CN1177831A (zh) | 1998-04-01 |
| CN1063285C true CN1063285C (zh) | 2001-03-14 |
Family
ID=5121633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96112873A Expired - Fee Related CN1063285C (zh) | 1996-09-26 | 1996-09-26 | 具有电容器的半导体存储器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1063285C (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1306584C (zh) * | 2004-08-12 | 2007-03-21 | 中芯国际集成电路制造(上海)有限公司 | 一种电容器的制造方法 |
| EP3891805B1 (en) * | 2019-04-30 | 2023-09-27 | Yangtze Memory Technologies Co., Ltd. | Methods for forming three-dimensional memory device having bent backside word lines |
| JP2022520174A (ja) | 2019-04-30 | 2022-03-29 | 長江存儲科技有限責任公司 | 屈曲裏側ワード線を有する３次元メモリデバイス |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4164337A (en) * | 1978-03-16 | 1979-08-14 | General Motors Corporation | Seat belt retractor with pivoted locking mechanism |
-
1996
- 1996-09-26 CN CN96112873A patent/CN1063285C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4164337A (en) * | 1978-03-16 | 1979-08-14 | General Motors Corporation | Seat belt retractor with pivoted locking mechanism |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1177831A (zh) | 1998-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6037212A (en) | Method of fabricating a semiconductor memory cell having a tree-type capacitor | |
| US7115967B2 (en) | Three-dimensional memory | |
| CN1143389C (zh) | 存储单元装置及其制造方法 | |
| US5744833A (en) | Semiconductor memory device having tree-type capacitor | |
| US6329242B1 (en) | Method of fabricating a semiconductor memory device having a tree-type capacitor | |
| CN1123928C (zh) | 动态随机存取存储器电容器及其下电极的制造方法 | |
| CN1063285C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5909045A (en) | Semiconductor memory device having tree-type capacitor | |
| CN1072842C (zh) | 具有电容器的半导体存储器件 | |
| US5811332A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
| CN1063287C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5739060A (en) | Method of fabricating a capacitor structure for a semiconductor memory device | |
| CN1063286C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| US5796138A (en) | Semiconductor memory device having a tree type capacitor | |
| US5912485A (en) | Capacitor structure for a semiconductor memory device | |
| CN1177839A (zh) | 具有电容器的半导体存储器件 | |
| CN1069786C (zh) | 具有电容器的半导体存储器件 | |
| US6080632A (en) | Method of fabricating a semiconductor memory device having a tree-type capacitor | |
| CN1349254A (zh) | 具有电容器的半导体存储器件的制造方法 | |
| CN1066576C (zh) | 具有电容器的半导体存储器件的制造方法 | |
| GB2321771A (en) | Stacked capacitor | |
| CN1180244A (zh) | 具有电容器的半导体存储器件 | |
| CN1767199A (zh) | 动态随机存取存储单元和其阵列、及该阵列的制造方法 | |
| GB2321776A (en) | Method of fabricating a stacked capacitor | |
| CN1350328A (zh) | 具有电容器的半导体存储器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |