JP2022520174A - 屈曲裏側ワード線を有する３次元メモリデバイス - Google Patents

屈曲裏側ワード線を有する３次元メモリデバイス Download PDF

Info

Publication number
JP2022520174A
JP2022520174A JP2021545759A JP2021545759A JP2022520174A JP 2022520174 A JP2022520174 A JP 2022520174A JP 2021545759 A JP2021545759 A JP 2021545759A JP 2021545759 A JP2021545759 A JP 2021545759A JP 2022520174 A JP2022520174 A JP 2022520174A
Authority
JP
Japan
Prior art keywords
memory device
layer
semiconductor layer
source plate
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021545759A
Other languages
English (en)
Inventor
リ・ホン・シャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022520174A publication Critical patent/JP2022520174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Abstract

屈曲裏側ワード線を有する３次元（３Ｄ）メモリデバイスの実施形態が開示される。一例では、３Ｄメモリデバイスは、基板と、基板より上にあり、かつ基板の少なくとも１つの端を越えて側方に延びる半導体層と、半導体層の表側より上にあり、かつ半導体層の裏側より下に延びる複数の交互積層された導電層および誘電体層と、各々交互積層された導電層および誘電体層を通して垂直に延び、かつ半導体層と接触している複数のメモリストリングとを含む。

Description

本開示の実施形態は、３次元（３Ｄ）メモリデバイスおよびその製造方法に関する。
平面メモリセルは、プロセス技術、回路設計、プログラミングアルゴリズムおよび製造プロセスを改善することによって、より小さなサイズにスケーリングされる。しかしながら、メモリセルのフィーチャサイズが下限に近づくにつれて、プレーナプロセスおよび製造技術が困難かつ高コストになる。結果として、平面メモリセルのための記録密度が上限に近づく。
３Ｄメモリアーキテクチャが、平面メモリセルにおける密度限界に対処できる。３Ｄメモリアーキテクチャは、メモリアレイならびにメモリアレイへのおよびメモリアレイからの信号を制御するための周辺デバイスを含む。
屈曲裏側ワード線を有する３Ｄメモリデバイスの実施形態が本明細書に開示される。
１つの例では、３Ｄメモリデバイスは、基板と、基板より上にあり、かつ基板の少なくとも１つの端を越えて側方に延びる半導体層と、半導体層の表側より上にあり、かつ半導体層の裏側より下に延びる複数の交互積層された導電層および誘電体層と、各々が交互積層された導電層および誘電体層を通して垂直に延び、かつ半導体層と接触している複数のメモリストリングとを含む。
別の例では、３Ｄメモリデバイスは、ソースプレートと、複数の交互積層された導電層および誘電体層を含むメモリスタックと、各々がメモリスタックを通して垂直に延び、かつソースプレートと接触している複数のメモリストリングとを含む。導電層の各々は、（ｉ）ソースプレートの表側と裏側との間に延びる屈曲ワード線、および（ｉｉ）屈曲ワード線に接続され、かつソースプレートの裏側より下で垂直に延びるワード線コンタクトを含む。
更に別の例では、３Ｄメモリデバイスは、ソースプレートと、ソースプレートの表側より上にあり、かつソースプレートの裏側より下に延びる複数の交互積層された導電層および誘電体層を含むメモリスタックと、メモリスタックを通して垂直に延び、かつソースプレートの表側より上でソースプレートと接触している第１のメモリストリングと、メモリスタックを通して垂直に延び、かつソースプレートの裏側より下でソースプレートと接触している第２のメモリストリングとを含む。
添付図面は、本明細書に援用され、本明細書の一部を形成するものであり、本開示の実施形態を例示し、説明すると共に、更に本開示の原理を説明し、当業者が本開示を作製および使用することを可能にする役目をする。
一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスの横断面を例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する別の例証的な３Ｄメモリデバイスの横断面を例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する図である。 一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための方法のフローチャートを例示する図である。
本開示の実施形態が添付図面を参照しつつ記載されることになる。
具体的な構成および配置が述べられるが、これが単に例示目的でなされることが理解されるべきである。当業者は、本開示の趣旨および範囲から逸脱することなく他の構成および配置を使用できることを認識するであろう。本開示が各種の他の応用にも利用できることが当業者にとって明らかであろう。
「１つの実施形態」、「一実施形態」、「一実施形態例」、「一部の実施形態」等への本明細書における言及は、記載される実施形態が特定の特徴、構造または特性を含み得るが、全ての実施形態が必ずしも特定の特徴、構造または特性を含み得るわけではないことを示すことが留意される。その上、そのような句が必ずしも同じ実施形態を指すわけではない。更に、特定の特徴、構造または特性が一実施形態に関連して記載されるとき、明示的に記載されるか否かを問わず、他の実施形態に関連してそのような特徴、構造または特性を遂行することは当業者の知識内であろう。
一般に、術語は、少なくとも部分的に文脈での使用法から理解されてよい。例えば、本明細書で使用される用語「１つまたは複数」は、少なくとも部分的に文脈に応じて、単数の意味で任意の特徴、構造もしくは特性を記載するために使用され得る、または複数の意味で特徴、構造もしくは特性の組合せを記載するために使用され得る。同様に、「或る（ａ）」、「或る（ａｎ）」または「その（ｔｈｅ）」などの用語は、また、少なくとも部分的に文脈に応じて、単数の使用法を伝えるまたは複数の使用法を伝えると理解されてよい。加えて、用語「に基づいて（ｂａｓｅｄ ｏｎ）」は、必ずしも排他的な一組の要因を伝えると意図されるわけではないと理解されてよく、代わりに、また、少なくとも部分的に文脈に応じて、必ずしも明示的に記載されるわけではない追加の要因の存在を許容し得る。
本開示における「の上に（ｏｎ）」、「より上に（ａｂｏｖｅ）」および「の上方に（ｏｖｅｒ）」の意味が、「の上に」が何か「の直接上に（ｄｉｒｅｃｔｌｙ ｏｎ）」を意味するだけでなく中間の特徴または層を介在させて何か「の上に」の意味も含むように、かつ「より上に」または「の上方に」が何か「より上に」または「の上方に」の意味を意味するだけでなく、中間の特徴または層を介在させず何か「より上に」または「の上方に」（すなわち、何かの直接上に）あるという意味も含むことができるように、最も広い形で解釈されるべきであることが容易に理解されるべきである。
更に、図に例示される１つの要素または特徴の別の要素もしくは特徴との関係を記載するために、説明を容易にするよう、「の下方に（ｂｅｎｅａｔｈ）」、「より下に（ｂｅｌｏｗ）」、「下の（ｌｏｗｅｒ）」、「より上に（ａｂｏｖｅ）」、「上の（ｕｐｐｅｒ）」等といった空間的相対語が本明細書で使用され得る。空間的相対語は、図に描かれる向きに加えて使用または動作中のデバイスの種々の向きを包含すると意図される。装置は別の向きにされ（９０度または他の向きに回転され）てよく、そして本明細書で使用される空間的相対記述語はそれに応じて同じく解釈されてよい。
本明細書で使用される場合、用語「基板」は、以降の材料層が加えられる材料を指す。基板自体をパターン化できる。基板の上部に加えられる材料はパターン化できる、またはパターン化されないままであることができる。更には、基板は、シリコン、ゲルマニウム、ヒ化ガリウム、リン化インジウム等といった多様な半導体材料を含むことができる。代替的に、基板は、ガラス、プラスチックまたはサファイアウエハなどの非導電性材料から作製できる。
本明細書で使用される場合、用語「層」は、厚さを持つ領域を含む材料部分を指す。層は、下もしくは上にある構造の全体の上方に延びることができる、または下もしくは上にある構造の範囲より小さな範囲を有してよい。更に、層は、均質または不均質連続構造の、同連続構造の厚さより小さな厚さを有する領域であることができる。例えば、層は、連続構造の上面と下面との間の任意の一対の水平面間に、または同上下面に位置することができる。層は、側方に、垂直に、および／またはテーパ面に沿って延びることができる。基板は、層であることができ、その中に１つもしくは複数の層を含むことができ、かつ／またはその上に、それより上におよび／もしくはそれより下に１つもしくは複数の層を有することができる。層は多層を含むことができる。例えば、配線層が、１つまたは複数の導体およびコンタクト層（接続線および／またはビアコンタクトが形成される）ならびに１つまたは複数の誘電体層を含むことができる。
本明細書で使用される場合、用語「名目の／名目上」は、製品またはプロセスの設計段階の間に設定される、部品またはプロセス動作に対する特性またはパラメータの所望または目標の値であって、所望の値より上および／または下の値域と共に設定される値に関する。値域は、製作プロセスの僅かな変動または公差によることができる。本明細書で使用される場合、用語「約」は、対象の半導体デバイスと関連した特定のテクノロジーノードに基づいて変動し得る所与の量の値を示す。特定のテクノロジーノードに基づいて、用語「約」は、例えば値の１０～３０％（例えば値の±１０％、±２０％または±３０％）以内で変動する所与の量の値を示すことができる。
本明細書で使用される場合、用語「３Ｄメモリデバイス」は、側方に向けた基板の上にメモリセルトランジスタの垂直に向けたストリング（本明細書においてＮＡＮＤメモリストリングなどの「メモリストリング」と称される）を持ち、メモリストリングが基板に関して垂直方向に延びるような、半導体デバイスを指す。本明細書で使用される場合、用語「垂直の／垂直に」は基板の側方面に名目上垂直を意味する。
一部の３Ｄメモリデバイス（例えば、３Ｄ ＮＡＮＤメモリデバイス）では、コンタクトが各ワード線に達し個別に電気的に接続して、メモリセルプログラム、消去および読出シーケンスを動作させるには、階段構造が必要とされる。周辺回路がメモリセルアレイの周りに、下にまたは上方にあり、かつ周辺コンタクトによって電気的に接続される。３Ｄメモリデバイスがより低コストおよび高セル密度のためにスケーリングするので、コストを削減しかつセル密度を増加させる自然なやり方は、メモリスタックに一層多くの層を加えることである。しかしながら、層を加えることは、ワード線にアクセスするために使用される階段構造のサイズも増加させて、チップの上のメモリセルのためのコアアレイ面積を減少させる。その上、メモリスタックの表側に形成されるより多くのワード線コンタクトが配線経路（例えば、ワード線ファンアウト）の複雑さを増加させる。
本開示に従う様々な実施形態が、屈曲裏側ワード線を有する３Ｄメモリデバイスを提供する。本明細書に開示されるメモリスタック構造は、デバイス基板の両側に向かう配線経路（例えば、ワード線ファンアウト）を可能にし、それによって経路柔軟性を増加させ、配線密度を減少させ、コアアレイのためのチップ面積を節約し、かつプロセスウィンドウを拡大する。一部の実施形態において、デバイス基板の両側のメモリスタックを通してメモリセル（例えば、３Ｄ ＮＡＮＤメモリストリング）が形成されて、メモリセル密度も増加させる。その上、ワード線コンタクトが、専用のコンタクト形成プロセスなしで全体としてワード線と共に形成できて、コストを削減し、かつワード線コンタクトとワード線との間のより低い界面抵抗によるより良好な電気的性能を達成する。
図１Ａは、本開示の一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイス１００の横断面を例示する。３Ｄメモリデバイス１００は基板１０２を含むことができ、これはシリコン（例えば、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）、ゲルマニウム（Ｇｅ）、シリコンオンインシュレータ（ＳＯＩ）または任意の他の適切な材料を含むことができる。一部の実施形態において、基板１０２は薄化基板であり、これは研削、ウェット／ドライエッチング、化学機械研磨（ＣＭＰ）、またはその任意の組合せによって正常厚から薄化されている。一部の実施形態において、基板１０２は、その上に形成されるいかなる半導体デバイスも含まないキャリアウエハ（別名サポートウエハ）であり、これは、例えばガラスまたは石英を含んでよい。
３Ｄメモリデバイス１００は、基板１０２より上にあり、かつ基板の少なくとも１つの端１１８／１２０を越えて側方に延びる半導体層１０４を含むことができる。図１Ａに図示されるように、半導体層１０４は、基板１０２の両端１１８および１２０を越えて側方に延びる。３Ｄメモリデバイス１００における構成要素の空間関係を更に例示するために図１Ａにｘおよびｙ軸が加えられることが留意される。基板１０２は、ｘ方向（横方向または幅方向）に側方に延びる２つの側方面（例えば、上面および下面）を含む。本明細書で使用される場合、１つの構成要素（例えば、層またはデバイス）が半導体デバイス（例えば、３Ｄメモリデバイス１００）の別の構成要素（例えば、層またはデバイス）「の上に」、「より上に」または「より下に」あるかどうかは、半導体デバイスの基板（例えば、基板１０２）がｙ方向（垂直方向または厚さ方向）に半導体デバイスの最低平面に位置付けられるときにｙ方向に基板に対して判定される。空間関係を記載するための同じ観念が本開示の全体を通して適用される。
半導体層１０４は、シリコン（例えば、ポリシリコン、アモルファスシリコン、単結晶シリコン）、シリコンゲルマニウム（ＳｉＧｅ）、ヒ化ガリウム（ＧａＡｓ）、ゲルマニウム（Ｇｅ）または任意の他の適切な半導体材料を含むことができる。一部の実施形態において、半導体層１０４はポリシリコンを含む。半導体層１０４の一部または全部が、一部の実施形態によれば、所望のドーピングレベルで任意の適切なドーパントによってドープされる。例えば、半導体層１０４はドープポリシリコン層でよい。一部の実施形態において、半導体層１０４の厚さは、１μｍなど、約１μｍ以下である。一部の実施形態において、半導体層１０４の厚さは、１０ｎｍと１μｍとの間（例えば、１０ｎｍ、２０ｎｍ、３０ｎｍ、４０ｎｍ、５０ｎｍ、６０ｎｍ、７０ｎｍ、８０ｎｍ、９０ｎｍ、１００ｎｍ、２００ｎｍ、３００ｎｍ、４００ｎｍ、５００ｎｍ、６００ｎｍ、７００ｎｍ、８００ｎｍ、９００ｎｍ、１μｍ、これらの値のいずれかによる下端によって制限される任意の範囲、またはこれらの値のいずれか２つによって規定される任意の範囲）など、約１０ｎｍと約１μｍとの間である。一部の実施形態において、基板１０２を越えて延びる半導体層１０４の距離（すなわち、半導体層１０４の端１１４または１１６と基板１０２のそれぞれの端１１８または１２０との間の距離）は、５μｍと１０μｍとの間（例えば、５μｍ、６μｍ、７μｍ、８μｍ、９μｍ、１０μｍ、これらの値のいずれかによる下端によって制限される任意の範囲、またはこれらの値のいずれか２つによって規定される任意の範囲）など、約５μｍと約１０μｍとの間である。
半導体層１０４は、３Ｄメモリデバイス１００のソース（例えば、アレイ共通ソース（ＡＣＳ））としての他に、詳細に下記するように両側屈曲ワード線を形成するための支持構造として働くことができる。半導体層１０４は、したがって本明細書において３Ｄメモリデバイス１００の「ソースプレート」１０４とも称することができる。
一部の実施形態において、３Ｄメモリデバイス１００は、基板１０２と半導体層１０４との間に設けられるパッド層１０６を更に含む。パッド層１０６は酸化シリコンを含むことができる。一部の実施形態において、パッド層１０６は、多重酸化シリコン層、または酸化シリコン層、酸窒化シリコン層および／もしくは高誘電率（高ｋ）誘電体層付きの酸化シリコン層などの、多重誘電体層を含む複合誘電体層である。
３Ｄメモリデバイス１００は、メモリスタック１０８も含むことができる。メモリスタック１０８は、メモリストリング（例えば、ＮＡＮＤメモリストリング１３０および１４０）が形成される積み重ね記憶構造であることができる。一部の実施形態において、メモリスタック１０８は、複数の垂直に積み重ねられた交互積層された導電層１１０および誘電体層１１２を含む。一部の実施形態において、３Ｄメモリデバイス１００は、３Ｄメモリデバイス１００のＮＡＮＤメモリストリング１３０および１４０ならびに導電層１１０の交点にメモリセルが提供されるＮＡＮＤフラッシュメモリデバイスである。メモリスタック１０８における導電層１１０および誘電体層１１２の対の数（例えば、３２、６４、９６または１２８）が、３Ｄメモリデバイス１００におけるメモリセルの数を設定できる。
導電層１１０は各々同じ厚さを有するまたは異なる厚さを有することができる。同様に、誘電体層１１２は各々同じ厚さを有するまたは異なる厚さを有することができる。導電層１１０は、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、多結晶シリコン（ポリシリコン）、ドープシリコン、シリサイドまたはその任意の組合せを含むがこれに限定されない導電材料を含むことができる。１つの例では、各導電層１１０は、タングステンなどの金属を含む。別の例では、各導電層１１０はドープポリシリコンを含む。誘電体層１１２は、酸化シリコン、窒化シリコン、酸窒化シリコンまたはその任意の組合せを含むがこれに限定されない誘電体材料を含むことができる。１つの例では、各誘電体層１１２は酸化シリコンを含む。
図１Ａに図示されるように、メモリスタック１０８の交互積層された導電層１１０および誘電体層１１２は、一部の実施形態によれば、半導体層（ソースプレート）１０４の表側より上にあり、かつ半導体層（ソースプレート）１０４の裏側より下に延びる。本明細書で言及される半導体層（ソースプレート）１０４の表側が、半導体層（ソースプレート）１０４の２つの主側（２つの端１１４および１１６間に延びる）のうち、ｙ方向に基板１０２から離れて遠い方である一方で、本明細書で言及される半導体層（ソースプレート）１０４の裏側は、半導体層（ソースプレート）１０４の２つの主側（２つの端１１４および１１６間に延びる）のうち、ｙ方向に基板１０２に近い方である。各導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の表側において半導体層（ソースプレート）１０４の少なくとも１つの端１１４／１１６を越えて側方に延びることができる。図１Ａに図示されるように、一部の実施形態において、各導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の表側において半導体層（ソースプレート）１０４の両端１１４および１１６を越えて側方に延びることができる。すなわち、各導電層１１０および誘電体層１１２の寸法は、一部の実施形態によれば、ｘ方向に半導体層（ソースプレート）１０４の寸法より大きく、これもｘ方向に基板１０２の寸法より大きい。メモリスタック１０８は、したがってｘ方向に半導体層（ソースプレート）１０４の表側全体の上方にかつそれを越えて延びることができる。
一部の実施形態において、メモリスタック１０８の交互積層された導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の少なくとも１つの端１１４／１１６に沿って垂直に延びる。図１Ａに図示されるように、メモリスタック１０８の交互積層された導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の両端１１４および１１６に沿って垂直に延びることができる。一部の実施形態において、メモリスタック１０８の交互積層された導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の裏側より下に更に延びる。すなわち、基板１０２ならびにメモリスタック１０８の交互積層された導電層１１０および誘電体層１１２の一部は、一部の実施形態によれば、半導体層（ソースプレート）１０４の裏側より下に設けられる。一部の実施形態において、メモリスタック１０８の交互積層された導電層１１０および誘電体層１１２の一部がｘ方向に基板１０２の左右側に設けられる。換言すれば、メモリスタック１０８は、一部の実施形態によれば、ｘ方向に半導体層（ソースプレート）１０４の裏側の全部でなく、その一部の上方に延びる。
図１Ａに図示されるように、各導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の表側より上の第１の側方部分１２２、半導体層（ソースプレート）１０４の裏側より下の第２の側方部分１２４、ならびに第１および第２の側方部分１２２および１２４を接続する垂直部分１２６を含む側面視で連続屈曲形状を有することができる。一部の実施形態において、各導電層１１０または誘電体層１１２の第１の側方部分１２２は、ｘ方向にそれぞれ各導電層１１０または誘電体層１１２の第２の側方部分１２４より長い。一部の実施形態において、各導電層１１０または誘電体層１１２の垂直部分１２６は、ｙ方向に半導体層（ソースプレート）１０４の厚さより長い。各導電層１１０の第１および第２の側方部分１２２および１２４ならびに垂直部分１２６は、半導体層（ソースプレート）１０４の表側と裏側との間に延びる屈曲ワード線を形成（例えば、屈曲ワード線として機能）できる。３Ｄメモリデバイス１００の各屈曲ワード線は、例えばその第１の側方部分１２２によって、半導体層（ソースプレート）１０４の表側において半導体層（ソースプレート）１０４の両端１１４および１１６を越えて側方に延びることができる。各屈曲ワード線は、例えばその垂直部分１２６によって、半導体層（ソースプレート）１０４の少なくとも１つの端１１４／１１６に沿って垂直に延びることができる。図１Ａに図示されるように、一部の実施形態において、各屈曲ワード線は、半導体層（ソースプレート）１０４の両端１１４および１１６に沿って垂直に延びる。表側にだけ設けられた直線ワード線を有する一部の既存の３Ｄメモリデバイスと異なり、３Ｄメモリデバイス１００は、表側と裏側との間に延びる屈曲ワード線を含む。
３Ｄメモリデバイス１００の各導電層１１０は、金属またはドープポリシリコンを含むがこれに限定されない同じ導電材料で作製される連続層であることができる。屈曲ワード線の他に、各導電層１１０は、一部の実施形態によれば、屈曲ワード線に接続されかつ半導体層（ソースプレート）１０４の裏側より下で垂直に延びるワード線コンタクト１２８を更に含む。図１Ａに図示されるように、導電層１１０は、更に半導体層（ソースプレート）１０４の裏側より下で垂直に延びて、複数のワード線コンタクト１２８を形成（例えば、ワード線コンタクト１２８として機能）できる。各ワード線コンタクト１２８は、ワード線ファンアウトのために３Ｄメモリデバイス１００の裏側において垂直に（例えば、ｙ方向に）延びる。別々のワード線およびワード線コンタクトを有する一部の既存の３Ｄメモリデバイスと異なり、３Ｄメモリデバイス１００は導電層１１０を含み、その各々が同じ導電材料で作製される連続層であり、ワード線としてもワード線コンタクトとしても機能する。
図１Ａに図示されるように、３Ｄメモリデバイス１００は、各々が交互積層された導電層１１０および誘電体層１１２を通して垂直に延びる複数のＮＡＮＤメモリストリング１３０および１４０を含むことができる。各ＮＡＮＤメモリストリング１３０または１４０は、一部の実施形態によれば、半導体層（ソースプレート）１０４と接触している。ＮＡＮＤメモリストリング１３０および１４０は、半導体層（ソースプレート）１０４の表側より上に（本明細書において表ＮＡＮＤメモリストリング１３０と称される）および半導体層（ソースプレート）１０４の裏側より下に（本明細書において裏ＮＡＮＤメモリストリング１４０と称される）設けることができる。各表ＮＡＮＤメモリストリング１３０は、半導体材料（例えば、半導体チャネル１３２を形成する）および誘電体材料（例えば、メモリ膜１３４を形成する）で充填されるチャネルホールを含むことができる。一部の実施形態において、半導体チャネル１３２は、アモルファスシリコン、ポリシリコンまたは単結晶シリコンなどのシリコンを含む。一部の実施形態において、メモリ膜１３４は、トンネリング層、記憶層（「電荷トラップ／記憶層」としても知られている）およびブロッキング層を含む複合層である。各表ＮＡＮＤメモリストリング１３０は円筒形状（例えば、柱形状）を有することができる。半導体チャネル１３２、メモリ膜１３４のトンネリング層、記憶層およびブロッキング層は、一部の実施形態によれば、この順に柱の中心から外面に向けて径方向に配置される。トンネリング層は酸化シリコン、酸窒化シリコンまたはその任意の組合せを含むことができる。記憶層は窒化シリコン、酸窒化シリコン、シリコンまたはその任意の組合せを含むことができる。ブロッキング層は酸化シリコン、酸窒化シリコン、高ｋ誘電体またはその任意の組合せを含むことができる。
一部の実施形態において、各表ＮＡＮＤメモリストリング１３０は、チャネルホールの下方部分に（例えば、下端に）半導体プラグ１３６を更に含む。半導体プラグ１３６は、ポリシリコンなどの半導体材料を含むことができる。半導体プラグ１３６は、半導体層（ソースプレート）１０４と接触している、かつ表ＮＡＮＤメモリストリング１３０のソース選択ゲートによって制御されるチャネルとして機能することができる。一部の実施形態において、各表ＮＡＮＤメモリストリング１３０は、チャネルホールの上方部分に（例えば、上端に）チャネルプラグ１３８を更に含む。一部の実施形態において、チャネルプラグ１３８は表ＮＡＮＤメモリストリング１３０のドレインとして機能することができる。
表ＮＡＮＤメモリストリングを有するだけの一部の既存の３Ｄメモリデバイスと異なり、３Ｄメモリデバイス１００は、屈曲ワード線が半導体層（ソースプレート）１０４の裏側より下に延びることができるので、半導体層（ソースプレート）１０４の裏側より下に設けられる裏ＮＡＮＤメモリストリング１４０も含むことができる。表ＮＡＮＤメモリストリング１３０と同様に、各裏ＮＡＮＤメモリストリング１４０は、半導体チャネル１４２およびメモリ膜１４４を含む。各裏ＮＡＮＤメモリストリング１４０は円筒形状（例えば、柱形状）を有することができる。半導体チャネル１４２、メモリ膜１４４のトンネリング層、記憶層およびブロッキング層は、一部の実施形態によれば、この順に柱の中心から外面に向けて径方向に配置される。
一部の実施形態において、各裏ＮＡＮＤメモリストリング１４０は、チャネルホールの上方部分に（例えば、上端に）半導体プラグ１４６を更に含む。半導体プラグ１４６は、ポリシリコンなどの半導体材料を含むことができる。半導体プラグ１４６は、半導体層（ソースプレート）１０４と接触している、かつ裏ＮＡＮＤメモリストリング１４０のソース選択ゲートによって制御されるチャネルとして機能することができる。一部の実施形態において、各裏ＮＡＮＤメモリストリング１４０は、チャネルホールの下方部分に（例えば、下端に）チャネルプラグ１４８を更に含む。一部の実施形態において、チャネルプラグ１４８は裏ＮＡＮＤメモリストリング１４０のドレインとして機能することができる。
一部の実施形態において、３Ｄメモリデバイス１００はモノリシック３Ｄメモリデバイスの一部であり、モノリシック３Ｄメモリデバイスの構成要素（例えば、メモリセルおよび周辺デバイス）は単一の基板（例えば、基板１０２）の上に形成される。３Ｄメモリデバイス１００の動作を容易にするために使用される任意の適切なデジタル、アナログおよび／または混合信号周辺回路などの周辺デバイス（図示せず）を、メモリスタック１０８より上に形成できる。一部の実施形態において、３Ｄメモリデバイス１００は非モノリシック３Ｄメモリデバイスの一部であり、その構成要素は異なる基板の上に別々に形成され、次いで対面方式、一方向方式または背面方式で接合される。周辺デバイス（図示せず）は、基板１０２と異なる別の基板の上に形成できる。接合型非モノリシック３Ｄメモリデバイスの一部として、基板１０２は薄化基板（接合型非モノリシック３Ｄメモリデバイスの基板でない）であることができ、そして非モノリシック３Ｄメモリデバイスのバックエンド（ＢＥＯＬ）配線を薄化基板１０２の裏側に形成できる。それでもやはり、３Ｄメモリデバイス１００が周辺デバイス（図示せず）より上にあるか下にあるかを問わず、３Ｄメモリデバイス１００はモノリシックまたは非モノリシック３Ｄメモリデバイスの一部であることができる。参照を容易にするために、図１Ａは、基板１０２がｙ方向に半導体層（ソースプレート）１０４より下に位置付けられる３Ｄメモリデバイス１００の状態を描く。図１Ａには図示されないが、３Ｄメモリデバイス１００の追加の構成要素を、ゲート線スリット／ソースコンタクト、ダミーチャネル、局所配線、配線層（例えば、ＢＥＯＬ配線）等を含むがこれらに限定されず、３Ｄメモリデバイス１００の一部として形成できることも理解される。
図１Ｂは、一部の実施形態による、屈曲裏側ワード線を有する別の例証的な３Ｄメモリデバイス１０１の横断面を例示する。屈曲ワード線が半導体層（ソースプレート）１０４の両端１１４および１１６に沿って形成された図１Ａと異なり、図１Ｂにおける３Ｄメモリデバイス１０１は、半導体層（ソースプレート）１０４の１つの端１１４に沿って形成される屈曲ワード線を含む。３Ｄメモリデバイス１０１の残りの構成要素は、図１Ａにおける３Ｄメモリデバイス１００におけるそれらの対応物と実質的に同様であり、したがって本明細書に詳細に繰り返されることはない。
図１Ｂに図示されるように、基板１０３より上の半導体層（ソースプレート）１０４は、一部の実施形態によれば、基板１０３の１つの端１１８を越えて側方に延びる。半導体層（ソースプレート）１０４の１つの端１１６は基板１０３の別の端１２０と整列できる。結果として、各導電層１１０および誘電体層１１２は、一部の実施形態によれば、半導体層（ソースプレート）１０４の表側において半導体層（ソースプレート）１０４の別の端１１６でなく、１つの端１１４を越えて側方に延びる。交互積層された導電層１１０および誘電体層１１２は、半導体層（ソースプレート）１０４の別の端１１６でなく、１つの端１１４に沿って垂直に延びることができる。それに応じて、屈曲ワード線（導電層１１０の第１および第２の側方部分１２２および１２４ならびに垂直部分１２６を含む）は、一部の実施形態によれば、半導体層（ソースプレート）１０４の表側において半導体層（ソースプレート）１０４の別の端１１６でなく、１つの端１１４を越えて側方に延びる。屈曲ワード線は、半導体層（ソースプレート）１０４の別の端１１６でなく、１つの端１１４に沿って垂直に延びることができる。屈曲ワード線の他に、各導電層１１０は、一部の実施形態によれば、屈曲ワード線に接続されかつ半導体層（ソースプレート）１０４の裏側より下で垂直に延びる複数のワード線コンタクト１２８を更に含む。
図２Ａ～図２Ｇは、一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための製造プロセスを例示する。図３は、一部の実施形態による、屈曲裏側ワード線を有する例証的な３Ｄメモリデバイスを形成するための方法のフローチャートである。図２Ａ～図２Ｇおよび図３に描かれる３Ｄメモリデバイスの例は、図１Ａに描かれる３Ｄメモリデバイス１００を含む。図２Ａ～図２Ｇおよび図３は共に説明されることになる。方法３００に示される動作が網羅的でないこと、および例示された動作のいずれかの前、後または間に他の動作も行うことができることが理解される。更に、動作の一部が同時に、または図３に示されるのとは異なる順に行われてよい。
図３を参照すると、方法３００は動作３０２から始まり、基板の少なくとも１つの端にノッチが形成される。一部の実施形態において、基板の両端にそれぞれ２つのノッチが形成される。ノッチの深さは、導電層および誘電体層の合成厚の２倍より大きくなることができる。
図２Ａに例示されるように、基板２０２の上にパッド層２０４が形成される。基板２０２はシリコン基板またはキャリアウエハであることができる。パッド層２０４は、テトラエチルオルトシリケート（ＴＥＯＳ）シリコンオキサイドなどの酸化シリコン、または窒化シリコン、酸窒化シリコンもしくはその任意の組合せを含むがこれに限定されない任意の他の誘電体材料を含むことができる。パッド層２０４は、その場水蒸気発生（ＩＳＳＧ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、スピンコーティングまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスによって形成できる。パッド層２０４の上にスピンコーティングによってフォトレジスト層（図示せず）を形成できる。フォトレジスト層は、任意の適切な種類のポジ型またはネガ型フォトレジストであることができる。一部の実施形態において、パッド層２０４とフォトレジスト層との間にハードマスク層（例えば、アモルファスカーボン膜）、下層反射防止コーティング（ＢＡＲＣ）膜および／または誘電体反射防止コーティング（ＤＡＲＣ）膜が形成される。
フォトレジスト層は、フォトリソグラフィおよび現像によってパターン化され、そしてウェットエッチおよび／またはドライエッチによってパッド層２０４および基板２０２の露出部分をエッチングするためにエッチマスクとして使用できる。任意の適切なエッチング液（例えば、ウェットエッチおよび／またはドライエッチの）を使用して露出部分におけるパッド層２０４の全厚さおよび基板２０２の或る厚さを除去し、例えば図１Ａに図示されるような３Ｄメモリデバイス１００を形成するために、基板２０２の両端にそれぞれ２つのノッチ２０６および２０８（例えば、ディープトレンチアイソレーション（ＤＴＩ））を形成できる。各ノッチ２０６または２０８のｘ方向の幅は、パターン化されたフォトレジスト層によって制御できる。一部の実施形態において、例えば図１Ｂに図示されるような３Ｄメモリデバイス１０１を形成するために、基板２０２の１つの端に１つのノッチ２０６または２０８だけが形成され得るように、フォトレジスト層をノッチ２０６および２０８の１つを覆ってパターン化できることが理解される。説明を容易にするために、図２Ａ～図２Ｇは、基板２０２の両端にそれぞれ２つのノッチ２０６および２０８を伴う製造プロセスを例示する。基板２０２の１つの端に１つのノッチだけを伴う図１Ｂに図示されるような３Ｄメモリデバイス１０１を製造するために同じプロセスを使用できる。
各ノッチ２０６または２０８のｙ方向の深さは名目上同じであることができる。深さ（例えば、基板２０２のエッチング厚）はエッチ速度および／またはエッチ時間によって制御できる。一部の実施形態において、各ノッチ２０６または２０８の深さは、メモリスタックに形成されることになる導電層および誘電体層の合成厚の２倍より大きい。例えば、導電層および誘電体層の合成厚が５μｍであれば、各ノッチ２０６または２０８の深さは１０μｍより大きくてよい。一部の実施形態において、反応性イオンエッチング（ＲＩＥ）などの、基板２０２に対する任意の適切な異方性エッチングプロセスによって可能な限り直線の各ノッチ２０６または２０８の側壁プロファイルを有することが望ましい。ノッチ２０６および２０８を形成した後に、パッド層２０４より上の１つまたは複数の残存層（例えば、フォトレジスト層）が１つまたは複数のエッチングプロセスによって除去されて、図２Ａに図示されるように、パッド層２０４を露出させることができる。
方法３００は、図３に例示されるように、動作３０４に進み、基板より上にありかつ基板の少なくとも１つの端を越えて側方に延びる半導体層が形成されてノッチを覆う。一部の実施形態において、半導体層を形成するために、ノッチがノッチ犠牲層で充填され、基板およびノッチ犠牲層より上に半導体層が析出され、そしてノッチにおけるノッチ犠牲層が除去される。
図２Ｂに例示されるように、各ノッチ２０６または２０８（図２Ａに図示される）はノッチ犠牲層２１０で充填される。ノッチ犠牲層２１０は、基板２０２の材料に対して高エッチング（ウェットまたはドライエッチング）選択比を有する任意の材料を含むことができる。例えば、基板２０２はシリコン基板でよく、そしてノッチ犠牲層２１０は、酸化シリコン、カーボン、ポリマーまたはフォトレジストを含んでよい。一部の実施形態において、ノッチ犠牲層２１０は、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電極めっき、スピンコーティングまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスに続いて、ノッチ２０６または２０８の外側の余剰ノッチ犠牲層２１０を除去する、ＣＭＰなどの平坦化プロセスによって形成される。結果として、ノッチ犠牲層２１０は、図２Ｂに図示されるように、ノッチ２０６および２０８にだけ形成され、かつノッチ犠牲層２１０の上面がパッド層２０４の上面と同じ高さであるように各ノッチ２０６または２０８を充填できる。
図２Ｃに例示されるように、半導体層２１４が基板２０２より上に形成されかつ基板２０２の両端を越えて側方に延びていてノッチ２０６および２０８を覆う。半導体層２１４は、一部の実施形態によれば、ポリシリコンを含む。一部の実施形態において、半導体層２１４は、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電極めっきまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスによってパッド層２０４およびノッチ犠牲層２１０（図２Ｂに図示される）の上に析出される。ノッチ２０６および２０８におけるノッチ犠牲層２１０は、次いでノッチ犠牲層２１０の材料に応じて、例えばウェットエッチング、ドライエッチング、ポリマー灰化、フォトレジスト剥離等によって除去できる。一部の実施形態において、半導体層２１４の両端における一部が除去されて下のノッチ犠牲層２１０を露出させ、その結果エッチング液をノッチ犠牲層２１０に適用できる。半導体層２１４の除去される一部は、上に形成される別のエッチマスク、例えば別のフォトレジスト層によってパターン化できる。結果として、ノッチ２０６および２０８は、図２Ｃに図示されるように再開放できる。一部の実施形態によれば、各ノッチ２０６または２０８の上面が半導体層２１４によって形成され、そして各ノッチ２０６または２０８の下面および側面が基板２０２によって形成される。一部の実施形態において、半導体層２１４は、イオン注入および／または熱拡散を使用して所望のドーピングレベルで任意の適切なドーパントによってドープされる。
方法３００は、図３に例示されるように、動作３０６に進み、半導体層の表側および少なくとも１つの端に沿ってならびにノッチの上面、側面および下面に沿って複数の交互積層された導電層および誘電体層が形成される。一部の実施形態において、複数の導電層および誘電体層は、例えばＡＬＤを使用して交互に析出される。一部の実施形態において、導電層の各々がドープポリシリコンを含み、そして誘電体層の各々が酸化シリコンを含む。
図２Ｄに例示されるように、半導体層２１４の表側および両端に沿ってならびに各ノッチ２０６または２０８（図２Ｃに図示される）の上面、側面および下面に沿って複数の導電層２１８および誘電体層２２０が形成される。各導電層２１８は金属またはドープポリシリコンを含むことができ、そして各誘電体層２２０は酸化シリコン、窒化シリコンおよび／または酸窒化シリコンを含むことができる。一部の実施形態において、各導電層２１８はドープポリシリコンを含み、そして各誘電体層２２０は酸化シリコンを含む。導電層２１８および誘電体層２２０は、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電極めっきまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスによって交互に析出できる。各導電層２１８および各誘電体層２２０の厚さを制御するために堆積速度および／または堆積時間を制御できる。一部の実施形態において、各対の導電層２１８および誘電体層２２０の合成厚は名目上同じである。上記したように、各対の導電層２１８および誘電体層２２０の合成厚は、一部の実施形態による、図２Ｄに例示されるように、少なくとも一対の導電層２１８および誘電体層２２０がノッチ２０６および２０８に形成できるように各ノッチ２０６または２０８の深さの１／２より小さい。
一部の実施形態において、導電層２１８および誘電体層２２０は、ＡＬＤを使用して交互に析出される。ＡＬＤは、表面を交互のガス種（前駆体）に曝す気相化学プロセスの逐次使用に基づく薄膜堆積技術である。ＡＬＤは、膜の正確な厚さおよび組成の他に原子レベルで可能な均一膜面の制御を伴う非常に薄いコンフォーマルな膜を生産するために使用できる。厚さおよび表面均一性が十分に制御された導電層２１８および誘電体層２２０は、半導体層２１４の表側および両端に沿っての他に各ノッチ２０６または２０８の上面、側面および下面に沿ってＡＬＤを使用して析出できる。すなわち、ＡＬＤを使用して、半導体層２１４および基板２０２のプロファイルに従って、連続層のスタックをコンフォーマルに析出できる。一部の実施形態において、各ノッチ２０６または２０８の一部が導電層２１８および誘電体層２２０によって充填されず、ノッチ２０６および２０８にそれぞれ凹部２２２および２２４を残す。
方法３００は、図３に例示されるように、動作３０８に進み、基板の一部分が除去されて、半導体層より下で交互積層された導電層および誘電体層を露出させる。一部の実施形態において、基板の一部分を除去するために、交互積層された導電層および誘電体層の上方にエッチストップ層が析出され、そしてエッチストップ層によって停止されるまで基板が薄化される。エッチストップ層はポリシリコンを含むことができる。一部の実施形態において、基板の一部分は、ノッチの下面および側面の一部分が除去されるように除去される。
図２Ｅに例示されるように、交互積層された導電層２１８および誘電体層２２０の上方にエッチストップ層２２６が析出される。一部の実施形態において、エッチストップ層２２６はポリシリコンを含む。エッチストップ層２２６は、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電極めっきまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスによって析出できる。一部の実施形態において、エッチストップ層２２６は、エッチストップ層２２６がコンフォーマルに塗布されて凹部２２２および２２４（図２Ｄに図示される）も充填できるように、ＡＬＤを使用して析出できる。
図２Ｆに例示されるように、基板２０２の一部分が除去されて、半導体層２１４より下で交互積層された導電層２１８（例えば、ワード線コンタクト２２８として機能する）および誘電体層２２０を露出させる。基板２０２は、エッチストップ層２２６によって停止されるまで薄化できる。一部の実施形態において、基板２０２は、ＣＭＰ、ドライエッチングおよび／またはウェットエッチングによって薄化され、そしてエッチストップ層２２６は、ＣＭＰエッチストップ層および／またはウェットエッチングのためのハードマスクとして働く。一部の実施形態において、基板２０２の一部分は、ノッチ２０６または２０８の下面および側面の一部分が除去されるように除去される。薄化の程度はエッチストップ層２２６によって制御できる。例えば、エッチストップ層２２６より下の基板２０２の一部ならびにエッチストップ層２２６より下の交互積層された導電層２１８および誘電体層２２０の一部が除去されて、ワード線コンタクト２２８（すなわち、半導体層２１４の裏側より下で垂直に延びる導電層２１８の一部）を露出させてよい。エッチストップ層２２６は、一部の実施形態によれば、基板２０２の薄化の後に、例えばウェットエッチングおよび／またはドライエッチングによって除去される。
図３における方法３００の動作３０６に戻って参照すると、一部の実施形態において、複数の交互積層された導電層および誘電体層を形成するために、半導体層の表側および少なくとも１つの端に沿ってならびにノッチの上面、側面および下面に沿って複数の犠牲層および誘電体層が交互に析出され、そして犠牲層が複数の導電層と置き換えられる。複数の犠牲層および誘電体層は、ＡＬＤを使用して交互に析出できる。一部の実施形態において、犠牲層の各々が窒化シリコンを含み、誘電体層の各々が酸化シリコンを含み、そして導電層の各々が金属を含む。動作３０８で、一部の実施形態において、基板の一部分が除去されて、半導体層より下で交互積層された犠牲層および誘電体層を露出させる。基板の一部分を除去するために、交互積層された犠牲層および誘電体層の上方にエッチストップ層を析出でき、そしてエッチストップ層によって停止されるまで基板を薄化できる。
図２Ｄに例示されるように、一部の実施形態において、半導体層２１４の表側および両端に沿ってならびに各ノッチ２０６または２０８（図２Ｃに図示される）の上面、側面および下面に沿って複数の犠牲層２１８および誘電体層２２０が形成される。各犠牲層２１８は、窒化シリコンなどの第１の誘電体を含むことができ、そして各誘電体層２２０は、酸化シリコンなど、第１の誘電体以外の第２の誘電体を含むことができる。犠牲層２１８および誘電体層２２０は、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電極めっきまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスによって交互に析出できる。各犠牲層２１８および各誘電体層２２０の厚さを制御するために堆積速度および／または堆積時間を制御できる。一部の実施形態において、各対の犠牲層２１８および誘電体層２２０の合成厚は名目上同じである。上記したように、各対の犠牲層２１８および誘電体層２２０の合成厚は、一部の実施形態に従って、少なくとも一対の犠牲層２１８および誘電体層２２０がノッチ２０６および２０８に形成できるように各ノッチ２０６または２０８の深さの１／２より小さい。
一部の実施形態において、犠牲層２１８および誘電体層２２０は、ＡＬＤを使用して交互に析出される。厚さおよび表面均一性が十分に制御された犠牲層２１８および誘電体層２２０は、半導体層２１４の表側および両端に沿っての他に各ノッチ２０６または２０８の上面、側面および下面に沿ってＡＬＤを使用して析出できる。すなわち、ＡＬＤを使用して、半導体層２１４および基板２０２のプロファイルに従って、連続層のスタックをコンフォーマルに析出できる。一部の実施形態において、各ノッチ２０６または２０８の一部が犠牲層２１８および誘電体層２２０によって充填されず、それぞれのノッチ２０６または２０８に凹部２２２および２２４を残す。
図２Ｅに例示されるように、一部の実施形態において、交互積層された犠牲層２１８および誘電体層２２０の上方にエッチストップ層２２６が析出される。一部の実施形態において、エッチストップ層２２６はポリシリコンを含む。エッチストップ層２２６は、ＣＶＤ、ＰＶＤ、ＡＬＤ、電気めっき、無電極めっきまたはその任意の組合せを含むがこれに限定されない１つまたは複数の薄膜堆積プロセスによって堆積できる。一部の実施形態において、エッチストップ層２２６は、エッチストップ層２２６がコンフォーマルに塗布されて凹部２２２および２２４（図２Ｄに図示される）も充填できるように、ＡＬＤを使用して析出できる。
図２Ｆに例示されるように、一部の実施形態において、基板２０２の一部分が除去されて、半導体層２１４より下で交互積層された犠牲層２１８および誘電体層２２０を露出させる。基板２０２は、エッチストップ層２２６によって停止されるまで薄化できる。一部の実施形態において、基板２０２は、ＣＭＰ、ドライエッチングおよび／またはウェットエッチングによって薄化され、そしてエッチストップ層２２６は、ＣＭＰエッチストップ層および／またはウェットエッチングのためのハードマスクとして働く。一部の実施形態において、基板２０２の一部分は、ノッチ２０６または２０８の下面および側面の一部分が除去されるように除去される。薄化の程度はエッチストップ層２２６によって制御できる。例えば、エッチストップ層２２６より下の基板２０２の一部ならびにエッチストップ層２２６より下の交互積層された犠牲層２１８および誘電体層２２０の一部が除去されて、半導体層２１４の裏側より下で垂直に延びる犠牲層２１８の一部を露出させてよい。エッチストップ層２２６は、一部の実施形態によれば、基板２０２の薄化の後に、例えばウェットエッチングおよび／またはドライエッチングによって除去される。
図２Ｇに例示されるように、一部の実施形態において、１つまたは複数のスリット開口２３０が、各々が交互積層された犠牲層２１８および誘電体層２２０を通して垂直に延びて形成される。スリット開口２３０は、ディープＲＩＥなど、ウェットエッチングおよび／またはドライエッチングプロセスによって形成されて、犠牲層２１８（図２Ｆに図示される）を導電層２３２と置き換える以降のゲート置換プロセスのための経路を形成できる。導電層２３２との犠牲層２１８の置換は、誘電体層２２０（例えば、酸化シリコン）に選択的に犠牲層２１８（例えば、窒化シリコン）をウェットエッチングし、そして構造を導電層２３２で充填することによって行うことができる。導電層２３２は、タングステンなどの金属を含むことができる。導電層２３２は、ＰＶＤ、ＣＶＤ、ＡＬＤ、任意の他の適切なプロセス、またはその任意の組合せによって析出できる。結果として、ゲート置換プロセスの後に、半導体層２１４の裏側より下で垂直に延びる犠牲層２１８の一部がワード線コンタクト２３６になることができる。
３Ｄメモリデバイスの他の構成要素（例えば、ＮＡＮＤメモリストリング、局所配線および周辺デバイス）を形成することの詳細は容易に認めることができ、したがって本明細書に記載されないことが理解される。例えば、ＮＡＮＤメモリストリングおよび局所配線の少なくとも一部は、交互積層された導電層および誘電体層堆積の後に、かつ基板の裏側薄化の前に形成されてよい。
本開示の１つの態様によれば、３Ｄメモリデバイスが、基板と、基板より上にあり、かつ基板の少なくとも１つの端を越えて側方に延びる半導体層と、半導体層の表側より上にあり、かつ半導体層の裏側より下に延びる複数の交互積層された導電層および誘電体層と、各々が交互積層された導電層および誘電体層を通して垂直に延び、かつ半導体層と接触している複数のメモリストリングとを含む。
一部の実施形態において、導電層は、更に半導体層の裏側より下で垂直に延びて複数のワード線コンタクトを形成する。
一部の実施形態において、導電層および誘電体層の各々は、半導体層の表側において半導体層の少なくとも１つの端を越えて側方に延びる。
一部の実施形態において、半導体層はポリシリコンを含む。一部の実施形態において、半導体層の厚さは約１μｍ以下である。
一部の実施形態において、半導体層は、基板の両端を越えて側方に延びる。一部の実施形態において、導電層および誘電体層の各々は、半導体層の表側において半導体層の両端を越えて側方に延びる。
一部の実施形態において、交互積層された導電層および誘電体層は、半導体層の少なくとも１つの端に沿って垂直に延びる。
一部の実施形態において、導電層および誘電体層の各々は、半導体層の表側より上の第１の側方部分、半導体層の裏側より下の第２の側方部分、ならびに第１および第２の側方部分を接続する垂直部分を含む側面視で連続屈曲形状を有する。一部の実施形態において、第１の側方部分は第２の側方部分より長い。
一部の実施形態において、複数のメモリストリングは、半導体層の表側より上の第１のメモリストリングおよび半導体層の裏側より下の第２のメモリストリングを含む。
一部の実施形態において、導電層の各々は金属またはドープポリシリコンを含む。
本開示の別の態様によれば、３Ｄメモリデバイスが、ソースプレートと、複数の交互積層された導電層および誘電体層を含むメモリスタックと、各々がメモリスタックを通して垂直に延び、かつソースプレートと接触している複数のメモリストリングとを含む。導電層の各々は、（ｉ）ソースプレートの表側と裏側との間に延びる屈曲ワード線、および（ｉｉ）屈曲ワード線に接続され、かつソースプレートの裏側より下で垂直に延びるワード線コンタクトを含む。
一部の実施形態において、ソースプレートはポリシリコンを含む。一部の実施形態において、ソースプレートの厚さは約１μｍ以下である。
一部の実施形態において、導電層の各々は、同じ導電材料で作製される連続層である。一部の実施形態において、導電材料は金属またはドープポリシリコンを含む。
一部の実施形態において、屈曲ワード線は、ソースプレートの表側においてソースプレートの両端を越えて側方に延びる。
一部の実施形態において、屈曲ワード線は、ソースプレートの少なくとも１つの端に沿って垂直に延びる。
一部の実施形態において、複数のメモリストリングは、ソースプレートの表側より上の第１のメモリストリングおよびソースプレートの裏側より下の第２のメモリストリングを含む。
本開示の更に別の態様によれば、３Ｄメモリデバイスが、ソースプレートと、ソースプレートの表側より上にあり、かつソースプレートの裏側より下に延びる複数の交互積層された導電層および誘電体層を含むメモリスタックと、メモリスタックを通して垂直に延び、かつソースプレートの表側より上でソースプレートと接触している第１のメモリストリングと、メモリスタックを通して垂直に延び、かつソースプレートの裏側より下でソースプレートと接触している第２のメモリストリングとを含む。
一部の実施形態において、導電層の各々は、（ｉ）ソースプレートの表側と裏側との間に延びる屈曲ワード線、および（ｉｉ）屈曲ワード線に接続され、かつソースプレートの裏側より下で垂直に延びるワード線コンタクトを含む。
一部の実施形態において、ソースプレートはポリシリコンを含む。一部の実施形態において、ソースプレートの厚さは約１μｍ以下である。
一部の実施形態において、導電層の各々は、同じ導電材料で作製される連続層である。一部の実施形態において、導電材料は金属またはドープポリシリコンを含む。
具体的な実施形態の上記の説明は、本開示の一般的性質を非常に明らかにするため、他者が、当業者の知識を適用することによって、本開示の一般概念から逸脱することなく、過度な実験なしで、そのような具体的な実施形態を様々な応用のために直ちに修正および／または適合できる。それ故、そのような適合および修正は、本明細書に提示される教示および指針に基づいて、開示される実施形態の均等物の意味および範囲内であると意図される。本明細書における語法または術語が説明の目的であり限定の目的でないことが理解されるはずであるため、本明細書の術語または語法は、教示および指針を考慮して当業者によって解釈されるはずである。
以上、本開示の実施形態が、特定の機能の実装およびその関係を例示する機能ビルディングブロックを用いて記載された。これらの機能ビルディングブロックの境界は、説明の便宜上、本明細書において任意に定められた。特定の機能およびその関係が適切に行われる限り代替の境界を定めることができる。
「発明の概要」および「要約」部分は、発明者らによって企図される本開示の全ての例証的な実施形態でなく１つまたは複数を記載することになり得、したがって、いかなる形であれ本開示および添付の特許請求の範囲を限定するとは意図されない。
本開示の広さおよび範囲は、上記の例証的な実施形態のいずれによっても限定されるべきでなく、以下の特許請求の範囲およびそれらの均等物に従ってのみ定められるべきである。
１００ ３Ｄメモリデバイス
１０１ ３Ｄメモリデバイス
１０２ 基板
１０３ 基板
１０４ 半導体層
１０６ パッド層
１０８ メモリスタック
１１０ 導電層
１１２ 誘電体層
１１４ 端
１１６ 端
１１８ 端
１２０ 端
１２２ 第１の側方部分
１２４ 第２の側方部分
１２６ 垂直部分
１２８ ワード線コンタクト
１３０ ＮＡＮＤメモリストリング
１３２ 半導体チャネル
１３４ メモリ膜
１３６ 半導体プラグ
１３８ チャネルプラグ
１４０ ＮＡＮＤメモリストリング
１４２ 半導体チャネル
１４４ メモリ膜
１４６ 半導体プラグ
１４８ チャネルプラグ
２０２ 基板
２０４ パッド層
２０６ ノッチ
２０８ ノッチ
２１０ ノッチ犠牲層
２１４ 半導体層
２１８ 導電層／犠牲層
２２０ 誘電体層
２２２ 凹部
２２４ 凹部
２２６ エッチストップ層
２２８ ワード線コンタクト
２３０ スリット開口
２３２ 導電層
２３６ ワード線コンタクト

Claims (26)

  1. 基板と、
    前記基板より上にあり、かつ前記基板の少なくとも１つの端を越えて側方に延びる半導体層と、
    前記半導体層の表側より上にあり、かつ前記半導体層の裏側より下に延びる複数の交互積層された導電層および誘電体層と、
    各々が前記交互積層された導電層および誘電体層を通して垂直に延び、かつ前記半導体層と接触している複数のメモリストリングと
    を備える、３次元（３Ｄ）メモリデバイス。
  2. 前記導電層が、更に前記半導体層の前記裏側より下で垂直に延びて複数のワード線コンタクトを形成する、請求項１に記載の３Ｄメモリデバイス。
  3. 前記導電層および誘電体層の各々が、前記半導体層の前記表側において前記半導体層の少なくとも１つの端を越えて側方に延びる、請求項１または２に記載の３Ｄメモリデバイス。
  4. 前記半導体層がポリシリコンを含む、請求項１から３のいずれか一項に記載の３Ｄメモリデバイス。
  5. 前記半導体層の厚さが約１μｍ以下である、請求項１から４のいずれか一項に記載の３Ｄメモリデバイス。
  6. 前記半導体層が、前記基板の両端を越えて側方に延びる、請求項１から５のいずれか一項に記載の３Ｄメモリデバイス。
  7. 前記導電層および誘電体層の各々が、前記半導体層の前記表側において前記半導体層の両端を越えて側方に延びる、請求項６に記載の３Ｄメモリデバイス。
  8. 前記交互積層された導電層および誘電体層が、前記半導体層の少なくとも１つの端に沿って垂直に延びる、請求項１から７のいずれか一項に記載の３Ｄメモリデバイス。
  9. 前記導電層および誘電体層の各々が、前記半導体層の前記表側より上の第１の側方部分、前記半導体層の前記裏側より下の第２の側方部分、ならびに前記第１および第２の側方部分を接続する垂直部分を備える側面視で連続屈曲形状を有する、請求項１から８のいずれか一項に記載の３Ｄメモリデバイス。
  10. 前記第１の側方部分が前記第２の側方部分より長い、請求項９に記載の３Ｄメモリデバイス。
  11. 前記複数のメモリストリングが、前記半導体層の前記表側より上の第１のメモリストリングおよび前記半導体層の前記裏側より下の第２のメモリストリングを備える、請求項１から１０のいずれか一項に記載の３Ｄメモリデバイス。
  12. 前記導電層の各々が金属またはドープポリシリコンを含む、請求項１から１１のいずれか一項に記載の３Ｄメモリデバイス。
  13. ソースプレートと、
    複数の交互積層された導電層および誘電体層を備えるメモリスタックと、
    各々が前記メモリスタックを通して垂直に延び、かつ前記ソースプレートと接触している複数のメモリストリングとを備え、
    前記導電層の各々が、（ｉ）前記ソースプレートの表側と裏側との間に延びる屈曲ワード線、および（ｉｉ）前記屈曲ワード線に接続され、かつ前記ソースプレートの前記裏側より下で垂直に延びるワード線コンタクトを備える、
    ３次元（３Ｄ）メモリデバイス。
  14. 前記ソースプレートがポリシリコンを含む、請求項１３に記載の３Ｄメモリデバイス。
  15. 前記ソースプレートの厚さが約１μｍ以下である、請求項１３または１４に記載の３Ｄメモリデバイス。
  16. 前記導電層の各々が、同じ導電材料で作製される連続層である、請求項１３から１５のいずれか一項に記載の３Ｄメモリデバイス。
  17. 前記導電材料が金属またはドープポリシリコンを含む、請求項１６に記載の３Ｄメモリデバイス。
  18. 前記屈曲ワード線が、前記ソースプレートの前記表側において前記ソースプレートの両端を越えて側方に延びる、請求項１３から１７のいずれか一項に記載の３Ｄメモリデバイス。
  19. 前記屈曲ワード線が、前記ソースプレートの少なくとも１つの端に沿って垂直に延びる、請求項１３から１８のいずれか一項に記載の３Ｄメモリデバイス。
  20. 前記複数のメモリストリングが、前記ソースプレートの前記表側より上の第１のメモリストリングおよび前記ソースプレートの前記裏側より下の第２のメモリストリングを備える、請求項１３から１９のいずれか一項に記載の３Ｄメモリデバイス。
  21. ソースプレートと、
    前記ソースプレートの表側より上にあり、かつ前記ソースプレートの裏側より下に延びる複数の交互積層された導電層および誘電体層を備えるメモリスタックと、
    前記メモリスタックを通して垂直に延び、かつ前記ソースプレートの前記表側より上で前記ソースプレートと接触している第１のメモリストリングと、
    前記メモリスタックを通して垂直に延び、かつ前記ソースプレートの前記裏側より下で前記ソースプレートと接触している第２のメモリストリングと
    を備える、３次元（３Ｄ）メモリデバイス。
  22. 前記導電層の各々が、（ｉ）前記ソースプレートの前記表側と前記裏側との間に延びる屈曲ワード線、および（ｉｉ）前記屈曲ワード線に接続され、かつ前記ソースプレートの前記裏側より下で垂直に延びるワード線コンタクトを備える、請求項２１に記載の３Ｄメモリデバイス。
  23. 前記ソースプレートがポリシリコンを含む、請求項２１または２２に記載の３Ｄメモリデバイス。
  24. 前記ソースプレートの厚さが約１μｍ以下である、請求項２１から２３のいずれか一項に記載の３Ｄメモリデバイス。
  25. 前記導電層の各々が、同じ導電材料で作製される連続層である、請求項２１から２４のいずれか一項に記載の３Ｄメモリデバイス。
  26. 前記導電材料が金属またはドープポリシリコンを含む、請求項２５に記載の３Ｄメモリデバイス。
JP2021545759A 2019-04-30 2019-04-30 屈曲裏側ワード線を有する３次元メモリデバイス Pending JP2022520174A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/085210 WO2020220268A1 (en) 2019-04-30 2019-04-30 Three-dimensional memory device having bent backside word lines

Publications (1)

Publication Number Publication Date
JP2022520174A true JP2022520174A (ja) 2022-03-29

Family

ID=67855284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545759A Pending JP2022520174A (ja) 2019-04-30 2019-04-30 屈曲裏側ワード線を有する３次元メモリデバイス

Country Status (7)

Country Link
US (1) US10714490B1 (ja)
EP (1) EP3891812B1 (ja)
JP (1) JP2022520174A (ja)
KR (1) KR102647618B1 (ja)
CN (1) CN110235249B (ja)
TW (1) TWI779201B (ja)
WO (1) WO2020220268A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331667B (zh) * 2020-11-10 2021-09-28 长江存储科技有限责任公司 三维存储器及其制造方法
CN116489987A (zh) * 2022-01-11 2023-07-25 长鑫存储技术有限公司 存储器及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049561A (ja) * 2009-08-26 2011-03-10 Samsung Electronics Co Ltd ３次元メモリセルアレイを含む半導体メモリ素子及びその製造方法
US20190043836A1 (en) * 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with shared control circuitry using wafer-to-wafer bonding
CN109690774A (zh) * 2018-12-07 2019-04-26 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1063285C (zh) 1996-09-26 2001-03-14 联华电子股份有限公司 具有电容器的半导体存储器件的制造方法
US7470598B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Semiconductor layer structure and method of making the same
JP2008192857A (ja) 2007-02-05 2008-08-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
TW201214631A (en) 2010-06-30 2012-04-01 Sandisk Technologies Inc Ultrahigh density vertical NAND memory device and method of making thereof
US9029234B2 (en) 2012-05-15 2015-05-12 International Business Machines Corporation Physical design symmetry and integrated circuits enabling three dimentional (3D) yield optimization for wafer to wafer stacking
CN202905470U (zh) 2012-10-10 2013-04-24 无锡纳能科技有限公司 多层硅基电容器电极连接结构
US10651189B2 (en) * 2014-03-04 2020-05-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor memory device
US9196628B1 (en) * 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
US9553100B2 (en) * 2014-12-04 2017-01-24 Sandisk Techologies Llc Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US9484357B2 (en) * 2014-12-16 2016-11-01 Sandisk Technologies Llc Selective blocking dielectric formation in a three-dimensional memory structure
US9356034B1 (en) 2015-02-05 2016-05-31 Sandisk Technologies Inc. Multilevel interconnect structure and methods of manufacturing the same
US9853043B2 (en) 2015-08-25 2017-12-26 Sandisk Technologies Llc Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9935123B2 (en) 2015-11-25 2018-04-03 Sandisk Technologies Llc Within array replacement openings for a three-dimensional memory device
US9659956B1 (en) * 2016-01-06 2017-05-23 Sandisk Technologies Llc Three-dimensional memory device containing source select gate electrodes with enhanced electrical isolation
US10050048B2 (en) * 2016-02-19 2018-08-14 Toshiba Memory Corporation Semiconductor memory device and method of manufacturing semiconductor memory device
CN106876397B (zh) * 2017-03-07 2020-05-26 长江存储科技有限责任公司 三维存储器及其形成方法
US10192877B2 (en) 2017-03-07 2019-01-29 Sandisk Technologies Llc Three-dimensional memory device with level-shifted staircase structures and method of making thereof
CN108933139B (zh) * 2017-05-25 2023-10-17 三星电子株式会社 垂直非易失性存储器装置
CN107464817B (zh) 2017-08-23 2018-09-18 长江存储科技有限责任公司 一种3d nand闪存的制作方法
US10211215B1 (en) 2017-11-30 2019-02-19 Sandisk Technologies Llc Three-dimensional memory device containing word lines having vertical protrusion regions and methods of making the same
JP7123585B2 (ja) * 2018-03-15 2022-08-23 キオクシア株式会社 半導体記憶装置
KR102651818B1 (ko) * 2018-07-20 2024-03-26 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3 차원 메모리 장치
SG11202103738WA (en) 2018-08-14 2021-05-28 Yangtze Memory Technologies Co Ltd Stacked connections in 3d memory and methods of making the same
CN109686738A (zh) 2018-11-21 2019-04-26 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN109643718B (zh) 2018-11-22 2019-10-18 长江存储科技有限责任公司 三维存储器器件及其制造方法
WO2020113590A1 (en) 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011049561A (ja) * 2009-08-26 2011-03-10 Samsung Electronics Co Ltd ３次元メモリセルアレイを含む半導体メモリ素子及びその製造方法
US20190043836A1 (en) * 2018-06-18 2019-02-07 Intel Corporation Three-dimensional (3d) memory with shared control circuitry using wafer-to-wafer bonding
CN109690774A (zh) * 2018-12-07 2019-04-26 长江存储科技有限责任公司 用于三维存储器的阶梯结构和接触结构

Also Published As

Publication number Publication date
CN110235249B (zh) 2020-06-26
EP3891812B1 (en) 2023-12-13
KR20210102979A (ko) 2021-08-20
EP3891812A4 (en) 2022-07-27
WO2020220268A1 (en) 2020-11-05
US10714490B1 (en) 2020-07-14
EP3891812A1 (en) 2021-10-13
TWI779201B (zh) 2022-10-01
CN110235249A (zh) 2019-09-13
KR102647618B1 (ko) 2024-03-13
TW202107684A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
US11410983B2 (en) Three-dimensional memory device and fabrication method thereof
JP7328334B2 (ja) 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法
TWI683423B (zh) 具有貫穿陣列接觸的三維記憶體元件及其形成方法
JP7013493B2 (ja) ３次元メモリデバイスの相互接続構造
CN111430366B (zh) 三维存储器件及其形成方法
KR102613951B1 (ko) 지그재그 슬릿 구조를 갖는 3차원 메모리 장치 및 이를 형성하기 위한 방법
TWI688081B (zh) 三維（3d）記憶體裝置
TWI668805B (zh) 三維記憶體裝置
JP7317995B2 (ja) ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法
TWI691056B (zh) 用於形成三維記憶體裝置的方法以及用於形成三維記憶體裝置的階梯結構的方法
TWI667739B (zh) 形成用於三維記憶體裝置雙側佈線的階梯結構的方法
KR102647618B1 (ko) 굴곡된 후면 워드 라인을 갖는 삼차원 메모리 디바이스
CN113488475B (zh) 三维存储器设备的局部触点及用于形成其的方法
JP7247355B2 (ja) 屈曲裏側ワード線を有する３次元メモリデバイスを形成するための方法
TWI776138B (zh) 三維記憶體裝置的多分區階梯結構及其形成方法
TW202220110A (zh) 具有在三維記憶體元件中的突出部分的通道結構和用於形成其的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230227