TWI776138B - 三維記憶體裝置的多分區階梯結構及其形成方法 - Google Patents

三維記憶體裝置的多分區階梯結構及其形成方法 Download PDF

Info

Publication number
TWI776138B
TWI776138B TW109111205A TW109111205A TWI776138B TW I776138 B TWI776138 B TW I776138B TW 109111205 A TW109111205 A TW 109111205A TW 109111205 A TW109111205 A TW 109111205A TW I776138 B TWI776138 B TW I776138B
Authority
TW
Taiwan
Prior art keywords
partitions
conductor
sacrificial
contact
partition
Prior art date
Application number
TW109111205A
Other languages
English (en)
Other versions
TW202133340A (zh
Inventor
周玉婷
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Publication of TW202133340A publication Critical patent/TW202133340A/zh
Application granted granted Critical
Publication of TWI776138B publication Critical patent/TWI776138B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本揭露公開了用於形成記憶體裝置的階梯結構的結構和方法的實施例。在示例中，一種記憶體裝置包括儲存陣列結構和階梯結構。所述階梯結構包括多個梯級，每個梯級具有沿第一方向處於不同深度的第一數量的分區。所述多個梯級沿垂直於第一方向的第二方向延伸。相應梯級的第一數量的分區中的每個分區包括在相應分區的頂表面上的導體部分以及在所述導體部分之下的第二數量的非導體部分。導體部分和非導體部分透過一個或多個介電質層相互絕緣。

Description

三維記憶體裝置的多分區階梯結構及其形成方法
本揭露內容的實施例涉及三維(3D)記憶體裝置及其製作方法。
透過改進製程技術、電路設計、程式設計演算法和製作製程使平面儲存單元縮小到了更小的尺寸。然而，隨著儲存單元的特徵尺寸接近下限，平面製程和製作技術變得更加有挑戰性，而且成本更加高昂。因此，平面儲存單元的儲存密度接近上限。
3D儲存架構能夠解決平面儲存單元中的密度限制。3D儲存架構包括儲存陣列以及用於控制去往和來自儲存陣列的訊號的周邊元件。
本文公開了3D記憶體裝置的多分區階梯結構以及用於形成所述3D記憶體裝置的方法的實施例。
在一個示例中，一種記憶體裝置包括儲存陣列結構和階梯結構。所述階梯結構包括多個梯級，每個梯級具有沿第一方向處於不同深度的第一數量的分區。所述多個梯級沿垂直於第一方向的第二方向延伸。相應梯級的第一數量的分區中的每一者包括在相應分區的頂表面上的導體部分以及在所述導體部 分之下的第二數量的非導體部分。導體部分和非導體部分透過一個或多個介電質層相互絕緣。
在另一示例中，一種記憶體裝置包括儲存陣列結構和階梯結構。階梯結構包括多個梯級，每個梯級包括沿第一方向處於不同深度的第一數量的分區，所述多個梯級沿垂直於所述第一方向的第二方向延伸。階梯結構還包括在相鄰分區之間的絕緣部分。絕緣部分沿垂直方向的深度大約為相應梯級的厚度。關於絕緣部分，其底表面在較低相鄰分區中的部分低於所述底表面在較高相鄰分區中的部分。
在另一示例中，一種用於形成記憶體裝置的階梯結構的方法包括下述操作。首先，在堆疊結構中形成沿第一方向處於不同深度的第一數量的分區以及在相鄰分區之間的溝槽結構，所述堆疊結構包括交替的犧牲材料層和介電質材料層。沿第二方向形成多個梯級。所述多個梯級中的每一者包括第一數量的分區，並且所述分區中的每一者包括第一數量的犧牲部分。第二方向垂直於第一方向。在溝槽結構中形成絕緣部分。在第一數量的分區中的每一者的頂表面上形成頂部犧牲部分並且與所述絕緣部分相接觸。透過所述絕緣部分中的並且與頂部犧牲部分相接觸的狹縫結構利用導體部分代替所述頂部犧牲部分。
100:3D記憶體裝置
102:階梯結構
104A1,104B1,104C1,104D1,104A2,104B2,104C2,104D2:分區
204A1,204B1,204C1,204D1,204A2,204B2,204C2,204D2:分區
106,118,406,418:絕緣部分
108,414:導體層
108-1,408:導體部分
110:非導體部分
112,423:介電質層
112-1,411:介電質部分
114:非導體結構
124,125,324:梯級
132,432:接觸結構
134,430:絕緣結構
202:堆疊結構
204A,204B,204C,204D:分區圖案
211,404:介電質材料層
212,410:犧牲材料層
306:溝槽結構
311:初始介電質層
312:初始犧牲層
412:犧牲部分
420:頂部犧牲部分
424:犧牲層
426,428:狹縫結構
500:方法
502,504,506,508,510,602,604,606,608,610,612,614,616,618,620:操作
I,II:區域
L:長度
t:深度
WC,WN,D,d:寬度
x:x軸
y:y軸
z:z軸
被併入本文並形成說明書的部分的圖式示出了本揭露內容的實施例並與說明書一起進一步用以解釋本揭露內容的原理，並且使相關領域的技術人員能夠做出和使用本揭露內容。
圖1A示出了根據本揭露內容的一些實施例的具有階梯結構的示例性3D記憶體裝置。
圖1B示出了根據本揭露內容的一些實施例的圖1A所示的3D記憶體裝置的截面圖。
圖1C示出了根據本揭露內容的一些實施例的圖1A所示的3D記憶體裝置的另一截面圖。
圖2A示出了根據本揭露內容的一些實施例的處於示例性製作過程中的具有四分區階梯結構的3D記憶體裝置的正面俯視圖。
圖2B示出了根據本揭露內容的一些實施例的圖2A所示的3D記憶體裝置的截面圖。
圖3A示出了根據本揭露內容的一些實施例的處於示例性製作過程中的3D記憶體裝置的另一正面俯視圖。
圖3B示出了根據本揭露內容的一些實施例的圖3A所示的3D記憶體裝置的截面圖。
圖4A-圖4F各自示出了根據本揭露內容的一些實施例的處於示例性製作過程中的3D記憶體裝置的另一截面圖。
圖5示出了根據一些實施例的用於形成示例性3D記憶體裝置的方法的流程圖。
圖6A和圖6B示出了根據一些實施例的圖5所示的方法的示例性詳細製作操作。
將參考圖式描述本揭露內容的實施例。
儘管討論了具體配置和佈置，但是應當理解所述討論只是為了達到舉例說明的目的。本領域技術人員將認識到可以使用其它配置和佈置而不脫離本揭露內容的實質和範圍。對本領域技術人員將是顯而易見的是本揭露內容還 可以在各種各樣的其它應用中採用。
要注意的是，在說明書中提到“一個實施例”、“實施例”、“示例性實施例”、“一些實施例”等指示所描述的實施例可以包括特定的特徵、結構或特性，但未必每個實施例都包括該特定特徵、結構或特性。此外，這樣的短語未必是指同一實施例。此外，在結合實施例描述特定特徵、結構或特性時，結合明確或未明確描述的其它實施例實現這樣的特徵、結構或特性將是在本領域技術人員的知識範圍之內的。
一般而言，可以至少部分地根據語境下的使用來理解術語。例如，至少部分地根據語境，文中使用的術語“一個或多個”可以用於從單數的意義上描述任何特徵、結構或特性，或者可以用於從複數的意義上描述特徵、結構或特性的組合。類似地，還可以將諸如“一(a)”、“一個(an)”或“所述(the)”的術語理解為傳達單數用法或者傳達複數用法，這至少部分地取決於語境。此外，可以將術語“基於”理解為未必意在傳達排他的一組因素，並且相反可以允許存在其它的未必明確表述的因素，其還是至少部分地取決於語境。
應當容易地理解，應當按照最寬泛的方式解釋本揭露內容中的“在……上”、“在……以上”和“在……之上”的含義，使得“在……上”不僅意味著直接處於某物上，還包含在某物“上”且具有中間特徵或其間的層的含義，並且“在……以上”或者“在……之上”不僅包含在某物“以上”或“之上”的含義，還包含在某物“以上”或“之上”且不具有中間特徵或其間的層的含義(即，直接處於某物上)。
此外，文中為了便於描述可以採用空間相對術語，諸如“下面”、“以下”、“下方”、“以上”、“上方”等，以描述一個元件或特徵與其它元件或特徵的如圖所示的關係。空間相對術語意在包含除了圖式所示的取向之外的處於使用或操作中的元件的不同取向。所述裝置可以具有其它取向(旋轉 90度或者處於其它取向上)，並且照樣相應地解釋文中採用的空間相對描述詞。
文中使用的術語“基底”是指在上面添加後續材料層的材料。能夠對基底本身進行圖案化。添加到基底上面的材料可以被圖案化，或者可以保持不被圖案化。此外，基底可以包括很寬範圍的半導體材料，諸如矽、鍺、砷化鎵、磷化銦等。替代地，基底可以由非導電材料形成，諸如玻璃、塑膠或者藍寶石晶圓等。
文中使用的術語“層”可以指包括具有厚度的區域的材料部分。層可以在整個的下層結構或上覆結構之上延伸，或者可以具有比下層或上覆結構的範圍小的範圍。此外，層可以是勻質或者非勻質的連續結構的一區域，其厚度小於連續結構的厚度。例如，層可以位於所述連續結構的頂表面與底表面之間的任何成對水平平面之間，或者位於所述頂表面和底表面處。層可以橫向延伸、豎直延伸和/或沿錐形表面延伸。基底可以是層，可以在其內包含一個或多個層，並且/或者可以具有位於其上、其以上和/或其以下的一個或多個層。層可以包括多個層。例如，互連層可以包括一個或多個導體和接觸層(在其內形成互連線路和/或通孔接觸)以及一個或多個介電質層。
文中所使用的術語“標稱/標稱地”是指在產品或製程的設計階段期間設置的針對部件或製程操作的特性或參數的預期或目標值連同高於和/或低於所述預期值的值範圍。所述值範圍可能歸因於製造製程或容限的略微變化。如文中所使用的，術語“大約”是指既定量的值能夠基於與物件半導體裝置相關聯的特定技術節點發生變動。基於特定技術節點，術語“大約”可以指示既定量的值在(例如)該值的10-30%(例如，該值的±10%、±20%或者30%)以內發生變動。
文中使用的術語“3D記憶體裝置”是指具有垂直取向儲存單元電晶體串(文中稱為“儲存串”，諸如NAND儲存串)的半導體裝置，所述垂直取向 儲存單元電晶體串處於橫向取向的基底上，使得儲存串相對於基底沿垂直方向延伸。文中使用的術語“垂直/垂直地”是指在標稱上垂直於基底的橫向表面。
在一些3D記憶體裝置中，用於儲存資料的儲存單元透過堆疊儲存結構(例如，儲存堆疊)來垂直地堆疊。3D記憶體裝置通常包括形成於堆疊的儲存結構的一側或多側上的階梯結構，以達到諸如字元線扇出的各種目的。隨著對更高儲存容量的需求的持續提高，堆疊的儲存結構的垂直級數也隨之增加。在一些3D NAND記憶體裝置中已經採用了多分區階梯結構，其中，階梯結構的每個梯級(級)可以具有多個分區，以使用同一梯級扇出多條字元線，從而降低互連佈局複雜性，並且提高階梯結構的利用率。
在多分區階梯結構的製作期間，在梯級上形成字元線通孔接觸，以達到扇出目的。字元線通孔接觸經常是透過在階梯結構置於其中的絕緣結構中形成與梯級(例如，梯級的著落區)接觸的開口，並且利用導電材料填充所述開口而形成的。常規地，在同一蝕刻過程中形成被形成為以不同深度/高度與梯級接觸的這些開口。由於開口深度的變化，往往不能均勻地或者按照預期地蝕刻出這些開口。例如，與較低梯級接觸的開口(例如，較深開口)和與較高梯級接觸的開口(例如，較淺開口)經歷相同的蝕刻時間，導致與較高梯級接觸的開口受到過度蝕刻。過度蝕刻可能使在較高梯級的頂表面上的頂部導體層(例如，字元線)被不期望地損壞或者甚至被蝕穿。字元線通孔接觸可能不合乎預期地與頂部導體層下面的導體層接觸，導致相應分區內的短路。
根據本揭露內容的各種實施例提供了用於形成3D記憶體裝置的多分區階梯結構的結構和方法。所述多分區階梯結構包括沿第一方向處於不同深度的多個分區，以及沿垂直於第一方向的第二方向延伸的多個梯級。每個梯級包括多個分區。在一些實施例中，每個分區包括頂部導體部分以及處於頂部導體部分之下的至少一個非導體部分。頂部導體部分和至少一個非導體部分透過其 間的介電質部分相互隔開。頂部導體部分可以與在階梯結構中橫向延伸的導體層(例如，字元線)接觸。在一些實施例中，至少一個非導體部分的數量等於分區的數量減一。相鄰非導體部分透過介電質部分相互隔開。每個非導體層沿第一方向的寬度與分區相同，並且每個非導體層沿第二方向的長度與分區(或相應梯級)相同。在一些實施例中，字元線通孔接觸被形成為與頂部導體部分相接觸，並且處於相應的導體部分之下的至少一個非導體部分可以防止對頂部導體部分的任何過蝕刻(例如，為了形成用以形成字元線通孔接觸的開口)而引起3D記憶體裝置中的短路。也就是說，即使頂部導體部分被損壞和/或被蝕穿，處於頂部導體部分之下的非導體部分也能夠避免字元線通孔接觸的導電材料接觸/干擾其它導電結構(例如，其它分區的頂部導體部分和/或相鄰導體層)。在一些實施例中，非導體部分包括氮化矽。
在一些實施例中，階梯結構包括處於相鄰分區之間的絕緣部分。電連接至3D記憶體裝置的陣列公共源極(ACS)的接觸結構延伸穿過所述絕緣部分。接觸結構與較高分區中的頂部導體部分相接觸並且與相鄰分區中的非導體部分隔離。接觸結構還與和非導體部分橫向接觸的導體層以及相鄰分區中的處於非導體部分之下的導體層相接觸。在一些實施例中，所述絕緣部分是為了形成每個分區中的非導體部分和導體部分而形成的。具體地，所述絕緣部分防止每個分區中的非導體部分在閘極替代製程期間被導體材料替代。因而，能夠將非導體部分保留在3D記憶體裝置中的相應導體部分之下，並且防止在相應的字元線通孔接觸與相鄰導電結構(例如，其它導體層)之間發生不期望的接觸。絕緣部分沿第二方向的長度與相應分區(或者相應梯級)沿第二方向的長度相同，並且絕緣部分沿第一方向的寬度大於接觸結構沿第一方向的寬度。絕緣部分沿垂直方向(例如，z軸)的深度足以用於形成相鄰分區中的多個非導體部分。在一些實施例中，深度在標稱上等於相應梯級的厚度。
圖1A、圖1B和圖1C示出了根據一些實施例的3D記憶體裝置的示例性多分區階梯結構。圖1A是3D記憶體裝置的3D概覽，圖1B是所述3D記憶體裝置的沿A-A’方向(例如，x-z平面)的截面圖，並且圖1C是所述3D記憶體裝置的沿B-B’方向(例如，y-z平面)的截面圖。在本揭露中將圖1A、圖1B和圖1C放在一起描述。為了便於示出，在本揭露內容中，對四分區階梯結構進行描繪和描述。應當指出，階梯結構可以具有任何適當數量的分區。例如，分區的數量可以是2、3、4、5......N等，其中，N表示適當的正整數。可以採用本揭露內容中提供的結構和方法形成具有任何適當數量的分區的多分區3D記憶體裝置。分區的具體數量不應受到本揭露內容的實施例的限制。
圖1A示出了根據本揭露內容的一些實施例的具有階梯結構102的示例性3D記憶體裝置100的概覽。3D記憶體裝置100可以包括處於中心的核心區(CORE REGION)以及處於外側(例如，位於“STAIRCASE REGION(階梯區)”中)的一個或多個階梯結構102。多個儲存單元形成於其中的儲存陣列結構位於核心區中。在一些實施例中，3D記憶體裝置是NAND快閃記憶體裝置，其中，儲存單元是按照在儲存陣列結構中的NAND儲存串(未示出)的陣列的形式提供的。所述儲存陣列結構可以包括任何其它適當部件，包括但不限於閘極線狹縫(GLS)、過陣列接觸(TAC)、陣列公共源極(ACS)等。
要指出的是，在圖1A-圖1C中包括x軸和y軸以示出晶圓平面中的兩個正交方向。在一些實施例中，x方向是3D記憶體裝置100的位元線方向，並且y軸方向是3D記憶體裝置100的字元線方向。階梯結構102可以要麼是用於著落互連(例如，字元線通孔接觸)和/或偽通道孔的功能階梯結構，要麼是用於在製作期間平衡蝕刻或者化學機械拋光(CMP)製程中的載荷的偽階梯結構。垂直方向由垂直於x軸和y軸兩者的z軸/方向表示。
如圖1A和圖1B所示，階梯結構102可以包括四分區階梯結構，其在 階梯結構102的每個梯級中包括沿x軸具有不同深度的四個分區。階梯結構102還可以包括沿y軸延伸的多個梯級。階梯結構102在每個梯級中可以包括處於不同深度的四個分區：佈置在梯級124的一側上的104A1、104B1、104C1和104D1。在一些實施例中，階梯結構102可以包括處於每個梯級中的四個其它分區：佈置在梯級124的另一側上的104A2、104B2、104C2和104D2。在一些實施例中，分區104A1和104A2、104B1和104B2、104C1和104C2以及104D1和104D2圍繞梯級124的中心線對稱佈置。在一些實施例中，中心線將相應的梯級(例如，124)劃分(例如，均勻劃分)成兩個部分(例如，等同部分)，每個部分具有處於不同深度的四個分區。在一些實施例中，在相應的梯級中，分區104A1和104A2、104B1和104B2、104C1和104C2以及104D1和104D2可以分別具有相同形狀、深度、尺寸和/或深度。應當指出，在一些實施例中，圍繞梯級的中心線對稱分佈並且具有相同深度的兩個分區被稱為一個分區。然而，為了便於描述，在本揭露內容中，分區是指梯級的僅位於梯級的中心線的單側上的部分。由於梯級中的分區的對稱性，在梯級的一側上的分區的結構和形成也可以適用於在該梯級的另一側上的對應對稱分區的結構和形成。在一些實施例中，x方向上的梯級的數量等於或者大於64，諸如64、96、128、160、192、224、256等。為了便於描述，在圖1A-圖1C中僅示出了階梯結構102的部分。階梯結構102和儲存陣列結構可以被形成在基底(SUBSTRATE)之上，所述基底可以包括矽(例如，單晶矽)、矽鍺(SiGe)、砷化鎵(GaAs)、鍺(Ge)、絕緣體上矽(SOI)或者任何其它適當材料。
如圖1A-圖1C中所示，階梯結構102包括沿垂直方向(例如，z軸)交替的多個導體層108和多個介電質層112。在一些實施例中，導體層108和介電質層112在階梯結構102中橫向延伸並且延伸到核心區內。導體層108可以包括導電材料，所述導電材料包括但不限於鎢(W)、鈷(Co)、銅(Cu)、鋁(Al)、多 晶矽、摻雜矽、矽化物或其任何組合。介電質層112可以包括介電質材料，所述介電質材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。在一些實施例中，導體層108包括金屬，諸如鎢，並且介電質層112包括氧化矽。沿z軸，導體層108的厚度和介電質層112的厚度可以相同或不同。
在一些實施例中，階梯結構102包括在相應梯級的一側上沿x軸佈置處於不同深度的四個分區104A1、104B1、104C1和104D1，以及在相應梯級的另一側上沿x軸對稱佈置處於不同深度的另外四個分區104A2、104B2、104C2和104D2。在一些實施例中，同一分區中的梯級沿y軸延伸。導電連接至3D記憶體裝置100的ACS的接觸結構132可以位於相鄰分區之間。為了便於描述，接觸結構132在圖1A和圖1C中未示出，但在圖1B中示出。在一些實施例中，接觸結構132垂直地延伸到基底內，並且橫向延伸到核心區內。接觸結構132可以包括絕緣間隔體以及在絕緣間隔體中延伸的接觸。絕緣間隔體可以包括介電質材料，所述介電質材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。接觸可以包括導電材料，所述導電材料包括但不限於鎢、鈷、銅、鋁、多晶矽、摻雜矽、矽化物或其任何組合。在一些實施例中，3D記憶體裝置100包括絕緣結構134(為了便於描繪僅在圖1B中示出)，階梯結構102位於所述絕緣結構134中。絕緣結構134可以包括介電質材料，所述介電質材料包括但不限於氧化矽、氮化矽、氮氧化矽或其任何組合。
為了便於說明，將考慮到圖1A-圖1C中所示的兩個連續的梯級124和125來進一步描述階梯結構102的細節。每個梯級(例如，124或125)可以包括在相應梯級的一側上沿x軸佈置處於不同深度的四個分區104A1、104B1、104C1和104D1，以及在相應梯級的另一側上沿x軸對稱佈置處於不同深度的另外四個分區104A2、104B2、104C2和104D2。絕緣部分106可以位於每個梯級(例如，124或125)的相鄰分區之間。接觸結構132可以穿過絕緣部分106延伸。在一些 實施例中，與相應梯級(例如，124)的中心線對準的另一絕緣部分(例如，118)位於分區104A1與104A2之間。
在每個分區中，階梯結構102可以包括處於頂表面上並且起著用於字元線通孔接觸的著落區的作用的導體部分(例如，頂部導體部分)，以及處於相應的導體部分之下的非導體結構。例如，在梯級124的分區104A2中，導體部分108-1位於頂表面上，並且非導體結構114位於導體部分108-1之下。導體部分108-1和非導體結構114可以透過介電質部分112-1相互絕緣。在每個分區中，每個導體部分108-1與從階梯區延伸到核心區的相應導體層108相接觸，並且每個介電質部分112-1與從階梯區延伸到核心區的相應介電質層112相接觸。在一些實施例中，介電質部分112-1包括與介電質層112相同的材料。
在一些實施例中，每個分區包括與相應的導體層108接觸的導體部分108-1。導體部分108-1和導體層108可以包括相同的材料。非導體結構114可以包括佈置在相應的導體部分108-1之下的多個非導體部分110。在一些實施例中，非導體結構114包括沿z軸彼此交替的相同數量的非導體部分110和介電質部分112-1。在一些實施例中，沿x軸，導體部分108-1的寬度WC等於或者大於非導體結構114的寬度WN。在一些實施例中，WC沿x軸大於WN。在一些實施例中，沿x軸，所有非導體部分110的寬度與WN標稱地相同和相等。在一些實施例中，沿y軸，導體部分108-1的長度標稱地等於非導體結構114的長度。長度L可以標稱地等於相應梯級(例如，124或125)的長度。在一些實施例中，介電質部分112-1的寬度(沿x軸)和長度(y軸)與非導體部分110的寬度和長度標稱地相同。
在一些實施例中，在每個分區中，非導體部分110的數量(例如，3)等於分區的數量(例如，4)。例如，分區的數量可以是任何適當地正整數，諸如2、3、4、5......等，並且相應梯級(例如，124或125)的每個分區中的非導體部分的數量可以為1、2、3、4......等。分區的數量可以被稱為第一數量，並 且非導體部分110的數量被稱為第二數量。非導體部分110可以包括不同於介電質部分112-1(或介電質層112)的任何適當的介電質材料。在一些實施例中，非導體部分110包括氮化矽(SiN)。非導體部分110的厚度可與介電質部分112-1的厚度相同或不同。在一些實施例中，每個非導體部分110與在同層級上延伸的導體層108相接觸。也就是說，非導體結構114(或非導體部分110)可以與第二數量的導體層108相接觸，每個導體層108與相應的非導體部分110處於同一層級上。類似地，非導體結構114可以與第二數量的介電質層112相接觸，每個介電質層112可以與相應的介電質部分112-1處於同一層級上。
絕緣部分106可以位於相鄰分區之間，例如，處於分區104A2與104B2之間，104A1與104B1之間等。在一些實施例中，沿x軸，絕緣部分106的寬度D大於相應接觸結構的寬度d。在一些實施例中，D是足夠大的以防止在接觸結構132與相鄰非導體部分之間的接觸。在一些實施例中，D在大約200nm到大約400nm的範圍中，並且d在大約120nm到大約160nm的範圍中。在一些實施例中，沿垂直方向，絕緣部分106的深度t大約為(或者至少等於)相應梯級(例如，124)的厚度。絕緣部分106的頂表面可以與較高分區中的導體部分108-1的底表面相接觸。絕緣部分106的底表面可以與相鄰分區中緊挨著處於底部非導體部分110之下的介電質部分112-1相接觸(例如，延伸到其內)。例如，在分區104A2與104B2之間的絕緣部分106的厚度t等於或者大於梯級124在分區104B2中的厚度。也就是說，在分區104A2與104B2之間的絕緣部分106的厚度t可以至少是從導體部分108-1的頂表面到分區104B2(例如，較下分區)的底部非導體部分110的底表面的總厚度。在一些實施例中，絕緣部分106的頂表面在分區104B2(例如，較下分區)中的導體部分108-1的頂表面以上延伸。在一些實施例中，絕緣部分106的頂表面與分區104A2(例如，較高分區)中的導體部分108-1的底表面相接觸。絕緣部分106的底表面可以與在分區104A2和104B2中的緊挨著處於底部非導體 部分110之下的介電質部分112-1相接觸。在一些實施例中，沿y軸，絕緣部分106的長度標稱地等於L。在一些實施例中，絕緣部分106的底表面，在較高分區(例如，104A2)中的部分高於在較低分區(例如，104B2)中的部分。
如圖1A-圖1C所示，除了在分區104A1與104A2(例如，具有相等深度的兩個分區)之間的接觸結構132之外，每個接觸結構132均與較高分區的導體部分108-1相接觸。在一些實施例中，接觸結構132不與相鄰分區中的每一個的非導體部分110相接觸。例如，分區104A2與104B2之間的接觸結構132與分區104A2的導體部分108-1相接觸，並且不與分區104A2和104B2中的非導體部分110接觸。在一些實施例中，每個接觸結構132與處於相應絕緣部分106之下(或者處於相應的相鄰分區之下)的多個導體層108相接觸。例如，分區104A2與104B2之間的接觸結構132與處於分區104A2和104B2之下的導體層108相接觸，並且分區104B2與104C2之間的接觸結構132與處於分區104C2和104B2之下的導體層108相接觸。
在一些實施例中，在同一分區中，較下梯級的導體部分108-1與緊挨著處於較高梯級的非導體結構114之下的導體層108相接觸並且導電連接。例如，如圖1B所示，在分區104A2中，在梯級124中緊挨著處於非導體結構114(或者非導體結構114的底部介電質層112)之下的導體層108與梯級125中的導體部分108-1相接觸並且導電連接。在一些實施例中，在每個分區中，緊挨著處於導體層108之下的三個導體層108與相應梯級中的相應非導體部分110相接觸。例如，在分區104A2中，緊挨著處於導體層108之下的三個導體層108分別與梯級125中的三個非導體部分110相接觸。
在一些實施例中，3D記憶體裝置100包括處於分區104A1與104A2之間的另一絕緣部分118。在一些實施例中，絕緣部分118的頂表面與分區104A1和104A2的導體部分108-1的頂表面標稱地共平面，並且絕緣部分118的底表面至少 與在分區104A1和104A2中在底部非導體部分110之下的介電質層112相接觸。在一些實施例中，絕緣部分118的深度小於或者等於梯級124的厚度。在一些實施例中，絕緣部分118沿x軸的寬度以及絕緣部分118沿第二方向的長度與絕緣部分106類似或相同。在各種實施例中，絕緣部分106和118的厚度存在變化，具體取決於製作過程。例如，絕緣部分106和118的深度可以大於、等於或者小於相應梯級的厚度。如前文所述，在每個梯級中，絕緣部分106和118的深度可以是任何適當值，以形成要被形成到相鄰分區中的相應導體部分108-1之下的第二數量的非導體部分110。
在一些實施例中，接觸結構132在分區104A1與104A2之間穿過絕緣部分118延伸，並且與在較下梯級(例如，梯級125)的分區104A1和104A2中的導體層108相接觸並且導電連接。在一些實施例中，如圖1B所示，兩個相鄰分區之間的接觸結構132與處於相應梯級的兩個相鄰分區之下的任何導體層108相接觸。在一些實施例中，在每個梯級中，兩個相鄰分區之間的接觸結構132與第一數量的導體層108相接觸，所述第一數量的導體層108與相鄰分區中的每一個相接觸。例如，如圖1A-圖1C所示，在梯級124中，相鄰分區104A2與104B2之間的接觸結構132與導體層108相接觸，所述導體層108與在分區104A2和104B2中的每一個中的導體部分108-1和三個(例如，第二數量的)非導體部分110相接觸。
圖2A和圖2B、圖3A和圖3B以及圖4A-圖4F示出了根據一些實施例的在示例性製作過程期間處於不同階段的階梯結構的結構。圖5示出了圖2A和圖2B、圖3A和圖3B以及圖4A-圖4F所示的製作過程的流程圖。圖6A和圖6B示出了圖5所示的方法的詳細製作操作。圖6B是圖6A的延續。應當理解，方法500中所示的操作並不具有排他性，並且也可以在所示操作中的任何操作之前、之後或之間執行其它操作。此外，所述操作中的一些操作可以是同時執行的，或者可以是按照不同於圖5和圖6所示的那些操作的循序執行的。
如圖5所示，在過程的開始，在操作502處，在堆疊結構中，形成沿第一方向處於不同深度的第一數量的分區，並且在相鄰分區之間形成溝槽結構。所述堆疊結構具有交替的犧牲材料層和介電質材料層。圖2A、圖2B、圖3A和圖3B示出了對應的結構。
圖2A示出了根據一些實施例的堆疊結構202的3D概覽。圖2B示出了沿C-C’方向(例如，x-z平面)的堆疊結構202的截面圖。如圖2A所示，堆疊結構202可以是介電質堆疊，並且可以包括沿z軸交替佈置的多個介電質材料層211和犧牲材料層212。介電質材料層211和犧牲材料層212可以包括不同材料。每個介電質材料層211和下面的犧牲材料層212可以被稱為“介電質對”，反之亦然。在一些實施例中，介電質材料層211和犧牲材料層212交替沉積在基底(例如，矽基底)上。在一些實施例中，每個介電質材料層211包括一層氧化矽，並且每個犧牲材料層包括一層氮化矽。堆疊結構202可以是透過一種或多種薄膜沉積製程形成的，包括但不限於化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或其任何組合。
根據操作602，在堆疊結構中形成沿第一方向處於不同深度的第一數量的分區圖案。如圖2A和圖2B所示，可以在堆疊結構202上形成梯級分區圖案(SDP)。SDP可以將堆疊結構202劃分成沿x軸(例如，第一方向)處於不同深度的四個分區圖案204A、204B、204C和204D。在每個分區圖案中，介電質材料層211可以在犧牲材料層212之上。四個分區圖案204A、204B、204C和204D可以是透過以下各項的多個循環形成的：橫向(例如，沿x軸和y軸)修整蝕刻遮罩並且蝕刻堆疊結構202的透過蝕刻遮罩露出的部分。在一些實施例中，使用三個SDP遮罩形成四個分區圖案。例如，第一SDP遮罩可以覆蓋堆疊結構202的部分，並且露出對應於分區圖案204D的區域。接下來可以執行適當的蝕刻過程(例如，第一蝕刻過程)，諸如乾蝕刻和/或濕蝕刻，以去除堆疊結構202的透過第一SDP 遮罩露出的部分。在一些實施例中，透過所述蝕刻過程去除的材料的量具有梯級深度的厚度，例如，標稱地等於介電質對(例如，一個介電質材料層211和下面的犧牲材料層212的總厚度)。第二SDP遮罩可以是透過沿x軸和y軸向內並且遞增地修整第一SDP遮罩以露出對應於分區圖案204D和204C的區域而形成的。接下來，可以執行與第一蝕刻過程類似的第二蝕刻過程，以去除堆疊結構202的透過第二SDP遮罩露出的(例如，梯級深度的)部分。可以透過第二蝕刻過程轉移透過第一蝕刻過程形成的堆疊結構202上的蝕刻圖案。第三SDP遮罩可以是透過沿x軸和y軸向內並且遞增地修整第二SDP遮罩以露出對應於分區圖案204D、204C和204B的區域而形成的。接下來，可以執行與第一和第二蝕刻過程類似的第三蝕刻過程，以去除堆疊結構202的透過第三SDP遮罩露出的(例如，梯級深度的)部分。可以透過第三蝕刻過程轉移透過第一和第二蝕刻過程形成的堆疊結構202上的蝕刻圖案。在一些實施例中，三個SDP遮罩的形狀標稱地呈矩形。在一些實施例中，三個SDP遮罩可以包括硬蝕刻遮罩和/或軟蝕刻遮罩。硬蝕刻遮罩可以是透過使用圖案化光阻層對諸如碳的硬材料進行圖案化形成的，所述圖案化光阻層是透過塗覆光阻層繼而實施微影製程形成的。軟蝕刻遮罩可以包括圖案化光阻層，所述圖案化光阻層是透過塗覆光阻層繼而實施微影製程形成的。
圖3A示出了根據一些實施例的堆疊結構202的3D概覽。圖3B示出了沿C-C’方向(例如，x-z平面)的堆疊結構202的截面圖。根據操作604，在相鄰分區之間形成溝槽結構，以形成沿第一方向處於不同深度的第一數量的分區。如圖3A和圖3B所示，溝槽結構形成於相鄰分區之間，以將分區圖案204A、204B、204C和204D劃分成在堆疊結構202的一側(例如，沿x方向)上的不同深度的四個分區204A1、204B1、204C1和204D1，以及在堆疊結構的另一側(例如，沿x軸)上的不同深度的四個分區204A2、204B2、204C2和204D2。在一些實施例中， 將分區圖案204A劃分成分區204A1和204A2的溝槽結構306與堆疊結構202的中心線(例如，沿x方向)對準，並且所述溝槽結構306沿x軸將堆疊結構202劃分成標稱對稱的部分。
重新參考圖2B，溝槽結構306可以形成於相鄰分區之間，例如，在相鄰分區圖案之間並且沿堆疊結構202的中心線(例如，沿x軸)。在圖2B中，區域I和II可以各自表示在相鄰分區/分區圖案中的能夠在其中形成溝槽結構306的區域。作為圖2B所示的示例，區域I表示在分區204B2或分區圖案204B中的區域，並且區域II表示在分區204A2或分區圖案204A中的區域。區域I和II的寬度可以各自至少為溝槽結構306沿x軸的寬度。例如，區域I和II中的每一個沿x軸的寬度可以各自在大約200nm到大約400nm的範圍內。在一些實施例中，溝槽結構306完全形成於區域I和II中的一者中。在一些實施例中，溝槽結構306部分地形成於區域I和II中的每一個內。在一些實施例中，溝槽結構306是透過適當的圖案化製程形成的，例如，乾蝕刻和/或濕蝕刻製程。
如圖3A所示，溝槽結構306可以被形成為在堆疊結構202中沿y軸橫向延伸。在一些實施例中，沿y軸，溝槽結構306的長度標稱地等於堆疊結構202的長度。如圖3B所示，溝槽結構306的蝕刻輪廓可以在每個相鄰分區中形成四個(例如，第一數量的)初始犧牲層312，其由對初始犧牲層312的蝕刻形成。這四個初始犧牲層312可以在溝槽結構306的側壁上露出。在一些實施例中，在每個分區中，每個初始犧牲層312被初始介電質層311夾住，初始介電質層311由對犧牲材料層212的蝕刻形成，並且標稱地沿x軸和y軸具有與相應的初始犧牲層312相同的形狀。在一些實施例中，當溝槽結構306形成於處於不同深度的兩個相鄰分區之間(例如，分區204A2與204B2之間)時，溝槽結構306的蝕刻輪廓沿x軸非對稱，如圖3B所示，以在每個相鄰分區中形成四個初始犧牲層312。例如，溝槽結構306的底表面可以在較高分區(例如，分區204A2)的一側較淺，以與分區 204A2中的在第四(例如，最低)初始犧牲層312下面的初始介電質層311相接觸。此外，溝槽結構306的底表面可以在較低分區(例如，分區204B2)的一側較深，以與分區204B2中的在第四(例如，最低)初始犧牲層312下面的初始介電質層311相接觸。在一些實施例中，對於在相同深度處的分區之間的溝槽結構306(例如，在分區204A1與204A2之間的溝槽結構306)而言，溝槽結構306的蝕刻輪廓在分區兩側(例如，204A1和204A2)上是標稱地均勻的，以在每個分區中形成四個初始犧牲層312。在一些實施例中，在每個分區的第四(例如，最低)初始犧牲層312之下的初始介電質層311沿z軸被部分蝕刻或完全蝕刻。在一些實施例中，沿x軸，溝槽結構306的寬度D在大約200nm到大約400nm的範圍內。
重新參考圖5，在形成溝槽結構之後，方法500進行至操作504，在該操作中，沿第二方向形成多個梯級，所述梯級中的每一者具有第一數量的分區，並且所述分區中的每一者具有第一數量的犧牲部分。
根據操作606，重新參考圖1A和圖1C，可以在堆疊結構202中形成沿y軸(例如，第二方向)延伸的多個梯級。梯級中的每一者可以包括第一數量的分區，並且所述分區中的每一者包括第一數量的犧牲部分。梯級的形成可以包括使用在堆疊結構202之上的蝕刻遮罩(例如，圖案化光阻層或PR層)重複蝕刻堆疊結構202。可以經常全方位地、向內並且遞增地重複修整蝕刻遮罩，以露出堆疊結構202的要蝕刻的部分。受修整的PR的量可以與梯級的尺寸直接相關(例如，作為其決定因素)。例如，沿y軸的受修整的PR的量可以決定梯級沿y軸的長度。可以使用適當蝕刻(例如，諸如濕蝕刻的各向同性蝕刻)來獲得對PR層的修整。可以形成一個或多個PR層並且依次對其進行修整，以形成梯級。在一些實施例中，對PR層的修整之後接著對堆疊結構202的蝕刻(例如，使用諸如乾蝕刻和/或濕蝕刻的適當的蝕刻製程)。在一些實施例中，在對PR層的每次修整之後，沿z軸對堆疊結構202進行第二梯級深度的蝕刻。第二梯級深度可以等於四 個(例如，第一數量的)介電質對(例如，頂部的四個初始介電質/犧牲層對)沿z軸的總厚度。對光阻遮罩的修整過程之後接著對堆疊結構的蝕刻過程在本文中被稱為修整-蝕刻循環。修整-蝕刻循環的數量可以決定在堆疊結構202中沿z軸形成的梯級的數量。在一些實施例中，在形成梯級之後，介電質材料層211可以形成犧牲層(例如，圖4A中所示的423)，並且介電質材料層可以形成介電質層(例如，圖4A中所示的424)。
在一些實施例中，在形成梯級之前形成的溝槽結構306的蝕刻輪廓被轉移到所形成的梯級結構上，使得每個梯級包括四個分區204A1-204D1和其它四個分區204A2-204D2。兩個相鄰的分區中的每一者透過溝槽結構306相互分開。在一些實施例中，在形成梯級之後，溝槽結構306的蝕刻輪廓保持標稱相同。為了便於說明，在相應的梯級中，溝槽結構306可以在每個分區中形成四個(例如，第一數量的)犧牲部分(例如，圖4A中的412)。犧牲部分中的每一者可以被一對介電質部分(例如，圖4A中的411)夾住。每個犧牲部分和每個介電質部分的橫向面積(例如，沿x-y平面)可以由相應的分區沿x軸的尺寸以及相應的梯級沿y軸的尺寸決定。每個犧牲部分可以與相同層級的犧牲層相接觸，並且在堆疊結構202中橫向延伸，並且每個介電質部分可以與相同層級的介電質層相接觸並且在堆疊結構202中橫向延伸。
在各種實施例中，操作502可以在操作504之前或之後執行。在一些實施例中，可以在形成分區之前形成梯級。例如，可以在沿x軸形成分區圖案和分區之前沿y軸形成多個梯級。這一順序的製作過程可以參考上文描述，並且這裡不再對其重複。形成梯級和分區的實際順序應當基於製作過程確定，並且不應被本揭露內容的實施例所限制。
重新參考圖5，在形成梯級之後，方法500進行至操作506，在其中在每個溝槽中形成絕緣部分。圖4A和圖4B示出了對應的結構。
根據操作608，沉積一層介電質材料以填充溝槽結構。如圖4A和圖4B所示，可以沉積介電質材料層404以填充溝槽結構306。所述介電質材料還可以在每個分區的頂表面處的第一介電質部分411上。根據操作610，去除第一介電質部分和所沉積的介電質材料，以露出每個分區中的第一犧牲部分。在一些實施例中，在利用介電質材料填充了溝槽結構306之後，執行適當的蝕刻製程，以去除每個分區中的介電質部分411以及介電質部分411上的任何介電質材料，以露出在梯級324的每個分區中的第一犧牲部分412。在一些實施例中，在梯級324的每個分區中露出犧牲部分412的頂表面和側表面。在一些實施例中，犧牲部分412的側表面是指朝向背離梯級324的中心線的方向的側表面。可以在相鄰分區之間形成絕緣部分406和418。在一些實施例中，對於各自位於不同深度的兩個相鄰分區之間的絕緣部分406而言，絕緣部分406的頂表面處於較低分區中的犧牲部分412的頂表面以上，並且處於較高分區中的犧牲部分412的頂表面以下。也就是說，絕緣部分406的頂表面在相應的相鄰分區的頂表面之間。在一些實施例中，對於位於具有標稱相同深度的兩個相鄰分區之間的絕緣部分418而言，絕緣部分418的頂表面標稱地與相鄰分區中的犧牲部分412共表面。在一些實施例中，堆疊結構202包括處於梯級324之下的多個交替的犧牲層424和介電質層423。犧牲層424可以與較低梯級中的犧牲部分相接觸，並且介電質層423可以與較低梯級中的介電質部分相接觸。
在一些實施例中，介電質材料包括任何適當的介電質材料，諸如氧化矽。在一些實施例中，氧化矽的沉積包括但不限於CVD、PVD和ALD。在一些實施例中，介電質材料的去除包括適當的蝕刻製程，諸如乾蝕刻和/或濕蝕刻。
重新參考圖5，在形成絕緣部分之後，方法500進行至操作508，在其中在每個分區的頂表面上形成頂部犧牲部分並且與相應的絕緣部分相接觸。圖4C和圖4D示出了對應的結構。
根據操作612，在第一犧牲部分和絕緣部分上沉積一層犧牲材料。如圖4C所示，可以至少在堆疊結構202中的露出的第一犧牲部分412上沉積犧牲材料層410。層410還可以與第一犧牲部分412的露出的側表面和每個絕緣部分406的頂表面相接觸(例如，覆蓋)，使得每個絕緣部分406可以透過犧牲材料連接至相鄰較高分區的第一犧牲部分。根據操作614，去除所沉積介電質材料的至少在每個絕緣部分的側壁上的部分，以形成多個頂部犧牲部分。如圖4D所示，可以去除層410的在每個絕緣部分106的側壁上的部分，以使所沉積犧牲材料在相鄰分區之間斷開連接。在一些實施例中，在梯級324中，層410的部分局部地或者完全地覆蓋每個分區的第一犧牲部分412的頂表面和側表面以及位於相應分區與較低分區之間的相應絕緣部分106的頂表面。例如，層410的部分可以局部地或者完全地覆蓋分區204B2的第一犧牲部分412的頂表面和側表面以及在分區204B2與204C2之間的絕緣部分406的頂表面。在一些實施例中，去除層410的在堆疊結構202(或梯級324)的頂表面上的部分。在一些實施例中，在堆疊結構202的頂表面上(例如，在分區204A1與204A2之間)露出絕緣部分418。
在梯級324的每個分區的頂表面處，層410的每個部分和下面的第一犧牲部分412可以被稱為頂部犧牲部分420。在一些實施例中，由於頂部犧牲部分420沿x軸的寬度包括第一犧牲部分412的寬度以及絕緣部分106的至少一部分寬度，所以犧牲部分420的寬度大於下面的犧牲部分412的寬度。在一些實施例中，在梯級324中，每個分區(例如，204A1-D1、204A2-D2)的頂部犧牲部分420相互分開。
在一些實施例中，犧牲材料包括與犧牲材料層212相同的介電質材料，諸如氮化矽。在一些實施例中，氮化矽的沉積包括但不限於CVD、PVD和ALD。在一些實施例中，犧牲材料的去除包括適當的蝕刻製程，諸如乾蝕刻和/或濕蝕刻。
重新參考圖5，在形成頂部犧牲部分之後，方法500進行至操作510，在其中透過絕緣部分中的並且與頂部犧牲部分相接觸的狹縫結構利用導體部分替代頂部犧牲部分。圖4E和圖4F示出了對應的結構。
根據操作616，在相應的絕緣部分中形成狹縫結構。如圖4E所示，在堆疊結構202中形成多個狹縫結構426和428，每個狹縫結構在相應的絕緣部分中垂直延伸並且沿y軸橫向延伸。在一些實施例中，狹縫結構426和428可以延伸到基底內。在一些實施例中，在絕緣部分406中形成狹縫結構426，並且在絕緣部分418中形成狹縫結構428。狹縫結構426和428中的每一者的寬度d可以在大約120nm到大約160nm的範圍內，其小於絕緣部分406和418的在大約200nm到大約400nm的範圍內的寬度D。因此，每個狹縫結構426可以與梯級324的較高相鄰分區中的頂部犧牲部分420相接觸，並且不與頂部犧牲部分420下面的三個犧牲部分412相接觸。在一些實施例中，狹縫結構426與在相應絕緣部分406之上的犧牲材料相接觸。在一些實施例中，狹縫結構426可以與相鄰分區的犧牲部分412之下的犧牲層424相接觸，並且與和頂部犧牲層420以及相同層級上的犧牲部分412相接觸的犧牲層424相接觸。在一些實施例中，狹縫結構428不與相鄰分區中的犧牲部分412和頂部犧牲部分420相接觸，並且與相鄰分區的犧牲部分412之下的犧牲層424相接觸，並且與和頂部犧牲部分420以及相同層級上的犧牲部分412相接觸的犧牲層424相接觸。在一些實施例中，絕緣結構430被形成為包圍堆疊結構202，使得堆疊結構202在絕緣結構430中。在一些實施例中，絕緣結構430是在狹縫結構426形成之前形成的。
在一些實施例中，狹縫結構426和428是透過任何適當圖案化製程形成的，例如，乾蝕刻和/或濕蝕刻。在一些實施例中，絕緣結構430包括氧化矽，並且是透過CVD、PVD和/或ALD中的一者或多者沉積的。
根據操作618，利用相應的頂部導體部分和多個導體層代替與狹縫結 構相接觸的頂部犧牲部分和其它犧牲層。如圖4F所示，導體部分408可以形成在梯級324中的每個分區的頂表面處。在一些實施例中，利用導體層414替代與狹縫結構(例如，426或428)相接觸的犧牲層424。在一些實施例中，透過狹縫結構426和428執行適當的各向同性蝕刻製程，例如，濕蝕刻，以去除在頂部犧牲部分420中的以及與狹縫結構426和428相接觸的任何犧牲層424中的犧牲材料，以形成多個橫向凹陷。在一些實施例中，作為去除頂部犧牲部分420的結果，在每個分區內形成頂部橫向凹陷。可以透過包括但不限於CVD、ALD和PVD的沉積製程將諸如鎢的適當導體材料沉積到橫向凹陷內。可以在每個分區中形成導體部分408。在每個分區之下的多個導體層414以及第二數量的(例如，三個)導體層414可以被形成為與第二數量的犧牲部分412相接觸。由於第二數量的犧牲部分412不與狹縫結構426和428相接觸，所以犧牲部分412中的犧牲材料在所述蝕刻和閘極替代製程之後得以保留。所述三個犧牲部分412和相應的下層介電質部分411可以形成在每個分區中在相應的導體部分408之下的非導體結構(例如，圖1C中的114)。每個犧牲部分412可以被稱為非導體部分。
根據操作620，在狹縫結構中形成接觸結構。在一些實施例中，在每個狹縫結構中形成接觸結構432。除了在分區204A1與204A2之間的接觸結構432之外，每個接觸結構432均與較高相鄰分區中的導體部分408相接觸。例如，在分區204A2與204B2之間的接觸結構432與分區204A2的導體部分408接觸。在一些實施例中，在分區204A1與204A2之間的接觸結構432不與相鄰分區(例如，分區204A1和204A2)的導體部分408相接觸。在一些實施例中，導體部分432還與在相鄰分區之下的多個導體層414相接觸，並且與在每個相鄰分區中與第二數量的犧牲部分412(或非導體部分)接觸的第二數量的(例如，三個)導體層相接觸。
在一些實施例中，接觸結構432包括絕緣間隔體以及在絕緣間隔體中 的接觸。絕緣間隔體可以包括氧化矽並且可以透過ALD、CVD和PVD中的至少一項形成。所述接觸可以包括鎢並且可以透過ALD、CVD和PVD中的至少一項形成。在一些實施例中，接觸結構432還包括在基底中並且與所述接觸相接觸的摻雜區。摻雜區可以是在形成所述接觸之前形成的，並且可以是透過諸如離子注入的適當摻雜製程形成的。
根據本揭露內容的實施例，一種記憶體裝置包括儲存陣列結構和階梯結構。階梯結構包括多個梯級，每個梯級具有沿第一方向處於不同深度的第一數量的分區。所述多個梯級沿垂直於第一方向的第二方向延伸。相應梯級的第一數量的分區中的每個分區包括在相應分區的頂表面上的導體部分以及在所述導體部分之下的第二數量的非導體部分。導體部分和非導體部分透過一個或多個介電質層相互絕緣。
在一些實施例中，在第一數量的分區中的每一者中，第二數量的非導體部分中的每一者沿第二方向的長度與相應梯級沿第二方向的長度相同。
在一些實施例中，所述記憶體裝置進一步包括處於相鄰分區之間的絕緣部分。絕緣部分沿第二方向的長度與相應梯級的長度相同，並且絕緣部分沿垂直方向的深度大約為相應梯級的厚度。
在一些實施例中，所述記憶體裝置進一步包括在相鄰分區之間的絕緣部分中延伸的接觸結構。沿第一方向，絕緣部分的寬度大於接觸結構的寬度，使得接觸結構與相鄰分區中的第二數量的非導體部分分開。
在一些實施例中，絕緣部分沿第一方向的寬度在大約200nm到大約400nm的範圍內。
在一些實施例中，第二數量等於第一數量減一。
在一些實施例中，第一數量的分區中的每一者進一步包括在第二數量的非導體部分之下並且沿第二方向延伸的一個或多個導體層。
在一些實施例中，第一數量的分區中的每一者進一步包括分別與第二數量的非導體部分相接觸並且沿第二方向延伸的第二數量的導體層。
在一些實施例中，接觸結構與下述各項相接觸：(i)在較高相鄰分區中的導體部分，(ii)在第二數量的非導體部分之下的一個或多個導體層，以及(iii)與第二數量的非導體部分相接觸的第二數量的導體層。在一些實施例中，接觸結構與相鄰分區中的非導體部分相隔離。
在一些實施例中，所述記憶體裝置在相應梯級中進一步包括：圍繞梯級的中心線與所述第一數量的分區對稱佈置的另一第一數量的分區；沿梯級的中心線垂直延伸的另一絕緣部分；以及在所述另一絕緣部分中延伸的另一接觸結構。所述另一接觸結構與在相鄰分區中的每一者中的導體部分和第二數量的非導體部分分開。
根據實施例，一種記憶體裝置包括儲存陣列結構和階梯結構。階梯結構包括多個梯級，每個梯級包括沿第一方向處於不同深度的第一數量的分區，所述多個梯級沿垂直於所述第一方向的第二方向延伸。階梯結構還包括在相鄰分區之間的絕緣部分。絕緣部分沿垂直方向的深度大約為相應梯級的厚度。關於絕緣部分，底表面在較低相鄰分區中的部分低於所述底表面在較高相鄰分區中的部分。
在一些實施例中，所述絕緣部分沿第二方向的長度與相應梯級的長度相同。
在一些實施例中，相應梯級的第一數量的分區中的每一者包括在相應分區的頂表面上的導體部分以及在所述導體部分之下的第二數量的非導體部分。導體部分和非導體部分可以透過一個或多個介電質層相互絕緣。
在一些實施例中，在第一數量的分區中的每一者中，第二數量的非導體部分中的每一者沿第二方向的長度與相應梯級沿第二方向的長度相同。
在一些實施例中，所述記憶體裝置進一步包括在相鄰分區之間的絕緣部分中延伸的接觸結構。沿第一方向，絕緣部分的寬度大於接觸結構的寬度，使得接觸結構與相鄰分區中的第二數量的非導體部分分開。
在一些實施例中，絕緣部分沿第一方向的寬度在大約200nm到大約400nm的範圍內。
在一些實施例中，第二數量等於第一數量減一。
在一些實施例中，第一數量的分區中的每一者進一步包括在第二數量的非導體部分之下並且沿第二方向延伸的一個或多個導體層。
在一些實施例中，第一數量的分區中的每一者進一步包括分別與第二數量的非導體部分接觸並且沿第二方向延伸的第二數量的導體層。
在一些實施例中，接觸結構與下述各項相接觸：(i)在較高相鄰分區中的導體部分，(ii)在第二數量的非導體部分之下的一個或多個導體層，以及(iii)與第二數量的非導體部分相接觸的第二數量的導體層。在一些實施例中，接觸結構與相鄰分區中的非導體部分相隔離。
在一些實施例中，所述記憶體裝置進一步包括在相應梯級中的圍繞梯級的中心線與所述第一數量的分區對稱佈置的另一第一數量的分區；沿梯級的中心線垂直延伸的另一絕緣部分；以及在所述另一絕緣部分中延伸的另一接觸結構，其中，所述另一接觸結構與相鄰分區中的每一者中的導體部分和第二數量的非導體部分分開。
根據本揭露內容的實施例，一種用於形成記憶體裝置的階梯結構的方法包括下述操作。首先，在堆疊結構中形成沿第一方向處於不同深度的第一數量的分區以及在相鄰分區之間的溝槽結構，所述堆疊結構具有交替的犧牲材料層和介電質材料層。沿第二方向形成多個梯級。所述多個梯級中的每一者包括第一數量的分區，並且分區中的每一者包括第一數量的犧牲部分。第二方向 垂直於第一方向。在溝槽結構中形成絕緣部分。在第一數量的分區中的每一者的頂表面上形成頂部犧牲部分並且與所述絕緣部分相接觸。透過在所述絕緣部分中的並且與頂部犧牲部分相接觸的狹縫結構利用導體部分代替所述頂部犧牲部分。
在一些實施例中，形成所述第一數量的分區和所述溝槽結構包括重複地對所述堆疊結構進行圖案化，以形成沿第一方向具有不同深度的第一多個分區圖案。每個分區圖案包括在相應的頂表面處在初始犧牲層之上的初始介電質層。形成所述第一數量的分區和所述溝槽結構還包括去除所述堆疊結構在相鄰分區圖案之間的部分。
在一些實施例中，沿第一方向，溝槽結構的寬度大於狹縫結構的寬度。在一些實施例中，沿第二方向，溝槽結構的長度與相應梯級的長度相同。在一些實施例中，沿垂直方向，溝槽結構在相鄰分區中的每一者中形成第一數量的初始犧牲層。
在一些實施例中，堆疊結構的所述部分包括相鄰分區中的至少一者的部分。
在一些實施例中，所述第一數量的犧牲部分中的每一者被一對介電質部分夾住。
在一些實施例中，所述第一數量的分區是在所述多個梯級之前形成的。
在一些實施例中，形成所述絕緣部分包括：沉積一層介電質材料以填充所述溝槽結構；以及去除所述第一介電質部分和所述介電質材料的部分，以露出第一犧牲部分的頂表面和側表面。絕緣部分的頂表面在相鄰的第一犧牲部分的頂表面之間。
在一些實施例中，形成每個分區中的頂部犧牲部分包括：在所述第 一犧牲部分和所述絕緣部分之上形成一層犧牲材料；以及去除所述犧牲材料的部分以露出所述絕緣部分的側表面，使得所述頂部犧牲部分在所述絕緣部分的頂表面上與所述絕緣部分相接觸，並且與相鄰犧牲部分斷開連接。
在一些實施例中，沉積所述犧牲材料包括沉積與所述第一犧牲部分相同的材料。
在一些實施例中，所述方法進一步包括在絕緣部分中形成狹縫結構並且與頂部犧牲部分相接觸。透過狹縫結構利用導體部分代替頂部犧牲部分包括透過狹縫結構利用導體部分代替頂部犧牲部分。
在一些實施例中，形成狹縫結構包括去除在相鄰分區之間的所述絕緣部分的部分以及所述堆疊結構的部分，使得所述狹縫結構(i)與相應的頂部犧牲部分相接觸，並且(ii)與相鄰分區中的第二數量的犧牲部分相隔離，所述第二數量為所述第一數量減一。
在一些實施例中，所述狹縫結構進一步(i)與在所述第二數量的犧牲部分以下的一個或多個犧牲層相接觸，並且(ii)與和在每個分區中的犧牲部分接觸的第二數量的犧牲層相接觸。
在一些實施例中，利用導體部分代替與狹縫結構相接觸的相應頂部犧牲部分包括：在每個分區中，透過狹縫結構去除頂部犧牲部分以形成頂部橫向凹陷；以及透過狹縫結構沉積導體材料以填充頂部橫向凹陷。
在一些實施例中，所述方法進一步包括在形成頂部橫向凹陷的同一過程中，在每個分區中透過狹縫結構去除所述第二數量的犧牲層以及所述一個或多個犧牲層，以形成多個橫向凹陷。在一些實施例中，所述方法進一步包括透過狹縫結構沉積導體材料，以填充所述多個橫向凹陷。
在一些實施例中，所述方法進一步包括在狹縫結構中形成接觸結構。
在一些實施例中，形成接觸結構包括：在狹縫結構中沉積絕緣間隔 體；以及在絕緣間隔體中沉積導電材料以填充狹縫結構。
上文對具體實施例的描述將因而揭示本揭露內容的一般本質，本領域技術人員不需要過多的試驗就能夠透過應用本領域內的知識來容易地針對各種應用修改和/或調整這樣的具體實施例，而不脫離本揭露內容的一般原理。因此，基於文中提供的教導和指引，意在使這樣的調整和修改落在所公開的實施例的等效物的含義和範圍內。應當理解，文中的措辭或術語是為了描述而非限定目的，使得本領域技術人員應當根據所述教導和指引對本說明書的術語或措辭加以解釋。
上文借助於說明所指定的功能及其關係的實現方式的功能構建塊描述了本揭露內容的實施例。為了描述的方便起見，已經任意地定義了這些功能構建塊的邊界。只要適當地執行指定功能及其關係，可以定義替代邊界。
發明內容部分和摘要部分可能闡述了發明人設想的本揭露內容的一個或多個示例性實施例，而非全部的示例性實施例，因而並非意在透過任何方式對本揭露內容和所附申請專利範圍構成限制。
本揭露內容的寬度和範圍不應由上述示例性實施例中的任何示例性實施例限制，而是僅根據所附申請專利範圍及其等效物限定。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:3D記憶體裝置
104A1,104B1,104C1,104D1,104A2,104B2,104C2,104D2:分區
106,118:絕緣部分
108:導體層
108-1:導體部分
110:非導體部分
112-1:介電質部分
124:梯級
132:接觸結構
134:絕緣結構
t:深度
WC,WN,D,d:寬度
x:x軸
y:y軸
z:z軸

Claims (19)

  1. 一種記憶體裝置，包括：儲存陣列結構；階梯結構，其包括多個梯級，每個所述梯級包括沿第一方向處於不同深度的第一數量的分區，所述多個梯級沿垂直於所述第一方向的第二方向延伸，其中，相應梯級的所述第一數量的分區中的每個分區包括在相應分區的頂表面上的導體部分以及在所述導體部分之下的第二數量的非導體部分，所述導體部分和所述非導體部分透過一個或多個介電質層相互絕緣；在相鄰分區之間的絕緣部分；以及在所述相鄰分區之間的所述絕緣部分中延伸的接觸結構，其中，沿所述第一方向，所述絕緣部分的寬度大於所述接觸結構的寬度，使得所述接觸結構與在所述相鄰分區中的所述第二數量的非導體部分分開。
  2. 根據請求項1所述的記憶體裝置，其中，在所述第一數量的分區中的每個分區中，所述第二數量的非導體部分中的每個非導體部分沿所述第二方向的長度是與所述相應梯級沿所述第二方向的長度相同的。
  3. 根據請求項2所述的記憶體裝置，其中，所述絕緣部分沿所述第二方向的長度是與所述相應梯級的長度相同的；並且所述絕緣部分沿垂直方向的深度大約為所述相應梯級的厚度。
  4. 根據請求項1所述的記憶體裝置，其中，所述絕緣部分沿所述第一 方向的寬度在大約200nm到大約400nm的範圍內。
  5. 根據請求項1所述的記憶體裝置，其中，所述第二數量等於所述第一數量減一。
  6. 根據請求項5所述的記憶體裝置，其中，所述第一數量的分區中的每個分區進一步包括在所述第二數量的非導體部分之下並且沿所述第二方向延伸的一個或多個導體層。
  7. 根據請求項6所述的記憶體裝置，其中，所述第一數量的分區中的每個分區進一步包括分別與所述第二數量的非導體部分相接觸並且沿所述第二方向延伸的第二數量的導體層。
  8. 根據請求項7所述的記憶體裝置，其中，所述接觸結構與下述各項相接觸：(i)在較高相鄰分區中的所述導體部分，(ii)在所述第二數量的非導體部分之下的所述一個或多個導體層，以及(iii)與所述第二數量的非導體部分相接觸的所述第二數量的導體層；並且所述接觸結構與在相鄰分區中的所述非導體部分相隔離。
  9. 一種記憶體裝置，包括：儲存陣列結構；以及階梯結構，包括：多個梯級，每個所述梯級包括沿第一方向處於不同深度的第一數量的分區，所述多個梯級沿垂直於所述第一方向的第二方向延伸，以及 在相鄰分區之間的絕緣部分，其中：所述絕緣部分沿垂直方向的深度大約為相應梯級的厚度，並且關於所述絕緣部分，其底表面在較低相鄰分區中的部分低於所述底表面在較高相鄰分區中的部分。
  10. 根據請求項9所述的記憶體裝置，其中，所述絕緣部分沿所述第二方向的長度是與所述相應梯級的長度相同的，相應梯級的所述第一數量的分區中的每個分區包括在相應分區的頂表面上的導體部分以及在所述導體部分之下的第二數量的非導體部分，所述導體部分和所述非導體部分透過一個或多個介電質層相互絕緣。
  11. 根據請求項10所述的記憶體裝置，其中，在所述第一數量的分區中的每個分區中，所述第二數量的非導體部分中的每個非導體部分沿所述第二方向的長度是與所述相應梯級沿所述第二方向的長度相同的。
  12. 根據請求項11所述的記憶體裝置，進一步包括在所述相鄰分區之間的所述絕緣部分中延伸的接觸結構，其中，沿所述第一方向，所述絕緣部分的寬度大於所述接觸結構的寬度，使得所述接觸結構與在所述相鄰分區中的所述第二數量的非導體部分分開。
  13. 一種用於形成記憶體裝置的階梯結構的方法，包括：在堆疊結構中形成沿第一方向處於不同深度的第一數量的分區以及在相鄰分區之間形成溝槽結構，所述堆疊結構包括交替的犧牲材料層和介電質材料層；沿第二方向形成多個梯級，其中，所述多個梯級中的每個梯級包括所述第 一數量的分區，並且所述分區中的每個分區包括第一數量的犧牲部分，所述第二方向垂直於所述第一方向；在所述溝槽結構中形成絕緣部分；在所述第一數量的分區中的每個分區的頂表面上形成頂部犧牲部分，並且所述頂部犧牲部分與所述絕緣部分相接觸；以及透過在所述絕緣部分中的並且與所述頂部犧牲部分相接觸的狹縫結構利用導體部分代替所述頂部犧牲部分。
  14. 根據請求項13所述的方法，其中，形成所述第一數量的分區和所述溝槽結構包括：重複地對所述堆疊結構進行圖案化，以形成沿所述第一方向具有不同深度的多個分區圖案，每個分區圖案包括在相應的頂表面處在初始犧牲層之上的初始介電質層；以及去除所述堆疊結構的在相鄰分區圖案之間的部分。
  15. 根據請求項14所述的方法，其中，沿所述第一方向，所述溝槽結構的寬度大於所述狹縫結構的寬度；沿所述第二方向，所述溝槽結構的長度是與相應梯級的長度相同的；並且沿垂直方向，所述溝槽結構在所述相鄰分區中的每個相鄰分區中形成第一數量的初始犧牲層。
  16. 根據請求項14所述的方法，其中，所述堆疊結構的所述部分包括所述相鄰分區中的至少一者的部分，第一數量的犧牲部分中的每個犧牲部分被一對介電質部分夾住。
  17. 根據請求項13所述的方法，其中，所述第一數量的分區是在所述多個梯級之前形成的。
  18. 根據請求項16所述的方法，其中，形成所述絕緣部分包括：沉積介電質材料層以填充所述溝槽結構；以及去除所述第一介電質部分和一部分的所述介電質材料，以露出第一犧牲部分的頂表面和側表面，所述絕緣部分的頂表面在相鄰第一犧牲部分的頂表面之間。
  19. 根據請求項18所述的方法，其中，在每個分區中形成頂部犧牲部分包括：在所述第一犧牲部分和所述絕緣部分之上形成犧牲材料層，犧牲材料層和第一犧牲部分具有相同的材料以及去除一部分的所述犧牲材料以露出所述絕緣部分的側表面，使得所述頂部犧牲部分在所述絕緣部分的頂表面上與所述絕緣部分相接觸，並且與相鄰犧牲部分斷開連接。
TW109111205A 2020-02-17 2020-04-01 三維記憶體裝置的多分區階梯結構及其形成方法 TWI776138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/075458 WO2021163820A1 (en) 2020-02-17 2020-02-17 Multi-division staircase structure of three-dimensional memory device and method for forming the same
WOPCT/CN2020/075458 2020-02-17

Publications (2)

Publication Number Publication Date
TW202133340A TW202133340A (zh) 2021-09-01
TWI776138B true TWI776138B (zh) 2022-09-01

Family

ID=71196658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109111205A TWI776138B (zh) 2020-02-17 2020-04-01 三維記憶體裝置的多分區階梯結構及其形成方法

Country Status (4)

Country Link
US (2) US11244957B2 (zh)
CN (1) CN111357109B (zh)
TW (1) TWI776138B (zh)
WO (1) WO2021163820A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021150413A (ja) * 2020-03-18 2021-09-27 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170200676A1 (en) * 2016-01-08 2017-07-13 Da Woon JEONG Three-dimensional (3d) semiconductor memory devices and methods of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5091526B2 (ja) 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
JP2009224612A (ja) 2008-03-17 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
KR102649372B1 (ko) * 2016-01-08 2024-03-21 삼성전자주식회사 3차원 반도체 메모리 장치
KR102650994B1 (ko) * 2016-10-14 2024-03-26 삼성전자주식회사 메모리 장치
KR20180096878A (ko) * 2017-02-21 2018-08-30 삼성전자주식회사 3차원 반도체 메모리 장치 및 그의 제조 방법
US10546870B2 (en) * 2018-01-18 2020-01-28 Sandisk Technologies Llc Three-dimensional memory device containing offset column stairs and method of making the same
KR102629345B1 (ko) * 2018-04-25 2024-01-25 삼성전자주식회사 3차원 반도체 메모리 장치
BR112021022417A2 (pt) * 2019-08-23 2022-03-08 Yangtze Memory Tech Co Ltd Dispositivos de memória verticais
JP2022542349A (ja) * 2019-08-23 2022-10-03 長江存儲科技有限責任公司 垂直メモリデバイス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170200676A1 (en) * 2016-01-08 2017-07-13 Da Woon JEONG Three-dimensional (3d) semiconductor memory devices and methods of manufacturing the same

Also Published As

Publication number Publication date
US11729977B2 (en) 2023-08-15
TW202133340A (zh) 2021-09-01
US11244957B2 (en) 2022-02-08
WO2021163820A1 (en) 2021-08-26
US20210351200A1 (en) 2021-11-11
CN111357109A (zh) 2020-06-30
US20210257382A1 (en) 2021-08-19
CN111357109B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
TWI667774B (zh) 具有貫穿階梯接觸的立體儲存裝置及其形成方法
TWI692086B (zh) 三維記憶體元件及其形成方法
JP6987876B2 (ja) メモリデバイスおよび方法
TWI732127B (zh) 用於形成三維記憶體設備的通道插塞的方法
WO2020142989A1 (en) Structures and methods for reducing stress in three-dimensional memory device
TWI674665B (zh) 半導體結構暨其形成方法
US11961760B2 (en) Staircase formation in three-dimensional memory device
TWI667739B (zh) 形成用於三維記憶體裝置雙側佈線的階梯結構的方法
TW201913970A (zh) 提高三維記憶體裝置之通道孔均勻度的方法
TWI664714B (zh) 記憶體裝置及其形成方法
WO2020000296A1 (en) Method of forming staircase structures for three-dimensional memory device double-sided routing
TW202147582A (zh) 立體記憶體元件中的階梯結構，以及用於形成立體記憶體元件中的階梯結構的方法
TWI793433B (zh) 三維記憶體元件中的階梯結構及其形成方法
TWI776138B (zh) 三維記憶體裝置的多分區階梯結構及其形成方法
US10714490B1 (en) Three-dimensional memory device having bent backside word lines
US10770478B1 (en) Methods for forming three-dimensional memory device having bent backside word lines
TW202211450A (zh) 半導體元件及其形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent