CN109427823A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN109427823A
CN109427823A CN201810994061.2A CN201810994061A CN109427823A CN 109427823 A CN109427823 A CN 109427823A CN 201810994061 A CN201810994061 A CN 201810994061A CN 109427823 A CN109427823 A CN 109427823A
Authority
CN
China
Prior art keywords
grid
tft
insulating film
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810994061.2A
Other languages
English (en)
Other versions
CN109427823B (zh
Inventor
朴晙晳
林志勋
金明花
金兑相
文然建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN109427823A publication Critical patent/CN109427823A/zh
Application granted granted Critical
Publication of CN109427823B publication Critical patent/CN109427823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示装置，包括基板、在基板上的薄膜晶体管和在基板上且与薄膜晶体管电连接的显示元件。薄膜晶体管包括在基板上方的有源层、在有源层上方的栅极、与栅极连接的栅极线以及在有源层和栅极之间的栅极绝缘膜。有源层包括与栅极交叠的沟道区以及在沟道区的各侧上的漏极区和源极区。将漏极区和源极区以最短距离连接的直线的长度可以大于平行于该直线的栅极线的宽度。

Description

显示装置
相关申请的交叉引用
将2017年9月1日提交的名称为“薄膜晶体管和包括该薄膜晶体管的显示装置”的韩国专利申请第10-2017-0111930号通过引用以其整体并入本文。
技术领域
本文描述的一个或多个实施方式涉及薄膜晶体管和包括薄膜晶体管的显示装置。
背景技术
已经开发了各种平板显示器。这些显示器具有薄膜晶体管、电容器和其他元件。每个薄膜晶体管可以包括在有源层中的沟道区、源极区、漏极区以及通过栅极绝缘层与有源层电绝缘的栅极。
有源层可以包括非晶硅或多晶硅。当有源层包括非晶硅时，电荷迁移率低。因此，可能难以实现高速操作的驱动电路。当有源层包括多晶硅时，可以改善电荷迁移率，但是薄膜晶体管的阈值电压(Vth)可能变化。因此，可以添加单独的补偿电路以试图抵消阈值变化。
发明内容
根据一个或多个其他实施方式，显示装置包括基板；在基板上的薄膜晶体管；以及在基板上且与薄膜晶体管电连接的显示元件。薄膜晶体管包括：在沟道区的各侧上包括漏极区和源极区的有源层；在有源层上方且与沟道区交叠的栅极；栅极线，电信号通过该栅极线施加到栅极；以及在有源层和栅极之间的栅极绝缘膜，其中将栅极绝缘膜与漏极区相邻的一端和栅极绝缘膜与源极区相邻的另一端以最短距离连接的直线的长度大于平行于该直线的栅极线的宽度。
平行于该直线的栅极绝缘膜的长度可以大于栅极线的宽度。栅极可以包括从栅极的外侧表面朝向栅极的内部的多个沟槽。多个沟槽可以在栅极的厚度方向上伸入栅极。栅极绝缘膜可以包括至少一个弯曲部分，并且从漏极区到源极区测量的栅极绝缘膜的长度可以大于直线的长度。栅极可以包括从栅极的外侧表面朝向栅极的内部的多个沟槽。
薄膜晶体管可以包括覆盖栅极、栅极线、源极区和漏极区的第一绝缘膜；在第一绝缘膜上且与源极区电连接的源极；以及在第一绝缘膜上且与漏极区电连接的漏极，其中源极或漏极与显示元件电连接。有源层可以包括氧化物半导体。
栅极和栅极线可以彼此集成，并且沟道区的任何一个点与栅极的外侧表面之间的最短距离可以为7μm或更小。显示装置可以包括在基板和薄膜晶体管之间的缓冲层；以及基板和缓冲层之间的导电层，其中导电层与薄膜晶体管交叠。
薄膜晶体管可以包括覆盖栅极、栅极线、源极区和漏极区的第一绝缘膜；在第一绝缘膜上且与源极区电连接的源极；以及在第一绝缘膜上且与漏极区电连接的漏极，其中源极与导电层电连接。
附图说明
通过参考附图详细描述示例性实施方式，对于本领域技术人员来说特征将变得明显，在附图中：
图1图示说明薄膜晶体管的实施方式；
图2图示说明具有不同沟道长度的薄膜晶体管的特性的示例；
图3图示说明具有不同沟道长度的薄膜晶体管的电场测量的示例；
图4A至图4C图示说明薄膜晶体管的阈值电压的变化的示例；
图5图示说明用于解释阈值电压的变化的薄膜晶体管的示例；
图6图示说明薄膜晶体管的实施方式；
图7图示说明薄膜晶体管的实施方式；
图8图示说明薄膜晶体管的实施方式；
图9图示说明薄膜晶体管的实施方式；
图10图示说明显示装置的实施方式；
图11图示说明像素的实施方式；
图12图示说明沿图10中的截面线I-I'截取的视图；
图13图示说明薄膜晶体管的示例；
图14图示说明根据另一实施方式沿图10的截面线I-I'截取的视图；以及
图15图示说明薄膜晶体管的特性的另一个示例。
具体实施方式
参考附图描述示例实施方式；然而，它们可以以不同的形式体现，并且不应被解释为限于本文阐述的实施方式。而是，提供这些实施方式以使本公开透彻和完整，并且将示例性实施方式传达给本领域技术人员。可以组合实施方式(或其部分)以形成另外的实施方式。
在附图中，为了清楚说明，可放大层和区域的尺寸。还将理解，当层或元件被称为在另一层或基板“上”时，它可以直接在其他层或基板上，或者也可以存在中间层。此外，将理解，当层被称为在另一层“下”时，它可以直接在下面，或者也可以存在一个或多个中间层。另外，还将理解，当层被称为在两个层“之间”时，它可以是两个层之间的唯一层，或者也可以存在一个或多个中间层。通篇相同的附图标记指示相同的元件。
当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者间接连接或耦合到另一个元件，其间插入一个或多个中间元件。另外，当元件被称为“包括”组件时，这表示该元件可以进一步包括另一组件而不是排除另一组件，除非存在不同的公开内容。
图1图示说明薄膜晶体管TFT的实施方式的截面图，该薄膜晶体管TFT可以包括在基板100上方的有源层A、在有源层A上方的栅极G以及在有源层A和栅极G之间的栅极绝缘膜103。基板100可以包括透明玻璃材料(例如，SiO2)、陶瓷、塑料、不锈钢或另一材料。
可以在基板100上进一步提供缓冲层101，以便赋予基板100平滑性并防止杂质渗透。缓冲层101可以包括无机材料，如氮化硅和/或氧化硅。缓冲层101可以包括单个层或多个层。
有源层A可以包括氧化物半导体。有源层A可以包括例如，铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中的一种或多种的氧化物。在一个实施方式中，有源层A可以是ITZO(InSnZnO)半导体层或IGZO(InGaZnO)半导体层。
栅极绝缘膜103可以在有源层A上。栅极G可以在与有源层A交叠的位置处，栅极绝缘膜103位于其间。栅极绝缘膜103使有源层A与栅极G绝缘，并且栅极绝缘膜103可以包括有机材料或无机材料，如硅氮化物或硅氧化物。
栅极G可以包括单个层或多个层，该单个层或多个层包括例如，铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属。栅极G可以与栅极线连接，电信号通过该栅极线施加到栅极G。
有源层A可以包括与栅极G交叠的沟道区C。源极区S和漏极区D可以在沟道区C的各侧上。源极区S和漏极区D可以具有比沟道区C更大的电导率。在一个实施方式中，通过使用等离子体处理的传导或通过杂质掺杂，源极区S和漏极区D可以具有比沟道区C更大的电导率。
沟道区C可以具有与栅极G基本上相同的形状。例如，有源层A可以掺杂有杂质，而栅极绝缘膜103使用栅极G作为自对准掩模形成在有源层A上。沟道区C可以形成在与栅极G交叠的位置处。源极区S和漏极区D中的每一个可以掺杂有杂质并形成在沟道区C的各横向侧上。因此，沟道区C可以取决于栅极G的宽度而具有预定长度L1，并且薄膜晶体管TFT的特性可以取决于沟道区C的长度L1而变化。
由于在用杂质掺杂有源层A之后使用栅极G作为掩模来图案化栅极绝缘膜103，栅极绝缘膜103也可以具有与栅极G基本上相同的形状。
薄膜晶体管TFT可以进一步包括源极SE和漏极DE。第一绝缘膜107可以覆盖栅极G、源极区S和漏极区D。源极SE和漏极DE在第一绝缘膜107上。第一绝缘膜107也可以覆盖栅极线和栅极G。
第一绝缘膜107可以例如由至少一种有机绝缘材料形成，例如，聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂。第一绝缘膜107可以包括，例如，无机绝缘体，如硅氧化物、硅氮化物、铝氧化物、酮氧化物、铽氧化物、钇氧化物、铌氧化物和镨氧化物，并且第一绝缘膜107可以具有其中有机绝缘材料和无机绝缘材料交替的多层结构。
源极SE穿过第一绝缘膜107电连接到源极区S。漏极DE穿过第一绝缘膜107电连接到漏极区D。源极SE和漏极DE中的每个可以包括单个层或多个层，该单个层或多个层包括例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属。例如，源极SE和漏极DE中的每个可以具有钛(Ti)层、铝(Al)层和钛(Ti)层的三层层压结构。
图2是图示说明取决于薄膜晶体管的沟道长度的薄膜晶体管的特性变化的示例的图。图3是图示说明取决于薄膜晶体管的沟道长度的电场测量的示例结果的图。将参考图2和图3连同图1描述细节。
在图2和图3中，(1)是沟道长度L1为5μm的情况，(2)是沟道长度L1为9.7μm的情况，(3)是沟道长度L1为15.7μm的情况。沟道长度L1可以对应于源极区S和漏极区D之间的沟道区C的长度。
在图2中，示出了薄膜晶体管TFT根据沟道长度L1的转移曲线。在情况(1)中，栅极电压的驱动范围(v1)是2.09V。在情况(3)中，栅极电压的驱动电压范围(v3)是3.85V。因此，随着沟道长度L1增加，施加到栅极G的栅极电压的驱动范围增加。因此，可以通过改变栅极电压的大小来更精细地控制从显示装置的显示元件(例如，图12的OLED)发射的光的等级。
图3示出了根据沟道长度L1测量电场的示例结果。在沟道区C和漏极区D之间的边界处测量电场。如图3所示，随着沟道长度L1增加，每单位长度的VDS的变化减小。因此，在沟道区C和漏极区D之间的边界处的电场减小。因此，即使当VDS大时，也可以减小由VDS引起的应力。结果，可以改善薄膜晶体管TFT的可靠性。
这样，当薄膜晶体管TFT的沟道区C的长度L1增加时，可以改善薄膜晶体管TFT的各种特性。然而，当栅极G(其决定沟道区C的长度L1)和栅极线(其能够与栅极G集成)形成为具有相同的宽度时，则栅极线的宽度可以随着沟道区C的长度L1增加而增加。结果，阈值电压Vth可以在薄膜晶体管TFT的重复扫描期间变化。
图4A至图4C是图示说明根据与薄膜晶体管的栅极连接的栅极线的宽度的薄膜晶体管的阈值电压的变化的示例的图。图5是图示说明用于解释薄膜晶体管的阈值电压的变化的薄膜晶体管的示例的平面图。将参考图4A至4C和图1描述细节。
图4A示出了沟道长度L1为5μm的情况，图4B示出了沟道长度L1为9.7μm的情况，并且图4C示出了沟道长度L1为15.7μm的情况。图4A至图4C分别示出了从0.1V到5.1V扫描六次VDS的结果。如图4A至图4C所示，可以看出，随着沟道长度L1增加，薄膜晶体管TFT的阈值电压Vth在重复扫描期间向右移动。其原因可能是，随着沟道长度L1增加(例如，随着栅极G的宽度增加)，在沟道区C和栅极绝缘膜103之间的界面处发生电子陷俘(例如，参见图1)。可以参考图5描述电子陷俘的一个可能原因。
在形成第一绝缘膜107之后，薄膜晶体管TFT经受热处理过程。在热处理过程期间，第一绝缘膜107中的氢扩散到沟道区C中以防止电子在沟道区C中的陷俘。然而，如图5中所示，当栅极G的宽度W1等于栅极线GL的宽度W2时，则栅极线GL的宽度W2可以随着栅极G的宽度W1增加而增加。因此，在形成第一绝缘膜107之后的热处理过程期间，从栅极线GL和有源层A的交叉点到沟道区C的中心的距离增加。结果，氢的扩散距离增加，使得区域V(氢没有充分扩散到其中)可以形成在沟道区C的中心区域中。因此，沟道区C的长度可以增加，并且在形成第一绝缘膜107之后的在热处理期间，氢可以扩散到整个沟道区C中。
图6至图9是图示说明图1的薄膜晶体管的各个示例的平面图。参考图6，将薄膜晶体管TFT的漏极区D和源极区S以最短距离连接的直线的长度可以大于栅极线GL的宽度W2。栅极线GL的宽度W2可以对应于在与该直线平行的方向上测量的宽度。例如，栅极G可以在平行于该直线的方向上朝向源极区S和漏极区D延伸。因此，具有与栅极G相同形状的沟道区C的长度L1增加。这可以增加施加到薄膜晶体管TFT的栅极G的栅极电压的驱动范围，并改善薄膜晶体管TFT的可靠性。进一步，如上所述，由于栅极绝缘膜103(例如，参见图1)也可以具有与栅极G基本上相同的形状，所以将栅极绝缘膜103与漏极区D相邻的一端(例如，参见图1)和栅极绝缘膜103与源极区S相邻的另一端(例如，参见图1)连接的直线的长度可以大于栅极线GL的宽度W2。
由于栅极线GL具有比栅极G更小的宽度W2，所以从栅极线GL和有源层A的交叉点到沟道区C的中心的距离可以不增加或者可以减小，甚至是当沟道区C的长度L1增加时。因此，在形成第一绝缘膜107之后的热处理期间(例如，参见图1)，氢可以扩散到整个沟道区C中，从而防止在沟道区C和栅极绝缘膜103(例如，参见图1)之间的界面处发生电子陷俘。因此，即使在重复扫描期间，也可以减小或最小化薄膜晶体管TFT的阈值电压Vth的变化。
在形成第一绝缘膜107之后的热处理期间(例如，参见图1)，为了使氢更有效地扩散到整个沟道区C中，沟道区C的任何一个点和栅极G的外侧表面之间的最短距离可以为7μm或更小。
沟道区C的中心是与栅极G的外侧表面相隔最远的点。如果从栅极线GL和沟道区C的交叉点到沟道区C的中心的距离为7μm或更小，则整个沟道区C与栅极G的外侧表面相隔7μm或更小的距离。因此，在形成第一绝缘膜107之后的热处理期间，氢可以有效地扩散到整个沟道区C中(例如，参见图1)。前述范围是示例范围，并且在一个或多个实施方式中可以应用不同范围。
参考图7，晶体管TFTB与图6的不同之处在于，栅极G包括多个第一沟槽H1。多个第一沟槽H1可以从栅极G的外侧表面朝向栅极G的内部形成。多个第一沟槽H1可以在栅极G的厚度方向上伸入栅极G。在一个或多个实施方式中，栅极G包括在垂直于沟道区C的长度L1的方向上突出的多个突出部P。
因此，即使当沟道区C的长度L1增加时，在形成第一绝缘膜107之后的热处理期间氢也可以有效地扩散到整个沟道区C中(例如，参见图1)。进一步，由于多个第一沟槽H1之间的多个突出部P可以在垂直于沟道区C的长度L1的方向的方向上延伸到沟道区C的外部，所以即使在栅极G形成期间栅极G和沟道区C之间的对准发生错误，也可以能够防止发生薄膜晶体管TFTB的特性变化。
参考图8，薄膜晶体管TFTC的沟道区C可以包括至少一个弯曲部分。而且，具有与栅极G相同形状的沟道区C的长度L1可以大于以最短距离连接漏极区D和源极区S的直线的长度。因此，沟道区C的长度L1可以在有限的区域内增加或最大化。图8图示说明其中沟道区C弯曲三次的形状。在其他实施方式中，沟道区C可以具有不同的形状(例如，“S”、“M”、“W”等)。
参考图9，晶体管TFTD与图8的不同之处在于，栅极G包括多个第二沟槽H2。多个第二沟槽H2可以从栅极G的外侧表面朝向栅极G的内部形成，并且可以在栅极G的厚度方向上伸入栅极G。栅极G可以包括在多个第二沟槽H2之间的位置处向外突出的多个突出部P。多个第二沟槽H2可以暴露沟道区C的一部分。在多个第二沟槽H2之间的突出部P可以延伸到沟道区C的外部。因此，即使在栅极G形成期间栅极G和沟道区C之间的对准发生错误，也可以能够防止发生薄膜晶体管TFTD的特性变化。
图10图示说明显示装置的实施方式，且图11图示说明像素的等效电路，该像素例如可以包括在图10的显示装置中。
参考图10，用于显示图像的有源区AA和与有源区AA相邻的死区DA在有机发光显示装置1的基板100上。有源区AA包括像素区PA。针对每个像素区PA形成用于发射预定光的像素。基于从有源区AA中的多个像素发射的光产生图像。
死区DA可以围绕有源区AA，并且可以包括用于将预定信号传输到有源区AA中的像素的驱动单元。
保护基板可以在基板100上以保护有源区AA免受外部异物的影响。密封构件可以在基板100和保护基板之间，并且可以围绕有源区AA。在一个实施方式中，薄的密封膜可以在有源区AA上，以保护有源区AA免受外部异物的影响。
参考图11，每个像素可以包括通过开关薄膜晶体管TFT1、驱动薄膜晶体管TFT2、存储电容器Cst和驱动电流(Ioled)发射具有预定亮度的光的显示元件。显示元件可以是有机发光二极管OLED。
开关薄膜晶体管TFT1连接到扫描线SLn和数据线DLm，并且基于输入到扫描线SLn的扫描信号将输入到数据线DLm的数据信号传输到驱动薄膜晶体管TFT2。
存储电容器Cst连接到开关薄膜晶体管TFT1和第一电压线PL，并且存储与来自开关薄膜晶体管TFT1的电压和供应给第一电压线PL的第一电源电压ELVDD之间的差相对应的电压。
驱动薄膜晶体管TFT2可以连接到第一电压线PL和存储电容器Cst，并且可以基于存储在存储电容器Cst中的电压值控制从第一电压线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED可以通过驱动电流发射具有预定亮度的光。在另一个实施方式中，像素可以具有不同的配置(例如，不同数量的晶体管和/或电容器)。
驱动薄膜晶体管TFT2可以具有与图6至图9中图示说明的实施方式中的一个相对应的配置。因此，可以扩大施加到驱动薄膜晶体管TFT2的栅极的栅极电压的驱动范围。
图12和图13图示说明像素区PA的一个或多个实施方式。在图12中，为了便于解释，在图11的像素电路中，省略了开关薄膜晶体管TFT1，并且驱动薄膜晶体管TFT2被称为薄膜晶体管TFT2。
基板100可以包括各种材料。例如，基板100可以包括透明玻璃材料(例如，SiO2)或透明塑料材料。塑料材料可以是，例如，聚醚砜(PES)、聚丙烯酸酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙基化物(polyallylate)、聚酰亚胺、聚碳酸酯(PC)、三乙酸纤维素(TAC)或乙酸丙酸纤维素(CAP)。
在后发射型显示装置(其中在基板100的方向上实现图像)的情况下，基板100包括透明材料。然而，在前发射型显示装置(其中在与基板100相反的方向上实现图像)的情况下，基板100可以包括或不包括透明材料。在这种情况下，在一个实施方式中，基板100可以包括金属，例如铁、铬、锰、镍、钛、钼、不锈钢(SUS)、因瓦合金、因科镍合金或可伐合金。
缓冲层101可以在基板100上，可以在基板100上提供平坦表面，并且可以阻挡渗透基板100的异物或水分。例如，缓冲层101可以包括无机材料(例如，氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧化钛或氮化钛)或有机材料如聚酰亚胺、聚酯或聚丙烯酸酯。缓冲层101可以是包括上述材料的多个层的层压体。
显示元件可以与基板100上方的薄膜晶体管TFT2电连接。薄膜晶体管TFT2可以包括有源层A、在有源层A上方的栅极G以及介于有源层A和栅极G之间的栅极绝缘膜103。有源层A可以包括氧化物半导体，例如，铟(In)、镓(Ga)、锡(Sn)、锆(Zr)、钒(V)、铪(Hf)、镉(Cd)、锗(Ge)、铬(Cr)、钛(Ti)和锌(Zn)中的一种或多种的氧化物。例如，有源层A可以是IGZO(InGaZnO)半导体层。
有源层A可以包括与栅极G交叠的沟道区C，以及沟道区C的各侧上的源极区S和漏极区D。
栅极绝缘膜103可以包括有机材料或无机材料，如硅氮化物或硅氧化物。
栅极G在栅极绝缘膜103上，并且可以与栅极线GE连接，用于向薄膜晶体管TFT2施加导通/截止信号。栅极G可以包括单个层或多个层，该单个层或多个层包括例如铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属。
栅极G的宽度W1可以大于栅极线GE的宽度W2。因此，即使当沟道区C的长度增加时，也可以防止电子在沟道区C中的陷俘。因此，栅极电压的驱动范围增加。因此，可以通过改变栅极电压的大小来更精细地控制由显示元件200发射的光的等级。而且，可以改善有机发光显示装置1(例如，参见图10)的分辨率和显示质量。为此目的，栅极G可以具有图6至图9中所描述的形状，并且沟道区C的任何一点与栅极G的外侧表面之间的最短距离可以为7μm或更小。
在栅极G上形成第一绝缘膜107和第二绝缘膜108。在该实施方式中，两个层间绝缘膜(例如，第一绝缘膜107和第二绝缘膜108)可以在栅极G上。在一个实施方式中，栅极G可以用单个层间绝缘膜覆盖。
源极SE和漏极DE可以分别电连接到源极区S和漏极区D，并且可以在第二绝缘膜108上。源极SE和漏极DE中的每个可以包括单个层或多个层，该单个层或多个层包括例如，铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中的至少一种金属。例如，源极SE和漏极DE中的每个可以具有例如钛(Ti)、铝(Al)和钛(Ti)的三层层压结构。
平坦化层109可以在薄膜晶体管TFT2上方。平坦化层109可以消除由薄膜晶体管TFT2导致的台阶，并且可以使薄膜晶体管TFT2的上表面平坦化，从而防止显示元件200由于较低的不平坦性而具有缺陷。
平坦化层109可以是包括有机材料的单个层或多个层。有机材料的示例可以包括，例如，通用聚合物(例如，聚甲基丙烯酸甲酯(PMMA)和聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺类聚合物、芳基醚聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或其共混物。进一步，平坦化层109可以是无机绝缘膜和有机绝缘膜的复合层压体。
显示元件200在平坦化层109上。在一个实施方式中，显示元件200可以是有机发光元件，该有机发光元件包括第一电极210、面向第一电极210的第二电极230和在第一电极210和第二电极230之间的中间层220。
第一电极210可以在平坦化层109上并且电连接到薄膜晶体管TFT2。第一电极210可以是反射电极。在一个实施方式中，第一电极210可以包括以下的反射膜，例如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其化合物，以及在反射膜上的透明或半透明电极层。透明或半透明电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓和氧化铝锌(AZO)中的至少一种。
第二电极230可以是透明或半透明电极。在一个实施方式中，第二电极230可以包括具有低功函的金属薄膜，并且包括Li、Ca、LiF/Ca、LiF/Al、Al、Ag、Mg以及它们的化合物。包括用于形成透明电极的材料(例如，ITO、IZO、ZnO或In2O3)的辅助电极层或汇流电极可以在金属薄膜上。因此，第二电极230可以透射从中间层220中的有机发光层发射的光。例如，从有机发光层发射的光可以被直接反射或被包括反射电极的第一电极210反射，并且可以朝第二电极230发射。
在一些实施方式中，有机发光显示装置1(例如，参见图10)可以是前发射型显示装置或后发射型显示装置，其中从有机发光层发射的光朝向基板100发射。第一电极210可以是透明或半透明电极。第二电极230可以是反射电极。进一步，本实施方式的有机发光显示装置1(例如，参见图10)可以是双面发射型显示装置，其中光在前后两个方向上发射。
像素限定层110在第一电极210上并且可以包括绝缘材料。例如，像素限定层110可以通过如旋涂的方法包括至少一种有机绝缘材料，例如，聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯或酚醛树脂。像素限定层110暴露第一电极210的预定区域，并且包括有机发光层的中间层220在暴露区域中。像素限定层110限定有机发光元件的像素区。
中间层220中的有机发光层可以包括低分子量有机材料或高分子量有机材料。除了有机发光层之外，中间层220可以进一步选择性地包括功能层，如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)或电子注入层(EIL)。
图14图示说明沿图10的截面线I-I'截取的另一实施方式。图15是图示说明根据存在或不存在图14的导电层的薄膜晶体管的特性变化的示例的图。图14仅图示说明与图12的不同之处。
参考图14，显示装置可以进一步包括在基板100和缓冲层101之间的导电层400。导电层400与薄膜晶体管TFT2交叠并防止光进入薄膜晶体管TFT2。因此，由于光的入射，光电流在薄膜晶体管TFT2的氧化物半导体中，从而防止薄膜晶体管TFT2的特性变差。
进一步，导电层400电连接到薄膜晶体管TFT2的源极SE，以进一步改善薄膜晶体管TFT2的特性。
在图15中，虚线表示其中导电层400电连接到源极SE的状态，并且实线表示其中未形成导电层400的状态。图15示出当施加1.1V、5.1V和7.1V的Vg时测量漏极电流的示例结果。如上所述，可以看出，当导电层400和源极SE彼此连接时，容易确保稳定的饱和区。
根据一个或多个前述实施方式，增加了薄膜晶体管的沟道的长度。因此，可以扩大施加到薄膜晶体管的栅极的栅极电压的驱动范围。进一步，栅极的宽度大于与栅极连接的栅极线的宽度。因此，即使在重复扫描期间，也可以减小或最小化薄膜晶体管的阈值电压Vth的变化。
本文已经公开了示例实施方式，并且虽然采用了特定术语，但是它们仅以一般性和描述性意义来使用和解释，而不是出于限制的目的。在一些情况下，如在递交本申请时对本领域技术人员来说明显的，除非另有说明，结合特定实施方式描述的特征、特性和/或元件可单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，在不脱离权利要求中阐述的实施方式的精神和范围的情况下，可以在形式和细节上做出各种改变。

Claims (11)

1.一种显示装置，包括：
基板；
在所述基板上的薄膜晶体管；以及
在所述基板上且与所述薄膜晶体管电连接的显示元件，其中所述薄膜晶体管包括：
在沟道区的各侧上包括漏极区和源极区的有源层；
在所述有源层上方且与所述沟道区交叠的栅极；
栅极线，通过所述栅极线施加电信号到所述栅极；以及
在所述有源层和所述栅极之间的栅极绝缘膜，其中将所述栅极绝缘膜与所述漏极区相邻的一端和所述栅极绝缘膜与所述源极区相邻的另一端以最短距离连接的直线的长度大于平行于所述直线的所述栅极线的宽度。
2.如权利要求1所述的显示装置，其中与所述直线平行的所述栅极绝缘膜的长度大于所述栅极线的宽度。
3.如权利要求2所述的显示装置，其中所述栅极包括从所述栅极的外侧表面朝向所述栅极的内部的多个沟槽。
4.如权利要求3所述的显示装置，其中所述多个沟槽在所述栅极的厚度方向上伸入所述栅极。
5.如权利要求1所述的显示装置，其中：
所述栅极绝缘膜包括至少一个弯曲部分，并且
从所述漏极区到所述源极区测量的所述栅极绝缘膜的长度大于所述直线的长度。
6.如权利要求5所述的显示装置，其中所述栅极包括从所述栅极的外侧表面朝向所述栅极的内部的多个沟槽。
7.如权利要求1所述的显示装置，其中所述薄膜晶体管包括：
覆盖所述栅极、所述栅极线、所述源极区和所述漏极区的第一绝缘膜；
在所述第一绝缘膜上且与所述源极区电连接的源极；以及
在所述第一绝缘膜上且与所述漏极区电连接的漏极，其中所述源极或所述漏极与所述显示元件电连接。
8.如权利要求1所述的显示装置，其中所述有源层包括氧化物半导体。
9.如权利要求1所述的显示装置，其中：
所述栅极和所述栅极线彼此集成，并且
所述沟道区的任何一点与所述栅极的外侧表面之间的最短距离为7μm或更小。
10.如权利要求1所述的显示装置，进一步包括：
在所述基板和所述薄膜晶体管之间的缓冲层；以及
在所述基板和所述缓冲层之间的导电层，其中所述导电层与所述薄膜晶体管交叠。
11.如权利要求10所述的显示装置，其中所述薄膜晶体管包括：
覆盖所述栅极、所述栅极线、所述源极区和所述漏极区的第一绝缘膜；
在所述第一绝缘膜上且与所述源极区电连接的源极；以及
在所述第一绝缘膜上且与所述漏极区电连接的漏极，其中所述源极与所述导电层电连接。
CN201810994061.2A 2017-09-01 2018-08-29 显示装置 Active CN109427823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170111930A KR102510397B1 (ko) 2017-09-01 2017-09-01 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
KR10-2017-0111930 2017-09-01

Publications (2)

Publication Number Publication Date
CN109427823A true CN109427823A (zh) 2019-03-05
CN109427823B CN109427823B (zh) 2023-12-26

Family

ID=65514729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810994061.2A Active CN109427823B (zh) 2017-09-01 2018-08-29 显示装置

Country Status (3)

Country Link
US (3) US10593808B2 (zh)
KR (1) KR102510397B1 (zh)
CN (1) CN109427823B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치
CN109509793B (zh) * 2017-09-15 2020-12-01 京东方科技集团股份有限公司 薄膜晶体管、其制造方法及电子装置
KR20210142023A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 플렉서블 표시 장치
CN113066868A (zh) * 2021-04-25 2021-07-02 厦门天马微电子有限公司 薄膜晶体管、显示面板和显示装置
KR20230063432A (ko) * 2021-11-02 2023-05-09 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000847A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 박막트랜지스터
CN101924140A (zh) * 2005-04-22 2010-12-22 三星移动显示器株式会社 薄膜晶体管及包括薄膜晶体管的平板显示器
US20110260168A1 (en) * 2010-04-22 2011-10-27 Panasonic Liquid Crystal Display Co., Ltd. Image display device and manufacturing method thereof
US20130020569A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150142205A (ko) * 2014-06-11 2015-12-22 엘지디스플레이 주식회사 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법
KR20160065647A (ko) * 2014-12-01 2016-06-09 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN106328689A (zh) * 2015-06-30 2017-01-11 乐金显示有限公司 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05190573A (ja) 1992-01-10 1993-07-30 Fujitsu Ltd 半導体装置およびその製造方法
TW478169B (en) * 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
JP3386017B2 (ja) * 1999-10-15 2003-03-10 日本電気株式会社 液晶表示装置用の薄膜トランジスタの製造方法
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
US6717216B1 (en) * 2002-12-12 2004-04-06 International Business Machines Corporation SOI based field effect transistor having a compressive film in undercut area under the channel and a method of making the device
US7078298B2 (en) * 2003-05-20 2006-07-18 Sharp Laboratories Of America, Inc. Silicon-on-nothing fabrication process
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
JP4957942B2 (ja) * 2005-08-05 2012-06-20 Ｎｌｔテクノロジー株式会社 薄膜トランジスタを備えた半導体装置の製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5159365B2 (ja) 2008-02-26 2013-03-06 セイコーインスツル株式会社 半導体装置およびその製造方法
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
KR101827848B1 (ko) * 2010-10-22 2018-03-23 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
JP6821982B2 (ja) 2015-10-27 2021-01-27 天馬微電子有限公司 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
KR102510397B1 (ko) * 2017-09-01 2023-03-16 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060000847A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 박막트랜지스터
CN101924140A (zh) * 2005-04-22 2010-12-22 三星移动显示器株式会社 薄膜晶体管及包括薄膜晶体管的平板显示器
US20110260168A1 (en) * 2010-04-22 2011-10-27 Panasonic Liquid Crystal Display Co., Ltd. Image display device and manufacturing method thereof
US20130020569A1 (en) * 2011-07-22 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150142205A (ko) * 2014-06-11 2015-12-22 엘지디스플레이 주식회사 박막트랜지스터 기판, 그를 가지는 액정 표시 패널 및 액정 표시 패널의 제조 방법
KR20160065647A (ko) * 2014-12-01 2016-06-09 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN106328689A (zh) * 2015-06-30 2017-01-11 乐金显示有限公司 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置

Also Published As

Publication number Publication date
US11309429B2 (en) 2022-04-19
KR102510397B1 (ko) 2023-03-16
US10593808B2 (en) 2020-03-17
US20220238720A1 (en) 2022-07-28
CN109427823B (zh) 2023-12-26
US20190074377A1 (en) 2019-03-07
US20200220021A1 (en) 2020-07-09
KR20190025789A (ko) 2019-03-12

Similar Documents

Publication Publication Date Title
CN104282721B (zh) 有机发光二极管显示器和像素
CN109427823A (zh) 显示装置
CN104851388B (zh) 有机发光显示器及其制造方法
CN103178057B (zh) 显示器及电子单元
CN103928491B (zh) 显示基板
CN107275336A (zh) 显示装置
KR102490881B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN102738405B (zh) 显示装置和电子设备
CN107579076A (zh) 有机发光显示装置及其制造方法
CN102738145B (zh) 显示装置和电子设备
US9806285B2 (en) Organic light-emitting diode display and manufacturing method thereof
CN103824873B (zh) 有机发光显示设备及其制造方法
CN107342296A (zh) 半导体装置和包括该半导体装置的显示装置
US11316133B2 (en) Organic light-emitting display apparatus and manufacturing method of the same
CN103295909A (zh) 晶体管及其制造方法、半导体单元及其制造方法、显示器
US10388716B2 (en) Organic light-emitting display apparatus
US9793327B2 (en) Array substrate, display device having the same, and method thereof
US9184224B2 (en) Organic light-emitting diode display and manufacturing method thereof
US11393888B2 (en) Thin film transistor substrate and display apparatus including the same
CN104183618B (zh) 有机发光显示装置及其制造方法
KR102028176B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN109994518A (zh) 有机发光显示设备
CN112117307A (zh) 显示设备
KR20170115639A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant