CN113066868A - 薄膜晶体管、显示面板和显示装置 - Google Patents

薄膜晶体管、显示面板和显示装置 Download PDF

Info

Publication number
CN113066868A
CN113066868A CN202110450346.1A CN202110450346A CN113066868A CN 113066868 A CN113066868 A CN 113066868A CN 202110450346 A CN202110450346 A CN 202110450346A CN 113066868 A CN113066868 A CN 113066868A
Authority
CN
China
Prior art keywords
channel region
thin film
film transistor
region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110450346.1A
Other languages
English (en)
Inventor
李东华
魏晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202110450346.1A priority Critical patent/CN113066868A/zh
Publication of CN113066868A publication Critical patent/CN113066868A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管、显示面板和显示装置，涉及显示技术领域，薄膜晶体管包括：源极、漏极、栅极和有源层；有源层包括源极区、漏极区和沟道区，源极区与源极电连接，漏极区与漏极电连接，有源层与栅极的重叠部分为沟道区，沟道区位于源极区和漏极区之间；沟道区包括第一沟道区和第二沟道区，第一沟道区位于源极区和第二沟道区之间，第二沟道区位于第一沟道区和漏极区之间，第一沟道区的面积小于第二沟道区的面积。本发明在不影响薄膜晶体管性能的同时，减小了薄膜晶体管内的耦合电容。

Description

薄膜晶体管、显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种薄膜晶体管、显示面板和显示装置。
背景技术
多晶硅(Poly-Si)薄膜晶体管(Thin Film Transistor，TFT)已经被广泛应用在液晶显示面板中。液晶显示面板一般均是采用行列矩阵驱动模式，多行栅极线和多列数据线交叉形成行列矩阵，然后通过薄膜晶体管实现对设置在行列矩阵中的每个像素电极的控制。
但是，现有的液晶显示面板中，栅极线和与其电连接的薄膜晶体管中的多晶硅层之间的耦合电容较大，造成栅极线上的负载增大，不利于与其电连接的薄膜晶体管的开启，从而造成数据线对像素电极的充电不足，影响像素电极上的电位，影响液晶显示面板的显示效果。且栅极线上的负载较大，不利于液晶显示面板实现低功耗，造成能源浪费。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管、显示面板和显示装置，在不影响薄膜晶体管性能的同时，减小薄膜晶体管内的耦合电容。
本发明提供一种薄膜晶体管，包括：源极、漏极、栅极和有源层；有源层包括源极区、漏极区和沟道区，源极区与源极电连接，漏极区与漏极电连接，有源层与栅极的重叠部分为沟道区，沟道区位于源极区和漏极区之间；沟道区包括第一沟道区和第二沟道区，第一沟道区位于源极区和第二沟道区之间，第二沟道区位于第一沟道区和漏极区之间，第一沟道区的面积小于第二沟道区的面积。
基于同一思想，本发明还提供了一种显示面板，该显示面板包括上述薄膜晶体管。
基于同一思想，本发明还提供了一种显示装置，该显示装置包括上述显示面板。
与现有技术相比，本发明提供的薄膜晶体管、显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的薄膜晶体管包括源极、漏极、栅极和有源层。有源层包括源极区和漏极区，源极区与源极电连接，漏极区与漏极电连接。有源层还包括沟道区，其中，有源层中与栅极的重叠部分为沟道区，沟道区位于源极区和漏极区之间，沟道区包括第一沟道区和第二沟道区，第一沟道区位于源极区和第二沟道区之间，第二沟道区位于第一沟道区和漏极区之间，即第一沟道区位于有源层中靠近源极的一侧，第二沟道区位于有源层靠近漏极的一侧，由于第一沟道区的面积小于第二沟道区的面积，从而在避免有源层中靠近漏极的第二沟道区的面积过小，保证了薄膜晶体管的稳定性的同时，通过减小有源层中靠近源极的第一沟道区的面积，从而减小第一沟道区和栅极之间的耦合电容，有效减小薄膜晶体管内的耦合电容。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是现有技术所述的一种薄膜晶体管的结构示意图；
图2是本发明提供的一种薄膜晶体管的结构示意图；
图3是本发明提供的另一种薄膜晶体管的结构示意图；
图4是本发明提供的又一种薄膜晶体管的结构示意图；
图5是薄膜晶体管仅减小第二沟道区的面积的一种仿真结果图；
图6是本发明提供的又一种薄膜晶体管的结构示意图；
图7是本发明提供的又一种薄膜晶体管的结构示意图；
图8是本发明提供的一种显示面板的结构示意图；
图9是本发明提供的另一种显示面板的结构示意图；
图10是本发明提供的又一种显示面板的结构示意图；
图11是本发明提供的又一种薄膜晶体管的结构示意图；
图12是本发明提供的一种显示装置的平面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是现有技术所述的一种薄膜晶体管的结构示意图，参考图1，薄膜晶体管包括源极(图中未示意)、漏极(图中未示意)、栅极1和有源层2，有源层2包括源极区3、漏极区4和沟道区5，有源层2与栅极1的重叠部分为沟道区5。当所述薄膜晶体管用于显示面板中、栅极1与栅极线电连接时，栅极线上存在负载较大的问题。当所述薄膜晶体管用于显示面板中的栅极驱动电路时，栅极驱动电路存在驱动能力不足的问题。
为改善现有技术所述的显示面板中栅极线上存在负载较大的问题、栅极驱动电路存在驱动能力不足的问题，发明人进行了研究，发现原因如下：
现有技术所述的薄膜晶体管中，沟道区5与栅极1之间形成耦合电容，导致当所述薄膜晶体管用于显示面板中、栅极1与栅极线电连接时，栅极线上存在负载较大的问题。导致当所述薄膜晶体管用于显示面板中的栅极驱动电路时，栅极驱动电路存在驱动能力不足的问题。
基于上述研究，本申请提供了一种薄膜晶体管、显示面板和显示装置，解决了现有技术中薄膜晶体管内的耦合电容较大的问题。关于本申请提供的具有上述技术效果的薄膜晶体管，详细说明如下：
图2是本发明提供的一种薄膜晶体管的结构示意图，参考图2，本实施例提供一种薄膜晶体管，包括源极(图中未示意)、漏极(图中未示意)、栅极10和有源层20。有源层20包括源极区21和漏极区22，源极区21与源极电连接，漏极区22与漏极电连接。可选的，源极区21通过过孔与源极电连接，漏极区22通过过孔与漏极电连接。
在一些可选实施例中，有源层20的材料为多晶硅。需要说明的是，在本发明其他实施例中，有源层20还可以采用其他材料，本发明不再一一赘述。
有源层20还包括沟道区23，其中，有源层20中与栅极10的重叠部分为沟道区23，沟道区23位于源极区21和漏极区22之间，沟道区23包括第一沟道区231和第二沟道区232，第一沟道区231位于源极区21和第二沟道区232之间，第二沟道区232位于第一沟道区231和漏极区22之间，第一沟道区231和栅极10中与其交叠的部分之间形成第一耦合电容，第二沟道区232和栅极10中与其交叠的部分之间形成第二耦合电容。
第一沟道区231的面积小于第二沟道区232的面积，通过减小第一沟道区231的面积，从而减小第一耦合电容，有效减小薄膜晶体管内的耦合电容。
图3是本发明提供的另一种薄膜晶体管的结构示意图，参考图3，与图2所述的薄膜晶体管相比，进一步减小第二沟道区232的面积，即与现有设计相比，第一沟道区231的面积和第二沟道区232的面积均减小，从而可减小第二沟道区232和栅极10中与其交叠的部分之间形成第二耦合电容，进一步减小薄膜晶体管内的耦合电容。
图4是本发明提供的又一种薄膜晶体管的结构示意图，参考图4，第二沟道区232的面积小于第一沟道区231的面积，即与现有设计相比，通过减小第二沟道区232的面积，从而减小第二耦合电容，有效减小薄膜晶体管内的耦合电容。
但是，当薄膜晶体管应用于显示面板时，信号通过薄膜晶体管中的源极传输至漏极，再通过漏极传输至像素电极或栅极驱动电路的输出端，而第二沟道区232位于第一沟道区231和漏极区22之间，即第一沟道区231位于有源层23靠近源极的一侧，第二沟道区232位于有源层23靠近漏极的一侧，第二沟道区232的面积的改变对薄膜晶体管的漏电流和开启电流的影响大于第一沟道区231的面积的改变对薄膜晶体管的漏电流和开启电流的影响，从而第二沟道区232的面积的减小会影响薄膜晶体管的漏电流和开启电流，从而影响薄膜晶体管的性能。
图5是薄膜晶体管仅减小第二沟道区的面积的一种仿真结果图，参考图5，其中，两条数据曲线中，上方曲线为dc10，dc10是薄膜晶体管中第一沟道区的面积为1.5×1.5μm2、第二沟道区的面积为2.5×2.5μm2的数据曲线；下方曲线为dc11，dc11是薄膜晶体管中第一沟道区的面积为2.5×2.5μm2、第二沟道区的面积为2.5×2.5μm2的数据曲线，通过对比可以发现，当保持薄膜晶体管中第二沟道区的面积不变，仅减小薄膜晶体管中第一沟道区的面积时，薄膜晶体管的性能几乎不受影响，而其耦合电容下降32％左右。
本发明提供的薄膜晶体管中，第一沟道区231的面积小于第二沟道区232的面积，通过减小第一沟道区231的面积，在不影响薄膜晶体管的性能的同时，有效减小薄膜晶体管内的耦合电容。
图6是本发明提供的又一种薄膜晶体管的结构示意图，参考图6，在一些可选实施例中，栅极10的延伸方向为第一方向X，在第二方向Y上，栅极10与第一沟道区231相重叠的部分的宽度为L1，栅极10与第二沟道区232相重叠的部分的宽度为L2，第一方向X和第二方向Y相交，其中，L1＜L2。在第二方向Y上，栅极10与第一沟道区231相重叠的部分的宽度小于栅极10与第二沟道区232相重叠的部分的宽度，从而实现第一沟道区231的面积小于第二沟道区232的面积。
在一些可选实施例中，1μm≤L1＜L2。
具体的，在第二方向Y上，栅极10的宽度小于1μm时容易发生断线的风险，同时增加栅极10的制作难度，从而本实施例中限定在第二方向Y上，栅极10与第一沟道区231相重叠的部分的宽度大于等于1μm。
在一些可选实施例中，栅极10与第二沟道区232相重叠的部分在第二方向Y的宽度小于等于2.5μm。需要说明的是，本实施例示例性的示出了，在第二方向Y上，栅极10与第一沟道区231相重叠的部分的宽度大于等于1μm，栅极10与第二沟道区232相重叠的部分的宽度小于等于2.5μm，在本发明其他实施例中，在第二方向Y上，栅极10与第一沟道区231相重叠的部分的宽度、栅极10与第二沟道区232相重叠的部分的宽度还可以根据实际生产需求设置为其他数值。
继续参考图2，在一些可选实施例中，栅极10的延伸方向为第一方向X，在第一方向X上，第一沟道区231的宽度为W1，第二沟道区232的宽度为W2，其中，W1＜W2。在第一方向X上，第一沟道区231的宽度小于第二沟道区232的宽度，从而实现第一沟道区231的面积小于第二沟道区232的面积。
在一些可选实施例中，1μm≤W1＜W2。
具体的，有源层20的宽度小于1μm时容易发生断线的风险，同时增加有源层20的制作难度，从而本实施例中限定在第一方向X上，第一沟道区231的宽度大于等于1μm。
在一些可选实施例中，第二沟道区232在第一方向X上的宽度小于等于2.5μm。需要说明的是，本实施例示例性的示出了，在第一方向X上，第一沟道区231的宽度大于等于1μm，第二沟道区232的宽度小于等于2.5μm，在本发明其他实施例中，第一沟道区231的宽度、第二沟道区232的宽度还可以根据实际生产需求设置为其他数值。
图7是本发明提供的又一种薄膜晶体管的结构示意图，参考图7，在第一方向X上，第一沟道区231的宽度小于第二沟道区232的宽度，且，在第二方向Y上，栅极10与第一沟道区231相重叠的部分的宽度小于栅极10与第二沟道区232相重叠的部分的宽度，有利于实现第一沟道区231的面积的减小，实现了第一沟道区231和栅极10之间的耦合电容的减小，从而有利于实现减小薄膜晶体管内的耦合电容。
在一些可选实施例中，有源层20为U型结构。需要说明的是，在本发明其他实施例中，有源层20还可以为块状结构等其他结构。
在一些可选实施例中，薄膜晶体管可以为P型晶体管，也可以为N型晶体管。
本实施例提供一种显示面板，所述显示面板包括本发明上述实施例提供的薄膜晶体管。需要说明的是，本实施例中对显示面板不做限定，显示面板可以是液晶显示面板、有机发光显示面板、微型发光二极管显示面板、量子点显示面板或电子纸等。
图8是本发明提供的一种显示面板的结构示意图，参考图2和图8，在一些可选实施例中，显示面板包括多条沿第一方向X延伸的栅极线G和多条沿第三方向A延伸的数据线D，其中，第一方向X和第三方向A相交。需要说明的是，本实施例中示例性的示出了第三方向A和第二方向Y相同，在本发明其他实施例中，第三方向A和第二方向Y也可以不同，即第三方向A和第二方向Y相交，本发明在此不再进行赘述。
显示面板中栅极线G的部分复用为薄膜晶体管100的栅极10，薄膜晶体管100的源极与一条数据线D电连接，薄膜晶体管100的漏极与像素电极P电连接，当栅极线G输入驱动信号时，薄膜晶体管100导通，数据线D上的信号经薄膜晶体管100传输至像素电极P，从而对像素电极P进行充电。
薄膜晶体管100中第一沟道区231的面积小于第二沟道区232的面积，在有效避免薄膜晶体管100中第二沟道区232的面积减小影响薄膜晶体管100中的漏电流和开启电流，从而影响薄膜晶体管100的稳定性的同时，通过减小第一沟道区231的面积，从而减小第一沟道区231和栅极线G之间的耦合电容，有效减小薄膜晶体管内的耦合电容，减小栅极线G上的负载。
图9是本发明提供的另一种显示面板的结构示意图，参考图7和图9，在一些可选实施例中，栅极线G包括相连接的第一子部G10和第二子部G20，在第二方向Y上，第一子部G10的宽度小于第二子部G20的宽度,在垂直于显示面板的方向上，第一子部G10和有源层20至少部分交叠，由于有源层20中与栅极10的重叠部分为沟道区23，减小第一子部G10在第二方向Y上的宽度，从而有利于实现第一沟道区231的面积的减小，从而有利于实现减小薄膜晶体管内的耦合电容。
在一些可选实施例中，第一沟道区231在显示面板的垂直投影位于第一子部G10在显示面板的垂直投影内，进一步有利于实现第一沟道区231的面积的减小，从而有利于实现减小薄膜晶体管内的耦合电容。
图10是本发明提供的又一种显示面板的结构示意图，参考图10，在一些可选实施例中，显示面板包括栅极驱动电路200和多条栅极线G，栅极线G与栅极驱动电路200电连接，栅极驱动电路200用于给栅极线G提供信号。
栅极驱动电路200包括薄膜晶体管，薄膜晶体管的结构可参考图11，图11是本发明提供的又一种薄膜晶体管的结构示意图，有源层20包括源极区21和漏极区22，源极区21与源极30电连接，源极30可以与其他晶体管电连接，可选的，薄膜晶体管的源极30可以与时钟信号线、电压信号线等信号线电连接，漏极区22与漏极40电连接，薄膜晶体管的漏极40可以与栅极线G电连接。
薄膜晶体管100中第一沟道区231的面积小于第二沟道区232的面积，在有效避免薄膜晶体管100中第二沟道区232的面积减小影响薄膜晶体管100中的漏电流和开启电流，从而避免影响薄膜晶体管100的稳定性的同时，通过减小第一沟道区231的面积，从而减小第一沟道区231和栅极10之间的耦合电容，有效减小薄膜晶体管内的耦合电容，提高栅极驱动电路200的驱动能力。
在一些可选实施例中，请参考图12，图12是本发明提供的一种显示装置的平面示意图，本实施例提供的显示装置1000，包括本发明上述实施例提供的显示面板000。图12实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置1000还可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置1000，本发明对此不作具体限制。本发明实施例提供的显示装置1000，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的薄膜晶体管、显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的薄膜晶体管包括源极、漏极、栅极和有源层。有源层包括源极区和漏极区，源极区与源极电连接，漏极区与漏极电连接。有源层还包括沟道区，其中，有源层中与栅极的重叠部分为沟道区，沟道区位于源极区和漏极区之间，沟道区包括第一沟道区和第二沟道区，第一沟道区位于源极区和第二沟道区之间，第二沟道区位于第一沟道区和漏极区之间，即第一沟道区位于有源层中靠近源极的一侧，第二沟道区位于有源层靠近漏极的一侧，由于第一沟道区的面积小于第二沟道区的面积，从而在避免有源层中靠近漏极的第二沟道区的面积过小，保证了薄膜晶体管的稳定性的同时，通过减小有源层中靠近源极的第一沟道区的面积，从而减小第一沟道区和栅极之间的耦合电容，有效减小薄膜晶体管内的耦合电容。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (11)

1.一种薄膜晶体管，其特征在于，包括：
源极、漏极、栅极和有源层；
所述有源层包括源极区、漏极区和沟道区，所述源极区与所述源极电连接，所述漏极区与所述漏极电连接，所述有源层与所述栅极的重叠部分为所述沟道区，所述沟道区位于所述源极区和所述漏极区之间；
所述沟道区包括第一沟道区和第二沟道区，所述第一沟道区位于所述源极区和所述第二沟道区之间，所述第二沟道区位于所述第一沟道区和所述漏极区之间，所述第一沟道区的面积小于所述第二沟道区的面积。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极的延伸方向为第一方向，在第二方向上，所述栅极与所述第一沟道区相重叠的部分的宽度为L1，所述栅极与所述第二沟道区相重叠的部分的宽度为L2，所述第一方向和所述第二方向相交，其中，L1＜L2。
3.根据权利要求2所述的薄膜晶体管，其特征在于，
1μm≤L1＜L2。
4.根据权利要求1所述的薄膜晶体管，其特征在于，
所述栅极的延伸方向为第一方向，在所述第一方向上，所述第一沟道区的宽度为W1，所述第二沟道区的宽度为W2，其中，W1＜W2。
5.根据权利要求4所述的薄膜晶体管，其特征在于，
1μm≤W1＜W2。
6.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层为U型结构。
7.一种显示面板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管。
8.根据权利要求7所述的显示面板，其特征在于，包括多条沿第一方向延伸的栅极线和多条沿第三方向延伸的数据线，其中，所述第一方向和所述第三方向相交；
所述栅极线的部分复用为所述薄膜晶体管的栅极，所述薄膜晶体管的源极与一条所述数据线电连接。
9.根据权利要求8所述的显示面板，其特征在于，
所述栅极线包括相连接的第一子部和第二子部，在所述第二方向上，所述第一子部的宽度小于所述第二子部的宽度；
在垂直于所述显示面板的方向上，所述第一子部和所述有源层至少部分交叠。
10.根据权利要求7所述的显示面板，其特征在于，包括栅极驱动电路和多条栅极线，所述栅极线与所述栅极驱动电路电连接；
所述栅极驱动电路包括所述薄膜晶体管。
11.一种显示装置，其特征在于，包括权利要求7-10任一项所述的显示面板。
CN202110450346.1A 2021-04-25 2021-04-25 薄膜晶体管、显示面板和显示装置 Pending CN113066868A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110450346.1A CN113066868A (zh) 2021-04-25 2021-04-25 薄膜晶体管、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110450346.1A CN113066868A (zh) 2021-04-25 2021-04-25 薄膜晶体管、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN113066868A true CN113066868A (zh) 2021-07-02

Family

ID=76568235

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110450346.1A Pending CN113066868A (zh) 2021-04-25 2021-04-25 薄膜晶体管、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN113066868A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115993746A (zh) * 2023-02-28 2023-04-21 厦门天马微电子有限公司 一种显示面板及显示装置
WO2024066164A1 (zh) * 2022-09-29 2024-04-04 武汉华星光电半导体显示技术有限公司 显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726899A (zh) * 2008-10-30 2010-06-09 株式会社日立显示器 显示装置
CN105977307A (zh) * 2016-06-30 2016-09-28 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN106158883A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
CN206628473U (zh) * 2017-04-26 2017-11-10 厦门天马微电子有限公司 一种薄膜晶体管、显示面板和显示装置
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置
US20190074377A1 (en) * 2017-09-01 2019-03-07 Samsung Display Co., Ltd. Thin film transistor and display device including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101726899A (zh) * 2008-10-30 2010-06-09 株式会社日立显示器 显示装置
CN105977307A (zh) * 2016-06-30 2016-09-28 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN106158883A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 显示面板、显示装置、阵列基板及其制作方法
CN206628473U (zh) * 2017-04-26 2017-11-10 厦门天马微电子有限公司 一种薄膜晶体管、显示面板和显示装置
US20190074377A1 (en) * 2017-09-01 2019-03-07 Samsung Display Co., Ltd. Thin film transistor and display device including the same
CN109300915A (zh) * 2018-09-30 2019-02-01 厦门天马微电子有限公司 一种阵列基板、显示面板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024066164A1 (zh) * 2022-09-29 2024-04-04 武汉华星光电半导体显示技术有限公司 显示面板
CN115993746A (zh) * 2023-02-28 2023-04-21 厦门天马微电子有限公司 一种显示面板及显示装置
CN115993746B (zh) * 2023-02-28 2024-09-06 厦门天马微电子有限公司 一种显示面板及显示装置

Similar Documents

Publication Publication Date Title
US8362491B2 (en) Liquid crystal display device and method for fabricating the same
CN106920804B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
US7391397B2 (en) Display device
CN106886111A (zh) 一种阵列基板、显示面板及显示装置
CN102253548B (zh) 影像显示系统
WO2018000810A1 (zh) 薄膜晶体管及显示装置
CN113066868A (zh) 薄膜晶体管、显示面板和显示装置
CN112530937B (zh) 一种静电保护电路和显示面板
US20230261006A1 (en) Array substrate and display panel
CN112993041B (zh) 一种液晶显示面板、薄膜晶体管及其制作方法
CN101221328B (zh) 液晶显示装置及其制造方法
CN109100894B (zh) Goa电路结构
US20200365576A1 (en) Tft substrate, esd protection circuit and manufacturing method of tft substrate
US20220301476A1 (en) Display panel and display device
CN107425013B (zh) 像素结构、阵列基板和显示装置
CN111445878B (zh) 显示面板及显示装置
CN113299666B (zh) 显示面板及其驱动方法、显示装置
US11915655B2 (en) Shift register unit, method for driving shift register unit, gate driving circuit, and display device
US11747691B2 (en) Display panel and display device
WO2018218725A1 (zh) 显示面板
CN105931606B (zh) 栅极驱动结构和显示装置
JP2019144324A (ja) 表示デバイス、ドライバ
US10580374B2 (en) Co-gate electrode between pixels structure
US20240186328A1 (en) Special-shaped thin-film transistor and array substrate
WO2024000451A1 (zh) 薄膜晶体管、移位寄存器单元、栅极驱动电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210702