CN113130555B - 具有基板孔的显示设备 - Google Patents

具有基板孔的显示设备 Download PDF

Info

Publication number
CN113130555B
CN113130555B CN202011439389.1A CN202011439389A CN113130555B CN 113130555 B CN113130555 B CN 113130555B CN 202011439389 A CN202011439389 A CN 202011439389A CN 113130555 B CN113130555 B CN 113130555B
Authority
CN
China
Prior art keywords
layer
isolation
electrode
insulating film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011439389.1A
Other languages
English (en)
Other versions
CN113130555A (zh
Inventor
秋东日
金珉朱
李宰源
朴相勳
元晌奕
陆昇炫
李宣熹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202410621458.2A priority Critical patent/CN118660510A/zh
Publication of CN113130555A publication Critical patent/CN113130555A/zh
Application granted granted Critical
Publication of CN113130555B publication Critical patent/CN113130555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种具有基板孔的显示设备，包括：基板，包括具有基板孔的渗透区和围绕渗透区的隔离区；第一缓冲层，包括位于基板上的第一缓冲下层和位于第一缓冲下层上的第一缓冲上层；第一薄膜晶体管，位于第一缓冲上层上并且包括包含多晶硅的第一半导体图案、第一栅极、连接至第一半导体图案的第一源极和第一漏极，在第一栅极和第一半导体图案之间插入第一栅极绝缘膜的条件下第一栅极与第一半导体图案交叠；第二薄膜晶体管；及设置在基板的隔离区中的隔离结构，包括：第一隔离层，与第一缓冲上层具有相同的堆叠结构；第二隔离层，与第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，与第一栅极具有相同的堆叠结构。

Description

具有基板孔的显示设备
本申请要求享有2019年12月31日提交的韩国专利申请No.10-2019-0180056的优先权，通过引用将该专利申请并入本申请，如同在本申请中被完全描述一样。
技术领域
本发明涉及一种具有穿透基板的基板孔的显示设备。
背景技术
通常，诸如监视器、电视(TV)、笔记本电脑或数码相机之类的电器包括用于实现图像的显示设备。例如，显示设备可包括发光元件。每个发光元件可发射用于显示具体颜色的光。例如，每个发光元件可包括设置在第一电极和第二电极之间的发光层。
诸如相机、扬声器或传感器之类的外围设备可安装在显示设备中。例如，显示设备可包括穿透用于支撑发光元件的基板的基板孔。基板孔可设置在发光元件之间。外围设备可插入到基板孔中。
但是，在显示设备中，外部湿气可经由基板孔渗透。经由基板渗透的外部湿气可经由发光层移动到与基板孔相邻的发光元件。因此，在显示设备中，与基板孔相邻设置的发光元件可由于经由基板孔渗透的外部湿气而损坏。
发明内容
因此，本发明旨在提出一种基本上避免了由于相关技术的限制和缺点导致的一个或多个问题的显示设备。
本发明的一个目的是提供一种显示设备，能够防止由于经由基板孔渗透的外部湿气而导致的发光元件的损坏。
本发明的另一个目的是提供一种显示设备，能够简化用于阻挡外部湿气的工艺。
本发明的附加优点、目的和特征的一部分将在下面的描述中阐述，一部分对于所属领域普通技术人员来说在查阅以下内容后将变得显而易见，或者可从本发明的实践而习得。本发明的目的和其他优点可通过书面描述和权利要求书以及附图中具体指出的结构实现及获得。
为了实现这些目的和其他优点且根据本发明的意图，如在此具体化和广义描述的，提供了一种显示设备，包括：基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；第一缓冲层，所述第一缓冲层包括位于所述基板上的第一缓冲下层和位于所述第一缓冲下层上的第一缓冲上层；第一薄膜晶体管，所述第一薄膜晶体管位于所述第一缓冲上层上并且包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案包含多晶硅，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体图案、第二栅极、第二源极和第二漏极，其中所述第二半导体图案包括氧化物半导体，其中在所述第二栅极和所述第二半导体图案之间插入第二栅极绝缘膜的条件下，所述第二栅极与所述第二半导体图案交叠，其中所述第二源极和所述第二漏极连接至所述第二半导体图案；以及设置在所述基板的隔离区中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层与所述第一缓冲上层具有相同的堆叠结构；第二隔离层，所述第二隔离层与所述第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，所述第三隔离层与所述第一栅极具有相同的堆叠结构。
在本发明的另一方面中，提供一种显示设备，包括：基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；第一缓冲层，所述第一缓冲层包括位于所述基板上的第一缓冲下层和位于所述第一缓冲下层上的第一缓冲上层；第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案设置在所述第一缓冲上层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；第一层间绝缘膜，所述第一层间绝缘膜设置在所述第一栅极上；第二层间绝缘膜，所述第二层间绝缘膜设置在所述第一层间绝缘膜上；穿过所述第二层间绝缘膜、所述第一层间绝缘膜、所述第一栅极绝缘膜和所述第一缓冲上层而延伸的开口，所述开口暴露位于所述隔离区中的第一缓冲下层；以及设置在所述开口中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层在与所述第一缓冲上层具有相同的堆叠结构的同时接触所述第一缓冲下层；第二隔离层，所述第二隔离层与所述第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，所述第三隔离层与所述第一栅极具有相同的堆叠结构。
在本发明的又一方面中，提供一种显示设备，包括：基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；设置在所述基板上的第一缓冲层；第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案设置在所述第一缓冲层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；第一层间绝缘膜，所述第一层间绝缘膜设置在所述第一栅极上；第二层间绝缘膜，所述第二层间绝缘膜设置在所述第一层间绝缘膜上；穿过所述第二层间绝缘膜、所述第一层间绝缘膜、所述第一栅极绝缘膜和所述第一缓冲层而延伸的开口，所述开口暴露位于所述隔离区中的基板；以及设置在所述开口中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层接触所述基板；位于所述第一隔离层上的第二隔离层；以及位于所述第二隔离层上的第三隔离层。
将理解，本发明的上面的大致描述和下文的具体描述都是示例性的和解释性的，旨在对要求保护的本发明提供进一步解释。
附图说明
包括附图以提供对本发明的进一步的理解，附图被并入并构成本申请的一部分；附图示出本发明的实施方式并与说明书一起用于解释本发明的原理。在附图中：
图1是示意性示出根据本发明示例性实施方式的显示设备的图；
图2是在根据本发明示例性实施方式的显示设备中，在基板孔周围的区域的放大图；
图3是示出在根据本发明示例性实施方式的显示设备中，像素的剖面的图；
图4A是示出在根据本发明示例性实施方式的显示设备中，基板孔的剖面的图；
图4B是图4A中的区域P1的放大图；
图5A是示出在根据本发明另一示例性实施方式的显示设备中，基板孔的剖面的视图；
图5B是图5A中的区域P2的放大图；
图6是示出在根据本发明另一示例性实施方式的显示设备中，像素的剖面的图；
图7A是示出在根据本发明另一示例性实施方式的显示设备中，基板孔的剖面的图；
图7B是图7A中的区域P3的放大图；
图8是示出在根据本发明另一示例性实施方式的显示设备中，隔离结构的剖面的图。
具体实施方式
本发明的目的、技术构造的细节及其功能和效果通过下文参照示出了本发明实施方式的附图的详细描述将很清楚。在此，提供本发明的实施方式是为了使本发明的公开内容充分完整以辅助所属领域的普通技术人员充分理解本发明的范围。因此，本发明可以以不同的形式实施，不应解释为限于所列出的实施方式。
在整个说明书中，由相同附图标记指代的元件表示相同的组成元件。在附图中，为了方便起见，每个层或区域的长度和厚度可放大。将理解，第一元件被称为在第二组成元件“上”的情形不仅包括第一组成元件在直接接触第二组成元件的条件下设置在第二组成元件上，还包括第三组成元件插入在第一组成元件和第二组成元件之间的情形。
将理解，尽管在此使用术语“第一”、“第二”等描述各种组成元件，但这些术语仅用于将一个组成元件与另一组成元件区分开。自然，根据所属领域普通技术人员的方便，第一组成元件和第二组成元件可任意命名。
在本申请的说明书中使用的术语仅是为了描述具体实施方式的目的，并非旨在限制本发明。将进一步理解，在本申请的说明书中使用的术语“包括”或“具有”指明所描述的特征、整数、步骤、操作、元件、组件或其组合的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元件、组件或其组合的存在或添加。
除非另外定义，否则本文使用的包括技术术语和科学术语的所有术语都具有与示例性实施方式所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如通用辞典里定义的那些术语之类的术语应当解释为具有与其在相关领域的语境中的含义一致的含义，不应解释为理想化的或过度形式化的含义，除非本文有明确的限定。
图1是示意性示出根据本发明示例性实施方式的显示设备的图。图2是在根据本发明示例性实施方式的显示设备中，在基板孔周围的区域的放大图。图3是示出在根据本发明示例性实施方式的显示设备中，像素的剖面的图。图4A是示出在根据本发明示例性实施方式的显示设备中，在基板孔周围的区域的剖面的图。图4B是图4A中的区域P1的放大图。
参照图1至4B，根据本发明示例性实施方式的显示设备DP可包括基板100。基板100可包括设置有像素PA的显示区和与显示区相邻设置的非显示区。基板100可包含绝缘材料。例如，基板100可包含玻璃或塑料。基板100可具有多层结构。例如，基板100具有无机绝缘层102设置在第一基板层101和第二基板层103之间的结构。第二基板层103可包含与第一基板层101相同的材料。例如，第一基板层101和第二基板层103可包含塑料。无机绝缘层102可包含绝缘材料。例如，第一基板层101和第二基板层103可由聚酰亚胺(PI)形成，无机绝缘层102可包含由硅氮化物(SiNx)或硅氧化物(SiOx)形成的层。无机绝缘层102可具有多层结构，其中堆叠有由硅氮化物(SiNx)形成的层和由硅氧化物(SiOx)形成的层。例如，无机绝缘层102可包括由硅石或二氧化硅(SiO2)形成的层。
在显示设备中，无机绝缘层102形成在由聚酰亚胺(PI)形成的第一基板层101和第二基板层103之间，从而可阻挡充入在位于下侧的第一基板层101中的电荷。此外，通过设置在第一基板层101和第二基板层103之间的无机绝缘层102，可阻挡通过由聚酰亚胺(PI)形成的第一基板层101和第二基板层103渗透的外部湿气。由此，可提高根据本发明示例性实施方式的显示设备DP的可靠性。
基板100可包括由栅极线GL和数据线DL限定的像素PA。发光元件500可设置在每个像素PA中。每个发光元件500可发射用于显示具体颜色的光。例如，每个发光元件500可包括依次叠置的第一电极510、发光层520和第二电极530。
第一电极510可包含导电材料。第一电极510可包含具有相对较高反射率的金属。第一电极510可具有多层结构。例如，第一电极510可具有由诸如铝(Al)和银(Ag)之类的金属形成的反射金属设置在由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的透明导电材料形成的透明电极之间的结构。
发光层520可根据在第一电极510和第二电极530之间的电压差来产生具有亮度的光。例如，发光层520可包括具有发光材料的发光材料层(EML)522。发光材料可包含有机材料、无机材料或混合材料。例如，根据本发明示例性实施方式的显示设备可以是包括由有机材料形成的发光层520的有机发光显示设备。可选择地，根据本发明示例性实施方式的显示设备可以是包括由无机材料形成的发光层520的无机发光显示设备。
发光层520可具有用于提高发光功效的多层结构。例如，发光层520可进一步包括设置在第一电极510和发光材料层522之间的至少一个第一中间层521、以及设置在发光材料层522和第二电极530之间的至少一个第二中间层523。第一中间层521可包括空穴注入层HIL和空穴传输层HTL的至少之一。第二中间层523可包括电子传输层ETL和电子注入层EIL的至少之一。但是，本发明不限于此。例如，第一中间层521可包括电子传输层ETL和电子注入层EIL的至少之一，第二中间层523可包括空穴注入层HIL和空穴传输层HTL的至少之一。
第二电极530可包含导电材料。第二电极530可包含与第一电极510不同的材料。例如，第二电极530可以是由诸如ITO和IZO之类的透明导电材料形成的透明电极。由此，在根据本发明示例性实施方式的显示设备中，从发光层520产生的光可通过第二电极530发射到外部。
与通过相应栅极线GL施加的栅极信号和通过相应数据线DL施加的数据信号对应的驱动电流可提供给每个发光元件500。例如，电连接至相应发光元件500的像素电路可设置在每个像素PA中。像素电路可根据栅极信号和数据信号控制相应发光元件500的操作。例如，像素电路包括第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400。
第一薄膜晶体管200可包括：第一半导体图案210、第一栅极230、第一源极250和第一漏极260。第二薄膜晶体管300可包括第二半导体图案310、第二栅极330、第二源极350和第二漏极360。存储电容器400可包括第一存储电极410、第二存储电极420和第三存储电极430。
第一缓冲层110可设置在基板100与每个像素PA的像素电路之间。第一缓冲层110可防止基板100在形成像素电路的工艺期间的污染。例如，第一缓冲层110可形成在基板100与每个像素PA的第一半导体图案210之间。第一缓冲层110可包含绝缘材料。例如，第一缓冲层110可包含基于硅氧化物(SiOx)的材料和/或基于硅氮化物(SiNx)的材料。第一缓冲层110可具有多层结构。例如，第一缓冲层110可包括第一缓冲下层111和第一缓冲上层112。
参照图3，第一缓冲层110的第一缓冲下层111可形成在基板100上。第一缓冲上层112可形成在第一缓冲下层111上。第一缓冲下层111可通过包括由基于硅氮化物(SiNx)的材料形成的层和由基于硅氧化物(SiOx)的材料形成的层的多层结构来形成。第一缓冲下层111可通过交替堆叠硅氧化物(SiOx)层和硅氮化物(SiNx)层的多层结构来形成。例如，第一缓冲下层111可通过依次堆叠硅氧化物(SiOx)层和硅氮化物(SiNx)层的多层结构来形成。
第一缓冲上层112可通过由基于硅氧化物(SiOx)的材料形成的单层来形成。例如，第一缓冲上层112可通过由二氧化硅(SiO2)形成的单层来形成。
第一半导体图案210可设置在第一缓冲上层112上。第一半导体图案210可包含半导体材料。例如，第一半导体图案210可包含作为多晶硅半导体材料的多晶硅(poly-Si)。例如，第一半导体图案210可包含低温多晶硅(LTPS)。
第一半导体图案210可包括第一源极区域210S、第一漏极区域210D以及第一沟道区域210C。第一沟道区域210C可设置在第一源极区域210S和第一漏极区域210D之间。第一沟道区域210C相比第一源极区域210S和第一漏极区域210D可具有相对更低的导电率。例如，第一源极区域210S和第一漏极区域210D的每一个相比第一沟道区域210C可具有更大的导电杂质含量。
第一栅极绝缘膜120可设置在第一半导体图案210上。第一栅极绝缘膜120可延伸超出第一半导体图案210。第一栅极绝缘膜120可包含绝缘材料。例如，第一栅极绝缘膜120可包含基于硅氧化物(SiOx)的材料。基于硅氧化物(SiOx)的材料可包含二氧化硅(SiO2)。但是，本发明不限于此，第一栅极绝缘膜120可包含基于硅氮化物(SiNx)的材料。可选择地，第一栅极绝缘膜120可通过包括基于硅氮化物(SiNx)的材料层和基于硅氧化物(SiOx)的材料层的多层结构来形成。
第一薄膜晶体管200的第一栅极230和存储电容器400的第一存储电极410可设置在第一栅极绝缘膜120上。例如，第一栅极230可与第一半导体图案210的第一沟道区域210C交叠。第一栅极230可通过第一栅极绝缘膜120与第一半导体图案210绝缘。
第一存储电极410和第一栅极230可包含导电材料。例如，第一栅极230可包含诸如铝(Al)、铬(Cr)、铜(Cu)、钛(Ti)、钼(Mo)、钨(W)或其合金之类的金属。第一存储电极410和第一栅极230的每一个可通过由金属或合金材料形成的单层或其多层构成。第一存储电极410和第一栅极230可由相同的材料形成，并且可设置在相同层上。
第一层间绝缘膜130可设置在第一存储电极410、第一栅极绝缘膜120和第一栅极230上。第一层间绝缘膜130可沿着第一栅极绝缘膜120延伸。第一层间绝缘膜130可包含绝缘材料。第一层间绝缘膜130可包含与第一栅极绝缘膜120不同的材料。例如，第一栅极绝缘膜120可包括基于硅氧化物(SiOx)的材料，第一层间绝缘膜130可包括基于硅氮化物(SiNx)的材料。但是，本发明不限于此，第一层间绝缘膜130可通过包括基于硅氮化物(SiNx)的材料层和基于硅氧化物(SiOx)的材料层的多层结构来形成。
第二存储电极420和金属图案450可形成在第一层间绝缘膜130上。在第一层间绝缘膜130插入在第二存储电极420和第一存储电极410的条件下，第二存储电极420可与第一存储电极410交叠。金属图案450和第二存储电极420可包含诸如铝(Al)、铬(Cr)、钼(Mo)、钨(W)、铜(Cu)或其合金之类的金属。金属图案450和第二存储电极420的每一个可通过由金属或合金材料形成的单层或其多层构成。金属图案450和第二存储电极420可包含与第一存储电极410相同的材料。
如图3所示，当在剖面图中看时，金属图案450和第二存储电极420可形成为彼此间隔开。但是，本发明不限于此，金属图案450和第二存储电极420可形成为具有一体结构，其中金属图案450和第二存储电极420彼此连接。
第二缓冲层140可形成在第一层间绝缘膜130、金属图案450和第二存储电极420上。第二缓冲层140可通过由基于硅氮化物(SiNx)的材料和基于硅氧化物(SiOx)的材料构成的多层结构来形成。第二缓冲层140可通过交替堆叠有硅氧化物(SiOx)层和硅氮化物(SiNx)层的多层结构来形成。第二缓冲层140的与第二薄膜晶体管300的第二半导体图案310接触的最上层可以是硅氧化物(SiOx)层。但是，本发明不限于此，第二缓冲层140可通过由硅氮化物(SiNx)或硅氧化物(SiOx)形成的单层来形成。
参照图3，第二薄膜晶体管300的第二半导体图案310可形成在第二缓冲层140上。第二半导体图案310可与金属图案450交叠。第二半导体图案310可包含与第一半导体图案210不同的材料。第二半导体图案310可包含氧化物半导体。例如，第二半导体图案310可包含基于IZO(InZnO)的氧化物半导体材料、基于IGO(InGaO)的氧化物半导体材料、基于ITO(InSnO)的氧化物半导体材料、基于IGZO(InGaZnO)的氧化物半导体材料、基于IGZTO(InGaZnSnO)的氧化物半导体材料、基于ITZO(InSnZnO)的氧化物半导体材料、基于IGTO(InGaSnO)的氧化物半导体材料、基于GO(GaO)的氧化物半导体材料、基于GZTO(GaZnSnO)的氧化物半导体材料和基于GZO(GaZnO)的氧化物半导体材料的至少之一。但是，本发明不限于此，第二半导体图案310可由本领域已知的其他氧化物半导体材料形成。第二半导体图案310可包括第二源极区域310S、第二漏极区域310D和第二沟道区域310C。第二沟道区域310C可设置在第二源极区域310S和第二漏极区域310D之间。第二源极区域310S的电阻和第二漏极区域310D的电阻可低于第二沟道区域310C的电阻。例如，第二源极区域310S和第二漏极区域310D的每一个可以是导电化(conductorized)区域。第二沟道区域310C可以是未被导电化的区域。第二半导体图案310的第二沟道区域310C可与金属图案450交叠。
第二栅极绝缘膜150可设置在第二缓冲层140和第二半导体图案310上。第二栅极绝缘膜150可包含绝缘材料。例如，第二栅极绝缘膜150可包含硅氧化物(SiOx)材料和硅氮化物(SiNx)材料的至少之一。第二栅极绝缘膜150可具有单层结构或多层结构。
第二薄膜晶体管300的第二栅极330可设置在第二栅极绝缘膜150上。在第二栅极绝缘膜150插入在第二栅极330和第二沟道区域310C之间的条件下，第二栅极330可与第二半导体图案310的第二沟道区域310C交叠。第二栅极330可包含导电材料。例如，第二栅极330可包含诸如铝(Al)、铬(Cr)、铜(Cu)、钛(Ti)、钼(Mo)、钨(W)或其合金之类的金属。第二栅极330可通过单层或多层形成。例如，第二栅极330可通过包括钼(Mo)的金属层和钛(Ti)的金属层的多层来形成。当在剖面图中看时，钛(Ti)的金属层的宽度可大于钼(Mo)的金属层的宽度。
第二层间绝缘膜160可设置在第二栅极绝缘膜150和第二栅极330上。第二层间绝缘膜160可包含绝缘材料。第二层间绝缘膜160可通过由硅氧化物(SiOx)材料或硅氮化物(SiNx)材料形成的单层或其多层构成。例如，第二层间绝缘膜160可通过包括硅氧化物(SiOx)层和硅氮化物(SiNx)层的多层来形成。
可通过蚀刻第二层间绝缘膜160、第二栅极绝缘膜150、第二缓冲层140、第一层间绝缘膜130和第一栅极绝缘膜120来形成接触孔，以暴露第一薄膜晶体管200的第一半导体图案210。例如，第一半导体图案210的第一源极区域210S和第一漏极区域210D可分别通过接触孔暴露。可通过蚀刻第二层间绝缘膜160和第二栅极绝缘膜150来形成接触孔，以暴露第二薄膜晶体管300的第二半导体图案310。因此，第二半导体图案310的第二源极区域310S和第二漏极区域310D可分别通过接触孔暴露。
可通过蚀刻第二层间绝缘膜160、第二栅极绝缘膜150和第二缓冲层140形成接触孔，以暴露存储电容器400的第二存储电极420。由此，存储电容器400的第二存储电极420可通过接触孔暴露。
在第二层间绝缘膜160上，可设置第二薄膜晶体管300的第二源极350和第二漏极360、第一薄膜晶体管200的第一源极250和第一漏极260、以及存储电容器400的第三存储电极430。
通过形成在第二层间绝缘膜160、第二栅极绝缘膜150、第二缓冲层140、第一层间绝缘膜130和第一栅极绝缘膜120中的接触孔，第二薄膜晶体管300的第二源极350和第二漏极360可分别连接至第二半导体图案310的第二源极区域310S和第二漏极区域310D。
通过形成在第二层间绝缘膜160和第二栅极绝缘膜150中的接触孔，第一薄膜晶体管200的第一源极250和第一漏极260可分别连接至第一半导体图案210的第一源极区域210S和第一漏极区域210D。
通过形成在第二层间绝缘膜160、第二栅极绝缘膜150和第二缓冲层140中的接触孔，存储电容器400的第三存储电极430可连接至第二存储电极420。
第二源极350、第二漏极360、第一源极250、第一漏极260和第三存储电极430可由相同的材料形成，并且可设置在相同层上。第二源极350、第二漏极360、第一源极250、第一漏极260和第三存储电极430可通过由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金的至少之一形成的单层或多层来形成。例如，第二源极350、第二漏极360、第一源极250、第一漏极260和第三存储电极430的每一个可形成为具有三层结构。例如，第二源极350、第二漏极360、第一源极250、第一漏极260和第三存储电极430的每一个可具有如下结构：包括钛(Ti)金属层的中间层插入在作为铝(Al)金属层的下层和上层之间。
第三存储电极430可电连接至第二薄膜晶体管300的第二漏极360。例如，第三存储电极430可形成为具有与第二薄膜晶体管300的第二漏极360集成为一体的结构，从而将第三存储电极430和第二漏极360彼此连接。
钝化层170的第一钝化层171可形成在第二源极350、第二漏极360、第一源极250、第一漏极260和第三存储电极430上。
在第一钝化层171中可形成用于暴露第一薄膜晶体管200的第一漏极260的接触孔。但是，本发明不限于此，在第一钝化层171中可形成用于暴露第一薄膜晶体管200的第一源极250的接触孔。在第一钝化层171中可形成用于暴露第二薄膜晶体管300的第二漏极360或第二源极350的接触孔。第一钝化层171可由无机材料或有机材料形成。例如，第一钝化层171可包含诸如基于硅氧化物(SiOx)的材料和基于硅氮化物(SiNx)的材料之类的无机材料。例如，第一钝化层171可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料形成。
辅助电极600可形成在第一钝化层171上。辅助电极600可连接至通过第一钝化层171中的接触孔而暴露的第一薄膜晶体管200的第一漏极260。但是，本发明不限于此，辅助电极600可通过第一钝化层171中的接触孔而连接至第二薄膜晶体管300的第二漏极360或第二源极350。辅助电极600可通过由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金的至少之一形成的单层或多层来形成。辅助电极600可包括与第二漏极360相同的材料。
第二钝化层172可形成在第一钝化层171和辅助电极600上。在第二钝化层172中可形成用于暴露辅助电极600的接触孔。第二钝化层172可消除由于每个像素PA的像素电路而带来的厚度差。例如，第二钝化层172的朝向每个像素PA的发光元件500的上层可以是平坦表面。第二钝化层172可包含有机绝缘材料。例如，第二钝化层172可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料形成。第二钝化层172可包含与第一钝化层171不同的材料。
每个像素PA的发光元件500可电连接至相应像素PA的第一薄膜晶体管。例如，每个像素PA的第一电极可通过穿透第二钝化层172而连接至辅助电极600，辅助电极600可通过穿透第一钝化层171而连接至第一薄膜晶体管200的第一漏极260。由此，每个像素PA的第一电极510可电连接至第一薄膜晶体管200。与发光元件500的第一电极510连接的第一薄膜晶体管200可以是用于向发光元件500提供驱动电流的驱动薄膜晶体管。但是，本发明不限于此，发光元件500的第一电极510可连接至第二薄膜晶体管300。在这种情形下，连接至第一电极510的第二薄膜晶体管300可成为用于向发光元件500提供驱动电流的驱动薄膜晶体管。
第一电极510可形成为具有包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜可由诸如氧化铟锡(ITO)和氧化铟锌(IZO)之类的具有相对较大功函数值的材料形成。不透明导电膜可由包括铝(Al)、银(Ag)、铜(Cu)、铅(Pb)、钼(Mo)、钛(Ti)或其合金的单层或多层形成。例如，第一电极510可具有依次堆叠透明导电膜、不透明导电膜和透明导电膜的结构。但是，本发明不限于此，第一电极510可具有可依次形成透明导电膜和不透明导电膜的结构。
根据本发明示例性实施方式的显示设备可以是第一电极510为阳极的顶发光显示设备。但是，本发明不限于此。例如，根据本发明示例性实施方式的显示设备可以是位于钝化层170上的第一电极510为阴极的底发光显示设备。
每个像素PA的发光元件500可独立工作。例如，每个像素PA的第一电极510可与相邻像素PA的第一电极510绝缘。每个第一电极510的边缘可由堤层180覆盖。堤层180可以设置在第二钝化层172上。每个像素PA的发光层520和第二电极530可堆叠在通过堤层180暴露的第一电极510上。堤层180可包含绝缘材料。例如，堤层180可包含有机绝缘材料。堤层180可包含与第二钝化层172不同的材料。堤层180可限定显示设备的发光区。例如，堤层180可称为“像素限定膜”。间隔件190可设置在堤层180上。
每个像素PA的发光层520的至少一部分可延伸到堤层180上。例如，每个像素PA的第一中间层521和第二中间层523可连接至相邻像素PA的第一中间层521和第二中间层523。每个像素PA的发光材料层522可与相邻像素PA的发光材料层522间隔开。每个像素PA的第二电极530可延伸到堤层180上。例如，每个像素PA的第二电极530可连接至相邻像素PA的第二电极530。
用于防止湿气渗透的封装元件可设置在第二电极530上。封装元件可包括第一封装层、第二封装层和第三封装层。第二封装层可包括与第一封装层和第三封装层不同的材料。例如，第一封装层和第三封装层的每一个可以是由无机绝缘材料形成的无机绝缘膜，第二封装层可以是由有机绝缘材料形成的有机绝缘膜。封装元件的第一封装层可设置在第二电极530上。第二封装层可设置在第一封装层上。第三封装层可设置在第二封装层上。
封装元件的第一封装层和第三封装层可由诸如硅氮化物(SiNx)和硅氧化物(SiOx)之类的无机材料形成。封装元件的第二封装层可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂之类的有机材料形成。
在根据本发明示例性实施方式的显示设备中，第一薄膜晶体管200可用作驱动晶体管。由此，发光元件500的第一电极510可连接至第一薄膜晶体管200，但本发明不限于此。例如，发光元件500的第一电极510可连接至第二薄膜晶体管300，第二薄膜晶体管300可用作驱动晶体管。
参照图4A，基板孔CH可形成在基板100的显示区中。基板孔CH可穿透基板100。基板孔CH可设置在显示区中的像素PA之间。由此，基板孔CH可形成在显示区中。例如，基板孔CH可形成在发光元件500之间。基板100可包括具有形成有基板孔CH的区域的孔外围区HA。发光元件500可设置在孔外围区HA的外部。栅极线GL和数据线DL可沿着孔外围区HA中的基板孔CH的边缘绕过(bypass)基板孔CH。
孔外围区HA可包括形成有基板孔CH的渗透区CA和围绕渗透区CA的隔离区SA。例如，隔离区SA可设置在渗透区CA和像素PA之间。
至少一个隔离结构700可设置在隔离区SA中。隔离结构700可包括底切结构。
参照图4B，隔离结构700可包括第一隔离层711、第二隔离层712和第三隔离层713。第一隔离层711可形成在第一缓冲层110的第一缓冲下层111上。例如，第一隔离层711可由与第一缓冲层110的第一缓冲上层112相同的材料形成，并且可形成在与第一缓冲上层112相同的层上。第一隔离层711可具有与第一缓冲上层112相同的堆叠结构。第一隔离层711的下表面可接触第一缓冲下层的上表面。第一隔离层711的厚度可与第一缓冲上层112的厚度相同。
第二隔离层712可设置在第一隔离层711上。第二隔离层712可由与第一栅极绝缘膜120相同的材料形成，并且可形成在与第一栅极绝缘膜120相同的层上。第二隔离层712的厚度可与第一栅极绝缘膜120的厚度相同。第二隔离层712可具有与第一栅极绝缘膜120相同的堆叠结构。第三隔离层713可设置在第二隔离层712上。第二隔离层712可设置在第三隔离层713和第一隔离层711之间。第三隔离层713可由与第一薄膜晶体管200的第一栅极230相同的材料形成，并且可形成在与第一栅极230相同的层上。第三隔离层713可具有与第一栅极230相同的堆叠结构。例如，第一隔离层711和第二隔离层712的每一个可包括绝缘材料层，第三隔离层713可包括金属材料层。
第三隔离层713可具有比第一隔离层711和第三隔离层712的每一个大的厚度。例如，第三隔离层713的下表面可具有比第二隔离层712的上表面大的长度。第三隔离层713的端部可从第二隔离层712的侧表面突出，从而使第三隔离层713的两端不会与第二隔离层712交叠。由此，隔离结构700可具有底切结构。在根据本发明示例性实施方式的显示设备中，沉积在隔离区SA中的发光层520和第二电极530可通过隔离结构700被完全分离。例如，如图4B所示，发光层520的第一中间层512和第二中间层523以及第二电极530可通过隔离结构700分离。因此，在根据本发明示例性实施方式的显示设备中，可通过隔离结构700阻挡外部湿气经由发光层520的渗透。第二电极530可通过每个隔离结构700的底切结构而分离。
隔离结构700可利用形成薄膜晶体管和绝缘材料层的工艺来形成。例如，隔离结构700的形成可包括：在隔离区SA上形成第一缓冲层110和第一栅极绝缘膜120的步骤；由与第一栅极230相同的金属材料形成第三隔离层713的步骤；在第三隔离层713和第一栅极绝缘膜120上沉积第一层间绝缘膜130、第二缓冲层140、第二栅极绝缘膜150和第二层间绝缘膜160的步骤；以及利用蚀刻工艺形成第一隔离层711和第二隔离层712的步骤。例如，蚀刻工艺可包括：将堆叠在第三隔离层713上的第一层间绝缘膜130、第二缓冲层140、第二栅极绝缘膜150和第二层间绝缘膜160图案化以暴露第三隔离层713的工艺；以及去除通过第三隔离层712暴露的一部分第一缓冲上层112和一部分第一栅极绝缘膜120的工艺。与第三隔离层713交叠的一部分第一缓冲上层112可成为第一隔离层711。与第三隔离层713交叠的一部分第一栅极绝缘膜120可成为第二隔离层712。
第一隔离层711可通过第一缓冲上层112的蚀刻工艺形成在隔离区SA上。第一隔离层711在隔离区SA上可具有与第一缓冲上层112相同的堆叠结构，并且可由与第一缓冲上层112相同的材料形成。例如，第一隔离层711可包含基于硅氧化物(SiOx)的材料。第二隔离层712可通过第一栅极绝缘膜120的蚀刻工艺形成在隔离区SA上。第二隔离层712可具有与第一栅极绝缘膜120相同的堆叠结构，并且可由与第一栅极绝缘膜120相同的材料形成。由此，在根据本发明示例性实施方式的显示设备中，可不用添加任何层来形成隔离结构700，可将用于形成显示设备的工艺效率的退化最小化。
第二层间绝缘膜160、第二栅极绝缘膜150、第二缓冲层140、第一层间绝缘膜130、第一栅极绝缘膜120以及第一缓冲层110的第一缓冲上层112可包含用于通过蚀刻工艺暴露位于隔离区SA上的第一缓冲下层111的开口OP。隔离结构700可设置在通过开口OP暴露的第一缓冲下层111上。作为隔离结构700的最上层的第三隔离层713可由金属材料形成，位于隔离结构700的最上层，即第三隔离层713与第一缓冲下层111之间的第一隔离层711和第二隔离层712可由绝缘材料形成。
发光层520和第二电极530可设置在作为隔离结构700的最上层的第三隔离层713上。例如，发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置在第三隔离层713上。第一中间层521可接触第三隔离层713的上表面。
通过开口OP暴露的位于第一缓冲下层111上的发光层520和第二电极530可与隔离结构700间隔开。如图4B所示，在通过开口OP暴露的第一缓冲下层111上的发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置为：与隔离结构700的第一隔离层711间隔开。第一中间层521、第二中间层523和第二电极530可设置为与第一隔离层711的两个侧表面相对。第一中间层521、第二中间层523和第二电极530可设置为与第一隔离层711的两个侧表面间隔开。在通过开口OP暴露的第一缓冲下层111上的发光层520的第一中间层521可接触第一缓冲下层111的上表面。发光层520的第一中间层521可设置在位于隔离区SA中的第二层间绝缘膜160上。隔离区SA中的第一中间层521可接触第二层间绝缘膜160的上表面。
孔外围区HA可包括设置在隔离区SA的外部的阻挡区(barrier area)。隔离区SA可设置在渗透区CA和阻挡区之间。至少一个坝部(dam)可设置在阻挡区中。
因此，在根据本发明示例性实施方式的显示设备中，隔离区SA可设置在形成有基板孔CH的渗透区CA与像素PA之间，至少一个隔离结构700可设置在隔离区SA中，并且每个隔离结构700可包括至少一个底切结构。从第三隔离层713的下表面到第一缓冲下层111的上表面的距离可大于设置在每个像素PA中的发光层520和第二电极530的厚度之和。例如，第一隔离层711和第二隔离层712的厚度之和可大于第一中间层521、第二中间层523和第二电极530的厚度之和。由此，在根据本发明示例性实施方式的显示设备中，可确保发光层520被隔离结构700分离。例如，在根据本发明示例性实施方式的显示设备中，可有效防止由于经由基板孔CH渗透的外部湿气而对发光元件500造成的损坏。并且，根据本发明示例性实施方式的显示设备可利用形成每个像素PA的像素电路和发光元件500的工艺来形成隔离结构700。因此，在根据本发明示例性实施方式的显示设备中，可防止由于隔离结构700的形成工艺而导致的工艺效率的退化。
图5A是示出在根据本发明另一示例性实施方式的显示设备中，基板孔的剖面的视图。图5B是图5A中的区域P2的放大图。将参照图3、4A和4B给出下文描述，并且将省略或简要给出重复的描述。例如，图5A和5B中的基板100、第一缓冲层110、第一栅极绝缘膜120、第一层间绝缘膜130、第二缓冲层140、第二栅极绝缘膜150、第二层间绝缘膜160、钝化层170、堤层180、间隔件190、发光元件500、辅助电极600、存储电容器400、基板孔CH、第一薄膜晶体管200以及第二薄膜晶体管300与图3、4A和4B中的那些相同。将省略或简要给出对与图3、4A和4B的那些构造基本相同的图5A和5B的构造的重复描述。
如图5B所示，在根据本发明另一示例性实施方式的显示设备中，隔离结构700可进一步包括第四隔离层714。隔离结构700可包括第一隔离层711、第二隔离层712、第三隔离层713和第四隔离层714。第四隔离层714可由与第一缓冲层110的第一缓冲下层111相同的材料形成，并且可设置在与第一缓冲下层111相同的层上。第四隔离层714可具有与第一缓冲下层111相同的堆叠结构，并且可具有与第一缓冲下层111相同的厚度。因此，第四隔离层714可通过交替形成有基于硅氮化物(SiNx)的材料和基于硅氧化物(SiOx)的材料的多层结构来形成。第四隔离层714可设置在第一隔离层711和基板110之间。第一隔离层711、第二隔离层712和第四隔离层714的每一个的宽度可小于第三隔离层713的宽度。
在根据本发明另一示例性实施方式的显示设备中，沉积在隔离区SA中的第二电极530和发光层520可通过隔离结构700被完全分离。例如，如图5B所示，可通过隔离结构700来分离第二电极530、发光层520的第一中间层521和第二中间层523。因此，在根据本发明另一示例性实施方式的显示设备中，通过隔离结构700可防止外部湿气经由发光层520的渗透。通过每个隔离结构700的底切结构，可分离第二电极530、发光层520的第一中间层521和第二中间层523。
设置在隔离区SA中的第二层间绝缘膜160、第二栅极绝缘膜150、第二缓冲层140、第一层间绝缘膜130、第一栅极绝缘膜120和第一缓冲层110可包括经由蚀刻工艺形成的开口OP，用以暴露基板100。隔离结构700可设置在经由开口OP暴露的基板100上。作为隔离结构700的最上层的第三隔离层713可由金属材料形成，而设置在隔离结构700的最上层，即第三隔离层713与基板100之间的第一隔离层711、第二隔离层712和第四隔离层714可由绝缘材料形成。
发光层520和第二电极530可设置在作为隔离结构700的最上层的第三隔离层713上。例如，发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置在第三隔离层713上。第一中间层521可接触第三隔离层713的上表面。
发光层520和第二电极530可设置在经由开口OP暴露的基板100上，并且可与隔离结构700间隔开。如图4B所示，位于经由开口OP暴露的基板100上的发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置为与隔离结构700的第四隔离层714间隔开。第一中间层521、第二中间层523和第二电极530可设置为面对第四隔离层714的相对侧表面。此外，第一中间层521、第二中间层523和第二电极530可设置为与第一隔离层711的相对侧表面间隔开。此外，位于经由开口OP暴露的基板100上的发光层520的第一中间层521可接触基板100的上表面。发光层520的第一中间层521可设置在位于隔离区SA中的第二层间绝缘膜160上。此外，设置在隔离区SA中的第一中间层521可接触第二层间绝缘膜160的上表面。
结果，在根据本发明另一示例性实施方式的显示设备中，至少一个隔离结构700可设置在位于形成有基板孔CH的渗透区CA与像素PA之间的隔离区SA中，并且每个隔离结构700可包括至少一个底切结构。此外，从第三隔离层713的下表面到基板100的上表面的距离可大于位于每个像素PA中的发光层520和第二电极530的厚度之和。例如，第一、第二和第四隔离层711、712和714的厚度之和可大于第一中间层521和第二中间层523以及第二电极530的厚度之和。因此，在根据本发明另一示例性实施方式的显示设备中，可确保发光层520通过隔离结构700而分离。例如，在根据本发明另一示例性实施方式的显示设备中，可有效防止由于经由基板孔CH渗透的外部湿气而对发光元件500造成的损坏。此外，在根据本发明另一示例性实施方式的显示设备中，可利用每个像素PA的像素电路和发光元件500的形成工艺来形成隔离结构700。由此，在根据本发明另一示例性实施方式的显示设备中，可避免由于隔离结构的形成工艺而导致工艺效率的退化。
图6是示出在根据本发明另一示例性实施方式的显示设备中，像素的剖面的图。图7A是示出在根据本发明另一示例性实施方式的显示设备中，基板孔的剖面的图。图7B是图7A中的区域P3的放大图。将参照图3、4A和4B给出下文描述，并且将省略或简要给出重复的描述。例如，图6、7A和7B中的基板100、第一缓冲层110、第一栅极绝缘膜120、第一层间绝缘膜130、第二层间绝缘膜160、钝化层170、堤层180、间隔件190、发光元件500、辅助电极600、基板孔CH以及隔离结构700与图3、4A和4B中的那些相同。因此将省略或简要给出对与图3、4A和4B的那些构造基本相同的图6、7A和7B的构造的重复描述。
参照图6，根据本发明另一示例性实施方式的显示设备可包括：基板100、第一缓冲层110、第一栅极绝缘膜120、第一层间绝缘膜130、第二层间绝缘膜160、钝化层170、堤层180、间隔件190、发光元件500、辅助电极600、存储电容器400、第一薄膜晶体管200、基板孔CH以及隔离结构700
基板100可包括由栅极线GL和数据线DL限定的像素PA。发光元件500可设置在每个像素PA处。在每个像素PA中，可设置与相应发光元件500电连接的像素电路。每个像素PA的像素电路可根据栅极信号和数据信号来控制相应发光元件500的操作。例如，像素电路可包括第一薄膜晶体管200和存储电容器400。
同时，第一薄膜晶体管200可包括第一半导体图案210、第一栅极230、第一源极250和第一漏极260。此外，存储电容器400可包括第一存储电极410、第二存储电极420和第三存储电极430。第一半导体图案210可设置在第一缓冲层110上。第一半导体图案210可包含半导体材料。例如，第一半导体团210可包含作为多晶硅半导体材料的多晶硅(poly-Si)。例如，第一半导体团210可包含低温多晶硅(LTPS)。。
第一栅极绝缘膜120可设置在第一半导体图案210上。第一薄膜晶体管200的第一栅极230和存储电容器400的第一存储电极410可设置在第一栅极绝缘膜120上。第一存储电极410和第一栅极230可由相同材料形成，并且可设置在相同层上。
第一层间绝缘膜130可设置在第一存储电极410、第一栅极绝缘膜120以及第一栅极230上。第二存储电极420可形成在第一层间绝缘膜130上。
第二层间绝缘膜160可形成在第一层间绝缘膜130和第二存储电极420上。
通过蚀刻第二层间绝缘膜160、第一层间绝缘膜130和第一栅极绝缘膜120，可形成用于暴露第一薄膜晶体管200的第一半导体图案210的接触孔。因此，可形成接触孔用以在第一半导体图案210中分别暴露第一源极区域210S和第一漏极区域210D。
此外，通过蚀刻第二层间绝缘膜160，可形成用于暴露存储电容器400的第二存储电极420的接触孔。因此，可形成用于暴露存储电容器400的第二存储电极420的接触孔。
在第二层间绝缘膜160上，可设置第一薄膜晶体管200中的第一源极250和第一漏极260以及存储电容器400的第三存储电极430。
第一薄膜晶体管200中的第一源极250和第一漏极260可经由穿过第二层间绝缘膜160、第一层间绝缘膜130和第一栅极绝缘膜120形成的接触孔而分别连接至第一半导体图案210中的第一源极区域210S和第一漏极区域210D。
存储电容器400的第三存储电极430可经由穿过第二层间绝缘膜160形成的接触孔而连接至第二存储电极420。
第一源极250、第一漏极260和第三存储电极430可由相同材料形成，并且可设置在相同层上。
钝化层170的第一钝化层171可形成在第二层间绝缘膜160、第一源极250、第一漏极260和第三存储电极430上。可穿过第一钝化层171形成接触孔，以暴露第一薄膜晶体管200的第一漏极260。
辅助电极600可形成在第一钝化层171上。辅助电极600可连接至经由第一钝化层171的接触孔暴露的第一薄膜晶体管200的第一漏极260。第二钝化层172可形成在第一钝化层171和辅助电极600上。可穿过第二钝化层172形成接触孔，以暴露辅助电极600。第二钝化层172可消除由于每个像素PA的像素电路而形成的台阶。例如，第二钝化层172的朝向每个像素PA的发光元件500的上表面可以是平坦表面。
每个像素PA的发光元件500可电连接至像素PA的第一薄膜晶体管。
参照图7A，可在基板100的显示区中形成基板孔CH。基板孔CH可穿过基板100延伸。基板孔CH可设置在像素PA之间。因此，基板孔CH可形成在显示区中。例如，基板孔CH可形成在像素PA的发光元件500之间。基板100可包括具有形成有基板孔CH的区域的孔外围区HA。发光元件500可设置在孔外围区HA的外部。位于孔外围区HA中的栅极线GL和数据线DL可沿着基板孔CH的边缘绕过基板孔CH。
孔外围区HA可包括：形成有基板孔CH的渗透区CA；以及围绕渗透区CA的隔离区SA。例如，隔离区SA可设置在渗透区CA和像素PA之间。
至少一个隔离结构700可设置在隔离区SA中。隔离结构700可包括底切结构。
参照图7B，隔离结构700可包括第一隔离层711、第二隔离层712和第三隔离层713。第一隔离层711可形成在第一缓冲层110的第一缓冲下层111上。此外，第一隔离层711可由与第一缓冲层110的第一缓冲上层112相同的材料形成，并且可形成在与第一缓冲上层112相同的层上。此外，第一隔离层711可具有与第一缓冲上层112相同的堆叠结构。第一隔离层711的下表面可接触第一缓冲下层111的上表面。第一隔离层711的厚度可等于第一缓冲上层112的厚度。
此外，第二隔离层712可设置在第一隔离层711上。第二隔离层712可由与第一栅极绝缘膜120相同的材料形成，并且可形成在与第一栅极绝缘膜120相同的层上。此外，第二隔离层712的厚度可等于第一栅极绝缘膜120的厚度。此外，第二隔离层712可具有与第一栅极绝缘膜120相同的堆叠结构。同时，第三隔离层713可设置在第二隔离层712上。第二隔离层712可设置在第三隔离层713和第一隔离层711之间。此外，第三隔离层713可由与第一薄膜晶体管200的第一栅极230相同的材料形成，并且可形成在与第一栅极230相同的层上。此外，第三隔离层713可具有与第一栅极230相同的堆叠结构。由此，第一隔离层712和第二隔离层712的每一个可由绝缘材料层构成，而第三隔离层713可由金属材料层构成。
第三隔离层713的宽度可大于第一隔离层711和第二隔离层712的每一个的宽度。例如，第三隔离层713的下表面可具有比第二隔离层712的上表面更大的长度。第三隔离层713的相对两端可不与第二隔离层712交叠，并且可分别从第二隔离层712的两个相对侧表面突出。由此，隔离结构700可具有底切结构。在根据本发明另一示例性实施方式的显示设备中，沉积在隔离区SA中的第二电极530和发光层520可通过隔离结构700被完全分离。例如，如图7B所示，第二电极530及发光层520的第一中间层521和第二中间层523可通过隔离结构700分离。因此，在根据本发明示例性实施方式的显示设备中，外部湿气经由发光层520的渗透可通过隔离结构700防止。第二电极530可通过每个隔离结构700的底切结构来分离。
可利用形成薄膜晶体管和绝缘材料层的工艺形成隔离结构700。例如，为了形成隔离结构700，可在隔离区SA中形成第一缓冲层110和第一栅极绝缘膜120。此外，可形成由与第一栅极230相同的金属材料制成的第三隔离层713。随后，第一层间绝缘膜130和第二层间绝缘膜160沉积在第三隔离层713和第一栅极绝缘膜120上。之后，可利用蚀刻工艺形成第一隔离层711和第二隔离层712。例如，通过蚀刻工艺，沉积在第三隔离层713上的第一层间绝缘膜130和第二层间绝缘膜160可被图案化，以暴露第三隔离层713。之后，在与第三隔离层713交叠的同时位于限定在第三隔离层713下方的区域中的第一缓冲上层112和第一栅极绝缘膜120可被图案化，由此可形成为第一隔离层711和第二隔离层712。第一缓冲上层112可被图案化，由此可形成为第一隔离层711，而第一栅极绝缘膜120可被图案化，由此可形成为第二隔离层712。
通过形成在隔离区SA中的第一缓冲上层112的蚀刻工艺，可形成第一隔离层711。第一隔离层711可具有与形成在隔离区SA中的第一缓冲上层112相同的堆叠结构，并且可由与第一缓冲上层112相同的材料形成。例如，第一隔离层711可包含基于硅氧化物(SiOx)的材料。通过形成在隔离区SA中的第一栅极绝缘膜120的蚀刻工艺，可形成第二隔离层712。由此，第二隔离层712可具有与第一栅极绝缘膜120相同的堆叠结构，并且可由与第一栅极绝缘膜120相同的材料形成。因此，在根据本发明另一示例性实施方式的显示设备中，无需为了形成隔离结构700而添加隔离层，由此可将用于形成显示设备的工艺的效率退化最小化。
设置在隔离区SA中的第二层间绝缘膜160、第一层间绝缘膜130、第一栅极绝缘膜120和第一缓冲上层112可包括经由蚀刻工艺形成的开口OP，以暴露第一缓冲下层111。隔离结构700可设置在经由开口OP暴露的第一缓冲下层111上。作为隔离结构700的最上层的第三隔离层713可由金属材料形成，而位于隔离结构700的最上层，即第三隔离层713与第一缓冲下层111之间的第一隔离层711和第二隔离层712可由绝缘材料形成。
发光层520和第二电极530可设置在作为隔离结构700的最上层的第三隔离层713上。例如，发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置在第三隔离层713上。第一中间层521可接触第三隔离层713的上表面。
发光层520和第二电极530可设置在经由开口OP暴露的第一缓冲下层111上，并且可与隔离结构700间隔开。如图7B所示，设置在经由开口OP暴露的第一缓冲下层111上的发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置为与隔离结构700的第一隔离层711间隔开。第一中间层521、第二中间层523和第二电极530可设置为面对第一隔离层711的两个相对侧表面。此外，第一中间层521、第二中间层523和第二电极530可设置为与第一隔离层711的两个相对侧表面间隔开。此外，位于经由开口OP暴露的第一缓冲下层111上的发光层520的第一中间层521可接触第一缓冲下层111的上表面。发光层520的第一中间层521可设置在位于隔离区SA中的第二层间绝缘膜160上。此外，位于隔离区SA中的第一中间层521可接触第二层间绝缘膜160的上表面。
孔外围区HA可进一步包括设置在隔离区SA的外部的阻挡区。隔离区SA可设置在渗透区CA和阻挡区BA之间。至少一个坝部可设置在阻挡区BA中。
结果，在根据本发明另一示例性实施方式的显示设备中，至少一个隔离结构700可设置在位于形成有基板孔CH的渗透区CA与像素PA之间的隔离区SA中，每个隔离结构700可包括至少一个底切结构。此外，从第三隔离层713的下表面到第一缓冲下层111的上表面的距离可大于位于每个像素PA中的发光层520和第二电极530的厚度之和。例如，第一隔离层711和第二隔离层712的厚度之和可大于第一中间层521、第二中间层523和第二电极530的厚度之和。因此，在根据本发明另一示例性实施方式的显示设备中，可确保发光层520通过隔离结构700分离。例如，在根据本发明另一示例性实施方式的显示设备中，可有效防止由于经由基板孔CH渗透的外部湿气而对发光元件500造成的损坏。此外，在根据本发明另一示例性实施方式的显示设备中，可利用每个像素PA的像素电路和发光元件500的形成工艺来形成隔离结构700。由此，在根据本发明另一示例性实施方式的显示设备中，可避免由于隔离结构700的形成工艺而导致的工艺效率退化。
图8是示出在根据本发明另一示例性实施方式的显示设备中，隔离结构的剖面的图。将参照图6和7B给出下文描述，并且将省略或简要给出重复的描述。例如，图8中的基板100、第一缓冲层110、第一栅极绝缘膜120、第一层间绝缘膜130、第二层间绝缘膜160、钝化层170、堤层180、间隔件190、发光元件500、辅助电极600、存储电容器400、基板孔CH以及第一薄膜晶体管200与图6和7B中的那些相同。将省略或简要描述对与图6和7B的那些构造基本相同的图8的构造的重复描述。
如图8所示，在根据本发明另一示例性实施方式的显示设备中，隔离结构700可进一步包括第四隔离层714。隔离结构700可包括第一隔离层711、第二隔离层712、第三隔离层713以及第四隔离层714。第四隔离层714可由与第一缓冲层110的第一缓冲下层111相同的材料形成，并且可设置在与第一缓冲下层111相同的层上。第四隔离层714可具有与第一缓冲下层111相同的堆叠结构，并且可具有与第一缓冲下层111相同的厚度。因此，第四隔离层714可通过交替形成有基于硅氧化物(SiOx)的材料和基于硅氮化物(SiNx)的材料的多层结构来形成。第四隔离层714可设置在第一隔离层711和基板110之间。第一隔离层711、第二隔离层712和第四隔离层714的每一个的宽度可小于第三隔离层713的宽度。
在根据本发明另一示例性实施方式的显示设备中，沉积在隔离区SA中的第二电极530和发光层520可通过隔离结构700被完全分离。例如，如图8所示，第二电极530以及发光层520的第一中间层521和第二中间层523可通过隔离结构700被分离。因此，在根据本发明另一示例性实施方式的显示设备中，可通过隔离结构700防止外部湿气经由发光层520的渗透。第二电极530以及发光层520的第一中间层521和第二中间层523可通过每个隔离结构700的底切结构来分离。
设置在隔离区SA中的第二层间绝缘膜160、第一层间绝缘膜130、第一栅极绝缘膜120和第一缓冲层110可包括经由蚀刻工艺形成的开口OP，以暴露基板100。隔离结构700可设置在经由开口OP暴露的基板100上。作为隔离结构700的最上层的第三隔离层713可由金属材料形成，而设置在隔离结构700的最上层，即第三隔离层713与基板100之间的第一隔离层711、第二隔离层712和第四隔离层714可由绝缘材料形成。
发光层520和第二电极530可设置在作为隔离结构700的最上层的第三隔离层713上。例如，发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置在第三隔离层713上。第一中间层521可接触第三隔离层713的上表面。
发光层520和第二电极530可设置在经由开口OP暴露的基板100上，并且可与隔离结构700间隔开。如图8所示，设置在经由开口OP暴露的基板100上的发光层520的第一中间层521和第二中间层523以及发光元件500的第二电极530可设置为与隔离结构700的第四隔离层714间隔开。第一中间层521、第二中间层523和第二电极530可设置为面对第四隔离层714的两个相对侧表面。此外，第一中间层521、第二中间层523和第二电极530可设置为与第一隔离层711的两个相对侧表面间隔开。此外，设置在经由开口OP暴露的基板100上的发光层520的第一中间层521可接触基板100的上表面。发光层520的第一中间层521可设置在位于隔离区SA中的第二层间绝缘膜160上。此外，设置在隔离区SA中的第一中间层521可接触第二层间绝缘膜160的上表面。
结果，在根据本发明另一示例性实施方式的显示设备中，至少一个隔离结构700可设置在位于形成有基板孔CH的渗透区CA和像素PA之间的隔离区SA中，每个隔离结构700可包括至少一个底切结构。此外，从第三隔离层713的下表面到基板100的上表面的距离可大于设置在每个像素PA中的发光层520和第二电极530的厚度之和。例如，第一隔离层711、第二隔离层712和第四隔离层714的厚度之和可大于第一中间层521、第二中间层523和第二电极530的厚度之和。因此，在根据本发明另一示例性实施方式的显示设备中，可确保发光层520通过隔离结构700被分离。例如，在根据本发明另一示例性实施方式的显示设备中，可有效防止由于经由基板孔CH渗透的外部湿气而对发光元件500造成的损坏。此外，在根据本发明另一示例性实施方式的显示设备中，可利用每个像素PA的像素电路和发光元件500的形成工艺来形成隔离结构700。由此，在根据本发明另一示例性实施方式的显示设备中，可避免由于隔离结构700的形成工艺导致的工艺效率的退化。
根据本发明一个示例性实施方式的显示设备可包括：基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；第一缓冲层，所述第一缓冲层包括位于所述基板上的第一缓冲下层和位于所述第一缓冲下层上的第一缓冲上层；第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案包含多晶硅并且设置在所述第一缓冲上层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体图案、第二栅极、第二源极和第二漏极，其中所述第二半导体图案包括氧化物半导体，其中在所述第二栅极和所述第二半导体图案之间插入第二栅极绝缘膜的条件下，所述第二栅极与所述第二半导体图案交叠，其中所述第二源极和所述第二漏极连接至所述第二半导体图案；以及设置在所述基板的隔离区中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层与所述第一缓冲上层具有相同的堆叠结构；第二隔离层，所述第二隔离层与所述第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，所述第三隔离层与所述第一栅极具有相同的堆叠结构。
根据本发明的实施方式，所述第三隔离层可包含与所述第一栅极相同的金属材料，所述第一隔离层可包含与所述第一缓冲上层相同的绝缘材料，所述第二隔离层可包含与所述第一栅极绝缘膜相同的绝缘材料。
根据本发明的实施方式，所述第二隔离层可设置在所述第三隔离层和所述第一隔离层之间。
根据本发明的实施方式，所述显示设备还可包括连接至所述第一薄膜晶体管的发光元件。在这种情形下，所述发光元件可包括第一电极、设置在所述第一电极上的发光层以及设置在所述发光层上的第二电极。
根据本发明的实施方式，所述发光层可包括第一中间层、设置在所述第一中间层上的发光材料层以及设置在所述发光材料层上的第二中间层。
根据本发明的实施方式，所述第一中间层、所述第二中间层和所述第二电极可设置在所述隔离结构的第三隔离层上，并且所述第一中间层可接触所述第三隔离层的上表面。
根据本发明的实施方式，所述第三隔离层可具有比所述第一隔离层和所述第二隔离层的每一个更大的宽度。
根据本发明的实施方式，所述第三隔离层可以是所述隔离结构的最上层。
根据本发明的实施方式，所述隔离结构还可包括设置在所述第一隔离层和所述基板之间的第四隔离层。所述第四隔离层可包括与所述第一缓冲下层相同的堆叠结构和相同的绝缘材料。
根据本发明另一示例性实施方式的显示设备可包括：基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；第一缓冲层，所述第一缓冲层包括位于所述基板上的第一缓冲下层和位于所述第一缓冲下层上的第一缓冲上层；第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案设置在所述第一缓冲上层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；第一层间绝缘膜，所述第一层间绝缘膜设置在所述第一栅极上；第二层间绝缘膜，所述第二层间绝缘膜设置在所述第一层间绝缘膜上；穿过所述第二层间绝缘膜、所述第一层间绝缘膜、所述第一栅极绝缘膜和所述第一缓冲上层而延伸的开口，所述开口暴露位于所述隔离区中的第一缓冲下层；以及设置在所述开口中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层在与所述第一缓冲上层具有相同的堆叠结构的同时接触所述第一缓冲下层；第二隔离层，所述第二隔离层与所述第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，所述第三隔离层与所述第一栅极具有相同的堆叠结构。
根据本发明的实施方式，所述第三隔离层可具有比所述第一隔离层和所述第二隔离层的每一个更大的宽度。
根据本发明的实施方式，所述第三隔离层是所述隔离结构的最上层。
根据本发明的实施方式，所述显示设备还可包括连接至所述第一薄膜晶体管的发光元件。在这种情形下，所述发光元件可包括第一电极、设置在所述第一电极上的发光层以及设置在所述发光层上的第二电极。
根据本发明的实施方式，所述发光层可包括第一中间层、设置在所述第一中间层上的发光材料层以及设置在所述发光材料层上的第二中间层。
根据本发明的实施方式，所述第一中间层、所述第二中间层和所述第二电极可设置在所述隔离结构的第三隔离层上，并且所述第一中间层可接触所述第三隔离层的上表面。
根据本发明又一示例性实施方式的显示设备可包括：基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；设置在所述基板上的第一缓冲层；第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案设置在所述第一缓冲层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；第一层间绝缘膜，所述第一层间绝缘膜设置在所述第一栅极上；第二层间绝缘膜，所述第二层间绝缘膜设置在所述第一层间绝缘膜上；穿过所述第二层间绝缘膜、所述第一层间绝缘膜、所述第一栅极绝缘膜和所述第一缓冲层而延伸的开口，所述开口暴露位于所述隔离区中的基板；以及设置在所述开口中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层接触所述基板；位于所述第一隔离层上的第二隔离层；以及位于所述第二隔离层上的第三隔离层。
根据本发明的实施方式，所述第一隔离层可在具有与所述第一缓冲层相同的堆叠结构的同时包含与所述第一缓冲层相同的材料。所述第二隔离层可在具有与所述第一栅极绝缘膜相同的堆叠结构的同时包含与所述第一栅极绝缘膜相同的材料。所述第三隔离层可在具有与所述第一栅极相同的堆叠结构的同时包含与所述第一栅极相同的材料。
根据本发明的实施方式，所述第三隔离层可具有比所述第一隔离层和所述第二隔离层的每一个更大的宽度。
根据本发明的实施方式，所述第三隔离层可以是所述隔离结构的最上层。
根据本发明的实施方式，所述显示设备还可包括连接至所述第一薄膜晶体管的发光元件。在这种情形下，所述发光元件可包括第一电极、设置在所述第一电极上的发光层以及设置在所述发光层上的第二电极。
根据本发明的实施方式，所述发光层可包括第一中间层、设置在所述第一中间层上的发光材料层以及设置在所述发光材料层上的第二中间层。
根据本发明的实施方式，所述第一中间层、所述第二中间层和所述第二电极可设置在所述隔离结构的第三隔离层上，并且所述第一中间层可接触所述第三隔离层的上表面。
在根据本发明每个示例性实施方式的显示设备中，至少一个隔离结构可设置在所述基板孔和所述发光元件之间。每个发光元件可包括设置在第一电极和第二电极之间的发光层。每个隔离结构可包括至少一个底切结构。每个底切结构可具有比发光层的宽度更大的深度和更大的长度。因此，在根据本发明每个示例性实施方式的显示设备中，可通过隔离结构来阻挡外部湿气经由基板孔渗透的迁移路径。由此，在根据本发明每个示例性实施方式的显示设备中，可提高发光元件的寿命和可靠性。
本发明所属领域的普通技术人员能够认识到，在不改变实施方式的必要特征的条件下，在前述描述中进行各种修改和应用是可能的。因此，上述实施方式在所有方面都应理解为示例性的而非限制性的。此外，本发明的范围也应当由权利要求书而非上述具体描述来限定。从包含在本发明的范围内的等效构思得出的所有修改或替换也应当解释为落入本发明的范围内。

Claims (28)

1.一种显示设备：包括：
基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；
第一缓冲层，所述第一缓冲层包括位于所述基板上的第一缓冲下层和位于所述第一缓冲下层上的第一缓冲上层；
第一薄膜晶体管，所述第一薄膜晶体管位于所述第一缓冲上层上并且包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案包含多晶硅，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；
第二薄膜晶体管，所述第二薄膜晶体管包括第二半导体图案、第二栅极、第二源极和第二漏极，其中所述第二半导体图案包括氧化物半导体，其中在所述第二栅极和所述第二半导体图案之间插入第二栅极绝缘膜的条件下，所述第二栅极与所述第二半导体图案交叠，其中所述第二源极和所述第二漏极连接至所述第二半导体图案；以及
设置在所述基板的隔离区中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层与所述第一缓冲上层具有相同的堆叠结构；第二隔离层，所述第二隔离层与所述第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，所述第三隔离层与所述第一栅极具有相同的堆叠结构，
其中所述第三隔离层包括金属材料层，
其中所述第三隔离层具有比所述第一隔离层和所述第二隔离层的每一个更大的宽度。
2.根据权利要求1所述的显示设备，其中所述第三隔离层包含与所述第一栅极相同的金属材料，所述第一隔离层包含与所述第一缓冲上层相同的绝缘材料，所述第二隔离层包含与所述第一栅极绝缘膜相同的绝缘材料。
3.根据权利要求2所述的显示设备，其中所述第二隔离层设置在所述第三隔离层和所述第一隔离层之间。
4.根据权利要求3所述的显示设备，还包括连接至所述第一薄膜晶体管的发光元件，
其中所述发光元件包括第一电极、设置在所述第一电极上的发光层以及设置在所述发光层上的第二电极。
5.根据权利要求4所述的显示设备，其中所述发光层包括第一中间层、设置在所述第一中间层上的发光材料层以及设置在所述发光材料层上的第二中间层。
6.根据权利要求5所述的显示设备，其中所述第一中间层、所述第二中间层和所述第二电极设置在所述隔离结构的第三隔离层上，并且所述第一中间层接触所述第三隔离层的上表面。
7.根据权利要求1所述的显示设备，其中所述第三隔离层是所述隔离结构的最上层。
8.根据权利要求2所述的显示设备，其中:
所述隔离结构还包括设置在所述第一隔离层和所述基板之间的第四隔离层，
所述第四隔离层包括与所述第一缓冲下层相同的堆叠结构和相同的绝缘材料。
9.根据权利要求4所述的显示设备，其中从所述第三隔离层的下表面到所述第一缓冲下层的上表面的距离大于所述发光层和所述第二电极的厚度之和。
10.根据权利要求5所述的显示设备，其中所述隔离结构还包括设置在所述第一隔离层和所述基板之间的第四隔离层，其中所述第一隔离层、所述第二隔离层和所述第四隔离层的厚度之和大于所述第一中间层、所述第二中间层和所述第二电极的厚度之和。
11.根据权利要求5所述的显示设备，其中所述第一中间层、所述第二中间层以及所述第二电极通过所述隔离结构分离。
12.根据权利要求1所述的显示设备，其中所述隔离结构包括至少一个底切结构。
13.根据权利要求8所述的显示设备，其中所述第一隔离层、所述第二隔离层和所述第四隔离层的每一个的宽度小于所述第三隔离层的宽度。
14.一种显示设备，包括：
基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；
第一缓冲层，所述第一缓冲层包括位于所述基板上的第一缓冲下层和位于所述第一缓冲下层上的第一缓冲上层；
第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案设置在所述第一缓冲上层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；
第一层间绝缘膜，所述第一层间绝缘膜设置在所述第一栅极上；
第二层间绝缘膜，所述第二层间绝缘膜设置在所述第一层间绝缘膜上；
穿过所述第二层间绝缘膜、所述第一层间绝缘膜、所述第一栅极绝缘膜和所述第一缓冲上层而延伸的开口，所述开口暴露位于所述隔离区中的第一缓冲下层；以及
设置在所述开口中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层在与所述第一缓冲上层具有相同的堆叠结构的同时接触所述第一缓冲下层；第二隔离层，所述第二隔离层与所述第一栅极绝缘膜具有相同的堆叠结构；以及第三隔离层，所述第三隔离层与所述第一栅极具有相同的堆叠结构。
15.根据权利要求14所述的显示设备，其中所述第三隔离层具有比所述第一隔离层和所述第二隔离层的每一个更大的宽度。
16.根据权利要求15所述的显示设备，其中所述第三隔离层是所述隔离结构的最上层。
17.根据权利要求16所述的显示设备，还包括：
连接至所述第一薄膜晶体管的发光元件，
其中所述发光元件包括第一电极、设置在所述第一电极上的发光层以及设置在所述发光层上的第二电极。
18.根据权利要求17所述的显示设备，其中所述发光层包括第一中间层、设置在所述第一中间层上的发光材料层以及设置在所述发光材料层上的第二中间层。
19.根据权利要求18所述的显示设备，其中所述第一中间层、所述第二中间层和所述第二电极设置在所述隔离结构的第三隔离层上，并且所述第一中间层接触所述第三隔离层的上表面。
20.根据权利要求17所述的显示设备，其中从所述第三隔离层的下表面到所述第一缓冲下层的上表面的距离大于所述发光层和所述第二电极的厚度之和。
21.根据权利要求18所述的显示设备，其中所述第一中间层、所述第二中间层以及所述第二电极通过所述隔离结构分离。
22.根据权利要求14所述的显示设备，其中所述隔离结构包括至少一个底切结构。
23.一种显示设备，包括：
基板，所述基板包括具有基板孔的渗透区和围绕所述渗透区的隔离区；
设置在所述基板上的第一缓冲层；
第一薄膜晶体管，所述第一薄膜晶体管包括第一半导体图案、第一栅极、第一源极和第一漏极，其中所述第一半导体图案设置在所述第一缓冲层上，其中在所述第一栅极和所述第一半导体图案之间插入第一栅极绝缘膜的条件下，所述第一栅极与所述第一半导体图案交叠，其中所述第一源极和所述第一漏极连接至所述第一半导体图案；
第一层间绝缘膜，所述第一层间绝缘膜设置在所述第一栅极上；
第二层间绝缘膜，所述第二层间绝缘膜设置在所述第一层间绝缘膜上；
穿过所述第二层间绝缘膜、所述第一层间绝缘膜、所述第一栅极绝缘膜和所述第一缓冲层而延伸的开口，所述开口暴露位于所述隔离区中的基板；以及
设置在所述开口中的隔离结构，所述隔离结构包括：第一隔离层，所述第一隔离层接触所述基板；位于所述第一隔离层上的第二隔离层；以及位于所述第二隔离层上的第三隔离层，
其中所述第三隔离层包括金属材料层，
其中所述第三隔离层具有比所述第一隔离层和所述第二隔离层的每一个更大的宽度。
24.根据权利要求23所述的显示设备，其中：
所述第一隔离层在具有与所述第一缓冲层相同的堆叠结构的同时包含与所述第一缓冲层相同的材料；
所述第二隔离层在具有与所述第一栅极绝缘膜相同的堆叠结构的同时包含与所述第一栅极绝缘膜相同的材料；
所述第三隔离层在具有与所述第一栅极相同的堆叠结构的同时包含与所述第一栅极相同的材料。
25.根据权利要求24所述的显示设备，其中所述第三隔离层是所述隔离结构的最上层。
26.根据权利要求25所述的显示设备，还包括：
连接至所述第一薄膜晶体管的发光元件，
其中所述发光元件包括第一电极、设置在所述第一电极上的发光层以及设置在所述发光层上的第二电极。
27.根据权利要求26所述的显示设备，其中所述发光层包括第一中间层、设置在所述第一中间层上的发光材料层以及设置在所述发光材料层上的第二中间层。
28.根据权利要求27所述的显示设备，其中所述第一中间层、所述第二中间层和所述第二电极设置在所述隔离结构的第三隔离层上，并且所述第一中间层接触所述第三隔离层的上表面。
CN202011439389.1A 2019-12-31 2020-12-07 具有基板孔的显示设备 Active CN113130555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410621458.2A CN118660510A (zh) 2019-12-31 2020-12-07 具有基板孔的显示设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190180056A KR20210086252A (ko) 2019-12-31 2019-12-31 기판 홀을 포함하는 표시 장치
KR10-2019-0180056 2019-12-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410621458.2A Division CN118660510A (zh) 2019-12-31 2020-12-07 具有基板孔的显示设备

Publications (2)

Publication Number Publication Date
CN113130555A CN113130555A (zh) 2021-07-16
CN113130555B true CN113130555B (zh) 2024-06-07

Family

ID=76547481

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011439389.1A Active CN113130555B (zh) 2019-12-31 2020-12-07 具有基板孔的显示设备
CN202410621458.2A Pending CN118660510A (zh) 2019-12-31 2020-12-07 具有基板孔的显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410621458.2A Pending CN118660510A (zh) 2019-12-31 2020-12-07 具有基板孔的显示设备

Country Status (3)

Country Link
US (2) US11901398B2 (zh)
KR (1) KR20210086252A (zh)
CN (2) CN113130555B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887523A (zh) * 2015-11-20 2017-06-23 三星显示有限公司 有机发光显示器及其制造方法
CN107240596A (zh) * 2016-03-29 2017-10-10 三星显示有限公司 显示设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102552272B1 (ko) * 2015-11-20 2023-07-07 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180076429A (ko) * 2016-12-27 2018-07-06 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
US11101338B2 (en) * 2018-01-11 2021-08-24 Applied Materials, Inc. Thin film transistor with small storage capacitor with metal oxide switch
KR20200099231A (ko) * 2019-02-13 2020-08-24 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887523A (zh) * 2015-11-20 2017-06-23 三星显示有限公司 有机发光显示器及其制造方法
CN107240596A (zh) * 2016-03-29 2017-10-10 三星显示有限公司 显示设备

Also Published As

Publication number Publication date
CN113130555A (zh) 2021-07-16
US11901398B2 (en) 2024-02-13
KR20210086252A (ko) 2021-07-08
US20240113152A1 (en) 2024-04-04
US20210202570A1 (en) 2021-07-01
CN118660510A (zh) 2024-09-17

Similar Documents

Publication Publication Date Title
US11081668B2 (en) Display device
KR102248641B1 (ko) 유기전계 발광소자
US10361257B2 (en) Organic light-emitting display device and method of manufacturing the same
US20200403047A1 (en) Display device and manufacturing method thereof
US10032849B2 (en) Organic light emitting diode display device and manufacturing method thereof
US12114548B2 (en) Display apparatus having a connecting electrode which crosses a bending area
WO2019097823A1 (ja) 表示装置
US20240128423A1 (en) Display apparatus having a substrate hole
US11894506B2 (en) Display apparatus having a pad spaced away from an encapsulating element and a black matrix on the encapsulating element
US20240113152A1 (en) Display apparatus having a substrate hole
KR20190107233A (ko) 표시 장치 및 이의 제조 방법
KR20150044736A (ko) 박막 트랜지스터 어레이 기판, 유기 발광 표시 장치, 및 박막 트랜지스터 어레이 기판의 제조 방법
JP7152448B2 (ja) ディスプレイ装置
US11889724B2 (en) Display device including a sealing area overlapping transfer wirings
KR102652999B1 (ko) 박막트랜지스터 기판 및 이를 구비한 디스플레이 장치
TW202105150A (zh) 具有觸控電極之顯示裝置
CN115117125A (zh) 显示装置
CN112186004A (zh) 显示设备
KR20210086342A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US20220140013A1 (en) Display apparatus including substrate hole
CN118829284A (zh) 具有基板孔的显示设备
CN114678402A (zh) 显示装置
KR20240011289A (ko) 표시 장치 및 그 제조 방법
JP2024096036A (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant