CN108292678A - 具有双栅极的iii族氮化物场效应晶体管 - Google Patents

具有双栅极的iii族氮化物场效应晶体管 Download PDF

Info

Publication number
CN108292678A
CN108292678A CN201680062331.5A CN201680062331A CN108292678A CN 108292678 A CN108292678 A CN 108292678A CN 201680062331 A CN201680062331 A CN 201680062331A CN 108292678 A CN108292678 A CN 108292678A
Authority
CN
China
Prior art keywords
dielectric
grid
electrode
effect transistor
grid groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680062331.5A
Other languages
English (en)
Other versions
CN108292678B (zh
Inventor
储荣明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of CN108292678A publication Critical patent/CN108292678A/zh
Application granted granted Critical
Publication of CN108292678B publication Critical patent/CN108292678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

场效应晶体管(FET)包括III‑族氮化物沟道层、沟道层上的III‑族氮化物势垒层、势垒层上的第一电介质、延伸通过第一电介质且部分地或完全地通过势垒层的第一栅极沟槽、第一栅极沟槽的底部和壁上的第二电介质、第一栅极沟槽的第一侧上的源极电极、与第一侧相对的第一栅极沟槽的第二侧上的漏极电极、第二电介质上并填充第一栅极沟槽的第一栅极电极、第一栅极沟槽和漏极电极之间的第三电介质、延伸穿过第三介电质并且横向地位于第一栅极沟槽与漏极电极之间的第二栅极沟槽以及填充第二栅极沟槽的第二栅极电极。

Description

具有双栅极的III族氮化物场效应晶体管
相关申请的交叉引用
本申请涉及2013年9月10日授权的美国专利8,530,978、2014年10月7日授权的美国专利8,853,709、2015年1月27日授权的美国专利8,941,118和2014年5月29日提交的美国专利申请14/290,029，并且涉及并要求2015年11月19日提交的美国临时专利申请62/257,328的优先权，其全部内容通过援引并入本文。本申请要求于2015年11月19日提交的美国专利序列号62/257,328的优先权并要求其权益，其通过援引并入本文。
关于联邦出资的声明
无。
【技术领域】
本发明涉及场效应晶体管(FETs)。
【背景技术】
场效应晶体管通常具有控制源极电极和漏极电极之间的电流的源极电极、漏极电极和栅极电极。期望减小电流控制的栅极电极上的电场以使阈值电压更稳定并提高栅极结构的可靠性。在现有技术中，场板已经用于该目的。
2013年9月10日授权的美国专利8,530,978、2014年10月7日授权的美国专利8,853,709、2015年1月27日发布的美国专利8,941,118和2014年5月29日提交的美国专利申请14/290,029(其通过援引并入本文)描述了场效应晶体管，其是具有常关操作、高压操作、低导通电阻和期望的动态特性的GaN场效应晶体管。然而，现有技术的常关GaN晶体管栅极结构在大的漏极偏置下经常经历阈值电压的漂移。
图1A、1B和1C示出了具有场板的现有技术FET的阈值电压漂移的示例。图1A示出应力之前的FET阈值电压，其示出阈值电压大约为Vg＝0伏。图1B示出施加到漏极150个小时的高300伏应力。图1C示出了在高电压应力之后，阈值电压偏移0.5伏至大约Vg＝-0.5伏。阈值电压偏移是不期望的。
所需要的是更可靠的常关高压Ill-族氮化物功率晶体管，其在大的漏极偏置下具有减小的阈值电压漂移或没有阈值电压漂移。本公开的实施例满足这些和其它需要。
【发明内容】
在本文公开的第一实施例中，场效应晶体管(FET)包括Ill-族氮化物沟道层、沟道层上的Ill-族氮化物势垒层、势垒层上的第一电介质、延伸穿过第一电介质且部分或全部穿过势垒层的第一栅极沟槽、第一栅极沟槽的底部和壁上的第二电介质、在第一栅极沟槽的第一侧上与沟道层电接触的源极电极、在与第一侧相对的第一栅极沟槽的第二侧上与沟道层电接触的漏极电极、在第二电介质上并填充第一栅极沟槽的第一栅极电极、在第一栅极沟槽和漏极电极之间的第三电介质、延伸穿过第三电介质并横向地位于第一栅极沟槽和漏极电极之间的第二栅极沟槽、以及填充第二栅极沟槽的第二栅极电极。
在本文公开的另一实施例中，一种制造场效应晶体管的方法，包括:形成III-族氮化物沟道层，在沟道层的顶部上形成III-族氮化物势垒层，在势垒层的顶部上形成第一电介质，形成穿过第一电介质且部分或全部穿过势垒层的第一栅极沟槽，在第一栅极沟槽的底部和壁上形成第二电介质，在第一栅极沟槽的第一侧上形成与沟道层具有电接触的源极电极，在与第一侧相对的第一栅极沟槽的第二侧上形成与沟道层具有电接触的漏极电极，在第二电介质上形成并填充第一栅极沟槽的第一栅极电极，在第一栅极沟槽和漏极电极之间形成第三电介质，形成延伸穿过第三电介质并横向地位于第一栅极沟槽和漏极电极之间的第二栅极沟槽，以及形成填充第二栅极沟槽的第二栅极电极。
在本文公开的又一实施例中，场效应晶体管包括Ill-族氮化物沟道层、沟道层上的Ill-族氮化物势垒层、势垒层上的第一电介质、布置在场效应晶体管的第一端上的源极电极、布置在场效应晶体管的与第一端相对的第二端上的漏极电极、布置在源极电极和漏极电极之间的第一栅极结构以及布置在第一栅极结构和漏极电极之间的第二栅极结构。
根据下面的详细描述和附图，这些和其它特征和优势将变得更加明显。在附图和描述中，数字表示各种特征，在所有附图和描述中相同的数字表示相同的特征。
【附图说明】
图1A示出了在应力之前现有技术FET阈值电压的示例，图1B示出了施加到漏极150小时的高300伏应力，以及图1C示出了在高压应力之后的现有技术FET阈值电压，其示出了对于具有场板的现有技术FET，由高压应力引起的阈值电压的0.5伏漂移；
图2示出了根据本公开的双栅极III-族氮化物场效应晶体管的正截面图；
图3示出了根据本公开的另一双栅极III-族氮化物场效应晶体管的正截面图；
图4示出了根据本公开的又一双栅极III-族氮化物场效应晶体管的正截面图；和
图5A示出了应力之前的FET阈值电压，图5B示出了施加到漏极64小时的高300伏应力，以及图5C示出了根据本公开的FET在高压应力之后的FET阈值电压，其示出了由高压应力引起的阈值电压中没有伏特漂移。
【具体实施方式】
在下面的描述中，阐述了许多具体细节以清楚地描述本文公开的各种具体实施例。然而，本领域技术人员将理解，可以在没有下面讨论的所有具体细节的情况下实践当前要求保护的发明。在其他情况下，众所周知的特征没有被描述以便不模糊本发明。
图2示出了根据本公开的双栅极Ill-族氮化物场效应晶体管的正截面图。
衬底10可以是Si、蓝宝石、SiC、GaN或ALN。III-族氮化物缓冲层12在衬底10上。在缓冲层12的顶部上具有Ill-族氮化物沟道层14，其可以是任何Ill-族氮化物，并且优选地是GaN。源极电极16在沟道层14的一侧上与沟道层14电接触，并且漏极电极18在沟道层14的另一侧上与沟道层14电接触。带隙大于沟道层14的Ill-族氮化物势垒层20位于沟道层14的顶部。III-族氮化物势垒层可以优选地为1纳米(nm)至20nm厚的AlGaN。第一电介质22(其通常可以是1nm至20nm厚的SiN)位于势垒层20的顶部。
第一栅极沟槽24延伸穿过第一电介质22并且部分地穿过势垒层24，或者延伸穿过第一电介质22并且完全地穿过势垒层24到达沟道层14。典型地可以是基于AlN的第二电介质26在第一栅极沟槽24的壁和底部上。第二电介质也可以在第一电介质22上。
金属第一栅极电极28在第二电介质26上并填充第一栅极沟槽24，并且可以在第一栅极沟槽24的任一侧上部分地在第二电介质26上延伸。第三电介质30，其通常可以是厚度范围为0.1nm到10μm的SiN，可以覆盖第一栅极电极28并且在源极电极16和漏极电极18之间延伸，或者至少覆盖第一栅极电极28并且在第一栅极电极28和漏极电极18之间延伸。第三电介质30可以在第二电介质26上。
第一栅极沟槽24、第二电介质26和金属第一栅极电极28共同形成第一栅极结构。
第二栅沟槽32位于第一栅极电极28和漏极电极18之间。第二栅极沟槽32延伸穿过第三电介质30，并且第二栅极沟槽32的底部33可以位于势垒层20的顶表面和第二电介质26的顶表面之间。在一个实施例中，如图2中所示，第二栅极沟槽32的底部33在第一电介质22的顶表面上。金属第二栅极电极34填充第二栅极沟槽32。在图2所示的实施例中，因为第一电介质22为1nm至100nm厚，所以第二栅极电极34的底部33与势垒层20的顶表面之间的距离为1nm至100nm。
第二栅极沟槽32和金属第一栅极电极34共同形成第二栅极结构。
在图2所示的实施例中，第二栅极电极34不与源极电极16电连接。
图3示出了根据本公开的另一种双栅极III-族氮化物场效应晶体管的正截面图。在该实施例中，第二栅极电极34通过金属36电连接到源极电极16。金属36通过位于金属36和第一栅极电极28之间的第三电介质30与第一栅极电极28绝缘。
图4示出了根据本发明的又一双栅极III-族氮化物场效应晶体管的正截面图。在该实施例中，第二栅极电极34通过金属38电连接到第一栅极电极28。图4示出了金属38的一个实施例。本领域技术人员将理解，位于第二栅极电极34和第一栅极电极28之间的金属38可以具有各种几何形状。
在图2所示的实施例中，第二栅极电极34可以独立于第一栅极电极28被偏置。
第一栅极电极28是常关栅极，而第二栅极电极34是常开栅极。因此，在没有施加到第一栅极电极28或第二栅极电极34的外部偏置的情况下，在第一栅极电极28下方没有移动电子，然而，在第二栅极电极34下方有移动电子。
第二栅极电极34的阈值电压可以在0伏(V)到50V的范围内。阈值电压由沟道中的电子密度、沟道与栅极电极底部之间的垂直距离以及沟道与栅极电极底部之间的层的介电常数确定。例如，可以通过改变第一电介质的厚度或者通过改变第二栅极沟槽的蚀刻深度来容易地调节第二电极的阈值电压。
第一栅极电极28是控制穿过沟道14的电流的常关栅极。第二栅极电极34是常开栅极，其屏蔽第一栅极电极28不受大的漏极电压偏置的影响。如上所述，第二栅极电极34可以独立地偏置、电连接到源极电极16或连接到第一栅极电极28。一个优选的实施例是将第二栅极电极34连接到源极电极16，作为源极连接场板，如图3所示。
在没有第二栅极电极34的情况下，当晶体管处于截止状态阻断高电压时，在第一栅极电极28和漏极电极18之间存在大的电压降。大的电压降导致跨越第一栅极电极28的高电场。高电场加速了第一栅极电极28下的阱的电荷状态的变化，导致阈值电压的偏移。阈值电压偏移对器件稳定性产生负面影响。
对于根据本公开的FET，一旦第二栅极电极34下方的沟道电子耗尽，第二栅极电极34就将第一栅极电极28与漏极电极18偏置电屏蔽。施加到第一栅极电极28的最大电压降将不大于第二栅极电极34的阈值电压。因此，我们可以设计第二栅极电极34以确保跨越第一栅极电极28的电压降足够小以用于稳定操作。
虽然第二栅极电极34现在暴露于由漏极偏置引起的大的电压降，但是第二栅极电极34的阈值电压的适度偏移对于器件操作来说不太关键，因为更靠近源极的第一栅极电极28控制沟道电流。
下面描述用于制造根据本公开的FET的制造工艺。
在衬底10的顶部上生长Ill-族氮化物缓冲层12，衬底10可以是Si、蓝宝石、SiC、GaN或AlN。然后，在缓冲层12的顶部上生长III-族氮化物沟道层14，其可以是任何III-组氮化物并且优选地是GaN。接着，在沟道层14的顶部生长带隙大于沟道层14的Ill-族氮化物势垒层20。Ill-族氮化物势垒层20可以优选为1纳米(nm)至20nm厚的AlGaN。然后，第一电介质22沉积在势垒层20的顶部上，第一电介质22通常可以是1nm至l00nm厚的SiN。
然后形成第一栅极沟槽24，其穿过第一电介质22并且部分地或全部地穿过势垒层20，以去除由势垒层20引起的第一栅极电极28下方的沟道电子。接下来，沉积通常可以是基于AlN的第二电介质26以对第一栅极沟槽24进行布线。第二电介质也可以在第一栅极沟槽24和源极电介质16之间以及在第一栅极沟槽24和漏极电介质18之间延伸。
然后在第一栅极沟槽24的两个相对侧上形成源极电极16和漏极电极18。源极电极16和漏极电极18与沟道14电接触。
然后在第二电介质26上形成金属的第一栅极电极28，填充第一栅沟槽24。接下来沉积第三电介质30，其通常可以是0.1nm到10μm厚的SiN，至少覆盖第一栅极电极28和漏极电极18之间的部分，并且在一些实施例中，例如图3，还覆盖第一栅极电极28和源极电极16之间的部分。
然后形成第二栅极沟槽32，其穿过第三电介质30并且位于第一栅极电极28和漏极电极18之间。接下来，在第二栅极沟槽32中形成金属的第二栅极电极34。第二栅极沟槽32延伸穿过第三电介质30，并且第二栅极沟槽32的底部33可以位于势垒层20的顶表面和第二电介质26的顶表面之间。在一个实施例中，如图2所示，第二栅极沟槽32的底部33在第一电介质22的顶表面上。金属第二栅极电极34填充第二栅极沟槽32。在图2所示的实施例中，因为第一电介质22为1nm至10nm厚，所以第二栅极电极34的底部33与势垒层20的顶表面之间的距离可以在1nm至10nm的范围内。
对于图3的实施例，接着在第三电介质30上沉积金属36以将第二栅极电极34电连接到源极电极16。对于该实施例，第三电介质30将第一栅极电极28与第二栅极电极34隔离。
对于图4的实施例，接着沉积金属38以将第二栅极电极34电连接到第一栅极电极28。这可以包括本领域公知的图案化和沉积步骤。
图5A、5B和5C示出了对于根据本公开的具有双栅极的FET的阈值电压漂移的示例。图5A示出应力之前的FET阈值电压，图5B示出施加到漏极64小时的高300伏应力，图5C示出在高电压应力之后，FET阈值电压与高电压应力之前相同，这是期望的结果。
现在已经根据专利法的要求描述了本发明，本领域技术人员将理解如何对本发明进行改变和修改以满足其特定要求或条件。在不脱离本文所公开的本发明的范围和精神的情况下，可以进行这样的改变和修改。
为了根据法律的要求进行说明和公开，给出了示例性和优选实施例的前述详细描述。它不是穷举性的，也不是将本发明限制于所描述的精确形式，而是仅使本领域的其他技术人员能够理解本发明如何适于特定的使用或实现。修改和变化的可能性对于本领域的技术人员来说将是显而易见的。对示例性实施例的描述并不意味着限制，所述示例性实施例可以包括公差、特征尺寸、特定操作条件、工程规范等，并且可以在实现之间或随着现有技术状态的变化而变化，并且不应由此暗示限制。申请人已经相对于现有技术的当前状态进行了本公开，但是也考虑到了进步，并且将来的适应可以考虑这些进步，即根据现有技术的当前状态。本发明的范围由权利要求书和适用的等同物限定。除非明确说明，否则单数形式的权利要求要素的引用并不意味着“一个且仅一个”。此外，本公开中的元件、组件、或方法或过程步骤不旨在专用于公众，而不管该元件、组件或步骤是否在权利要求中明确叙述。本文中的任何权利要求要素都不应根据35U.S.C.Sec.112，第六段的规定进行解释，除非使用短语“用于…的装置”明确地叙述该元件，并且除非使用短语“包括(多个)步骤”明确地叙述一个或多个步骤，否则这里的方法或工艺步骤不应根据这些规定来解释。
这里描述的所有元件、部件和步骤优选地包括在内。应当理解，这些元件、部件和步骤中的任何一个都可以被其它元件、部件和步骤代替或完全删除，这对于本领域技术人员来说是显而易见的。
概括地说，本申请公开了至少以下内容:场效应晶体管(FET)包括Ill-族氮化物沟道层、沟道层上的Ill-族氮化物势垒层、势垒层上的第一电介质、延伸穿过第一电介质并且部分或全部通过势垒层的第一栅极沟槽、第一栅极沟槽的底部和壁上的第二电介质、第一栅极沟槽的第一侧上的源极电极、与第一侧相对的第一栅极沟槽的第二侧上的漏极电极、第二电介质上并且填充第一栅极沟槽的第一栅极电极、在第一栅极沟槽和漏极电极之间的第三电介质、延伸穿过第三电介质并且横向地位于第一栅极沟槽和漏极电极之间的第二栅极沟槽以及填充第二栅极沟槽的第二栅极电极。
概念
本文还至少提出了以下概念
1.一种场效应晶体管，包括:
III-族氮化物沟道层；
III-族氮化物势垒层，其在沟道层上；
第一电介质，其在势垒层上；
第一栅极沟槽，其延伸穿过第一电介质并且部分或全部穿过势垒层；
第二电介质，其在第一栅极沟槽的底部和壁上；
源极电极，其在第一栅极沟槽的第一侧上与沟道层电接触；
漏极电极，其在与第一侧相对的第一栅极沟槽的第二侧上与沟道层电接触；
第一栅极电极，其在第二电介质上并填充第一栅极沟槽；
第三电介质，其在第一栅极沟槽和漏极电极之间；
第二栅极沟槽，其延伸穿过第三介电质并且横向地位于第一栅极沟槽与漏极电极之间；以及
第二栅极电极，其填充第二栅极沟槽。
2.根据概念1的场效应晶体管，其中第二栅极电极的底部和势垒层的顶表面之间的垂直距离具有1nm到10nm的范围。
3.根据概念1的场效应晶体管，其中:
第二电介质在第一栅极沟槽和漏极电极之间延伸并且在第一电介质上；
第三电介质在第二电介质上；并且
第二栅极电极的底部在势垒层的顶表面和第二电介质的顶表面之间。
4.根据概念1的场效应晶体管，其中第二电介质包括至少一层AlN。
5.根据概念1的场效应晶体管，其中第一电介质包括SiN。
6.根据概念1的场效应晶体管，其中第三电介质包括具有0.1nm到10μm的厚度的SiN。
7.根据概念1的场效应晶体管，其中第二栅极电极的阈值电压具有小于或等于0伏到大于或等于50伏的范围。
8.根据概念1的场效应晶体管，还包括:
第二栅极电极和源极电极之间的电连接。
9.根据概念1的场效应晶体管，还包括:
第二栅极电极和第一栅极电极之间的电连接。
10.根据概念1的场效应晶体管，还包括:
衬底，其包括Si、蓝宝石、SiC、GaN或AlN；以及
Ill-族氮化物缓冲层，其在衬底和沟道层之间耦合。
11.根据概念1的场效应晶体管，其中III-族氮化物势垒层包括具有厚度为1纳米(nm)至20nm的AlGaN。
12.根据概念1的场效应晶体管，其中第二栅极电极具有与第一栅极电极的偏置电压不同的偏置电压。
13.一种制造场效应晶体管的方法，包括:
形成III-族氮化物沟道层；
在沟道层的顶部形成III-族氮化物势垒层；
在势垒层的顶部形成第一电介质；
形成穿过第一电介质且部分或全部穿过势垒层的第一栅极沟槽；
在第一栅极沟槽的底部和壁上形成第二电介质；
在第一栅极沟槽的第一侧上形成与沟道层具有电接触的源极电极；
在与第一侧相对的第一栅极沟槽的第二侧上形成与沟道层具有电接触的漏极电极；
在第二电介质上形成并填充第一栅沟槽的第一栅极电极；
在第一栅极沟槽和漏极电极之间形成第三电介质；
形成第二栅极沟槽，第二栅极沟槽延伸穿过第三电介质并且横向地位于第一栅极沟槽与漏极电极之间；以及
形成填充第二栅极沟槽的第二栅极电极。
14.根据概念13的方法，其中第二栅极电极的底部和势垒层的顶表面之间的垂直距离具有1nm到10nm的范围。
15.根据概念13的方法，其中:
第二电介质在第一栅极沟槽和漏极电极之间延伸并且在第一电介质上；
第三电介质在第二电介质上；以及
第二栅极电极的底部在势垒层的顶表面和第二电介质的顶表面之间。
16.根据概念13的方法，其中第二电介质包括至少一层AlN。
17.根据概念13的方法，其中第一电介质包括SiN。
18.根据概念13的方法，其中第三电介质包括具有0.1nm到10μm的厚度的SiN。
19.根据概念13的方法，还包括:
在第二栅极电极和源极电极之间形成电连接。
20.根据概念13的方法，还包括:
在第二栅极电极和第一栅极电极之间形成电连接。
21.根据概念13的方法，还包括:
在衬底上形成III-族氮化物缓冲层；以及
在缓冲层上形成沟道层；
其中衬底包括Si、蓝宝石、SiC、GaN或AlN。
22.根据概念13的方法，其中III-族氮化物势垒层包括具有厚度为1纳米(nm)至20nm的AlGaN。
23.一种场效应晶体管，包括:
III-族氮化物沟道层；
III-族氮化物势垒层，其在沟道层上；
第一电介质，其在势垒层上；
源极电极，其设置在场效应晶体管的第一端上；
漏极电极，其设置在场效应晶体管的与第一端相对的第二端上；
第一栅极结构，其设置在源极电极和漏极电极之间；以及
第二栅极结构，其设置在第一栅极结构和漏极电极之间。
24.根据概念23的场效应晶体管，其中第一栅极结构包括:
第一栅极沟槽，其延伸穿过第一电介质并且部分或全部穿过势垒层；第二电介质，其在第一栅极沟槽的底部和壁上；以及
第一栅极电极，其在第二电介质上并填充第一栅极沟槽。
25.根据概念23的场效应晶体管，其中第二栅极结构包括:
第二栅极沟槽和填充第二栅极沟槽的第二栅极电极。
权利要求书(按照条约第19条的修改)
1.一种场效应晶体管，包括:
III-族氮化物沟道层；
III-族氮化物势垒层，其在所述沟道层上；
第一电介质，其在所述势垒层上；
第一栅极沟槽，其延伸穿过所述第一电介质并且部分或全部穿过所述势垒层；
第二电介质，其在所述第一栅极沟槽的底部和壁上；
源极电极，其在所述第一栅极沟槽的第一侧上与所述沟道层电接触；
漏极电极，其在与所述第一侧相对的所述第一栅极沟槽的第二侧上与所述沟道层电接触；
第一栅极电极，其在所述第二电介质上并填充所述第一栅极沟槽；
第三电介质，其覆盖所述第一栅极电极并且在所述第一栅极电极和所述漏极电极之间延伸；
第二栅极沟槽，其延伸穿过所述第三介电质并且横向地位于所述第一栅极沟槽与所述漏极电极之间；以及
第二栅极电极，其填充所述第二栅极沟槽。
2.根据权利要求1所述的场效应晶体管，其中所述第二栅极电极的底部和所述势垒层的顶表面之间的垂直距离具有1nm到10nm的范围。
3.根据权利要求1所述的场效应晶体管，其中:
所述第二电介质在所述第一栅极沟槽和所述漏极电极之间延伸并且在所述第一电介质上；
所述第三电介质在所述第二电介质上；以及
所述第二栅极电极的底部在所述势垒层的顶表面和所述第二电介质的顶表面之间。
4.根据权利要求1所述的场效应晶体管，其中所述第二电介质包括至少一层AlN。
5.根据权利要求1所述的场效应晶体管，其中所述第一电介质包括SiN。
6.根据权利要求1所述的场效应晶体管，其中所述第三电介质包括具有0.1nm到10μm的厚度的SiN。
7.根据权利要求1所述的场效应晶体管，其中所述第二栅极电极的阈值电压具有小于或等于0伏到大于或等于50伏的范围。
8.根据权利要求1所述的场效应晶体管，还包括:
在所述第二栅极电极和所述源极电极之间的电连接。
9.根据权利要求1所述的场效应晶体管，还包括:
在所述第二栅极电极和所述第一栅极电极之间的电连接。
10.根据权利要求1所述的场效应晶体管，还包括:
衬底，其包括Si、蓝宝石、SiC、GaN或AlN；以及
Ill-族氮化物缓冲层，其在所述衬底和所述沟道层之间耦合。
11.根据权利要求1所述的场效应晶体管，其中所述III-族氮化物势垒层包括具有厚度为1纳米(nm)至20nm的AlGaN。
12.根据权利要求1所述的场效应晶体管，其中所述第二栅极电极具有与所述第一栅极电极的偏置电压不同的偏置电压。
13.一种制造场效应晶体管的方法，包括:
形成III-族氮化物沟道层；
在所述沟道层的顶部形成III-族氮化物势垒层；
在所述势垒层的顶部形成第一电介质；
形成穿过所述第一电介质且部分或全部穿过所述势垒层的第一栅极沟槽；
在所述第一栅极沟槽的底部和壁上形成第二电介质；
在所述第一栅极沟槽的第一侧上形成与所述沟道层具有电接触的源极电极；
在与所述第一侧相对的所述第一栅极沟槽的第二侧上形成与所述沟道层具有电接触的漏极电极；
在所述第二电介质上形成并填充所述第一栅沟槽的第一栅极电极；
形成覆盖所述第一栅极电极并且在所述第一栅极电极和所述漏极电极之间延伸的第三电介质；
形成第二栅极沟槽，其延伸穿过所述第三电介质并且横向地位于所述第一栅极沟槽与所述漏极电极之间；以及
形成填充所述第二栅极沟槽的第二栅极电极。
14.根据权利要求13所述的方法，其中所述第二栅极电极的底部和所述势垒层的顶表面之间的垂直距离具有1nm到10nm的范围。
15.根据权利要求13所述的方法，其中:
所述第二电介质在所述第一栅极沟槽和所述漏极电极之间延伸并且在所述第一电介质上；
所述第三电介质在所述第二电介质上；以及
所述第二栅极电极的底部在所述势垒层的顶表面和所述第二电介质的顶表面之间。
16.根据权利要求13所述的方法，其中所述第二电介质包括至少一层AlN。
17.根据权利要求13所述的方法，其中所述第一电介质包括SiN。
18.根据权利要求13所述的方法，其中所述第三电介质包括具有0.1nm到10μm的厚度的SiN。
19.根据权利要求13所述的方法，还包括:
在所述第二栅极电极和所述源极电极之间形成电连接。
20.根据权利要求13所述的方法，还包括:
在所述第二栅极电极和所述第一栅极电极之间形成电连接。
21.根据权利要求13所述的方法，还包括:
在衬底上形成III-族氮化物缓冲层；以及
在所述缓冲层上形成所述沟道层；
其中所述衬底包括Si、蓝宝石、SiC、GaN或AlN。
22.根据权利要求13所述的方法，其中所述III-族氮化物势垒层包括具有厚度为1纳米(nm)至20nm的AlGaN。

Claims (25)

1.一种场效应晶体管，包括:
III-族氮化物沟道层；
III-族氮化物势垒层，其在所述沟道层上；
第一电介质，其在所述势垒层上；
第一栅极沟槽，其延伸穿过所述第一电介质并且部分或全部穿过所述势垒层；
第二电介质，其在所述第一栅极沟槽的底部和壁上；
源极电极，其在所述第一栅极沟槽的第一侧上与所述沟道层电接触；
漏极电极，其在与所述第一侧相对的所述第一栅极沟槽的第二侧上与所述沟道层电接触；
第一栅极电极，其在所述第二电介质上并填充所述第一栅极沟槽；
第三电介质，其在所述第一栅极沟槽和漏极电极之间；
第二栅极沟槽，其延伸穿过所述第三介电质并且横向地位于所述第一栅极沟槽与所述漏极电极之间；以及
第二栅极电极，其填充所述第二栅极沟槽。
2.根据权利要求1所述的场效应晶体管，其中所述第二栅极电极的底部和所述势垒层的顶表面之间的垂直距离具有1nm到10nm的范围。
3.根据权利要求1所述的场效应晶体管，其中:
所述第二电介质在所述第一栅极沟槽和所述漏极电极之间延伸并且在所述第一电介质上；
所述第三电介质在所述第二电介质上；以及
所述第二栅极电极的底部在所述势垒层的顶表面和所述第二电介质的顶表面之间。
4.根据权利要求1所述的场效应晶体管，其中所述第二电介质包括至少一层AlN。
5.根据权利要求1所述的场效应晶体管，其中所述第一电介质包括SiN。
6.根据权利要求1所述的场效应晶体管，其中所述第三电介质包括具有0.1nm到10μm的厚度的SiN。
7.根据权利要求1所述的场效应晶体管，其中所述第二栅电极的阈值电压具有小于或等于0伏到大于或等于50伏的范围。
8.根据权利要求1所述的场效应晶体管，还包括:
在所述第二栅极电极和所述源极电极之间的电连接。
9.根据权利要求1所述的场效应晶体管，还包括:
在所述第二栅极电极和所述第一栅极电极之间的电连接。
10.根据权利要求1所述的场效应晶体管，还包括:
衬底，其包括Si、蓝宝石、SiC、GaN或AlN；以及
Ill-族氮化物缓冲层，其在所述衬底和所述沟道层之间耦合。
11.根据权利要求1所述的场效应晶体管，其中所述III-族氮化物势垒层包括具有厚度为1纳米(nm)至20nm的AlGaN。
12.根据权利要求1所述的场效应晶体管，其中所述第二栅极电极具有与所述第一栅极电极的偏置电压不同的偏置电压。
13.一种制造场效应晶体管的方法，包括:
形成III-族氮化物沟道层；
在所述沟道层的顶部形成III-族氮化物势垒层；
在所述势垒层的顶部形成第一电介质；
形成穿过所述第一电介质且部分或全部穿过所述势垒层的第一栅极沟槽；
在所述第一栅极沟槽的底部和壁上形成第二电介质；
在所述第一栅极沟槽的第一侧上形成与所述沟道层具有电接触的源极电极；
在与所述第一侧相对的所述第一栅极沟槽的第二侧上形成与所述沟道层具有电接触的漏极电极；
在所述第二电介质上形成并填充所述第一栅沟槽的第一栅极电极；
在所述第一栅极沟槽和所述漏极电极之间形成第三电介质；
形成第二栅极沟槽，其延伸穿过所述第三电介质并且横向地位于所述第一栅极沟槽与所述漏极电极之间；以及
形成填充所述第二栅极沟槽的第二栅极电极。
14.根据权利要求13所述的方法，其中所述第二栅极电极的底部和所述势垒层的顶表面之间的垂直距离具有1nm到10nm的范围。
15.根据权利要求13所述的方法，其中:
所述第二电介质在所述第一栅极沟槽和所述漏极电极之间延伸并且在所述第一电介质上；
所述第三电介质在所述第二电介质上；以及
所述第二栅极电极的底部在所述势垒层的顶表面和所述第二电介质的顶表面之间。
16.根据权利要求13所述的方法，其中所述第二电介质包括至少一层AlN。
17.根据权利要求13所述的方法，其中所述第一电介质包括SiN。
18.根据权利要求13所述的方法，其中所述第三电介质包括具有0.1nm到10μm的厚度的SiN。
19.根据权利要求13所述的方法，还包括:
在所述第二栅极电极和所述源极电极之间形成电连接。
20.根据权利要求13所述的方法，还包括:
在所述第二栅极电极和所述第一栅极电极之间形成电连接。
21.根据权利要求13所述的方法，还包括:
在衬底上形成III-族氮化物缓冲层；以及
在所述缓冲层上形成所述沟道层；
其中所述衬底包括Si、蓝宝石、SiC、GaN或AlN。
22.根据权利要求13所述的方法，其中所述III-族氮化物势垒层包括具有厚度为1纳米(nm)至20nm的AlGaN。
23.一种场效应晶体管，包括:
III-族氮化物沟道层；
III-族氮化物势垒层，其在所述沟道层上；
第一电介质，其在所述势垒层上；
源极电极，其设置在所述场效应晶体管的第一端上；
漏极电极，其设置在所述场效应晶体管的与所述第一端相对的第二端上；
第一栅极结构，其设置在所述源极电极和所述漏极电极之间；以及
第二栅极结构，其设置在所述第一栅极结构和所述漏极电极之间。
24.根据权利要求23所述的场效应晶体管，其中所述第一栅极结构包括:
第一栅极沟槽，其延伸穿过所述第一电介质并且部分或全部穿过所述势垒层；
第二电介质，其在所述第一栅极沟槽的底部和壁上；以及
第一栅极电极，其在所述第二电介质上并填充所述第一栅沟槽。
25.根据权利要求23所述的场效应晶体管，其中所述第二栅极结构包括:
第二栅极沟槽和填充所述第二栅极沟槽的第二栅极电极。
CN201680062331.5A 2015-11-19 2016-11-07 具有双栅极的iii族氮化物场效应晶体管 Active CN108292678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562257328P 2015-11-19 2015-11-19
US62/257,328 2015-11-19
PCT/US2016/060863 WO2017087197A1 (en) 2015-11-19 2016-11-07 Iii-nitride field-effect transistor with dual gates

Publications (2)

Publication Number Publication Date
CN108292678A true CN108292678A (zh) 2018-07-17
CN108292678B CN108292678B (zh) 2021-07-06

Family

ID=58718125

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680062331.5A Active CN108292678B (zh) 2015-11-19 2016-11-07 具有双栅极的iii族氮化物场效应晶体管

Country Status (4)

Country Link
US (2) US10692984B2 (zh)
EP (1) EP3378097A4 (zh)
CN (1) CN108292678B (zh)
WO (1) WO2017087197A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224032A (zh) * 2019-05-24 2019-09-10 西安电子科技大学 具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法
CN113410297A (zh) * 2021-06-23 2021-09-17 湘潭大学 MIS分裂栅GaN基高电子迁移率晶体管及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027613B2 (en) * 2019-05-22 2024-07-02 Intel Corporation III-N transistor arrangements for reducing nonlinearity of off-state capacitance
EP3973576A1 (en) * 2019-05-23 2022-03-30 Power Integrations, Inc. An enhancement mode metal insulator semiconductor high electron mobility transistor
CN118431276A (zh) * 2019-07-19 2024-08-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US20230155016A1 (en) * 2021-11-16 2023-05-18 Globalfoundries U.S. Inc. High electron mobility transistors having barrier liners and integration schemes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037868A1 (en) * 2011-08-08 2013-02-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20130105812A1 (en) * 2011-10-31 2013-05-02 Hitachi, Ltd. Semiconductor device
CN103545362A (zh) * 2012-07-10 2014-01-29 富士通株式会社 化合物半导体器件及其制造方法
US20140264431A1 (en) * 2013-03-13 2014-09-18 Transphorm Inc. Enhancement-mode iii-nitride devices

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767981A (en) 1971-06-04 1973-10-23 Signetics Corp High voltage planar diode structure and method
JP2639358B2 (ja) 1994-02-28 1997-08-13 日本電気株式会社 接合型ｆｅｔ
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6215152B1 (en) 1998-08-05 2001-04-10 Cree, Inc. MOSFET having self-aligned gate and buried shield and method of making same
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
TW440908B (en) 2000-03-27 2001-06-16 Mosel Vitelic Inc Method for forming a self-aligned contact
KR100920434B1 (ko) 2001-07-24 2009-10-08 크리, 인코포레이티드 절연 게이트 갈륨 비소 질화물/갈륨 질화물계 고전자이동도 트랜지스터
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7067877B2 (en) 2003-03-10 2006-06-27 Fuji Electric Device Technology Co., Ltd. MIS-type semiconductor device
CN1839511B (zh) 2003-07-14 2012-07-18 光子学系统股份有限公司 双向信号接口
US6818939B1 (en) 2003-07-18 2004-11-16 Semiconductor Components Industries, L.L.C. Vertical compound semiconductor field effect transistor structure
TWI313060B (en) 2003-07-28 2009-08-01 Japan Science & Tech Agency Feild effect transisitor and fabricating method thereof
US7071498B2 (en) 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7382001B2 (en) 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
JP4888115B2 (ja) 2004-02-20 2012-02-29 日本電気株式会社 電界効果トランジスタ
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7148540B2 (en) 2004-06-28 2006-12-12 Agere Systems Inc. Graded conductive structure for use in a metal-oxide-semiconductor device
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US20060017064A1 (en) 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7217960B2 (en) 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
ATE527696T1 (de) 2005-04-04 2011-10-15 Tohoku Techno Arch Co Ltd Verfahren zur herstellung eines elements auf gan- basis
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
TWI406413B (zh) 2005-11-29 2013-08-21 Univ Hong Kong Science & Techn 低密度吸極ＨＥＭＴｓ
US7897490B2 (en) 2005-12-12 2011-03-01 Kyma Technologies, Inc. Single crystal group III nitride articles and method of producing same by HVPE method incorporating a polycrystalline layer for yield enhancement
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
KR100649867B1 (ko) 2005-12-14 2006-11-27 동부일렉트로닉스 주식회사 고전압 반도체소자 및 그 제조방법
US7728355B2 (en) 2005-12-30 2010-06-01 International Rectifier Corporation Nitrogen polar III-nitride heterojunction JFET
US7709269B2 (en) 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US7566918B2 (en) 2006-02-23 2009-07-28 Cree, Inc. Nitride based transistors for millimeter wave operation
JP5034278B2 (ja) 2006-03-10 2012-09-26 日産自動車株式会社 半導体装置の製造方法
EP2677544B1 (en) 2006-03-16 2015-04-22 Fujitsu Limited Compound Semiconductor Device and Manufacturing Method of the Same
US7388236B2 (en) 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
EP2087511B1 (en) 2006-11-21 2015-03-18 Imec Surface treatment and passivation of aigan/gan hemt
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5114947B2 (ja) 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
US7800116B2 (en) 2007-03-29 2010-09-21 Panasonic Corporation Group III-nitride semiconductor device with a cap layer
JP2008270521A (ja) 2007-04-20 2008-11-06 Matsushita Electric Ind Co Ltd 電界効果トランジスタ
JP2009099678A (ja) 2007-10-15 2009-05-07 Oki Electric Ind Co Ltd 窒化物半導体高電子移動度トランジスタ及びその製造方法
US7800132B2 (en) 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
WO2009073866A1 (en) 2007-12-07 2009-06-11 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Gate after diamond transistor
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5597921B2 (ja) 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP5323527B2 (ja) 2009-02-18 2013-10-23 古河電気工業株式会社 ＧａＮ系電界効果トランジスタの製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
DE102009041548A1 (de) 2009-09-15 2011-03-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur
JP5625336B2 (ja) 2009-11-30 2014-11-19 サンケン電気株式会社 半導体装置
JP5037594B2 (ja) 2009-12-08 2012-09-26 シャープ株式会社 電界効果トランジスタ
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
CN101752430B (zh) 2010-01-06 2011-11-09 南京大学 一种场板结构的氮化镓基肖特基二极管
US8124505B1 (en) 2010-10-21 2012-02-28 Hrl Laboratories, Llc Two stage plasma etching method for enhancement mode GaN HFET
US8853709B2 (en) 2011-07-29 2014-10-07 Hrl Laboratories, Llc III-nitride metal insulator semiconductor field effect transistor
JP5801560B2 (ja) 2011-01-21 2015-10-28 株式会社豊田中央研究所 半導体装置
CN102184947A (zh) 2011-03-15 2011-09-14 上海集成电路研发中心有限公司 一种高压半导体结构及其制备方法
US9024357B2 (en) 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
CN103548127B (zh) 2011-06-13 2016-12-07 松下知识产权经营株式会社 半导体装置及其制造方法
US8653559B2 (en) 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
US8941118B1 (en) 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
US8653558B2 (en) 2011-10-14 2014-02-18 Freescale Semiconductor, Inc. Semiconductor device and method of making
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
JP2013140835A (ja) 2011-12-28 2013-07-18 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US9276097B2 (en) * 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9337332B2 (en) 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
US8937336B2 (en) 2012-05-17 2015-01-20 The Hong Kong University Of Science And Technology Passivation of group III-nitride heterojunction devices
JP6090764B2 (ja) 2012-05-24 2017-03-08 ローム株式会社 窒化物半導体装置およびその製造方法
CN107359196B (zh) * 2012-09-12 2020-07-14 松下知识产权经营株式会社 半导体装置
CN102881716A (zh) 2012-09-27 2013-01-16 电子科技大学 一种场致隧穿增强型hemt器件
EP2713142B1 (de) 2012-09-28 2017-01-04 SICK STEGMANN GmbH Vorrichtung zur Messung der relativen Position zweier relativ zueinander bewegbarer Objekte
US9147738B2 (en) * 2012-11-30 2015-09-29 Samsung Electronics Co., Ltd. High electron mobility transistor including plurality of gate electrodes
KR101736277B1 (ko) 2012-12-12 2017-05-17 한국전자통신연구원 전계 효과 트랜지스터 및 그 제조 방법
JP6253886B2 (ja) 2013-01-09 2017-12-27 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6220188B2 (ja) 2013-08-15 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP2015046445A (ja) 2013-08-27 2015-03-12 富士通株式会社 化合物半導体装置及びその製造方法
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037868A1 (en) * 2011-08-08 2013-02-14 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US20130105812A1 (en) * 2011-10-31 2013-05-02 Hitachi, Ltd. Semiconductor device
CN103545362A (zh) * 2012-07-10 2014-01-29 富士通株式会社 化合物半导体器件及其制造方法
US20140264431A1 (en) * 2013-03-13 2014-09-18 Transphorm Inc. Enhancement-mode iii-nitride devices

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110224032A (zh) * 2019-05-24 2019-09-10 西安电子科技大学 具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法
CN110224032B (zh) * 2019-05-24 2021-04-13 西安电子科技大学 具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法
CN113410297A (zh) * 2021-06-23 2021-09-17 湘潭大学 MIS分裂栅GaN基高电子迁移率晶体管及其制备方法
CN113410297B (zh) * 2021-06-23 2022-05-17 湘潭大学 MIS分裂栅GaN基高电子迁移率晶体管及其制备方法

Also Published As

Publication number Publication date
CN108292678B (zh) 2021-07-06
EP3378097A4 (en) 2019-09-11
EP3378097A1 (en) 2018-09-26
US10692984B2 (en) 2020-06-23
US20200273958A1 (en) 2020-08-27
US11183573B2 (en) 2021-11-23
WO2017087197A1 (en) 2017-05-26
US20190189762A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN108292678A (zh) 具有双栅极的iii族氮化物场效应晶体管
US10276712B2 (en) III-nitride field-effect transistor with dual gates
TWI719116B (zh) 具有al1-xsixo閘極絕緣體的增強型iii族氮化物元件
CN104934476B (zh) 半导体装置及其制造方法
KR102150007B1 (ko) 다단계 표면의 패시베이션 구조 및 그 제조 방법
US9941399B2 (en) Enhancement mode III-N HEMTs
CN104465742B (zh) 半导体装置
CN105556678B (zh) 具有高阈值电压和低导通电阻的常关型iii族氮化物晶体管
CN104241350B (zh) 用于常关化合物半导体晶体管的栅极堆叠
US10090406B2 (en) Non-planar normally off compound semiconductor device
CN102931221B (zh) 半导体器件及制造该半导体器件的方法
CN103022118A (zh) 氮化物半导体装置
WO2012111363A1 (ja) 横型半導体装置
US11594625B2 (en) III-N transistor structures with stepped cap layers
CN107431021A (zh) 氮化物半导体场效应晶体管
JP2010206125A (ja) 窒化ガリウム系高電子移動度トランジスタ
CN104350601B (zh) Hemt装置和制造hemt装置的方法
CN106463526B (zh) 具有钝化的三价氮化物层的半导体结构及其制造方法
WO2021123382A1 (fr) Transistor hemt
CN105580140B (zh) 场效应晶体管和方法
CN104835834B (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant