CN108140618B - 配线构造体及配线构造体的制造方法 - Google Patents

配线构造体及配线构造体的制造方法 Download PDF

Info

Publication number
CN108140618B
CN108140618B CN201680058495.0A CN201680058495A CN108140618B CN 108140618 B CN108140618 B CN 108140618B CN 201680058495 A CN201680058495 A CN 201680058495A CN 108140618 B CN108140618 B CN 108140618B
Authority
CN
China
Prior art keywords
hole
layer
wiring pattern
wiring structure
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680058495.0A
Other languages
English (en)
Other versions
CN108140618A (zh
Inventor
村松雅治
铃木久则
米田康人
大塚慎也
高桥弘孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN108140618A publication Critical patent/CN108140618A/zh
Application granted granted Critical
Publication of CN108140618B publication Critical patent/CN108140618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明的配线构造体为设置有包含贯通配线图案的配线图案的配线构造体，具备：硅基板，具有配置有贯通配线图案的贯通孔；绝缘层，至少沿着配线图案，设置于包含贯通孔的内表面的硅基板的表面；硼层，沿着配线图案设置于绝缘层上；及金属层，设置于硼层上。

Description

配线构造体及配线构造体的制造方法
技术领域
本发明涉及一种设置有配线图案的配线构造体及配线构造体的制造方法。
背景技术
已知有一种半导体装置，其包含：硅基板，具有配置有贯通配线图案的贯通孔；绝缘层，设置于包含贯通孔的内表面的硅基板的表面；及金属层，其设置于贯通孔的内表面的绝缘层上(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2012-119381号公报
发明内容
发明要解决的问题
在如上述半导体装置那样设置有贯通配线图案的配线构造体中，如何在贯通配线图案中可确实地实现电连接成为问题。
因此，本发明的一形态的目的在于提供一种在贯通配线图案中可确实地电连接的配线构造体，及容易制造如此的配线构造体的配线构造体的制造方法。
解决问题的技术手段
本发明的一形态的配线构造体为设置有包含贯通配线图案的配线图案的配线构造体，具备：硅基板，具有配置有贯通配线图案的贯通孔；绝缘层，至少沿着配线图案，设置于包含贯通孔的内表面的硅基板的表面；硼层，沿着配线图案设置于绝缘层上；及金属层，设置于硼层上。
在该配线构造体中，经由硼层在贯通孔的内表面的绝缘层上形成金属层。该构成为根据在硼层上能稳定地形成金属层的本发明者等人发现的见解。由此，在该配线构造体中，在贯通配线图案中确实地电连接。
在本发明的一形态的配线构造体中，也可为，贯通孔的至少一部分的内表面沿着硅基板的厚度方向。在贯通孔的至少一部分的内表面沿着硅基板的厚度方向的情形时，例如在蒸镀或溅镀等气相沉积法中，难以在该一部分的内表面形成金属层。通过经由硼层于贯通孔的内表面的绝缘层上形成金属层，即使在上述的情况下，也能在贯通孔的内表面稳定地形成金属层，而在贯通配线图案中确实地电连接。
在本发明的一形态的配线构造体中，也可为，贯通孔的至少一部分的内表面为沿着与硅基板的厚度方向交叉的一个方向。在贯通孔的至少一部分的内表面沿着与硅基板的厚度方向交叉的一个方向的情形时，例如在蒸镀或溅镀等的气相沉积法中，难以在该一部分的内表面形成金属层。通过经由硼层在贯通孔的内表面的绝缘层上形成金属层，即使在上述的情况下，也能在贯通孔的内表面稳定地形成金属层，而在贯通配线图案中确实地电连接。
在本发明的一形态的配线构造体中，也可为，贯通孔的宽度为10μm以上100μm以下。通过经由硼层在贯通孔的内表面的绝缘层上形成金属层，即使在如此的微细的贯通孔中，也能在贯通孔的内表面稳定地形成金属层，而在贯通配线图案中确实地电连接。再者，贯通孔的宽度是指与贯通方向垂直的方向的宽度，例如于贯通孔为圆柱状的情形时为直径，在贯通孔为四棱柱状的情形时为相对的两边间的距离。
在本发明的一形态的配线构造体中，也可为，金属层为镀覆层。该构成为根据通过镀覆于硼层上能选择性且各向同性地形成金属层的本发明者等人发现的见解。由此，通过预先于贯通孔的内表面的绝缘层上形成硼层，而可不受贯通孔的形状等影响，经由硼层而在贯通孔的内表面的绝缘层上确实形成金属层。因此，在贯通配线图案中能进一步确实地电连接。
在本发明的一形态的配线构造体中，也可为，硅基板构成中介体。根据该构成，可获得在贯通配线图案中确实地电连接的中介体。
在本发明的一形态的配线构造体中，也可为，硅基板构成半导体装置。根据该构成，可获得在贯通配线图案中确实地电连接的半导体装置。
本发明的一形态的配线构造体的制造方法为设置有包含贯通配线图案的配线图案的配线构造体的制造方法，且包含：第1步骤，在硅基板形成配置有贯通配线图案的贯通孔；第2步骤，至少沿着配线图案的形成预定区域，在包含贯通孔的内表面的硅基板的表面形成绝缘层；第3步骤，沿着形成预定区域而在绝缘层上形成硼层；及第4步骤，其通过镀覆而在硼层上形成金属层。
在本发明的一形态的配线构造体的制造方法中，经由硼层在贯通孔的内表面的绝缘层上形成金属层。由此，可获得于贯通配线图案中确实地电连接的配线构造体。另外，在该配线构造体的制造方法中，通过镀覆在硼层上形成金属层。该构成为根据通过镀覆在硼层上能选择性且各向同性地形成金属层的本发明者等人发现的见解。由此，在该配线构造体的制造方法中，可容易制造在贯通配线图案中确实地电连接的配线构造体。
在本发明的一形态的配线构造体的制造方法中，也可为，在第3步骤中，通过气相沉积法而在绝缘层上各向同性地形成硼层，其后沿着形成预定区域对硼层进行图形化。根据该构成，可沿着形成预定区域精度良好且容易地形成硼层。
发明的效果
根据本发明的一形态，能够提供一种可在贯通配线图案中确实地电连接的配线构造体，及容易地制造如此的配线构造体的配线构造体的制造方法。
附图说明
图1为本发明的配线构造体的一实施方式的中介体的俯视图。
图2为沿着图1的中介体的II-II线的剖视图。
图3为用以说明图1的中介体的制造方法的图。
图4(a)及图4(b)为用以说明图1的中介体的制造方法的图。
图5(a)及图5(b)为用以说明图1的中介体的制造方法的图。
图6(a)及图6(b)为用以说明图1的中介体的制造方法的图。
图7(a)及图7(b)为用以说明图1的中介体的制造方法的图。
图8(a)及图8(b)为用以说明图1的中介体的制造方法的图。
图9(a)及图9(b)为用以说明图1的中介体的制造方法的图。
具体实施方式
以下，对本发明的一实施方式，参照图式详细说明。再者，对各图中相同或相当部分附注相同符号，省略重复的说明。
图1及图2所示的中介体(配线构造体)1为例如用于对端子间距互不相同的电子部件彼此的电连接进行中继的中继基板。中介体1具备由硅(Si)结晶构成的矩形板状的硅基板10。在硅基板10设置有特定形状的配线图案3。配线图案3包含：表面配线图案4，沿着硅基板10的第1主面10a及第2主面10b而设置；及贯通配线图案5，其连接第1主面10a侧的表面配线图案4与第2主面10b侧的表面配线图案4。再者，在图1及图2中，配线图案3以简易形状示意性地表示，但实际上配线图案3为高精细地形成且具有复杂的形状。
在硅基板10设置有贯通硅基板10、且在硅基板10的第1主面10a与第2主面10b开口的贯通孔11。在贯通孔11内配置有贯通配线图案5。贯通孔11具有沿着硅基板10的厚度方向D延伸的四棱柱状的形状。贯通孔11的宽度例如为10μm以上且100μm以下。贯通孔11的宽度是指与贯通方向垂直的方向的宽度，此处为相对的两边之间的距离。贯通孔11的内表面11a其整体沿着厚度方向D，且与第1主面10a及第2主面10b呈直角相交。
对于贯通孔11，在图1及图2中也以简易的形状示意性表示，但实际上设置有多个贯通孔11。例如，除如上述的垂直孔以外，也可设置贯通方向相对于厚度方向D倾斜的倾斜孔、或具有弯曲部的弯曲孔等各种形状的贯通孔11。另外，贯通孔11的内表面11a可具有如上述那样沿着厚度方向D的部分、及沿着与厚度方向D交叉的方向的部分，也可具有形成为锥状的部分。或者，也可为内表面11a的整体形成为锥状。
另外，贯通孔11的至少一部分的内表面11a也可沿着与厚度方向D交叉的一个方向。例如，贯通孔11的整体的内表面11a也可沿着与厚度方向D交叉的一个方向(倾斜孔)。或者，也可为贯通孔11具有内表面11a沿着第1方向的第1部分、及内表面11a沿着与第1方向及厚度方向D交叉的第2方向的第2部分(弯曲孔)。
在硅基板10中，在相互相对的一对的侧面10c、10c的各个设置有凹部12。凹部12如后述那样通过沿着通过贯通孔11的分割线L切断形成有贯通孔11的硅晶圆W(参照图3)而形成。凹部12具有通过贯通孔11的中心且沿着与侧面10c平行的平面将贯通孔11二等分的四棱柱状的形状。
在硅基板10中，在第1主面10a、第2主面10b、贯通孔11的内表面11a及凹部12的内表面12a设置有绝缘层14。绝缘层14例如通过对硅基板10的表面进行热氧化处理而形成的硅氧化膜。绝缘层14例如具有1.0μm以下的厚度。
在绝缘层14上设置有硼层15。硼层15沿着配线图案3形成。即，硼层15沿着表面配线图案4而形成于第1主面10a及第2主面10b的绝缘层14上，并且沿着贯通配线图案5而形成于贯通孔11的内表面11a及凹部12的内表面12a的绝缘层14上。在该例中，硼层15遍及内表面11a及内表面12a的绝缘层14的整面而形成。形成于内表面11a及内表面12a的绝缘层14上的硼层15与形成于第1主面10a及第2主面10b的绝缘层14上的硼层15相连续。硼层15例如通过CVD(Chemical Vapor Deposition：化学气相沉积)外延生长等气相沉积法，以数nm～数十nm的厚度各向同性地形成。
在硼层15上形成有金属层16。金属层16例如具有数μm～数十μm的厚度。金属层16沿着表面配线图案4而形成于第1主面10a及第2主面10b的硼层15上，并且沿着贯通配线图案5而形成于贯通孔11的内表面11a及凹部12的内表面12a的硼层15上。在该例中，金属层16埋入于贯通孔11内，且无间隙地填充于贯通孔11内。
金属层16为例如通过镀覆而各向同性地形成于硼层15上的镀覆层。镀覆的一例为无电解金属镀覆。金属层16例如通过利用无电解镀Ni/Au在由镍构成的厚度5μm或10μm左右的镍层17上形成由金构成的厚度0.05μm左右的金层18而构成。如上述那样，凹部12通过切断贯通孔11而形成，故在凹部12内的金属层16中，不在镍层17上形成金层18，镍层17露出于外面。再者，在硼层15上能稳定地形成金属层16、及通过镀覆于硼层15上能选择性且各向同性地形成金属层16为本发明者等人发现的见解。
接着，参照图3～图9(b)，针对中介体1的制造方法进行说明。再者，于图4(a)～图9(b)中，图4(a)、图5(a)、图6(a)、图7(a)、图8(a)及图9(a)为俯视图，图4(b)、图5(b)、图6(b)、图7(b)、图8(b)及图9(b)系沿着图4(a)、图5(a)、图6(a)、图7(a)、图8(a)及图9(a)的B-B线的剖视图。
准备如图3所示那样用以通过沿着设定为格子状的分割线L切断而获得多个中介体1的硅晶圆W。图3中以粗线所示的部分为1个中介体1。以下，着眼于该粗线部分说明中介体1的制造方法。
首先，如图4(a)及图4(b)所示那样，准备硅基板10(硅晶圆W)。接着，如图5(a)及图5(b)所示，通过反应性离子蚀刻(Reactive Ion Etching)等，在硅基板10形成贯通孔11(第1步骤)。接着，如图6(a)及图6(b)所示，通过对硅基板10的表面进行热氧化处理，在硅基板10的第1主面10a、第2主面10b及贯通孔11的内表面11a(包含切断后的凹部12的内表面12a)形成绝缘层14(第2步骤)。
接着，如图7(a)及图7(b)所示那样，通过CVD外延生长，在硅基板10的第1主面10a、第2主面10b及贯通孔11的内表面11a各向同性地形成硼层15(第3步骤)。接着，如图8(a)及图8(b)所示那样，通过干蚀刻，沿着配线图案3的形成预定区域R对硼层15进行图形化(第3步骤)。
接着，如图9(a)及图9(b)所示那样，通过镀覆而在硼层15上选择性且各向同性地形成金属层16(第4步骤)。更具体而言，通过镀覆而在硼层15上形成镍层17，之后，通过镀覆而在镍层17的上形成金层18。由此，形成包含表面配线图案4与贯通配线图案5的配线图案3。最后，沿着分割线L切断硅晶圆W，获得中介体1。
如以上说明那样，在中介体1中，经由硼层15而在贯通孔11的内表面11a的绝缘层14上形成金属层16。该构成为根据在硼层15上能稳定地形成金属层16的本发明者等人发现的见解。由此，在中介体1中，在贯通配图案中确实地电连接。
在中介体1中，贯通孔11的内表面11a沿着厚度方向D。在内表面11a沿着厚度方向D的情形时，例如于蒸镀等气相沉积法中，难以在内表面11a形成金属层16。通过经由硼层15在内表面11a的绝缘层14上形成金属层16，即使在如此的情形时也能在内表面11a稳定形成金属层16，在贯通配线图案5中确实地电连接。
在中介体1中，贯通孔11的内表面11a沿着与厚度方向D交叉的一个方向。在内表面11a沿着与厚度方向D交叉的一个方向的情形时，例如在蒸镀等气相沉积法中，难以于内表面11a形成金属层16。通过经由硼层15在内表面11a的绝缘层14上形成金属层16，即使在如此的情形时也能在内表面11a稳定形成金属层16，在贯通配线图案5中确实地电连接。
在中介体1中，贯通孔11的宽度为10μm以上且100μm以下。通过经由硼层15在贯通孔11的内表面11a的绝缘层14上形成金属层16，在如此的微细的贯通孔11中也能够在贯通孔11的内表面11a稳定形成金属层16，在贯通配线图案5中确实地电连接。
在中介体1中，金属层为镀覆层。该构成为根据通过镀覆于硼层15上能选择性且各向同性地形成金属层16的本发明者等人发现的见解。由此，通过在贯通孔11的内表面11a的绝缘层14上预先形成硼层15，而可不被贯通孔11的形状等影响，经由硼层15在贯通孔11的内表面11a的绝缘层14上确实形成金属层16。因此，在贯通配线图案5中进一步确实地电连接。
在中介体1中，硅基板10构成中介体1。由此，可获得在贯通配线图案5中确实地电连接的中介体1。
在中介体1的制造方法中，经由硼层15而在贯通孔11的内表面11a的绝缘层14上形成金属层16。由此，可获得在贯通配线图案5中确实地电连接的中介体1。另外，在中介体1的制造方法中，通过镀覆在硼层15上形成金属层16。该构成为根据通过镀覆于硼层15上能选择性且各向同性地形成金属层16的本发明者等人发现的见解。由此，在该中介体1的制造方法中，可容易制造在贯通配线图案5中确实地电连接的中介体1。
在中介体1的制造方法中，通过CVD外延生长在绝缘层14上各向同性地形成硼层15，其后沿着形成预定区域R对硼层15进行图形化。由此，可沿着形成预定区域R精度良好且容易地形成硼层15。
例如在使用蒸镀或溅镀等气相沉积法的情形时，为了在绝缘层14上容易形成金属层16，例如必须将贯通孔11的内表面11a形成为锥状等。相对于此，在该中介体1的制造方法中，可通过镀覆于硼层15上选择性且各向同性地形成金属层16，故在内表面11a沿着厚度方向D的情形时也可在内表面11a稳定形成金属层16。其结果，无须将内表面11a形成为锥状，可容易制造具有更微细的贯通配线图案5的中介体1。
以上，针对本发明的一实施方式进行了说明，但本发明的一形态并不限定于上述一实施方式。例如，在上述实施方式中，绝缘层14为通过对硅基板10的表面进行热氧化处理而形成的硅氧化膜，但也可为层叠于硅基板10的表面的层。绝缘层14可以至少沿着配线图案3(形成预定区域R)在包含贯通孔11的内表面11a的硅基板10的表面形成，也可仅在沿着配线图案3的区域形成。
金属层16可不埋入贯通孔11内，也可以在贯通孔11内形成空隙的方式而设置于贯通孔11的内表面11a的硼层15上。例如，金属层16也可以在贯通孔11内形成在硅基板10的第1主面10a侧与第2主面10b侧开口的空隙的方式设置。
在上述实施方式中，硅基板10构成中介体1，但硅基板10也可构成半导体装置(例如影像传感器等光半导体元件)。在该情形时，贯通配线图案5例如将作为第1主面10a侧的表面配线图案4的电极与作为第2主面10b侧的表面配线图案4的安装用焊垫电连接。再者，在应用于影像传感器的情形时，自抑制暗电流的观点而言，优选为将硼层15配置于受光部的附近。在硅基板10构成半导体装置的情形时，为了避免电性破坏，优选为通过无电解金属镀覆形成金属层16。
符号说明
1 中介体(配线构造体)
3 配线图案
5 贯通配线图案
10 硅基板
11 贯通孔
11a 贯通孔的内表面
14 绝缘层
15 硼层
16 金属层
D 厚度方向
R 配线图案的形成预定区域

Claims (13)

1.一种配线构造体，其特征在于，
是设置有包含贯通配线图案的配线图案的配线构造体，
具备：
硅基板，具有配置有所述贯通配线图案的贯通孔；
绝缘层，至少沿着所述配线图案，设置于包含所述贯通孔的内表面的所述硅基板的表面；
硼层，沿着所述配线图案设置于所述绝缘层上；及
金属层，设置于所述硼层上。
2.如权利要求1所述的配线构造体，其中，
所述贯通孔的至少一部分的内表面沿着所述硅基板的厚度方向。
3.如权利要求1所述的配线构造体，其中，
所述贯通孔的至少一部分的内表面沿着与所述硅基板的厚度方向交叉的一个方向。
4.如权利要求1所述的配线构造体，其中，
所述贯通孔的宽度为10μm以上且100μm以下。
5.如权利要求2所述的配线构造体，其中，
所述贯通孔的宽度为10μm以上且100μm以下。
6.如权利要求3所述的配线构造体，其中，
所述贯通孔的宽度为10μm以上且100μm以下。
7.如权利要求1至6中任一项所述的配线构造体，其中，
所述金属层为镀覆层。
8.如权利要求1至6中任一项所述的配线构造体，其中，
所述硅基板构成中介体。
9.如权利要求7所述的配线构造体，其中，
所述硅基板构成中介体。
10.如权利要求1至6中任一项所述的配线构造体，其中，
所述硅基板构成半导体装置。
11.如权利要求7所述的配线构造体，其中，
所述硅基板构成半导体装置。
12.一种配线构造体的制造方法，其特征在于，
是设置有包含贯通配线图案的配线图案的配线构造体的制造方法，
包括：
第1步骤，在硅基板形成配置有所述贯通配线图案的贯通孔；
第2步骤，至少沿着所述配线图案的形成预定区域，在包含所述贯通孔的内表面的所述硅基板的表面形成绝缘层；
第3步骤，沿着所述形成预定区域在所述绝缘层上形成硼层；及
第4步骤，通过镀覆而于所述硼层上形成金属层。
13.如权利要求12所述的配线构造体的制造方法，其中，
在所述第3步骤中，通过气相沉积法在所述绝缘层上各向同性地形成所述硼层，之后沿着所述形成预定区域对所述硼层进行图形化。
CN201680058495.0A 2015-10-05 2016-09-01 配线构造体及配线构造体的制造方法 Active CN108140618B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-197520 2015-10-05
JP2015197520A JP6450296B2 (ja) 2015-10-05 2015-10-05 配線構造体、及び配線構造体の製造方法
PCT/JP2016/075681 WO2017061194A1 (ja) 2015-10-05 2016-09-01 配線構造体、及び配線構造体の製造方法

Publications (2)

Publication Number Publication Date
CN108140618A CN108140618A (zh) 2018-06-08
CN108140618B true CN108140618B (zh) 2021-03-19

Family

ID=58487422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680058495.0A Active CN108140618B (zh) 2015-10-05 2016-09-01 配线构造体及配线构造体的制造方法

Country Status (6)

Country Link
US (1) US10573556B2 (zh)
EP (1) EP3361499B1 (zh)
JP (1) JP6450296B2 (zh)
CN (1) CN108140618B (zh)
TW (1) TWI713183B (zh)
WO (1) WO2017061194A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005403A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2011192884A (ja) * 2010-03-16 2011-09-29 Toppan Printing Co Ltd シリコン配線基板
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331483B1 (en) * 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
US20040126548A1 (en) * 2001-05-28 2004-07-01 Waseda University ULSI wiring and method of manufacturing the same
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
CN100514596C (zh) * 2006-01-13 2009-07-15 联华电子股份有限公司 金属内连线的制作方法与结构
US7902069B2 (en) * 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
JP5460069B2 (ja) * 2009-02-16 2014-04-02 パナソニック株式会社 半導体基板と半導体パッケージおよび半導体基板の製造方法
WO2011078010A1 (ja) * 2009-12-25 2011-06-30 富士フイルム株式会社 絶縁基板、絶縁基板の製造方法、配線の形成方法、配線基板および発光素子
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
JP2012119381A (ja) * 2010-11-29 2012-06-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
US8981564B2 (en) * 2013-05-20 2015-03-17 Invensas Corporation Metal PVD-free conducting structures
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
US11107878B2 (en) * 2015-03-24 2021-08-31 International Business Machines Corporation High resistivity iron-based, thermally stable magnetic material for on-chip integrated inductors
JP6509635B2 (ja) * 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005403A (ja) * 2005-06-21 2007-01-11 Matsushita Electric Works Ltd 半導体基板への貫通配線の形成方法
JP2011192884A (ja) * 2010-03-16 2011-09-29 Toppan Printing Co Ltd シリコン配線基板
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法

Also Published As

Publication number Publication date
EP3361499A4 (en) 2019-05-22
TW201724438A (zh) 2017-07-01
JP2017073416A (ja) 2017-04-13
US10573556B2 (en) 2020-02-25
CN108140618A (zh) 2018-06-08
EP3361499A1 (en) 2018-08-15
JP6450296B2 (ja) 2019-01-09
EP3361499B1 (en) 2020-07-15
US20190080911A1 (en) 2019-03-14
WO2017061194A1 (ja) 2017-04-13
TWI713183B (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
JP6323768B1 (ja) 貫通電極基板及びその製造方法、並びに実装基板
US20060046475A1 (en) Sloped vias in a substrate, spring-like deflecting contacts, and methods of making
EP1847834B1 (en) Interposer, probe card and method for manufacturing interposer
JP6021441B2 (ja) 半導体装置
TWI508240B (zh) Laminated wiring board
US20130062778A1 (en) Wiring substrate and semiconductor package
US20130048350A1 (en) Base member
CN108140618B (zh) 配线构造体及配线构造体的制造方法
TWI772135B (zh) 貫通電極基板及其製造方法
US8786099B2 (en) Wiring substrate and semiconductor package
CN108140565B (zh) 配线构造体的制造方法
CN113711347A (zh) 贯通电极基板、电子单元、贯通电极基板的制造方法以及电子单元的制造方法
JP2009049087A (ja) 電子部品と電子部品の製造方法
JP2016157901A (ja) 電子装置
JP2009267098A (ja) 半導体装置及びその製造方法
JP2011205010A (ja) 配線基板およびその製造方法
JP2018031659A (ja) 回路装置
JP2016139729A (ja) 電子装置および電子装置の製造方法
JP2006302956A (ja) 半導体装置および半導体装置の製造方法
JP2017135294A6 (ja) 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法
JP2017135294A (ja) 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法
JP2016100553A (ja) 電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant