JP2017135294A6 - 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法 - Google Patents

Abstract

【課題】基材上にレジストにてパターンニングを行い、メッキを成長させるとともに金属による三次元構造を生かした配線引き回しの可能な半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法を提供する。
【解決手段】半導体装置用基板１は、半導体素子を搭載するものであって、外部の回路との接続端子（メッキ素子２４の貫通部２４−１）を備え、半導体素子の端子と、接続端子とを接続し、半導体装置用基板１の表面に沿って配置されたメッキ２５による配線を備える。
【選択図】図１

Description

本発明は、半導体装置用基板と、半導体装置用基板の製造方法と、半導体装置と、半導体装置の製造方法とに関する。

基材上にレジストにてパターニングを行い、メッキを成長させることで基板を作製することが行われている。特許文献１には、１層構造の回路のパターンで形成された、側面が、基板側に接近するにつれて外周が小さくなり内側に削れる傾斜部を含む電極を有する半導体装置用基板が記載されている。

特開第２０１０−２１９４９７号

しかしながら、特許文献１の半導体装置用基板は、電極が１層構造で形成されているため、半導体パッケージ内における半導体装置用基板上の配線引き回しが制約をうけることになる。

本発明の第１の態様によると、半導体装置用基板は、半導体素子を搭載するものであり、外部の回路との接続端子を備え、前記半導体素子の端子と、前記接続端子とを接続し、前記半導体装置用基板の表面に沿って配置されたメッキによる配線を備える。
本発明の第２の態様によると、半導体装置用基板の製造方法は、半導体素子を搭載する半導体装置用基板の製造方法であって、導電性基板の上に、第１開口部と、第２開口部とを備えるレジスト層を形成し、前記導電性基板の前記第１開口部に対向する第１部位と、前記導電性基板の前記第２開口部に対向する第２部位とをメッキにより接続する。
本発明の第３の態様によると、半導体装置は、半導体素子が封止されており、外部の回路との接続端子を備え、前記半導体素子の端子と前記接続端子とが、前記半導体装置の少なくとも一面に沿って配線されたメッキにより接続されている。
本発明の第４の態様によると、半導体装置の製造方法では、第１の態様の半導体装置用基板、または、第２の態様の半導体装置用基板の製造方法により製造された半導体装置用基板に、前記半導体素子を搭載し、前記半導体装置用基板に搭載された前記半導体素子を封止する。
本発明の第５の態様によると、半導体装置の製造方法では、第１の態様の半導体装置用基板、または、第２の態様の半導体装置用基板の製造方法により製造された半導体装置用基板に、前記半導体素子を搭載し、前記半導体装置用基板に搭載された前記半導体素子を封止し、封止された半導体パッケージから前記導電性基板を剥離する。

本発明によれば、半導体装置用基板上での金属による三次元構造を生かした配線引き回しが可能となる。

一実施形態の半導体装置用基板を示す図であり、図１（ａ）は端面図であり、図１（ｂ）は、上面図である。 一実施形態の半導体装置用基板の製造の第１の工程を模式的に示す図であり、図２（ａ）は断面図であり、図２（ｂ）は、上面図である。 一実施形態の半導体装置用基板の製造の第２の工程を模式的に示す図である。 一実施形態の半導体装置用基板の製造の第３の工程を模式的に示す図であり、図４（ａ）は断面図であり、図４（ｂ）は、上面図である。 一実施形態の半導体装置用基板の製造の第４の工程を模式的に示す図であり、図５（ａ）は断面図であり、図５（ｂ）は、上面図である。 一実施形態の半導体装置用基板の製造の第５の工程を模式的に示す図であり、図６（ａ）は断面図であり、図６（ｂ）は、上面図である。 一実施形態の半導体装置を示す図であり、図７（ａ）は、端面図であり、図７（ｂ）は、底面から見た平面図である。 一実施形態の半導体装置の製造工程を示す端面図である。図８（ａ）は半導体装置用基板を示す端面図である。図８（ｂ）は第６の工程を示す端面図である。図８（ｃ）は第７の工程を示す端面図である。図８（ｄ）は第８の工程を示す端面図である。 一実施形態の半導体装置を示す端面図である。

以下では、適宜図面を参照しながら、一実施形態の半導体装置用基板および半導体装置について説明する。本実施形態の半導体装置は、本実施形態の半導体装置用基板を用いて製造される。特に言及がない限り、半導体装置用基板１では、導電性基板３０が表面にある面を下面、その逆側の、後述するメッキ構造２１が露出している面を上面とする。また、以下の実施形態において、「メッキ」の語は、金属表面に形成されている場合を示すとともに、メッキを表面に形成した金属と切り離して用いられる場合も指す。さらに、本実施形態において、「接続する」の語は、接続された２つの物が導通可能である意味を含む。

図１は、本実施形態の半導体装置用基板１を示し、図１（ａ）は図１（ｂ）のＡ−Ａ切断部端面図であり、図１（ｂ）は図１（ａ）中の上方から見た図（上面図）である。半導体装置用基板１は、導電性基板３０と、レジスト層１１と、メッキ構造２１とを備える。メッキ構造２１は、複数のメッキ素子２４が一体的に接続されて形成されている。メッキ素子２４の、レジスト層１１を挟んだ両側の面には、ボンディング等により半導体装置用基板１の外部の電気回路と接続するための面メッキ２３，２５の層が形成されている。

本実施形態では、半導体装置用基板１の上面を半導体素子のボンディング面とし、メッキ素子２４の下面側の面を、半導体装置用基板１を用いて製造された半導体装置の外部との接続端子として構成する。従って、メッキ素子２４の上面側にボンディングメッキ２５を、下面側に外装実装用メッキ２３を配置する。ボンディングメッキ２５は、銀、パラジウム、金等の金属を含んで構成される。外装実装用メッキ２３は、金、パラジウム等の金属を含んで構成される。
なお、ボンディングメッキ２５、外装実装用メッキ２３の組成は、接続加工を容易にするものであれば、特に限定されない。

導電性基板３０は、銅やステンレスが板状に加工されたものが用いられるが、メッキおよびエッチングが可能な半導体用の基板であれば特に限定されない。レジスト層１１は、好ましくはソルダーレジスト等の永久レジストにより構成される。メッキ素子２４を構成するメッキは、ニッケル等の金属を含んで構成されるが、加工可能で半導体の一部としての所望の耐久性が得られるものであれば特に限定されない。

個々のメッキ素子２４は、レジスト層１１の開口部を貫き導電性基板３０に陥入している円筒形の部分（以下、貫通部と呼ぶ）２４−１と、半導体装置用基板１の上面に突出する突起部２４−２とを備える。突起部２４−２は、外周が貫通部２４−２の外周を超えて突き出たオーバーハング構造をしている。すなわち、突起部２４−２は、半導体装置用基板１の上面に平行な方向に、貫通部２４−１よりも広い断面を備える。また、突起部２４−２の半導体装置用基板１の上面に平行な断面の少なくとも一部は、貫通部２４−１から放射状に広がっている。
なお、本実施形態では、メッキ素子２４の貫通部２４−１を円筒形の断面をもつものとして構成したが、メッキ素子２４がオーバーハング構造をとるものであれば、形状は特に限定されない。

メッキ構造２１は、隣接するメッキ素子２１が繋がって形成されており、半導体装置用基板１の上面に沿った配線パターンを形成している。本実施形態の半導体装置用基板１は、図１（ｂ）の上面図において、放射状に示された配線パターンを備える。図１（ｂ）中の破線の円は、メッキ素子２１の円筒部２４−１の外周を模式的に示したものである。以降の図でも同様である。
なお、メッキ構造２１の回路のパターンは、半導体装置用基板１の上面に沿って形成された部分を含むものであれば、特に限定されない。メッキ構造２１の回路パターンを適宜変更することで、半導体素子のそれぞれの端子とメッキ構造２１を介して接続される、半導体装置用基板１を用いて作成された半導体パッケージにおける外部との接続端子の位置を調節することができる。

隣接するメッキ素子２４の間の最短距離（図１中のｄ）は、適宜設計可能だが、例えば、数μｍ以上数百μｍ以下に設定され、好ましくは１０μｍ以上２００μｍ以下であり、さらに好ましくは、４０μｍ以上１２０μｍ以下である。メッキ素子２４の間の最短距離ｄが短過ぎると、得られる半導体パッケージにおける外部との接続端子が過度に多くなり、構造上の特徴を生かせない。メッキ素子２４の間の最短距離ｄが長過ぎると、突起部２４−２のオーバーハング構造が大きくなるため、本来絶縁されるべき端子間のピッチ間隔が狭くなり、得られる半導体パッケージのプリント基板等への精密な接続加工が難しくなる。

（半導体装置用基板１の製造方法）
半導体装置用基板１は、例えば縦横数十ｃｍの大きさのパネルを用い、以下の製造方法により低コストで効率的に量産することが可能である。以下の説明では、説明をわかりやすくするため、隣接する２つのメッキ素子２４を繋げたメッキ構造２１を備える半導体装置用基板１の製造方法を説明する。

図２は、半導体装置用基板１の製造の第１の工程を模式的に示し、図２（ａ）は、図２（ｂ）のＢ−Ｂ切断部断面図であり、図２（ｂ）は、図２（ａ）を図中の上方から見た図である。第１の工程は、銅またはステンレス製の導電性基板３０の上に、複数の円状の開口部１２を備えるレジスト層１１を形成するフォトリソグラフィ工程である。ここで、第１開口部１２−１と第２開口部１２−２とは、後の第４の工程におけるメッキ処理において、成長したメッキが接続可能に隣接した位置に形成される。
なお、本実施形態では、メッキ素子２４の貫通部２４−１を円筒形状とした半導体装置用基板１を製造するため、円状の開口部１２を備えるレジスト層１１を形成したが、開口部１２の断面形状は、メッキ素子２４の貫通部２４−１の断面形状に合わせて適宜設計すればよい。

第１の工程では、導電性基板３０の上にフォトレジストを塗布し、複数の円状の要素を備えるパターンのマスクを通しレーザー光を照射し、現像処理を行うことにより、レジスト層１１を形成する。レーザー装置としてはエキシマ−レーザー等を用いることができる。図２（ｂ）の上面図では、半導体装置用基板１の上に形成されたレジスト層１１の円状の開口部１２において、導電性基板３０が露出している。

図３は、半導体装置用基板１の製造の第２の工程を模式的に示す断面図である。第２の工程は、レジスト層１１をマスクとして、導電性基板３０の表面をエッチングする第１のエッチング工程である。図３の断面図に対応する上面図は、図２（ｂ）と同一の図となる。

第２の工程では、例えばドライエッチングにより所望の深さまで導電性基板３０をエッチングする。エッチングされた導電性基板３０の表面２２は、導電性基板３０の凹部に形成されることとなり、レジスト層１１の開口部１２と対向する。第１開口部１２−１に対向する導電性基板３０の面を部位２２−１、第２開口部１２−２に対向する導電性基板３０の面を部位２２−２とする。

第２の工程におけるエッチングの方法は反応性イオンエッチング等の一般的な方法を使用することができる。導電性基板３０をエッチングする深さは、半導体装置用基板１を用いて製造される半導体パッケージの外部との接続端子に要求する高さ（後述のスタンドオフ構造）に応じて適宜調整することができる。表面を浅くエッチングするだけでも酸化膜を除去し、後のメッキ工程を効率化することができるが、得られる半導体装置の構造上、数μｍ以上数十μｍ以下の深さに調整することが好ましく、５μｍ以上１５μｍ以下の深さに調整することがさらに好ましい。

図４は、半導体装置用基板１の製造の第３の工程を模式的に示し、図４（ａ）は、図４（ｂ）のＢ−Ｂ切断部断面図であり、図４（ｂ）は、図４（ａ）を図中の上方から見た図である。第４の工程では、導電性基板３０をシード層としたメッキ加工により、導電性基板３０における、レジスト層１１の開口部１２に対向する面２２の上に外装実装用メッキ２３を形成する。外装実装用メッキ２３の組成は特に限定されないが、例えば金メッキ、パラジウムメッキ等を含んで構成すると、得られる半導体パッケージの外部の電子回路等との接続加工が特に容易になるので好ましい。

図５は、半導体装置用基板１の製造の第４の工程を模式的に示し、図５（ａ）は、図５（ｂ）のＢ−Ｂ切断部断面図であり、図５（ｂ）は、図５（ａ）を図中の上方から見た図である。第５の工程では、外装実装用メッキ２３をシード層としたメッキ加工により、外装実装用メッキ２３の上にメッキ構造２１を形成する。本実施形態のメッキ構造２１は、ニッケルメッキを含んで構成されるが、特に組成は限定されず、メッキ加工および半導体の一部としての用途に適したものを用いることができる。

第４の工程では、導電性基板３０における、レジスト層１１の開口部１２に対向する面２２に形成された外装実装用メッキ２３から、メッキが成長し、開口部１２を埋めた後、半導体装置用基板１の上面に沿った方向に広がって成長する。導電性基板３０の第１部位２２−１、第２部位２２−２から、それぞれ第１開口部１２−１および第２開口部１２−２を通って成長したメッキ同士が接続されるように、メッキ処理の時間を調節する。メッキは金属の面に垂直な各方向におおよそ同じ速度で成長していくから、隣接する開口部１２−１、１２−２から成長したメッキ同士が接続されるようにメッキ処理が行われると、レジスト層１１の表面からのメッキ素子２４の高さｈは、隣接して接続されるメッキ素子２４の間の最短距離ｄの半分より大きくなる。すなわち、２ｈ≧ｄが成り立つ。あるいは、隣接して接続される２つのメッキ素子２４のそれぞれの高さｈ１とｈ２とについて、ｈ１＋ｈ２≧ｄが成り立つ。また、次の工程ではメッキ素子２４の上にさらにメッキを形成するが、同様に２ｈ≧ｄ、ｈ１＋ｈ２≧ｄの関係が成り立つ。

図６は、半導体装置用基板１の製造の第５の工程を模式的に示し、図６（ａ）は、図６（ｂ）のＢ−Ｂ切断部断面図であり、図６（ｂ）は、図６（ａ）を図中の上方から見た図である。第５の工程では、メッキ構造２１の上に、半導体素子との接続加工を容易にするためのボンディングメッキ２５をメッキ加工により形成する。ボンディングメッキ２５の組成は特に限定されないが、例えば金メッキ、パラジウムメッキ、銀メッキ等を含んで構成すると、半導体素子との接続加工が容易になるので好ましい。

（半導体装置の製造方法）
本実施形態の半導体装置用基板１を用いて製造した半導体装置１００の製造方法について説明する。半導体装置１００の製造の第１から第５までの工程は、上述の半導体装置用基板１の第１から第５までの工程とし、その後の工程を第６から数えることにする。

図７は、本実施形態の半導体装置１００を示し、図７（ａ）は図７（ｂ）のＣ−Ｃ切断部端面図であり、図７（ｂ）は図７（ａ）中の下方から見た図（底面図）である。半導体装置１００は、半導体素子２と、レジスト層１１と、メッキ構造２１と、封止樹脂３７とを備える。メッキ構造２１は、メッキ素子２４が一体的に連なって形成されており、半導体素子２の端子とメッキ素子２４の突起部２４−２とは、ボンディングメッキ２５およびバンプ３８を介し接続されている。メッキ素子２４の貫通部２４−１は、半導体装置１００の外部の電子回路等との接続端子を構成し、外装実装用メッキ２３を介して外部の電子回路等と接続する。半導体装置１００のパッケージ本体を持ち上げる部分は、スタンドオフ構造２４０を形成する。バンプ３８は、例えば金等を含んで構成される。
なお、レジスト層１１は除去して構成してもよい。

半導体装置１００のメッキ構造２１は、半導体装置１００の底面に沿った配線を構成する。本実施形態の半導体装置１００では、図７（ｂ）に示されるような半導体装置１００の中央から放射状のパターンでメッキ構造２１による配線がなされている。半導体素子２は、封止樹脂３７に阻まれて半導体装置１００の底面からは視認できないが、参考のため破線の矩形でその輪郭を示した。
なお、ここで、メッキ構造２１を利用した回路のパターンは、適宜構成することができ特に限定されない。また、「半導体装置１００の底面に沿った」とは、底面に接している点を限定するものではなく、さらに、半導体装置１００の特性等に応じて、本実施形態のメッキ構造２１による配線を様々な面に配置し得る。

図８は、本実施形態の半導体装置１００の製造工程を時系列順に模式的に示した、Ｃ−Ｃ切断部（図７（ｂ））に相当する位置の端面図である。図８（ａ）は本実施形態の半導体装置用基板１を示している。

図８（ｂ）は、半導体装置１００の製造の第６の工程を示す端面図である。第６の工程では、半導体装置用基板１に、ウェハ上で作成されダイシングされた半導体素子２をマウントする。第６の工程では、フリップ接合装置等を用いて、半導体素子２と、半導体装置用基板１のメッキ素子２４の突起部２４−２とをボンディング面メッキ２５およびバンプ３８を介してフリップ接合により接続する。好ましくは、半導体素子２は、半導体装置用基板と平行な面の幅が、半導体装置用基板１よりも小さいものを用いる。これにより、所望のピッチで外部との接続端子が配置された、ファンアウト型の半導体パッケージを構成することができる。

図８（ｃ）は、半導体装置１００の製造の第７の工程を示す図である。第７の工程では、半導体装置用基板１に搭載された半導体素子２を、モールド樹脂３７により封止する。モールド樹脂としては、エポキシ樹脂等を用いることができる。
なお、半導体装置用基板１と半導体素子２との間をモールド樹脂で埋めることが難しい場合、アンダーフィル等の樹脂を流し込んで封止処理を確実にするとともに、熱膨張による接合部への応力集中を緩和することができる。

図８（ｄ）は、半導体装置１００の製造の第８の工程を示す図である。第８の工程では、半導体装置用基板１の下面を構成していた導電性基板３０を除去する。導電性基板３０は、エッチングまたは物理的な引っ張りにより適宜剥離される。これにより、半導体装置１００が実現される。

図９は、レジスト層１１を剥離した半導体装置１００のＣ−Ｃ切断部（図７（ｂ））に相当する位置の端面図である。図９のように、半導体装置１００はレジスト層１１（図８（ｄ）参照）を物理的あるいは化学的に剥離除去して構成することができる。これにより、半導体装置１００のスタンドオフ構造２４０の高さを適宜調節することができる。

上述の実施の形態によれば、次の作用効果が得られる。
（１）本実施形態の半導体装置用基板１は、半導体素子２を搭載するものであり、外部の回路との接続端子を備え、半導体素子２の端子と、メッキ素子２４の突起部２４−２とを接続し、半導体装置用基板１の表面に沿って配置されたメッキ構造２１による配線を備える。これにより、半導体装置用基板１を用いて製造した半導体装置１００において、メッキ構造２１を利用した三次元の配線引き回しが可能であり、半導体装置１００の外部との接続端子となるメッキ素子２４の貫通部２４−１を細かいピッチで所望の位置に配置することができる。

（２）本実施形態の半導体装置用基板１において、半導体装置用基板１は、メッキ構造２１により互いに接続されている複数のメッキ素子２４を備える。これにより、メッキ素子２４の貫通部２４−１を適宜利用して、半導体装置用基板１を用いて製造した半導体装置１００における外部の電子回路との接続加工を容易かつ確実にすることができる。

（３）本実施形態の半導体装置用基板１は、メッキ可能な導電性基板３０と、導電性基板３０の上に形成されたレジスト層１１と、を備え、レジスト層１１は、第１開口部１２−１と、第２開口部１２−２とを備え、第１開口部１２−１と第２開口部１２−２とを通って、導電性基板３０の第１開口部１２−１に対向する部位２２−１と、導電性基板３０の第２開口部１２−２に対向する部位２２−２とが、メッキ構造２１により接続されている。これにより、メッキ構造２１による配線が実現され、半導体素子２との接続を所望の位置の貫通部２４−２を介して得ることができるファンアウト型の半導体パッケージを構成することができる。

（４）本実施形態の半導体装置用基板１において、導電性基板３０の開口部１２−１と対向する部位２２−１および導電性基板３０の開口部１２−２と対向する部位２２−２は、それぞれ凹部に形成されている。これにより、半導体装置用基板１を用いて製造した半導体装置１００はスタンドオフ構造２４０を有し、プリント基板等との接続加工の信頼性を高めることができる。

（５）本実施形態の半導体装置用基板１において、第１開口部１２−１と第２開口部１２−２との間の最短距離ｄは、第１開口部１２−１のメッキ構造２１のレジスト層１１からの高さの２倍より短い。これにより、メッキ加工により効率的に半導体装置用基板１の製造をすることができる。

（６）本実施形態の半導体装置用基板１の製造方法では、導電性基板３０の上に、第１開口部１２−１と、第２開口部１２−２とを備えるレジスト層１１を形成し、導電性基板３０の第１開口部１２−１に対向する第１部位２２−１と、導電性基板３０の第２開口部１２−２に対向する第２部位２２−２とをメッキにより接続する。これにより、微細なメッキ配線を半導体装置用基板１の上に実現することができる。

（７）本実施形態の半導体装置用基板１の製造方法において、レジスト層１１の形成後、導電性基板３０の、第１開口部１２−１と第２開口部１２−２とのそれぞれに対向する面をエッチングすることにより、それぞれ部位２２−１と部位２２−２とを導電性基板３０の凹部に形成する。これにより、半導体装置用基板１を用いて製造した半導体装置１００における、所望の高さのスタンドオフ構造２４０を効率的に形成することができる。

（８）本実施形態の半導体装置１００は、半導体素子２が封止されており、外部の回路との接続端子となる貫通部２４−２を備え、半導体素子２の端子と貫通部２４−２とが、半導体装置１００の底面に沿って配線されたメッキ構造２１により接続されている。これにより、半導体素子２との接続を所望の位置の貫通部２４−２を介して得ることができるファンアウト型の半導体パッケージを構成することができる。

（９）本実施形態の半導体装置１００は、メッキ構造２１により互いに接続されている複数の貫通部２４−２を備える。これにより、複数の貫通部２４−２のうち所望のものを適宜利用して接続端子に用いることができるとともに、本実施形態の半導体装置の製造方法により効率的に製造することができる。

本発明は上記実施形態の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…半導体装置用基板、２…半導体素子、１１…レジスト層、１２，１２−１，１２−２…レジスト層の開口部、２１…メッキ構造、２２，２２−１，２２−２…導電性基板３０における開口部１２と対向する部位、２４…メッキ素子、２４−１…貫通部、２４−２…突起部、３０…導電性基板、１００…半導体装置、２４０…スタンドオフ構造。

Claims (12)

1. 半導体素子を搭載する半導体装置用基板であって、
   前記半導体装置用基板は、外部の回路との接続端子を備え、
   前記半導体素子の端子と、前記接続端子とを接続し、前記半導体装置用基板の表面に沿って配置されたメッキによる配線を備える半導体装置用基板。
2. 請求項１に記載の半導体装置用基板において、
   前記メッキにより互いに接続されている複数の前記接続端子を備える半導体装置用基板。
3. 請求項１または２に記載の半導体装置用基板において、
   メッキ可能な導電性基板と、
   前記導電性基板の上に形成されたレジスト層と、を備え、
   前記レジスト層は、第１開口部と、第２開口部とを備え、
   前記第１開口部と前記第２開口部とを通って、前記導電性基板の前記第１開口部に対向する第１部位と、前記導電性基板の前記第２開口部に対向する第２部位とが、前記メッキにより接続されている半導体装置用基板。
4. 請求項３に記載の半導体装置用基板において、
   前記第１部位および前記第２部位は、それぞれ前記導電性基板の凹部に形成されている半導体装置用基板。
5. 請求項３または４に記載の半導体装置用基板において、
   前記第１開口部と前記第２開口部との間の最短距離は、前記第１開口部の前記メッキの前記レジスト層からの高さの２倍より短い半導体装置用基板。
6. 半導体素子を搭載する半導体装置用基板の製造方法であって、
   導電性基板の上に、第１開口部と、第２開口部とを備えるレジスト層を形成し、
   前記導電性基板の前記第１開口部に対向する第１部位と、前記導電性基板の前記第２開口部に対向する第２部位とをメッキにより接続する、半導体装置用基板の製造方法。
7. 請求項６に記載の半導体装置用基板の製造方法において、
   前記レジスト層の形成後、前記導電性基板の、前記第１開口部と前記第２開口部とのそれぞれに対向する面をエッチングすることにより、それぞれ前記第１部位と前記第２部位とを前記導電性基板の凹部に形成する、半導体装置用基板の製造方法。
8. 半導体素子が封止されている半導体装置であって、
   前記半導体装置は、外部の回路との接続端子を備え、
   前記半導体素子の端子と前記接続端子とが、前記半導体装置の少なくとも一面に沿って配線されたメッキにより接続されている半導体装置。
9. 請求項８に記載の半導体装置において、
   前記メッキにより互いに接続されている複数の前記接続端子を備える半導体装置。
10. 請求項１から５までのいずれか一項に記載の半導体装置用基板、または、請求項６若しくは７に記載の半導体装置用基板の製造方法により製造された半導体装置用基板に、前記半導体素子を搭載し、
    前記半導体装置用基板に搭載された前記半導体素子を封止する、半導体装置の製造方法。
11. 請求項３から５までのいずれか一項に記載の半導体装置用基板、または、請求項６若しくは７に記載の半導体装置用基板の製造方法により製造された半導体装置用基板に、前記半導体素子を搭載し、
    前記半導体装置用基板に搭載された前記半導体素子を封止し、
    封止された半導体パッケージから前記導電性基板を剥離する、半導体装置の製造方法。
12. 請求項１１に記載の半導体装置の製造方法において、
    前記封止された半導体パッケージから、前記レジスト層を剥離する、半導体装置の製造方法。

Images