TWI713183B - 配線構造體及配線構造體之製造方法 - Google Patents

配線構造體及配線構造體之製造方法 Download PDF

Info

Publication number
TWI713183B
TWI713183B TW105129032A TW105129032A TWI713183B TW I713183 B TWI713183 B TW I713183B TW 105129032 A TW105129032 A TW 105129032A TW 105129032 A TW105129032 A TW 105129032A TW I713183 B TWI713183 B TW I713183B
Authority
TW
Taiwan
Prior art keywords
layer
hole
wiring pattern
silicon substrate
along
Prior art date
Application number
TW105129032A
Other languages
English (en)
Other versions
TW201724438A (zh
Inventor
村松雅治
鈴木久則
米田康人
大塚慎也
高橋弘孝
Original Assignee
日商濱松赫德尼古斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商濱松赫德尼古斯股份有限公司 filed Critical 日商濱松赫德尼古斯股份有限公司
Publication of TW201724438A publication Critical patent/TW201724438A/zh
Application granted granted Critical
Publication of TWI713183B publication Critical patent/TWI713183B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本發明之配線構造體係設置有包含貫通配線圖案之配線圖案者，其具備：矽基板，其具有配置有貫通配線圖案之貫通孔；絕緣層，其至少沿著配線圖案，設置於包含貫通孔之內表面之矽基板之表面；硼層，其沿著配線圖案設置於絕緣層上；及金屬層，其設置於硼層上。

Description

配線構造體及配線構造體之製造方法
本發明係關於一種設置有配線圖案之配線構造體及配線構造體之製造方法。
已知有一種半導體裝置，其包含：矽基板，其具有配置有貫通配線圖案之貫通孔；絕緣層，其設置於包含貫通孔之內表面之矽基板之表面；及金屬層，其設置於貫通孔之內表面之絕緣層上(例如，參照專利文獻1)。 先前技術文獻 專利文獻 專利文獻1：日本專利特開2012-119381號公報
[發明欲解決之問題] 於如上述半導體裝置般設置有貫通配線圖案之配線構造體中，如何於貫通配線圖案中可確實地實現電性連接成為問題。 因此，本發明之一形態之目的在於提供一種於貫通配線圖案中可確實地電性連接之配線構造體，及容易製造如此之配線構造體之配線構造體之製造方法。 [解決問題之技術手段] 本發明之一形態之配線構造體係設置有包含貫通配線圖案之配線圖案者，且具備：矽基板，其具有配置有貫通配線圖案之貫通孔；絕緣層，其至少沿著配線圖案，設置於包含貫通孔之內表面之矽基板之表面；硼層，其沿著配線圖案設置於絕緣層上；及金屬層，其設置於硼層上。 於該配線構造體中，介隔硼層於貫通孔之內表面之絕緣層上形成金屬層。該構成係根據在硼層上穩定地形成金屬層之本發明者等人發現之見解。藉此，於該配線構造體中，於貫通配線圖案中確實地電性連接。 於本發明之一形態之配線構造體中，亦可為，貫通孔之至少一部分之內表面係沿著矽基板之厚度方向。於貫通孔之至少一部分之內表面沿著矽基板之厚度方向之情形時，例如於蒸鍍或濺鍍等氣相沈積法中，難以於該一部分之內表面形成金屬層。藉由介隔硼層於貫通孔之內表面之絕緣層上形成金屬層，即使於上述之情況下，亦於貫通孔之內表面穩定地形成金屬層，而於貫通配線圖案中確實地電性連接。 於本發明之一形態之配線構造體中，亦可為，貫通孔之至少一部分之內表面係沿著與矽基板之厚度方向交叉之一方向。於貫通孔之至少一部分之內表面沿著與矽基板之厚度方向交叉之一方向之情形時，例如於蒸鍍或濺鍍等之氣相沈積法中，難以於該一部分之內表面形成金屬層。藉由介隔硼層於貫通孔之內表面之絕緣層上形成金屬層，即使於上述之情況下，亦於貫通孔之內表面穩定地形成金屬層，而於貫通配線圖案中確實地電性連接。 於本發明之一形態之配線構造體中，亦可為，貫通孔之寬度為10 μm以上100 μm以下。藉由介隔硼層於貫通孔之內表面之絕緣層上形成金屬層，即使於如此之微細之貫通孔中，亦於貫通孔之內表面穩定地形成金屬層，於貫通配線圖案中確實地電性連接。再者，貫通孔之寬度是指與貫通方向垂直之方向之寬度，例如於貫通孔為圓柱狀之情形時為直徑，於貫通孔為四角柱狀之情形時為對向之兩邊間之距離。 於本發明之一形態之配線構造體中，亦可為，金屬層為鍍覆層。該構成係根據藉由鍍覆於硼層上選擇性且各向同性地形成金屬層之本發明者等人發現之見解。藉此，藉由預先於貫通孔之內表面之絕緣層上形成硼層，而可不受貫通孔之形狀等影響，介隔硼層而於貫通孔之內表面之絕緣層上確實形成金屬層。因此，於貫通配線圖案中進一步確實地電性連接。 於本發明之一形態之配線構造體中，亦可為，矽基板構成中介層。根據該構成，可獲得於貫通配線圖案中確實地電性連接之中介層。 於本發明之一形態之配線構造體中，亦可為，矽基板構成半導體裝置。根據該構成，可獲得於貫通配線圖案中確實地電性連接之半導體裝置。 本發明之一形態之配線構造體之製造方法係設置有包含貫通配線圖案之配線圖案之配線構造體之製造方法，且包含：第1步驟，其於矽基板形成供配置貫通配線圖案之貫通孔；第2步驟，其至少沿著配線圖案之形成預定區域，於包含貫通孔之內表面之矽基板之表面形成絕緣層；第3步驟，其沿著形成預定區域而於絕緣層上形成硼層；及第4步驟，其藉由鍍覆而於硼層上形成金屬層。 於本發明之一形態之配線構造體之製造方法中，介隔硼層於貫通孔之內表面之絕緣層上形成金屬層。藉此，可獲得於貫通配線圖案中確實地電性連接之配線構造體。又，於該配線構造體之製造方法中，藉由鍍覆於硼層上形成金屬層。該構成係根據藉由鍍覆於硼層上選擇性且各向同性地形成金屬層之本發明者等人發現之見解。藉此，於該配線構造體之製造方法中，可容易製造於貫通配線圖案中確實地電性連接之配線構造體。 於本發明之一形態之配線構造體之製造方法中，亦可為，於第3步驟中，藉由氣相沈積法而於絕緣層上各向同性地形成硼層，其後沿著形成預定區域將硼層圖案化。根據該構成，可沿著形成預定區域精度良好且容易地形成硼層。 [發明之效果] 根據本發明之一形態，能夠提供一種可於貫通配線圖案中確實地電性連接之配線構造體，及容易地製造如此之配線構造體之配線構造體之製造方法。
以下，對本發明之一實施形態，參照圖式詳細說明。再者，對各圖中相同或相當部分附註相同符號，省略重複之說明。 圖1及圖2所示之中介層(配線構造體)1係例如用於對端子間距互不相同之電子零件彼此之電性連接進行中繼之中繼基板。中介層1具備包含矽(Si)結晶之矩形板狀之矽基板10。於矽基板10設置有特定形狀之配線圖案3。配線圖案3包含：表面配線圖案4，其沿著矽基板10之第1主面10a及第2主面10b而設置；及貫通配線圖案5，其連接第1主面10a側之表面配線圖案4與第2主面10b側之表面配線圖案4。再者，於圖1及圖2中，配線圖案3以簡易形狀示意性地表示，但實際上配線圖案3係高精細地形成且具有複雜之形狀。 於矽基板10設置有貫通矽基板10、且於矽基板10之第1主面10a與第2主面10b開口之貫通孔11。於貫通孔11內配置有貫通配線圖案5。貫通孔11具有沿著矽基板10之厚度方向D延伸之四角柱狀之形狀。貫通孔11之寬度例如為10 μm以上100 μm以下。貫通孔11之寬度是指與貫通方向垂直之方向之寬度，此處為對向之兩邊之間的距離。貫通孔11之內表面11a係其整體沿著厚度方向D，且與第1主面10a及第2主面10b呈直角相交。 對於貫通孔11，於圖1及圖2中亦以簡易之形狀示意性表示，但實際上設置有複數個貫通孔11。例如，除如上述之垂直孔以外，亦可設置貫通方向相對於厚度方向D傾斜之傾斜孔、或具有彎曲部之彎曲孔等各種形狀之貫通孔11。又，貫通孔11之內表面11a可具有如上述般沿著厚度方向D之部分、及沿著與厚度方向D交叉之方向之部分，亦可具有形成為錐狀之部分。或者，亦可為內表面11a之整體形成為錐狀。 又，貫通孔11之至少一部分之內表面11a亦可沿著與厚度方向D交叉之一方向。例如，貫通孔11之整體之內表面11a亦可沿著與厚度方向D交叉之一方向(傾斜孔)。或者，亦可為貫通孔11具有內表面11a沿著第1方向之第1部分、及內表面11a沿著與第1方向及厚度方向D交叉之第2方向之第2部分(彎曲孔)。 於矽基板10中，於相互對向之一對之側面10c、10c之各者設置有凹部12。凹部12如後述般藉由沿著通過貫通孔11之分割線L切斷形成有貫通孔11之矽晶圓W(參照圖3)而形成。凹部12具有通過貫通孔11之中心且沿著與側面10c平行之平面將貫通孔11二等分之四角柱狀之形狀。 於矽基板10中，於第1主面10a、第2主面10b、貫通孔11之內表面11a及凹部12之內表面12a設置有絕緣層14。絕緣層14係例如藉由對矽基板10之表面進行熱氧化處理而形成之矽氧化膜。絕緣層14例如具有1.0 μm以下之厚度。 於絕緣層14上設置有硼層15。硼層15係沿著配線圖案3形成。即，硼層15係沿著表面配線圖案4而形成於第1主面10a及第2主面10b之絕緣層14上，並且沿著貫通配線圖案5而形成於貫通孔11之內表面11a及凹部12之內表面12a之絕緣層14上。於該例中，硼層15遍及內表面11a及內表面12a之絕緣層14之整面而形成。形成於內表面11a及內表面12a之絕緣層14上之硼層15與形成於第1主面10a及第2主面10b之絕緣層14上之硼層15相連續。硼層15例如藉由CVD(Chemical Vapor Deposition：化學氣相沈積)磊晶成長等氣相沈積法，以數nm～數十nm之厚度各向同性地形成。 於硼層15上形成有金屬層16。金屬層16例如具有數μm～數十μm之厚度。金屬層16係沿著表面配線圖案4而形成於第1主面10a及第2主面10b之硼層15上，並且沿著貫通配線圖案5而形成於貫通孔11之內表面11a及凹部12之內表面12a之硼層15上。於該例中，金屬層16埋入於貫通孔11內，且無間隙地填充於貫通孔11內。 金屬層16係例如藉由鍍覆而各向同性地形成於硼層15上之鍍覆層。鍍覆之一例係無電解金屬鍍覆。金屬層16例如藉由利用無電解鍍Ni/Au於包含鎳之厚度5 μm或10 μm左右之鎳層17上形成包含金之厚度0.05 μm左右之金層18而構成。如上述般，凹部12係藉由切斷貫通孔11而形成，故於凹部12內之金屬層16中，不於鎳層17上形成金層18，鎳層17露出於外面。再者，於硼層15上穩定地形成金屬層16、及藉由鍍覆於硼層15上選擇性且各向同性地形成金屬層16係本發明者等人發現之見解。 接著，參照圖3～圖9(b)，針對中介層1之製造方法進行說明。再者，於圖4(a)～圖9(b)中，圖4(a)、圖5(a)、圖6(a)、圖7(a)、圖8(a)及圖9(a)為俯視圖，圖4(b)、圖5(b)、圖6(b)、圖7(b)、圖8(b)及圖9(b)係沿著圖4(a)、圖5(a)、圖6(a)、圖7(a)、圖8(a)及圖9(a)之B-B線之剖視圖。 準備如圖3所示般用以藉由沿著設定為格子狀之分割線L切斷而獲得複數個中介層1之矽晶圓W。圖3中以粗線所示之部分為1個中介層。以下，著眼於該粗線部分說明中介層1之製造方法。 首先，如圖4(a)及圖4(b)所示般，準備矽基板10(矽晶圓W)。接著，如圖5(a)及圖5(b)所示，藉由反應性離子蝕刻(Reactive Ion Etching)等，於矽基板10形成貫通孔11(第1步驟)。接著，如圖6(a)及圖6(b)所示，藉由對矽基板10之表面進行熱氧化處理，於矽基板10之第1主面10a、第2主面10b及貫通孔11之內表面11a(包含切斷後之凹部12之內表面12a)形成絕緣層14(第2步驟)。 接著，如圖7(a)及圖7(b)所示般，藉由CVD磊晶成長，於矽基板10之第1主面10a、第2主面10b及貫通孔11之內表面11a各向同性地形成硼層15(第3步驟)。接著，如圖8(a)及圖8(b)所示般，藉由乾蝕刻，沿著配線圖案3之形成預定區域R將硼層15圖案化(第3步驟)。 接著，如圖9(a)及圖9(b)所示般，藉由鍍覆而於硼層15上選擇性且各向同性地形成金屬層16(第4步驟)。更具體而言，藉由鍍覆而於硼層15上形成鎳層17，其後，藉由鍍覆而於鎳層17之上形成金層18。藉此，形成包含表面配線圖案4與貫通配線圖案5之配線圖案3。最後，沿著分割線L切斷矽晶圓W，獲得中介層1。 如以上說明般，於中介層1中，介隔硼層15而於貫通孔11之內表面11a之絕緣層14上形成金屬層16。該構成係根據在硼層15上穩定地形成金屬層16之本發明者等人發現之見解。藉此，於中介層1中，於貫通配圖案中確實地電性連接。 於中介層1中，貫通孔11之內表面11a沿著厚度方向D。於內表面11a沿著厚度方向D之情形時，例如於蒸鍍等氣相沈積法中，難以於內表面11a形成金屬層16。藉由介隔硼層15於內表面11a之絕緣層14上形成金屬層16，即使於如此之情形時亦於內表面11a穩定形成金屬層16，於貫通配線圖案5中確實地電性連接。 於中介層1中，貫通孔11之內表面11a沿著與厚度方向D交叉之一方向。於內表面11a沿著與厚度方向D交叉之一方向之情形時，例如於蒸鍍等氣相沈積法中，難以於內表面11a形成金屬層16。藉由介隔硼層15於內表面11a之絕緣層14上形成金屬層16，即使於如此之情形時亦於內表面11a穩定形成金屬層16，於貫通配線圖案5中確實地電性連接。 於中介層1中，貫通孔11之寬度為10 μm以上100 μm以下。藉由介隔硼層15於貫通孔11之內表面11a之絕緣層14上形成金屬層16，於如此之微細之貫通孔11中亦於貫通孔11之內表面11a穩定形成金屬層16，於貫通配線圖案5中確實地電性連接。 於中介層1中，金屬層為鍍覆層。該構成係根據藉由鍍覆於硼層15上選擇性且各向同性地形成金屬層16之本發明者等人發現之見解。藉此，藉由於貫通孔11之內表面11a之絕緣層14上預先形成硼層15，而可不被貫通孔11之形狀等影響，介隔硼層15於貫通孔11之內表面11a之絕緣層14上確實形成金屬層16。因此，於貫通配線圖案5中進一步確實地地電性連接。 於中介層1中，矽基板10構成中介層1。藉此，可獲得於貫通配線圖案5中確實地電性連接之中介層1。 於中介層1之製造方法中，介隔硼層15而於貫通孔11之內表面11a之絕緣層14上形成金屬層16。藉此，可獲得於貫通配線圖案5中確實地電性連接之中介層1。又，於中介層1之製造方法中，藉由鍍覆於硼層15上形成金屬層16。該構成係根據藉由鍍覆於硼層15上選擇性且各向同性地形成金屬層16之本發明者等人發現之見解。藉此，於該中介層1之製造方法中，可容易製造於貫通配線圖案5中確實地電性連接之中介層1。 於中介層1之製造方法中，藉由CVD磊晶成長於絕緣層14上各向同性地形成硼層15，其後沿著形成預定區域R將硼層15圖案化。藉此，可沿著形成預定區域R精度良好且容易地形成硼層15。 例如於使用蒸鍍或濺鍍等氣相沈積法之情形時，為了於絕緣層14上容易形成金屬層16，例如必須將貫通孔11之內表面11a形成為錐狀等。相對於此，於該中介層1之製造方法中，可藉由鍍覆於硼層15上選擇性且各向同性地形成金屬層16，故於內表面11a沿著厚度方向D之情形時亦可於內表面11a穩定形成金屬層16。其結果，無須將內表面11a形成為錐狀，可容易製造具有更微細之貫通配線圖案5之中介層1。 以上，針對本發明之一實施形態進行了說明，但本發明之一形態並不限定於上述一實施形態。例如，於上述實施形態中，絕緣層14係藉由對矽基板10之表面進行熱氧化處理而形成之矽氧化膜，但亦可為積層於矽基板10之表面者。絕緣層14至少沿著配線圖案3(形成預定區域R)於包含貫通孔11之內表面11a之矽基板10之表面形成即可，亦可僅於沿著配線圖案3之區域形成。 金屬層16可不埋入貫通孔11內，亦可以於貫通孔11內形成空隙之方式而設置於貫通孔11之內表面11a之硼層15上。例如，金屬層16亦可以於貫通孔11內形成在矽基板10之第1主面10a側與第2主面10b側開口之空隙之方式設置。 於上述實施形態中，矽基板10構成中介層1，但矽基板10亦可構成半導體裝置(例如影像感測器等光半導體元件)。於該情形時，貫通配線圖案5例如將作為第1主面10a側之表面配線圖案4之電極與作為第2主面10b側之表面配線圖案4之安裝用焊墊電性連接。再者，於應用於影像感測器之情形時，自抑制暗電流之觀點而言，較佳為將硼層15配置於受光部之附近。於矽基板10構成半導體裝置之情形時，為了避免電性破壞，較佳為藉由無電解金屬鍍覆形成金屬層16。
1‧‧‧中介層(配線構造體) 3‧‧‧配線圖案 4‧‧‧表面配線圖案 5‧‧‧貫通配線圖案 10‧‧‧矽基板 10a‧‧‧第1主面 10b‧‧‧第2主面 10c‧‧‧側面 11‧‧‧貫通孔 11a‧‧‧貫通孔之內表面 12‧‧‧凹部 12a‧‧‧內表面 14‧‧‧絕緣層 15‧‧‧硼層 16‧‧‧金屬層 17‧‧‧鎳層 18‧‧‧金層 D‧‧‧厚度方向 L‧‧‧分割線 R‧‧‧配線圖案之形成預定區域 W‧‧‧矽晶圓
圖1係本發明之配線構造體之一實施形態之中介層之俯視圖。 圖2係沿著圖1之中介層之II-II線之剖視圖。 圖3係用以說明圖1之中介層之製造方法之圖。 圖4(a)及圖4(b)係用以說明圖1之中介層之製造方法之圖。 圖5(a)及圖5(b)係用以說明圖1之中介層之製造方法之圖。 圖6(a)及圖6(b)係用以說明圖1之中介層之製造方法之圖。 圖7(a)及圖7(b)係用以說明圖1之中介層之製造方法之圖。 圖8(a)及圖8(b)係用以說明圖1之中介層之製造方法之圖。 圖9(a)及圖9(b)係用以說明圖1之中介層之製造方法之圖。
1‧‧‧中介層(配線構造體)
3‧‧‧配線圖案
4‧‧‧表面配線圖案
5‧‧‧貫通配線圖案
10‧‧‧矽基板
10a‧‧‧第1主面
10b‧‧‧第2主面
11‧‧‧貫通孔
11a‧‧‧內表面
12‧‧‧凹部
12a‧‧‧內表面
14‧‧‧絕緣層
15‧‧‧硼層
16‧‧‧金屬層
17‧‧‧鎳層
18‧‧‧金層
D‧‧‧厚度方向

Claims (9)

  1. 一種配線構造體，其係設置有包含貫通配線圖案之配線圖案者，且具備：矽基板，其具有配置有上述貫通配線圖案之貫通孔；絕緣層，其至少沿著上述配線圖案，設置於包含上述貫通孔之內表面之上述矽基板之表面；硼層，其沿著上述配線圖案而直接設置於上述絕緣層上；及金屬層，其設置於上述硼層上。
  2. 如請求項1之配線構造體，其中上述貫通孔之至少一部分之內表面係沿著上述矽基板之厚度方向。
  3. 如請求項1之配線構造體，其中上述貫通孔之至少一部分之內表面係沿著與上述矽基板之厚度方向交叉之一方向。
  4. 如請求項1至3中任一項之配線構造體，其中上述貫通孔之寬度為10μm以上100μm以下。
  5. 如請求項1至3中任一項之配線構造體，其中上述金屬層為鍍覆層。
  6. 如請求項1至3中任一項之配線構造體，其中上述矽基板構成中介層。
  7. 如請求項1至3中任一項之配線構造體，其中上述矽基板構成半導體裝置。
  8. 一種配線構造體之製造方法，其係設置有包含貫通配線圖案之配線圖案之配線構造體之製造方法，且包含：第1步驟，其於矽基板形成供配置上述貫通配線圖案之貫通孔；第2步驟，其至少沿著上述配線圖案之形成預定區域，於包含上述貫通孔之內表面之上述矽基板之表面形成絕緣層；第3步驟，其沿著上述形成預定區域而於上述絕緣層上直接形成硼層；及第4步驟，其藉由鍍覆而於上述硼層上形成金屬層。
  9. 如請求項8之配線構造體之製造方法，其中於上述第3步驟中，藉由氣相沈積法而於上述絕緣層上各向同性地形成上述硼層，其後沿著上述形成預定區域將上述硼層圖案化。
TW105129032A 2015-10-05 2016-09-08 配線構造體及配線構造體之製造方法 TWI713183B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2015-197520 2015-10-05
JP2015197520A JP6450296B2 (ja) 2015-10-05 2015-10-05 配線構造体、及び配線構造体の製造方法

Publications (2)

Publication Number Publication Date
TW201724438A TW201724438A (zh) 2017-07-01
TWI713183B true TWI713183B (zh) 2020-12-11

Family

ID=58487422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105129032A TWI713183B (zh) 2015-10-05 2016-09-08 配線構造體及配線構造體之製造方法

Country Status (6)

Country Link
US (1) US10573556B2 (zh)
EP (1) EP3361499B1 (zh)
JP (1) JP6450296B2 (zh)
CN (1) CN108140618B (zh)
TW (1) TWI713183B (zh)
WO (1) WO2017061194A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048938A1 (en) * 1998-12-18 2002-04-25 Hotaka Ishizuka Tungsten film forming method
US20110095428A1 (en) * 2007-08-02 2011-04-28 International Business Machines Corporation Small area, robust silicon via structure and process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599325B2 (ja) * 2001-02-09 2004-12-08 株式会社フジクラ 基板の貫通電極形成方法および貫通電極を有する基板
US20040126548A1 (en) * 2001-05-28 2004-07-01 Waseda University ULSI wiring and method of manufacturing the same
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4581864B2 (ja) * 2005-06-21 2010-11-17 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
CN100514596C (zh) * 2006-01-13 2009-07-15 联华电子股份有限公司 金属内连线的制作方法与结构
JP5460069B2 (ja) * 2009-02-16 2014-04-02 パナソニック株式会社 半導体基板と半導体パッケージおよび半導体基板の製造方法
KR20120109573A (ko) * 2009-12-25 2012-10-08 후지필름 가부시키가이샤 절연 기판, 절연 기판의 제조 방법, 배선의 형성 방법, 배선 기판 및 발광 소자
JP5560793B2 (ja) * 2010-03-16 2014-07-30 凸版印刷株式会社 シリコン配線基板
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8338939B2 (en) * 2010-07-12 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation processes using TSV-last approach
JP2012119381A (ja) 2010-11-29 2012-06-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013207006A (ja) * 2012-03-28 2013-10-07 Toppan Printing Co Ltd 貫通電極付き配線基板及びその製造方法
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
US8981564B2 (en) * 2013-05-20 2015-03-17 Invensas Corporation Metal PVD-free conducting structures
US9617648B2 (en) * 2015-03-04 2017-04-11 Lam Research Corporation Pretreatment of nickel and cobalt liners for electrodeposition of copper into through silicon vias
US11107878B2 (en) * 2015-03-24 2021-08-31 International Business Machines Corporation High resistivity iron-based, thermally stable magnetic material for on-chip integrated inductors
JP6509635B2 (ja) * 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048938A1 (en) * 1998-12-18 2002-04-25 Hotaka Ishizuka Tungsten film forming method
US20110095428A1 (en) * 2007-08-02 2011-04-28 International Business Machines Corporation Small area, robust silicon via structure and process

Also Published As

Publication number Publication date
TW201724438A (zh) 2017-07-01
EP3361499B1 (en) 2020-07-15
US20190080911A1 (en) 2019-03-14
US10573556B2 (en) 2020-02-25
JP6450296B2 (ja) 2019-01-09
EP3361499A1 (en) 2018-08-15
JP2017073416A (ja) 2017-04-13
CN108140618B (zh) 2021-03-19
WO2017061194A1 (ja) 2017-04-13
EP3361499A4 (en) 2019-05-22
CN108140618A (zh) 2018-06-08

Similar Documents

Publication Publication Date Title
CN103000589B (zh) 半导体器件、半导体晶片及半导体器件的制造方法
US9927499B2 (en) Semiconductor device
US8836138B2 (en) Wiring substrate and semiconductor package
US20170054071A1 (en) Semiconductor device and manufacturing method thereof
TWI508240B (zh) Laminated wiring board
TWI713183B (zh) 配線構造體及配線構造體之製造方法
JP4795102B2 (ja) 配線基板およびその製造方法
TWI715625B (zh) 配線構造體之製造方法
US8786099B2 (en) Wiring substrate and semiconductor package
JP6851773B2 (ja) 半導体装置
JP2007220781A (ja) 貫通電極基板及びその製造方法
TWI495073B (zh) 矽穿孔結構
JP2009267098A (ja) 半導体装置及びその製造方法
US11373958B2 (en) Semiconductor device and semiconductor device manufacturing method for prevention of metallic diffusion into a semiconductor substrate
JP2010016255A (ja) 半導体装置
JP7031178B2 (ja) 半導体装置およびその製造方法
JP5866889B2 (ja) 貫通電極を備えた光伝送路固定部材の製造方法
JP2006302956A (ja) 半導体装置および半導体装置の製造方法
JP2012209441A (ja) 高密度配線構造及びその製造方法