CN108074902A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN108074902A
CN108074902A CN201711116668.2A CN201711116668A CN108074902A CN 108074902 A CN108074902 A CN 108074902A CN 201711116668 A CN201711116668 A CN 201711116668A CN 108074902 A CN108074902 A CN 108074902A
Authority
CN
China
Prior art keywords
frame
source
drain electrode
finger
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711116668.2A
Other languages
English (en)
Other versions
CN108074902B (zh
Inventor
近松健太郎
齐藤光俊
吉持贤
吉持贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN108074902A publication Critical patent/CN108074902A/zh
Application granted granted Critical
Publication of CN108074902B publication Critical patent/CN108074902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件，该半导体器件包括引线框架、晶体管、和密封树脂。引线框架具有漏极框架、源极框架、和栅极框架。漏极框架具有多个漏极框架指形部。源极框架具有多个源极框架指形部。漏极框架指形部和源极框架指形部在第1方向上交替地配置，且具有从第1方向看彼此重叠的部分。从第1方向看在漏极框架指形部和源极框架指形部彼此重叠的区域，漏极框架指形部和源极框架指形部的至少一者不从密封树脂的背面露出。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
半导体器件包括：晶体管；配置晶体管的裸芯片焊盘(die pad)；引线框架；将晶体管的各电极连接到引线框架的接合线；和将晶体管和接合线密封的密封树脂(例如参照日本特开2012-178416号公报)。
有时会因将晶体管的各电极与引线框架连接的接合线而导致电感增加。
发明内容
本发明的目的在于抑制电感的增加。
为了达成上述目的，半导体器件包括引线框架、晶体管、和密封树脂。上述晶体管在一个面上具有多个漏极电极焊盘、多个源极电极焊盘、和栅极电极焊盘。上述晶体管中，上述各电极焊盘与上述引线框架的正面相对地配置，并且上述晶体管与上述引线框架连接。上述密封树脂形成为矩形板状，以在背面露出上述引线框架的一部分的方式将上述晶体管和上述引线框架密封。上述引线框架包括：与上述漏极电极焊盘电连接的漏极框架、与上述源极电极焊盘电连接的源极框架、和与上述栅极电极焊盘电连接的栅极框架。上述漏极框架具有多个漏极框架指形部。上述多个漏极框架指形部在第1方向上隔开间隔排列，俯视时沿与上述第1方向正交的第2方向延伸，且与上述漏极电极焊盘连接。上述源极框架具有多个源极框架指形部。上述多个源极框架指形部在上述第1方向上隔开间隔排列，沿上述第2方向延伸，且与上述源极电极焊盘连接。上述漏极框架指形部和上述源极框架指形部在上述第1方向上交替地配置，且具有从上述第1方向看彼此重叠的部分。从上述第1方向看在上述漏极框架指形部和上述源极框架指形部彼此重叠的区域，上述漏极框架指形部和上述源极框架指形部的至少一者不从密封树脂的背面露出。
本发明可以认为是新创的特征，特别是根据附加的权利要求书而明了。伴随目的和利益的本发明，通过参照以下所示的当前的优选的实施方式的说明和附图，能够理解。
附图说明
图1是半导体器件的第1实施方式的立体图。
图2是图1的半导体器件的晶体管的俯视图。
图3是图1的半导体器件的引线框架的俯视图。
图4是图3的引线框架的立体图。
图5是图3的5-5线的截面图。
图6是图3的6-6线的截面图。
图7是图3的侧视图。
图8是在引线框架上安装了晶体管的状态的俯视图。
图9是图1的半导体器件的底视图。
图10是表示半导体器件的制造方法的流程图。
图11是现有的半导体器件的底视图。
图12是表示在电路衬底的焊垫图案上安装半导体器件的样子的立体图。
图13是晶体管的一部分的俯视图。
图14A是将图13的一部分放大的俯视图。
图14B是将图13的一部分放大的俯视图。
图15是图14A的15-15线的截面图。
图16是使用了半导体器件的DC/DC转换器的电路图。
图17是半导体器件的第2实施方式的引线框架的俯视图。
图18是在图17的引线框架上安装了晶体管的状态的俯视图。
图19是半导体器件的第3实施方式的立体图。
图20是图19的半导体器件的分解立体图。
图21是图19的21-21线的截面图。
图22是半导体器件的第4实施方式的引线框架的俯视图。
图23是包括图22的引线框架的半导体器件的底视图。
图24是变形例的半导体器件的引线框架的俯视图。
图25是包括图24的引线框架的半导体器件的底视图。
图26是变形例的半导体器件的引线框架的俯视图。
图27是包括图26的引线框架的半导体器件的底视图。
图28是变形例的半导体器件的引线框架的俯视图。
图29是包括图28的引线框架的半导体器件的底视图。
图30是变形例的半导体器件的引线框架的一部分的俯视图。
图31是变形例的半导体器件的引线框架的俯视图。
图32是变形例的半导体器件的晶体管的俯视图。
图33是表示变形例的半导体器件的晶体管的漏极电极、源极电极和栅极电极的关系的示意俯视图。
附图标记的说明
1…半导体器件
10…引线框架
11…漏极框架
11a…漏极端子
11b…漏极连结部
11c…漏极框架指形部
11P…漏极框架指形部
11Q…漏极框架指形部
11d…第1连接杆部
11e…正面
11h…前端部
11i、11j…第2连接杆部
11k…端部
11m…第1部分
11n…第2部分
11r…基部
11s…凸缘部
12…源极框架
12a…源极端子
12b…源极连结部
12c…源极框架指形部
12d…连接杆部
12e…正面
13…栅极框架
13a…栅极端子
13b…栅极连结部
13c…栅极框架指形部
13d…连接杆部
13e…正面
20…晶体管
20a…正面(另一个面)
20b…背面(一个面)
21…漏极电极焊盘
21P…漏极电极焊盘
21Q…漏极电极焊盘
22…源极电极焊盘
23…栅极电极焊盘
30…密封树脂
31…正面
32…背面
40…衬底
41…缓冲层
41a…第1缓冲层
41b…第2缓冲层
42…电子传输层
43…电子供给层
50…绝缘层
51…栅极开口部
52…栅极绝缘膜
54…侧壁
60…源极电极
62…源极电极指形部
70…漏极电极
71…漏极电极指形部
80…栅极电极
82…栅极电极指形部
91…源极配线
92…漏极配线
93…栅极配线
130…散热片
具体实施方式
以下，参照附图对半导体器件的实施方式进行说明。以下所示的实施方式只是例示了用于具体说明技术思想的结构和方法，各构成部件的材质、形状、结构、配置、尺寸并不限定于下述内容。以下的实施方式在请求保护的范围内能够施加各种变更。
(第1实施方式)
〔半导体器件〕
如图1所示，半导体器件1包括：用于与电路基板300(图1中省略图示，参照图11)电连接的引线框架10；载置于引线框架10的晶体管20；和密封晶体管20的密封树脂30。晶体管20是使用了氮化物半导体的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)。半导体器件1包括作为半导体器件1的横向的第1方向X的尺寸为大致5mm、作为半导体器件1的纵向的第2方向Y的尺寸为大致6mm、半导体器件1的高度方向Z为大致0.6mm的封装(密封树脂30)。半导体器件1是表面安装型的，是引线框架从密封树脂30的2方向取出的所谓SOP(Small Outline Package：小外形封装)。
半导体器件1的使用频率范围为1MHz以上且100MHz以下，优选1MHz以上且30MHz以下。本实施方式的半导体器件1使用30MHz。另外，半导体器件1能够应用于漏电流的范围为1A以上且200A以下的范围的电路，优选应用于漏电流的范围为10A以上且100A以下的范围的电路。
密封树脂30由例如环氧树脂形成为矩形板状。密封树脂30具有作为上表面的正面31和在高度方向Z上与正面31相对的作为底面的背面32。背面32是安装于电路基板300的面。另外，密封树脂30具有：在第1方向X上作为一侧的侧面的第1横侧面33；在第1方向X上作为另一侧的侧面的第2横侧面34；在第2方向Y上作为一侧的侧面的第1纵侧面35；和在第2方向Y上作为另一侧的侧面的第2纵侧面36。
晶体管20形成为矩形板状。俯视时的晶体管20的形状为长方形。晶体管20以第1方向X为长边方向的方式载置于引线框架10。如图2所示，晶体管20的外形尺寸的一例为，俯视时长边方向的一边的长度L1为大致4200μm，另一边的长度L2为大致2100μm那样的纵横比为2:1的长方形。另外，在以下的晶体管20的说明中，在表示方向的情况下，是指晶体管20载置于引线框架10的状态下的晶体管20的方向。
晶体管20具有作为引线框架10(参照图1)侧的作为一个面的正面20a和与正面20a相对的作为另一个面的背面20b(参照图1)。在正面20a设置有用于与引线框架10电连接的5个漏极电极焊盘21、4个源极电极焊盘22、和1个栅极电极焊盘23。漏极电极焊盘21包括长边方向的长度LD长的4个漏极电极焊盘21P和长边方向的长度LDE短的1个漏极电极焊盘21Q构成。另外，漏极电极焊盘21、源极电极焊盘22和栅极电极焊盘23的个数是可以任意设定的。因此，也可以例如漏极电极焊盘21的个数和源极电极焊盘22的个数不同。另外，晶体管20可以具有多个栅极电极焊盘23。另外在以下的说明中，在表示5个漏极电极焊盘整体时称为漏极电极焊盘21。
如图2所示，漏极电极焊盘21和源极电极焊盘22俯视时在晶体管20的长边方向(第1方向X)上交替地配置。漏极电极焊盘21和源极电极焊盘22各自形成为与晶体管20的长边方向正交的方向(第2方向Y)为长边方向的大致矩形状。漏极电极焊盘21和源极电极焊盘22彼此平行。在第1方向X上，在晶体管20的两端分别配置有漏极电极焊盘21。
栅极电极焊盘23配置于第1方向X上晶体管20的一端。栅极电极焊盘23与配置于第1方向X上晶体管20的一端的漏极电极焊盘21Q在第2方向Y上空开间隙地相对。栅极电极焊盘23配置于靠晶体管20的第2方向Y的一端，漏极电极焊盘21Q配置于靠晶体管20的第2方向Y的另一端。
4个漏极电极焊盘21P的长度LD与4个源极电极焊盘22的长度LS彼此相等。漏极电极焊盘21Q的长度LDE为长度LD的一半以下。栅极电极焊盘23的长度LG与长度LDE相等。漏极电极焊盘21的宽度WD、源极电极焊盘22的宽度WS和栅极电极焊盘23的宽度WG各自相等。第2方向Y上漏极电极焊盘21、源极电极焊盘22和栅极电极焊盘23的两端部，形成为向第2方向Y凸的圆弧状。
漏极电极焊盘21在第1方向X上等间隔地配置，源极电极焊盘22在第1方向X上等间隔地配置。4个漏极电极焊盘21P和4个源极电极焊盘22在第2方向Y上配置于相同位置。漏极电极焊盘21与跟该漏极电极焊盘21在第1方向X上相邻的源极电极焊盘22之间的距离Dds分别相等。栅极电极焊盘23与在第1方向X上跟栅极电极焊盘23相邻的源极电极焊盘22之间的距离Dsg，与距离Dds相等。
图2的晶体管20的尺寸关系如下所述。
4个漏极电极焊盘21P的长度LD和4个源极电极焊盘22的长度LS为大致1760μm，漏极电极焊盘21Q的长度LDE为大致755μm。栅极电极焊盘23的长度LG为大致755μm。漏极电极焊盘21的宽度WD、源极电极焊盘22的宽度WS、和栅极电极焊盘23的宽度WG各自为大致240μm。
在第2方向Y上的栅极电极焊盘23与漏极电极焊盘21Q之间的距离Ddg为大致250μm。漏极电极焊盘21与和该漏极电极焊盘21在第1方向X上相邻的源极电极焊盘22之间的距离Dds分别为大致200μm。栅极电极焊盘23与在第1方向X上和栅极电极焊盘23相邻的源极电极焊盘22之间的距离Dsg为大致200μm。
如图3所示，引线框架10包括：与漏极电极焊盘21(参照图2)电连接的漏极框架11；与源极电极焊盘22(参照图2)电连接的源极框架12；和与栅极电极焊盘23(参照图2)电连接的栅极框架13。漏极框架11、源极框架12、和栅极框架13分别通过例如对铜板进行蚀刻加工来形成。漏极框架11、源极框架12、和栅极框架13彼此隔开间隙配置，由此彼此电绝缘。
漏极框架11俯视时配置在靠密封树脂30(参照图3的二点划线的框)的第1纵侧面35。漏极框架11包括：4个漏极端子11a；将这些漏极端子11a连结的漏极连结部11b；和从漏极连结部11b向第2方向Y的第2纵侧面36侧延伸的5个漏极框架指形部11c。漏极框架指形部11c沿着第2方向Y延伸。像这样，漏极框架11形成为梳齿状。4个漏极端子11a、漏极连结部11b、和5个漏极框架指形部11c，例如由单一部件形成。其中，漏极端子11a的个数和漏极框架指形部11c的个数是可以任意设定的。例如漏极端子11a的个数与漏极框架指形部11c的个数可以相同也可以不同。另外，漏极框架指形部11c的个数优选根据图2的晶体管20的漏极电极焊盘21的个数设定。
漏极端子11a形成为俯视时第2方向Y为长边方向的长方形。漏极端子11a在第1方向X上等间隔地配置。漏极端子11a配置在与密封树脂30的第1纵侧面35相邻的位置。在第2方向Y上漏极端子11a的一个端部，从第1纵侧面35向密封树脂30的外部突出。在第2方向Y上漏极端子11a的另一个端部与漏极连结部11b连结。
漏极连结部11b连结4个漏极端子11a和5个漏极框架指形部11c。漏极连结部11b沿第1方向X延伸。漏极连结部11b的宽度WCD(漏极连结部11b的第2方向Y的尺寸)，比漏极端子11a的宽度WTD(漏极端子11a的第1方向X的尺寸)小。在第1方向X的漏极连结部11b的两端部，与漏极连结部11b一体地形成有第1连接杆部11d，该第1连接杆部11d用于在从作为母材的钢板(省略图示)形成漏极框架11时将钢板与漏极框架11连结。第1连接杆部11d从漏极连结部11b的两端部沿第1方向X延伸。一方的第1连接杆部11d，从漏极连结部11b形成至第1横侧面33。另一方的第1连接杆部11d，从漏极连结部11b形成至第2横侧面34。
漏极框架指形部11c配置在漏极连结部11b上与漏极端子11a相反的一侧。漏极框架指形部11c包括：第2方向Y的长度LFD长的4个漏极框架指形部11P；和第2方向Y的长度LFDE短的1个漏极框架指形部11Q。在以下的说明中，在表示5个漏极框架指形部的整体时称为漏极框架指形部11c。
漏极框架指形部11c在第1方向X上等间隔地配置。第1方向X上相邻的漏极框架指形部11c之间的距离，比第1方向X上相邻的漏极端子11a之间的距离短。在第1方向X上，两端的漏极框架指形部11c的中心位于比两端的漏极端子11a的中心靠内侧。从第2方向Y看，第1方向X的两端的漏极框架指形部11c的一部分，与第1方向X的两端的漏极端子11a重叠。第1方向X上配置于中央的漏极框架指形部11c，位于与密封树脂30的第1方向X的中央相同的位置。
漏极框架指形部11c具有宽度不同的2个部位。漏极框架指形部11c中宽度大的第1部分11m，设置于漏极框架指形部11c的漏极连结部11b侧。第1部分11m从漏极连结部11b延伸至比密封树脂30的第2方向Y的中央位置稍微靠漏极连结部11b侧的位置。漏极框架指形部11c中宽度小的第2部分11n，设置于漏极框架指形部11c的第1部分11m上与漏极连结部11b相反的一侧。各漏极框架指形部11c的第1部分11m的宽度WFD1分别相等。各漏极框架指形部11c的第2部分11n的宽度WFD2分别相等。第1部分11m的宽度WFD1，比漏极连结部11b的宽度WCD大。第2部分11n的宽度WFD2，比漏极连结部11b的宽度WCD小。各漏极框架指形部11c的第1部分11m的沿第2方向Y的长度分别相等。另外，第1部分11m的宽度WFD1和漏极连结部11b的宽度WCD能够任意变更。例如第1部分11m的宽度WFD1，可以与漏极连结部11b的宽度WCD相等。另外，漏极连结部11b的宽度WCD，可以与第2部分11n的宽度WFD2相等。
如图3所示，各漏极框架指形部11P的前端部11h，在第2方向Y上与源极框架12的后述源极连结部12b接近。各漏极框架指形部11P在第2方向Y上与源极连结部12b相对。
在漏极框架指形部11P中的第1横侧面33侧的端部的漏极框架指形部11P和漏极框架指形部11Q，设置有第2连接杆部11i、11j。设置于漏极框架指形部11P的第2连接杆部11i，从密封树脂30的第2方向Y的中央位置向第1横侧面33沿第2方向Y延伸。第2连接杆部11i从第1横侧面33露出。设置于漏极框架指形部11Q的第2连接杆部11j，从密封树脂30的第2方向Y的中央位置向第2横侧面34沿第2方向Y延伸。第2连接杆部11j从第2横侧面34露出。
源极框架12俯视时配置在靠密封树脂30的第2纵侧面36。另外，源极框架12俯视时配置在靠密封树脂30的第1横侧面33。源极框架12包括：3个源极端子12a；将这些源极端子12a连结的源极连结部12b；和从源极连结部12b向第2方向Y的第1纵侧面35侧延伸的4个源极框架指形部12c。源极框架指形部12c沿第2方向Y延伸。像这样，源极框架12形成为梳齿状。多个源极端子12a、源极连结部12b、和多个源极框架指形部12c，例如由单一部件形成。其中，源极端子12a的个数和源极框架指形部12c的个数是可以任意设定的。例如源极端子12a的个数与源极框架指形部12c的个数可以相同也可以不同。另外，源极框架指形部12c的个数优选根据图2的晶体管20的源极电极焊盘22的个数设定。
源极端子12a形成为俯视时第2方向Y为长边方向的长方形。源极端子12a在第1方向X上等间隔地配置。源极端子12a配置在与密封树脂30的第2纵侧面36相邻的位置。第2方向Y上源极端子12a的一个端部，从第2纵侧面36向密封树脂30的外部突出。第2方向Y上源极端子12a的另一个端部与源极连结部12b连结。源极端子12a的第1方向X的位置与漏极端子11a的第1方向X的位置相等。源极端子12a的宽度WTS(源极端子12a的第1方向X的尺寸)与漏极端子11a的宽度WTD相等。
源极连结部12b连结3个源极端子12a和4个源极框架指形部12c。源极连结部12b沿第1方向X延伸。源极连结部12b的宽度WCS(源极连结部12b的第2方向Y的尺寸)，比源极端子12a的宽度WTS和漏极连结部11b的宽度WCD小，与漏极框架指形部11c的第2部分11n的宽度WFD2相等。在源极连结部12b的第1横侧面33侧的端部设置有连接杆部12d，该连接杆部12d用于在从作为母材的钢板(省略图示)形成源极框架12时将钢板与源极框架12连结。连接杆部12d从源极连结部12b的端部沿第1方向X延伸至第1横侧面33。
源极框架指形部12c配置在源极连结部12b上与源极端子12a相反的一侧。源极框架指形部12c在第1方向X上等间隔地配置。第1方向X上相邻的源极框架指形部12c之间的距离，比第1方向X上相邻的源极端子12a之间的距离短。另外，第1方向X上相邻的源极框架指形部12c之间的距离，与第1方向X上相邻的漏极框架指形部11c之间的距离相等。源极框架指形部12c的长度LFS，比漏极框架指形部11P的长度LFD和漏极框架指形部11Q的长度LFDE短。源极框架指形部12c，配置于在第1方向X上相邻的漏极框架指形部11c之间。源极框架指形部12c的前端，位于比漏极框架指形部11c的第1部分11m靠密封树脂30的第2纵侧面36侧。即，从第1方向X看，源极框架指形部12c与漏极框架指形部11c的第2部分11n重叠，而与第1部分11m不重叠。源极框架指形部12c与漏极框架指形部11c平行。源极框架指形部12c与漏极框架指形部11c之间的距离DFds分别相等。各源极框架指形部12c的宽度WFS彼此相等。该宽度WFS与源极连结部12b的宽度WCS相等。另外，宽度WFS与漏极框架指形部11c的第2部分11n的宽度WFD2相等。
栅极框架13俯视时配置在靠密封树脂30的第2纵侧面36。而且，栅极框架13俯视时配置在靠密封树脂30的第2横侧面34。栅极框架13包括：栅极端子13a、栅极连结部13b、和栅极框架指形部13c。栅极框架13在第1方向X以与源极框架12相邻的方式配置。
栅极端子13a形成为俯视时第2方向Y为长边方向的长方形。栅极端子13a配置在与密封树脂30的第2纵侧面36相邻的位置。第2方向Y上栅极端子13a的一个端部，从第2纵侧面36向密封树脂30的外部突出。第2方向Y上栅极端子13a的另一个端部与栅极连结部13b连结。栅极端子13a的第1方向X的位置，与漏极端子11a中配置于第2横侧面34侧的端部的漏极端子11a的第1方向X的位置相等。栅极端子13a的宽度WTG(栅极端子13a的第1方向X的尺寸)，与漏极端子11a的宽度WTD相等。
栅极连结部13b将栅极端子13a和栅极框架指形部13c连结。栅极连结部13b的第2方向Y的位置，与源极连结部12b的第2方向Y的位置相等。栅极连结部13b的宽度WCG(栅极连结部13b的第2方向Y的尺寸)，比栅极端子13a的宽度WTG小。栅极连结部13b的宽度WCG，与源极连结部12b的宽度WCD相等。在栅极连结部13b的第2横侧面34侧的端部设置有连接杆部13d，该连接杆部13d用于在从作为母材的钢板(省略图示)形成栅极框架13时将钢板与栅极框架13连结。连接杆部13d从栅极连结部13b的端部沿第1方向X延伸至第2横侧面34。
栅极框架指形部13c配置在栅极连结部13b上与栅极端子13a相反的一侧。栅极框架指形部13c从栅极连结部13b的第1横侧面33侧的端部沿第2方向Y延伸。栅极框架指形部13c的长度LFG，比源极框架指形部12c的长度LFS短。
栅极框架指形部13c的第1方向X的位置，与漏极框架指形部11Q的第1方向X的位置相等。栅极框架指形部13c与源极框架指形部12c平行。栅极框架指形部13c配置在比漏极框架指形部11Q靠第2纵侧面36侧。即，在第2方向Y上，栅极框架指形部13c的前端部与漏极框架指形部11Q的前端部相对。因此，栅极框架指形部13c与和该栅极框架指形部13c在第1方向X上相邻的源极框架指形部12c之间的距离DFgs，与距离DFds相等。栅极框架指形部13c的宽度WFG与栅极连结部13b的宽度WCG相等。该宽度WFG与漏极框架指形部11c的第2部分11n的宽度WFD2相等。
根据图4可知，漏极框架11、源极框架12和栅极框架13具有厚度薄的部分。图3的阴影部分，表示漏极框架11、源极框架12和栅极框架13的各自的厚度薄的部分。漏极框架11、源极框架12和栅极框架13的各自的厚度薄的部分，例如通过半蚀刻加工来形成。
如图5所示，漏极框架11中各漏极框架指形部11P的前端部11h的厚度TD1，比各漏极框架指形部11P的第2部分11n中前端部11h以外的部分的厚度TD2薄。本实施方式中，厚度TD1为厚度TD2的一半的厚度。另外，厚度TD2为漏极框架指形部11c的最大厚度。漏极框架11的第1部分11m，具有厚度厚的基部11r和设置于基部的第1方向X的两侧的厚度薄的凸缘部11s。基部11r的宽度与第2部分11n的宽度WFD2相等。基部11r的厚度TD4与厚度TD2相等，凸缘部11s的厚度TD5与厚度TD1相等。各漏极端子11a的厚度与厚度TD2相等。
漏极连结部11b的密封树脂30的第2纵侧面36侧的端部11k的厚度TD5和漏极框架11的各连接杆部11d、11i、11j的厚度TD3(参照图4)，比厚度TD2薄，与厚度TD1相等。像这样，在漏极框架11中，各漏极框架指形部11P的前端部11h和各连接杆部11d、11i、11j的厚度TD1、TD3以比漏极框架11的其他部分的厚度TD2薄的方式形成。如图3所示，本实施方式中，各漏极框架指形部11P的前端部11h，是在第2方向Y上比漏极框架指形部11Q更向第2纵侧面36侧突出的部分。
如图6所示，源极框架12中各源极框架指形部12c的整体的厚度TS1，比源极端子12a的厚度TS2薄。本实施方式中，厚度TS1为厚度TS2的一半的厚度。源极连结部12b的厚度比厚度TS2薄，与各源极框架指形部12c的厚度TS1相等。连接杆部12d的厚度TS3(参照图4)与厚度TS1相等。像这样，在源极框架12中，各源极框架指形部12c和源极连结部12b的厚度TS1和连接杆部12d的厚度TS3以比源极端子12a的厚度TS2薄的方式形成。各源极框架指形部12c和源极连结部12b的厚度TS1和连接杆部12d的厚度TS3，与漏极框架11的厚度TD1、TD3(参照图5)相等。源极端子12a的厚度TS2与漏极框架11的厚度TD2(参照图5)相等。
如图7所示，栅极框架13中栅极框架指形部13c的整体的厚度TG1比栅极端子13a的厚度TG2薄。本实施方式中，厚度TG1为厚度TG2的一半的厚度。栅极连结部13b的厚度比厚度TG2薄，与栅极框架指形部13c的厚度TG1相等。连接杆部13d的厚度TG3与厚度TG2相等。像这样，在栅极框架13中，与源极框架12同样，栅极框架指形部13c和栅极连结部13b的厚度TG1和连接杆部13d的厚度TG3，以比栅极端子13a的厚度TG2薄的方式形成。栅极框架指形部13c和栅极连结部13b的厚度TG1和连接杆部13d的厚度TG3，与漏极框架11的厚度TD1、TD3(参照图5)相等。栅极端子13a的厚度TG2，与漏极框架11的厚度TD2相等。
像这样，从第1方向X看，漏极框架指形部11c和源极框架指形部12c重叠的部分以至少一者的厚度变薄的方式形成。从第1方向X看，源极框架指形部12c和栅极框架指形部13c重叠的部分以两者的厚度变薄的方式形成。
如图8所示，晶体管20配置在靠密封树脂30的第2纵侧面36、且比源极连结部12b和栅极连结部13b靠第1纵侧面35侧。详细来说，晶体管20的第1纵侧面35侧的侧面位于密封树脂30的第2方向Y的中央，晶体管20的第2纵侧面36侧的侧面位于与源极连结部12b和栅极连结部13b靠近的位置。另外，晶体管20位于比漏极框架指形部11c的第1部分11m靠第2纵侧面36侧。晶体管20的第2纵侧面36侧的一部分被第2连接杆部11i、11j支承。
根据图8可知，漏极框架指形部11P的长度LFD和漏极框架指形部11Q的长度LFDE，比晶体管20的长度L2长。源极框架指形部12c的长度LFS比长度L2稍长。
漏极电极焊盘21P、21Q在高度方向Z上与漏极框架指形部11P、11Q的正面11e相对，源极电极焊盘22在高度方向Z上与源极框架指形部12c的正面12e相对，栅极电极焊盘23在高度方向Z上与栅极框架指形部13c的正面13e相对。而且，漏极电极焊盘21P与漏极框架指形部11P电连接，漏极电极焊盘21Q与漏极框架指形部11Q电连接，源极电极焊盘22与源极框架指形部12c电连接，栅极电极焊盘23与栅极框架指形部13c电连接。
第1方向X上相邻的漏极框架指形部11P之间的距离，与第1方向X上相邻的漏极电极焊盘21P之间的距离相等。漏极框架指形部11P的第2部分11n的宽度WFD2，与漏极电极焊盘21P的宽度WD相等。因此，在晶体管20被安装在漏极框架11时，漏极框架指形部11P覆盖漏极电极焊盘21P的整体，漏极框架指形部11Q覆盖漏极电极焊盘21Q的整体。具体来说，漏极框架指形部11P的前端部11h的端缘，配置于比漏极电极焊盘21P的第2的纵侧面36侧的端部靠第2纵侧面36侧，漏极框架指形部11Q的第2纵侧面36侧的端缘，配置在与漏极电极焊盘21Q的第2的纵侧面36侧的端部相同的位置。由此，漏极框架指形部11P与漏极电极焊盘21P的整体电连接，漏极框架指形部11Q与漏极电极焊盘21Q的整体电连接。漏极框架指形部11P中在高度方向Z上与漏极电极焊盘21P相对的部分，包括漏极框架指形部11P的前端部11h和比前端部11h靠第1纵侧面35侧的部分。因此，漏极电极焊盘21P与漏极框架指形部11P中从密封树脂30的背面32露出的部分电连接。
第1方向X上相邻的源极框架指形部12c之间的距离，与第1方向X上相邻的源极电极焊盘22之间的距离相等。源极框架指形部12c的宽度WFS与源极电极焊盘22的宽度WS相等。因此，在晶体管20安装在源极框架12时，源极框架指形部12c覆盖源极电极焊盘22的整体。具体来说，源极框架指形部12c的前端部，位于比源极电极焊盘22的第1纵侧面35侧的端部靠第1纵侧面35侧。由此，源极框架指形部12c与源极电极焊盘22的整体电连接。
栅极框架指形部13c覆盖栅极电极焊盘23的整体。具体来说，栅极框架指形部13c的前端部，位于比栅极电极焊盘23的第1纵侧面35侧的端部靠第1纵侧面35侧。栅极框架指形部13c的宽度WFG与栅极电极焊盘23的宽度WG相等。由此，栅极框架指形部13c与栅极电极焊盘23的整体电连接。
如图4～图7所示，漏极框架11的正面11e、源极框架12的正面12e和栅极框架13的正面13e彼此齐平。另一方面，漏极框架11、源极框架12和栅极框架13中厚度薄的部分的背面11f、12f、13f，位于比厚度厚的部分的背面11g、12g、13g靠各框架11～13的正面11e～13e侧。另外，如图5～图7所示，各框架11～13配置在高度方向Z上靠密封树脂30的背面32。
因此，如图9所示，漏极框架11的背面11f、源极框架12的背面12f和栅极框架13的背面13f露出于密封树脂30的背面32。另一方面，图5和图6所示的漏极框架11的背面11g、源极框架12的背面12g和栅极框架13的背面13g不从密封树脂30的背面32露出。详细来说，源极框架12中，3个源极端子12a从密封树脂30的背面32露出，另一方面，源极连结部12b、4个源极框架指形部12c和连接杆部12d不从背面32露出。栅极框架13中，栅极端子13a从密封树脂30的背面32露出，另一方面，栅极连结部13b、栅极框架指形部13c和连接杆部13d不从背面32露出。漏极框架11中，4个漏极端子11a、漏极连结部11b的端部11k以外的部分、以及5个漏极框架指形部11c的前端部11h以外的部分和第1部分11m的基部11r，从密封树脂30的背面32露出。另一方面，漏极框架11中，5个漏极框架指形部11c的前端部11h和第1部分11m的凸缘部11s、以及连接杆部11d、11i、11j，不从背面32露出。因此，从背面32露出的漏极连结部11b的宽度WCDR，比漏极连结部11b的宽度WCD(参照图3)小。从背面32露出的漏极框架指形部11c的幅WFDR，与第2部分11n的宽度WFD2(参照图3)相等。另外，宽度WCDR与宽度WFD2相等。在此，漏极框架指形部11c中在密封树脂30的背面32露出的背面11f的第2方向Y的长度，与漏极框架指形部11Q的长度LFDE相等。
如图8所示，从第1方向X看在漏极框架指形部11c和源极框架指形部12c彼此重叠的区域，漏极框架指形部11c从密封树脂30的背面32(参照图9)露出，源极框架指形部12c不从背面32露出。因此，从密封树脂30的背面32露出的漏极框架11与源极框架12的第2方向Y的最短距离DOY，比不从密封树脂30的背面32露出的漏极框架11与源极框架12的第2方向Y的最短距离DIY(参照图8)长。其中，最短距离DOY是漏极框架指形部11c与源极端子12a的第2方向Y的距离。最短距离DIY是漏极框架指形部11P的前端与源极连结部12b的第2方向Y的距离。
因此，从密封树脂30的背面32露出的漏极框架11与栅极框架13的第2方向Y的最短距离GOY，比不从密封树脂30的背面32露出的漏极框架11与栅极框架13的第2方向Y的最短距离GIY(参照图8)长。从密封树脂30的背面32露出的栅极框架13与源极框架12的第1方向X的最短距离GOX，比不从密封树脂30的背面32露出的栅极框架13与源极框架12的第1方向X的最短距离(距离DFgs(参照图3))长。其中，最短距离GOY是漏极框架指形部11Q与栅极端子13a的第2方向Y的距离。最短距离GOY与最短距离DOY相等。最短距离GIY是漏极框架指形部11Q与栅极框架指形部13c的第2方向Y的距离。最短距离GOX是栅极端子13a与和栅极端子13a相邻的源极端子12a之间的距离。
接着，对半导体器件1的制造方法进行说明。
如图10所示，半导体器件1的制造方法包括：框架形成工序(步骤S1)、晶体管安装工序(步骤S2)、模塑工序(步骤S3)和切断工序(步骤S4)。半导体器件1的制造例如依次实施框架形成工序、晶体管安装工序、模塑工序和切断工序。
在框架形成工序中，从作为母材的一块铜板形成多个引线框架10。框架形成工序的各引线框架10通过各连接杆部11d、11i、11j、12d、13d(参照图3)与铜板(母材)连接。
在晶体管安装工序中，将晶体管20以倒装芯片方式安装到各引线框架10(参照图8)。具体来说，在各引线框架10的5个漏极框架指形部11c、4个源极框架指形部12c、和1个栅极框架指形部13c涂敷有焊膏。在晶体管20的漏极电极焊盘21、源极电极焊盘22、和栅极电极焊盘23形成有由金、铜等构成的凸起。而且，晶体管20以使高度方向Z上5个漏极电极焊盘21与漏极框架指形部11c相对、4个源极电极焊盘22与4个源极框架指形部12c相对、栅极电极焊盘23与栅极框架指形部13c相对的方式被加热和加压到引线框架10。由此，晶体管20被安装在引线框架10。像这样，各引线框架10和晶体管20不经由引线接合那样的导线地连接。
在模塑工序中，例如通过模塑成形装置成形密封树脂30。具体来说，将形成有载置了晶体管20的各引线框架10的铜板配置在模塑成形装置的模具的腔内，使熔融的模塑树脂(本实施方式中为环氧树脂)流入到模具的腔中。
在切断工序中，按每半导体器件1的单位切断。此时，从铜板切割各连接杆部11d、11i、11j、12d、13d。由此，第1连接杆部11d从密封树脂30的第1横侧面33和第2横侧面34露出，第2连接杆部11i从第1横侧面33露出，第2连接杆部11j从第2横侧面34露出。另外，连接杆部12d从密封树脂30的第1横侧面33露出，连接杆部13d从第2横侧面34露出。经过以上工序，能够得到图1所示的半导体器件1。
这样构成的半导体器件1，能够替代图11所示的现有的半导体器件200安装到电路基板300(参照图12)中。即，半导体器件1和半导体器件200是管脚兼容(pin compatible)的。图11表示半导体器件200的背面。电路基板300是安装有半导体器件200的电路基板。
如图11所示，半导体器件200包括：裸芯片焊盘210、引线框架220、载置于裸芯片焊盘210的晶体管230、和密封晶体管230的密封树脂240。半导体器件200具有与半导体器件1的封装外形相同的封装外形。
引线框架220包括：与裸芯片焊盘210连接的4个漏极端子221、3个源极端子222、和1个栅极端子223。漏极端子221、源极端子222、和栅极端子223的配置结构，与半导体器件1的漏极端子11a、源极端子12a、和栅极端子13a(参照图9)的配置结构相同。源极端子222和栅极端子223在第2方向Y上与裸芯片焊盘210隔开间隔地配置。如图11所示，裸芯片焊盘210、4个漏极端子221、3个源极端子222、和1个栅极端子223，从密封树脂240的背面241露出。
晶体管230例如是在晶体管230的背面(裸芯片焊盘210侧的面)侧形成漏极电极，在晶体管230的正面(与裸芯片焊盘210相反侧的面)侧形成源极电极和栅极电极的纵型的MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。晶体管230中，漏极电极与裸芯片焊盘210电连接，源极电极和栅极电极经由铝导线等接合线(省略图示)与源极端子222和栅极端子223电连接。
裸芯片焊盘210配置在半导体器件200中靠漏极端子221，即配置在靠密封树脂240的第1纵侧面242。因此，晶体管230配置在靠密封树脂240的第1纵侧面242。如图11所示，裸芯片焊盘210形成为从密封树脂240的背面241露出的大致矩形状。裸芯片焊盘210的第2方向Y的长度LDP，与半导体器件1的从密封树脂30的背面32露出的漏极框架指形部11c的长度LFDE和漏极连结部11b的宽度WCDR(均参照图9)的合计的长度大致相等。
另外，如图12所示，在电路基板300上设置有与漏极电连接的焊垫图案301、与源极电连接的焊垫图案302、和与栅极电连接的焊垫图案303。焊垫图案301是与图11所示的半导体器件200的裸芯片焊盘210对应的形状。焊垫图案302在第2方向Y上与焊垫图案301隔开间隔地配置，配置在与各源极端子222对应的位置。焊垫图案303配置在第2方向Y上与焊垫图案302相同的位置，且在第1方向X上与焊垫图案302隔开间隔地配置。焊垫图案303配置在与栅极端子223对应的位置。
如图12所示，在焊垫图案301～303上涂敷焊锡来将半导体器件1安装到电路基板300时，与裸芯片焊盘210对应的焊垫图案301，与半导体器件1的4个漏极端子11a、漏极连结部11b、和5个漏极框架指形部11c连接。另一方面，源极框架指形部12c由于在与焊垫图案301相对的位置没有露出，避免了与焊垫图案301电连接。因此，能够避免漏极和源极的短路。3个焊垫图案302分别与3个源极端子12a连接。焊垫图案303与栅极端子13a连接。像这样，能够在与半导体器件200匹配地设计的焊垫图案301～303安装半导体器件1，所以可以不必为了安装半导体器件1而制造重新设计了焊垫图案的电路基板。因此，能够避免为了新制造电路基板的成本增加。
根据半导体器件1，能够得到以下所示的效果。
(1)如图8所示，漏极框架11的各漏极框架指形部11c与晶体管20的各漏极电极焊盘21在高度方向Z上相对，源极框架12的各源极框架指形部12c与各源极电极焊盘22在高度方向Z上相对。另外，栅极框架13的栅极框架指形部13c与晶体管20的栅极电极焊盘23在高度方向Z上相对。由此，晶体管20的各电极焊盘21～23与各框架指形部11c～13c的连接距离变短。特别是，在本实施方式中，晶体管20的电极焊盘21与各漏极框架指形部11c直接接触，电极焊盘22与各源极框架指形部12c直接接触，所以能够使晶体管20与引线框架10的连接距离为0。
而且，各漏极框架指形部11c与各漏极电极焊盘21的连接、各源极框架指形部12c与各源极电极焊盘22的连接、栅极框架指形部13c与栅极电极焊盘23的连接，通过倒装芯片方式安装来实施。因此，在晶体管20与引线框架10的电连接中，没有使用接合线，所以能够消除接合线导致的电感。其结果是，通过不使用接合线，能够抑制半导体器件1的电感的增加。
(2)从第1方向X看在源极框架指形部12c与漏极框架指形部11c重叠的区域，源极框架指形部12c不从密封树脂30的背面32露出。根据该结构，能够增大从密封树脂30的背面32露出的漏极框架指形部11c与源极框架12之间的距离。由此，能够抑制例如通过焊膏将半导体器件1安装到电路基板300时因焊膏导致漏极框架11和源极框架12相连。因此，能够抑制晶体管20的漏极和源极的短路。
(3)从第1方向X看在漏极框架指形部11c与源极框架指形部12c重叠的区域，漏极框架指形部11c的前端部11h以外的部分从密封树脂30的背面32露出。由此，晶体管20的热经由漏极框架指形部11c被散热到半导体器件1的外部。因此，能够保障半导体器件1的散热性能。
(4)在第2方向Y上，晶体管20配置在靠密封树脂30的第2纵侧面36。而且，源极框架指形部12c的长度LFS比漏极框架指形部11c的长度LFD短。由此，能够抑制将晶体管20安装到源极框架指形部12c时源极框架指形部12c向密封树脂30的背面32变形。由此，能够抑制源极框架指形部12c从密封树脂30的背面32露出。
像这样，通过将比漏极框架指形部11c长度短的源极框架指形部12c的厚度做薄，将晶体管20安装到引线框架10时的源极框架指形部12c的变形量，比假定将漏极框架指形部11c的整体的厚度做薄了时的漏极框架指形部的变形量少。因此，能够抑制从第1方向X看在漏极框架指形部11c与源极框架指形部12c重叠的部分，源极框架指形部12c从密封树脂30的背面32露出。
(5)各源极框架指形部12c由源极连结部12b连结。由此，各源极框架指形部12c的刚性提高。而且，源极连结部12b不从密封树脂30的背面32露出，所以能够增大漏极框架11与源极框架12之间的距离。因此，能够抑制例如通过焊膏将半导体器件1安装到电路基板300时因焊膏导致漏极框架11和源极框架12相连。
(6)各漏极框架指形部11c的厚度TD1，比各源极框架指形部12c的厚度TS1厚。因此，能够抑制晶体管20被安装到各漏极框架指形部11c时在高度方向Z上变形。
而且，各漏极框架指形部11c从密封树脂30的背面32露出，所以漏极框架11的热和晶体管20的热容易经由各漏极框架指形部11c散热到半导体器件1的外部。因此，能够抑制半导体器件1的温度过度变高。像这样，由于比源极框架指形部12c长度长的漏极框架指形部11c从密封树脂30的背面32露出，所以与漏极框架指形部11c不从背面32露出、而源极框架指形部12c从背面32露出的结构相比，半导体器件1的散热性能变高。
(7)各漏极框架指形部11c由漏极连结部11b连结，所以各漏极框架指形部11c的刚性变高。因此，能够进一步抑制晶体管20被安装到各漏极框架指形部11c时在高度方向Z上变形。
而且，漏极连结部11b从密封树脂30的背面32露出，所以漏极框架11的热和晶体管20的热容易经由漏极连结部11b散热到半导体器件1的外部。因此，能够进一步抑制半导体器件1的温度过度变高。
(8)各漏极框架指形部11P覆盖各漏极电极焊盘21P的整面。由此，通过各漏极框架指形部11P在晶体管20的各漏极电极焊盘21P的整面电连接，能够增加从漏极框架11向晶体管20的供给电流。而且，各漏极框架指形部11P的前端部11h不从密封树脂30的背面32露出。由此，能够增大从密封树脂30的背面32露出的各漏极框架指形部11P与源极框架12之间的距离。因此，能够抑制例如通过焊膏将半导体器件1安装到电路基板300时因焊膏导致漏极框架11和源极框架12相连。
(9)各漏极框架指形部11c中与晶体管20的各漏极电极焊盘21连接的部分中的第1纵侧面35侧的一部分，从密封树脂30的背面32露出。由此，晶体管20的热经由各漏极电极焊盘21和各漏极框架指形部11c被散热到半导体器件1的外部。像这样，由于晶体管20的热散热到半导体器件1的外部的路径短，所以晶体管20的热变得容易散热到半导体器件1的外部。
(10)从第1方向X看栅极框架指形部13c中与漏极框架指形部11c重叠的部分，不从密封树脂30的背面32露出。由此，能够增大从密封树脂30的背面32露出的栅极框架13与漏极框架11之间的距离。因此，能够抑制例如通过焊膏将半导体器件1安装到电路基板300时因焊膏导致漏极框架11和栅极框架13相连。
(11)栅极框架指形部13c的长度LFG，比源极框架指形部12c的长度LFS短。由此，将晶体管20安装到栅极框架指形部13c时，栅极框架指形部13c变得难以向密封树脂30的背面32变形。因此，能够抑制栅极框架指形部13c从密封树脂30的背面32露出。
(12)在第2方向Y上，漏极框架指形部11Q与栅极框架指形部13c相对。由此，与在第2方向Y上漏极框架指形部11Q与栅极框架指形部13c不相对的情况，即在第1方向X上漏极框架指形部11Q和栅极框架指形部13c配置在不同位置的情况相比，能够减小半导体器件1的第2方向Y的尺寸。
(13)晶体管20的漏极电极焊盘21和源极电极焊盘22，在第1方向X上交替地配置。由此，在第1方向X上相邻的漏极电极焊盘21与源极电极焊盘22之间的距离变短，即漏极电极焊盘21与源极电极焊盘22之间的电子传输距离变短，所以能够提高晶体管20的开关速度。
第1方向X上相邻的漏极电极焊盘21之间的距离，与第1方向X上相邻的源极电极焊盘22之间的距离相等。由此，能够抑制在第1方向X上漏极电极焊盘21与源极电极焊盘22的距离存在偏差的情况下，电流集中于在第1方向X上漏极电极焊盘21与源极电极焊盘22的距离小的源极电极焊盘21。
(14)晶体管20的漏极电极焊盘21Q和栅极电极焊盘23在第2方向Y上排列。即，漏极电极焊盘21Q和栅极电极焊盘23配置在第1方向X上相同位置。由此，与漏极电极焊盘21Q和栅极电极焊盘23配置在第1方向X上不同的位置的情况相比，能够减小晶体管20的第1方向X上的尺寸。
漏极电极焊盘21Q的长度LDE和栅极电极焊盘23的长度LG，比漏极电极焊盘21P的长度LD和源极电极焊盘22的长度LS短。由此，与漏极电极焊盘21Q的长度LDE和栅极电极焊盘23的长度LG为漏极电极焊盘21P的长度LD和源极电极焊盘22的长度LS以上的情况相比，能够减小晶体管20的第2方向Y的尺寸。
(15)漏极框架11、源极框架12和栅极框架13中厚度薄的部分(图3的阴影部分)，通过半蚀刻加工来形成。由此，与切削等其他加工方法相比，能够容易地形成漏极框架11、源极框架12和栅极框架13中厚度薄的部分。
(16)在漏极框架指形部11P中的最靠第1横侧面33侧的漏极框架指形部11P和漏极框架指形部11Q，设置有第2连接杆部11i、11j。根据该结构，晶体管20安装到引线框架10时，漏极框架指形部11c经由第2连接杆部11i、11j支承晶体管20。因此，能够抑制漏极框架指形部11c向密封树脂30的背面32变形。另外，成形密封树脂30的模塑树脂流入到漏极框架指形部11c时经由连接杆部11i、11j支承漏极框架指形部11c。因此，能够抑制漏极框架指形部11c弯曲。
另外，由于漏极框架11被设置于漏极连结部11b的第1连接杆部11d和设置于漏极框架指形部11c的第2连接杆部11i、11j支承，所以能够抑制成形密封树脂30的模塑树脂流入到漏极框架11时漏极框架11倾斜。
(17)漏极框架指形部11c的第1部分11m的宽度WFD1比第2部分11n的宽度WFD2大。根据该结构，能够提高漏极框架指形部11c的刚性，能够抑制漏极框架指形部11c弯曲。
(18)漏极框架指形部11c的第1部分11m的基部11r从密封树脂30的背面32露出，另一方面，凸缘部11s不从背面32露出。根据该结构，由于凸缘部11s的密封树脂30的背面32侧的面与密封树脂30相对且接触，所以能够利用凸缘部11s限制漏极框架指形部11c向背面32侧的移动。因此，能够抑制漏极框架指形部11c从背面32突出。
(19)漏极连结部11b的端部11k以外的部分从密封树脂30的背面32露出，另一方面，端部11k不从背面32露出。根据该结构，由于端部11k的密封树脂30的背面32侧的面与密封树脂30相对且接触，所以能够利用端部11k限制漏极连结部11b向背面32侧的移动。因此，能够抑制漏极连结部11b从背面32突出。
〔晶体管〕
接着，参照图13～图15对晶体管20的内部结构进行说明。其中，图14A的阴影部分表示板膜44的区域，图14B的阴影部分表示源极电极60的区域。
如图13所示，晶体管20具有设置在作为基底(base)的III族的氮化物半导体层叠结构24上的、源极电极60、漏极电极70、栅极电极80和板膜44。如图14A所示，源极电极60(S)、漏极电极70(D)、和栅极电极80(G)以SGDGS的顺序周期性地配置。由此，通过用源极电极60和漏极电极70夹着栅极电极80而构成元件结构25。板膜44分别配置在栅极-源极间和漏极-栅极间。在以下的说明中，将板膜44中的配置于漏极-栅极间的板膜44称为源场板45，将板膜44中的配置于栅极-源极间的板膜44称为浮置板46(floating plate)。
III族氮化物半导体层叠结构24的正面被划分为包含元件结构25的有源区域26和有源区域26外的非有源区域27。非有源区域27可以如图14A所示与有源区域26相邻，虽然未图示可以包围有源区域26。
如图14B所示，源极电极60包括：配置在非有源区域27上的基底部61和与基底部61连接成一体的多个源极电极指形部62。本实施方式的源极电极60是多个源极电极指形部62彼此平行的条状延伸的梳齿状(参照图13)。基底部61在非有源区域27内具有源极电极指形部62用的连接端部63。多个源极电极指形部62从连接端部63向有源区域26延伸。即，多个源极电极指形部62跨在有源区域26和非有源区域27之间。另外，在以下的说明中，将源极电极指形部62延伸的方向作为“第3方向V”，将俯视III族氮化物半导体层叠结构24时与第3方向V正交的方向作为“第4方向W”。
相邻的源极电极指形部62之间的空间SP是配置有漏极电极70的区域。漏极电极70与源极电极60同样，可以包括：非有源区域27上的基底部(省略图示)、和与基底部连接成一体的多个漏极电极指形部71(配置有空间SP的部分)。本实施方式的漏极电极70是多个漏极电极指形部71彼此平行的条状延伸的梳齿状(参照图13)。漏极电极指形部71与源极电极指形部62平行。本实施方式中，通过在各空间SP配置漏极电极指形部71，两个梳齿状的源极电极指形部62和漏极电极指形部71彼此卡合。
如图13所示，栅极电极80包围源极电极指形部62。如图14A所示，栅极电极80包括：配置在非有源区域27上的基底部81和与基底部81连接成一体的多个栅极电极指形部82。本实施方式的栅极电极80是多个栅极电极指形部82彼此平行的条状延伸的梳齿状。基底部81在非有源区域27内具有栅极电极指形部82用的连接端部83。连接端部83设置在以有源区域26与非有源区域27的交界(元件分离线28)为基准，比源极电极60的连接端部63靠外侧(相对地远离有源区域26的一侧)。多个栅极电极指形部82从连接端部83向有源区域26延伸。即，多个栅极电极指形部82跨在有源区域26和非有源区域27之间。另外，栅极电极80的基底部81包括比源极电极60的基底部61靠外侧的引出部84。引出部84是用于形成例如对栅极电极80的接触器96的区域。
如图14A所示，源场板45包括：配置在非有源区域27上的基底部45a和与基底部45a连接成一体的多个电极部45b。本实施方式的源场板45，是一对电极部45b从第4方向W的基底部45a的两端部沿第3方向V延伸的拱形状。源场板45设置在比栅极电极80靠漏极电极指形部71侧，且包围漏极电极指形部71(参照图13)。基底部45a在非有源区域27内具有电极部45b用的连接端部45c。连接端部45c设置在以元件分离线28为基准比源极电极60的连接端部63靠外侧。一对电极部45b从连接端部45c向有源区域26延伸。即，一对电极部45b跨在有源区域26和非有源区域27之间。另外，连接端部45c设置在以元件分离线28为基准，与源极电极60的连接端部63大致相同位置。
源极电极60的基底部61和源场板45的基底部45a在非有源区域27内局部重叠。在该重叠的部分，源极电极60和源场板45经由源极接触器29连接。源极接触器29设置在例如与空间SP相对的位置(避开源极电极60的源极电极指形部62的位置)。
浮置板46包括：配置在非有源区域27上的基底部46a和与基底部46a连接成一体的多个电极部46b。本实施方式的浮置板46，是一对电极部46b从第4方向W的基底部46a的两端部沿第3方向V延伸的拱形状。浮置板46设置在比栅极电极80靠源极电极指形部62侧，且包围源极电极指形部62(参照图13)。基底部46a在非有源区域27内具有电极部46b用的连接端部46c。连接端部46c设置在以元件分离线28为基准，比源极电极60的连接端部63和源场板45的连接端部45c靠外侧。一对电极部46b从连接端部46c向有源区域26延伸。即，一对电极部46b跨在有源区域26和非有源区域27之间。另外，连接端部46c设置在以元件分离线28为基准，与源极电极60的连接端部63或源场板45的连接端部45c大致相同位置。
如图13所示，源极配线91、漏极配线92、和栅极配线93分别与源极电极60、漏极电极70、和栅极电极80电连接。具体来说，在用于形成源极电极60、漏极电极70、和栅极电极80的绝缘层50上层叠的绝缘层90(均参照图15)中，以分别到达源极电极60、漏极电极70、和栅极电极80的方式形成接触器94、95、96。通过这些接触器94、95、96，源极配线91、漏极配线92、和栅极配线93与源极电极60、漏极电极70、和栅极电极80连接。源极配线91、漏极配线92、和栅极配线93分别与源极电极焊盘22、漏极电极焊盘21、和栅极电极焊盘23电连接。
在第3方向V上1个源极电极指形部62上，设置有多个排列而成的一组接触器94(以下称为“接触器94组”)，该接触器94将源极电极60和源极配线91连接。该接触器94组在第3方向V上隔开间隔设置有多个(本实施方式中为4个)。在第3方向V上两端的接触器94组，比其他接触器94组的接触器94的个数少。另外，在第3方向V上1个漏极电极指形部71上，设置有多个排列而成的一组接触器95(以下称为“接触器95组”)，该接触器95将漏极电极70和漏极配线92连接。该接触器95组在第3方向V上隔开间隔设置有多个(本实施方式中为3个)。另外，在III族氮化物半导体层叠结构24的两端的引出部84分别设置有沿第4方向W多个排列而成的一组接触器96(以下称为“接触器96组”)，该接触器96将栅极电极80和栅极配线93连接。该接触器96组在第4方向W上隔开间隔设置有多个。接触器96组设置在第4方向W上与源极电极指形部62和栅极电极指形部82相同的位置。
源极配线91、漏极配线92、和栅极配线93分别在第4方向W上延伸。源极配线91和漏极配线92在第4方向W上以跨多个源极电极指形部62和漏极电极指形部71的方式延伸。源极配线91和漏极配线92在第3方向V上交替地配置。栅极配线93位于第3方向V上比源极电极60的源极电极指形部62和漏极电极70的漏极电极指形部71靠外侧(非有源区域27侧)。多个源极配线91中位于第3方向V上最靠外侧(非有源区域27侧)的源极配线91(以下有时称为“两外侧的源极配线91”)，在第3方向V上与栅极配线93相邻。两外侧的源极配线91覆盖源极电极60的源极电极指形部62的第3方向V的两端部，并且也覆盖非有源区域27的一部分。
源极配线91的个数比漏极配线92的个数多。两外侧的源极配线91的宽度(第3方向V的宽度尺寸)比其他源极配线91的宽度小。其他源极配线91的宽度，与漏极配线92的宽度(第3方向V的宽度尺寸)相等。栅极配线93的宽度(第3方向V的宽度尺寸)比源极配线91和漏极配线92的宽度小。
另外，源极配线91、漏极配线92、和栅极配线93的宽度大小、形状和个数是可以任意设定的。例如源极配线91的个数与漏极配线92的个数可以相等。
如图15所示，III族氮化物半导体层叠结构24包括：衬底40、形成于衬底40的正面的缓冲层41、在缓冲层41上外延生长而成的电子传输层42、和在电子传输层42上外延生长而成的电子供给层43。另外，在衬底40的背面形成有背面电极59。背面电极59与源极电极60电连接而成为源极电位。
衬底40例如为导电性的硅衬底。导电性的硅衬底例如具有1×1017cm-3～1×1020cm-3(更具体地是1×1018cm-3程度)的杂质浓度。
缓冲层41是例如层叠第1缓冲层41a和第2缓冲层41b而成的多层缓冲层。第1缓冲层41a与衬底40的正面相接。第2缓冲层41b层叠于第1缓冲层41a的正面(与衬底40相反侧的表面)。第1缓冲层41a例如由AlN膜构成，其膜厚例如为0.2μm程度。第2缓冲层41b例如由AlGaN膜构成，其膜厚例如为0.2μm程度。
电子传输层42和电子供给层43由Al组成的不同的IIIA组氮化物半导体(以下简称为“氮化物半导体”)构成。电子传输层42例如由GaN层构成，其厚度为例如0.5μm程度。电子供给层43例如由AlxGa1-xN层(0＜x＜1)构成，其厚度为例如5nm以上且30nm以下(更具体来说为20nm程度)。
像这样，电子传输层42和电子供给层43，由Al组成的不同的氮化物半导体构成，形成异质结并且在它们之间产生晶格失配。而且，由于异质结和晶格失配导致的极化，在靠近电子传输层42与电子供给层43的界面的位置(例如离界面数程度的距离的位置)，扩散有二维电子气47。
在电子传输层42上，关于其能带结构，形成有例如浅施主能级ED、深施主能级EDD、浅受主能级EA、和深受主能级EDA。
浅施主能级ED是例如从电子传输层42的传导带的下端(底)的能级EC离开0.025eV以下的位置的能级，只要能与深施主能级EDD区别开，也可以简称为“施主能级ED”。通常，在该位置掺杂的施主的电子，是在室温下(热能kT＝0.025eV程度)也被激励到传导带的自由电子。作为为了形成浅施主能级ED而掺杂于由GaN层构成的电子传输层42的杂质，可以举出例如Si和O的至少一种。另一方面，深施主能级EDD是例如从电子传输层42的传导带的下端(底)的能级EC离开0.025eV以上的位置的能级。即，深施主能级EDD通过激励所需的电离能大于室温的热能的施主的掺杂而形成。因此，通常，掺杂到该位置的施主的电子，在室温下不被激励到传导带，而处于被施主捕捉的状态。
浅受主能级EA是例如从电子传输层42的价电子的上端(顶上)的能级EV离开0.025eV以下的位置的能级，只要能与深受主能级EDA区别开，也可以简称为“受主能级EA”。通常，在该位置掺杂的受主的空穴，在室温下(热能kT＝0.025eV程度)也被激励到价电子带而成为自由空穴。另一方面，深受主能级EDA是例如从电子传输层42的价电子的上端(顶上)的能级EV离开0.025eV以上的位置的能级。即，深受主能级EDA通过激励所需的电离能大于室温的热能的受主的掺杂而形成。因此，通常，掺杂到该位置的受主的空穴，在室温下不被激励到价电子带，而处于被受主捕捉的状态。作为为了形成深受主能级EDA而掺杂于由GaN层构成的电子传输层42的杂质，例如可以举出选自C、Be、Cd、Ca、Cu、Ag、Sr、Ba、Li、Na、K、Sc、Zr、Fe、Co、Ni、Ar、和He中的至少一种。
本实施方式中，将形成上述浅施主能级ED、深施主能级EDD、浅受主能级EA和深受主能级EDA的杂质(掺杂物)的浓度分别称为浅施主浓度ND、深施主浓度NDD、浅受主浓度NA和深受主浓度NDA。例如在作为形成深受主能级EDA的杂质仅将C(碳)以0.5×1016cm-3的浓度掺杂于电子传输层42的情况下，将该碳浓度定义为深受主浓度NDA。这些浓度ND、NDD、NA、和NDA能够用例如SIMS(Secondary Ion Mass Spectrometry：二次离子质谱法)测量。
作为电子传输层42的整体的杂质浓度，优选为NA+NDA-ND-NDD＞0。该不等式意思是，能捕获所释放出的电子的受主原子的杂质浓度的总和(NA+NDA)比能释放电子的施主原子的杂质浓度的总和(ND+NDD)大。即，在电子传输层42中，从浅施主原子和深施主原子释放出的电子几乎全部没有被激励到传导带而被浅受主原子或深受主原子捕获，所以电子传输层42成为半绝缘的i型GaN。
本实施方式中，例如，浅施主浓度ND为1×1016cm-3以上且1×1017cm-3以下，深施主浓度NDD为1×1016cm-3以上且1×1017cm-3以下。另外，浅受主浓度NA为1×1016cm-3以上且5×1016cm-3以下，深受主浓度NDA为1×1016cm-3以上且1×1018cm-3以下。
电子供给层43例如在与电子传输层42的界面上具有数原子厚程度(5nm以下，优选为1nm以上且5nm以下，更优选为1nm以上且3nm以下)的厚度的AlN层。这样的AlN层抑制电子的散射，有助于电子迁移率的提高。
在电子供给层43以从其表面至电子传输层42的方式有选择地形成有氧化膜48。氧化膜48具有与电子供给层43大致相等的膜厚。氧化膜48例如是热氧化膜，是不对与电子传输层42的界面造成损伤地形成的氧化膜。在电子供给层43为AlN层的情况下，氧化膜48可以由AlON膜形成。
而且，晶体管20还包括形成在III族氮化物半导体层叠结构24上的基底层49和绝缘层50。
基底层49形成于包含漏极电极70和源极电极60的形成区域的III族氮化物半导体层叠结构24的表面(正面)整体。基底层49例如由SiN膜构成，其厚度为例如5nm以上且200nm以下。
绝缘层50覆盖基底层49，包含第1层50a和第1层50a上的第2层50b。例如第1层50a和第2层50b均由SiO2膜构成。另外，绝缘层50具有例如1.5μm以上且2μm以下的厚度。特别地，第1层50a具有例如500nm以上且1000nm以下的厚度，第2层50b具有例如500nm以上且1000nm以下的厚度。
在第1层50a和基底层49形成有到达III族氮化物半导体层叠结构24的栅极开口部51。氧化膜48露出于栅极开口部51的底部。在栅极开口部51内以覆盖其底部和侧部的方式形成有栅极绝缘膜52。栅极绝缘膜52不仅形成在栅极开口部51内，还形成于第1层50a与第2层50b之间。栅极绝缘膜52作为构成元素，由选自例如Si、Al、和Hf中的至少一种材料膜构成。具体来说，栅极绝缘膜52由选自SiN、SiO2、SiON、Al2O3、AlN、AlON、HfSiO、和HfO2等中的至少一种材料膜构成。它们之中优选Al2O3膜。另外，栅极绝缘膜52具有例如10nm以上且100nm以下的厚度。
栅极电极80埋入于栅极开口部51。栅极电极80包括例如形成在栅极开口部51的周缘且栅极绝缘膜52上的重叠部85。另外，栅极电极80也可以以不比栅极开口部51的开口端向上方突出的方式填充于栅极开口部51。栅极电极80可以由例如Mo、Ni等金属电极构成，也可以由掺杂多晶硅等半导体电极构成。由于金属电极与多晶硅相比埋入性差，所以在使用金属电极的情况下，容易形成重叠部85。
源场板45和浮置板46，以局部地形成栅极开口部51的侧部的方式，配置在栅极电极80的侧方。具体来说，源场板45和浮置板46，以在栅极开口部51的侧部的下侧向栅极开口部51内露出的方式，隔着绝缘层53形成在基底层49上。即，栅极开口部51的侧部，下侧通过源场板45和浮置板46形成，上侧通过绝缘层50(第1层50a)形成，由此具有导电层/绝缘层的层叠界面。
而且，以与源场板45和浮置板46接触的方式，在栅极开口部51的侧部形成有绝缘性的侧壁54。即，侧壁54配置在栅极开口部51的侧部与栅极绝缘膜52之间。侧壁54由选自例如SiO2、SiN和SiON中的至少一种材料膜构成。它们之中优选SiO2膜。另外，侧壁54具有例如10nm以上且200nm以下的厚度。
源场板45和浮置板46，通过侧壁54和栅极绝缘膜52与栅极电极80绝缘。第4方向W的栅极电极80、与源场板45和浮置板46之间的距离DPgf例如为1μm，优选为50nm以上且200nm以下。本实施方式的距离DPgf，定义为栅极绝缘膜52和侧壁54的厚度的合计。另外，在省略了侧壁54的情况下，距离DPgf通过栅极绝缘膜52的厚度。另外，第4方向W的源场板45的长度Lfp、和第4方向W的栅极电极80与漏极电极70之间的距离DPgd的关系，满足Lfp＜1/3DPgd。在半导体器件1的耐压为200V以下的情况下，长度Lfp为例如0.25μm以上且1.5μm以下，距离DPgd为例如1μm以上且6μm以下。另外，源场板45和浮置板46例如由Mo膜构成，其厚度为例如10nm以上且200nm以下。
在绝缘层50和基底层49形成有到达III族氮化物半导体层叠结构24的源极接触孔55和漏极接触孔56。源极接触孔55和漏极接触孔56形成于与栅极开口部51在横向(第4方向W)上离开的位置。在源极接触孔55和漏极接触孔56分别埋入有源极电极60和漏极电极70。源极电极60和漏极电极70分别在源极接触孔55和漏极接触孔56内与III族氮化物半导体层叠结构24电连接。
源极接触孔55和漏极接触孔56在基底层49中具有比绝缘层50相对大的欧姆接触开口部57、58。源极电极60和漏极电极70分别具有：位于欧姆接触开口部57、58内的欧姆电极64、72；和位于绝缘层50内的焊盘电极65、73。欧姆电极64、72中，空间SP(参照图14A)的第3方向V的端部彼此配置在相同的位置，但也可以例如漏极侧的欧姆电极72的端部有选择地后退。焊盘电极65、73形成在欧姆电极64、72上，其顶部从绝缘层50的正面露出。欧姆电极64、72和焊盘电极65、73分别由例如Ti/Al膜构成。
另外，虽然是在与图15不同的位置的切断面上表现的结构，在绝缘层50上形成有到达源场板45的接触孔50c。在接触孔50c埋入有源极接触器29。由此，源场板45和源极接触器29电连接。
如图15所示，源极配线91包括：形成在绝缘层50上的第1配线91a和形成于绝缘层90的第2配线91b。第1配线91a在绝缘层50中经由以到达源极电极60的方式形成的接触器94与源极电极60电连接。第2配线91b与源极电极焊盘22(参照图2)电连接。第2配线91b在绝缘层90中经由以到达第1配线91a的方式形成的接触孔90a与第1配线91a电连接。另外，虽然图15中未图示，漏极配线92和栅极配线93(均参照图13)与源极配线91同样，形成于绝缘层50和绝缘层90。
根据晶体管20，如上所述，在电子传输层42上形成Al组成不同的电子供给层43而形成异质结。由此，在电子传输层42与电子供给层43的界面附近的电子传输层42内形成二维电子气47，形成将该二维电子气47作为沟道利用的HEMT。栅极电极80隔着氧化膜48和栅极绝缘膜52的层叠膜与电子传输层42相对，在栅极电极80的正下方不存在电子传输层42。因此，在栅极电极80的正下方不形成电子供给层43和电子传输层42的晶格失配所致的极化而引起的二维电子气47。由此，在不对栅极电极80施加偏压时(零偏压时)，二维电子气47的产生沟道在栅极电极80的正下方被阻断。通过这样的方式，实现常关型的HEMT。当对栅极电极80施加适当的导通电压(例如5V)时，在栅极电极80的正下方的电子传输层42内激励出沟道，连接栅极电极80的两侧的二维电子气47。由此，源极-漏极间导通。
在使用时，对源极电极60与漏极电极70之间施加例如漏极电极70为正的规定的电压(例如200V以上且400V以下)。在该状态下，对栅极电极80以源极电极60为基准电位(0V)施加关断电压(0V)或导通电压(5V)。
氧化膜48和电子传输层42的界面与电子供给层43和电子传输层42的界面相连续，栅极电极80的正下方的电子传输层42的界面的状态与电子供给层43和电子传输层42的界面的状态等同。因此，栅极电极80的正下方的电子传输层42的电子迁移率保持在高的状态。
本实施方式的晶体管20可以得到以下所示的效果。
(20)晶体管20中，与源极电极60电连接的源场板45配置在栅极-漏极间。由此，可以不设置从栅极电极80一体地在栅极绝缘膜52上在横向(第4方向W)上延伸的栅场板，所以能够减小栅极-漏极间电容。其结果是，能够减小晶体管20的寄生电容，所以能够良好地实现高速开关动作、高频动作等。
(21)在栅极电极80以与源场板45和浮置板46接触的方式设置有侧壁54。栅极绝缘膜52以覆盖侧壁54的方式形成。由此，能够主要利用侧壁54的厚度来控制栅极电极80、与源场板45和浮置板46之间的距离。因此，能够主要与想要的栅极阈值电压匹配地设计栅极绝缘膜52的厚度。
(22)栅极电极80、与源场板45和浮置板46之间的距离DPgf为1μm以下。根据该结构，由于源场板45和浮置板46配置得比较靠近栅极电极80，所以能够良好地缓和向源场板45和浮置板46的各端部的电场集中。
(23)源场板45的长度Lfp、和栅极电极80与漏极电极70之间的距离DPgd的关系，满足Lfp＜1/3DPgd。根据该结构，源场板45的面积比较小，由此能够抑制源场板45导致的漏极-源极间电容的增加。
(24)通过将源极接触器29设置于非有源区域27，作为用于将源极电极60和源场板45电连接的结构，不需要在有源区域26设置跨栅极电极80的上方与源极电极60和源场板45分别电连接的导电结构。如果在有源区域26设置这样的导电结构，则有可能成为导致半导体器件1的寄生电容增加的原因，而如上所述通过在非有源区域27中将源极电极60和源场板45连接，能够抑制寄生电容的增加。
(25)晶体管20包含形成异质结的电子传输层42和电子供给层43。电子供给层43在栅极开口部51的底部有选择地包含氧化膜48。根据该结构，能够减少栅极电极80的正下方的二维电子气47，所以能够实现常关型的HMET。
(26)是栅极电极指形部82与漏极电极指形部71之间的距离比栅极电极指形部82与源极电极指形部62之间的距离长的非对称结构。由此，能抑制在栅极电极指形部82与漏极电极指形部71之间产生的电场过度变高，所以能够提高晶体管20的耐压。
〔DC/DC转换器〕
上述的半导体器件1能够应用于DC/DC转换器。DC/DC转换器能够应用于用于对例如CPU供给电力的电源电路、和非接触式供电的一次侧电路等。
图16是DC/DC转换器，表示将来自外部电源(省略图示)的输入电压降压输出的斩波方式的DC/DC转换器100的结构。DC/DC转换器100以30MHz驱动。
DC/DC转换器100包括：半导体器件1、线圈101、二极管102、电容器103和控制电路110。半导体器件1的漏极(漏极端子11a)与外部电源电连接。线圈101的第1端部101a与半导体器件1的源极(源极端子12a)电连接。二极管102的阴极与半导体器件1的漏极与线圈101的第1端部101a之间电连接，二极管102的阳极接地。电容器103的一方与线圈101的第2端部101b电连接，电容器103的另一方接地。
控制电路110与半导体器件1的栅极(栅极电极13a)电连接。控制电路110与线圈101的第2端部101b和电容器103的连接点电连接。控制电路110检测线圈101的第2端部101b和电容器103的连接点的电压，基于该检测电压输出半导体器件1的栅极信号。
(第2实施方式)
参照图17和图18，对第2实施方式的半导体器件1的结构进行说明。本实施方式的半导体器件1与第1实施方式的半导体器件1相比，源极框架12的一部分的结构不同。在以下的说明中，对与第1实施方式的半导体器件1的结构相同的构成元件标注相同的附图标记，省略其说明。
如图17所示，源极框架12中源极框架指形部12c的长度LFS，比第1实施方式的源极框架指形部12c的长度LFS(参照图3)短。另外，长度LFS比栅极框架指形部13c的长度LFG长。在第2方向Y上，源极框架指形部12c的前端，位于比漏极框架指形部11c的第2连接杆部11i、11j靠密封树脂30的第2纵侧面36侧。
另外，长度LFS比第1实施方式的源极框架指形部12c的长度LFS(参照图3)短，且在能够与源极电极焊盘22电连接的长度的范围内能够任意变更。作为一例，在第2方向Y上，源极框架指形部12c的前端位置可以为与漏极框架指形部11Q的前端位置为相同的位置。即，从第1方向X看，源极框架指形部12c可以仅与漏极框架指形部11P的前端部11h(图17的漏极框架指形部11P的阴影部分)重叠。由此，从第1方向X看在漏极框架指形部11P和源极框架指形部12c彼此重叠的区域，漏极框架指形部11P和源极框架指形部12c两者不从密封树脂30的背面32(参照图9)露出。另外作为另一例，长度LFS可以与长度LFG相等。
如图18所示，当将晶体管20安装到引线框架10时，第2方向Y上源极框架指形部12c的前端位置位于比晶体管20的源极电极焊盘22的密封树脂30的第1纵侧面35侧的端部稍微靠第2纵侧面36侧。即，源极电极焊盘22的第2纵侧面36侧的部分在高度方向Z上与源极框架指形部12c相对，另一方面，源极电极焊盘22的第1纵侧面35侧的端部在高度方向Z上不与源极框架指形部12c相对。像这样，源极电极焊盘22的第2纵侧面36侧的部分与源极框架指形部12c电连接。换而言之，源极框架指形部12c与源极电极焊盘22部分连接。
本实施方式的半导体器件1可以得到以下所示的效果。
(27)源极框架指形部12c的前端位于比晶体管20的源极电极焊盘22的密封树脂30的第1纵侧面35侧的端部靠第2纵侧面36侧。像这样，源极框架指形部12c的长度LFS短，由此能够提高源极框架指形部12c的刚性。因此，在将晶体管20安装到源极框架指形部12c时，能够维持源极框架指形部12c与源极电极焊盘22的电连接，并且源极框架指形部12c难以变形。因此，能够抑制源极框架指形部12c从密封树脂30的背面32露出。
(第3实施方式)
参照图19～图21，对第3实施方式的半导体器件1的结构进行说明。本实施方式的半导体器件1与第1实施方式的半导体器件1相比，不同点在于追加了散热片130。在以下的说明中，对与第1实施方式的半导体器件1的结构相同的构成元件标注相同的附图标记，省略其说明。
如图19所示，散热片130在密封树脂30的正面31露出。在正面31露出的散热片130的形状，是第1方向X为长边方向的长方形。散热片130位于靠密封树脂30的第2纵侧面36(源极端子12a和栅极端子13a侧)。散热片130优选由例如铜、铝等散热性优秀的金属材料形成。
如图20所示，散热片130包括：覆盖晶体管20的背面20b侧的盖部131；与源极框架12连接的夹部132；和将盖部131和夹部132连结的连结部133。盖部131、夹部132和连结部133例如由单一部件形成。
盖部131的形状俯视时为长方形。盖部131覆盖晶体管20的背面20b的整体。盖部131与晶体管20的背面电极59(参照图15)电连接。因此，盖部131为源极电位。如图19所示，盖部131包含在密封树脂30的正面31露出的部分。如图21所示，盖部131与晶体管20的背面20b接触。
另外，俯视的盖部131的形状可以任意设定。例如盖部131的形状可以为盖部131的四角带圆角的大致长方形、以第1方向X为长轴的椭圆形等。另外，盖部131也可以局部地覆盖晶体管20的背面20b。总之，盖部131只要至少一部分覆盖晶体管20的背面20b即可。
如图20所示，夹部132沿第1方向X延伸。夹部132的第1方向X的长度LH2，比盖部131的第1方向X的长度LH1短。如图21所示，夹部132在第2方向Y上位于比盖部131靠密封树脂30的第2纵侧面36侧，在高度方向Z上位于比盖部131靠近引线框架10侧。夹部132与源极框架12的源极连结部12b接触。即，夹部132与源极框架12电连接。另外，夹部132与栅极框架13不接触。
如图20所示，连结部133从盖部131的夹部132侧的端面向夹部132延伸。连结部133的第1方向X的长度LH3，与夹部132的长度LH2相等。如图21所示，连结部133随着从盖部131向第2纵侧面36侧去向引线框架10(背面32侧)倾斜。另外，也可以从散热片130中省略夹部132，也可以从散热片130中省略夹部132和连结部133。
本实施方式的半导体器件1可以得到以下所示的效果。
(28)通过半导体器件1具有散热片130，晶体管20的热容易经由散热片130散热到半导体器件1的外部。因此，能够抑制晶体管20的温度过度变高。
(29)散热片130的盖部131覆盖晶体管20的背面20b的整体。因此，与散热片局部地覆盖晶体管20的背面20b的情况相比，晶体管20的热容易散热到半导体器件1的外部。因此，能够进一步抑制晶体管20的温度过度变高。
(第4实施方式)
参照图22和图23，对第4实施方式的半导体器件1的结构进行说明。本实施方式的半导体器件1与第1实施方式的半导体器件1相比，漏极框架11的结构不同。在以下的说明中，对与第1实施方式的半导体器件1的结构相同的构成元件标注相同的附图标记，省略其说明。
如图22所示，漏极框架11的漏极连结部11b的宽度WCD，比第1实施方式的漏极连结部11b的宽度WCD(参照图3)宽。第2方向Y上，在漏极连结部11b的密封树脂30的第2纵侧面36侧的端缘与晶体管20的密封树脂30的第1纵侧面35侧的端缘之间设置有间隙。另外，漏极连结部11b的宽度WCD的大小是可以任意变更的。
随着漏极连结部11b的宽度WCD的扩大，漏极框架指形部11P的长度LFE变得比第1实施方式的漏极框架指形部11P的长度LFD(参照图3)短，漏极框架指形部11Q的长度LFDE变得比第1实施方式的漏极框架指形部11Q的长度LFDE(参照图3)短。另外，本实施方式的漏极框架指形部11P的长度LFD，比源极框架指形部12c的长度LFS长，漏极框架指形部11Q的长度LFDE比长度LFS短。本实施方式中，不变更第2部分11n长度，而缩短第1部分11m的长度。另外，长度LFD能够任意变更。例如，长度LFD可以与长度LFS相等。
第1方向X的漏极连结部11b的两端部11t，与漏极框架指形部11P中最靠第1横侧面33侧的漏极框架指形部11P的凸缘部11s和漏极框架指形部11Q的凸缘部11s相连接。漏极连结部11b的两端部11t的厚度，比漏极连结部11b的端部11k和两端部11t以外的部分的厚度薄，与凸缘部11s的厚度TD5相等。漏极连结部11b的两端部11t不从密封树脂30的背面32露出。
另外，漏极框架指形部11P中的最靠第1横侧面33侧的漏极框架指形部11P的凸缘部11s和漏极框架指形部11Q的凸缘部11s，与第2连接杆部11i、11j连续。另外，漏极连结部11b的两端部11t的第2方向Y的长度、和凸缘部11s的第2方向Y的长度，是可以任意设定的。例如，可以以在漏极连结部11b的两端部11t与凸缘部11s的第2方向Y之间形成间隙的方式设定漏极连结部11b的两端部11t和凸缘部11s的在第2方向Y的长度。另外，也可以在凸缘部11s与第2连接杆部11i、11j的第2方向Y之间形成间隙的方式设定凸缘部11s的在第2方向Y的长度。
如图23所示，漏极连结部11b从密封树脂30的背面32露出，所以漏极连结部11b从背面32露出的面积，比第1实施方式的漏极连结部11b从背面32露出的面积(参照图9)大。
本实施方式的半导体器件1可以得到以下所示的效果。
(30)通过漏极连结部11b的宽度WCD变大，从密封树脂30的背面32露出的漏极连结部11b的面积变大。由此，漏极框架11的热和晶体管20的热容易经由漏极框架11被散热到半导体器件1的外部。因此，能够进一步抑制半导体器件1的温度过度变高。
(31)通过漏极框架指形部11P、11Q的长度LFD、LFDE变短，当将晶体管20安装到漏极框架指形部11P、11Q时，漏极框架指形部11P、11Q难以在高度方向Z上变形。
(32)漏极连结部11b的两端部11t的厚度，比漏极连结部11b的端部11k和两端部11t以外的部分的厚度薄，且不从密封树脂30的背面32露出。根据该结构，由于漏极连结部11b的两端部11t的背面32侧的面与密封树脂30相对且接触，所以能够利用两端部11t限制漏极连结部11b向背面32侧的移动。因此，能够进一步抑制漏极连结部11b从背面32突出。
(33)漏极连结部11b的两端部11t、漏极框架指形部11c的凸缘部11s、和第2连接杆部11i、11j连续地形成。根据该结构，能够提高漏极框架指形部11c的刚性，能够抑制漏极框架指形部11c弯曲。
〔其他实施方式〕
关于上述各实施方式的说明，是能够获得本发明的半导体器件的方式的举例表示，并没有意图限制其方式。本发明的半导体器件可以采用例如以下所示的上述各实施方式的变形例、和将彼此不矛盾的至少2个变形例组合而成的方式。
(实施方式的组合)
·能够将第3实施方式的散热片130应用于第2实施方式和第4实施方式的半导体器件1。
·能够将第4实施方式的漏极框架11应用于第2实施方式的半导体器件1。
(引线框架)
上述各实施方式中，可以将引线框架10的结构如下所述变更。
·如图24所示，源极框架12的源极连结部12b的厚度与源极端子12a的厚度相等。即，源极连结部12b的厚度没有变薄(没有附加阴影区域)。随之，如图25所示，源极连结部12b从密封树脂30的背面32露出。像这样，通过从密封树脂30的背面32露出的源极框架12的面积变大，源极框架12的热和晶体管20的热经由源极框架12向半导体器件1的外部散热变得容易。因此，能够抑制半导体器件1的温度过度变高。
·如图26所示，源极框架12的源极连结部12b的宽度WCS，比各实施方式的源极连结部12b的宽度WCS(例如参照图3)宽。随之，漏极框架指形部11P、11Q的长度LFD、LFDE变得比各实施方式的漏极框架指形部11P、11Q的长度LFD、LFDE短，另一方面，栅极框架指形部13c的长度LFG变得比各实施方式的栅极框架指形部13c的长度LFG长。而且，晶体管20的配置位置为比各实施方式的晶体管20的配置位置靠密封树脂30的第1纵侧面35侧。
另外，源极连结部12b的厚度TS1与源极端子12a的厚度TS2相等。即，源极连结部12b的厚度没有变薄(没有附加阴影区域)。随之，如图27所示，源极连结部12b从密封树脂30的背面32露出。像这样，通过在源极框架12中从背面32露出的面积进一步变大，源极框架12的热和晶体管20的热经由源极框架12向半导体器件1的外部散热变得更加容易。因此，能够进一步抑制半导体器件1的温度过度变高。另外，源极连结部12b的厚度TS1可以比源极端子12a的厚度TS2薄。由此，源极连结部12b不从密封树脂30的背面32露出。
·如图28所示，漏极框架11的漏极连结部11b的宽度WCD，比各实施方式的漏极连结部11b的宽度WCD(例如参照图3)宽，源极框架12的源极连结部12b的宽度WCS，比各实施方式的源极连结部12b的宽度WCS(例如参照图3)宽。随之，漏极框架指形部11P、11Q的长度LFD、LFDE变得比各实施方式的漏极框架指形部11P、11Q的长度LFD、LFDE(例如参照图3)短，另一方面，栅极框架指形部13c的长度LFG变得比各实施方式的栅极框架指形部13c的长度LFG长。而且，晶体管20的配置位置为比各实施方式的晶体管20的配置位置靠密封树脂30的第1纵侧面35侧。
另外，源极连结部12b的厚度TS1与源极端子12a的厚度TS2相等。即，源极连结部12b的厚度没有变薄(没有附加阴影区域)。随之，如图29所示，源极连结部12b从密封树脂30的背面32露出。另外，伴随漏极连结部11b的宽度WCDR变大，漏极框架11从背面32露出的面积变大。根据这样的结构，漏极框架11和源极框架12的热以及晶体管20的热经由漏极框架11和源极框架12散热到半导体器件1的外部变得容易。因此，能够进一步抑制半导体器件1的温度过度变高。另外，源极连结部12b的厚度TS1可以比源极端子12a的厚度TS2薄。由此，源极连结部12b不从密封树脂30的背面32露出。
·如图30所示，源极框架指形部12c的源极连结部12b侧的端部的厚度TS1可以与源极端子12a的厚度TS2相等。总之，源极框架指形部12c中在第1方向X上与漏极框架指形部11c的前端部11h重叠的部分的厚度变薄即可。
·漏极框架指形部11c的第1部分11m的凸缘部11s的厚度TD5可以任意变更。例如，凸缘部11s的厚度TD5可以与基部11r的厚度TD4相等。在这种情况下，凸缘部11s与基部11r一起从密封树脂30的背面32露出。
·漏极框架指形部11c的至少一个可以为从第1部分11m省略了凸缘部11s的结构。在这种情况下，如图31所示，漏极框架指形部11c具有一样的宽度WFD2。
·如图31所示，可以从漏极连结部11b省略端部11k。
·各连接杆部11d、11i、11j、12d、13d的至少一个可以从密封树脂30的背面32露出。另外，各连接杆部11d、11i、11j、12d、13d的宽度能够任意设定。例如各连接杆部11d、11i、11j、12d、13d的宽度，可以比漏极框架指形部11c的宽度WFD1或宽度WFD2宽。
·可以从漏极框架11省略第2连接杆部11i、11j。
·也可以漏极框架指形部11c的整体不从密封树脂30的背面32露出。在这种情况下，漏极框架指形部11c的厚度与厚度TD1相等。
·也可以漏极框架指形部11c的整体不从密封树脂30的背面32露出，另一方面，源极框架指形部12c从密封树脂30的背面32露出。在这种情况下，源极框架指形部12c的厚度TS1与厚度TS2相等。
(晶体管)
·在上述各实施方式中，可以从晶体管20省略侧壁54。在这种情况下，能够基于栅极绝缘膜52的厚度控制栅极电极80与源场板45之间的距离DPgf。
·在上述各实施方式中，可以从晶体管20省略源极-栅极间的浮置板46、和栅极-漏极间的源场板45的至少一者。
·在上述各实施方式中，可以将晶体管20的正面20a的漏极电极焊盘21P和源极电极焊盘22在第2方向Y上分割成多个。例如，如图32所示，漏极电极焊盘21P和源极电极焊盘22在第2方向Y上被分割为2部分。由此，漏极电极焊盘21、源极电极焊盘22、和栅极电极焊盘23全部为相同形状。
·在上述各实施方式中，漏极电极70的漏极电极指形部71可以形成得比源极电极60的源极电极指形部62长。在这种情况下，如图33所示，在第3方向V上，漏极电极70的漏极电极指形部71的一方可以比栅极电极80的栅极电极指形部82的一端部82a向外侧突出。另外，在第3方向V上，漏极电极70的漏极电极指形部71的另一方可以比栅极电极80的栅极电极指形部82的另一端部82b向外侧突出。图33中，漏极电极指形部71的相对于栅极电极指形部82的一端部82a的第1突出距离LDE1，与漏极电极指形部71的相对于栅极电极指形部82的另一端部82b的第2突出距离LDE2相同。第1突出距离LDE1和第2突出距离LDE2例如为3μm以上且45μm以下。另外，第1突出距离LDE1和第2突出距离LDE2是可以任意设定的。
·上述各实施方式的晶体管20中，第1突出距离LDE1和第2突出距离LDE2，可以为栅极电极80的栅极电极指形部82与漏极电极70的漏极电极指形部71之间的最短距离LGD以上。图33的晶体管20中，第1突出距离LDE1和第2突出距离LDE2比最短距离LGD大。例如，第1突出距离LDE1(第2突出距离LDE2)与最短距离LGD之比(LDE1/LGD、LDE2/LGD)可以为1以上且5以下。最短距离LGD例如为3μm以上且15μm以下。
根据该结构，能够缓和晶体管20的漏极侧的断开时的电场强度。由此，能够提高晶体管20的耐绝缘击穿强度。
·上述各实施方式的晶体管20中，如图33所示，可以源极配线91在源极电极指形部62上且沿第3方向V延伸，并且在比源极电极指形部62靠外侧与相邻的源极配线91连接。另外，漏极配线92也与源极配线91同样，可以在漏极电极指形部71上且沿第3方向V延伸，并且在比漏极电极指形部71靠外侧与相邻的漏极配线92连接。
(半导体器件的应用例)
·半导体器件1可以应用于单相全波的电动机的电动机驱动电路、三相驱动的无刷电动机的电动机驱动电路、和步进电机的电动机驱动电路等电动机驱动电路。
〔附记〕
以下记载能够根据上述各实施方式和上述各变形例掌握的技术思想。
(附记A1)
如权利要求1所述的半导体器件，其中，上述漏极框架、上述源极框架、和上述栅极框架通过蚀刻加工而形成，
上述漏极框架、上述源极框架、和上述栅极框架中没有从上述密封树脂的背面露出的部分通过半蚀刻加工而形成。
(附记A2)
如权利要求1所述的半导体器件，其中，多个上述漏极框架指形部中配置于上述第1方向的两端的上述漏极框架指形部，设置有在上述第2方向上延伸的连接杆部。
(附记B1)
如权利要求37或38所述的半导体器件，其中，上述栅极电极和上述导电层的距离DPgf为1μm以下。
(附记B2)
如权利要求37或38所述的半导体器件，其中，上述导电层的长度Lfp、和上述栅极电极与上述漏极电极之间的距离DPgd的关系满足Lfp＜1/3DPgd。
(附记B3)
如权利要求1～30中任一项所述的半导体器件，其中，上述晶体管包括：
在衬底上层叠缓冲层、电子传输层、和电子供给层而成的氮化物半导体层；
栅极电极指形部，其至少具有一端部，且沿上述氮化物半导体层的正面延伸；和
漏极电极指形部，其至少在与上述栅极电极指形部的一端部相同侧具有一端部，且沿上述栅极电极指形部延伸，
上述漏极电极指形部的上述一端部，比上述栅极电极指形部的上述一端部突出。
(附记B4)
如附记B3所述的半导体器件，其中，上述栅极电极指形部和上述漏极电极指形部分别在上述一端部的相反侧具有另一端部，
上述漏极电极指形部形成得比上述栅极电极指形部长，该上述另一端部比上述栅极电极指形部的上述另一端部突出。
(附记B5)
如附记B3或B4所述的半导体器件，其中，上述漏极电极指形部的上述一端部的突出距离，为上述栅极电极指形部与上述漏极电极指形部的最短距离以上。

Claims (39)

1.一种半导体器件，其特征在于，包括：
引线框架；
晶体管，其在一个面上具有多个漏极电极焊盘、多个源极电极焊盘、和栅极电极焊盘，各所述电极焊盘与所述引线框架的正面相对地配置，并且与所述引线框架连接；和
密封树脂，其形成为矩形板状，以在背面露出所述引线框架的一部分的方式密封所述晶体管和所述引线框架，
所述引线框架包括：与所述漏极电极焊盘电连接的漏极框架；与所述源极电极焊盘电连接的源极框架；和与所述栅极电极焊盘电连接的栅极框架，
所述漏极框架具有多个漏极框架指形部，
所述多个漏极框架指形部在第1方向上隔开间隔地排列，俯视时沿与所述第1方向正交的第2方向延伸，并且与所述漏极电极焊盘连接，
所述源极框架具有多个源极框架指形部，
所述多个源极框架指形部在所述第1方向上隔开间隔地排列，沿所述第2方向延伸，并且与所述源极电极焊盘连接，
所述漏极框架指形部和所述源极框架指形部在所述第1方向上交替地配置，并且具有从所述第1方向看彼此重叠的部分，
从所述第1方向看在所述漏极框架指形部和所述源极框架指形部彼此重叠的区域中，所述漏极框架指形部与所述源极框架指形部的至少一者没有从密封树脂的背面露出。
2.如权利要求1所述的半导体器件，其特征在于：
从所述第1方向看在所述漏极框架指形部与所述源极框架指形部彼此重叠的区域中，所述漏极框架指形部和所述源极框架指形部的一者从所述密封树脂的背面露出，而所述漏极框架指形部和所述源极框架指形部的另一者没有从密封树脂的背面露出。
3.如权利要求2所述的半导体器件，其特征在于：
从所述第1方向看在所述漏极框架指形部和所述源极框架指形部彼此重叠的区域中，所述漏极框架指形部从所述密封树脂的背面露出，而所述源极框架指形部没有从密封树脂的背面露出。
4.如权利要求3所述的半导体器件，其特征在于：
所述漏极框架具有漏极端子，该漏极端子在所述第2方向上在所述密封树脂的一侧形成有多个，并且在所述第1方向上隔开间隔地排列，
所述源极框架具有源极端子，该源极端子在所述第2方向上在所述密封树脂的另一侧形成有多个，并且在所述第1方向上隔开间隔地排列，
所述晶体管在所述第2方向上配置成靠所述源极端子。
5.如权利要求4所述的半导体器件，其特征在于：
在所述第2方向上所述源极框架指形部的长度比所述漏极框架指形部的长度短。
6.如权利要求4所述的半导体器件，其特征在于：
所述漏极框架指形部具有所述漏极端子侧的第1部分和从所述第1部分向所述源极端子去连续地延伸的第2部分，
所述第1部分位于比所述源极框架指形部的前端靠所述漏极端子侧的位置，
所述第1部分的宽度比所述第2部分的宽度宽。
7.如权利要求6所述的半导体器件，其特征在于：
所述第1部分具有与所述第2部分相连续的基部和在所述第1方向上从所述基部的两侧突出的凸缘部，
所述凸缘部的厚度比所述基部的厚度薄。
8.如权利要求4所述的半导体器件，其特征在于：
在所述源极框架指形部中从所述第1方向看与所述漏极框架指形部重叠的部分的厚度，形成得比所述漏极框架指形部的最大厚度薄。
9.如权利要求4所述的半导体器件，其特征在于：
所述源极框架具有连结多个所述源极框架指形部的源极连结部，
所述源极框架指形部从所述源极连结部沿所述第2方向延伸，没有从所述密封树脂的背面露出。
10.如权利要求9所述的半导体器件，其特征在于：
所述源极连结部的厚度比所述漏极框架指形部的厚度薄。
11.如权利要求4所述的半导体器件，其特征在于：
在所述第2方向上，所述漏极框架指形部的所述源极端子侧的前端部没有从所述密封树脂的背面露出。
12.如权利要求11所述的半导体器件，其特征在于：
在所述第2方向上，所述漏极框架指形部的所述源极端子侧的前端部的厚度比所述漏极框架指形部的最大厚度薄。
13.如权利要求11所述的半导体器件，其特征在于：
所述漏极电极焊盘，被所述漏极框架指形部中包含所述前端部的所述源极端子侧的部分支承，
所述漏极框架指形部中，支承所述漏极电极焊盘的部分中的所述漏极端子侧的部分，具有从所述密封树脂的背面露出的部分。
14.如权利要求13所述的半导体器件，其特征在于：
所述漏极框架指形部中，支承所述漏极电极焊盘的部分中的所述漏极端子侧的部分的厚度比所述前端部的厚度厚。
15.如权利要求4所述的半导体器件，其特征在于：
所述漏极框架具有在所述第1方向上连结多个所述漏极框架指形部的漏极连结部，
在所述第2方向的所述漏极连结部的宽度，比在所述第1方向的所述漏极框架指形部的宽度宽。
16.如权利要求15所述的半导体器件，其特征在于：
所述漏极连结部的所述源极端子侧的端部的厚度，比所述漏极连结部的所述漏极端子侧的部分的厚度薄。
17.如权利要求4所述的半导体器件，其特征在于：
所述漏极框架的连接杆部和所述源极框架的连接杆部的至少一者没有从所述密封树脂的背面露出。
18.如权利要求17所述的半导体器件，其特征在于：
所述漏极框架的连接杆部和所述源极框架的连接杆部的至少一者的厚度比所述漏极框架指形部的厚度薄。
19.如权利要求17所述的半导体器件，其特征在于：
所述漏极框架具有在所述第1方向上连结多个所述漏极框架指形部的漏极连结部，
所述漏极框架指形部包括：设置于所述漏极连结部的第1连接杆部；和设置于所述漏极框架指形部的第2连接杆部。
20.如权利要求4所述的半导体器件，其特征在于：
所述栅极框架配置在所述第2方向上所述密封树脂的另一侧、并且在所述第1方向上所述密封树脂的端部。
21.如权利要求20所述的半导体器件，其特征在于：
所述栅极框架具有在所述第1方向上与所述源极框架指形部相邻的栅极框架指形部，
从所述第1方向看，所述栅极框架指形部具有与所述漏极框架指形部重叠的部分，
从所述第1方向看，栅极框架指形部中与所述漏极框架指形部重叠的部分没有从所述密封树脂的背面露出。
22.如权利要求21所述的半导体器件，其特征在于：
从所述第1方向看，所述栅极框架指形部中与所述漏极框架指形部重叠的部分的厚度比所述漏极框架指形部的厚度薄。
23.如权利要求22所述的半导体器件，其特征在于：
在所述第2方向上，所述栅极框架指形部的长度比所述源极框架指形部的长度短。
24.如权利要求21所述的半导体器件，其特征在于：
多个所述漏极框架指形部中的、在所述第1方向上配置在端部的所述漏极框架指形部，在所述第2方向上与所述栅极框架指形部相对，并且在所述第2方向上比其他的所述漏极框架指形部的长度短。
25.如权利要求4所述的半导体器件，其特征在于：
所述源极框架指形部的前端部，位于所述源极电极焊盘中比所述漏极端子侧的端部靠所述源极端子侧。
26.如权利要求1所述的半导体器件，其特征在于：
在所述第1方向上，所述漏极电极焊盘和所述源极电极焊盘交替地配置。
27.如权利要求26所述的半导体器件，其特征在于：
所述第1方向上相邻的所述漏极电极焊盘之间的距离，与所述第1方向上相邻的所述源极电极焊盘之间的距离相等。
28.如权利要求26所述的半导体器件，其特征在于：
在所述第1方向上，所述漏极电极焊盘和所述栅极电极焊盘配置于所述晶体管的端部，
配置于所述晶体管的端部的所述漏极电极焊盘和所述栅极电极焊盘，在所述第2方向上排列，
在所述第2方向上，配置于所述晶体管的端部的所述漏极电极焊盘和所述栅极电极焊盘的长度，比其他电极焊盘的长度短。
29.如权利要求1所述的半导体器件，其特征在于：
还包括配置在所述晶体管的与所述一个面相对的另一个面的散热片，
所述散热片安装于所述源极框架，并且在所述密封树脂的正面露出。
30.如权利要求29所述的半导体器件，其特征在于：
所述散热片覆盖所述晶体管的所述另一个面的全部。
31.如权利要求1所述的半导体器件，其特征在于：
所述晶体管包括：
在衬底上层叠缓冲层、电子传输层和电子供给层而成的氮化物半导体层；和
形成在所述电子供给层上的漏极电极、源极电极和栅极电极。
32.如权利要求31所述的半导体器件，其特征在于：
所述源极电极包括在沿着所述氮化物半导体层的正面的第3方向上延伸的源极电极指形部，
所述漏极电极包括漏极电极指形部，其在沿着所述氮化物半导体层的正面的平面方向中的、与所述第3方向正交的第4方向上与所述源极电极指形部隔开间隔地配置，并且在所述第3方向上延伸，
所述栅极电极包括栅极电极指形部，其在所述第4方向上配置在所述源极电极指形部与所述漏极电极指形部之间，并且在所述第3方向上延伸，
所述栅极电极指形部配置成比所述漏极电极指形部靠所述源极电极指形部。
33.如权利要求32所述的半导体器件，其特征在于：
所述晶体管还包括：
与所述源极电极焊盘电连接的多个源极配线；和
与所述漏极电极焊盘电连接的多个漏极配线，
所述源极配线和所述漏极配线分别以在所述第4方向上跨所述源极电极指形部和所述漏极电极指形部的方式延伸，并且在所述第3方向上交替地配置。
34.如权利要求33所述的半导体器件，其特征在于：
所述晶体管还包括与所述栅极电极焊盘电连接的多个栅极配线，
所述栅极配线在所述第3方向上配置在比多个所述源极配线和多个所述漏极配线靠外侧。
35.如权利要求34所述的半导体器件，其特征在于：
多个所述源极配线中的位于所述第3方向上最靠外侧的所述源极配线与所述栅极配线相邻、并且覆盖比所述第3方向的所述源极电极指形部的端部和比该端部靠外侧的部分。
36.如权利要求35所述的半导体器件，其特征在于：
多个所述源极配线中的位于所述第3方向上最靠外侧的所述源极配线的所述第3方向的宽度，比其他所述源极配线的宽度窄。
37.如权利要求31所述的半导体器件，其特征在于，还包括：
所述氮化物半导体层上的绝缘层，其具有到达所述氮化物半导体层的栅极开口部；
覆盖所述栅极开口部的底部和侧部的栅极绝缘膜，所述栅极电极在所述栅极开口部内形成在所述栅极绝缘膜上；
导电层，其在所述栅极电极与所述漏极电极之间埋入在所述绝缘层，通过所述栅极绝缘膜与所述栅极电极绝缘，并且与所述源极电极电连接。
38.如权利要求37所述的半导体器件，其特征在于：
还包括配置于所述栅极绝缘膜与所述栅极开口部的侧部之间的绝缘性的侧壁。
39.如权利要求1～38中任一项所述的半导体器件，其特征在于：
所述晶体管的使用频率，为1MHz以上并且30MHz以下的范围。
CN201711116668.2A 2016-11-15 2017-11-13 半导体器件 Active CN108074902B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016222555A JP6827776B2 (ja) 2016-11-15 2016-11-15 半導体デバイス
JP2016-222555 2016-11-15

Publications (2)

Publication Number Publication Date
CN108074902A true CN108074902A (zh) 2018-05-25
CN108074902B CN108074902B (zh) 2021-02-12

Family

ID=60320753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711116668.2A Active CN108074902B (zh) 2016-11-15 2017-11-13 半导体器件

Country Status (4)

Country Link
US (3) US10600744B2 (zh)
EP (1) EP3321960B1 (zh)
JP (1) JP6827776B2 (zh)
CN (1) CN108074902B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112925135A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925139A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN113394283A (zh) * 2021-06-25 2021-09-14 电子科技大学 具有复合层结构的高压hemt器件
EP4106010A4 (en) * 2021-03-29 2023-08-30 Mianyang Hkc Optoelectronics Technology Co., Ltd CONTROL SWITCH FOR DRIVER, MATRIX SUBSTRATE AND DISPLAY PANEL

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6844228B2 (ja) * 2016-12-02 2021-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
JP7147173B2 (ja) * 2018-02-14 2022-10-05 富士電機株式会社 半導体装置
USD856948S1 (en) * 2018-05-07 2019-08-20 Adura Led Solutions Llc Circuit board having arrangements of light-emitting diodes
JP7116303B2 (ja) * 2018-06-25 2022-08-10 日亜化学工業株式会社 パッケージ及び発光装置
USD933618S1 (en) 2018-10-31 2021-10-19 Asahi Kasei Microdevices Corporation Semiconductor module
JP1633578S (zh) * 2018-11-07 2019-06-10
JP1665773S (zh) * 2018-11-07 2020-08-11
JP2020098865A (ja) * 2018-12-18 2020-06-25 株式会社村田製作所 半導体装置
US11073572B2 (en) * 2019-01-17 2021-07-27 Infineon Technologies Ag Current sensor device with a routable molded lead frame
JP7260224B2 (ja) 2019-01-18 2023-04-18 ローム株式会社 半導体装置
USD902164S1 (en) * 2019-01-24 2020-11-17 Toshiba Memory Corporation Integrated circuit card
JP7120083B2 (ja) * 2019-03-06 2022-08-17 株式会社デンソー 半導体装置
JP7562529B2 (ja) 2019-07-01 2024-10-07 ローム株式会社 半導体装置
JP1660133S (zh) * 2019-09-26 2020-05-25
USD934187S1 (en) * 2020-01-21 2021-10-26 Lang Cheng Integrated circuit package
USD937231S1 (en) 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package
US11302609B2 (en) * 2020-08-31 2022-04-12 Nxp Usa, Inc. Radio frequency power dies having flip-chip architectures and power amplifier modules containing the same
US12087677B2 (en) 2021-01-22 2024-09-10 Semiconductor Components Industries, Llc Molded packaging for wide band gap semiconductor devices
JP2022118411A (ja) * 2021-02-02 2022-08-15 ローム株式会社 半導体装置および検査方法
JP1700006S (zh) * 2021-02-23 2021-11-22
US12046554B2 (en) * 2021-10-19 2024-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device layout design for improving device performance
WO2024053333A1 (ja) * 2022-09-09 2024-03-14 ローム株式会社 半導体装置
WO2024057876A1 (ja) * 2022-09-16 2024-03-21 ローム株式会社 半導体装置
CN118451549A (zh) * 2022-10-25 2024-08-06 英诺赛科(苏州)半导体有限公司 氮化物基半导体器件及其制造方法
WO2024181293A1 (ja) * 2023-03-01 2024-09-06 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181934A1 (en) * 2006-01-10 2007-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
CN101131986A (zh) * 2006-08-24 2008-02-27 成都芯源系统有限公司 引线框结构、半导体器件及倒装器件的制造方法
CN101720504A (zh) * 2007-04-30 2010-06-02 万国半导体股份有限公司 具有凹洞板互联的半导体封装
CN103222051A (zh) * 2010-11-18 2013-07-24 密克罗奇普技术公司 使用凸块接合以散布在半导体功率装置上的电流流通
CN104465610A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 半导体器件
CN105051895A (zh) * 2013-03-15 2015-11-11 密克罗奇普技术公司 例如用于功率场效应晶体管的栅极、源极及漏极触点的用于功率装置的绝缘顶部侧凸块连接
US20160307826A1 (en) * 2015-03-11 2016-10-20 Gan Systems Inc. PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202320A1 (en) 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7582958B2 (en) * 2005-12-08 2009-09-01 International Rectifier Corporation Semiconductor package
JP5866773B2 (ja) 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US9070755B2 (en) * 2012-02-17 2015-06-30 International Rectifier Corporation Transistor having elevated drain finger termination
US9190393B1 (en) * 2013-09-10 2015-11-17 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package
WO2015157845A1 (en) * 2014-04-16 2015-10-22 Gan Systems Inc. Embedded packaging for devices and systems comprising lateral gan power transistors
US9379193B2 (en) * 2014-08-07 2016-06-28 Semiconductor Components Industries, Llc Semiconductor package for a lateral device and related methods
US9559056B2 (en) * 2014-09-18 2017-01-31 Infineon Technologies Austria Ag Electronic component
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices
US9589869B2 (en) * 2015-03-11 2017-03-07 Gan Systems Inc. Packaging solutions for devices and systems comprising lateral GaN power transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070181934A1 (en) * 2006-01-10 2007-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
CN101131986A (zh) * 2006-08-24 2008-02-27 成都芯源系统有限公司 引线框结构、半导体器件及倒装器件的制造方法
CN101720504A (zh) * 2007-04-30 2010-06-02 万国半导体股份有限公司 具有凹洞板互联的半导体封装
CN103222051A (zh) * 2010-11-18 2013-07-24 密克罗奇普技术公司 使用凸块接合以散布在半导体功率装置上的电流流通
CN105051895A (zh) * 2013-03-15 2015-11-11 密克罗奇普技术公司 例如用于功率场效应晶体管的栅极、源极及漏极触点的用于功率装置的绝缘顶部侧凸块连接
CN104465610A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 半导体器件
US20160307826A1 (en) * 2015-03-11 2016-10-20 Gan Systems Inc. PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112925135A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN112925139A (zh) * 2021-03-29 2021-06-08 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
WO2022206078A1 (zh) * 2021-03-29 2022-10-06 绵阳惠科光电科技有限公司 驱动电路的控制开关、阵列基板和显示面板
EP4106010A4 (en) * 2021-03-29 2023-08-30 Mianyang Hkc Optoelectronics Technology Co., Ltd CONTROL SWITCH FOR DRIVER, MATRIX SUBSTRATE AND DISPLAY PANEL
CN112925135B (zh) * 2021-03-29 2024-03-15 绵阳惠科光电科技有限公司 一种驱动电路的控制开关、阵列基板和显示面板
CN113394283A (zh) * 2021-06-25 2021-09-14 电子科技大学 具有复合层结构的高压hemt器件
CN113394283B (zh) * 2021-06-25 2023-04-14 电子科技大学 具有复合层结构的高压hemt器件

Also Published As

Publication number Publication date
EP3321960B1 (en) 2019-07-24
CN108074902B (zh) 2021-02-12
EP3321960A1 (en) 2018-05-16
US20220246551A1 (en) 2022-08-04
JP6827776B2 (ja) 2021-02-10
US11342290B2 (en) 2022-05-24
JP2018082011A (ja) 2018-05-24
US20180138134A1 (en) 2018-05-17
US20200176400A1 (en) 2020-06-04
US11901316B2 (en) 2024-02-13
US10600744B2 (en) 2020-03-24

Similar Documents

Publication Publication Date Title
CN108074902A (zh) 半导体器件
US10636884B2 (en) Nitride semiconductor device
CN104319238B (zh) 形成高电子迁移率半导体器件的方法及其结构
CN102484124B (zh) 氮化物半导体装置
CN104009075B (zh) 半导体装置
US9691757B2 (en) Semiconductor device including transistors and diodes and a first line extending between the transistors and diodes
JP5789967B2 (ja) 半導体装置及びその製造方法、電源装置
CN110785836B (zh) 半导体装置
US9508803B2 (en) Semiconductor device and method for producing semiconductor device
US20170352753A1 (en) Field-effect transistor
CN105789307A (zh) 半导体器件及其制造方法
CN110010562A (zh) 半导体器件
CN106373996A (zh) 半导体装置
US12046671B2 (en) Semiconductor device and manufacturing method thereof
JP7387567B2 (ja) 半導体装置
CN117916866A (zh) 基于氮化物的半导体器件及其制造方法
CN118103987A (zh) 半导体器件及其制造方法
CN118511288A (zh) 半导体封装器件及其制造方法
Cheng et al. All GaN-on-Si high power module design and performance evaluation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant