CN103222051A - 使用凸块接合以散布在半导体功率装置上的电流流通 - Google Patents

使用凸块接合以散布在半导体功率装置上的电流流通 Download PDF

Info

Publication number
CN103222051A
CN103222051A CN2011800558436A CN201180055843A CN103222051A CN 103222051 A CN103222051 A CN 103222051A CN 2011800558436 A CN2011800558436 A CN 2011800558436A CN 201180055843 A CN201180055843 A CN 201180055843A CN 103222051 A CN103222051 A CN 103222051A
Authority
CN
China
Prior art keywords
semiconductor power
chip
contact element
semiconductor
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800558436A
Other languages
English (en)
Other versions
CN103222051B (zh
Inventor
格雷戈里·迪克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN103222051A publication Critical patent/CN103222051A/zh
Application granted granted Critical
Publication of CN103222051B publication Critical patent/CN103222051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Wire Bonding (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种半导体功率芯片可具有：半导体裸片(102)，其具有制造于其衬底上的功率装置，其中所述功率装置具有排列于所述半导体裸片的顶部上的至少一第一接触元件(110、G)、多个第二接触元件(S)及多个第三接触元件(D)；安置于所述多个第二元件及所述多个第三元件中的每一者上的多个球形凸块(106、108)或方条凸块；及在所述至少一第一接触元件上的至少一球形凸块(104)或方条。

Description

使用凸块接合以散布在半导体功率装置上的电流流通
相关申请案的交叉参考
本申请案主张于2010年11月18日申请的题为“USING BUMP BONDING TODISTRIBUTE CURRENT FLOW ON A SEMICONDUCTOR POWER DEVICE(使用凸块接合以散布在半导体功率装置上的电流流通)”的美国临时申请案第61/414,991号的权益，所述申请案被全部并入本文中。
技术领域
本发明涉及一种半导体功率装置，且更确切地说，涉及使用凸块接合以在引线框与半导体功率装置的源极、漏极及栅极元件之间散布电流的到所述引线框的所述半导体功率装置的制造。
背景技术
半导体功率装置以高电流密度操作，且因而，需要载流导体具有足够低的接触电阻以充分处理到及来自装置的电流。然而，在半导体功率装置的制造期间，存在对金属沉积厚度的限制。这个金属沉积厚度限制使得必须在例如功率场效应晶体管(功率FET)的半导体功率装置的前侧及后侧两者上沉积金属导体成为必要。但必须使用装置的(若干)功率元件(例如，漏极)的后侧接点需要广泛的处理以消除半导体衬底的串联电阻，从而将大量成本添加到最终半导体功率产品。
发明内容
因此，需要减少在制造半导体功率装置过程中的处理步骤，且从而减少其制造成本。
根据一项实施例，一种半导体功率芯片可包括：半导体裸片，其具有制造于其衬底上的功率装置，其中所述功率装置包括排列于所述半导体裸片之上的至少一第一接触元件、多个第二接触元件及多个第三接触元件；安置于所述多个第二元件及所述多个第三元件中的每一者上的多个球形凸块或方条凸块；及在所述至少一第一接触元件上的至少一球形凸块或方条。
根据再一实施例，所述第一接触元件为栅极接触元件，所述第二接触元件为源极接触元件，且所述第三接触元件为漏极接触元件。根据再一实施例，所述多个球形凸块经联合以形成单一方条凸块。根据再一实施例，每一接触元件具有细长条带的形式。根据再一实施例，所述半导体功率芯片可进一步包括多个第一接触元件，其中每一第一接触元件包括多个球形凸块。根据再一实施例，所述半导体功率芯片可进一步包括多个第一接触元件，其中每一第一接触元件包括实质上沿着所述第一接触元件延伸的方条凸块。
根据另一实施例，一种半导体功率装置可包括如上所述的半导体功率芯片，且进一步包括引线框，所述引线框具有包括栅极引线指状物、源极引线指状物及漏极引线指状物的区，所述引线指状物经调适以匹配所述多个球形凸块或所述方条凸块以用于连接到所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者。
根据所述半导体功率装置的再一实施例，每一引线指状物可具有细长条带的形式。根据所述半导体功率装置的再一实施例，所述引线框进一步可包括分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。根据所述半导体功率装置的再一实施例，所述漏极引线指状物及所述源极引线指状物可经交替排列以形成交叉指形结构。根据所述半导体功率装置的再一实施例，所述半导体功率装置可进一步包括安置于所述至少一栅极接触元件上的多个球形凸块。根据所述半导体功率装置的再一实施例，所述半导体功率装置可进一步包括安置于所述至少一栅极接触元件上的方条凸块。
根据另一实施例，一种半导体功率装置可包括至少第一半导体功率芯片及第二半导体功率芯片，每一半导体功率芯片如上所述而形成，且可进一步包括引线框，所述引线框具有第一区及第二区，每一第一区及第二区包括栅极引线指状物、源极引线指状物及漏极引线指状物，所述引线指状物经调适以匹配所述多个球形凸块或所述方条凸块以用于分别连接到所述第一半导体芯片及所述第二半导体芯片的所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者。
根据所述半导体功率装置的再一实施例，每一引线指状物可具有细长条带的形式。根据所述半导体功率装置的再一实施例，所述引线框可进一步包括用于所述第一功率半导体芯片及所述第二功率半导体芯片中的每一者的分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。根据所述半导体功率装置的再一实施例，所述漏极引线指状物及所述源极引线指状物可经交替排列以形成交叉指形结构。根据所述半导体功率装置的再一实施例，所述引线框还可将所述第一半导体芯片的源极与所述第二半导体芯片的漏极连接在一起。根据所述半导体功率装置的再一实施例，所述半导体功率装置可进一步包括安置于所述至少一栅极接触元件上的多个球形凸块。根据所述半导体功率装置的再一实施例，所述半导体功率装置可进一步包括安置于所述至少一栅极接触元件上的方条凸块。
根据又一实施例，一种半导体装置可包括如上所述的半导体功率芯片，且进一步包括：另一芯片；引线框，其具有包括栅极引线指状物、源极引线指状物及漏极引线指状物的第一区及经配置用于线接合所述另一芯片的第二区，所述引线指状物经调适以匹配所述多个球形凸块或方条凸块以用于连接到所述半导体功率芯片的所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者。
根据所述半导体功率装置的再一实施例，每一引线指状物可具有细长条带的形式。根据所述半导体功率装置的再一实施例，所述引线框可进一步包括分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。根据所述半导体功率装置的再一实施例，所述漏极引线指状物及所述源极引线指状物可经交替排列以形成交叉指形结构。根据所述半导体功率装置的再一实施例，所述半导体装置可进一步包括安置于所述至少一栅极接触元件上的多个球形凸块或方条凸块。根据所述半导体功率装置的再一实施例，所述另一芯片可为可操作以控制所述半导体功率芯片的微控制器芯片。根据所述半导体功率装置的再一实施例，所述另一芯片可为可操作以控制所述半导体功率芯片的脉宽调制芯片。
根据又一实施例，一种半导体功率装置可包括至少第一半导体功率芯片及第二半导体功率芯片，每一半导体功率芯片如上所述而形成，且所述半导体功率装置进一步包括：第三芯片；引线框，其具有第一区及第二区以及经配置用于线接合所述另一芯片的第三区，每一第一区及第二区包括栅极引线指状物、源极引线指状物及漏极引线指状物，所述引线指状物经调适以匹配所述多个球形凸块或所述方条凸块以用于分别连接到所述第一半导体芯片及所述第二半导体芯片的所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者。
根据所述半导体功率装置的再一实施例，用于所述第一半导体功率芯片及所述第二半导体功率芯片的每一引线指状物可具有细长条带的形式。根据所述半导体功率装置的再一实施例，所述引线框可进一步包括用于所述第一半导体功率芯片及所述第二半导体功率芯片中的每一者的分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。根据所述半导体功率装置的再一实施例，所述漏极引线指状物及所述源极引线指状物可经交替排列以形成交叉指形结构。根据所述半导体功率装置的再一实施例，所述半导体装置可进一步包括安置于所述至少一栅极接触元件上的多个球形凸块或方条凸块。根据所述半导体功率装置的再一实施例，所述第三芯片可为可操作以控制所述半导体功率芯片的微控制器芯片。根据所述半导体功率装置的再一实施例，所述第三芯片可为可操作以控制所述半导体功率芯片的脉宽调制芯片。
根据又一实施例，一种半导体功率芯片可包括：一半导体裸片，其具有制造于其衬底上的功率装置，其中所述功率装置包括排列于所述半导体裸片的顶部上的至少一第一接触元件、多个第二接触元件及多个第三接触元件；多个方条凸块，每一方条凸块安置于所述多个第二元件中的一者上及所述多个第三元件中的一者上；其中用于所述第二接触元件的所述方条凸块朝向所述半导体裸片的一侧延伸且由第一方条侧结构联合，且用于所述第三接触元件的所述方条凸块朝向所述半导体裸片的另一侧延伸且由第二方条侧结构联合；在所述至少一第一接触元件上的至少一球形凸块或方条。
根据以上半导体功率芯片的再一实施例，所述第一接触元件为栅极接触元件，所述第二接触元件为源极接触元件，且所述第三接触元件为漏极接触元件。
根据又一实施例，一种半导体功率装置可包括如上所述的半导体功率芯片，且进一步包括引线框，所述引线框具有用于与所述第一接触元件接触的第一区、用于与所述第一方条侧结构接触的第二区及用于与所述第二方条侧结构接触的第三区。根据所述半导体功率装置的再一实施例，所述引线框并不实质上覆盖所述第二接触元件及所述第三接触元件。
附图说明
可通过参照结合随附图式进行的以下描述获取本发明的更完全理解。
图1图解说明根据本发明的特定实例实施例的半导体功率装置的示意性平面图及引线框的平面图；
图2A及图2B图解说明根据另外实例实施例的半导体功率装置的另外示意性平面图；
图3展示沿着图1中的线2-2的横截面图；
图4图解说明经配置用于在图1及图2A中展示的多个半导体功率装置的引线框的示意性平面图及根据本发明的另一特定实例实施例的级联连接的功率场效应晶体管的示意图；
图5A到图5C展示根据各种实施例的安装有半导体芯片的各种引线框结构的俯视图；
图6展示在引线框上安装的功率半导体芯片的横截面；及
图7到图9展示安装于引线框上的单一及多个芯片的各种实例。
虽然本发明易于具有各种修改及替代形式，但其特定实例实施例已展示于图式中且在本文中详细地描述。然而，应理解，本文中对特定实例实施例的描述并不意欲将本发明限于本文中所揭示的特定形式，而相反，本发明将涵盖如由所附权利要求界定的所有修改及等效内容。
具体实施方式
根据本发明的教示，使用凸块或方条阵列以在半导体功率装置的元件与厚得多的引线框之间散布电流消除了对单独的后侧接点及随后(若干)处理步骤的需要。凸块或方条阵列可包括按“凸块方条”配置排列于半导体元件中的每一者上的单一方条凸块或多个球形凸块。可接着使用倒装芯片球接合技术将半导体功率装置附着到引线框。这导致用于半导体功率装置的较低处理及制造成本及较小的外观尺寸。不需要低电阻衬底，且消除了外延硅生长步骤。此安装的功率装置可经组合且连接到外壳内的第二芯片，其中所述第二芯片可包括微控制器或脉宽调制控制器。
根据本发明的教示，使用凸块-方条或方条凸块倒装芯片到引线框制造技术的优势为：1)晶片级芯片尺度封装解决方案，2)可在单一封装中互连多个功率FET，3)由于引线框运送且散布装置操作电流，因此半导体功率裸片可在裸片的一面上并有源极及漏极接点两者。
现参看图式，示意性地图解说明特定实例实施例的细节。图式中的相同元件将由相同数字表示，且类似元件将由具有不同小写字母后缀的相同数字表示。
参看图1，描绘根据本发明的特定实例实施例的半导体功率装置的示意性平面图及引线框的平面图。功率半导体裸片102包括栅极(G)凸块金属指状物、漏极(D)凸块金属指状物及源极(S)凸块金属指状物110，在所述凸块金属指状物110上，多个导电球形凸块104、106、108与其实体且电通信(例如，连接、耦合等)。可由沉积于互连金属层之上(例如，在第二金属层之上)的经图案化的金属层形成凸块金属指状物110。举例来说，源极及漏极区域将连接到第一金属层上的金属滑条，接着第二金属层将形成将为将沉积顶部接点的凸块金属之处的较宽金属滑条。
总之，漏极及源极区将经由标准互连技术连接到最终金属层。将沉积绝缘层，且将产生在最终金属层上的绝缘层中的开口以允许凸块金属接触最终金属层。
栅极元件上的球形凸块由数字104表示。源极元件上的球形凸块由数字106表示，且漏极元件上的球形凸块由数字108表示。球形凸块可包括焊球凸块、导电性环氧树脂球形凸块等。多个球形凸块的每一栅极、源极及漏极组按“凸块方条”配置排列于相应半导体装置栅极、源极及漏极元件中的每一者上。然而，仅源极凸块金属指状物及漏极凸块金属指状物需要大量球形凸块以提供非常低的连接电阻。因此，栅极指状物可具有较少球形凸块。举例来说，栅极可仅使用单一球形凸块，这是因为无高的电流将流过栅极。然而，向每一指状物提供相同数目个球形凸块可能更为实际，且所述球形凸块可优选地形成矩阵(如可在图1中看出)。
具有导电框及引线指状物的引线框104经调适以收纳处于“倒装芯片”配置下的功率半导体裸片102的多个球形凸块，且与所述多个球形凸块接触。图1中展示的引线框104描绘为处于“最终状态”，换言之，已移除了指状物之间的任何可能支撑接合点。栅极引线指状物204连接到栅极球形凸块104，源极引线指状物206连接到源极球形凸块106，且漏极引线指状物208连接到漏极球形凸块108。引线指状物为在长度上对应于芯片102上的滑条的细长金属条带。因此，这些指状物交替地排列为图1中展示的源极指状物及漏极指状物。排列于一侧(例如，右侧)上的连接条带连接所有漏极指状物以形成漏极接触元件208，且相应地，在另一侧(例如，左侧)上的连接条带连接所有源极指状物以形成源极接触元件206。因此，形成交叉指形结构(如图1中所示)。可将单一栅极指状物204排列于这个结构的任一侧上。
可使用与这个交叉指形结构不同的结构，其中设置可收纳用于源极接触元件及漏极接触元件的多个球形凸块的多个指状物或区。举例来说，可使用具有交替漏极环及源极环的圆形或正方形环形结构。源极指状物及漏极指状物可不交替排列，而可排列成组。可设置一个以上的栅极指状物。
焊球凸块经由将引线框104及裸片102加热到足以熔化球形凸块焊料的温度而附着到引线框104。导电性环氧树脂球形凸块附着到引线框104，从而将裸片102上的B级环氧树脂球形凸块充分加热以使其变为C级而附着到引线框104。其后，包括裸片102及引线框104的总成可经封装或作为未封装的引线框装置使用。如上所提到，可在适当制造阶段移除电连接某些元件的在引线框104中的任何支撑结构，以提供引线框104与裸片之间的恰当电连接。
图2A展示另一实施例，其中替代多个球形凸块，用于进行与引线框的电接触的单一方条凸块154、156、158置放于半导体装置152的每一接触元件110上。每一方条凸块154、156、158沿着相应漏极、源极及栅极区的区延伸。再次，栅极可仅使用单一球形凸块，这是因为无高的电流将流过栅极。或者，可联合多个球形凸块以在每一接触结构上形成单一方条凸块。栅极元件上的方条结构由数字154表示。源极元件上的方条结构由数字156表示，且漏极元件上的方条结构由数字108表示。可由延伸的焊料方条凸块、导电性环氧树脂方条凸块等形成每一方条结构154、156、158。因此，方条凸块可由与关于图1的小焊料凸块相同的材料组成。
图2B展示半导体功率装置172，对于所述半导体功率装置172，接触方条结构156及158已延伸了分别连接源极与源极的方条指状物的相应侧结构。因此，方条结构176可被看作延伸到半导体的有源区的右侧以用于与漏极接触的单一接触结构。类似地，方条结构178延伸到左侧以联合所有源极方条接触结构。在指状物的右边及左边的延伸方条结构可覆盖有源区域内的相应漏极区及/或源极区。然而，这些连接结构还可排列于有源区外(如(例如)在图2B中所示)。实际半导体芯片可较大以支撑接触方条176及178的侧接触结构。
图3展示沿着图1中的线2-2的穿过裸片的横截面。如可看出，由并联耦合的多个单元形成标准场效应功率晶体管。可如图3中所示对称地形成单元。此处，在衬底210上，形成外延层220。在外延层220内，可由源极区域240所嵌入到的两个基极区域230形成单元。在两个基极区域之间，可形成漏极区域250。对于每一单元，两个栅极260形成于外延层220的顶部上的绝缘层内，其中栅极260至少覆盖在源极区域240与外延层220之间的在基极区域内的横向通道区域。紧靠这个单元排列其它单元。又，可使用其它单元结构，例如，基极与源极区域可对称，以使得基极区域还可用于相邻单元。如上所论述，可使用两金属层结构将每一单元的每一晶体管的源极、漏极及栅极与凸块金属指状物275、285、295互连，如在图3中示意性地展示。第一金属层提供到源极及漏极区域的窄接触，且还提供栅极的互连。第二金属层用以通过较宽开口将第一金属层结构与相应凸块金属指状物275、285、295连接。
现参看图4，描绘经配置用于在图1或图2A中展示的多个半导体功率装置的连接的引线框的示意性平面图及根据本发明的另一特定实例实施例的级联连接的功率场效应晶体管的示意图。引线框312包括多个互连的引线指状物，其足够用于连接到至少两个半导体功率装置、用于两个裸片102或用于包括两个晶体管的单一裸片的在(a)中展示的引线框。两个半导体功率装置的电示意性互连图展示于(b)处。
图5A到图5C展示根据图1到图3的在引线框上安装的半导体功率芯片的实例。在图5A中，根据图1或图2A形成的两个单独的功率半导体芯片102或152置放于引线框上。每一装置因此与其它装置绝缘。图4B展示一个实例，其中根据图1及图2A中展示的原理形成的单一芯片430覆盖两个交叉指形源极-漏极-栅极接触区。因此，芯片430必须提供在外延层内的绝缘的装置。这可通过将每一晶体管设置于其各自指明井中来进行，这是因为否则每一装置的漏极将短路。
图5C展示经结构化以用于如在图2B中展示的半导体功率装置的实施例的引线框的实例。此处，用于漏极及源极接触区域的“交叉指形引线框指状物”并无必要，这是因为在右侧及左侧上延伸的接触区已分别提供这些区的电连接，如关于图2B所论述。因此，可各自分别由单一条带504、506a、508a形成引线框接触区310、306a及308a，如在图5C中所示。用于栅极的接触引线框结构保持与在图5A及图5B中展示的接触引线框结构相同。然而，根据另一实施例，栅极可具有延伸到右及/或左的接触结构154，其与图5C中展示的结构176及178类似。
图6展示使用焊料凸块106的在引线框104上安装的功率晶体管芯片102的横截面图。穿过源极指状物且在接合后且封装前截取截面图。
图7展示如上所解释安装于引线框510上的芯片530的第一实例。所述引线框可具有多个外部接针570，在所展示的实例中，有8个接针。所展示的功率晶体管芯片530将四个接针570用于漏极连接，且将三个接针570用于源极连接。单一接针用于栅极连接。为了安装目的且在囊封前，引线框可包括多个支撑连接，其中的三个由参考符号540参照。用于外部连接的接针570可为单一接针或形成一组连接的接针，如在图7中所示。因此，在一个组内的这些接针之间的任一支撑连接可保留。又，根据其它实施例，可将较宽接针用于源极漏极连接以支持较高电流。
控制电路的某些应用(详言之，微控制器应用)需要功率晶体管(例如，切换模式电源供应器控制器、降压式转换器或电动机控制应用)的控制。这些应用因此通常使用单独的离散功率晶体管。根据各种实施例，可将脉宽调制器或甚至微控制器与如上所述的功率晶体管封装在一起。
图8展示引线框610的实例，所述引线框610可支撑以常规接合技术耦合到引线框610的第一芯片620(例如，微控制器芯片)及包括如上所述的一功率晶体管且使用以上提到的倒装芯片凸块接合技术安装到引线框的第二芯片530。参考符号570再次指示引线框510的外部接针。引线框610此外展示于图8中，具有多个支撑连接，其中的四个由参考符号540指示。如上所提到，在将装置围封于外壳中之前切掉这些支撑结构以消除在框及到指明的接针570的恰当连接中的任何有害的短路。如图所示，第一芯片620可在引线框610上的适当连接点处互连到源极、漏极及栅极指状物中的至少一者。虽然第一芯片620将单一接针570用于到接合衬垫650的每一连接，但用于第二芯片的引线框的区段可再次将多个接针570连接到每一源极及漏极连接以提供低电阻且支持高电流。然而，根据各种实施例，可将其它外部接针(例如，较宽接针)用于第二芯片530的源极及/或漏极接点。如上所提到，第一芯片620可为可操作以与功率晶体管直接界面连接的脉宽调制装置、控制器或微控制器。为此，这些装置具有能够直接驱动功率晶体管的栅极的整合式驱动器。
图9展示包括引线框710的又一实施例，所述引线框710具有通过标准线接合连接的微控制器芯片620及按如上解释的倒装芯片技术安装的两个功率晶体管芯片720及730。具有两个功率晶体管的区段对应于在图3中展示的引线框。此处，与图8相比，提供额外外部接针710，用于与互连的源极-漏极区段310经由接合线750耦合。两个晶体管芯片720、730的任一源极、漏极及/或栅极可经由微控制器芯片620的接合线740连接到接合衬垫650，如在图9中例示性地展示。再次，图9展示将在囊封之前移除的多个支撑结构540。
各图中展示的实施例并不限于场效应晶体管，而还可用于任何类型的双极晶体管结构。
虽然本发明的实施例已经描绘、描述，且通过参照本发明的实例实施例而加以界定，但这些参照并不暗示对本发明的限制，且不应推断出此限制。如所属领域且得益于本发明的一般技术人员将想到，所揭示的标的物能够在形式及功能方面具有相当大的修改、变更及等效物。本发明的描绘及描述的实施例仅为实例，且并未详尽论述本发明的范围。

Claims (37)

1.一种半导体功率芯片，其包括：
半导体裸片，其具有制造于其衬底上的功率装置，其中所述功率装置包括排列于所述半导体裸片的顶部上的至少一第一接触元件、多个第二接触元件及多个第三接触元件；
安置于所述多个第二元件及所述多个第三元件中的每一者上的多个球形凸块或方条凸块；及
在所述至少一第一接触元件上的至少一球形凸块或方条。
2.根据权利要求1所述的半导体功率芯片，其中所述第一接触元件为栅极接触元件，所述第二接触元件为源极接触元件，且所述第三接触元件为漏极接触元件。
3.根据权利要求1所述的半导体功率芯片，其中所述多个球形凸块经联合以形成单一方条凸块。
4.根据权利要求1所述的半导体功率芯片，其中每一接触元件具有细长条带的形式。
5.根据权利要求1所述的半导体功率芯片，其进一步包括多个第一接触元件，其中每一第一接触元件包括多个球形凸块。
6.根据权利要求1所述的半导体功率芯片，其进一步包括多个第一接触元件，其中每一第一接触元件包括实质上沿着所述第一接触元件延伸的方条凸块。
7.一种半导体功率装置，其包括根据权利要求2所述的半导体功率芯片，所述半导体功率装置进一步包括：
引线框，其具有包括栅极引线指状物、源极引线指状物及漏极引线指状物的区，所述引线指状物经调适以匹配所述多个球形凸块或所述方条凸块以用于连接到所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者。
8.根据权利要求7所述的半导体功率装置，其中每一引线指状物具有细长条带的形式。
9.根据权利要求8所述的半导体功率装置，其中所述引线框进一步包括分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。
10.根据权利要求9所述的半导体功率装置，其中所述漏极引线指状物及所述源极引线指状物经交替排列以形成交叉指形结构。
11.根据权利要求7所述的半导体功率装置，其进一步包括安置于所述至少一栅极接触元件上的多个球形凸块。
12.根据权利要求7所述的半导体功率装置，其进一步包括安置于所述至少一栅极接触元件上的方条凸块。
13.一种半导体功率装置，其包括至少第一半导体功率芯片及第二半导体功率芯片，每一半导体功率芯片根据权利要求2而形成，所述半导体功率装置进一步包括：
引线框，其具有第一区及第二区，每一第一区及第二区包括栅极引线指状物、源极引线指状物及漏极引线指状物，所述引线指状物经调适以匹配所述多个球形凸块或所述方条凸块以用于分别连接到所述第一半导体芯片及所述第二半导体芯片的所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者。
14.根据权利要求13所述的半导体功率装置，其中每一引线指状物具有细长条带的形式。
15.根据权利要求13所述的半导体功率装置，其中所述引线框进一步包括用于所述第一功率半导体芯片及所述第二功率半导体芯片中的每一者的分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。
16.根据权利要求15所述的半导体功率装置，其中所述漏极引线指状物及所述源极引线指状物经交替排列以形成交叉指形结构。
17.根据权利要求13所述的半导体功率装置，其中所述引线框还将所述第一半导体芯片的源极与所述第二半导体芯片的漏极连接在一起。
18.根据权利要求13所述的半导体功率装置，其进一步包括安置于所述至少一栅极接触元件上的多个球形凸块。
19.根据权利要求13所述的半导体功率装置，其进一步包括安置于所述至少一栅极接触元件上的方条凸块。
20.一种半导体装置，其包括根据权利要求2所述的半导体功率芯片，所述半导体装置进一步包括：
另一芯片；
引线框，其具有：包括栅极引线指状物、源极引线指状物及漏极引线指状物的第一区，所述引线指状物经调适以匹配所述多个球形凸块或方条凸块以用于连接到所述半导体功率芯片的所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者；及经配置用于线接合所述另一芯片的第二区。
21.根据权利要求20所述的半导体功率装置，其中每一引线指状物具有细长条带的形式。
22.根据权利要求21所述的半导体功率装置，其中所述引线框进一步包括分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。
23.根据权利要求22所述的半导体功率装置，其中所述漏极引线指状物及所述源极引线指状物经交替排列以形成交叉指形结构。
24.根据权利要求20所述的半导体装置，其进一步包括安置于所述至少一栅极接触元件上的多个球形凸块或方条凸块。
25.根据权利要求20所述的半导体装置，其中所述另一芯片为可操作以控制所述半导体功率芯片的微控制器芯片。
26.根据权利要求20所述的半导体装置，其中所述另一芯片为可操作以控制所述半导体功率芯片的脉宽调制芯片。
27.一种半导体装置，其包括至少第一半导体功率芯片及第二半导体功率芯片，每一半导体功率芯片根据权利要求2而形成，所述半导体装置进一步包括：
第三芯片；
引线框，其具有：第一区及第二区，每一第一区及第二区包括栅极引线指状物、源极引线指状物及漏极引线指状物，所述引线指状物经调适以匹配所述多个球形凸块或所述方条凸块以用于分别连接到所述第一半导体芯片及所述第二半导体芯片的所述至少一栅极接触元件、所述多个源极接触元件及所述多个漏极接触元件中的每一者；及经配置以用于线接合所述另一芯片的第三区。
28.根据权利要求27所述的半导体功率装置，其中用于所述第一半导体功率芯片及所述第二半导体功率芯片的每一引线指状物具有细长条带的形式。
29.根据权利要求28所述的半导体功率装置，其中所述引线框进一步包括用于所述第一半导体功率芯片及所述第二半导体功率芯片中的每一者的分别互连所述漏极引线指状物与所述源极引线指状物的左连接元件及右连接元件。
30.根据权利要求29所述的半导体功率装置，其中所述漏极引线指状物及所述源极引线指状物经交替排列以形成交叉指形结构。
31.根据权利要求27所述的半导体装置，其进一步包括安置于所述至少一栅极接触元件上的多个球形凸块或方条凸块。
32.根据权利要求27所述的半导体装置，其中所述第三芯片为可操作以控制所述半导体功率芯片的微控制器芯片。
33.根据权利要求27所述的半导体装置，其中所述第三芯片为可操作以控制所述半导体功率芯片的脉宽调制芯片。
34.一种半导体功率芯片，其包括：
半导体裸片，其具有制造于其衬底上的功率装置，其中所述功率装置包括排列于所述半导体裸片顶部上的至少一第一接触元件、多个第二接触元件及多个第三接触元件；
多个方条凸块，每一方条凸块安置于所述多个第二元件中的一者上及所述多个第三元件中的一者上；其中用于所述第二接触元件的所述方条凸块朝向所述半导体裸片的一侧延伸且由第一方条侧结构联合，且用于所述第三接触元件的所述方条凸块朝向所述半导体裸片的另一侧延伸且由第二方条侧结构联合；
在所述至少一第一接触元件上的至少一球形凸块或方条。
35.根据权利要求34所述的半导体功率芯片，其中所述第一接触元件为栅极接触元件，所述第二接触元件为源极接触元件，且所述第三接触元件为漏极接触元件。
36.一种半导体功率装置，其包括根据权利要求34所述的半导体功率芯片，所述半导体功率装置进一步包括：
引线框，其具有用于与所述第一接触元件接触的第一区、用于与所述第一方条侧结构接触的第二区及用于与所述第二方条侧结构接触的第三区。
37.一种半导体功率装置，其包括根据权利要求36所述的半导体功率芯片，其中所述引线框并不实质上覆盖所述第二接触元件及所述第三接触元件。
CN201180055843.6A 2010-11-18 2011-11-16 使用凸块接合以散布在半导体功率装置上的电流流通 Active CN103222051B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US41499110P 2010-11-18 2010-11-18
US61/414,991 2010-11-18
US13/288,108 2011-11-03
US13/288,108 US9093433B2 (en) 2010-11-18 2011-11-03 Using bump bonding to distribute current flow on a semiconductor power device
PCT/US2011/060909 WO2012068198A1 (en) 2010-11-18 2011-11-16 Using bump bonding to distribute current flow on a semiconductor power device

Publications (2)

Publication Number Publication Date
CN103222051A true CN103222051A (zh) 2013-07-24
CN103222051B CN103222051B (zh) 2017-03-29

Family

ID=46063587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180055843.6A Active CN103222051B (zh) 2010-11-18 2011-11-16 使用凸块接合以散布在半导体功率装置上的电流流通

Country Status (6)

Country Link
US (1) US9093433B2 (zh)
EP (1) EP2641269B1 (zh)
KR (1) KR101906458B1 (zh)
CN (1) CN103222051B (zh)
TW (1) TWI588937B (zh)
WO (1) WO2012068198A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463461A (zh) * 2014-05-22 2017-02-22 密克罗奇普技术公司 半导体装置中形成为金属线互连件的凸块接合件
CN108074902A (zh) * 2016-11-15 2018-05-25 罗姆股份有限公司 半导体器件
CN115831772A (zh) * 2023-02-23 2023-03-21 江苏元核芯技术有限责任公司 一种半导体封装结构及封装方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070670B2 (en) * 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance
US9337253B2 (en) 2013-03-09 2016-05-10 Microchip Technology Incorporated Method and apparatus for constructing an isolation capacitor in an integrated circuit
US8988142B2 (en) 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
US20140253218A1 (en) * 2013-03-11 2014-09-11 Microchip Technology Incorporated Multi-Gate Field Effect Transistor
US8921986B2 (en) * 2013-03-15 2014-12-30 Microchip Technology Incorporated Insulated bump bonding
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices
US10446497B2 (en) * 2016-03-29 2019-10-15 Microchip Technology Incorporated Combined source and base contact for a field effect transistor
US12027461B2 (en) 2020-05-13 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including buried conductive fingers and method of making the same
DE102020132602B4 (de) 2020-05-13 2023-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050023670A1 (en) * 2003-07-31 2005-02-03 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US20050127483A1 (en) * 2001-10-22 2005-06-16 Rajeev Joshi Thin, thermally enhanced flip chip in a leaded molded package
US20060081985A1 (en) * 2004-10-01 2006-04-20 Robert Beach III-nitride power semiconductor device with a current sense electrode
US20080036070A1 (en) * 2003-12-02 2008-02-14 Great Wall Semiconductor Corporation Bond Wireless Package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
US6166436A (en) 1997-04-16 2000-12-26 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
WO2002007312A2 (en) * 2000-07-13 2002-01-24 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
JP3708082B2 (ja) * 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
US6897561B2 (en) 2003-06-06 2005-05-24 Semiconductor Components Industries, Llc Semiconductor power device having a diamond shaped metal interconnect scheme
TWI261891B (en) * 2004-12-24 2006-09-11 Richtek Technology Corp Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US7592791B2 (en) * 2007-08-07 2009-09-22 Newport Media, Inc. High efficiency DC-DC converter using pulse skipping modulation with programmable burst duration
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
US7825502B2 (en) * 2008-01-09 2010-11-02 Fairchild Semiconductor Corporation Semiconductor die packages having overlapping dice, system using the same, and methods of making the same
TWI471977B (zh) * 2009-05-15 2015-02-01 Xintec Inc 功率金氧半場效電晶體封裝體
JP2011100932A (ja) 2009-11-09 2011-05-19 Toshiba Corp 半導体パッケージ及びｄｃ−ｄｃコンバータ
US8399912B2 (en) 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127483A1 (en) * 2001-10-22 2005-06-16 Rajeev Joshi Thin, thermally enhanced flip chip in a leaded molded package
US20050023670A1 (en) * 2003-07-31 2005-02-03 Renesas Technology Corp. Semiconductor device and a method of manufacturing the same
US20080036070A1 (en) * 2003-12-02 2008-02-14 Great Wall Semiconductor Corporation Bond Wireless Package
US20060081985A1 (en) * 2004-10-01 2006-04-20 Robert Beach III-nitride power semiconductor device with a current sense electrode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463461A (zh) * 2014-05-22 2017-02-22 密克罗奇普技术公司 半导体装置中形成为金属线互连件的凸块接合件
CN106463461B (zh) * 2014-05-22 2019-06-18 密克罗奇普技术公司 半导体装置中形成为金属线互连件的凸块接合件
CN108074902A (zh) * 2016-11-15 2018-05-25 罗姆股份有限公司 半导体器件
CN108074902B (zh) * 2016-11-15 2021-02-12 罗姆股份有限公司 半导体器件
CN115831772A (zh) * 2023-02-23 2023-03-21 江苏元核芯技术有限责任公司 一种半导体封装结构及封装方法

Also Published As

Publication number Publication date
TW201232704A (en) 2012-08-01
US9093433B2 (en) 2015-07-28
EP2641269A1 (en) 2013-09-25
CN103222051B (zh) 2017-03-29
EP2641269B1 (en) 2021-12-29
TWI588937B (zh) 2017-06-21
US20120126406A1 (en) 2012-05-24
KR101906458B1 (ko) 2018-10-10
WO2012068198A1 (en) 2012-05-24
KR20130121873A (ko) 2013-11-06

Similar Documents

Publication Publication Date Title
CN103222051A (zh) 使用凸块接合以散布在半导体功率装置上的电流流通
CN103199069B (zh) 包含两个功率半导体芯片的器件及其制造
CN104641459B (zh) 半导体装置
CN102738036B (zh) 晶圆级mosfet金属化
CN101577237B (zh) 包括第一和第二支座的半导体装置和方法
CN102403296A (zh) 半导体模块及其制造方法
CN101263596A (zh) 可逆多占地面积封装和制造方法
CN105023920A (zh) 包括多个半导体芯片和多个载体的器件
CN104064544A (zh) 多芯片半导体功率器件
EP2465141A1 (en) Island matrixed gallium nitride microwave and power switching transistors
WO2008126914A1 (ja) 電極構造及び半導体装置
CN102820259A (zh) 半导体器件和形成功率mosfet的方法
CN102214623A (zh) 晶片封装体及其形成方法
CN107799484A (zh) 具有重复的覆盖区模的半导体芯片封装
CN103426837B (zh) 半导体封装及形成半导体封装的方法
CN104620372A (zh) 半导体装置
CN102623425A (zh) 包括两个半导体芯片的器件及其制造
CN102842606A (zh) 一种igbt芯片可变栅内阻及其设计方法
US8324686B2 (en) Semiconductor device and method for manufacturing
CN105051895A (zh) 例如用于功率场效应晶体管的栅极、源极及漏极触点的用于功率装置的绝缘顶部侧凸块连接
CN104425413A (zh) 半导体装置及其制造和运行方法和制造半导体组件的方法
CN103794599B (zh) 半导体装置
JP2000058744A (ja) 半導体装置
WO2021001084A1 (en) Semiconductor device
US9466688B2 (en) Semiconductor device with multilayer contact and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant