KR20130121873A - 반도체 파워 디바이스에서 전류 흐름을 분배하기 위한 범프 본딩 사용 - Google Patents

반도체 파워 디바이스에서 전류 흐름을 분배하기 위한 범프 본딩 사용 Download PDF

Info

Publication number
KR20130121873A
KR20130121873A KR1020137015770A KR20137015770A KR20130121873A KR 20130121873 A KR20130121873 A KR 20130121873A KR 1020137015770 A KR1020137015770 A KR 1020137015770A KR 20137015770 A KR20137015770 A KR 20137015770A KR 20130121873 A KR20130121873 A KR 20130121873A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor
contact element
drain
rough
Prior art date
Application number
KR1020137015770A
Other languages
English (en)
Other versions
KR101906458B1 (ko
Inventor
그레고리 딕스
Original Assignee
마이크로칩 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로칩 테크놀로지 인코포레이티드 filed Critical 마이크로칩 테크놀로지 인코포레이티드
Publication of KR20130121873A publication Critical patent/KR20130121873A/ko
Application granted granted Critical
Publication of KR101906458B1 publication Critical patent/KR101906458B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

반도체 파워 칩은 그 기판에 제조된 파워 디바이스를 구비하는 반도체 다이(102)를 포함할 수 있으며, 상기 파워 디바이스는 상기 반도체 다이에 배치된 적어도 하나의 제1 접촉 소자(110,G), 복수의 제2 접촉 소자들(S), 복수의 제3 접촉 소자들; 상기 복수의 제2 접촉 소자들과 상기 복수의 제3 접촉 소자들 각각에 배치된 복수의 볼 범프들(106, 108) 또는 러프 범프; 및 상기 적어도 하나의 제1 접촉 소자에 있는 적어도 하나의 볼 범프(104) 또는 러프를 갖는다.

Description

반도체 파워 디바이스에서 전류 흐름을 분배하기 위한 범프 본딩 사용{USING BUMP BONDING TO DISTRIBUTE CURRENT FLOW ON A SEMICONDUCTOR POWER DEVICE}
본 출원은 발명의 명칭 "반도체 파워 디바이스(semiconductor power device)에서 전류 흐름을 분배하기 위한 범프 본딩 사용(USING BUMP BONDING TO DISTRIBUTE CURRENT FLOW ON A SEMICONDUCTOR POWER DEVICE)"의 2010년 11월 18일자 출원된 미국 가 출원 번호 61/414,991호의 이익을 우선권 주장하며, 그 내용 전체를 여기에 통합한다.
본 발명은 반도체 파워 디바이스에 관한 것으로, 특히 리드 프레임(lead frame)과 반도체 파워 디바이스의 소스, 드레인 및 게이트 소자들 사이에서 전류를 분배하기 위해 범프 본딩을 사용하여 리드 프레임에 반도체 파워 디바이스를 제조하는 것에 관한 것이다.
반도체 파워 디바이스는 고 전류 밀도에서 동작하므로 이 디바이스로 들어가고 이로부터 나오는 전류를 적절하게 조정하기에 충분한 저접촉 저항을 갖는 통전 도체(current carrying conductor)를 필요로 한다. 그러나 반도체 파워 디바이스의 제조 시 금속 증착 두께에 제한이 따른다. 이러한 금속 증착 두께(metal deposition thickness)의 제한에 따라 반도체 파워 디바이스 예를 들어, 파워(전력) 전계 효과 트랜지스터(파워 FET)의 전면과 배면 모두에 금속 도체를 증착할 필요가 있다. 그러나 디바이스의 파워 소자(들) 예를 들어, 드레인의 배면 접촉부를 사용하게 되면, 반도체 기판의 직렬 저항을 제거하는데 과도한 처리를 필요로 하게 되어 최종 반도체 파워 제품에는 상당한 비용이 추가되게 된다.
따라서 반도체 파워 디바이스의 제조에 있어서 처리 단계를 줄임으로써 그 제조비용을 저감하는 것이 바람직하다.
일 실시예에 따르면, 반도체 파워 칩은 기판에서 제조된 파워 디바이스를 갖는 반도체 다이- 상기 파워 디바이스는 상기 반도체 다이의 상부에 배치된 적어도 하나의 제1 접촉 소자, 복수의 제2 접촉 소자들 및 복수의 제3 접촉 소자들을 갖는다-; 상기 복수의 제2 소자들 및 상기 복수의 제3 소자들 각각에 배치된 복수의 볼 범프들 또는 러프 범프(loaf bump); 및 상기 적어도 하나의 제1 접촉 소자에 적어도 하나의 볼 범프 또는 러프를 포함할 수 있다.
추가 실시예에 따르면, 제1 접촉 소자는 게이트 접속 소자이고, 상기 제2 접촉 소자는 소스 접촉 소자이고, 상기 제3 접촉 소자는 드레인 접촉 소자이다. 추가 실시예에 따르면, 복수의 볼 펌프들은 단일 러프 범프를 형성하기 위해 결합된다. 추가 실시예에 따르면, 각각의 접촉 소자는 기다란 스트립 형태를 갖는다. 추가 실시예에 따르면, 상기 반도체 파워 칩은 복수의 볼 범프들을 각각 포함하는 복수의 제1 접촉 소자들을 더 포함할 수 있다. 추가 실시예에 따르면, 상기 반도체 파워 칩은 복수의 제1 접촉 소자들을 더 포함하고, 각각의 제1 접촉 소자는 그 제1 접촉 소자를 따라 실질적으로 연장하는 러프 범프를 포함한다.
또 하나의 실시예에 따르면, 반도체 파워 디바이스는 전술한 바와 같은 반도체 파워 칩을 포함할 수 있으며, 또한, 상기 적어도 하나의 게이트 접촉 소자, 상기 복수의 소스 접촉 소자들 및 복수의 드레인 접촉 소자들의 각각에 접속을 위한 상기 복수의 볼 펌프들 및 러프 범프와 정합되도록 형성된 게이트, 소스 및 드레인 리드 핑거들을 포함하는 영역을 갖는 리드 프레임을 더 포함한다.
반도체 파워 디바이스의 추가 실시예에 따르면, 각각의 리드 핑거는 기다란 스트립 형태를 가질 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 상기 리드 프레임은 드레인 및 소스 리드 핑거들을 각각 접속하는 좌측 및 우측 접속 소자들을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예들에 따르면, 상기 드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털(inter-digital) 구조를 형성할 수 있다. 반도체 파워 디바이스의 다른 실시예에 따르면, 반도체 파워 디바이스는 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 반도체 파워 디바이스는 적어도 하나의 게이트 접촉 소자에 배치된 러프 범프를 더 포함할 수 있다.
또 하나의 실시예에 따르면, 반도체 파워 디바이스는 적어도 제1 및 제2 반도체 파워 칩을 포함할 수 있으며, 각각의 반도체 파워 칩은 전술한 바와 같이 형성되고, 그리고 상기 제1 및 제2 반도체 칩들의 상기 적어도 하나의 게이트 접속 소자, 상기 복수의 소스 접촉 소자들 및 상기 복수의 드레인 접촉 소자들의 각각에 접속을 위한 상기 복수의 볼 펌프들 및 러프와 정합되도록 형성된 게이트, 소스 및 드레인 핑거들을 각각 포함하는 제1 및 제2 영역을 갖는 리드 프레임을 더 포함할 수 있다.
반도체 파워 디바이스의 추가 실시예에 따르면, 각각의 리드 핑거는 기다란 스트립 형태를 가질 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 리드 프레임은 드레인 및 소스 핑거들을 각각 상호접속하는 제1 및 제2 파워 반도체 칩들 각각에 대한 좌측 및 우측 접속 소자들을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털 구조를 형성할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 리드 프레임은 또한 상기 제1 반도체 칩의 소스와 상기 제2 반도체 칩의 드레인에 함께 접속될 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 반도체 파워 디바이스는 상기 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 반도체 파워 디바이스는 상기 적어도 하나의 게이트 접촉 소자에 배치된 러프 범프를 더 포함할 수 있다.
또 하나의 실시예에 따르면, 반도체 디바이스는 전술한 바와 같은 반도체 파워 칩을 포함할 수 있으며, 또 하나의 칩, 및 반도체 파워 칩의 상기 적어도 하나의 게이트 접촉 소자, 상기 복수의 소스 접촉 소자들 및 상기 복수의 드레인 접촉 소자들의 각각에 접속을 위한 상기 복수의 볼 펌프 또는 러프 범프와 정합되도록 형성된 게이트, 소스 및 드레인을 갖는 제1 영역 그리고 상기 또 하나의 칩을 와이어 본딩(wire bonding)하기 위해 구성된 제2 영역을 갖는 리드 프레임을 더 포함할 수 있다.
반도체 파워 디바이스의 추가 실시예에 따르면, 각각의 리드 핑거는 기다란 스트립 형태를 가질 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 리드 프레임은 또한 드레인 및 소스 핑거들에 각각 상호접속하는 좌측 및 우측 접속 소자들을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털 구조를 형성할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 반도체 디바이스는 상기 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들 또는 러프 범프를 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 상기 또 하나의 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 마이크로컨트롤러 칩일 수 있다. 반도체 파워 디바이스의 다른 실시예에 따르면, 또 하나의 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 펄스폭 변조 칩일 수 있다.
또 하나의 실시예에 따르면, 반도체 디바이스는 적어도 제1 및 제2 반도체 파워 칩을 포함할 수 있으며, 각각의 반도체 파워 칩은 전술한 바와 같이 형성되고, 그리고 제3 칩, 및 상기 적어도 하나의 게이트 접속 소자, 상기 제1 및 제2 반도체 칩들의 상기 복수의 소스 접촉 소자들 및 상기 복수의 드레인 접촉 소자들의 각각에 접속을 위한 상기 복수의 볼 펌프들 또는 러프 범프들과 정합하도록 형성된 게이트, 소스 및 드레인 리드 핑거들을 각각 포함하는 제1 및 제2 영역과 상기 또 하나의 칩에 와이어 본딩을 하기 위해 구성된 제3 영역을 갖는 리드 프레임을 더 포함한다.
반도체 파워 디바이스의 추가 실시예에 따르면, 상기 제1 및 제2 반도체 파워 칩의 각각의 리드 핑거는 기다란 스트립 형태를 가질 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 상기 리드프레임은 상기 제1 및 제2 반도체 파워 칩들의 각각에 대하여 상기 드레인 및 소스 리드 핑거들을 각기 상호접속하는 좌측 및 우측 접속 소자들을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털 구조를 형성할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 반도체 디바이스는 상기 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 펌프들 또는 러프 범프를 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 상기 제3 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 마이크로컨트롤러일 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 상기 제3 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 펄스 폭 변조 칩일 수 있다.
또 하나의 실시예에 따르면, 반도체 파워 칩은 기판에 제조된 파워 디바이스를 갖는 반도체 다이- 상기 반도체 파워 디바이스는 상기 반도체 다이 상부에 배치된 적어도 하나의 제1 접촉 소자, 복수의 제2 접촉 소자들 및 복수의 제3 접촉 소자들을 포함한다-; 각각이 상기 복수의 제2 소자들 중 하나에 위치되고 또한 상기 복수의 제3 소자들 중 하나에 위치되는 복수의 러프 범프들- 상기 제2 접촉소자들 용 러프 범프들은 상기 반도체 칩의 일 측으로 연장되고 제1 러프 범프 측 구조에 의해 결합되며, 상기 제3 접촉 소자들 용 러프 범프들은 상기 반도체 칩의 타 측으로 연장되고 제2 러프 측 구조에 의해 결합된다- ; 및 상기 적어도 하나의 제1 접촉 소자에의 적어도 하나의 볼 범프 또는 러프를 포함할 수 있다.
상기 반도체 파워 칩의 또 하나의 실시예에 따르면, 제1 접촉 소자는 게이트 접촉 소자이고, 제2 접촉 소자는 소스 접촉 소자이고, 상기 제3 접촉 소자는 드레인 접촉 소자이다.
또 하나의 실시예에 따르면, 반도체 파워 디바이스는 전술한 바와 같은 반도체 파워 칩을 포함할 수 있으며, 상기 제1 반도체 접촉 소자와 접촉을 위한 제1 영역, 상기 제1 러프 측 구조와 접촉을 위한 제2 영역 및 상기 제2 러프 측 구조와 접촉을 위한 제3 영역을 포함하는 리드 프레임을 더 포함할 수 있다. 반도체 파워 디바이스의 추가 실시예에 따르면, 상기 리드프레임은 제2 및 제3 접촉 소자들을 실질적으로 커버하지 않는다.
본 발명에 의하면, 드레인의 배면 접촉부를 사용하지 않게 되어 반도체 기판의 직렬 저항을 제거하는데 과도한 처리를 필요로 하지 않으며 최종 반도체 파워 제품에 비용을 추가하지 않게 된다.
도 1은 본 발명의 특정 일 실시예에 따른 반도체 파워 디바이스의 개략 평면도 및 리드 프레임의 평면도를 도시한다.
도 2a 및 도 2b는 다른 예시의 실시예들에 따른 반도체 파워 디바이스의 다른 개략 평면도를 도시한다.
도 3은 도 1의 라인 2-2의 단면도를 도시한다.
도 4는 본 발명의 다른 특정 예시의 실시예에 따른 도 1 및 2a에 도시된 복수의 반도체 파워 디바이스들을 위해 구성된 리드프레임의 개략 평면도 및 캐스케이드 접속 파워 전계 효과 트랜지스터의 개략도이다.
도 5a 내지 도 5c는 여러 실시예들에 따른 실장 반도체 칩들을 구비한 각종 리드프레임 구조들의 상면도를 도시한다.
도 6은 리드프레임 상에 실장된 파워 반도체 칩의 단면도를 도시한다.
도 7 내지 도 9는 리드프레임 상에 실장된 단일 및 다수의 칩들의 여러 실시예들을 도시한다.
본 발명의 개시는 이하의 첨부 도면과 관련한 상세한 설명을 참조로 하면 보다 완전하게 이해될 수 있을 것이다.
본 발명의 개시는 여러 가지로 변형 및 다른 형태로 실시될 수 있지만, 그 특정 실시예가 도면에 도시되고, 여기에서 상세하게 기술된다. 그러나 여기서의 특정 실시예는 여기에 개시된 형태로 본 발명의 형태를 한정하고자 하는 것은 아니고, 이보다는 본 발명은 청구범위에서 정의된 바와 같이, 모든 변형 및 등가물을 포함하는 것으로 이해되어야 한다.
본 발명의 개시에 따라, 반도체 파워 디바이스의 소자들과 훨씬 두꺼운 리드프레임들 사이에서 전류를 분배하기 위한 범프 또는 러프 어레이를 사용하면 개별적인 배면 접촉과 후속 처리 단계(들)에 대한 필요가 없게 된다. 범프 또는 러프 어레이는 반도체 소자들 각각에서 "범프 러프(bump loaf)" 구성으로 배치된 단일 러프 범프 또는 복수의 볼 범프들을 포함할 수 있다. 그래서 상기 반도체 파워 디바이스는 플립 칩 본드 기술을 이용하여 리드 프레임에 부착될 수 있다. 이 결과로서 처리 및 제조 비용이 낮아지게 되고, 반도체 파워 디바이스의 형상 인자(form factor)도 작아지게 된다. 낮은 저항성 기판이 필요 없게 되고, 에피택셜 실리콘 성장 단계가 제거된다. 이렇게 실장된 파워 디바이스는 하우징 내에서 제2 칩에 결합되어 제2 칩에 접속될 수 있고, 제2 칩은 마이크로컨트롤러 또는 펄스 폭 변조 제어기를 포함할 수 있다.
본 발명의 개시에 따라 리드 프레임 제조 기술에 범프 러프 또는 러프 범프 플립 칩을 사용하게 되면, 1) 웨이퍼 레벨 칩 스케일 패키지 솔루션(wafer-level-chip-scale-package solutions)이 가능하게 되고, 2) 다수의 파워 FET가 단일 패키지로 접속될 수 있으며, 3) 반도체 파워 다이는 리드 프레임이 디바이스 동작 전류를 운반하거나 분배할 수 있기 때문에 다이의 한 면(one face)에 소스 및 드레인 접점 모두를 통합할 수 있는 장점이 있다.
이제 도면을 참조하면, 특정 예시의 실시예들의 구성이 개략적으로 설명된다. 유사한 요소들에 대해서는 유사한 도면 부호를 부여하며, 같은 종류의 요소들은 소문자 첨자를 부여한다.
도 1을 참조하면, 본 발명의 특정 실시예에 따른 반도체 파워 디바이스의 개략 평면도 및 리드 프레임의 평면도가 도시된다. 파워 반도체 다이(102)는 게이트(G) 드레인(D), 및 소스(S) 범프 메탈 핑거(110)들을 포함하고, 그 위에는 복수의 전기 전도성 볼 범프들(104, 106, 108)이 물리적으로 위치하고, 예를 들어, 그것과 함께 접속, 결합 등과 같이 전기 통신이 행해진다. 범프 금속 핑거(110)들은 예를 들어 제2 금속 층 상부와 같은 상호접속 금속 층들의 상부에 배치된 패턴화된 금속 층들로 형성될 수 있다. 예를 들어, 소스 및 드레인 영역들은 제1 금속 층에서 금속 런너들(metal runners)에 접속된 다음, 제2 금속 층은 상부 접점들의 범프 금속이 증착되는 곳이 되는 넓은 금속 런너들을 형성한다.
요약하면, 드레인 및 소스 영역들은 표준 상호접속 기술을 통해 최종 금속 층에 접속된다. 절연 층이 증착되면, 최종 금속 층 위의 상기 절연 층 내에 개구들이 생성되어 범프 금속이 금속의 최종 층과 접촉하게 된다.
게이트 소자 상의 볼 펌프들은 도면 부호 104로 도시한다. 소스 소자들 상의 볼 범프들은 도면 번호 106으로 도시되고, 드레인 소자들 상의 볼 범프들은 도면 번호 108로 도시된다. 볼 범프들은 솔더 볼 범프, 도전 에폭시 볼 범프 등을 포함할 수 있다. 복수의 볼 범프들의 각각의 게이트, 소스 및 드레인 그룹은 각각의 반도체 디바이스의 게이트, 소스 및 드레인 소자 각각에서 "범프 러프" 구성으로 배치된다. 그러나 소스 및 드레인 범프 금속 핑거들만은 매우 낮은 접속 저항을 제공하기 위해 많은 수의 볼 범프들을 필요로 한다. 따라서 게이트 핑거는 낮은 볼 범프들을 가질 수 있다. 예를 들어, 게이트에서는 고 전류가 흐르지 않으므로 게이트는 하나의 볼 범프만을 사용할 수 있다. 그러나 같은 수의 볼 범프들을 갖는 각각의 핑거를 제공하는 것이 보다 바람직할 수 있으며, 상기 볼 범프들은 도 1에서 볼 수 있는 바와 같이 바람직하게 매트릭스를 형성할 수 있다.
도전 프레임 및 리드 핑거들을 갖는 리드 프레임(104)은 "플립 칩(flip-chip)" 구성에서 파워 반도체 다이(102)의 복수의 볼 범프들을 수용하고, 이들과 접촉하기에 적합하게 된다. 도 1에 도시한 리드 프레임(104)은 "최종 상태(final state)로 도시되며 환언하면, 상기 핑거들 사이에는 임의의 지지 조인트들이 있을 수 있으나 제거되어 있다. 게이트 리드 핑거(204)는 게이트 볼 범프(104)들에 접속되고, 소스 리드 핑거(206)들은 소스 볼 범프(106)들에 접속되고, 드레인 리드 핑거(208)들은 드레인 볼 범프(108)들에 접속되어 있다. 리드 핑거들은 칩(102)상의 러너들의 길이에 대응하는 금속의 기다란 스트립이다. 따라서 이들 핑거들은 도 1에 도시한 소스와 드레인 핑거들과 같이, 교대로 배치된다. 한쪽, 예를 들어 우측에 배치된 접속 스트립은 모든 드레인 핑거들을 접속하여 드레인 접촉 소자(208)를 형성하고, 대응하게 다른 쪽 예를 들어 좌측에 배치된 접속 스트립은 모든 소스 핑거들을 접속하여 소스 접촉 소자(206)를 형성한다. 따라서 도 1에 도시한 바와 같이, 인터디지털(inter-digital) 구조가 형성된다. 단일 게이트 핑거(204)는 이 구조의 어느 한 쪽에 배치될 수 있다.
이러한 인터디지털 구조와는 다른 구조들이 사용될 수 있는데, 여기서는 소스 및 드레인 접촉 소자들 용의 복수의 볼 범프들을 수용할 수 있는 복수의 핑거들 또는 영역들이 제공된다. 예를 들어, 드레인과 소스 링들이 교번하는 원형 또는 정방형 링형(square ring-shaped) 구조가 사용될 수 있다. 상기 소스 및 드레인 핑거들은 교대로 배열되기 보다는 그룹으로 배치될 수 있다. 하나 이상의 게이트 핑거가 제공될 수 있다.
솔더 볼 범프들은 볼 범프 솔더를 용융하기에 충분한 온도로 리드 프레임(104)과 다이(102)를 가열하여 리드 프레임(104)에 부착된다. 도전 성 에폭시 볼 범프들은 리드 프레임(104)에 부착되는 다이(102)에 있는 B 상태의 에폭시 볼 범프들을 C 상태의 에폭시 볼 범프들이 될 정도로 충분히 가열하여 리드 프레임(104)에 부착된다. 이후, 다이(102) 및 리드 프레임(104)을 포함하는 어셈블리가 패킹되지 않은 리드 프레임 디바이스와 같이 패킹되거나 사용될 수 있다. 전술한 바와 같이, 리드 프레임(104)과 다이 사이에서 적절한 전기적인 접속을 제공하기 위하여 임의의 소자들을 전기적으로 접속하는 리드 프레임(104)의 임의의 지지 구조가 적합한 제조 단계에서 제거될 수 있다.
도 2a는 리드 프레임과의 전기 접속을 형성하기 위해 복수의 볼 범프들 대신에 단일 러프 범프(154, 156, 158)가 반도체 디바이스(152)의 각각의 접촉 소자(110)에 배치되는 다른 실시예를 도시한다. 각각의 러프 범프(154, 156, 158)는 각각의 드레인, 소스 및 게이트 영역을 따라 연장한다. 또한, 게이트에서는 고 전류가 흐르지 않으므로 게이트는 단일 볼 범프 만을 사용할 수 있다. 이와는 다르게, 복수의 볼 범프들은 각각의 접촉 구조에서 단일 러프 범프를 형성하기 위해 결합될 수 있다. 게이트 소자 상의 러프 구조는 도면 번호 154로 나타낸다. 소스 소자들 상의 러프 구조는 도면 번호 156으로 나타내고, 드레인 소자들 상의 러프 구조는 도면 번호 158로 나타낸다. 각각의 러프 구조(154, 156, 158)는 연장 솔더 러프 범프, 도전 에폭시 러프 범프 등으로 형성될 수 있다. 따라서 상기 러프 범프는 도 1과 관련한 작은 솔더 범프들과 같은 물질로 구성될 수 있다.
도 2b는 접촉 러프 구조(156 및 158)가 드레인 및 소스의 러프 핑거들을 각각 접속하는 각각의 측면 구조들에 의해 연장하는 반도체 파워 디바이스(172)를 도시한다. 따라서 러프 구조(176)는 드레인과 접촉을 위한 반도체의 액티브 영역의 우측으로 연장하는 단일 접촉 구조로 볼 수 있다. 유사하게, 상기 러프 구조(178)는 좌측으로 연장하여 모든 소스 러프 접촉 구조들과 결합한다. 핑거들의 좌측과 우측의 연장 러프 구조들은 액티브 영역 내에서 각각의 드레인 및/또는 소스 영역들을 커버할 수 있다. 그러나 이들 접속 구조들은 또한 예를 들어 도 2b에 도시한 바와 같이 액티브 영역 외측에 배치될 수도 있다. 실제의 반도체 칩은 접촉 러프(176와 178)들의 측면 접촉 구조들을 지지하기 위해 더 커질 수 있다.
도 3은 도 1의 라인 2-2를 따른 단면도이다. 도면으로부터 알 수 있는 바와 같이, 표준 전계 효과 트랜지스터는 병렬 결합된 복수의 셀들로 형성된다. 도 3에 도시한 바와 같이, 셀은 대칭으로 형성될 수 있다. 여기서, 기판(210) 상에 에피택셜 층(220)이 형성되고, 에피택셜 층(220) 내에 2 개의 베이스 영역(230)들에 의해 셀이 형성될 수 있으며, 상기 베이스 영역들에 소스 영역(240)들이 매설된다. 두 개의 베이스 영역들 사이에서 드레인 영역(250)이 형성될 수 있다. 각각의 셀에 있어서, 두 개의 게이트(260)들이 상기 에피택셜 층(220) 위의 절연층 내에 형성되고, 이 게이트(260)들은 적어도 소스 영역(240)과 에피택셜 층(220) 사이의 베이스 영역 내의 수평 채널 영역을 커버한다. 이어서 다른 셀들이 이 셀에 배치된다. 또한, 다른 셀 구조들이 사용될 수 있는데, 예를 들어, 베이스와 소스 영역은 베이스 영역이 인접 셀에 또한 사용될 수 있도록 대칭으로 될 수 있다. 전술한 바와 같이, 두 개의 금속 층 구조가 도 3에 개략적으로 도시한 바와 같이, 범프 금속 핑거(275, 285, 295)들과 각 셀의 각 트랜지스터의 소스, 드레인 및 게이트를 상호접속하는데 사용될 수 있다. 제1 금속 층은 소스 및 드레인 영역들에 좁은 접촉을 제공하고, 또한 게이트들의 상호접속을 제공하며, 제2 금속 층은 폭이 넓은 개구들에 의해 제1 금속 층 구조들과 각각의 범프 금속 핑거(275, 285, 295)들을 접속하는데 사용된다.
이제 도 4를 참조하면, 본 발명의 다른 특정 예시의 실시예에 따른 도 1 또는 2a에 도시된 복수의 반도체 파워 디바이스들의 접속을 위한 리드 프레임 구성의 개략 평면도 및, 캐스케이스 접속(cascade connected) 파워 전계 효과 트랜지스터들의 개략도가 도시된다. 리드 프레임(312)은 두 개의 트랜지스터를 포함하는 두 개의 다이스(102) 또는 하나의 다이스의 경우에 도 4(a)에서 도시한 리드 프레임을 적어도 두 개의 반도체 파워 디바이스들에 접속하는데 충분한 복수의 상호접속 리드 핑거들을 포함한다. 상기 두 개의 파워 디바이스들에 대한 전기 상호접속 개략도를 도 4(b)에 도시한다.
도 5a 내지 c는 도 1 내지 도 3에 따른 리드 프레임에 실장된 반도체 파워 칩들의 예를 도시한다. 도 5a를 보면, 도 1 또는 도 2a에 따라 형성된 두 개의 별개의 파워 반도체 칩(102 또는 152)들이 리드 프레임 상에 배치되어 있다. 따라서 각 디바이스는 다른 디바이스와 절연된다. 도 5b는 두 개의 인터디지털 소스-드레인-게이트 접촉 영역들을 커버하는 도 1 및 2a에 도시된 원리에 따라 형성된 단일 칩(430)의 일례를 도시한다. 따라서 칩(430)은 상기 에피택셜 층 내에서 절연 디바이스들을 제공해야 한다. 이는 각 디바이스의 드레인들이 단락되지 않는 다면, 칩 자신의 지정 웰(well)에서 트랜지스터를 제공함으로써 실행될 수 있다.
도 5c는 도 2b에 도시한 바와 같은 반도체 파워 디바이스의 실시예에 대한 리드프레임 구조의 일 예를 도시한다. 여기서, 이미 도 2b와 관련하여 기술한 바와 같이 디바이스의 우측 및 좌측의 연장 접촉 영역들이 각기 이들 영역들의 전기적 접속을 제공하기 때문에 드레인 및 소스 접촉 영역들에 대한 "인터디지털 리드프레임 핑거들(interdigital leadframe fingers)"은 필요치 않다. 따라서 리드프레임 접촉 영역(310, 306a 및 308a) 각각은 도 5c에 도시한 바와 같이, 각기 단일 스트립(504, 506a, 508a)에 의해 형성될 수 있다. 게이트에 대한 접촉 리드프레임 구조는 도 5a 및 도 5b에서 도시한 구조와 같다. 그러나 다른 실시예에 따르면, 게이트는 도 5c에 도시한 구조(176 및 178)와 유사하게 좌측 및 우측으로 연장하는 접촉 구조(154)를 가질 수 있다.
도 6은 솔더 범프(106)들을 이용하여 리드프레임(104)에 실장된 파워트랜지스터 칩(102)의 단면도를 도시한다. 이 단면도는 소스 핑거를 통과하고, 본딩한 후 패키징하기 전에 절취한 도면이다.
도 7은 전술한 바와 같이 리드프레임(510)에 실장된 칩(530)의 제1 예를 도시하며, 리드프레임은 복수의 외부 핀(570)들 도시한 예에서 8핀들을 가질 수 있다. 도시한 파워 트랜지스터 칩(530)은 드레인 접속에 4 핀(570) 그리고 소스 접속에 3 핀(570)을 사용한다. 게이트 접속에는 하나의 핀이 사용된다. 실장 목적으로 그리고 캡슐화 이전에, 리드프레임은 복수의 지지 접속부를 포함할 수 있는데, 그 중 3개는 참조번호 540으로 도시한다. 외부 접속용의 핀(570)은 단일 핀들이거나 또는 도 7에 도시한 바와 같이 접속 핀들로 된 군(group) 형태일 수 있다. 따라서 한 군 내에서 이들 핀들 사이에 임의의 지지 접속부를 유지할 수 있다. 다른 실시예들에 따르면, 넓은 핀들이 고 전류를 지지하기 위해 소스 드레인 접속에 사용될 수 있다.
제어 회로의 어떤 응용, 특히 마이크로컨트롤러 응용에서는 예를 들어, 스위치 모드 전원 제어기, 벅 컨버터(buck converters), 또는 모터 제어 응용에서는 파워 트랜지스터의 제어를 필요로 한다. 따라서 이러한 응용은 일반적으로 개별적인 별개의 파워 트랜지스터를 사용한다. 여러 실시예에 따르면, 펄스 폭 변조기 또는 마이크로컨트롤러 조차 전술한 바와 같이 파워 트랜지스터와 함께 패킹될 수 있다.
도 8은 리드프레임(610)의 일례를 도시하는데, 제1 칩(620) 예를 들어, 종래의 본딩 기술로 리드프레임(610)에 결합된 마이크로컨트롤러 칩 및 전술한 바와 같은 하나의 파워 트랜지스터를 포함하고 전술한 플립 칩 범프 본딩 기술을 이용하여 리드 프레임에 실장된 제2 칩(530)을 지지할 수 있는 리드프레임(610)의 일례를 도시한다. 도면 부호 570은 또한 리드프레임(510)의 외부 핀을 나타낸다. 리드프레임(610)이 또한 도 8에 도시되는데, 상기 리드프레임은 복수의 지지 접속부들을 구비하고, 이들 중 4개를 도면 번호 540으로 나타낸다. 전술한 바와 같이, 이들 지지 구조들은 프레임 및 지정 핀(570)에의 고유 접속부에서 바라지 않는 쇼트를 제거하기 위해 하우징 내에 디바이스를 인클로징하기 전에 절단된다. 도시한 바와 같이, 제1 칩(620)은 리드프레임(610)의 적절한 지점에서 소스, 드레인 및 게이트 핑거들 중 적어도 하나에 상호접속될 수 있다. 제1 칩(620)은 본드 패드(650)에의 각각의 접속을 위해 단일 핀(570)들을 사용하지만, 제2 칩의 리드프레임의 단부는 다시 다수의 핀(570)들을 각각의 소스 및 드레인 접속부에 접속하여 저 저항을 제공하고 고 전류에 대한 지지를 제공할 수 있다. 그러나 다른 외부 핀들, 예를 들어 넓은 핀들이 여러 실시예들에 따라 제2 칩(530)의 소스 및/또는 드레인 접점들에 사용될 수 있다. 전술한 바와 같이, 제1 칩(520)은 파워 트랜지스터와 직접적으로 인터페이스하도록 동작할 수 있는 펄스 폭 변조 디바이스, 제어기 또는 마이크로컨트롤러일 수 있다. 이 목적을 달성하기 위해 이들 디바이스들은 상기 파워 트랜지스터의 게이트를 직접 구동할 수 있는 집적 드라이버들을 갖는다.
도 9는 전술한 바와 같이 표준 와이어 본딩으로 접속된 마이크로컨트롤러 칩(620) 및 플립 칩 기술로 실장된 두 개의 파워 트랜지스터 칩들을 구비하는 리드프레임(710)을 포함하는 또 다른 실시예를 도시한다. 두 개의 파워 트랜지스터를 구비하는 이 단면도는 도 3에 도시된 리드프레임에 대응한다. 여기서, 도 8과 비교하여 추가의 외부 핀(710)들이 본딩 와이어(750)들을 통해 상호접속된 소스 드레인 접속부(310)와 결합을 위해 제공된다. 두 개의 트랜지스터 칩(720, 730)들의 임의의 소스, 드레인 및/또는 게이트가 도 9에 예시적으로 도시한 바와 같이 마이크로컨트롤러 칩(620)의 본드 와이어(740)를 통해 본드 패드(650)에 접속될 수 있다. 또한, 도 9는 캡슐화 이전에 제거되는 복수의 지지 구조(540)들을 도시한다.
여러 가지 도면에 도시된 이들 실시예들은 전계 효과 트랜지스터로 제한하는 것이 아니고, 임의 형태의 바이폴라 트랜지스터 구조에도 사용될 수 있다.
본 발명의 실시예들을 본 발명의 예시의 실시예들을 참조로 하여 도시, 기술 및 정의하였지만, 이러한 참조는 개시한 형태로의 한정을 의미하는 것이 아니고, 이러한 한정을 암시하는 것도 아니다. 개시한 주제는 본 발명이 속하는 당업자들에게 일어나는 형태와 방식으로 상당한 변형, 변경 및 등가물로 될 수 있고 본 발명의 이점을 갖게 된다. 본 발명에서 도시하고 기술한 실시예들은 예일 뿐이고, 본 발명의 영역을 한정하고자 하는 것은 아니다.

Claims (37)

  1. 반도체 파워 칩으로서,
    기판에서 제조된 파워 디바이스를 갖는 반도체 다이-
    상기 파워 디바이스는 상기 반도체 다이의 상부에 배치된 적어도 하나의 제1 접촉 소자, 복수의 제2 접촉 소자들 및 복수의 제3 접촉 소자들을 갖는 반도체 다이-;
    상기 복수의 제2 소자들 및 상기 복수의 제3 소자들 각각에 배치된 복수의 볼 범프들 또는 러프 범프(loaf bump); 및
    상기 적어도 하나의 제1 접촉 소자에 적어도 하나의 볼 범프 또는 러프를 포함하는 반도체 파워 칩.
  2. 제1항에 있어서,
    상기 제1 접촉 소자는 게이트 접속 소자이고, 상기 제2 접촉 소자는 소스 접촉 소자이고, 상기 제3 접촉 소자는 드레인 접촉 소자인 반도체 파워 칩.
  3. 제1항에 있어서,
    상기 복수의 볼 펌프들은 단일 러프 범프를 형성하기 위해 결합되는 반도체 파워 칩.
  4. 제1항에 있어서,
    상기 각각의 접촉 소자는 기다란 스트립 형태를 갖는 반도체 파워 칩.
  5. 제1항에 있어서,
    복수의 볼 범프들을 각각 포함하는 복수의 제1 접촉 소자들을 더 포함하는 반도체 파워 칩.
  6. 제1항에 있어서,
    복수의 제1 접촉 소자들을 더 포함하고, 각각의 제1 접촉 소자는 그 제1 접촉 소자를 따라 실질적으로 연장하는 러프 범프를 포함하는 반도체 파워 칩.
  7. 반도체 파워 디바이스로서,
    제2항에 따른 반도체 파워 칩을 포함하고; 그리고
    상기 적어도 하나의 게이트 접촉 소자, 상기 복수의 소스 접촉 소자들 및 복수의 드레인 접촉 소자들 각각에 접속을 위한 복수의 볼 펌프들 및 러프 범프와 정합하도록 형성된 게이트, 소스 및 드레인 리드 핑거들을 포함하는 영역을 갖는 리드 프레임을 더 포함하는 반도체 파워 디바이스.
  8. 제7항에 있어서,
    각각의 리드 핑거는 기다란 스트립 형태를 갖는 반도체 파워 디바이스.
  9. 제8항에 있어서,
    상기 리드 프레임은 드레인 및 소스 리드 핑거들을 각각 접속하는 좌측 및 우측 접속 소자들을 더 포함하는 파워 반도체 디바이스.
  10. 제9항에 있어서,
    상기 드레인 및 소스 리드 핑거들은 교대로 배열되어 인터디지털 구조를 형성하는 파워 반도체 디바이스.
  11. 제7항에 있어서,
    적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들을 더 포함하는 반도체 파워 디바이스.
  12. 제7항에 있어서,
    적어도 하나의 게이트 접촉 소자에 배치된 러프 범프를 더 포함하는 반도체 파워 디바이스.
  13. 반도체 파워 디바이스로서,
    제2항에 따라 형성된 적어도 제1 및 제2 반도체 파워 칩을 포함하고; 그리고
    상기 제1 및 제2 반도체 칩들의 적어도 하나의 게이트 접속 소자, 복수의 소스 접촉 소자들 및 복수의 드레인 접촉 소자들 각각에 접속을 위한 복수의 볼 펌프들 및 러프 범프와 정합하도록 형성된 게이트, 소스 및 드레인 핑거들을 각각 포함하는 제1 및 제2 영역을 갖는 리드 프레임을 더 포함하는 반도체 파워 디바이스,
  14. 제13항에 있어서,
    각각의 리드 핑거는 기다란 스트립 형태를 갖는 반도체 파워 디바이스.
  15. 제13항에 있어서,
    상기 리드 프레임은 상기 드레인 및 소스 핑거들을 각각 상호접속하는 제1 및 제2 파워 반도체 칩들 각각에 대한 좌측 및 우측 접속 소자들을 더 포함하는 반도체 파워 디바이스.
  16. 제15항에 있어서,
    상기 드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털 구조를 형성하는 반도체 파워 디바이스.
  17. 제13항에 있어서,
    상기 리드 프레임은 제1 반도체 칩의 소스 및 제2 반도체 칩의 드레인에 함께 접속되는 반도체 파워 디바이스.
  18. 제13항에 있어서,
    상기 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들을 포함하는 반도체 파워 디바이스.
  19. 제13항에 있어서,
    상기 적어도 하나의 게이트 접촉 소자에 배치된 러프 범프를 더 포함하는 반도체 파워 디바이스.
  20. 반도체 디바이스로서,
    제2항에 따른 반도체 파워 칩을 포함하고; 그리고
    또 하나의 칩; 및
    반도체 파워 칩의 적어도 하나의 게이트 접촉 소자, 복수의 소스 접촉 소자들 및 상기 복수의 드레인 접촉 소자 각각에 접속을 위한 복수의 볼 펌프 또는 러프 범프와 정합하도록 형성된 게이트, 소스 및 드레인을 갖는 제1 영역 그리고 상기 또 하나의 칩을 와이어 본딩하기 위해 구성된 제2 영역을 갖는 리드 프레임을 더 포함하는 반도체 디바이스.
  21. 제20항에 있어서,
    각각의 리드 핑거는 기다란 스트립 형태를 가지는 반도체 디바이스.
  22. 제21항에 있어서,
    상기 리드프레임은 드레인 및 소스 핑거들에 각각 접속하는 좌측 및 우측 소자들을 더 포함하는 반도체 디바이스.
  23. 제22항에 있어서,
    상기 드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털 구조를 형성하는 반도체 디바이스.
  24. 제20항에 있어서,
    상기 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들 또는 러프 범프를 포함하는 반도체 디바이스.
  25. 제20항에 있어서,
    상기 또 하나의 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 마이크로컨트롤러 칩인 반도체 디바이스.
  26. 제20항에 있어서,
    상기 또 하나의 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 펄스폭 변조 칩인 반도체 디바이스.
  27. 반도체 디바이스로서,
    제2항에 따라 형성된 적어도 제1 및 제2 반도체 파워 칩; 및
    제3 칩을 포함하고; 그리고
    적어도 하나의 게이트 접속 소자, 상기 제1 및 제2 반도체 칩들의 복수의 소스 접촉 소자들 및 복수의 드레인 접촉 소자들에 접속을 위한 복수의 볼 펌프들 또는 러프 범프들과 정합하도록 형성된 게이트, 소스 및 드레인 리드 핑거들을 포함하는 제1 및 제2 영역과 상기 또 하나의 칩에 와이어 본딩을 위한 제3 영역을 갖는 리드 프레임을 더 포함하는 반도체 디바이스.
  28. 제27항에 있어서,
    상기 제1 및 제2 반도체 파워 칩의 각각의 리드 핑거는 기다란 스트립 형태를 갖는 반도체 디바이스.
  29. 제28항에 있어서,
    상기 리드프레임은 상기 제1 및 제2 반도체 파워 칩들 각각에 대하여 상기 드레인 및 소스 리드 핑거들을 각기 상호접속하는 좌측 및 우측 접속 소자들 포함하는 반도체 디바이스.
  30. 제29항에 있어서,
    드레인 및 소스 리드 핑거들은 교대로 배치되어 인터디지털 구조를 형성할하는 반도체 디바이스.
  31. 제27항에 있어서,
    상기 적어도 하나의 게이트 접촉 소자에 배치된 복수의 볼 범프들 또는 러프 범프를 더 포함하는 반도체 디바이스.
  32. 제27항에 있어서,
    상기 제3 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 마이크로컨트롤러인 반도체 디바이스.
  33. 제27항에 있어서,
    상기 제3 칩은 상기 반도체 파워 칩을 제어하도록 동작할 수 있는 펄스 폭 변조 칩인 반도체 디바이스.
  34. 반도체 파워 칩으로서,
    기판에 제조된 파워 디바이스를 갖는 반도체 다이- 상기 반도체 파워 디바이스는 상기 반도체 다이 상부에 배치된 적어도 하나의 제1 접촉 소자, 복수의 제2 접촉 소자들 및 복수의 제3 접촉 소자들을 포함한다-;
    각각이 상기 복수의 제2 소자들 중 하나에 위치되고 또한 상기 복수의 제3 소자들 중 하나에 위치되는 복수의 러프 범프들- 상기 제2 접촉소자들 용 러프 범프들은 상기 반도체 칩의 일 측으로 연장되고 제1 러프 범프 측 구조에 의해 결합되며, 상기 제3 접촉 소자들 용 러프 범프들은 상기 반도체 칩의 타 측으로 연장되고 제2 러프 측 구조에 의해 결합된다- ; 및
    상기 적어도 하나의 제1 접촉 소자에의 적어도 하나의 볼 범프 또는 러프를 포함하는 반도체 파워 칩.
  35. 제34항에 있어서,
    제1 접촉 소자는 게이트 접촉 소자이고, 제2 접촉 소자는 소스 접촉 소자이고, 상기 제3 접촉 소자는 드레인 접촉 소자인 반도체 파워 칩.
  36. 반도체 파워 디바이스로서,
    제34항에 따른 반도체 파워 칩을 포함하고; 그리고
    반도체 접촉 소자와 접촉을 위한 제1 영역, 상기 제1 러프쪽 구조와 접촉을 위한 제2 영역 및 상기 제2 러프쪽 구조와 접촉을 위한 제3 영역을 포함하는 리드 프레임을 더 포함하는 반도체 파워 디바이스.
  37. 제36항에 있어서,
    상기 리드프레임은 제2 및 제3 접촉 소자들을 실질적으로 커버하지 않는 반도체 파워 디바이스.
KR1020137015770A 2010-11-18 2011-11-16 반도체 제조물 KR101906458B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US41499110P 2010-11-18 2010-11-18
US61/414,991 2010-11-18
US13/288,108 US9093433B2 (en) 2010-11-18 2011-11-03 Using bump bonding to distribute current flow on a semiconductor power device
US13/288,108 2011-11-03
PCT/US2011/060909 WO2012068198A1 (en) 2010-11-18 2011-11-16 Using bump bonding to distribute current flow on a semiconductor power device

Publications (2)

Publication Number Publication Date
KR20130121873A true KR20130121873A (ko) 2013-11-06
KR101906458B1 KR101906458B1 (ko) 2018-10-10

Family

ID=46063587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015770A KR101906458B1 (ko) 2010-11-18 2011-11-16 반도체 제조물

Country Status (6)

Country Link
US (1) US9093433B2 (ko)
EP (1) EP2641269B1 (ko)
KR (1) KR101906458B1 (ko)
CN (1) CN103222051B (ko)
TW (1) TWI588937B (ko)
WO (1) WO2012068198A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070670B2 (en) * 2009-01-29 2015-06-30 International Rectifier Corporation Electrical connectivity of die to a host substrate
US8836029B2 (en) * 2012-02-29 2014-09-16 Smsc Holdings S.A.R.L. Transistor with minimized resistance
US9337253B2 (en) 2013-03-09 2016-05-10 Microchip Technology Incorporated Method and apparatus for constructing an isolation capacitor in an integrated circuit
US8988142B2 (en) 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
WO2014164507A1 (en) 2013-03-11 2014-10-09 Microchip Technology Incorporated Power field-effect transistor and corresponding package, system and manufacturing methods
US8921986B2 (en) * 2013-03-15 2014-12-30 Microchip Technology Incorporated Insulated bump bonding
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
US9647476B2 (en) 2014-09-16 2017-05-09 Navitas Semiconductor Inc. Integrated bias supply, reference and bias current circuits for GaN devices
US9613891B2 (en) * 2015-02-24 2017-04-04 Navitas Semiconductor, Inc. Electronic packages for flip chip devices
US10446497B2 (en) * 2016-03-29 2019-10-15 Microchip Technology Incorporated Combined source and base contact for a field effect transistor
JP6827776B2 (ja) * 2016-11-15 2021-02-10 ローム株式会社 半導体デバイス
DE102020132602B4 (de) 2020-05-13 2023-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
CN115831772B (zh) * 2023-02-23 2023-05-26 江苏元核芯技术有限责任公司 一种半导体封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166436A (en) * 1997-04-16 2000-12-26 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US20080036070A1 (en) * 2003-12-02 2008-02-14 Great Wall Semiconductor Corporation Bond Wireless Package
US20090174047A1 (en) * 2008-01-09 2009-07-09 Scott Irving Semiconductor Die Packages Having Overlapping Dice, System Using the Same, and Methods of Making the Same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US20020105009A1 (en) * 2000-07-13 2002-08-08 Eden Richard C. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US6750546B1 (en) * 2001-11-05 2004-06-15 Skyworks Solutions, Inc. Flip-chip leadframe package
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
JP3708082B2 (ja) * 2003-02-27 2005-10-19 株式会社ルネサステクノロジ 電力半導体装置
US6897561B2 (en) 2003-06-06 2005-05-24 Semiconductor Components Industries, Llc Semiconductor power device having a diamond shaped metal interconnect scheme
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7288803B2 (en) * 2004-10-01 2007-10-30 International Rectifier Corporation III-nitride power semiconductor device with a current sense electrode
TWI261891B (en) * 2004-12-24 2006-09-11 Richtek Technology Corp Power metal oxide semiconductor transistor layout with lower output resistance and high current limit
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
US20060202320A1 (en) * 2005-03-10 2006-09-14 Schaffer Christopher P Power semiconductor package
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US7944048B2 (en) * 2006-08-09 2011-05-17 Monolithic Power Systems, Inc. Chip scale package for power devices and method for making the same
US7999364B2 (en) * 2006-08-24 2011-08-16 Monolithic Power Systems, Inc. Method and flip chip structure for power devices
US7592791B2 (en) * 2007-08-07 2009-09-22 Newport Media, Inc. High efficiency DC-DC converter using pulse skipping modulation with programmable burst duration
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
TWI471977B (zh) * 2009-05-15 2015-02-01 Xintec Inc 功率金氧半場效電晶體封裝體
JP2011100932A (ja) 2009-11-09 2011-05-19 Toshiba Corp 半導体パッケージ及びｄｃ−ｄｃコンバータ
US8399912B2 (en) 2010-02-16 2013-03-19 International Rectifier Corporation III-nitride power device with solderable front metal
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166436A (en) * 1997-04-16 2000-12-26 Matsushita Electric Industrial Co., Ltd. High frequency semiconductor device
US20080036070A1 (en) * 2003-12-02 2008-02-14 Great Wall Semiconductor Corporation Bond Wireless Package
US20090174047A1 (en) * 2008-01-09 2009-07-09 Scott Irving Semiconductor Die Packages Having Overlapping Dice, System Using the Same, and Methods of Making the Same

Also Published As

Publication number Publication date
EP2641269B1 (en) 2021-12-29
EP2641269A1 (en) 2013-09-25
WO2012068198A1 (en) 2012-05-24
US20120126406A1 (en) 2012-05-24
US9093433B2 (en) 2015-07-28
TW201232704A (en) 2012-08-01
KR101906458B1 (ko) 2018-10-10
TWI588937B (zh) 2017-06-21
CN103222051B (zh) 2017-03-29
CN103222051A (zh) 2013-07-24

Similar Documents

Publication Publication Date Title
KR101906458B1 (ko) 반도체 제조물
TWI591799B (zh) 半導體裝置
US9842797B2 (en) Stacked die power converter
US20160240471A1 (en) EMBEDDED PACKAGING FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS
US20120228696A1 (en) Stacked die power converter
US8723300B2 (en) Multi-chip module power clip
US8921986B2 (en) Insulated bump bonding
EP3146561B1 (en) Semiconductor device with bump bonds formed as metal line interconnects
JP2011205112A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
TWI619253B (zh) 具有改良金屬接觸之功率金屬氧化物半導體電晶體
JP5648095B2 (ja) 半導体装置
CN114361055A (zh) 一种电源电路封装结构及其封装方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant