CN108008805A - 具有多个低功率状态的存储器装置及其功率状态控制方法 - Google Patents

具有多个低功率状态的存储器装置及其功率状态控制方法 Download PDF

Info

Publication number
CN108008805A
CN108008805A CN201711045809.6A CN201711045809A CN108008805A CN 108008805 A CN108008805 A CN 108008805A CN 201711045809 A CN201711045809 A CN 201711045809A CN 108008805 A CN108008805 A CN 108008805A
Authority
CN
China
Prior art keywords
low
power
power mode
state
itself
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711045809.6A
Other languages
English (en)
Other versions
CN108008805B (zh
Inventor
崔娟圭
吴起硕
申丞濬
金惠兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108008805A publication Critical patent/CN108008805A/zh
Application granted granted Critical
Publication of CN108008805B publication Critical patent/CN108008805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明提供一种控制多个低功率状态的方法和存储器装置。所述方法包含：进入低功率模式状态，其中响应于低功率状态进入命令刷新存储器装置的存储器单元行并且功率消耗低于在自身刷新模式状态中的功率消耗；以及基于在存储器装置的模式寄存器中设置的低功率模式退出时延时间，或警报信号和低功率模式退出命令中的至少一个，退出所述低功率模式状态。通过使用多个低功率状态，可最大化节省存储器装置的功率消耗。

Description

具有多个低功率状态的存储器装置及其功率状态控制方法
相关申请的交叉参考
本申请主张2016年11月1日在韩国知识产权局申请的第10-2016-0144483号韩国专利申请的优先权，所述专利申请的揭露内容以引用的方式全文并入本文中。
技术领域
根据本发明概念的示例性实施例的方法和设备涉及一种存储器装置，且更确切地说涉及一种通过使用多个低功率状态而最大化功率节省的存储器装置。
背景技术
动态随机存取存储器(dynamic random access memory，DRAM)用作计算装置或移动装置中的工作存储器。工作存储器提供用于待由系统处理器存取和执行的数据和程序(或代码)的临时存储地点。例如DRAM的易失性存储器装置执行刷新操作以保持存储在其中的数据位。
DRAM的刷新操作受存储器控制器控制。存储器控制器通过发布刷新命令，循环地存取DRAM的数据位。此外，DRAM具有用于减少功率消耗的自身刷新模式。自身刷新模式允许刷新操作通过使用内部计数器而自动执行，并且因此引起低功率消耗。当DRAM未被存取达较长时间时，响应于自身刷新进入命令(self-refresh entry command，SRE)和自身刷新退出命令(self-refresh exit command，SRX)通过存储器控制器执行自身刷新模式。
如果即使保持存储在DRAM中的数据位与自身刷新模式相比功率消耗可以进一步减少，那么包含DRAM的移动装置将呈现更好的性能。
发明内容
本发明概念的示例性实施例提供控制具有多个低功率状态的存储器装置的功率状态的方法。
本发明概念的示例性实施例还提供具有多个低功率状态的上述存储器装置。
根据示例性实施例，提供控制存储器装置的功率状态的方法，所述方法包含：响应于低功率状态进入命令进入低功率模式状态，其中存储器装置的存储器单元行被刷新并且功率消耗低于在自身刷新模式状态中的功率消耗；以及基于在存储器装置的模式寄存器中设置的低功率模式退出时延时间，自动退出低功率模式状态。
根据示例性实施例，提供控制存储器装置的功率状态的方法，所述方法包含：响应于低功率状态进入命令进入低功率模式状态，其中存储器单元行被刷新并且功率消耗低于在自身刷新模式状态中的功率消耗；以及接收指示从低功率模式状态中退出的警报信号和低功率模式退出命令中的至少一个，其中低功率模式退出命令是在低功率模式退出时延时间过去之后接收的，其中低功率模式退出时延时间是在存储器装置自动退出低功率模式状态之后的时间期间，并且其中低功率模式退出时延时间是在存储器装置的模式寄存器中设置的。
根据示例性实施例，提供控制存储器装置的功率状态的方法，所述方法包含：响应于低功率状态进入命令进入低功率模式状态，其中存储器单元行被刷新并且功率消耗低于在自身刷新模式状态中的功率消耗；接收指示从低功率模式状态转变到自身刷新模式状态的触发信号；以及响应于触发信号在自身刷新模式状态中操作。
根据示例性实施例，提供存储器装置，所述存储器装置包含：存储器单元阵列，其包括存储器单元行；以及控制逻辑，其经配置以控制自身刷新模式状态和第一低功率模式状态，在所述自身刷新模式状态中刷新存储器单元行，在所述第一低功率模式状态中的功率消耗低于在自身刷新模式状态中的功率消耗，其中响应于第一低功率状态进入命令，控制逻辑控制进入到第一低功率模式状态中，并且基于在存储器装置的模式寄存器中设置的第一低功率模式退出时延时间，控制从第一低功率模式状态中退出。
根据示例性实施例，提供存储器装置，所述存储器装置包含：存储器单元阵列，其包括存储器单元；以及控制逻辑，其经配置以控制进入到闲置状态、第一低功率模式状态和第二低功率模式状态中以及从闲置状态、第一低功率模式状态和第二低功率模式状态中退出，其中在第一功率模式状态和第二功率模式状态中刷新存储器单元，其中存储器装置在第一低功率模式中与在闲置状态中相比消耗较少的功率并且与在第二低功率模式状态中相比消耗较多的功率，并且其中控制逻辑控制在第一时间期间之后从第一低功率模式状态中自动退出到闲置状态，并且控制在第二时间期间之后从第二低功率模式状态中自动退出到闲置状态。
附图说明
将从结合附图进行的以下详细描述中更清楚地理解本发明概念的示例性实施例，在附图中：
图1说明根据示例性实施例的包含具有多个低功率状态的存储器装置的存储器系统。
图2说明根据示例性实施例的存储器装置的实例状态图。
图3说明根据示例性实施例的存储器装置的实例方块图。
图4是根据示例性实施例在低功率模式状态中操作的存储器装置的时序图。
图5说明根据示例性实施例的存储器装置的状态图。
图6是根据实施例在自身刷新功率下行模式中操作的存储器装置的时序图。
图7和图8是根据示例性实施例在低功率模式状态中操作的存储器装置的时序图。
图9说明根据示例性实施例的存储器装置的实例低功率状态图。
图10说明根据示例性实施例设置低功率模式退出时延时间的实例模式寄存器。
图11是根据示例性实施例的实例移动装置的方块图，具有多个低功率状态的存储器装置被应用到所述移动装置。
图12说明根据示例性实施例的移动装置和通信系统的操作概念，在所述移动装置和通信系统中安装了具有多个低功率状态的存储器装置。
[附图标号说明]
50：中央处理单元；
110：存储器控制器；
120：存储器装置；
100：存储器系统；
210：闲置状态；
220：活跃模式状态；
230：刷新模式状态；
240：深度功率下行模式状态；
250：自身刷新模式状态；
260：低功率模式状态；
310：控制逻辑；
312：模式寄存器；
314：刷新控制逻辑；
330：第一电路；
340：第二电路；
350：第三电路；
360：第四电路；
320：存储器单元阵列；
309：数据输入/输出缓冲器；
302：时钟缓冲器；
304：命令/地址接收器；
306：时钟启用接收器；
308：芯片选择接收器；
255：自身刷新功率下行模式状态；
910：第一低功率模式状态；
920：第二低功率模式状态；
930：第n低功率模式状态；
1100：移动装置；
1110：全球移动通信系统块；
1120：近场通信收发器；
1130：输入/输出块；
1140：应用程序块；
1150：存储器；
1160：显示器；
1111：天线；
1121：NFC天线匹配网络系统；
1200：通信系统；
1210：基站；
1221：通信装置；
1222：通信装置；
120a：存储器；
120b：存储器。
具体实施方式
在下文中，将参考附图来详细描述本发明概念的示例性实施例。应理解本发明概念可以不同方式实施而不脱离本发明概念的精神和范围。因此，应理解以下示例性实施例仅出于说明目的提供且并不解释为以任何方式限制本发明概念。
图1说明根据示例性实施例的包含具有多个低功率状态的存储器装置的存储器系统。
参考图1，存储器系统100可以连接到中央处理单元(central processing unit，CPU)50并且与所述中央处理单元通信。存储器系统100可以根据从CPU 50接收的各种输入/输出命令至少执行写入操作或读取操作。在图1中，存储器系统100大体上包含存储器控制器110和存储器装置120。
存储器系统100可以响应于CPU 50的命令执行写入操作/读取操作或其它存储器存取操作。如果CPU50并不发出任何命令，那么存储器系统100可以为闲置状态。存储器系统100的闲置状态可以暗示存储器装置120处于闲置状态。
存储器系统100可以根据存储器控制器110的命令CMD确定存储器装置120的操作状态。存储器装置120可以通过接收命令CMD的控制逻辑310确定存储器装置120的操作状态。
举例来说，存储器装置120可以根据活跃命令ACT以活跃模式状态操作、根据刷新命令REF以刷新模式状态操作、根据深度功率下行命令DPD以深度功率下行模式状态操作、根据自身刷新进入命令SRE以自身刷新模式状态操作，并且根据低功率状态进入命令LPSE以低功率模式状态操作。
存储器装置120可以包含存储器单元阵列，其中布置有多个存储器单元。控制逻辑310可以控制自身刷新模式状态和低功率模式状态以刷新存储器单元行。控制逻辑310可以通过自身刷新进入命令SRE和自身刷新退出命令SRX操作或控制在自身刷新模式状态中的存储器装置120。控制逻辑310可以响应于低功率状态进入命令LPSE控制进入到低功率模式状态中。控制逻辑310可以通过在模式寄存器中设置的低功率模式退出时延时间tXP_LPS(图4)，控制从低功率模式状态中自动退出，或者响应于警报信号ALRM、触发信号TRIG和/或低功率模式退出命令LPSX，控制从低功率模式状态中退出。
图2说明根据示例性实施例的存储器装置的实例状态图。
参考图2，存储器装置120(图1)可以为多个操作模式状态中的一个。举例来说，存储器装置120可具有总共六个操作模式状态，其包含闲置状态210、活跃模式状态220、刷新模式状态230、深度功率下行模式状态240、自身刷新模式状态250和低功率模式状态260。在此实施例中，虽然将描述六个操作模式状态，但是本发明概念不限于此，并且取决于存储器装置120的操作，存储器装置120可具有各种操作模式状态。
闲置状态210定义存储器装置120何时并不操作，也就是说，存储器装置120何时并不被存取。举例来说，当不存在CPU 50的命令(图1)时或当CPU 50处于休眠模式时，存储器装置120可以处于闲置状态210。
活跃模式状态220表示其中存储器装置120响应于活跃命令ACT而执行正常操作(例如，读取、写入)和其它操作的状态。活跃模式状态220为其中由于存储器装置120中的所有电路被启用而使得存储器装置120呈现最大功率消耗的状态。当完成在活跃模式状态220中的正常操作时，存储器装置120可以自动转变到闲置状态210。
刷新模式状态230表示自动刷新状态，在所述自动刷新状态中存储器装置120响应于通过存储器控制器110应用的循环刷新命令REF，而刷新存储器单元阵列的存储器单元行。在刷新模式状态230中，考虑到存储器装置120的时钟信号CK是运作的且CPU 50(图1)的命令可以发布到存储器装置120，可以启用所有电路。因此，在刷新模式状态230中的功率消耗可以大体上与在活跃模式状态220中的功率消耗相同。当完成在刷新模式状态230中的刷新操作时，存储器装置120可以自动转变到闲置状态210。
深度功率下行模式状态240表示深度功率下行状态，在所述深度功率下行状态中存储器装置120响应于深度功率下行命令DPD而停用在存储器装置120中的大多数电路。深度功率下行模式状态240是其中存储器装置120呈现最小功率消耗的状态。响应于苏醒命令WAKE-UP，存储器装置120可以启用在深度功率下行模式状态240中已经停用的电路并且可以转变到闲置状态210。
自身刷新模式状态250表示自身刷新状态，在所述自身刷新状态中存储器装置120响应于自身刷新进入命令SRE而刷新存储器单元阵列的存储器单元行。当某一时间期间过去了而存储器装置120仍处于闲置状态210时，为了降低存储器装置120的功率消耗，可以通过存储器控制器110(图1)发布自身刷新进入命令SRE。
在自身刷新模式状态250中，在存储器装置120中的电路之间，可以启用直接地和间接地与自身刷新操作相关的电路并且可以停用其它电路。举例来说，在自身刷新模式状态250中，可以停用从存储器控制器110接收时钟信号CK的时钟缓冲器。在自身刷新模式状态250中，当停用时钟信号CK时，可以通过使用内部计数器(未示出)来执行刷新操作。因此，在自身刷新模式状态250中的功率消耗可以低于在活跃模式状态220以及刷新模式状态230中的功率消耗，在所述活跃模式状态220和刷新模式状态230中可以启用所有电路。响应于可通过存储器控制器110发布的自身刷新退出命令SRX，存储器装置120可以退出自身刷新模式状态250。
低功率模式状态260表示低功率下行状态，在所述低功率下行状态中虽然存储器单元阵列的存储器单元行如在自身刷新模式状态250中那样被更新，但是功率消耗低于在自身刷新模式状态250中的功率消耗。响应于低功率状态进入命令LPSE，存储器装置120可以从自身刷新模式状态250转变到低功率模式状态260。此外，响应于低功率状态进入命令LPSE，存储器装置120可以从闲置状态210转变到低功率模式状态260。
在低功率模式状态260中，在存储器装置120中的电路之间，仅启用直接地与自身刷新操作相关的电路并且可以停用其它电路。举例来说，在低功率模式状态260中，在自身刷新模式状态250中被启用的电路之间，可以仅启用与内部计数器相关的电路。因此，由于与自身刷新模式状态250相比低功率模式状态260控制更多的电路被停用，所以与在自身刷新模式状态250中相比，可以进一步减少在低功率模式状态260中的功率消耗。
当完成在低功率模式状态260中的自身刷新操作时，存储器装置120可以自动地转变到闲置状态210。此处，根据在模式寄存器312中设置的低功率模式退出时延时间tXP_LPS(图3)，存储器装置120可以自动退出低功率模式状态260。低功率模式退出时延时间tXP_LPS为某一时间期间，所述时间期间被设置成使得通过控制存储器装置120足够早的退出低功率下行状态而不会对存储器装置120的正常操作或闲置状态造成影响。在低功率模式退出时延时间tXP_LPS过去之后，通过使用内部计数器或单独的计数器(未示出)，存储器装置120可以接收有效的命令。
根据示例性实施例，存储器装置120可以通过在存储器装置120的特定引脚(PINC)中设置的警报信号ALRM2(图5)而退出低功率模式状态260。举例来说，存储器装置120可以通过由特定引脚(PINC)启用的警报信号ALRM2而退出低功率模式状态260，这比应用低功率模式退出命令LPSX的时间点要早出低功率模式退出时延时间tXP_LPS。
举例来说，低功率模式退出时延时间tXP-LPS可以长于自身刷新退出时延时间tXP。由于与自身刷新模式状态250相比在低功率模式状态260中更多电路被停用，所以可能花费更多的时间来启用在低功率模式状态260中停用的电路。因此，低功率模式退出时延时间tXP-LPS可以相对较长。
图3说明根据示例性实施例的存储器装置的实例方块图。
参考图3，存储器装置120(图1)可包含时钟缓冲器302、命令/地址接收器304、时钟启用接收器306、芯片选择接收器308、数据输入/输出缓冲器309、控制逻辑310、存储器单元阵列320和第一电路330到第四电路360。
时钟缓冲器302可以接收来自存储器控制器110的时钟信号CK(图1)并且产生内部时钟信号ICK。与反转时钟信号CKB一起，时钟信号CK可以被提供为连续的替代地反转信号。一对时钟信号CK和CKB可以改善计时准确性，这是因为可以参考它们的交点检测到上升/下降边缘。
命令/地址接收器304可以接收来自存储器控制器110的命令/地址信号CA，并且响应于内部时钟信号ICK而将接收到的命令/地址信号CA提供到控制逻辑310。命令/地址信号CA可以包含命令信号和地址信号。命令/地址信号CA可以通过控制逻辑310区分为命令信号和地址信号。
时钟启用接收器306可以接收时钟启用信号CKE，并且可以响应于内部时钟信号ICK而将接收到的时钟启用信号CKE提供到控制逻辑310。当存储器装置120进入功率下行模式时，时钟启用信号CKE可用作设置成逻辑低的伪命令。举例来说，从自身刷新模式(例如，自身刷新模式状态250)到自身刷新功率下行模式(例如，自身刷新功率下行模式状态255)的转变(图5)可以通过时钟启用信号CKE的逻辑低来执行。
芯片选择接收器308可以接收芯片选择信号/CS，并且可以响应于内部时钟信号ICK而将接收到的芯片选择信号/CS提供到控制逻辑310。
数据输入/输出缓冲器309缓冲输入到存储器装置120的数据和输出自存储器装置120的数据。在读取操作中，数据输入/输出缓冲器309将从存储器单元阵列320接收的读取数据选择性地通过第一电路330到第四电路360中的至少一个输出到数据输入/输出终端DQ。在写入操作中，数据输入/输出缓冲器309可以缓冲通过数据输入/输出终端DQ接收到的写入数据，并且将写入数据选择性地通过第一电路330到第四电路360中的至少一个提供到存储器单元阵列320。
控制逻辑310可以根据芯片选择信号/CS、时钟启用信号CKE、命令/地址信号CA及其组合来确定操作模式设置，并且可以产生控制所确定的操作模式的控制信号CNTL。取决于操作模式，控制逻辑310可以产生控制信号CNTL的序列。
控制逻辑310可以包含模式寄存器312和刷新控制逻辑314。虽然在此实施例中控制逻辑310描述为包含两个组件(为了概念地描述本发明概念为模式寄存器312和刷新控制逻辑314)，但是本发明概念不限于此，且控制逻辑310可以包含用于控制存储器装置120的操作模式的各种其它电路组件。
根据存储器装置120的操作模式的各种选项、功能和特征可以编程到模式寄存器312中。可以通过模式寄存器设置(MRS)命令对模式寄存器312进行编程，并且可以使用用户定义的变量来编程。取决于功能和/或操作模式，模式寄存器312被分成各种字段，并且模式寄存器312的内容可以通过重新执行加电和/或MRS命令来更新。
举例来说，模式寄存器312可以存储用于控制突发长度、读取突发类型、列存取频闪(CAS)时延、测试模式、数据掩蔽功能、写入数据总线反转(DBI)功能、读取DBI功能等等的数据。此外，模式寄存器312可以存储设置成自动退出低功率模式状态260(图2)的低功率模式退出时延时间tXP_LPS。
当存储器装置120为自身刷新模式状态250或低功率模式状态260时，刷新控制逻辑314可以控制自身刷新操作。响应于自身刷新进入命令SRE和自身刷新退出命令SRX，刷新控制逻辑314可以控制自身刷新模式状态250以刷新存储器单元行。
响应于低功率状态进入命令LPSE，刷新控制逻辑314可以控制低功率模式状态260以刷新存储器单元行。通过在模式寄存器312中设置的低功率模式退出时延时间tXP_LPS，刷新控制逻辑314可以控制存储器装置120自动退出低功率模式状态260。
刷新控制逻辑314可以接收指示从低功率模式状态260中退出的警报信号ALRM2。在从接收警报信号ALRM2的时间点经过了低功率模式退出时延时间tXP_LPS之后，刷新控制逻辑314可以通过接收低功率模式退出命令LPSX，控制存储器装置120退出低功率模式状态260。
刷新控制逻辑314可以接收指示从低功率模式状态260到自身刷新模式状态250的转变的触发信号TRIG。响应于触发信号TRIG，刷新控制逻辑314可以控制存储器装置120在自身刷新模式状态250中操作。
刷新控制逻辑314可以接收指示从自身刷新模式状态250中退出的警报信号ALRM1。在从接收警报信号ALRM1的时间点经过了自身刷新退出时延时间tXP之后，刷新控制逻辑314可以通过接收自身刷新退出命令SRX，控制存储器装置120退出自身刷新模式状态250。
存储器单元阵列320可以包含DRAM存储器单元，所述DRAM存储器单元中的每一个包含一个存取晶体管和一个存储电容器。存储器单元经布置以形成行和列的矩阵结构，并且连接到每个行的存储器单元可以构成存储器单元行。
第一电路330到第四电路360是存储器装置120的内部电路，并且是根据本发明概念而概念性地区分的电路。第一电路330到第四电路360可以通过控制逻辑310的控制信号CNTL来控制，并且取决于存储器装置120的操作模式，可以选择性地启用或停用所述电路。
举例来说，第一电路330到第四电路360可以包含感测放大器电路、列栅极、输入/输出电路、行解码器、列解码器等等，所述组件涉及存储器单元阵列320的读取操作和写入操作。行解码器可以解码行地址，且经解码的行地址可以被提供到存储器单元阵列320，并且行解码器操作选自连接到存储器单元的多个字线之中的字线。存储于连接到所选择字线的存储器单元中的数据可以被感测放大器电路感测到且被放大。列解码器可以解码列地址，并且列栅极可以根据经解码的列地址通过执行列选通来选择连接到存储器单元的位线。输入/输出电路可以缓冲读取自存储器单元阵列320的数据且将数据提供到数据输入/输出缓冲器309，或可以缓冲通过数据输入/输出缓冲器309接收的数据且将数据提供到存储器单元阵列320。
此外，第一电路330到第四电路360可以包含各种电路，例如，数据反转电路(其响应于反转控制信号而通过反转或非反转通过数据总线和数据输入/输出缓冲器309接收到的数据来恢复数据)、数据掩蔽电路(其控制通过数据输入/输出缓冲器309接收到的数据并不被选择性地写入)等等。
在此实施例中，为方便起见，应注意取决于参考图2、图5和图9所描述的存储器装置120的操作模式同时启用的电路统称为第一电路330到第四电路360中的每一个。
举例来说，第一电路330到第四电路360可以为在闲置状态210中、在活跃模式状态220中和在刷新模式状态230中启用的电路。第一电路330到第三电路350可以为在自身刷新模式状态250中启用的电路。第一电路330和第二电路340可以为在低功率模式状态260中启用的电路。在深度功率下行模式状态240中，可以停用第一电路330到第四电路360中的全部。
图4是根据示例性实施例在低功率模式状态中操作的存储器装置的时序图。将参考图4描述低功率模式进入和低功率模式自动退出。应注意在本发明概念的示例性实施例中所描述的时序图并不始终按比例示出。
参考图3和图4，存储器装置120可以接收一对时钟信号CK和CKB。一对时钟信号CK和CKB的频率可以设置为相对较高。因此，考虑到高时钟频率，与所述一对时钟信号CK和CKB同步的命令CMD可以为贯穿两个时钟循环(2*tCK)的输入。虽然与所述一对时钟信号CK和CKB的边缘同步，但是命令CMD将实际示出为在时序图中从所述一对时钟信号CK和CKB的边缘延迟某一定时间期间，这是因为高时钟频率。为方便起见，所述一对时钟信号CK和CKB将统称为时钟信号CK。
时钟信号CK是从时间点Ta接收。时钟信号CK的上升边缘是在时间点Ta处输入，并且也可以在时间点Tb、Tc、Td、Te、Tf、Tg和Th中的每一处输入。在时间点Ta处，可以接收装置取消选择(DES)命令。DES命令可以在某一时间期间流逝之后，以及在电力电压和参考电压的应用、时钟信号CK的稳定以及可执行命令的应用之前应用。在此实施例中，存储器装置120被描述为响应于时钟信号CK的上升边缘而操作。根据示例性实施例，存储器装置120可以响应于时钟信号CK的下降边缘而操作。
在时间点Tb处，接收低功率状态进入命令LPSE。低功率状态进入命令LPSE可以贯穿从时间点Tb到时间点Tc的两个时钟循环(2*tCK)来接收。
响应于低功率状态进入命令LPSE，例如，在时间点Td处，存储器装置120可以转变到低功率模式状态260(图2)。在低功率模式状态260之前的存储器装置120可以处于正常模式状态，在所述正常模式状态中所有组都在闲置状态中。在低功率模式状态260中，如在自身刷新模式状态250中(图2)，可以刷新存储器单元阵列320的存储器单元行。在低功率模式状态260中，可以停用时钟信号CK。
从时间点Te，存储器装置120可以自动退出低功率模式状态260。时间点Te可以通过在模式寄存器312中设置的低功率模式退出时延时间tXP_LPS来确定。
在从时间点Te经过了低功率模式退出时延时间tXP_LPS之后，存储器装置120可以接收有效命令。举例来说，从时间点Th，存储器装置120可以接收有效命令。
存储器装置120可以退出低功率模式状态260，并且因此(例如，在时间点Tf处)转变到其中所有组都处于闲置状态的正常模式状态。
在时间点Tg处，在接收有效命令之前，存储器装置120可以接收DES命令。
在图4中，低功率模式状态时间tLPS(其中存储器装置120处于低功率模式状态260)可以确定为从接收低功率状态进入命令LPSE的时间点Tc到自动退出低功率模式状态的时间点Te的时间期间。
由于间隔(在所述间隔期间，存储器装置120以低功率模式260操作)是通过存储器装置120内部受控制的，所以实际开始和结束时间点可能不是已知的。然而，间隔(在此期间，存储器装置120以低功率模式260操作)是与低功率模式状态时间tLPS相关联的，并且因此可以预期为从时间点Td到时间点Tf的间隔。
图5说明根据示例性实施例的存储器装置的状态图。图5特定地说明参考图2所描述的存储器装置120(图1)的状态图。
参考图5，存储器装置120的闲置状态210、自身刷新模式状态250和低功率模式状态260与参考图2所描述的状态相同。存储器装置120响应于自身刷新进入命令SRE而从闲置状态210进入自身刷新模式状态250，并且响应于自身刷新退出命令SRX而退出自身刷新模式状态250。
存储器装置120可以响应于时钟启用信号CKE的逻辑低而从自身刷新模式状态250转变到自身刷新功率下行模式状态255。存储器装置120还可以通过自身刷新功率下行命令SRE-PD从闲置状态210转变到自身刷新功率下行模式状态255。
自身刷新功率下行模式状态255表示通过在自身刷新状态中的时钟启用信号CKE的功率下行状态，在所述自身刷新状态中存储器单元阵列320的存储器单元行被刷新。在自身刷新功率下行模式状态255中，根据时钟启用信号CKE的逻辑低可以停用时钟信号CK(图3)。因此，因为停用时钟缓冲器302(图3)和停用内部时钟信号ICK(图3)，所以在自身刷新功率下行模式状态255中的功率消耗可以低于在自身刷新模式状态250中的功率消耗。
响应于时钟启用信号CKE的逻辑高，存储器装置120可以从自身刷新功率下行模式255转变到自身刷新模式状态250。通过使用应用到第一引脚PINA的第一警报信号ALRM1，存储器装置120可以退出自身刷新功率下行模式状态255并且转变到闲置状态210。
第一警报信号ALRM1是一种信号，所述信号提供为使得通过控制存储器装置120足够早地退出自身刷新功率下行模式状态255而不会对存储器装置120的正常操作或闲置状态造成影响。也就是说，第一警报信号ALRM1是控制存储器装置120退出自身刷新功率下行模式状态255且随后接收第一有效命令的信号。举例来说，第一警报信号ALRM1可以提供为比应用自身刷新退出命令SRX的时间点早出自身刷新退出时延时间tXP。
第一引脚PINA可以为多个引脚中的一个，用于存储器装置120的操作的信号被应用到所述引脚。第一引脚PINA可以为并不用于存储器装置120的自身刷新功率下行模式状态255的信号引脚。举例来说，第一引脚PINA可以为存储器装置120的数据反转信号引脚DBI和数据屏蔽信号引脚DM中的一个。
响应于低功率状态进入命令LPSE，存储器装置120可以从闲置状态210或自身刷新模式状态250转变到低功率模式状态260。
在低功率模式状态260中，如在自身刷新模式状态250和自身刷新功率下行模式状态255中，存储器单元阵列320的存储器单元行可以被刷新。因此，由于与自身刷新功率下行模式状态255相比在低功率模式状态260中更多电路被停用，所以在低功率模式状态260中的功率消耗可以低于在自身刷新功率下行模式状态255中的功率消耗。通过使用应用到第二引脚PINB的触发信号TRIG，存储器装置120可以从低功率模式状态260转变到自身刷新功率下行模式状态255。
触发信号TRIG是启用存储器装置120以更加快速地退出低功率模式状态260的信号。在低功率模式退出时延时间tXP_LPS期间，可以启用在低功率模式状态260中停用的电路。低功率模式退出时延时间tXP_LPS可以长于自身刷新退出时延时间tXP。因此，触发信号TRIG控制存储器装置120从低功率模式状态260转变到自身刷新功率下行模式状态255，且因此根据相对较短的自身刷新退出时延时间tXP退出低功率模式状态260。
第二引脚PINB可以为多个引脚中的一个，用于存储器装置120的操作的信号被应用到所述引脚。第二引脚PINB可以为并不用于低功率模式状态260中的信号引脚。举例来说，第二引脚PINB可以为存储器装置120的数据反转信号引脚DBI和数据屏蔽信号引脚DM中的一个。
存储器装置120可以根据在模式寄存器312中设置的低功率模式退出时延时间tXP_LPS自动退出低功率模式状态260，并且可以转变到闲置状态210。此外，存储器装置120可以退出低功率模式状态260并且通过使用应用到第三引脚PINC的第二警报信号ALRM2来转变到闲置状态210。
第二警报信号ALRM2是一种信号，所述信号提供为使得通过控制存储器装置120足够早地退出低功率模式状态260而不会对存储器装置120的正常操作或闲置状态造成影响。也就是说，第二警报信号ALRM2是控制存储器装置120退出低功率模式状态260且随后接收第一有效命令的信号。举例来说，第二警报信号ALRM2可以提供为比应用低功率模式退出命令LPSX的时间点早出低功率模式退出时延时间tXP_LPS。
第三引脚PINC可以为多个引脚中的一个，用于存储器装置120的操作的信号被应用到所述引脚。第三引脚PINC可以为并不用于低功率模式状态260中的信号引脚。举例来说，第三引脚PINC可以为存储器装置120的数据反转信号引脚DBI和数据屏蔽信号引脚DM中的一个。
图6是根据示例性实施例在图5的自身刷新功率下行模式中操作的存储器装置的时序图。
参考图5和图6，在时间点TS1处，接收自身刷新进入命令SRE。自身刷新进入命令SRE可以贯穿从时间点TS1到时间点TS2的两个时钟循环(2*tCK)来接收。在时间点TS2处，可以示出无操作NOP。
在时间点TS3处，因为时钟启用信号CKE转变到逻辑低，所以存储器装置120可以转变到自身刷新功率下行模式状态255。此处，在时钟启用信号CKE的逻辑低间隔期间，可以停用时钟信号CK。在时钟启用信号CKE的逻辑低间隔期间，可以停用时钟缓冲器302(图3)，并且因此可以停用时钟信号CK。
在时间点TS4处，时钟启用信号CKE转变到逻辑高。可以基于自身刷新退出时延时间tXP设置时间点TS4，所述时间点在应用自身刷新退出命令SRX的时间点之前。
在从时间点TS4经过了自身刷新退出时延时间tXP之后，在时间点TS5处，接收自身刷新退出命令SRX。自身刷新退出命令SRX可以贯穿从时间点TS5到时间点TS6的两个时钟循环(2*tCK)来接收。
在时间点TS7处，存储器装置接收有效命令。有效命令可以贯穿从时间点TS7到时间点TS8的两个时钟循环(2*tCK)来接收。在接收有效命令之前，存储器装置120可以接收DES命令。
在图6中，自身刷新时间tSR(在此期间存储器装置120执行自身刷新)可以被确定为从自身刷新进入命令SRE的时间点TS2到自身刷新退出命令SRX的时间点TS6的时间期间。自身刷新时间tSR可以通过标准设置为最小时间期间(tSR(min))。从自身刷新退出命令SRX的时间点TS6到接收有效命令的时间点TS8的延迟时间tXSR也可以通过标准设置为最小时间期间(tXSR(min))。
由于间隔(在此期间，存储器装置120以自身刷新功率下行模式状态255操作)是通过存储器装置120内部受控制的，所以实际开始和结束时间点可能不是已知的。然而，间隔(在此期间，存储器装置120以自身刷新功率下行模式状态255操作)可以预期为从时钟启用信号CKE转变到逻辑低的时间点TS3到接收有效命令的时间点TS7的时间期间。
图7和图8是在图5的低功率模式状态中操作的存储器装置的时序图。图7说明其中存储器装置120从低功率模式状态260转变到闲置状态210的时序图，并且图8说明其中存储器装置120从低功率模式状态260转变到自身刷新功率下行模式状态255的时序图。
参考图5和图7，在时间点TL1处，接收低功率状态进入命令LPSE。低功率状态进入命令LPSE可以贯穿从时间点TL1到时间点TL2的两个时钟循环(2*tCK)来接收。举例来说，响应于低功率状态进入命令LPSE，在时间点TL3处存储器装置120可以转变到低功率模式状态260。
在时间点TL4处，存储器装置120的第三引脚PINC接收第二警报信号ALRM2。可以基于低功率模式退出时延时间tXP_LPS设置时间点TL4，所述时间点在应用低功率状态进入命令LPSE的时间点之前。
举例来说，第三引脚PINC是并不用于存储器装置120的低功率模式状态260中的信号引脚，并且可以为数据反转信号引脚DBI和数据屏蔽信号引脚DM中的一个。第二警报信号ALRM2可提供为使得通过控制存储器装置120足够早地退出低功率模式状态260而不会对存储器装置120的正常操作或闲置状态造成影响。
在从时间点TL4经过了低功率模式退出时延时间tXP_LPS之后，在时间点TL5处，接收低功率模式退出命令LPSX。低功率模式退出命令LPSX可以贯穿从时间点TL5到时间点TL6的两个时钟循环(2*tCK)来接收。
在时间点TL7处，存储器装置120接收有效命令。有效命令可以贯穿从时间点TL7到时间点TL8的两个时钟循环(2*tCK)来接收。在接收有效命令之前，存储器装置120可以接收DES命令。
在图7中，低功率模式状态时间tLPS(在此期间存储器装置120处于低功率模式状态260)可以确定为从接收低功率状态进入命令LPSE的时间点TL2到低功率模式退出命令LPSX的时间点TL6的时间期间。低功率模式状态时间tLPS可以通过标准设置为最小时间期间(tLPS(min))。从接收低功率模式退出命令LPSX的时间点TL6到接收有效命令的时间点TL8的延迟时间tXSR_LPS也可以通过标准设置为最小时间期间(tXSR_LPS(min))。
由于间隔(在此期间，存储器装置120以低功率模式260操作)是通过存储器装置120内部受控制的，所以实际开始和结束时间点可能不是已知的。然而，间隔(在此期间，存储器装置120以低功率模式260操作)是与低功率模式状态时间tLPS相关联的，并且因此可以预期为(例如)从进入低功率模式260的时间点TL3到在接收有效命令之前接收DES命令的时间点的间隔。
参考图5和图8，在时间点TL1处，接收低功率状态进入命令LPSE。低功率状态进入命令LPSE可以贯穿从时间点TL1到时间点TL2的两个时钟循环(2*tCK)来接收。
举例来说，响应于低功率状态进入命令LPSE，在时间点TL3处，存储器装置120可以转变到低功率模式状态260。
在时间点TLS0处，存储器装置120的第二引脚PINB接收触发信号TRIG。触发信号TRIG可提供给存储器装置120以更加快速地退出低功率模式状态260。通过触发信号TRIG，存储器装置120可以从低功率模式状态260转变到自身刷新功率下行模式状态255。第二引脚PINB是并不用于存储器装置120的低功率模式状态260中的信号引脚，并且可以为数据反转信号引脚DBI和数据屏蔽信号引脚DM中的一个。
在时间点TLS4处，存储器装置120的第一引脚PINA接收第一警报信号ALRM1。可以基于自身刷新退出时延时间tXP设置时间点TLS4，所述时间点在应用自身刷新退出命令SRX的时间点之前。第一引脚PINA是并不用于存储器装置120的自身刷新功率下行模式状态255中的信号引脚，并且可以为数据反转信号引脚DBI和数据屏蔽信号引脚DM中的一个。第一警报信号ALRM1可提供为使得通过控制存储器装置120足够早地退出自身刷新功率下行模式状态255而不会对存储器装置120的正常操作或闲置状态造成影响。
在从时间点TLS4經過了自身刷新退出时延时间tXP之后，在时间点TLS5处，接收自身刷新退出命令SRX。自身刷新退出命令SRX可以贯穿从时间点TLS5到时间点TLS6的两个时钟循环(2*tCK)来接收。
在时间点TLS7处，存储器装置120接收有效命令。有效命令可以贯穿从时间点TLS7到时间点TLS8的两个时钟循环(2*tCK)来接收。在接收有效命令之前，存储器装置120可以接收DES命令。
在图8中，低功率模式状态时间tLPS(在此期间存储器装置120处于低功率模式状态260)可以确定为从接收低功率状态进入命令LPSE的时间点TL2到接收触发信号TRIG的时间点TLS0的时间期间。自身刷新时间tSR(在此期间，存储器装置120执行自身刷新)可以被确定为从接收触发信号TRIG的时间点TLS0到接收自身刷新退出命令SRX的时间点TLS6的时间期间。
在低功率模式状态260中存储器装置120的操作可以根据在标准中设置的计时参数来执行。通过标准，低功率模式时间tLPS可以设置为最小时间期间(tLPS(min))，并且自身刷新时间tSR也可以设置为最小时间期间(tSR(min))。从接收自身刷新退出命令SRX的时间点TLS6到接收有效命令的时间点TLS8的延迟时间tXSR也可以通过标准设置为最小时间期间(tXSR(min))。
在通过触发信号TRIG从低功率模式状态260转变到自身刷新功率下行模式状态255之后，根据相对较短的自身刷新退出时延时间tXP，根据此实施例的存储器装置120可以退出低功率模式状态260。
图9说明根据示例性实施例的存储器装置的实例低功率状态图。图9特定地说明参考图2和图5所描述的存储器装置120(图1)的低功率模式状态。
参考图9，存储器装置120可以为多个低功率模式状态910、920和930中的一个。响应于第一低功率状态进入命令LPSE1，存储器装置120可以从闲置状态210进入第一低功率模式状态910。存储器装置120可以响应于第二低功率状态进入命令LPSE2而从闲置状态210进入第二低功率模式状态920，并且响应于第n低功率状态进入命令LPSEn而从闲置状态210进入第n低功率模式状态930。
在第一到第n低功率模式状态910、920和930之中，允许最低功率消耗的状态假定为第n低功率模式状态930。先前，在参考图3的描述中，在第一电路330到第四电路360之中的第一电路330和第二电路340已经描述为在低功率模式状态260中启用。
举例来说，第一电路330和第二电路340可以在第一低功率模式状态910中启用。在第二低功率状态920中，可以启用第一电路330，并且可以停用第二电路340。在第n低功率模式状态930中，可以停用第一电路330和第二电路340的全部。
存储器装置120可以通过使用低功率模式退出时延时间tXP_LPS而自动退出第一到第n低功率模式状态910、920和930中的每一个，并且因此可以转变到闲置状态210。
举例来说，在第一低功率模式状态910中，在有效命令被应用到存储器装置120之前，可能需要第一低功率模式退出时延时间tXP_LPS1。在第二低功率模式状态920中，在应用有效命令之前，可能需要第二低功率模式退出时延时间tXP_LPS2。第二低功率模式退出时延时间tXP_LPS2可以为启用被停用的第二电路340所花费的时间期间。在第n低功率模式状态930中，在应用有效命令之前，可能需要启用被停用的第一电路330和第二电路340所花费的第n低功率模式退出时延时间tXP_LPSn。
第n低功率模式退出时延时间tXP_LPSn将相对地比第二低功率模式退出时延时间tXP_LPS2长。类似地，第二低功率模式退出时延时间tXP_LPS2将相对地比第一低功率模式退出时延时间tXP_LPS2长。可以在模式寄存器312中设置第一低功率模式退出时延时间tXP_LPS1到第n低功率模式退出时延时间tXP_LPSn。
图10说明根据示例性实施例设置低功率模式退出时延时间的实例模式寄存器。图10的模式寄存器312用于对存储器装置的各种功能、特征和模式进行编程，并且图10说明根据低功率模式的位分配。
参考图10，当发布MRS命令时，可以使用提供为命令/地址信号(CA[0:n])的位值对模式寄存器312进行编程。举例来说，CA0位用于设置从低功率模式状态自动退出。如果值“0”被编程到CA0位中，那么停用从低功率模式状态中自动退出。如果值“1”被编程到CA0位中，那么启用从低功率模式状态中自动退出。
低功率模式退出时延时间tXP_LPS可以通过例如3位CA[3:1]位来设置。如果值“000”被编程到CA[3:1]位中，那么可以设置第一低功率模式退出时延时间tXP_LPS1；如果值“001”被编程到CA[3:1]位中，那么可以设置第二低功率模式退出时延时间tXP_LPS2；并且如果值“111”被编程到CA[3:1]位中，那么可以设置第n低功率模式退出时延时间tXP_LPSn。第n低功率模式退出时延时间tXP_LPSn将被设置为与第一低功率模式退出时延时间tXP_LPS1和第二低功率模式退出时延时间tXP_LPS2相比较长的时间期间。
图11是根据示例性实施例的实例移动装置的方块图，具有多个低功率状态的存储器装置被应用到所述移动装置。移动装置可以为移动电话或智能手机。
参考图11，移动装置1100包含全球移动通信系统(global system for mobilecommunication，GSM)块1110、近场通信(near field communication，NFC)收发器1120、输入/输出块1130、应用程序块1140、存储器1150和显示器1160。在图11中，借助于实例示出移动装置1100的组件/块。移动装置1100可以包含更多组件/块或更少组件/块。此外，虽然GSM技术示出为用于这一实施例，但是移动装置1100可以通过使用其它技术(例如，码分多址)来实现。图11的块将以集成电路的形式实现。
GSM块1110连接到天线1111，并且可以操作为以所属领域中已知的方式提供无线电话操作。GSM块1110包含于其中执行接收和发射操作的接收器和发射器。
NFC收发器1120可经配置以通过使用感应耦合来发射和接收NFC信号以用于无线通信。NFC收发器1120可以将NFC信号提供到NFC天线匹配网络系统1121，并且NFC天线匹配网络系统1121可以通过感应耦合传输NFC信号。
NFC天线匹配网络系统1121可以接收由其它NFC装置提供的NFC信号，并且可以将接收到的NFC信号提供到NFC收发器1120。通过NFC收发器1120的NFC信号的发射和接收可以以时分方式执行。NFC收发器1120可以根据规则来操作，所述规则描述于NFC接口和协议-1(NFCIP-1)以及NFC接口和协议-2(NFCIP-2)中并且在ECMA-340、ISO/IEC 18092、ETSI TS102 190、ISO 21481、ECMA 352、ETSI TS102 312等中标准化。
应用程序块1140可以包含硬件电路，例如，一个或多个处理器，并且可以操作为提供各种用户应用程序，所述用户应用程序是由移动装置1100提供的。用户应用程序可以包含语音呼叫操作、数据传输、数据交换等等。通过与GSM块1110和/或NFC收发器1120结合的操作，应用程序块1140可以提供GSM块1110和/或NFC收发器1120的操作特征。此外，应用程序块1140可以包含用于移动销售点(point of sale，POS)的程序。此类程序可以提供通过使用移动电话(也就是说，智能手机)的信用卡购买和支付功能。
响应于从应用程序块1140接收的显示器信号，显示器1160可以显示图像。通过应用程序块1140提供图像或通过嵌入于移动装置1100中的相机产生图像。显示器1160可以于其中包含用于像素值的临时储存的帧缓冲器，并且可以被配置为与相关联的控制电路结合的显示屏。
输入/输出块1130将输入功能提供给用户并且提供待通过应用程序块1140接收的输出。
存储器1150可以存储待由应用程序块1140使用的程序(指令)和/或数据，并且可以实现为随机存取存储器(random access memory，RAM)、只读存储器(read-only memory，ROM)、快闪存储器或类似物。因此，存储器1150可以包含易失性存储和非易失性存储装置。举例来说，存储器1500可以对应于参考图1到图10所描述的存储器装置120。
响应于低功率状态进入命令LPSE，存储器1150可以进入其中存储器单元行被刷新的低功率模式状态。根据存储在模式寄存器中的低功率模式退出时延时间tXP_LPS，存储器1150可以自动退出低功率模式状态。存储器1150可以接收指示从低功率模式状态退出的警报信号ALRM2，并且在从接收警报信号ALRM2的时间点经过了低功率模式退出时延时间tXP_LPS之后，可以通过接收低功率模式退出命令LPSX而退出低功率模式状态。存储器1150可以接收指示从低功率模式状态到自身刷新模式状态转变的触发信号TRIG，并且响应于触发信号TRIG可以以自身刷新模式状态操作。此外，存储器1150可以接收指示从自身刷新模式状态退出的警报信号ALRM1，并且在从接收警报信号ALRM1的时间点经过了自身刷新退出时延时间tXP之后，可以通过接收自身刷新退出命令SRX而退出自身刷新模式状态。
图12说明根据示例性实施例的移动装置和通信系统的操作概念，在所述移动装置和通信系统中安装了具有多个低功率状态的存储器装置。
参考图12，通信系统1200包含基站1210和位在基站1210的单元覆盖区内的多个通信装置1221和通信装置1222。通信装置1221和通信装置1222可指代发射各种类型的信息的发射终端，并且可指代接收各种类型的信息的接收终端。此外，通信装置1221和通信装置1222可以对应于执行发射和接收功能两者的收发器。在以下实施例中，通信装置1221和通信装置1222中的每一个将被称作终端，且可以为图11的移动装置1100。
基站1210可以对应于节点B、eNode B(eNB)、基站、接入点(access point，AP)或类似物，并且可以被定义为共同地参考与终端通信的任意节点的概念。此外，终端1221和终端1222中的每一个可以被定义为统一地参考移动和固定用户终端(例如，用户设备(userequipment，UE)、移动台(mobile station，MS)、高级移动台(advanced mobile station，AMS)等等)的概念。
终端1221和终端1222可以蜂窝通信模式(或中继通信模式)操作，在所述通信模式中基站1210执行中继。在蜂窝通信模式中，当第一终端1221传输数据到第二终端1222时，第一终端1221可以通过到基站1210的上行链路传输数据到基站1210，并且基站1210可以通过到第二终端1222的下行链路传输数据到第二终端1222。
在蜂窝通信模式中，可以提供用于找出第一终端1221和第二终端1222的位置的位置测量服务。可以通过在第一终端1221和第二终端1222中的GPS接收器找出第一终端1221和第二终端1222的位置。举例来说，通过从基站1210向第一终端1221和第二终端1222循环地发送的特定信号，可以找出第一终端1221和第二终端1222的位置。
第一终端1221和第二终端1222需要醒着以响应从基站1210循环地发送的信号。举例来说，当第一终端1221和第二终端1222的闲置状态变得较长时，在第一终端1221和第二终端1222中的存储器装置120a和120b可以处于自身刷新模式状态或低功率模式状态以节省功率。在此情况下，可能需要存储器装置120a和120b在接收从基站1210发送的循环信号之前退出自身刷新模式状态或低功率模式状态。
存储器装置120a和存储器装置120b可以在自身刷新模式状态中通过使用第一警报信号ALRM1来执行自身刷新退出，并且可以在低功率模式状态中通过使用第二警报信号ALRM2来执行低功率模式退出。存储器装置120a和存储器装置120b可以接收第一警报信号ALRM1和第二警报信号ALRM2以便在从基站1210发送的循环信号被接受之前退出自身刷新模式状态和低功率模式状态。因此，存储器装置120a和存储器装置可以稳定地操作，而不会影响存储器装置120a和存储器装置的正常操作或闲置状态。
上文所述的方法或算法的操作或步骤可以实施为在计算机可读取记录媒体上的计算机可读代码或通过传输媒体传输。计算机可读记录媒体是可以存储其后可由计算机系统读取的数据的任何数据存储装置。计算机可读记录媒体的实例包含只读存储器(read-only memory，ROM)、随机存取存储器(random-access memory，RAM)、压缩光盘(compactdisc，CD)-ROM、数字多功能光盘(digital versatile disc，DVD)、磁带、软盘和光学数据存储装置，且并不限于此。传输媒体可以包含通过互联网或各种类型的通信信道传输的载波。计算机可读记录媒体还可分布在耦合到计算机系统的网络上，使得计算机可读代码以分布式方式存储和执行。
根据示例性实施例，由如图1和图3中所示的块表示的组件、元件、模块或单元中的至少一个可以实施为执行上文所述的相应的功能的各种数量的硬件、软件和/或固件结构。举例来说，这些组件、元件、模块或单元中的至少一个可以使用直通电路结构，例如，存储器、处理器、逻辑电路、查找表等，这些电路结构可以通过一个或多个微处理器或其它控制设备的控制执行相应的功能。并且，这些组件、元件、模块或单元中的至少一个可以通过模块、程序或代码的一部分(其包含用于执行规定的逻辑功能的一个或多个可执行指令)具体地实施，并且通过一个或多个微处理器或其它控制设备执行。并且，这些组件、元件、模块或单元中的至少一个可进一步包含处理器或可以通过处理器实施，所述处理器例如执行相应的功能的中央处理单元(central processing unit，CPU)、微处理器或类似物。这些组件、元件、模块或单元中的两个或大于两个可以组合到一个单个组件、元件、模块或单元中，其执行所组合的两个或大于两个组件、元件、模块或单元的所有操作或功能。并且，这些组件、元件、模块或单元中的至少一个的至少一部分功能可以通过这些组件、元件、模块或单元中的另一者来执行。另外，虽然在以上方块图中未说明总线，但是组件、元件、模块或单元之间的通信可以通过总线来执行。以上示例性实施例的功能性方面可以在执行于一个或多个处理器上的算法中实施。此外，由块或处理步骤表示的组件、元件、模块或单元可以采用用于电子元件配置、信号处理和/或控制、数据处理等等的任何数目的现有技术技术。
尽管已经参考本发明的示例性实施例具体地示出且描述了本发明概念，但应理解，在不脱离所附权利要求书的精神和范围的情况下可以在其中进行形式以及细节上的各种变化。

Claims (24)

1.一种控制存储器装置的功率状态的方法，其特征在于，所述方法包括：
响应于第一低功率状态进入命令，进入第一低功率模式状态，其中所述存储器装置的存储器单元行被刷新并且功率消耗低于在自身刷新模式状态中的功率消耗；以及
基于在所述存储器装置的模式寄存器中设置的第一低功率模式退出时延时间，自动退出所述第一低功率模式状态。
2.根据权利要求1所述的方法，其特征在于，还包括：
接收有效命令，
其中所述方法包括在接收所述有效命令之前，通过所述第一低功率模式退出时延时间自动退出所述第一低功率模式状态。
3.根据权利要求1所述的方法，其特征在于，所述第一低功率模式退出时延时间设置为长于所述自身刷新模式状态的自身刷新退出时延时间，基于所述自身刷新模式状态的自身刷新退出时延时间所述存储器装置退出所述自身刷新模式状态。
4.根据权利要求1所述的方法，其特征在于，还包括：
响应于指示进入到所述第二低功率模式状态中的第二低功率状态进入命令，进入第二低功率模式状态，其中所述存储器单元行被刷新并且功率消耗低于所述第一低功率模式状态的功率消耗，
其中用于自动退出所述第二低功率模式状态的第二低功率模式退出时延时间存储在所述模式寄存器中，使得所述第二低功率模式退出时延时间长于所述第一低功率模式退出时延时间。
5.一种控制存储器装置的功率状态的方法，其特征在于，所述方法包括：
响应于低功率状态进入命令进入低功率模式状态，其中存储器单元行被刷新并且功率消耗低于在自身刷新模式状态中的功率消耗；以及
接收警报信号以及低功率模式退出命令中的至少一个，所述警报信号和所述低功率模式退出命令指示从所述低功率模式状态中退出，
其中所述低功率模式退出命令是在低功率模式退出时延时间过去之后接收的，
其中所述低功率模式退出时延时间是在其后所述存储器装置自动退出所述低功率模式状态的时间期间，并且
其中所述低功率模式退出时延时间是在所述存储器装置的模式寄存器中设置的。
6.根据权利要求5所述的方法，其特征在于，所述接收指示退出所述低功率模式状态的所述警报信号包括在接收从所述存储器装置外部提供的时钟信号以产生所述低功率模式退出命令之前，接收所述警报信号以退出所述低功率模式状态。
7.根据权利要求5所述的方法，其特征在于，还包括：
在从接收所述警报信号或所述低功率模式退出命令的时间点过去延迟时间之后接收有效命令。
8.一种控制存储器装置的功率状态的方法，其特征在于，所述方法包括：
响应于低功率状态进入命令进入低功率模式状态，其中存储器单元行被刷新并且功率消耗低于在自身刷新模式状态中的功率消耗；
接收指示从所述低功率模式状态转变到所述自身刷新模式状态的触发信号；以及
响应于所述触发信号在所述自身刷新模式状态中操作。
9.根据权利要求8所述的方法，其特征在于，还包括：
接收警报信号以及自身刷新退出命令中的至少一个，所述警报信号和所述自身刷新退出命令指示退出所述自身刷新模式状态，
其中所述自身刷新退出命令是在自身刷新退出时延时间过去之后接收的，
其中所述自身刷新退出时延时间是在其后所述存储器装置自动退出所述自身刷新模式状态的时间期间，并且
其中所述自身刷新退出时延时间是在所述存储器装置的模式寄存器中设置的。
10.根据权利要求9所述的方法，其特征在于，所述接收指示退出所述自身刷新模式状态的所述警报信号包括在接收从所述存储器装置外部提供的时钟信号以产生所述自身刷新退出命令之前，接收所述警报信号以退出所述自身刷新模式状态。
11.一种存储器装置，其特征在于，包括：
存储器单元阵列，其包括存储器单元行；以及
控制逻辑，其经配置以控制自身刷新模式状态以及第一低功率模式状态，在所述自身刷新模式状态中刷新所述存储器单元行，在所述第一低功率模式状态中的功率消耗低于在所述自身刷新模式状态中的功率消耗，
其中响应于第一低功率状态进入命令，所述控制逻辑控制进入到所述第一低功率模式状态中，并且基于在所述存储器装置的模式寄存器中设置的第一低功率模式退出时延时间，控制从所述第一低功率模式状态中退出。
12.根据权利要求11所述的存储器装置，其特征在于，所述控制逻辑控制在所述存储器装置处接收有效命令之前，基于所述第一低功率模式退出时延时间从所述第一低功率模式状态中自动退出。
13.根据权利要求12所述的存储器装置，其特征在于，所述控制逻辑在所述模式寄存器中设置是否基于所述第一低功率模式退出时延时间自动退出所述第一低功率模式状态。
14.根据权利要求11所述的存储器装置，其特征在于，所述控制逻辑接收警报信号以及低功率模式退出命令中的至少一个，所述警报信号和所述低功率模式退出命令指示从所述第一低功率模式状态中退出，
其中所述低功率模式退出命令是在所述第一低功率模式退出时延时间过去之后接收的。
15.根据权利要求14所述的存储器装置，其特征在于，所述控制逻辑接收所述警报信号与在所述控制逻辑处接收所述低功率模式退出命令的时间点相比要早出所述第一低功率模式退出时延时间。
16.根据权利要求11所述的存储器装置，其特征在于，所述控制逻辑接收指示从所述第一低功率模式状态转变到所述自身刷新模式状态的触发信号，并且响应于所述触发信号控制在所述自身刷新模式状态中操作。
17.根据权利要求16所述的存储器装置，其特征在于，所述控制逻辑接收警报信号以及自身刷新退出命令中的至少一个，所述警报信号和所述自身刷新退出命令指示退出所述自身刷新模式状态，
其中所述自身刷新退出命令是在自身刷新退出时延时间过去之后接收的，并且
其中所述自身刷新退出时延时间是在其后所述存储器装置自动退出所述自身刷新模式状态的时间期间。
18.根据权利要求17所述的存储器装置，其特征在于，所述第一低功率模式退出时延时间设置为长于所述自身刷新退出时延时间。
19.根据权利要求11所述的存储器装置，其特征在于，所述控制逻辑响应于指示进入到所述第二低功率模式状态中的第二低功率状态进入命令，控制进入到第二低功率模式状态中，其中所述存储器单元行被刷新并且功率消耗低于所述第一低功率模式状态中的功率消耗。
20.根据权利要求19所述的存储器装置，其特征在于，所述控制逻辑将自动退出所述第二低功率模式状态的时间期间存储到所述模式寄存器中使得自动退出所述第二低功率模式状态的所述时间期间长于自动退出所述第一低功率模式状态的时间期间。
21.一种存储器装置，其特征在于，包括：
存储器单元阵列，其包括存储器单元；以及
控制逻辑，其经配置以控制进入到闲置状态、第一低功率模式状态以及第二低功率模式状态中以及从闲置状态、第一低功率模式状态以及第二低功率模式状态中退出，
其中，在所述第一功率模式状态以及第二功率模式状态中所述存储器单元被刷新，
其中所述存储器装置在所述第一低功率模式中与在所述闲置状态中相比消耗较少的功率，并且与在所述第二低功率模式状态中相比消耗较多的功率，并且
其中所述控制逻辑控制在第一时间期间之后从所述第一低功率模式状态中自动退出到所述闲置状态，并且控制在第二时间期间之后从所述第二低功率模式状态中自动退出到所述闲置状态。
22.根据权利要求21所述的存储器装置，其特征在于，所述第二时间期间长于所述第一时间期间。
23.根据权利要求21所述的存储器装置，其特征在于，所述控制逻辑控制响应于在所述第一时间期间或第二时间期间之前接收的警报信号以及在所述第一时间期间或第二时间期间之后接收的低功率模式退出命令中的至少一个从所述第一低功率模式状态或第二低功率模式状态中退出到所述闲置状态。
24.根据权利要求23所述的存储器装置，其特征在于，所述控制逻辑响应于在与接收所述警报信号的时间点相比较早的时间点处接收到的触发信号，控制从所述第二低功率模式状态中退出到所述第一低功率模式状态。
CN201711045809.6A 2016-11-01 2017-10-31 具有多个低功率状态的存储器装置及其功率状态控制方法 Active CN108008805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0144483 2016-11-01
KR1020160144483A KR20180047778A (ko) 2016-11-01 2016-11-01 단계별 저전력 상태들을 갖는 메모리 장치

Publications (2)

Publication Number Publication Date
CN108008805A true CN108008805A (zh) 2018-05-08
CN108008805B CN108008805B (zh) 2024-01-23

Family

ID=62021464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711045809.6A Active CN108008805B (zh) 2016-11-01 2017-10-31 具有多个低功率状态的存储器装置及其功率状态控制方法

Country Status (4)

Country Link
US (4) US10754564B2 (zh)
KR (1) KR20180047778A (zh)
CN (1) CN108008805B (zh)
TW (1) TWI759349B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148109A (zh) * 2019-06-28 2020-12-29 瑞萨电子美国有限公司 Ddr5客户端pmic上电序列和状态转变
CN112233709A (zh) * 2019-07-15 2021-01-15 美光科技公司 存储系统深度空闲电力模式
CN112309453A (zh) * 2019-08-02 2021-02-02 美光科技公司 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统
CN113885692A (zh) * 2021-10-22 2022-01-04 合肥兆芯电子有限公司 存储器效能优化方法、存储器控制电路单元以及存储装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
KR20200057235A (ko) * 2018-11-16 2020-05-26 삼성전자주식회사 참조 신호 수신 방법 및 이를 위한 전자 장치
US20210064119A1 (en) * 2019-08-26 2021-03-04 Micron Technology, Inc. Bank configurable power modes
US10998076B1 (en) * 2019-11-01 2021-05-04 Realtek Semiconductor Corporation Signal calibration method used in memory apparatus
KR20220037142A (ko) * 2020-09-17 2022-03-24 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 시스템
CN112162710A (zh) * 2020-10-30 2021-01-01 深圳忆联信息系统有限公司 降低芯片功耗的方法、装置、计算机设备及存储介质
US11843939B2 (en) * 2020-12-16 2023-12-12 Itron, Inc. Secure messaging for outage events
KR20230022345A (ko) * 2021-08-06 2023-02-15 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US20240004560A1 (en) * 2022-06-29 2024-01-04 Advanced Micro Devices, Inc. Efficient memory power control operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355536A (zh) * 2000-11-30 2002-06-26 富士通株式会社 具有多个低功耗模式的半导体存储器件
CN1402258A (zh) * 2001-08-27 2003-03-12 尔必达存储器股份有限公司 半导体存储器件的功率控制方法及半导体存储器件
US6618791B1 (en) * 2000-09-29 2003-09-09 Intel Corporation System and method for controlling power states of a memory device via detection of a chip select signal
US20140089577A1 (en) * 2012-09-26 2014-03-27 Samsung Electronics Co., Ltd. Volatile memory device and memory controller

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352598A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp 半導体記憶装置
US6549479B2 (en) * 2001-06-29 2003-04-15 Micron Technology, Inc. Memory device and method having reduced-power self-refresh mode
JP4765222B2 (ja) * 2001-08-09 2011-09-07 日本電気株式会社 Ｄｒａｍ装置
US6771553B2 (en) * 2001-10-18 2004-08-03 Micron Technology, Inc. Low power auto-refresh circuit and method for dynamic random access memories
US7000133B2 (en) * 2002-03-22 2006-02-14 Intel Corporation Method and apparatus for controlling power states in a memory device utilizing state information
US6751143B2 (en) * 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
KR100549947B1 (ko) * 2003-10-29 2006-02-07 삼성전자주식회사 집적회로용 기준전압 발생회로
US20050144516A1 (en) 2003-12-30 2005-06-30 Gonzalez Carlos J. Adaptive deterministic grouping of blocks into multi-block units
EP1702338B1 (en) * 2003-12-30 2009-02-18 SanDisk Corporation Robust data duplication and improved update method in a multibit non-volatile memory
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7583551B2 (en) * 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US20060005053A1 (en) * 2004-06-30 2006-01-05 Jones Oscar F Jr Cache and tag power-down function during low-power data retention standby mode technique for cached integrated circuit memory devices
US7164615B2 (en) * 2004-07-21 2007-01-16 Samsung Electronics Co., Ltd. Semiconductor memory device performing auto refresh in the self refresh mode
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4461430B2 (ja) 2004-12-10 2010-05-12 エルピーダメモリ株式会社 セルフリフレッシュタイマ回路及びセルフリフレッシュタイマの調整方法
US7218566B1 (en) * 2005-04-28 2007-05-15 Network Applicance, Inc. Power management of memory via wake/sleep cycles
US20070220530A1 (en) * 2006-03-03 2007-09-20 Accton Technology Corporation Power management architectures
KR20090013342A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 멀티 포트 반도체 메모리 장치 및 그에 따른 리프레쉬 방법
US8161356B2 (en) 2008-03-28 2012-04-17 Intel Corporation Systems, methods, and apparatuses to save memory self-refresh power
KR20100050097A (ko) * 2008-11-05 2010-05-13 삼성전자주식회사 영상처리장치 및 그 제어 방법
US8639874B2 (en) * 2008-12-22 2014-01-28 International Business Machines Corporation Power management of a spare DRAM on a buffered DIMM by issuing a power on/off command to the DRAM device
KR101597513B1 (ko) * 2008-12-26 2016-02-25 삼성전자주식회사 셀프 리프레쉬에 의한 데이터 복구력을 향상시킨 반도체 메모리 장치 및 그 시스템
US8307270B2 (en) * 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
KR20110093086A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 셀프 리프레쉬 동작 모드에서 내부 고 전원전압을 사용하는 반도체 메모리 장치 및 그에 따른 고 전원전압 인가방법
US8392650B2 (en) * 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US9292426B2 (en) 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
US9053812B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Fast exit from DRAM self-refresh
US8942056B2 (en) * 2011-02-23 2015-01-27 Rambus Inc. Protocol for memory power-mode control
US8806112B2 (en) * 2011-07-14 2014-08-12 Lsi Corporation Meta data handling within a flash media controller
TWI601006B (zh) * 2011-10-31 2017-10-01 聯想企業解決方案（新加坡）有限公司 記憶體控制系統與具有記憶體控制系統的電腦系統
US8879346B2 (en) * 2011-12-30 2014-11-04 Intel Corporation Mechanisms for enabling power management of embedded dynamic random access memory on a semiconductor integrated circuit package
KR102282971B1 (ko) 2014-12-05 2021-07-29 삼성전자주식회사 반도체 메모리 장치, 및 상기 반도체 메모리 장치를 포함하는 메모리 시스템
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
US9721640B2 (en) * 2015-12-09 2017-08-01 Intel Corporation Performance of additional refresh operations during self-refresh mode
US10002657B2 (en) * 2016-03-25 2018-06-19 The Regents Of The University Of Michigan Enhanced memory device
US9824742B1 (en) * 2016-04-28 2017-11-21 Qualcomm Incorporated DRAM access in self-refresh state
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
US10098065B2 (en) * 2017-02-21 2018-10-09 Qualcomm Incorporated Power saving via PHY firmware island

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618791B1 (en) * 2000-09-29 2003-09-09 Intel Corporation System and method for controlling power states of a memory device via detection of a chip select signal
CN1355536A (zh) * 2000-11-30 2002-06-26 富士通株式会社 具有多个低功耗模式的半导体存储器件
CN1402258A (zh) * 2001-08-27 2003-03-12 尔必达存储器股份有限公司 半导体存储器件的功率控制方法及半导体存储器件
US20140089577A1 (en) * 2012-09-26 2014-03-27 Samsung Electronics Co., Ltd. Volatile memory device and memory controller

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112148109A (zh) * 2019-06-28 2020-12-29 瑞萨电子美国有限公司 Ddr5客户端pmic上电序列和状态转变
CN112233709A (zh) * 2019-07-15 2021-01-15 美光科技公司 存储系统深度空闲电力模式
CN112309453A (zh) * 2019-08-02 2021-02-02 美光科技公司 用于存储器功率管理的方法以及采用所述方法的存储器装置和系统
CN113885692A (zh) * 2021-10-22 2022-01-04 合肥兆芯电子有限公司 存储器效能优化方法、存储器控制电路单元以及存储装置
US11693567B2 (en) 2021-10-22 2023-07-04 Hefei Core Storage Electronic Limited Memory performance optimization method, memory control circuit unit and memory storage device
CN113885692B (zh) * 2021-10-22 2023-09-26 合肥兆芯电子有限公司 存储器效能优化方法、存储器控制电路单元以及存储装置

Also Published As

Publication number Publication date
US10754564B2 (en) 2020-08-25
CN108008805B (zh) 2024-01-23
US11733890B2 (en) 2023-08-22
US20180121124A1 (en) 2018-05-03
US11644989B2 (en) 2023-05-09
TW201818254A (zh) 2018-05-16
US20200356290A1 (en) 2020-11-12
US20230004313A1 (en) 2023-01-05
KR20180047778A (ko) 2018-05-10
US20220413725A1 (en) 2022-12-29
US11797203B2 (en) 2023-10-24
TWI759349B (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
CN108008805A (zh) 具有多个低功率状态的存储器装置及其功率状态控制方法
US11615825B2 (en) Clock synchronizing method of a multiple clock domain memory device
CN101180617B (zh) 用于易失性和非易失性存储器设备的存储器接口
US10115448B2 (en) Memory device for refresh and memory system including the same
KR100994703B1 (ko) 시스템 장치 및 시스템 장치의 동작 방법
KR100771059B1 (ko) 복수의 저소비 전력 모드를 구비한 반도체 기억 장치
CN101276640B (zh) 半导体存储器、系统及半导体存储器的操作方法
US7730232B2 (en) Data transfer method and system
CN100524515C (zh) 半导体存储器器件和信息处理系统
US7548468B2 (en) Semiconductor memory and operation method for same
US9384826B2 (en) Circuits and methods for performance optimization of SRAM memory
CN105047221A (zh) 易失性存储器件、包括该器件的存储模块及其操作方法
US20060044912A1 (en) Method and apparatus for refreshing memory device
EP3685381B1 (en) Robust write driver scheme for static random access memory compilers
JP2003317471A (ja) 半導体記憶装置
JP2008186243A (ja) 受信制御装置および受信制御方法
US20040111579A1 (en) Apparatus and method for memory device block movement
EP1818831A1 (en) Data transfer method and system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant