CN107994051B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN107994051B
CN107994051B CN201710982093.6A CN201710982093A CN107994051B CN 107994051 B CN107994051 B CN 107994051B CN 201710982093 A CN201710982093 A CN 201710982093A CN 107994051 B CN107994051 B CN 107994051B
Authority
CN
China
Prior art keywords
transistor
electrode
layer
pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710982093.6A
Other languages
English (en)
Other versions
CN107994051A (zh
Inventor
李骏熙
裴寅浚
戎野浩平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107994051A publication Critical patent/CN107994051A/zh
Application granted granted Critical
Publication of CN107994051B publication Critical patent/CN107994051B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Abstract

提供了一种显示装置及其制造方法，所述显示装置包括：扫描线，位于基底上在第一方向上延伸，并且发送扫描信号；数据线，在与第一方向相交的第二方向上延伸，并且发送数据信号；电源线，在第二方向上延伸，并且发送电源电压；晶体管，包括连接到扫描线和数据线的第二晶体管及连接到第二晶体管的第一晶体管；发光器件，连接到第一晶体管；以及导电图案，设置在基底与第一晶体管之间，其中，第一晶体管和第二晶体管中的每个包括具有不同结晶状态的堆叠的第一半导体层和第二半导体层的有源图案。

Description

显示装置及其制造方法
本申请要求于2016年10月26日在韩国知识产权局提交的第10-2016-0140222号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开的实施例指向一种显示装置及其制造方法。
背景技术
随着对信息显示的兴趣和对便携式信息媒体的需求的增加，研究和商业化已经以显示装置为中心。
具体地，随着对较高分辨率的要求增加，像素的尺寸已经减小。另一方面，包括在像素中的电路的结构变得更加复杂。
发明内容
本公开的实施例可以提供一种有助于实现高分辨率的显示装置及其制造方法。
根据本公开的实施例，提供了一种显示装置，所述显示装置包括：扫描线，位于基底上在第一方向上延伸，其中，扫描线发送扫描信号；数据线，在与第一方向相交的第二方向上延伸，其中，数据线发送数据信号；电源线，在第二方向上延伸，其中，电源线发送电源电压；晶体管，包括连接到扫描线和数据线的第二晶体管及连接到第二晶体管的第一晶体管；发光器件，连接到第一晶体管；以及导电图案，设置在基底与第一晶体管之间。第一晶体管和第二晶体管中的每个包括具有不同结晶状态的堆叠的第一半导体层和第二半导体层的有源图案。
第一半导体层可以设置在第二半导体层之下，并且具有比第二半导体层小的结晶颗粒。
显示装置可以包括在基底与第一半导体层之间的存储电容器，其中，存储电容器包括导电图案、与导电图案叠置的金属层和置于导电图案与金属层之间的栅极绝缘层。
导电图案可以是阻挡光入射到基底的底表面中的光阻挡层。
显示装置还可以包括与导电图案一体地形成的辅助电源线。
显示装置还可以包括沿第一方向延伸的初始化电源线。
第一晶体管可以包括：栅电极，与金属层一体地形成；有源图案，设置在栅电极上；以及源电极和漏电极，均连接到有源图案的相应的端部。
显示装置还可以包括设置在有源图案上的反掺杂层。
显示装置还可以包括存储电容器，存储电容器包括设置在有源图案上的下电极、与下电极叠置的上电极以及置于下电极与上电极之间的绝缘层。
上电极可以与电源线一体地形成。
下电极可以是反掺杂层。
第一晶体管可以包括：栅电极，与导电图案一体地形成；有源图案，设置在栅电极上；以及源电极和漏电极，均连接到有源图案的相应的端部。
根据本公开的方面，提供了一种制造显示装置的方法，所述方法包括：在基底上形成导电图案；在导电图案之上形成层间绝缘层；通过在层间绝缘层上沉积半导体层并且使用激光执行结晶化工艺，形成包括具有不同结晶状态的堆叠的第一半导体层和第二半导体层的有源图案；在有源图案之上形成第一绝缘层；在第一绝缘层上形成栅极图案；在栅极图案之上形成第二绝缘层；在第二绝缘层之上形成数据图案；在数据图案之上形成保护层；形成设置在保护层上的发光器件，发光器件电连接到数据图案的一部分。
附图说明
图1示出了根据本公开的实施例的显示装置。
图2是示出图1中示出的像素的实施例的电路图。
图3是图2的像素的平面图，其示出了晶体管的位置。
图4是图3的像素的详细平面图。
图5是沿图4的线I-I'截取的剖视图。
图6A至图6E是示意性地示出用于图4中示出的像素的每个层的组件的布局图。
图7A至图7F是顺序地示出制造图5中示出的像素的方法的剖视图。
图8是图2的像素的另一实施例的平面图，其示出了晶体管的位置。
图9是图8的像素的详细平面图。
图10是沿图9的线II-II'截取的剖视图。
图11A至图11D是示意性地示出用于图9中示出的像素的每个层的组件的布局图。
具体实施方式
现在将在下文中参照附图更充分地描述示例性实施例；然而，示例性实施例可以以不同的形式实施，并且不应被解释为局限于这里所阐述的实施例。
在附图中，为了说明的清楚性，可以夸大尺寸。应当理解的是，当元件被称为“在”两个元件“之间”时，该元件可以是在所述两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。同样的附图标记可以始终指示同样的元件。
在附图中，为了清楚起见，可以夸大某些线、层、组件、元件或特征的厚度。
还将理解的是，诸如层、区域、基底或板的元件被放置在另一元件“上”或“上方”的表述不仅表示该元件被“直接”放置在所述另一元件“上”或“恰好”放置在所述另一元件“上方”的情况，而且还表示另一元件置于该元件与所述另一元件之间的情况。此外，诸如层、区域、基底或板的元件被放置在另一元件的“下面”或“下方”的表述不仅表示该元件“直接”被放置在所述另一元件“下面”或“恰好”放置在所述其它元件“下方”的情况，而且还表示另一元件置于该元件和所述另一元件之间的情况。
在下文中，将参照附图详细描述本公开的示例性实施例。
图1示出了根据本公开的实施例的显示装置。
参照图1，根据本公开的实施例的显示装置包括扫描驱动器110、数据驱动器120、包括像素PXL的像素单元130以及时序控制器150。
根据实施例，像素单元130包括位于由扫描线S1至Sn和数据线D1至Dm限定的区域中的像素PXL。图1示出了像素单元130为包括m×n个像素PXL。像素PXL被供应有第一电源ELVDD和第二电源ELVSS。在本公开的实施例中，第二电源ELVSS具有比第一电源ELVDD低的电压。通过发送到扫描线S1至Sn的扫描信号选择一行或更多行像素PXL，所选择的像素PXL接收数据信号。每个像素PXL在接收数据信号时产生具有与数据信号对应的亮度的光，同时经由发光器件OLED控制从第一电源ELVDD流向第二电源ELVSS的电流的量。图1中示出的像素单元130中的每个像素PXL是作为单位像素的一部分的子像素。也就是说，每个像素PXL是产生红光、绿光、蓝光或白光的子像素，但是本公开的实施例不限于此。
根据实施例，时序控制器150产生与外部接收的同步信号对应的数据驱动控制信号DCS和扫描驱动控制信号SCS。由时序控制器150产生的数据驱动控制信号DCS被发送到数据驱动器120，由时序控制器150产生的扫描驱动控制信号SCS被发送到扫描驱动器110。此外，时序控制器150重新排列外部地接收的数据并将重新排列的数据Data发送到数据驱动器120。
根据实施例，扫描驱动控制信号SCS包括起始脉冲和时钟信号。起始脉冲控制扫描信号和发光控制信号的第一时序。时钟信号用于使起始脉冲移位。
根据实施例，数据驱动控制信号DCS包括源起始脉冲和时钟信号。源起始脉冲控制数据信号的采样起始点。时钟信号用于控制采样操作。
根据实施例，扫描驱动器110从时序控制器150接收扫描驱动控制信号SCS。扫描驱动器110将扫描信号发送到扫描线S1至Sn。例如，扫描驱动器110可以将扫描信号顺序地发送到扫描线S1至Sn。如果扫描信号被顺序地发送到扫描线S1至Sn，则以水平线为单位选择像素PXL。
根据实施例，扫描驱动器110在接收到扫描驱动控制信号SCS之后，将发光控制信号发送到发光控制线E1至En。例如，扫描驱动器110可以将发光控制信号顺序地发送到发光控制线E1至En。发光控制信号用于控制像素PXL的发光时间。为此，发光控制信号具有比扫描信号宽的脉冲。例如，扫描驱动器110可以将扫描信号发送到第i-1扫描线Si-1和第i扫描线Si，其中，i是自然数，使得扫描信号与发送到第i发光控制线Ei的发光控制信号叠置。
根据实施例，数据驱动器120将与数据驱动控制信号DCS对应的数据信号发送到数据线D1至Dm。数据信号被发送到由扫描信号选择的数据线D1至Dm的像素PXL。为此，数据驱动器120可以将数据信号供应到数据线D1至Dm，使得数据信号与扫描信号同步。
图2是示出图1中示出的像素的实施例的电路图。图2中示出了位于第i行和第j列的像素PXL，其中，i和j是自然数。
参照图1和图2，根据本公开的实施例的像素PXL包括发光器件OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
根据实施例，发光器件OLED的阳电极经由第六晶体管T6连接到第一晶体管T1，并且连接到第二电源ELVSS。发光器件OLED产生具有与从第一晶体管T1接收的电流的量对应的亮度的光。在这种情况下，第一电源ELVDD被设定为比第二电源ELVSS的电压高，使得电流可以流入发光器件OLED。
根据实施例，第七晶体管T7连接在初始化电源Vint与发光器件OLED的阳电极之间。第七晶体管T7的栅电极连接到第i-1扫描线Si-1。当经由第i-1扫描线Si-1接收到第i-1扫描信号时，第七晶体管T7导通，以将初始化电源Vint发送到发光器件OLED的阳电极。这里，初始化电源Vint被设定为比数据信号的电压低，但是本公开的实施例不限于此。
根据实施例，第六晶体管T6位于第一晶体管T1与发光器件OLED之间，并且连接到第一晶体管T1和发光器件OLED中的每个。第六晶体管T6的栅电极连接到第i发光控制线Ei。当经由第i发光控制线Ei接收到第i发光控制信号时，第六晶体管T6截止，否则第六晶体管T6导通。
根据实施例，第五晶体管T5位于第一电源ELVDD与第一晶体管T1之间，并且连接到第一电源ELVDD和第一晶体管T1中的每个。第五晶体管T5的栅电极连接到第i发光控制线Ei。当经由第i发光控制线Ei接收到第i发光控制信号时，第五晶体管T5截止，否则第五晶体管T5导通。
根据实施例，作为驱动晶体管的第一晶体管T1的第一电极经由第五晶体管T5连接到第一电源ELVDD，第一晶体管T1的第二电极经由第六晶体管T6连接到发光器件OLED的阳电极。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1基于第一节点N1的电压来控制从第一电源ELVDD经由发光器件OLED流到第二电源ELVSS的电流的量。
根据实施例，第三晶体管T3位于第一晶体管T1与第一节点N1之间，并且连接到第一晶体管T1和第一节点N1中的每个。当经由第i扫描线Si接收到第i扫描信号时，第三晶体管T3导通，其将第一晶体管T1的第二电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以被二极管连接。
根据实施例，第四晶体管T4位于第一节点N1与初始化电源Vint之间，并且连接到第一节点N1和初始化电源Vint中的每个。当经由第i-1扫描线Si-1接收到第i-1扫描信号时，第四晶体管T4导通，其将初始化电源Vint的电压发送到第一节点N1。
根据实施例，作为开关晶体管的第二晶体管T2位于第j数据线Dj与第一晶体管T1之间，并且连接到第j数据线Dj和第一晶体管T1的第一电极中的每个。此外，当经由第i扫描线接收到第i扫描信号时，第二晶体管T2导通，其第j数据线Dj电连接到第一晶体管T1的第一电极。第二晶体管T2在导通时执行将从第j数据线Dj接收的数据信号发送到第一晶体管T1的第一电极的开关操作。
根据实施例，存储电容器Cst位于第一电源ELVDD与第一节点N1之间，并且连接到第一电源ELVDD和第一节点N1中的每个。存储电容器Cst存储与第j数据信号对应的电压和第一晶体管T1的阈值电压。
图3是图2的像素的平面图，其示出了晶体管的位置。图4是图3的像素的详细平面图。图5是沿图4的线I-I'截取的剖视图。在图3和图4中示出了扫描线、发光控制线、电源线和数据线。在图3至图5中，为了便于说明，在提供至一个像素的线中，将发送扫描信号的扫描线中的一条指定为“第一扫描线SL1”，将另一条扫描线指定为“第二扫描线SL2”，将发送发光控制信号的发光控制线指定为“发光控制线EL”，将发送数据信号的数据线指定为“数据线DL1”，将发送第一电源ELVDD的电源线指定为“电源线PL”，将发送初始化电源Vint的初始化电源线指定为“初始化电源线IPL”。线DL2表示相邻像素的数据线。
参照图2至图5，根据本公开的实施例的显示装置包括基底SUB、线单元和像素PXL。
根据实施例，基底SUB包括绝缘材料，诸如玻璃、有机聚合物或石英。基底SUB由可弯曲或折叠的柔性材料制成。基底SUB可以具有单层结构或多层结构。
根据实施例，例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素或醋酸丙酸纤维素中的至少一种。然而，实施例不限于此，基底SUB可以包括其他材料。
根据实施例，线单元将信号发送到每个像素PXL，并且包括第一扫描线SL1和第二扫描线SL2、数据线DL1、发光控制线EL、电源线PL、初始化电源线IPL和辅助电源线APL。
根据实施例，第一扫描线SL1和第二扫描线SL2在第一方向DR1上延伸，并且沿与第一方向DR1相交的第二方向DR2顺序地设置。经由第一扫描线SL1和第二扫描线SL2发送扫描信号。经由第一扫描线SL1发送第i-1扫描信号，经由第二扫描线SL2发送第i扫描信号。
根据实施例，发光控制线EL在第一方向DR1上延伸，并且在第一扫描线SL1的上侧处与第一扫描线SL1间隔开。经由发光控制线EL发送发光控制信号。
根据实施例，数据线DL1沿第二方向DR2延伸。经由数据线DL1发送数据信号。
根据实施例，电源线PL沿第二方向DR2延伸，并且与数据线DL1间隔开。
根据实施例，初始化电源线IPL沿第一方向DR1延伸，并且设置在第二扫描线SL2与用于下一行上的像素的发光控制线EL之间。
根据实施例，辅助电源线APL沿第一方向DR1延伸，并且设置在发光控制线EL与第一扫描线SL1之间。经由辅助电源线APL和电源线PL一起发送第一电源ELVDD。
根据实施例，每个像素PXL包括第一晶体管T1至第七晶体管T7、存储电容器Cst、发光器件OLED和桥图案。
根据实施例，第一晶体管T1包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和连接线CNL。
根据实施例，第一栅电极GE1连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。连接线CNL通过第二接触孔CH2和第三接触孔CH3将第一栅电极GE1连接到第三漏电极DE3和第四漏电极DE4中的每个。
此外，根据实施例，第一栅电极GE1沿第二方向DR2延伸，并且与将在下面描述的存储电容器Cst的上电极UE一体地形成。也就是说，第一栅电极GE1与上电极UE设置在相同的层中。
在本公开的实施例中，第一有源图案ACT1、第一源电极SE1和第一漏电极DE1由可以是未掺杂或掺杂有杂质的半导体层形成。第一源电极SE1和第一漏电极DE1由掺杂有杂质的半导体层形成，第一有源图案ACT1由未掺杂的半导体层形成。
根据实施例，第一有源图案ACT1沿第一有源图案ACT1延伸的方向多次弯曲。第一有源图案ACT1与第一栅电极GE1部分地叠置。
根据实施例，第一源电极SE1连接到第一有源图案ACT1的一端，并且连接到第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5中的每个。第一漏电极DE1连接到第一有源图案ACT1的另一端，并且连接到第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6中的每个。
根据实施例，第二晶体管T2包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
根据实施例，第二栅电极GE2连接到第一扫描线SL1。第二栅电极GE2是第一扫描线SL1的一部分，但是本公开的实施例不限于此。例如，第二栅电极GE2可以从第一扫描线SL1突出。在本公开的实施例中，第二有源图案ACT2、第二源电极SE2和第二漏电极DE2由可以由未掺杂或掺杂有杂质的半导体层形成。第二源电极SE2和第二漏电极DE2由掺杂有杂质的半导体层形成，第二有源图案ACT2由未掺杂的半导体层形成。第二有源图案ACT2与第二栅电极GE2叠置。第二源电极SE2的一端连接到第二有源图案ACT2，第二源电极SE2的另一端通过第七接触孔CH7连接到数据线DL1。第二漏电极DE2的一端连接到第二有源图案ACT2，第二漏电极DE2的另一端连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5中的每个。
根据实施例，第三晶体管T3具有双栅极结构，以防止漏电流。也就是说，第三晶体管T3包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。在下文中，为了便于说明，将第3a栅电极GE3a和第3b栅电极GE3b称为第三栅电极GE3，将第3a有源图案ACT3a和第3b有源图案ACT3b称为第三有源图案ACT3，将第3a源电极SE3a和第3b源电极SE3b称为第三源电极SE3，将第3a漏电极DE3a和第3b漏电极DE3b称为第三漏电极DE3。
根据实施例，第三栅电极GE3连接到第一扫描线SL1。第三栅电极GE3可以是第一扫描线SL1的一部分，或者可以从第一扫描线SL1突出。在本公开的实施例中，第三有源图案ACT3、第三源电极SE3和第三漏电极DE3由可以是未掺杂或掺杂有杂质的半导体层形成。第三源电极SE3和第三漏电极DE3由掺杂有杂质的半导体层形成，第三有源图案ACT3由未掺杂的半导体层形成。第三有源图案ACT3与第三栅电极GE3叠置。第三源电极SE3的一端连接到第三有源图案ACT3，第三源电极SE3的另一端连接到第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6。第三漏电极DE3的一端连接到第三有源图案ACT3，第三漏电极DE3的另一端连接到第四晶体管T4的第四漏电极DE4。此外，第三漏电极DE3通过连接线CNL以及第二接触孔CH2和第三接触孔CH3连接到第一晶体管T1的第一栅电极GE1。
根据实施例，第四晶体管T4具有双栅极结构，以防止漏电流。也就是说，第四晶体管T4包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管T4b包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。在下文中，为了便于说明，将第4a栅电极GE4a和第4b栅电极GE4b称为第四栅电极GE4，将第4a有源图案ACT4a和第4b有源图案ACT4b称为第四有源图案ACT4，将第4a源电极SE4a和第4b源电极SE4b称为第四源电极SE4，将第4a漏电极DE4a和第4b漏电极DE4b称为第四漏电极DE4。
根据实施例，第四栅电极GE4连接到第二扫描线SL2。第四栅电极GE4可以是第二扫描线SL2的一部分，或者可以从第二扫描线SL2突出。在本公开的实施例中，第四有源图案ACT4、第四源电极SE4和第四漏电极DE4由可以是未掺杂或掺杂有杂质的半导体层形成。第四源电极SE4和第四漏电极DE4由掺杂有杂质的半导体层形成，第四有源图案ACT4由未掺杂的半导体层形成。第四有源图案ACT4与第四栅电极GE4叠置。第四源电极SE4的一端连接到第四有源图案ACT4，第四源电极SE4的另一端连接到初始化电源线IPL和第七晶体管T7的第七漏电极DE7。第二桥图案BR2设置在第四源电极SE4与初始化电源线IPL之间。第二桥图案BR2的一端通过第九接触孔CH9连接到第四源电极SE4，第二桥图案BR2的另一端通过第八接触孔CH8连接到初始化电源线IPL。第四漏电极DE4的一端连接到第四有源图案ACT4，第四漏电极DE4的另一端连接到第三晶体管T3的第三漏电极DE3。此外，第四漏电极DE4通过连接线CNL以及第二接触孔CH2和第三接触孔CH3连接到第一晶体管T1的第一栅电极GE1。
根据实施例，第五晶体管T5包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
根据实施例，第五栅电极GE5连接到发光控制线EL。第五栅电极GE5可以是发光控制线EL的一部分，或者可以从发光控制线EL突出。在本公开的实施例中，第五有源图案ACT5、第五源电极SE5和第五漏电极DE5由可以由未掺杂或掺杂有杂质的半导体层形成。第五源电极SE5和第五漏电极DE5由掺杂有杂质的半导体层形成，第五有源图案ACT5由未掺杂的半导体形成。第五有源图案ACT5与第五栅电极GE5叠置。第五源电极SE5的一端连接到第五有源图案ACT5，第五源电极SE5的另一端通过第六接触孔CH6连接到电源线PL。第五漏电极DE5的一端连接到第五有源图案ACT5，第五漏电极DE5的另一端连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2。
根据实施例，第六晶体管T6包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
根据实施例，第六栅电极GE6连接到发光控制线EL。第六栅电极GE6可以是发光控制线EL的一部分，或者可以从发光控制线EL突出。在本公开的实施例中，第六有源图案ACT6、第六源电极SE6和第六漏电极DE6由可以是未掺杂或掺杂有杂质的半导体层形成。第六源电极SE6和第六漏电极DE6由掺杂有杂质的半导体层形成，第六有源图案ACT6由未掺杂的半导体层形成。第六有源图案ACT6与第六栅电极GE6叠置。第六源电极SE6的一端连接到第六有源图案ACT6，第六源电极SE6的另一端连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三源电极SE3。第六漏电极DE6的一端连接到第六有源图案ACT6，第六漏电极DE6的另一端连接到前一行上的像素的第七晶体管T7的第七源电极SE7。
根据实施例，第七晶体管T7包括第七栅电极GE7、第七有源图案AC7、第七源电极SE7和第七漏电极DE7。
根据实施例，第七栅电极GE7连接到第二扫描线SL2。第七栅电极GE7可以是第二扫描线SL2的一部分，或者可以从第二扫描线SL2突出。在本公开的实施例中，第七有源图案ACT7、第七源电极SE7和第七漏电极DE7由可以是未掺杂或掺杂有杂质的半导体层形成。第七源电极SE7和第七漏电极DE7由掺杂有杂质的半导体层形成，第七有源图案ACT7由未掺杂的半导体层形成。第七有源图案ACT7的一端与第七栅电极GE7叠置。第七源电极SE7的一端连接到第七有源图案ACT7，第七源电极SE7的另一端连接到下一行上的像素的第六晶体管T6的第六源电极SE6。第七漏电极DE7的一端连接到第七有源图案ACT7，第七漏电极DE7的另一端连接到初始化电源线IPL。第七漏电极DE7和初始化电源线IPL通过第二桥图案BR2以及第八接触孔CH8和第九接触孔CH9而彼此连接。
根据实施例，存储电容器Cst包括下电极LE和上电极UE。
根据实施例，存储电容器Cst的下电极LE与辅助电源线APL设置在同一层中，并且可以是辅助电源线APL的一部分。存储电容器Cst的上电极UE可以是第一晶体管T1的第一栅电极GE1的一部分。第一栅电极GE1与辅助电源线APL叠置。第一栅电极GE1覆盖辅助电源线APL的一部分。下电极LE比其与上电极UE重叠的区域宽，使得能够增大存储电容器Cst的电容。根据实施例，存储电容器Cst的下电极LE是首先设置在基底SUB上的导电图案。
根据实施例，发光器件OLED包括阳电极AD、阴电极CD和设置在阳电极AD与阴电极CD之间的发射层EML。
根据实施例，阳电极AD设置在与每个像素PXL对应的像素区域中。阳电极AD通过第四接触孔CH4和第五接触孔CH5连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥图案BR1设置在第四接触孔CH4与第五接触孔CH5之间，且将阳电极AD连接到第六漏电极DE6和第七源电极SE7。
将参照图2至图5以堆叠顺序描述根据本公开的实施例的显示装置的结构。
首先，根据实施例，辅助电源线APL、存储电容器Cst、下电极LE和初始化电源线IPL设置在基底SUB上。辅助电源线APL、存储电容器Cst的下电极LE和初始化电源线IPL包括金属材料。辅助电源线APL与存储电容器Cst的下电极LE一体地形成。
根据实施例，栅极绝缘层GI设置在辅助电源线APL、存储电容器Cst的下电极LE和初始化电源线IPL之上。
根据实施例，存储电容器Cst的上电极UE和第一栅电极GE1设置在栅极绝缘层GI上。第一栅电极GE1与上电极UE一体地形成。上电极UE与下电极LE叠置，并且上电极UE和下电极LE构成存储电容器Cst，其中，栅极绝缘层GI置于上电极UE与下电极LE之间。
根据实施例，层间绝缘层IL设置在存储电容器Cst的上电极UE和第一栅电极GE1之上。
根据实施例，第一有源图案ACT1至第七有源图案ACT7设置在层间绝缘层IL上。第一有源图案ACT1至第七有源图案ACT7中的每个包括具有不同结晶状态的顺序地堆叠的第一半导体层SML1和第二半导体层SML2。这里，第一半导体层SML1设置在第二半导体层SML2之下，并且具有比第二半导体层SML2小的结晶颗粒。
形成第一半导体层SML1和第二半导体层SML2的根据实施例的方法如下。
通过在位于基底SUB上的层间绝缘层IL上形成非晶硅层，然后在非晶硅层上执行结晶化工艺，来形成第一半导体层SML1和第二半导体层SML2。根据实施例，可以通过准分子激光结晶化等执行结晶化工艺。
当通过将激光非常短的时间地照射到非晶硅层上来将非晶硅层加热到局部高温时，非晶硅层结晶为多晶硅层。如果非晶硅层具有预定的厚度，则可以将非晶硅层分成具有不同结晶状态的第一半导体层SML1和第二半导体层SML2。具体地，与激光直接接触的非晶硅层的一部分变成具有大结晶颗粒的第二半导体层SML2，因第二半导体层SML2而未与激光直接接触的一部分变成具有比第二半导体层SML2小的结晶颗粒的第一半导体层SML1。根据实施例，非晶硅层具有至/>的厚度。当非晶硅层的厚度小于/>时，激光穿透整个非晶硅层，它被结晶成具有相同结晶状态的半导体层。当非晶硅层的厚度大于或等于时，非晶硅层不会结晶成多晶硅层。
根据实施例，第一半导体层SML1设置在第一晶体管T1的第一栅电极GE1上，并且形成第一晶体管T1的沟道区。第二半导体层SML2设置在相应的第二晶体管T2至第七晶体管T7的栅电极GE2至GE7之下，并且形成相应的第二晶体管T2至第七晶体管T7的沟道区。包括具有小结晶颗粒的第一半导体层SML1的第一晶体管T1具有比第二晶体管T2至第七晶体管T7更短的沟道。
根据实施例，第一绝缘层INS1设置在包括具有如上所述的不同结晶状态的第一半导体层SML1和第二半导体层SML2的第一有源图案ACT1至第七有源图案ACT7之上。
根据实施例，第一扫描线SL1、第二扫描线SL2、发光控制线EL和第二栅电极GE2至第七栅电极GE7设置在第一绝缘层INS1上。第二栅电极GE2和第三栅电极GE3与第一扫描线SL1一体地形成。第四栅电极GE4和第七栅电极GE7与第二扫描线SL2一体地形成。第五栅电极GE5和第六栅电极GE6与发光控制线EL一体地形成。
此外，根据实施例，反掺杂层ADL设置在第一绝缘层INS1上。反掺杂层ADL可以用作防止第一晶体管T1的第一有源图案ACT1被掺杂有杂质的阻挡层。因此，反掺杂层可以限定第一有源图案ACT1的沟道区。
根据实施例，反掺杂层ADL设置在与第一扫描线SL1等同一层中。在本公开的实施例中，由于反掺杂层ADL设置在与第一扫描线SL1和第二扫描线SL2、发光控制线EL以及第二栅电极GE2至第七栅电极GE7同一层中，所以反掺杂层ADL包括金属材料。
根据实施例，第二绝缘层INS2设置在第一扫描线SL1和第二扫描线SL2、发光控制线EL、第二栅电极GE2至第七栅电极GE7以及反掺杂层ADL之上。
根据实施例，数据线DL1、电源线PL、第一桥图案BR1和第二桥图案BR2以及连接线CNL设置在第二绝缘层INS2上。
根据实施例，数据线D1通过第七接触孔CH7连接到第二源电极SE2。此外，第七接触孔CH7穿透第一绝缘层INS1和第二绝缘层INS2。
根据实施例，电源线PL通过第一接触孔CH1连接到辅助电源线APL。第一接触孔CH1穿透栅极绝缘层GI、层间绝缘层IL以及第一绝缘层INS1和第二绝缘层INS2。电源线PL也通过第六接触孔CH6连接到第五源电极SE5。第六接触孔CH6穿透第一绝缘层INS1和第二绝缘层INS2。
根据实施例，连接线CNL通过穿透第一绝缘层INS1和第二绝缘层INS2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。此外，连接线CNL通过穿透层间绝缘层IL、第一绝缘层INS1和第二绝缘层INS2的第三接触孔CH3连接到第一栅电极GE1。
根据实施例，第一桥图案BR1是将第六漏电极DE6连接到阳电极AD的介质。第一桥图案BR1通过穿透第一绝缘层INS1和第二绝缘层INS2的第四接触孔CH4连接到第六漏电极DE6。
根据实施例，第二桥图案BR2是将第四源电极SE4连接到初始化电源线IPL的介质。第二桥图案BR2通过第八接触孔CH8和第九接触孔CH9连接到第四源电极SE4和第七漏电极DE7。
根据实施例，保护层PSV设置在其上形成有数据线D1等的基底SUB上。
根据实施例，阳电极AD设置在保护层PSV上。阳电极AD通过穿透保护层PSV的第五接触孔CH5连接到第一桥图案BR1。由于第一桥图案BR1通过第四接触孔CH4连接到第六漏电极DE6和第七源电极SE7，所以阳电极AD最终连接到第六漏电极DE6和第七源电极SE7。
根据实施例，限定与每个像素PXL对应的像素区域的像素限定层PDL设置在基底SUB上的阳电极AD上。像素限定层PDL使阳电极AD的顶表面暴露，并且沿像素PXL的周界从基底SUB突出。
根据实施例，发射层EML设置在由像素限定层PDL围绕的像素区域中，阴电极CD设置在发射层EML上。
根据实施例，覆盖阴电极CD的包封层SLM设置在阴电极CD之上。
根据上述实施例，设置在第一有源图案ACT1之下的下电极LE和上电极UE用作挡光层。在光入射到基底SUB的一个表面(例如，没有设置第一有源图案ACT1的底表面)上的透明显示装置的情况下，下电极LE和上电极UE阻挡光入射到基底SUB的底表面上，以防止光朝向第一有源图案ACT1穿透。
此外，根据上述实施例，由于上电极UE与第一驱动晶体管T1的第一栅电极GE1一体地形成，所以第一晶体管T1可以实现为底栅型晶体管。
此外，根据上述实施例，由于第一晶体管T1包括具有小晶粒的第一半导体层SML1，所以可以扩展施加到第一栅电极GE1的栅极电压的驱动范围。因此，可以实现高分辨率显示装置。
此外，根据上述实施例，由于第一栅电极GE1设置在第一有源图案ACT1之下，所以设置在第一栅电极GE1与第一有源图案ACT1之间的层间绝缘层IL不受第一有源图案ACT1的投影的影响。
图6A至图6E是示意性地示出图4中示出的像素的每个层的组件的布局图。
首先，根据实施例，参照图4和图6A，存储电容器Cst的下电极LE、辅助电源线APL和初始化电源线IPL设置在基底(见图5的SUB)上。辅助电源线APL和下电极LE一体地形成。
参照图4和图6B，根据实施例，存储电容器Cst的上电极UE和第一栅电极GE1设置在下电极LE、辅助电源线APL以及初始化电源线IPL上，栅极绝缘层(见图5的GI)置于它们之间。
根据实施例，上电极UE和第一栅电极GE1一体地形成。上电极UE与下电极LE叠置，栅极绝缘层GI置于上电极UE与下电极LE之间。上电极UE和下电极LE构成存储电容器Cst，栅极绝缘层GI置于上电极UE与下电极LE之间。
参照图4和图6C，根据实施例，包括第一有源图案ACT1至第七有源图案ACT7的半导体层SML设置在上电极UE和第一栅电极GE1上，层间绝缘层(见图5的IL)置于它们之间。半导体层SML包括具有不同结晶状态的堆叠的第一半导体层和第二半导体层(见图5的SML1和SML2)。第一有源图案ACT1至第七有源图案ACT7通过相同的工艺由同一层形成。
参照图4和图6D，根据实施例，第一扫描线SL1和第二扫描线SL2、发光控制线EL和反掺杂层ADL设置在图6C的半导体层SML上，第一绝缘层(见图5的INS1)置于它们之间。第一扫描线SL1和第二扫描线SL2、发光控制线EL和反掺杂层ADL通过相同的工艺由同一层形成。
根据实施例，第二栅电极GE2和第三栅电极GE3设置有第一扫描线SL1。第四栅电极GE4和第七栅电极GE7设置有第二扫描线SL2。第五栅电极GE5和第六栅电极GE6设置有发光控制线EL。
参照图4和图6E，根据实施例，数据线DL1、电源线PL、第一桥图案BR1和第二桥图案BR2、连接线CNL设置在第一扫描线SL1和第二扫描线SL2、发光控制线EL和反掺杂层ADL上，第二绝缘层(见图5的INS2)置于它们之间。
根据实施例，数据线DL1通过穿透第一绝缘层INS1和第二绝缘层INS2的第七接触孔CH7连接到第二源电极SE2。
根据实施例，电源线PL通过穿透栅极绝缘层GI、层间绝缘层IL以及第一绝缘层INS1和第二绝缘层INS2的第一接触孔CH1连接到辅助电源线APL。此外，电源线PL通过穿透第一绝缘层INS1和第二绝缘层INS2的第六接触孔CH6连接到第五源电极SE5。
根据实施例，第一桥图案BR1通过穿透第一绝缘层INS1和第二绝缘层INS2的第四接触孔CH4连接到第六漏电极DE6。此外，第一桥图案BR1通过第五接触孔CH5连接到阳电极(见图5的AD)。
根据实施例，第二桥图案BR2通过穿透第一绝缘层INS1和第二绝缘层INS2的第八接触孔CH8连接到初始化电源线IPL。此外，第二桥图案BR2通过穿透第一绝缘层INS1和第二绝缘层INS2的第九接触孔CH9连接到第四源电极SE4和第七漏电极DE7。
根据实施例，连接线CNL通过穿透第一绝缘层INS1和第二绝缘层INS2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。此外，连接线CNL通过穿透层间绝缘层IL以及第一绝缘层INS1和第二绝缘层INS2的第三接触孔CH3连接到第一栅电极GE1。
图7A至图7F是顺序地示出制造图5中示出的像素的方法的剖视图。
参照图5和图7A，根据实施例，在基底SUB上形成导电图案。导电图案包括存储电容器Cst的下电极LE。此外，可以在基底SUB与下电极LE之间设置缓冲层。
根据实施例，缓冲层防止杂质从基底SUB扩散，并且可以改善基底SUB的平坦度。缓冲层可以具有单层，或者可以具有包括至少两层的多层。缓冲层是由无机材料制成的无机绝缘层。例如，缓冲层可以由氮化硅、氧化硅、氮氧化硅等形成。当缓冲层具有多层时，这些层可以由相同的材料形成或者可以由不同的材料形成。可以根据基底SUB的材料和工艺条件省略缓冲层。
参照图5和图7B，根据实施例，在下电极LE之上形成栅极绝缘层GI。
根据实施例，栅极绝缘层GI可以是由无机材料制成的无机绝缘层。无机材料可以是绝缘材料，诸如氮化硅、氧化硅、氮氧化硅等。可选择地，栅极绝缘层GI可以是由有机材料制成的有机绝缘层。有机材料可以是绝缘材料，诸如聚丙烯酸类化合物、聚酰亚胺类化合物、诸如聚四氟乙烯的氟类化合物、苯并环丁烯类化合物等。
根据实施例，在栅极绝缘层GI上形成金属层。金属层是存储电容器Cst的上电极UE。上电极UE与第一栅电极GE1一体地形成。
根据实施例，上电极UE与下电极LE叠置，栅极绝缘层GI置于上电极UE与下电极LE之间。上电极UE和下电极LE构成存储电容器Cst，栅极绝缘层GI置于上电极UE与下电极LE之间。
参照图5和图7C，根据实施例，在上电极UE和第一栅电极GE1之上形成层间绝缘层IL。层间绝缘层IL可以是包括无机材料的无机绝缘层，但是本公开的实施例不限于此。例如，层间绝缘层IL可以是包括有机材料的有机绝缘层。
根据实施例，在层间绝缘层IL上形成半导体层。半导体层可以由多晶硅制成，但是本公开的实施例不限于此。半导体层具有堆叠的第一半导体层SML1和第二半导体层SML2，第一半导体层SML1和第二半导体层SML2具有不同的结晶状态，它们通过使用激光对具有预定厚度的非晶硅层执行结晶化来形成。
参照图5和图7D，根据实施例，在基底上的第一半导体层SML1和第二半导体层SML2上形成第一绝缘层INS1。第一绝缘层INS1的绝缘材料可以是无机绝缘材料或有机绝缘材料。
根据实施例，在第一绝缘层INS1上形成栅极图案。栅极图案包括反掺杂层ADL、第六栅电极GE6、发光控制线EL以及第一扫描线SL1和第二扫描线SL2。反掺杂层ADL与存储电容器Cst的上电极UE叠置。
根据实施例，反掺杂层ADL、第六栅电极GE6和发光控制线EL与半导体层叠置。
随后，根据实施例，将杂质掺杂到其上形成有反掺杂层ADL、第六栅电极GE6和发光控制线EL的基底SUB中。与第六栅电极GE6叠置的半导体层变成未掺杂的第六有源图案ACT6。此外，与反掺杂层ADL叠置的半导体层变成未掺杂的第一有源图案ACT1。
根据实施例，连接到不与反掺杂层ADL叠置的第一有源图案ACT1的一端的半导体层变成第一源电极SE1。此外，连接到不与反掺杂层ADL叠置的第一有源图案ACT1的另一端的半导体层变成第一漏电极DE1。
根据实施例，连接到不与第六栅电极GE6叠置的第六有源图案ACT6的一端的半导体层变成第六源电极SE6。此外，连接到不与第六栅电极GE6叠置的第六有源图案ACT6的另一端的半导体层变成第六漏电极DE6。
参照图5和图7E，根据实施例，在基底SUB上的反掺杂层ADL、第六栅电极GE6和发光控制线EL上形成第二绝缘层INS2。第二绝缘层INS2的绝缘材料可以是无机绝缘材料或有机绝缘材料。
随后，根据实施例，形成穿透第一绝缘层INS1和第二绝缘层INS2的第四接触孔CH4。然后，在第二绝缘层INS2和第四接触孔CH4上形成数据图案。数据图案包括电源线PL、第一桥图案BR1和数据线DL1。第一桥图案BR1通过第四接触孔CH4连接到第六漏电极DE6。
参照图5和图7F，根据实施例，在基底上的电源线PL和第一桥图案BR1上形成保护层PSV。保护层PSV包括使第一桥图案BR1的一部分暴露的第五接触孔CH5。
然后，根据实施例，在保护层PSV上形成阳电极AD。阳电极AD通过第五接触孔CH5电连接到第一桥图案BR1。随后，在阳电极AD之上形成像素限定层PDL。
在由像素限定层PDL围绕的像素区域中顺序地形成发射层EML和阴电极CD，并形成覆盖阴电极CD的包封层SLM。
图8是图2的像素的另一实施例的平面图，其示出了晶体管的位置。图9是图8的像素的详细平面图。图10是沿图9的线II-II'截取的剖视图。在包括根据另一实施例的像素的显示装置中，将主要描述与根据上述实施例的显示装置的差异，以避免冗余。本公开的另一实施例的未描述的部分基本上与根据上述实施例的显示装置的部分类似。此外，相同的附图标记表示相同的组件，并且类似的附图标记表示类似的组件。
参照图2和图8至图10，根据本公开另一实施例的显示装置包括基底SUB、线单元和像素PXL。
根据实施例，线单元将信号发送至每个像素，并且包括第一扫描线SL1和第二扫描线SL2、数据线DL1、发光控制线EL、电源线PL、初始化电源线IPL和辅助电源线APL。
根据实施例，辅助电源线APL沿第一方向DR1延伸，并且设置在发光控制线EL与第一扫描线SL1之间。
根据实施例，电源线PL沿与第一方向DR1相交的第二方向DR2延伸，并且设置在基底SUB上并与数据线DL1间隔开。此外，电源线PL包括沿第一方向DR1部分地延伸的存储电容器Cst的上电极UE。也就是说，电源线PL和上电极UE一体地形成。
根据实施例，每个像素PXL包括第一晶体管T1至第七晶体管T7、存储电容器Cst、发光器件OLED和桥图案。
根据实施例，第一晶体管T1包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一连接线CNL1。
根据实施例，第一源电极SE1连接到第五晶体管T5的第五漏电极DE5。第一漏电极DE1连接到第六晶体管T6的第六源电极SE6。第一栅电极GE1通过第一连接线CNL1连接到第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4。第一栅电极GE1与辅助电源线APL结合。第一栅电极GE1和辅助电源线APL包含设置在基底SUB上的导电图案。
根据实施例，第二晶体管T2包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。
根据实施例，第三晶体管T3包括第3a晶体管T3a和第3b晶体管T3b。第3a晶体管T3a包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管T3b包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。
根据实施例，第四晶体管T4包括第4a晶体管T4a和第4b晶体管T4b。第4a晶体管T4a包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管T4b包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。
根据实施例，第五晶体管T5包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。
根据实施例，第六晶体管T6包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。
根据实施例，第七晶体管T7包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。
根据实施例，存储电容器Cst包括下电极LE和上电极UE。
根据实施例，上电极UE与电源线PL结合。电源线PL与下电极LE叠置，并且覆盖下电极LE的一部分。下电极LE比其与上电极UE的重叠面积宽，使得能够增大存储电容器Cst的电容。
根据实施例，第二连接线CNL2设置在辅助电源线APL与下电极LE之间。因此，第二连接线CNL2的一端通过第一接触孔CH1连接到辅助电源线APL，第二连接线CNL2的另一端通过第十接触孔CH10连接到下电极LE。
根据实施例，发光器件OLED包括阳电极AD、阴电极CD和设置在阳电极AD与阴电极CD之间的发射层EML。
根据实施例，阳电极AD设置在每个像素PXL的像素区域中。阳电极AD通过第四接触孔CH4和第五接触孔CH5连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。第一桥图案BR1设置在第四接触孔CH4与第五接触孔CH5之间，并且将阳电极AD连接到第六漏电极DE6和第七源电极SE7。
将参照图8至图10以堆叠顺序描述根据本公开的另一实施例的显示装置的结构。
首先，根据实施例，辅助电源线APL、初始化电源线IPL和第一栅电极GE1设置在基底SUB上。辅助电源线APL与第一栅电极GE1一体地形成。
根据实施例，层间绝缘层IL设置在辅助电源线APL、初始化电源线IPL和第一栅电极GE1之上。
根据实施例，第一有源图案ACT1至第七有源图案ACT7设置在层间绝缘层IL上。第一有源图案ACT1至第七有源图案ACT7中的每个包括两个顺序地堆叠的半导体层，即，具有不同结晶状态的第一半导体层SML1和第二半导体层SML2。根据实施例，第一半导体层SML1设置在第二半导体层SML2之下，并且具有比第二半导体层SML2小的结晶颗粒。
根据实施例，第一半导体层SML1设置在第一晶体管T1的第一栅电极GE1上，并且形成第一晶体管T1的沟道区。
根据实施例，第一绝缘层INS1设置在包括第一半导体层SML1和第二半导体层SML2的第一有源图案ACT1至第七有源图案ACT7上。
根据实施例，下电极LE、第一扫描线SL1和第二扫描线SL2、发光控制线EL以及第二栅电极GE2至第七栅电极GE7设置在第一绝缘层INS1上。第二半导体层SML2设置在第二栅电极GE2至第七栅电极GE7中的每个之下，并且形成第二晶体管T2至第七晶体管T7中的每个的沟道区。因此，包括具有小结晶颗粒的第一半导体层SML1的第一晶体管T1具有比第二晶体管T2至第七晶体管T7更短的沟道。
根据实施例，下电极LE是存储电容器Cst的下电极，并且设置在第一有源图案ACT1上，用作防止第一有源图案ACT1掺杂有杂质的反掺杂层。因此，下电极LE限定第一有源图案ACT1的沟道区。
根据实施例，第二绝缘层INS2设置在位于基底SUB上的下电极LE、第一扫描线SL1和第二扫描线SL2、发光控制线EL以及第二栅电极GE2至第七栅电极GE7上。
根据实施例，数据线DL1、电源线PL、第一桥图案BR1和第二桥图案BR2以及第一连接线CNL1和第二连接线CNL2设置在第二绝缘层INS2上。此外，与电源线PL一体地形成的存储电容器Cst的上电极UE设置在第二绝缘层INS2上。
根据实施例，保护层PSV设置在数据线DL1、电源线PL、第一桥图案BR1和第二桥图案BR2以及第一连接线CNL1和第二连接线CNL2上。
根据实施例，阳电极AD设置在保护层PSV上。阳电极AD通过穿透保护层PSV的第五接触孔CH5连接到第一桥图案BR1。阳电极AD经由第一桥图案BR1连接到第六漏电极DE6和第七源电极SE7。
根据实施例，像素限定层PDL设置在阳电极AD上。发射层EML设置在由像素限定层PDL围绕的像素区域中。阴电极CD设置在发射层EML上。
根据实施例，覆盖阴电极CD的包封层SLM设置在阴电极CD上。
图11A至图11D是示意性地示出图9中示出的像素的每个层的组件的布局图。
首先，根据实施例，参照图9和图11A，导电图案设置在基底(见图10的SUB)上。导电图案包括辅助电源线APL、初始化电源线IPL和第一栅电极GE1。辅助电源线APL和第一栅电极GE1一体地形成。
参照图9和图11B，根据实施例，包括第一有源图案ACT1至第七有源图案ACT7的半导体层SML设置在辅助电源线APL、初始化电源线IPL和第一栅电极GE1上，层间绝缘层(见图10的IL)置于它们之间。半导体层SML包括具有不同结晶状态的堆叠的第一半导体层和第二半导体层(见图10的SML1和SML2)。第一有源图案ACT1至第七有源图案ACT7通过相同的工艺由同一层形成。
参照图9和图11C，根据实施例，第一扫描线SL1和第二扫描线SL2、发光控制线EL以及存储电容器Cst的下电极LE设置在半导体层SML上，第一绝缘层(见图10的INS1)置于它们之间。第一扫描线SL1和第二扫描线SL2、发光控制线EL以及下电极LE通过相同的工艺由同一层形成。
根据实施例，第二栅电极GE2和第三栅电极GE3设置有第一扫描线SL1。第四栅电极GE4和第七栅电极GE7设置有第二扫描线SL2。第五栅电极GE5和第六栅电极GE6设置有发光控制线EL。
参照图9和图11D，根据实施例，数据线DL1、电源线PL、第一桥图案BR1和第二桥图案BR2、第一连接线CNL1和第二连接线CNL2以及存储电容器Cst的上电极UE设置在第一扫描线SL1和第二扫描线SL2、发光控制线EL以及下电极LE上，第二绝缘层(见图10的INS2)置于它们之间。
根据实施例，数据线DL1通过穿透第一绝缘层INS1和第二绝缘层INS2的第七接触孔CH7连接到第二源电极SE2。
根据实施例，电源线PL通过穿透第一绝缘层INS1和第二绝缘层INS2的第六接触孔CH6连接到第五源电极SE5。
根据实施例，第一桥图案BR1通过穿透第一绝缘层INS1和第二绝缘层INS2的第四接触孔CH4连接到第六漏电极DE6。此外，第一桥图案BR1通过第五接触孔CH5连接到阳电极(见图10的AD)。
根据实施例，第二桥图案BR2通过穿透第一绝缘层INS1和第二绝缘层INS2的第八接触孔CH8连接到初始化电源线IPL。此外，第二桥图案BR2通过穿透第一绝缘层INS1和第二绝缘层INS2的第九接触孔CH9连接到第四源电极SE4和第七漏电极DE7。
根据实施例，第一连接线CNL1通过穿透第一绝缘层INS1和第二绝缘层INS2的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。此外，第一连接线CNL1通过穿透层间绝缘层IL以及第一绝缘层INS1和第二绝缘层INS2的第三接触孔CH3来连接到第一栅电极GE1。
根据实施例，第二连接线CNL2通过穿透层间绝缘层IL以及第一绝缘层INS1和第二绝缘层INS2的第一接触孔CH1连接到辅助电源线APL。此外，第二连接线CNL2通过穿透第一绝缘层INS1和第二绝缘层INS2的第十接触孔CH10连接到下电极LE。
根据实施例，存储电容器Cst的上电极UE与电源线PL一体地形成。上电极UE与下电极LE叠置并且第二绝缘层INS2置于上电极UE与下电极LE之间，以构成存储电容器Cst。
根据本公开的实施例的显示装置可以合并到各种电子装置中。例如，显示装置可以合并到电视、笔记本电脑、蜂窝电话、智能电话、智能平板、PMP、PDA、导航、诸如智能手表等的各种可穿戴装置中。
根据本公开的实施例，可以提供能够实现高分辨率的显示装置。
根据本公开的实施例，可以提供制造显示装置的方法。
这里已经公开了示例性实施例，尽管采用了特定术语，但是它们仅以一般和描述性的意义来使用且将被解释，而不出于限制的目的。在一些情况下，如本领域普通技术人员将清楚的，自提交本申请之时起，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或结合关联其它实施例描述的特征、特性和/或元件使用。因此，本领域技术人员将理解的是，在不脱离如权利要求所阐述的本公开的精神和范围的情况下，可以做出形式和细节上的各种变化。

Claims (12)

1.一种显示装置，所述显示装置包括：
扫描线，位于基底上在第一方向上延伸，其中，所述扫描线发送扫描信号；
数据线，在与所述第一方向相交的第二方向上延伸，其中，所述数据线发送数据信号；
电源线，在所述第二方向上延伸，其中，所述电源线发送电源电压；
晶体管，包括连接到所述扫描线和所述数据线的第二晶体管以及连接到所述第二晶体管的第一晶体管；
发光器件，连接到所述第一晶体管；以及
导电图案，设置在所述基底上，
其中，所述第一晶体管和所述第二晶体管中的每个包括具有不同结晶状态的堆叠的第一半导体层和第二半导体层的有源图案，
其中，所述导电图案设置在所述第一晶体管的所述有源图案下方，且绝缘层设置在所述导电图案与所述第一晶体管的所述有源图案之间，
其中，所述导电图案与所述第一晶体管的栅电极一体地形成，或者所述导电图案与所述第一晶体管的栅电极形成存储电容器。
2.根据权利要求1所述的显示装置，其中，所述第一半导体层设置在所述第二半导体层之下，并且具有比所述第二半导体层小的结晶颗粒。
3.根据权利要求1所述的显示装置，所述显示装置包括在所述基底与所述第一半导体层之间的所述存储电容器，其中，所述存储电容器包括所述导电图案、与所述导电图案叠置的金属层以及置于所述导电图案与所述金属层之间的所述绝缘层，并且所述金属层与所述第一晶体管的所述栅电极一体地形成。
4.根据权利要求3所述的显示装置，其中，所述导电图案是阻挡光入射到所述基底的底表面中的光阻挡层。
5.根据权利要求1所述的显示装置，所述显示装置还包括与所述导电图案一体地形成的辅助电源线以及沿所述第一方向延伸的初始化电源线。
6.根据权利要求3所述的显示装置，其中，所述第一晶体管包括：
所述栅电极，与所述金属层一体地形成；
有源图案，设置在所述栅电极上；以及
源电极和漏电极，均连接到所述有源图案的相应端部，并且所述显示装置还包括设置在所述有源图案上的反掺杂层。
7.根据权利要求1所述的显示装置，所述显示装置还包括第二存储电容器，所述第二存储电容器包括设置在所述有源图案上的下电极、与所述下电极叠置的上电极以及置于所述下电极与所述上电极之间的第二绝缘层。
8.根据权利要求7所述的显示装置，其中，所述上电极与所述电源线一体地形成，并且所述下电极是反掺杂层。
9.根据权利要求7所述的显示装置，其中，所述第一晶体管包括：
所述栅电极，与所述导电图案一体地形成；
有源图案，设置在所述栅电极上；以及
源电极和漏电极，均连接到所述有源图案的相应的端部。
10.一种制造显示装置的方法，所述方法包括：
在基底上形成导电图案；
在所述导电图案之上形成层间绝缘层；
通过在所述层间绝缘层上沉积半导体层并且使用激光执行结晶化工艺，形成包括具有不同结晶状态的第一半导体层和第二半导体层的有源图案；
在所述有源图案之上形成第一绝缘层；
在所述第一绝缘层上形成栅极图案；
在所述栅极图案之上形成第二绝缘层；
在所述第二绝缘层之上形成数据图案；
在所述数据图案之上形成保护层；并且
形成设置在所述保护层上的发光器件，所述发光器件电连接到所述数据图案的一部分，
其中，所述导电图案与包括所述有源图案的第一晶体管的栅电极一体地形成，或者所述导电图案与包括所述有源图案的第一晶体管的栅电极形成存储电容器。
11.根据权利要求10所述的方法，其中，所述第一半导体层设置在所述第二半导体层之下，并且具有比所述第二半导体层小的结晶颗粒。
12.根据权利要求11所述的方法，所述方法还包括：
在所述导电图案之上形成绝缘层；并且
在所述绝缘层和与所述导电图案叠置的所述层间绝缘层之间形成金属层，其中，所述金属层与包括所述有源图案的所述第一晶体管的所述栅电极一体地形成。
CN201710982093.6A 2016-10-26 2017-10-20 显示装置及其制造方法 Active CN107994051B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0140222 2016-10-26
KR1020160140222A KR20180045964A (ko) 2016-10-26 2016-10-26 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
CN107994051A CN107994051A (zh) 2018-05-04
CN107994051B true CN107994051B (zh) 2023-08-08

Family

ID=61969884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710982093.6A Active CN107994051B (zh) 2016-10-26 2017-10-20 显示装置及其制造方法

Country Status (3)

Country Link
US (2) US10644089B2 (zh)
KR (1) KR20180045964A (zh)
CN (1) CN107994051B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045964A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20180050478A (ko) * 2016-11-04 2018-05-15 삼성디스플레이 주식회사 박막 트랜지스터, 그의 제조 방법, 및 이를 포함하는 표시 장치
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
CN109326624B (zh) * 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置
KR102595916B1 (ko) * 2018-03-09 2023-10-31 삼성디스플레이 주식회사 표시장치
KR102465352B1 (ko) * 2018-05-28 2022-11-11 삼성디스플레이 주식회사 표시 장치
KR102584303B1 (ko) 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR20200047834A (ko) * 2018-10-24 2020-05-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109410836A (zh) * 2018-12-05 2019-03-01 武汉华星光电半导体显示技术有限公司 Oled像素驱动电路及显示面板
KR20200136520A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
CN110600484A (zh) * 2019-08-30 2019-12-20 南京中电熊猫平板显示科技有限公司 一种自发光的阵列基板及其制造方法
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN111129088B (zh) * 2019-12-17 2022-09-09 武汉华星光电半导体显示技术有限公司 有机发光二极管显示装置
CN113497093B (zh) * 2020-04-02 2022-11-08 昆山国显光电有限公司 显示面板以及显示装置
CN111445853B (zh) * 2020-05-08 2021-05-25 京东方科技集团股份有限公司 像素驱动电路、显示面板、驱动方法、显示装置
KR20220158143A (ko) * 2021-05-20 2022-11-30 삼성디스플레이 주식회사 표시 패널

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2005300786A (ja) * 2004-04-09 2005-10-27 Sanyo Electric Co Ltd 表示装置及びその製造方法
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR101209041B1 (ko) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI327447B (en) * 2006-10-16 2010-07-11 Chimei Innolux Corp Method of fabricating a thin film transistor
KR101138869B1 (ko) * 2006-12-22 2012-05-14 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자의 제조방법
JP5485517B2 (ja) * 2008-03-17 2014-05-07 株式会社ジャパンディスプレイ 表示装置およびその製造方法
KR101049808B1 (ko) 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
TWI423435B (zh) * 2009-01-16 2014-01-11 Innolux Corp 影像顯示系統及其製造方法
JP5096437B2 (ja) * 2009-09-28 2012-12-12 株式会社ジャパンディスプレイイースト 有機ｅｌ表示装置
KR101041147B1 (ko) * 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
KR101752400B1 (ko) * 2010-09-03 2017-06-30 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
WO2013005250A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびに表示装置
JP6142230B2 (ja) * 2011-10-28 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置
WO2013183254A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
WO2014136719A1 (ja) 2013-03-05 2014-09-12 日本たばこ産業株式会社 燃焼型熱源、香味吸引器及び燃焼型熱源の製造方法
KR102296945B1 (ko) * 2014-07-04 2021-09-01 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
KR102430575B1 (ko) * 2015-08-26 2022-08-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20180030363A (ko) * 2016-09-13 2018-03-22 삼성디스플레이 주식회사 표시 장치
KR102621678B1 (ko) * 2016-09-30 2024-01-09 삼성디스플레이 주식회사 표시 장치 및 그의 제조방법
KR20180045964A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20180045964A (ko) 2018-05-08
US20180114823A1 (en) 2018-04-26
US10644089B2 (en) 2020-05-05
CN107994051A (zh) 2018-05-04
US11049921B2 (en) 2021-06-29
US20200243632A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
CN107994051B (zh) 显示装置及其制造方法
CN107887413B (zh) 显示设备
CN108172594B (zh) 显示装置
US11251251B2 (en) Display device
CN107871766B (zh) 显示装置
CN107731144B (zh) 显示装置
CN108022978B (zh) 薄膜晶体管及其制造方法
CN109427866B (zh) 显示设备
EP3664146A2 (en) Display device
CN110970469A (zh) 显示装置
KR102465352B1 (ko) 표시 장치
KR102535796B1 (ko) 화소, 이를 포함한 표시 장치, 및 표시 장치의 제조 방법
WO2022174692A1 (zh) 显示面板及显示装置
KR102575554B1 (ko) 화소 및 이를 포함한 표시 장치
CN111106180B (zh) 晶体管和电子装置
CN117594602A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant