CN110970469A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN110970469A
CN110970469A CN201910917020.8A CN201910917020A CN110970469A CN 110970469 A CN110970469 A CN 110970469A CN 201910917020 A CN201910917020 A CN 201910917020A CN 110970469 A CN110970469 A CN 110970469A
Authority
CN
China
Prior art keywords
conductive pattern
display device
disposed
line
insulating interlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910917020.8A
Other languages
English (en)
Inventor
金京勳
郭源奎
金美海
方铉喆
严基明
李在植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110970469A publication Critical patent/CN110970469A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请涉及显示装置，显示装置包括衬底、像素、扫描线、数据线以及电力线，其中，像素各自包括至少一个晶体管、连接至至少一个晶体管的存储电容器和连接至至少一个晶体管的发光元件，扫描线连接至像素中的每个像素，数据线连接至像素中的每个像素，电力线向发光元件供应第一电源电压。电力线包括第一导电图案、第二导电图案和第三导电图案，其中：第一导电图案在第一方向上延伸并且设置在第一绝缘中间层上；第二导电图案在第一方向上延伸，设置在第二绝缘中间层上并且经由第一接触孔连接至第一导电图案；第三导电图案在第二方向上延伸，设置在第三绝缘中间层上，并且经由第二接触孔连接至第二导电图案。

Description

显示装置
相关申请的交叉引用
本申请要求于2018年9月28日提交的第10-2018-0116601号韩国专利申请的优先权及由此产生的所有权益，该韩国专利申请的内容通过引用以其整体并入本文中。
技术领域
本发明的示例性实施方式总体上涉及显示装置，并且更具体地，涉及有机发光显示装置。
背景技术
在显示装置之中，有机发光显示装置通常包括两个电极和位于该两个电极之间的有机发光层。在有机发光显示装置中，从两个电极中的一个注入的电子和从两个电极中的另一个注入的空穴在有机发光层中复合以形成激子，并且激子通过能量发射而发光。
当显示装置的尺寸、分辨率和期望的驱动频率增加时，电阻-电容(“RC”)延迟增加。当显示装置的尺寸和期望的亮度增加时，电压(“IR”)降增加。最近，已经进行了用于防止RC延迟和IR降的显示面板结构的研究。
发明内容
示例性实施方式提供了具有改善的电力线的线电阻的显示装置。
示例性实施方式还提供了具有改善的扫描信号的电阻-电容(“RC”)延迟的显示装置。
在本发明的示例性实施方式中，提供了显示装置，该显示装置包括衬底、多个像素、多个扫描线、数据线和电力线，其中：衬底包括显示区域和非显示区域；多个像素位于显示区域中，多个像素各自包括至少一个晶体管、连接至至少一个晶体管的存储电容器和连接至至少一个晶体管的发光元件；多个扫描线连接至多个像素中的每个像素，多个扫描线在第一方向上延伸；数据线连接至多个像素中的每个像素，数据线在第二方向上延伸；电力线向发光元件供应第一电源电压，其中，该至少一个晶体管包括设置在衬底上的有源图案、各自连接至有源图案的源电极和漏电极、设置在有源图案上的栅电极、绝缘中间层以及设置在绝缘中间层上的保护层，栅电极和有源图案之间插置有与有源图案重叠的栅极绝缘层，绝缘中间层包括覆盖栅电极并且顺序堆叠的第一绝缘中间层、第二绝缘中间层和第三绝缘中间层，其中，电力线包括在第一方向上延伸的第一导电图案、在第一方向上延伸的第二导电图案和在第二方向上延伸的第三导电图案，第一导电图案设置在第一绝缘中间层上，第二导电图案设置在第二绝缘中间层上，第二导电图案经由第一接触孔连接至第一导电图案，第三导电图案设置在第三绝缘中间层上，第三导电图案经由第二接触孔连接至第二导电图案。
在示例性实施方式中，存储电容器可包括设置在与栅电极相同的层中的下电极以及与下电极重叠的上电极，上电极设置在第一绝缘中间层上。
在示例性实施方式中，第一导电图案和第二导电图案可与存储电容器的下电极的至少一部分重叠。
在示例性实施方式中，第一导电图案的与下电极重叠的面积可大于第二导电图案的与下电极重叠的面积。
在示例性实施方式中，在平面图中，上电极中可不限定开口。
在示例性实施方式中，通过第一导电图案至第三导电图案的连接，电力线可具有网状结构。
在示例性实施方式中，扫描线中的至少一个扫描线可设置在与第二导电图案相同的层中，并且连接至栅电极。
在示例性实施方式中，栅电极可以是具有岛状形状的导电图案。
在示例性实施方式中，扫描线中的至少一个扫描线可包括铝合金。
在示例性实施方式中，显示装置还可包括连接至像素中的每个像素的发射控制线，发射控制线在第一方向上延伸。
在示例性实施方式中，发射控制线可设置在与栅电极相同的层中。
在示例性实施方式中，发射控制线可设置在与第二导电图案相同的层中。
在示例性实施方式中，显示装置还可包括向像素供应初始化电压的初始化线。初始化线可包括设置在与第二导电图案相同的层中的第一初始化导电图案，第一初始化导电图案在第一方向上延伸。
在示例性实施方式中，初始化线还可包括设置在与第三导电图案相同的层中的第二初始化导电图案，第二初始化导电图案在第二方向上延伸。
在示例性实施方式中，显示装置还可包括设置在与第一导电图案相同的层中的屏蔽图案，屏蔽图案连接至第一初始化导电图案。
在示例性实施方式中，至少一个晶体管可包括控制流过发光元件的驱动电流的驱动晶体管。在平面图中，屏蔽图案可包括位于数据线和驱动晶体管的栅极节点之间的部分。
在本发明的另一示例性实施方式中，提供了显示装置，该显示装置包括衬底、多个像素、多个扫描线、数据线以及电力线，其中：衬底包括显示区域和非显示区域；多个像素位于显示区域中，多个像素各自包括至少一个晶体管、连接至至少一个晶体管的存储电容器和连接至至少一个晶体管的发光元件；多个扫描线连接至像素中的每个像素，多个扫描线在第一方向上延伸；数据线连接至像素中的每个像素，数据线在第二方向上延伸；电力线向发光元件供应第一电源电压，其中，至少一个晶体管包括设置在衬底上的有源图案、各自连接至有源图案的源电极和漏电极、设置在有源图案上的栅电极、绝缘中间层及设置在绝缘中间层上的保护层，栅电极和有源图案之间插置有与有源图案重叠的栅极绝缘层，绝缘中间层包括覆盖栅电极且顺序堆叠的第一绝缘中间层、第二绝缘中间层和第三绝缘中间层，其中，扫描线中的至少一个扫描线设置在第二绝缘中间层上，并且经由接触孔连接至栅电极。
在示例性实施方式中，连接至扫描线中的所述至少一个扫描线的栅电极可以是具有岛状形状的导电图案。
在示例性实施方式中，电力线可包括在第一方向上延伸的第一导电图案、在第一方向上延伸的第二导电图案以及在第二方向上延伸的第三导电图案，其中，第一导电图案设置在第一绝缘中间层上，第二导电图案设置在第二绝缘中间层上，第二导电图案连接至第一导电图案，第三导电图案设置在第三绝缘中间层上，第三导电图案连接至第二导电图案。
在示例性实施方式中，第一导电图案的面积可大于第二导电图案的面积。
第二导电图案和第三导电图案的电阻可小于第一导电图案的电阻。
在示例性实施方式中，显示装置还可包括连接至像素中的每个像素的发射控制线，发射控制线在第一方向上延伸。
在示例性实施方式中，发射控制线可设置在与栅电极相同的层中。
在示例性实施方式中，存储电容器可包括设置在与栅电极相同的层中的下电极和与下电极重叠的上电极，上电极设置在第一绝缘中间层上。在平面图中，上电极中没有限定开口。
在示例性实施方式中，显示装置还可包括向像素供应初始化电压的初始化线。初始化线可包括设置在第二绝缘中间层上的第一初始化导电图案以及设置在第三绝缘中间层上的第二初始化导电图案，第一初始化导电图案在第一方向上延伸，第二初始化导电图案在第二方向上延伸。
附图说明
现在将参考附图在下文中更全面地描述示例性实施方式。
图1是示出根据本发明的显示装置的示例性实施方式的框图。
图2是示出图1的显示装置中包括的像素的示例的电路图。
图3是示出图2的像素的示例的平面图。
图4是图3的像素的沿线I-I’截取的剖视图。
图5是图3的像素的沿线II-II’截取的剖视图。
图6是图3的像素的沿线III-III’截取的剖视图。
图7是示出图3至图6中所示的有源图案、源电极和漏电极的平面图。
图8是示出图3至图6中所示的栅电极和发射控制线的平面图。
图9是示出图3至图6中所示的电力线的第一导电图案的平面图。
图10是示出图3至图6中所示的第一扫描线至第三扫描线、电力线的第二导电图案和第一初始化线的平面图。
图11是示出图3至图6中所示的数据线、第二初始化线和电力线的第三导电图案的平面图。
图12是示出图2的像素的另一示例的平面图。
图13是沿图12的线IV-IV'截取的剖视图。
图14是示出图1的显示装置中包括的电力线的示例的平面图。
图15是示出图1的显示装置中包括的扫描线的示例的平面图。
图16是示出图1的显示装置中包括的扫描线的另一示例的平面图。
图17是示出图2的像素的示例的平面图。
图18是示出图1的显示装置中包括的电力线的示例的平面图。
图19是示出图1的显示装置中包括的初始化线的示例的平面图。
具体实施方式
下文中，将参考附图更详细地描述本发明的示例性实施方式。在全部附图中，相同的附图标记被赋予相同的元件，并且将省略对它们的重复描述。
为了说明的清楚，在附图中，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，其可以是该两个元件之间仅有的元件，或者也可存在一个或多个中间元件。在全文中，相同的附图标记表示相同的元件。
将理解的是，当元件被称为在另一元件“上”时，其可以直接在另一元件上，或者它们之间可存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
应理解的是，虽然术语“第一”、“第二”、“第三”等可在本文中用于描述各种元件、部件、区域、层和/或区段，但这些元件、部件、区域、层和/或区段不应受这些术语限制。这些术语仅用于将一个元件、部件、区域、层或区段与另一元件、部件、区域、层或区段区分开。因此，在不背离本文中的教导的情况下，下文讨论的“第一元件”、“第一部件”、“第一区域”、“第一层”或“第一区段”可称为第二元件、第二部件、第二区域、第二层或第二区段。
本文中使用的术语仅出于描述具体实施方式的目的，而不旨在进行限制。如本文中所使用的，除非内容另外清楚地指出，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”意指“和/或”。如本文中所使用的，术语“和/或”包括相关所列项中的一个或多个的任何和全部组合。还将理解的是，当在本说明中使用术语“包括”和/或“包括有”或者“包含”和/或“包含有”时，是指所陈述的特征、区域、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
此外，本文中可使用诸如“下”或“底部”以及“上”或“顶部”的相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是，除附图中描述的定向之外，相对术语旨在包括装置的不同定向。例如，如果附图中的一个图中的装置被翻转，则被描述为在其它元件的“下”侧上的元件将随之被定向为在该其它元件的“上”侧上。因此，示例性术语“下”可根据附图的具体定向而包括“下”和“上”两种定向。类似地，如果附图中的一个图中的装置被翻转，则被描述为在其它元件“下方”或“之下”的元件将随之被定向为在该其它元件“上方”。因此，示例性术语“下方”或“之下”可包括上方和下方两种定向。
为易于描述，可在本文中使用诸如“之下”、“下方”、“下”、“上方”、“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。将理解的是，除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其它元件或特征“下方”或“之下”的元件将随之被定向在该其它元件或特征“上方”。因此，示例性术语“下方”可以包括上方和下方两种定向。装置可以以另外的方式定向(旋转90度或处于其它定向)，并且本文中使用的空间相对描述语应相应地进行解释。
如本文中所使用的，“约”或“近似”包括所陈述的值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可意指在一个或多个标准偏差内，或者在所陈述的值的±30％、±20％、±10％、±5％内。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的相同的含义。还将理解的是，除非本文中明确地如此定义，否则诸如在常用字典中定义的术语的术语应被解释为具有与其在相关领域和/或本公开的上下文中的含义一致的含义，并且不应以理想化或过于正式的意义进行解释。
本文中参考作为理想化实施方式的示意图的剖视图描述示例性实施方式。如此，由例如制造技术和/或公差而导致的附图中的形状的变化将被预料到的。因此，本文中所描述的实施方式不应解释为受限于如本文中示出的区域的具体形状，而是应包括例如由制造而导致的形状的偏差。例如，示出或描述为平坦的区域可通常具有粗糙和/或非线形的特征。此外，示出的尖角可以是圆化的。因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不旨在限制所附权利要求的范围。
图1是示出根据本发明的显示装置的示例性实施方式的框图。
参考图1，显示装置1000可包括衬底SUB、多个像素PX、用于驱动像素PX的驱动单元以及扫描线SL1至SLn、发射控制线EL1至ELn、数据线DL1至DLm和电力线(未示出)，其中，n是自然数，m是自然数，电力线连接像素PX和驱动单元。
衬底SUB可具有多种形状。在示例性实施方式中，例如，衬底SUB可具有包括线形边的封闭式多边形形状。在示例性实施方式中，衬底SUB可具有包括曲形边的诸如圆形或椭圆形的形状。在示例性实施方式中，衬底SUB可具有包括线形边和曲形边的诸如半圆形或半椭圆形的形状。衬底SUB可包括显示区域DA和位于显示区域DA的外围处的非显示区域NDA，其中，显示区域DA包括像素PX。
像素PX可布置在衬底SUB的显示区域DA中。像素PX中的每个可包括至少一个晶体管、存储电容器和发光元件。在示例性实施方式中，例如，发光元件可以是有机发光二极管(“OLED”)。然而，这仅仅是说明性的，并且发光元件不限于此。
驱动单元可包括扫描驱动器200、发射驱动器300、数据驱动器400和时序控制器500。虽然图1中示出了扫描驱动器200、发射驱动器300和数据驱动器400设置在衬底SUB上的情况，但是驱动单元的位置不限于此。
扫描线SL1至SLn、数据线DL1至DLm和电力线可连接至像素PX。扫描线SL1至SLn可向像素PX提供扫描信号，并且数据线DL1至DLm可向像素PX提供数据信号。
像素PX可供应有来自外部电源(电力供应)的第一电源电压ELVDD、第二电源电压ELVSS和初始化电源电压VINT等。第一电源电压ELVDD可通过电力线PL(参考图2)施加至像素PX，并且初始化电源电压VINT可通过初始化线VIL(参考图2)施加至像素PX。
扫描驱动器200可响应于从时序控制器500接收的扫描起始信号SFLM而向扫描线SL1至SLn供应扫描信号。
发射驱动器300可响应于从时序控制器500接收的发射控制起始信号EFLM而向发射控制线EL1至ELn供应发射控制信号。
数据驱动器400可响应于从时序控制器500接收的数据控制信号DCS而向数据线DL1至DLm供应模拟数据信号RGB。
时序控制器500可基于从外部供应的时序信号而向扫描驱动器200供应扫描起始信号SFLM，向发射驱动器300供应发射控制起始信号EFLM，以及向数据驱动器400供应数据控制信号DCS和模拟数据信号RGB。
图2是示出图1的显示装置中包括的像素的示例的电路图。
图2的像素PX例如是连接至第j数据线DLj和第i扫描线SLi(j和i是自然数)的像素。
参考图1和图2，像素PX可包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。
有机发光二极管OLED的阳极电极可经由第六晶体管T6连接至第一晶体管T1，并且有机发光二极管OLED的阴极电极可接收第二电源电压ELVSS。有机发光二极管OLED可生成具有与从第一晶体管T1供应的电流量对应的预定亮度的光。
供应至第一晶体管T1的第一电源电压ELVDD可设置为比第二电源电压ELVSS高的电压，使得电流可流过有机发光二极管OLED。
第七晶体管T7可连接在初始化电源电压VINT和有机发光二极管OLED的阳极电极之间。在示例性实施方式中，第七晶体管T7的栅电极可连接至第i扫描线SLi。第七晶体管T7可在扫描信号供应至第i扫描线SLi时导通，以向有机发光二极管OLED的阳极电极供应初始化电源电压VINT。换言之，第七晶体管T7可以是用于初始化有机发光二极管OLED的阳极电压的晶体管。
初始化电源电压VINT可设置为比数据电压低的电压。然而，连接至第七晶体管T7的栅电极的扫描线仅仅是说明性的，并且本发明不限于此。在示例性实施方式中，例如，第(i-2)扫描线SLi-2、第(i-1)扫描线SLi-1和第(i+1)扫描线SLi+1中的一个可连接至第七晶体管T7的栅电极。
第六晶体管T6可连接在第一晶体管T1和有机发光二极管OLED之间。第六晶体管T6的栅电极可连接至第i发射控制线ELi。
第五晶体管T5可连接在第一电源电压ELVDD和第一晶体管T1之间。第五晶体管T5的栅电极可连接至第i发射控制线ELi。
第一晶体管(也称为驱动晶体管)T1的第一电极可经由第五晶体管T5接收第一电源电压ELVDD，并且第一晶体管T1的第二电极可经由第六晶体管T6连接至有机发光二极管OLED的阳极电极。第一晶体管T1的栅电极可连接至第一节点N1。第一晶体管T1可控制流过有机发光二极管OLED的电流量。
第三晶体管T3可连接在第一晶体管T1的第二电极和第一节点N1之间。第三晶体管T3的栅电极可连接至第i扫描线SLi。第三晶体管T3可在扫描信号供应至第i扫描线SLi时导通，以将第一晶体管T1的第二电极和第一节点N1电连接。因此，当第三晶体管T3导通时，第一晶体管T1可以是二极管连接的，并且第一晶体管T1的阈值电压可被补偿。换言之，第三晶体管T3可以是用于补偿第一晶体管T1的阈值电压的晶体管。
第四晶体管T4可连接在第一节点N1和初始化电源电压VINT之间。第四晶体管T4的栅电极可连接至第(i-1)扫描线SLi-1。第四晶体管T4可在扫描信号供应至第(i-1)扫描线SLi-1时导通，以向第一节点N1供应初始化电源电压VINT。换言之，第四晶体管T4可以是用于初始化第一晶体管T1的栅极电压的晶体管。
第二晶体管T2可连接在第j数据线DLj和第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可连接至第i扫描线SLi。第二晶体管T2可在扫描信号供应至第i扫描线SLi时导通，以将第j数据线DLj和第一晶体管T1的第一电极电连接。
存储电容器Cst可连接在第一电源电压ELVDD和第一节点N1之间。存储电容器Cst可存储与数据信号和第一晶体管T1的阈值电压对应的电压。
图3是示出图2的像素的示例的平面图。图4是图3的像素的沿线I-I’截取的剖视图。图5是图3的像素的沿线II-II’截取的剖视图。图6是图3的像素的沿线III-III’截取的剖视图。
在下文中，连接至第二晶体管T2和第三晶体管T3的扫描线SLi可被理解为栅极写入线GW，连接至第四晶体管T4的扫描线SLi-1可被理解为栅极初始化控制线GI，并且连接至第七晶体管T7的扫描线SLi可被理解为阳极初始化控制线GB。
参考图1至图6，显示装置1000可包括衬底SUB、多个导电线和连接至导电线的像素PX。
为了便于描述，图3、图5和图6中省略了有机发光二极管，并且图4中示例性地示出了有机发光二极管OLED的堆叠结构。
像素PX可包括设置有第一晶体管T1至第七晶体管T7和存储电容器Cst的像素电路以及连接至像素电路的有机发光二极管。像素电路可电连接至扫描线SLi和SLi-1、数据线DLj、电力线PL以及初始化线VIL。
衬底SUB可被设置为底板衬底或基底衬底。衬底SUB可包括透明绝缘材料以使光能够透射穿过衬底SUB。在示例性实施方式中，例如，衬底SUB可以是柔性衬底。在示例性实施方式中，衬底SUB可以是包括聚合物有机材料的膜衬底和塑料衬底中的一种。在示例性实施方式中，例如，衬底SUB可包括聚酰亚胺。
在示例性实施方式中，衬底SUB上可设置有缓冲层和/或阻挡层。缓冲层和/或阻挡层可防止从衬底SUB生成的杂质、水分等的扩散，并且用于调节在用于形成半导体图案的结晶过程中热量的传播速度。在示例性实施方式中，例如，缓冲层和/或阻挡层可包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)。缓冲层和/或阻挡层可具有包括硅化合物的单层或多层结构。
第一晶体管T1至第七晶体管T7可设置在衬底SUB上。第一晶体管T1至第七晶体管T7中的每个可包括设置在衬底SUB上的有源图案、各自连接至有源图案的源电极和漏电极、设置在有源图案上的栅电极、包括第一绝缘中间层IL1、第二绝缘中间层IL2和第三绝缘中间层IL3的绝缘中间层以及设置在绝缘中间层上的保护层PSV，其中，栅电极与有源图案之间插置有与有源图案重叠的栅极绝缘层GIL，第一绝缘中间层IL1、第二绝缘中间层IL2和第三绝缘中间层IL3覆盖栅电极并且顺序地堆叠。
电力线PL可包括第一导电图案PL1、第二导电图案PL2和第三导电图案PL3。为了便于描述，第一导电图案PL1、第二导电图案PL2和第三导电图案PL3可分别被理解为第一电力线PL1、第二电力线PL2和第三电力线PL3。
第一导电图案PL1可在第一方向DR1上延伸，并且设置在第一绝缘中间层IL1上。第二导电图案PL2可在第一方向DR1上延伸，并且设置在第二绝缘中间层IL2上。第一导电图案PL1和第二导电图案PL2可通过第一接触孔CNT1彼此连接。在示例性实施方式中，第一导电图案PL1和第二导电图案PL2可与存储电容器Cst的下电极LE的至少一部分重叠。此外，第一导电图案PL1的与下电极LE重叠的面积可大于第二导电图案PL2与下电极LE重叠的面积。
在示例性实施方式中，例如，第一导电图案PL1可包括钼(Mo)或其合金。然而，这仅仅是说明性的，并且第一导电图案PL1中包括的材料不限于此。在示例性实施方式中，例如，第一导电图案PL1可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
在示例性实施方式中，第二导电图案PL2可包括低电阻材料。第二导电图案PL2可具有比第一导电图案PL1的电阻低的电阻。在示例性实施方式中，例如，第二导电图案PL2可具有其中钛(Ti)、铝(“Al”)和钛(Ti)顺序地堆叠的铝合金结构。然而，这仅仅是说明性的，并且第二导电图案PL2的材料不限于此。在示例性实施方式中，例如，第二导电图案PL2可包括金(Au)、银(Ag)、Al、铂(Pt)、镍(Ni)、钛(Ti)、钯(Pd)、镁(Mg)、钙(Ca)、锂(Li)、铬(Cr)、钽(Ta)、钼(Mo)、钪(Sc)、钕(Nd)、铱(Ir)、铝合金、铝氮化物(AlNx)、银合金、钨(W)、钨氮化物(WNx)、铜合金、钼合金、钛氮化物(TiNx)、钽氮化物(TaNx)、锶钌氧化物(SrRuxOy)、锌氧化物(ZnOx)、铟锡氧化物(“ITO”)、锡氧化物(SnOx)、铟氧化物(InOx)、镓氧化物(GaOx)、铟锌氧化物(“IZO”)等。它们可被单独使用或以其组合使用。
在示例性实施方式中，第一导电图案PL1和第二导电图案PL2可与第一晶体管T1重叠。
第三导电图案PL3可在第二方向DR2上延伸，并且设置在第三绝缘中间层IL3上。第三导电图案PL3可经由第二接触孔CNT2连接至第二导电图案PL2。第三导电图案PL3可包括低电阻金属。在示例性实施方式中，例如，第三导电图案PL3可具有其中钛(Ti)、Al和钛(Ti)顺序地堆叠的铝合金结构。在示例性实施方式中，例如，第三导电图案PL3可具有与第二导电图案PL2的材料相同的材料。
第一导电图案PL1和第二导电图案PL2可在水平方向(例如，第一方向DR1)上延伸，并且第三导电图案PL3可在竖直方向(例如，第二方向DR2)上延伸。通过连接第一导电图案PL1至第三导电图案PL3，电力线PL可具有设置有三个导电层的网状结构。
第一导电图案PL1、第二导电图案PL2和第三导电图案PL3可经由第一接触孔CNT1和第二接触孔CNT2彼此电连接。即，第一导电图案PL1、第二导电图案PL2和第三导电图案PL3可传输相同的第一电源电压ELVDD。此外，电力线PL可具有双布线结构，该双布线结构包括在水平方向上延伸以彼此部分地重叠的第一导电图案PL1和第二导电图案PL2。第一电源电压ELVDD在第一方向DR1上的电压降(即，IR降)可由于双布线结构和包括低电阻金属的第二导电图案PL2而减小。因此，可改善显示装置1000的亮度均匀性。
扫描线SLi和SLi-1可在第一方向DR1上延伸。在示例性实施方式中，例如，扫描线SLi和SLi-1可沿第二方向DR2以栅极初始化控制线GI、栅极写入线GW和阳极初始化控制线GB的顺序布置。在下文中，栅极初始化控制线GI、栅极写入线GW和阳极初始化控制线GB将分别被描述为第一扫描线GI、第二扫描线GW和第三扫描线GB。
扫描线GI、GW和GB中的至少一个可设置在与第二导电图案PL2相同的层中。扫描线GI、GW和GB可分别经由接触孔连接至与晶体管对应的栅电极。
在示例性实施方式中，如图3和图4中所示，第一扫描线GI、第二扫描线GW和第三扫描线GB可设置在与第二导电图案PL2相同的层中。相应地，第一扫描线GI、第二扫描线GW和第三扫描线GB可包括与第二导电图案PL2的材料相同的材料。在示例性实施方式中，例如，第一扫描线GI、第二扫描线GW和第三扫描线GB可包括诸如铝合金的低电阻金属材料。因此，第一扫描线GI、第二扫描线GW和第三扫描线GB的电阻降低，使得扫描信号的电阻-电容(“RC”)延迟可减小。此外，扫描线GI、GW和GB通过栅电极和第二绝缘中间层IL2上的导电图案之间的桥接结构提供，使得可减少来自外围干扰和静电的影响。
第一扫描线GI可经由第三接触孔CNT3连接至第四晶体管T4的栅电极。第二扫描线GW可分别经由第四接触孔CNT4和第五接触孔CNT5连接至第二晶体管T2的栅电极和第三晶体管T3的栅电极。在示例性实施方式中，第二扫描线GW可经由第四接触孔CNT4连接至第(j-1)列上的像素的第三晶体管T3的栅电极和第j列上的像素的第二晶体管T2的栅电极，并且经由第五接触孔CNT5连接至第j列上的像素的第三晶体管T3的栅电极和第(j+1)列上的像素的第二晶体管T2的栅电极。
第三扫描线GB可经由第六接触孔CNT6连接至第七晶体管T7的栅电极。
发射控制线ELi可设置在与栅电极相同的层中。然而，这仅仅是说明性的，并且发射控制线ELi可设置在与第二导电图案PL2相同的层中。因此，发射控制线ELi可经由接触孔连接至第五晶体管T5的栅电极和第六晶体管T6的栅电极。当发射控制线ELi设置在与低电阻的第二导电图案PL2相同的层中时，由于发射控制线ELi的电阻，发射控制信号的RC延迟可减小。
初始化线VIL(参考图2)可向像素PX供应初始化电源电压VINT。初始化线VIL可包括在第一方向DR1上延伸的第一初始化导电图案VIL1和在第二方向DR2上延伸的第二初始化导电图案VIL2。即，初始化线VIL可具有其中第一初始化导电图案VIL1和第二初始化导电图案VIL2彼此交叉的网状结构。为了便于描述，第一初始化导电图案VIL1和第二初始化导电图案VIL2可分别被理解为第一初始化线VIL1和第二初始化线VIL2。
第一初始化导电图案VIL1可设置在与第二导电图案PL2相同的层中，并且在第一方向DR1上延伸。在示例性实施方式中，第一初始化导电图案VIL1可经由第七接触孔CNT7连接至第四晶体管T4的漏电极(或源电极)和第七晶体管T7的漏电极(或源电极)。在示例性实施方式中，如图3中所示，位于第i像素的下端处的第一初始化导电图案VIL1可经由第七接触孔CNT7同时连接至第i像素的第七晶体管T7和第(i+1)像素的第四晶体管T4。
第二初始化导电图案VIL2可设置在与第三导电图案PL3相同的层中。第二初始化导电图案VIL2可经由第八接触孔CNT8连接至第一初始化导电图案VIL1。
当初始化导电图案VIL1和VIL2如上所述那样设置时，可最小化由现有的初始化导电图案之间的连接引起的寄生电容的不均匀性。
第一晶体管T1至第七晶体管T7中的每个可包括通过图案化半导体层而设置的源电极、漏电极和有源图案、以及通过图案化栅电极层而设置的栅电极。在示例性实施方式中，有源图案、源电极和漏电极可包括未掺杂有杂质或掺杂有杂质的半导体层。在示例性实施方式中，例如，源电极和漏电极可包括掺杂有杂质的半导体层，并且有源图案可包括未掺杂有杂质的半导体层。漏电极和源电极可根据施加至第一晶体管T1至第七晶体管T7中的每个的电压而任意地定义。
存储电容器Cst可包括设置在与栅电极相同的层中的下电极LE和设置在第一绝缘中间层IL1上同时与下电极LE重叠的上电极UE。下电极LE可提供为第一晶体管T1的栅电极。上电极UE可提供为第一导电图案PL1。
与下电极LE重叠的上电极UE中没有限定开口。即，构成上电极UE的第一导电图案PL1不连接至除了形成电力线PL的部件之外的其它部件(例如，晶体管)，并且因此，上电极UE和下电极LE不与其它部件短路。因此，在根据本发明的示例性实施方式的存储电容器Cst中，去除了现有的存储电容器中存在的开口，使得由开口的形成引起的电容变化被消除，并且可增加电容(即，电极的面积)。相应地，可最小化由存储电容器Cst的电容变化引起的显示斑点和图像串扰。
在下文中，将参考图4至图6沿堆叠次序描述根据本发明示例性实施方式的显示装置的结构。
衬底SUB上可设置有有源图案ACT1至ACT7(在下文中，称为ACT)。有源图案ACT(参考图7)可包括第一有源图案ACT1至第七有源图案ACT7。第一有源图案ACT1至第七有源图案ACT7可包括半导体材料。有源图案ACT可包括无机半导体(例如，非晶硅或多晶硅)、有机半导体等。
栅极绝缘层GIL可设置在其上设置有有源图案ACT的衬底SUB上。栅极绝缘层GIL可包括有机绝缘层和无机绝缘层中的至少一种。在示例性实施方式中，例如，栅极绝缘层GIL可包括无机材料，无机材料包括硅氧化物(SiOx)、硅氮化物(SiNx)和硅氮氧化物(SiON)中的至少一种。
发射控制线ELi和相应的第一晶体管T1至第七晶体管T7的第一栅电极GE1至第七栅电极GE7可设置在栅极绝缘层GIL上。在示例性实施方式中，栅电极GE1至GE7(在下文中，称为GE)可以是具有岛状形状的导电图案。在示例性实施方式中，例如，栅电极GE(参考图8)和发射控制线ELi可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。它们可被单独使用或者以其组合使用。
第一栅电极GE1可以是存储电容器Cst的下电极LE。第五栅电极GE5和第六栅电极GE6可以与发射控制线ELi是一体的。
第一绝缘中间层IL1可设置在其上设置有栅电极GE的栅极绝缘层GIL上。第一绝缘中间层IL1可包括有机绝缘层和无机绝缘层中的至少一种。在示例性实施方式中，例如，第一绝缘中间层IL1可包括与栅极绝缘层GIL的材料相同的材料。
存储电容器Cst的上电极UE和第一电力线(第一导电图案)PL1可设置在第一绝缘中间层IL1上。上电极UE可覆盖下电极LE。上电极UE与下电极LE一起可构成存储电容器Cst，且第一绝缘中间层IL1插置在上电极UE和下电极LE之间。上电极UE可以是第一电力线PL1的一部分。第一电力线PL1可以在第一方向DR1上延伸。第一电力线PL1可传输第一电源电压ELVDD。
上电极UE和第一电力线PL1可包括相同的材料。在示例性实施方式中，例如，上电极UE和第一电力线PL1可包括金属、合金、金属氮化物、导电金属氧化物、透明导电材料等。
第二绝缘中间层IL2可设置在其上设置有上电极UE和第一电力线PL1的第一绝缘中间层IL1上。第二绝缘中间层IL2可包括有机绝缘层和无机绝缘层中的至少一种。
第一扫描线GI、第二扫描线GW和第三扫描线GB(即，SLi-1和SLi)、第二电力线(第二导电图案)PL2和第一初始化线(第一初始化导电图案)VIL1可设置在第二绝缘中间层IL2上。第一扫描线GI、第二扫描线GW和第三扫描线GB、第二电力线PL2和第一初始化线VIL1可在第一方向DR1上延伸。第一扫描线GI、第二扫描线GW和第三扫描线GB、第二电力线PL2和第一初始化线VIL1可包括相同的材料，该材料包括低电阻金属。在示例性实施方式中，低电阻金属可具有其中钛(Ti)、Al和钛(Ti)顺序地堆叠的铝合金结构。然而，这仅仅是说明性的，并且低电阻金属不限于此。
第一扫描线GI、第二扫描线GW和第三扫描线GB(即，SLi-1和SLi)可经由穿透第一绝缘中间层IL1和第二绝缘中间层IL2的接触孔CNT3至CNT6连接至与第一扫描线GI、第二扫描线GW和第三扫描线GB对应的栅电极。第二电力线PL2可经由穿透第二绝缘中间层IL2的第一接触孔CNT1连接至第一电力线PL1。第一初始化线VIL1可经由穿透第一绝缘中间层IL1和第二绝缘中间层IL2的第七接触孔CNT7连接至第四栅电极GE4和第七栅电极GE7。
第三绝缘中间层IL3可设置在其上设置有第一扫描线GI、第二扫描线GW和第三扫描线GB、第二电力线(第二导电图案)PL2和第一初始化线VIL1的第二绝缘中间层IL2上。第三绝缘中间层IL3可包括有机绝缘层和无机绝缘层中的至少一种。
第三电力线(第三导电图案)PL3、第二初始化线(第二初始化导电图案)VIL2和数据线DLj可设置在第三绝缘中间层IL3上。第三电力线PL3、第二初始化线VIL2和数据线DLj可在第二方向DR2上延伸。第三电力线PL3、第二初始化线VIL2和数据线DLj可包括相同的材料，该材料包括低电阻金属。
第三电力线PL3可经由穿透第三绝缘中间层IL3的第二接触孔CNT2连接至第二电力线PL2。第二初始化线VIL2可经由穿透第三绝缘中间层IL3的第八接触孔CNT8连接至第一初始化线VIL1。数据线DLj可经由穿透第三绝缘中间层IL3的第十二接触孔CNT12连接至第二晶体管T2的源电极SE2(或漏电极DE2)。
保护层PSV可设置在其上设置有第三电力线PL3、第二初始化线VIL2和数据线DLj的第三绝缘中间层IL3上。保护层PSV可包括有机绝缘层和无机绝缘层中的至少一种。在示例性实施方式中，例如，保护层PSV可包括有机绝缘层。
有机发光二极管OLED可设置在保护层PSV上。有机发光二极管OLED可包括第一电极AD、第二电极CD以及设置在第一电极AD和第二电极CD之间的发射层EML。
第一电极AD可设置在保护层PSV上。第一电极AD可经由穿透保护层PSV的第十接触孔CNT10连接至第一桥接图案BRP1。第一桥接图案BRP1可以是用于将第七晶体管T7的源电极SE7和第一电极AD连接的导电图案。第一桥接图案BRP1可设置在第三绝缘中间层IL3上。
第一桥接图案BRP1可经由穿透第三绝缘中间层IL3的第九接触孔CNT9连接至第二桥接图案BRP2。第二桥接图案BRP2可以是设置在第二绝缘中间层IL2上的导电图案。第二桥接图案BRP2可经由顺序地穿透栅极绝缘层GIL、第一绝缘中间层IL1和第二绝缘中间层IL2的第十一接触孔CNT11连接至第七晶体管T7的源电极SE7(和第六晶体管T6的漏电极DE6)。
因此，第一电极AD可经由第一桥接图案BRP1和第二桥接图案BRP2最终连接至第七晶体管T7的源电极SE7和第六晶体管T6的漏电极DE6。
将发光范围限定成与每个像素对应的像素限定层PDL可设置在其上设置有第一电极AD的保护层PSV上。像素限定层PDL可暴露第一电极AD的上表面，并且沿像素PX的周界从保护层PSV突出。在示例性实施方式中，发光范围可限定为第一电极AD的被像素限定层PDL暴露的上表面。
发射层EML可设置在被暴露的第一电极AD上，并且第二电极CD可设置在发射层EML上。覆盖第二电极CD的封装层ECL可设置在第二电极CD之上。
第一电极AD和第二电极CD中的一个可以是阳极电极，并且第一电极AD和第二电极CD中的另一个可以是阴极电极。在示例性实施方式中，例如，第一电极AD可以是阳极电极，并且第二电极CD可以是阴极电极。
第一电极AD可使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等设置。它们可以被单独使用或者以其组合使用。像素限定层PDL可包括有机材料或无机材料。在示例性实施方式中，像素限定层PDL可使用有机材料设置。第二电极CD可使用金属、合金、金属氮化物、导电金属氧化物、透明导电材料等设置。它们可以被单独使用或者以其组合使用。
发射层EML可具有包括光生成层(“LGL”)的多层薄膜结构。发射层EML可包括空穴注入层(“HIL”)、空穴传输层(“HTL”)、LGL、空穴阻挡层(“HBL”)、电子传输层(“ETL”)和电子注入层(“EIL”)。此外，发射层EML中的HIL、HTL、HBL、ETL和EIL可以是公共地设置在相邻像素PX中的公共层。
在示例性实施方式中，LGL中生成的光的颜色可以是红色、绿色、蓝色和白色中的一种，但本发明不限于此。在示例性实施方式中，例如，LGL中生成的光的颜色可以是品红色、青色和黄色的一种。
图7是示出图3至图6中所示的有源图案、源电极和漏电极的平面图。图8是示出图3至图6中所示的栅电极和发射控制线的平面图。
参考图2至图8，包括第一有源图案ACT1至第七有源图案ACT7、第一源电极SE1至第七源电极SE7和第一漏电极DE1至第七漏电极DE7的半导体层可设置在衬底SUB上。
第一有源图案ACT1至第七有源图案ACT7可通过相同的工艺设置在相同的层中。第一有源图案ACT1至第七有源图案ACT7可分别与第一晶体管T1至第七晶体管T7对应。
第一源电极SE1至第七源电极SE7可分别与第一晶体管T1至第七晶体管T7对应。第一漏电极DE1至第七漏电极DE7可分别与第一晶体管T1至第七晶体管T7对应。
在示例性实施方式中，第一有源图案ACT1至第七有源图案ACT7可包括未掺杂有杂质的半导体层，并且第一源电极SE1至第七源电极SE7和第一漏电极DE1至第七漏电极DE7可包括掺杂有杂质的半导体层。
第一有源图案ACT1的一端可连接至第一源电极SE1，并且第一有源图案ACT1的另一端可连接至第一漏电极DE1。第二有源图案ACT2的一端可连接至第二源电极SE2，并且第二有源图案ACT2的另一端可连接至第二漏电极DE2。第三有源图案ACT3的一端可连接至第三源电极SE3，并且第三有源图案ACT3的另一端可连接至第三漏电极DE3。第四有源图案ACT4的一端可连接至第四源电极SE4，并且第四有源图案ACT4的另一端可连接至第四漏电极DE4。第五有源图案ACT5的一端可连接至第五源电极SE5，并且第五有源图案ACT5的另一端可连接至第五漏电极DE5。第六有源图案ACT6的一端可连接至第六源电极SE6，并且第六有源图案ACT6的另一端可连接至第六漏电极DE6。第七有源图案ACT7的一端可连接至第七源电极SE7，并且第七有源图案ACT7的另一端可连接至第七漏电极DE7。
第一有源图案ACT1可具有在第一方向DR1上延伸的杆形状，并且具有沿延伸的长度方向弯曲多次的形状。在平面图中，第一有源图案ACT1可与第一栅电极GE1重叠。第一有源图案ACT1设置成长的，使得第一晶体管T1的沟道区域可设置成长的。相应地，可加宽施加至第一晶体管T1的栅极电压的驱动范围。
在示例性实施方式中，第三晶体管T3和第四晶体管T4可以以双栅极结构设置，以防止漏电流。第三晶体管T3可包括第3a晶体管和第3b晶体管。第3a晶体管可包括第3a栅电极GE3a、第3a有源图案ACT3a、第3a源电极SE3a和第3a漏电极DE3a。第3b晶体管可包括第3b栅电极GE3b、第3b有源图案ACT3b、第3b源电极SE3b和第3b漏电极DE3b。第四晶体管T4可包括第4a晶体管和第4b晶体管。第4a晶体管可包括第4a栅电极GE4a、第4a有源图案ACT4a、第4a源电极SE4a和第4a漏电极DE4a。第4b晶体管可包括第4b栅电极GE4b、第4b有源图案ACT4b、第4b源电极SE4b和第4b漏电极DE4b。
第一栅电极GE1至第七栅电极GE7、存储电容器Cst的下电极LE和发射控制线ELi可设置在其上设置有半导体层的栅极绝缘层GIL上。第一有源图案ACT1至第七有源图案ACT7可分别对应于半导体层的与第一栅电极GE1至第七栅电极GE7重叠的部分。
第一栅电极GE1至第七栅电极GE7、存储电容器Cst的下电极LE和发射控制线ELi可通过相同的工艺在相同的层中包括相同的材料。
在示例性实施方式中，第一栅电极GE1、第二栅电极GE2、第三栅电极GE3、第四栅电极GE4和第七栅电极GE7可以是具有岛状形状的导电图案。相应地，可减小由不期望的天线效应引起的影响。
即，不同于设置在与栅电极相同的层中的现有的扫描线的布置，扫描线可设置在与栅电极所设置的层不同的层中。第一栅电极GE1、第二栅电极GE2、第三栅电极GE3、第四栅电极GE4和第七栅电极GE7可分别经由接触孔连接至上扫描线。
第一栅电极GE1可以与下电极LE是一体的，并且第五栅电极GE5和第六栅电极GE6可以与发射控制线ELi是一体的。
然而，这仅仅是说明性的，并且发射控制线ELi的布置不限于此。在示例性实施方式中，发射控制线ELi可通过与扫描线和第二导电图案(第二电力线)PL2相同的工艺在与扫描线和第二导电图案(第二电力线)PL2相同的层中包括与扫描线和第二导电图案(第二电力线)PL2相同的材料。在示例性实施方式中，例如，发射控制线ELi可设置在第二绝缘中间层IL2上，并且经由预定的接触孔电连接至第五栅电极GE5和第六栅电极GE6。
图9是示出图3至图6中所示的电力线的第一导电图案的平面图。
参考图2至图9，第一电力线(第一导电图案)PL1和存储电容器Cst的上电极UE可设置在覆盖第一栅电极GE1至第七栅电极GE7、存储电容器Cst的下电极LE和发射控制线ELi的第一绝缘中间层IL1上。
在示例性实施方式中，虽然未在图3中示出，但是第一绝缘中间层IL1上还可设置有屏蔽图案SDP和修复线图案RLP(图12和图13中所示)。第一电力线PL1、存储电容器Cst的上电极UE、屏蔽图案SDP和修复线图案RLP可通过相同的工艺在相同的层中包括相同的材料。
第一电力线PL1可在第一方向DR1上延伸，并且传输第一电源电压ELVDD。
上电极UE可以与第一电力线PL1是一体的。即，存储电容器Cst可通过下电极LE和上电极UE形成，下电极LE和上电极UE设置成使第一绝缘中间层IL1插置在它们之间。在示例性实施方式中，上电极UE可具有比下电极LE的面积大的面积。此外，上电极UE中没有限定开口(孔)。
在平面图中，屏蔽图案SDP可在数据线DLj和第一晶体管T1的栅极节点(栅电极GE1)之间设置成与数据线DLj和第一晶体管T1的栅极节点(栅电极GE1)间隔开。根据屏蔽图案SDP的布置，可减小数据线DLj和栅极节点之间的电影响(例如，耦合电容)。因此，可最小化图像串扰。
修复线图案RLP可在第一方向DR1上延伸。修复线图案RLP可将已与被确定为缺陷像素电路的像素电路连接的有机发光二极管连接至显示区域外部处的修复像素电路。在示例性实施方式中，例如，缺陷像素电路与有机发光二极管断开连接，并且相应的有机发光二极管可通过修复线图案RLP电连接至修复像素电路。
图10是示出图3至图6中所示的第一扫描线至第三扫描线、电力线的第二导电图案以及第一初始化线的平面图。
参考图2至图10，第一扫描线GI、第二扫描线GW和第三扫描线GB、第二电力线(第二导电图案)PL2和第一初始化线(第一初始化导电图案)VIL1可设置在覆盖第一电力线PL1和存储电容器Cst的上电极UE的第二绝缘中间层IL2上。
在示例性实施方式中，第二绝缘中间层IL2上还可设置有第二桥接图案BRP2至第四桥接图案BRP4。
第二桥接图案BRP2至第四桥接图案BRP4、第一扫描线GI、第二扫描线GW和第三扫描线GB、第二电力线PL2和第一初始化线VIL1可在相同的层中包括相同的材料，并且经由多个接触孔电连接至下方导电层。
第一扫描线GI可在第一方向DR1上延伸。第一扫描线GI可经由第三接触孔CNT3连接至第四栅电极GE4。
第二扫描线GW可在第一方向DR1上延伸。第二扫描线GW可分别经由第四接触孔CNT4和第五接触孔CNT5连接至第二栅电极GE2和第三栅电极GE3。在示例性实施方式中，例如，第二扫描线GW可经由第四接触孔CNT4连接至第(j-1)列上的像素的第三晶体管T3的栅电极和第j列上的像素的第二晶体管T2的栅电极，并且经由第五接触孔CNT5连接至第j列上的像素的第三晶体管T3的栅电极和第(j+1)列上的像素的第二晶体管T2的栅电极。
第三扫描线GB可在第一方向DR1上延伸。第三扫描线GB可经由第六接触孔CNT6连接至第七栅电极GE7。
如上所述，第一扫描线GI、第二扫描线GW和第三扫描线GB可设置在包括低电阻材料(铝合金等)的导电层(即，与栅电极所设置的层不同的层)中，并且经由接触孔连接至栅电极。因此，第一扫描线GI、第二扫描线GW和第三扫描线GB的电阻降低，使得可最小化RC延迟。
第二电力线PL2可在第一方向DR1上延伸。第二电力线PL2可经由第一接触孔CNT1连接至第一电力线PL1。第二电力线PL2可经由第十三接触孔CNT13连接至第五源电极SE5。在示例性实施方式中，例如，第十三接触孔CNT13可穿透栅极绝缘层GIL、第一绝缘中间层IL1和第二绝缘中间层IL2。
在示例性实施方式中，第一电力线PL1的与下电极LE重叠的面积可大于第二电力线PL2的与下电极LE重叠的面积。然而，这仅仅是说明性的，并且第一电力线PL1和第二电力线PL2的面积不限于此。
第一电力线PL1和第二电力线PL2可以以双布线结构设置，在该双布线结构中，第一导电图案PL1和第二导电图案PL2的至少部分在水平方向上延伸以彼此重叠。第一电源电压ELVDD在第一方向DR1上的电压降(即，IR降)可由于双布线结构和包括低电阻金属的第二导电图案PL2而减小。因此，可改善显示装置1000的亮度均匀性。
第一初始化线VIL1可在第一方向DR1上延伸。第一初始化线VIL1可经由第七接触孔CNT7连接至第七漏电极DE7(或第七源电极SE7)和第四漏电极DE4(或第四源电极SE4)。在示例性实施方式中，例如，第一初始化线VIL1可经由第七接触孔CNT7连接至第i像素(即，第i行上的像素)的第七漏电极DE7(或第七源电极SE7)和第(i+1)像素(即，第(i+1)行上的像素)的第四漏电极DE4(或第四源电极SE4)。
在示例性实施方式中，第一初始化线VIL1可经由穿透第二绝缘中间层IL2的第十四接触孔CNT14连接至屏蔽图案SDP。因此，屏蔽图案SDP浮置至作为直流(“DC”)电压的初始化电源电压VINT，并且相应地，可消除数据线DLj和栅极节点之间的电影响。
第二桥接图案BRP2可经由穿透栅极绝缘层GIL、第一绝缘中间层IL1和第二绝缘中间层IL2的第十一接触孔CNT11连接至第七源电极SE7(和第六漏电极DE6)。第二桥接图案BRP2可调整第七源电极SE7和有机发光二极管OLED的第一电极AD之间的电连接。
第三桥接图案BRP3可经由穿透栅极绝缘层GIL、第一绝缘中间层IL1和第二绝缘中间层IL2的第十二接触孔CNT12连接至第二源电极SE2。第三桥接图案BRP3可调整第二源电极SE2和数据线DLj之间的电连接。
第四桥接图案BRP4可经由穿透第一绝缘中间层IL1和第二绝缘中间层IL2的第十五接触孔CNT15连接至第一栅电极GE1。此外，第四桥接图案BRP4可经由穿透栅极绝缘层GIL、第一绝缘中间层IL1和第二绝缘中间层IL2的第十六接触孔CNT16连接至第三漏电极DE3(和第四源电极SE4)。即，第四桥接图案BRP4可与图2的像素PX的第一节点N1对应。第四桥接图案BRP4可调整第一栅电极GE1和第三漏电极DE3(和第四源电极SE4)之间的电连接。
图11是示出图3至图6中所示的数据线、第二初始化线和电力线的第三导电图案的平面图。
参考图2至图11，数据线DLj-1、DLj、……、第三电力线(第三导电图案)PL3和第二初始化线(第二初始化导电图案)VIL2可设置在覆盖第一扫描线GI、第二扫描线GW和第三扫描线GB、第二电力线PL2以及第一初始化线VIL1的第三绝缘中间层IL3上。
在示例性实施方式中，第一桥接图案BRP1还可设置在第三绝缘中间层IL3上。
第一桥接图案BRP1、数据线DLj-1、DLj、……、第三电力线PL3和第二初始化线VIL2可通过相同的工艺在相同的层中包括相同的材料，并且经由多个接触孔电连接至下方导电层。
数据线DLj可在第二方向DR2上延伸。数据线DLj可经由穿透第三绝缘中间层IL3的接触孔CNT12’连接至第三桥接图案BRP3。因此，数据线DLj可最终连接至第二源电极SE2。通过数据线DLj传输的数据信号可经由第二晶体管T2(例如，第二源电极SE2)供应至像素PX。
第三电力线PL3可在第二方向DR2上延伸。第三电力线PL3可在第二方向DR2上传输第一电源电压ELVDD。
第三电力线PL3可经由穿透第三绝缘中间层IL3的第二接触孔CNT2连接至第二电力线PL2。第三电力线PL3可最终连接至第一电力线PL1、第五源电极SE5和存储电容器Cst的上电极UE。
根据第一电力线PL1至第三电力线PL3的连接关系，电力线PL可以以网状结构设置在图1的显示区域DA中。
第二初始化线VIL2可在第二方向DR2上延伸。第二初始化线VIL2可经由穿透第三绝缘中间层IL3的第八接触孔CNT8连接至第一初始化线VIL1。根据第一初始化线VIL1和第二初始化线VIL2的连接关系，初始化线VIL(参考图2)可以以网状结构设置在图1的显示区域DA中。
在示例性实施方式中，每两个像素列可设置一个第二初始化线VIL2，以确保孔径比。
第一桥接图案BRP1可经由穿透第三绝缘中间层IL3的第九接触孔CNT9连接至第二桥接图案BRP2。第一桥接图案BRP1与第二桥接图案BRP2一起可调整第七源电极SE7和有机发光二极管OLED的第一电极AD之间的电连接。
图12是示出图2的像素的另一示例的平面图。图13是沿图12的线IV-IV'截取的剖视图。
在图12中，用相同的附图标记表示与参考图3描述的部件一致的部件，并且将省略对它们的重复描述。此外，除了屏蔽图案SDP和修复线图案RLP之外，图12的像素可具有与图3的像素的配置基本上相同或相似的配置。
参考图2至图12，显示装置1000可包括衬底SUB、多个导电线和连接至导电线的像素PX。
屏蔽图案SDP和修复线图案RLP可通过与第一电力线PL1和存储电容器Cst的上电极UE相同的工艺在与第一电力线PL1和存储电容器Cst的上电极UE相同的层中包括与第一电力线PL1和存储电容器Cst的上电极UE相同的材料。
在平面图中，屏蔽图案SDP可在数据线DLj和第一晶体管T1(例如，第四桥接图案BRP4)的栅极节点(图2的第一节点N1)之间设置成与数据线DLj和第一晶体管T1的栅极节点N1间隔开。屏蔽图案SDP可经由第十四接触孔CNT14连接至第一初始化线VIL1，并且屏蔽图案SDP的一端可以是浮置的。
根据屏蔽图案SDP的布置，可减小数据线DLj和栅极节点之间的电影响(例如，耦合电容)。因此，可最小化图像串扰。
修复线图案RLP可在第一方向DR1上延伸。修复线图案RLP可将已与被确定为缺陷像素电路的像素电路连接的有机发光二极管连接至显示区域外部处的修复像素电路。在示例性实施方式中，例如，缺陷像素电路与有机发光二极管断开连接，并且相应的有机发光二极管可通过修复线图案RLP电连接至修复像素电路。
图14是示出图1的显示装置中包括的电力线的示例的平面图。
参考图1、图3、图9、图10、图11和图14，显示装置1000可包括向像素PX提供第一电源电压ELVDD的多个电力线PL。
电力线PL可包括彼此电连接的第一导电图案PL1至第三导电图案PL3(在下文中，称为第一电力线至第三电力线)。
第一电力线PL1可在第一绝缘中间层IL1上设置成在第一方向DR1上延伸。在示例性实施方式中，例如，第一方向DR1可以是水平方向(或像素行方向)，并且第二方向DR2可以是与第一方向DR1交叉的竖直方向(像素列方向)。在示例性实施方式中，第一电力线PL1的一部分可以是存储电容器Cst的上电极UE。第一电力线PL1的面积可大于第二电力线PL2的面积。因此，可降低第一电力线PL1的电阻。
第二电力线PL2可在第二绝缘中间层IL2上设置成在第一方向DR1上延伸。第二电力线PL2可经由第一接触孔CNT1电连接至第一电力线PL1。
由于第二电力线PL2包括低电阻金属，因此第二电力线PL2在第二方向DR2上的宽度(或面积)可小于第一电力线PL1在第二方向DR2上的面积。
第三电力线PL3可在第三绝缘中间层IL3上设置成在第二方向DR2上延伸。第三电力线PL3可经由第二接触孔CNT2电连接至第二电力线PL2。因此，所有的第一电力线PL1至第三电力线PL3可彼此电连接。然而，这仅仅是说明性的，并且第一电力线PL1至第三电力线PL3的堆叠次序不限于此。此外，在第二方向DR2上延伸的电力线可具有双布线结构。此外，电力线可在一个方向上具有三个或更多个(即，多个)重叠的布线结构。
如上所述，通过连接第一电力线PL1至第三电力线PL3，电力线PL可具有设置有三个导电层的网状结构。第一电力线PL1和第二电力线PL2可以以双布线结构设置，在该双布线结构中，第一导电图案PL1和第二导电图案PL2的至少部分在第一方向DR1上延伸以彼此重叠。因此，可减小第一电源电压ELVDD的电压降(即，IR降)。因此，可改善显示装置1000的亮度均匀性。
图15是示出图1的显示装置中包括的扫描线的示例的平面图。
参考图1、图2、图3、图8、图10和图15，显示装置1000可包括向像素PX提供扫描信号的多个扫描线GI、GW和GB。
第一扫描线GI、第二扫描线GW和第三扫描线GB可在第一方向DR1上延伸，并且设置在第二绝缘中间层IL2上。第一扫描线GI、第二扫描线GW和第三扫描线GB可经由预定的接触孔CNT3、CNT4、CNT5和CNT6电连接至与第一扫描线GI、第二扫描线GW和第三扫描线GB对应的栅电极GE2、GE3、GE4和GE7。
第一扫描线GI、第二扫描线GW和第三扫描线GB包括包括有低电阻材料的导电层，使得第一扫描线GI、第二扫描线GW和第三扫描线GB的电阻降低。因此，可最小化扫描信号的RC延迟。扫描线GI、GW和GB通过栅电极和第二绝缘中间层IL2上的导电图案之间的桥接结构提供，使得可减小来自外围干扰和静电的影响。
在示例性实施方式中，发射控制线ELi也可设置在第二绝缘中间层IL2上。即，发射控制线ELi可在与第一扫描线GI、第二扫描线GW和第三扫描线GB相同的层中包括与第一扫描线GI、第二扫描线GW和第三扫描线GB相同的材料。
图16是示出图1的显示装置中包括的扫描线的另一示例的平面图。
在图16中，用相同的附图标记表示与参考图15描述的部件相同的部件，并且将省略对它们的重复描述。此外，除了第三扫描线GB之外，图16的扫描线可具有与图15的扫描线的配置基本上相同或相似的配置。
参考图16，第三扫描线GB可通过与发射控制线ELi相同的工艺在与发射控制线ELi相同的层中包括与发射控制线ELi相同的材料。
第三扫描线GB用于在数据被写入之前或之后控制有机发光二极管OLED的第一电极AD的初始化，并且较少地受到RC延迟的影响。此外，传输至发射控制线ELi的发射控制信号具有足够长的接通/切断状态，并且因此，发射控制线ELi较少地受到RC延迟的影响。因此，第三扫描线GB和发射控制线ELi可以在与预定的栅电极相同的层中与该栅电极是一体的。
然而，这仅仅是说明性的，并且第一扫描线GI和第二扫描线GW中的至少一种可设置在与栅电极相同的层中。没有设置在与栅电极相同的层中的扫描线可设置在与第二导电图案PL2相同的层中。
图17是示出图2的像素的示例的平面图。图18是示出图1的显示装置中包括的电力线的示例的平面图。
在图17和图18中，用相同的附图标记表示与参考图3描述的部件相同的部件，并且将省略对它们的重复描述。此外，除了设置有导电图案中的一些的位置之外，图17的像素可具有与图3的像素的配置基本上相同或相似的配置。
参考图1、图17和图18，显示装置1000可包括衬底SUB、多个导电线和连接至导电线的像素PX。
像素PX可包括设置有第一晶体管T1至第七晶体管T7和存储电容器Cst的像素电路以及连接至该像素电路的有机发光二极管。像素电路可电连接至扫描线SLi和SLi-1、数据线DLj、电力线PL和初始化线VIL。
图17的像素PX中包括的第j数据线DLj可连接至奇数行上的像素，并且第(j+1)数据线DLj+1可连接至偶数行上的像素。因此，两个数据线DLj和DLj+1可与一个像素重叠。
如图18中所示，电力线PL可包括第一电力线PL1、第二电力线PL2和第三电力线PL3。第一电力线PL1和第二电力线PL2可在水平方向上延伸，并且第三电力线PL3可在竖直方向上延伸。
第一电力线PL1和第二电力线PL2可设置在不同的层中，并且经由第一接触孔CNT1和第二接触孔CNT2彼此电连接。在示例性实施方式中，例如，第一电力线PL1和第二电力线PL2可经由第一接触孔CNT1彼此电连接，并且第二电力线PL2和第三电力线PL3可经由第二接触孔CNT2彼此电连接。
第一电力线PL1和第二电力线PL2在水平方向上以双布线结构设置，使得可减小第一电源电压ELVDD的电压降(即，IR降)。因此，可改善显示装置1000的亮度均匀性。
如上所述，根据本发明的示例性实施方式的显示装置1000的电力线PL具有其中导电图案的至少部分在第一方向上延伸以彼此重叠的双布线结构，使得可减小第一电源电压ELVDD的电压降(即，IR降)。
此外，第一扫描线GI、第二扫描线GW和第三扫描线GB可包括诸如铝合金的低电阻金属材料。因此，扫描线GI、GW和GB的电阻减小，使得扫描信号的RC延迟可减小。此外，扫描线GI、GW和GB中的至少一种设置在包括低电阻材料(铝合金等)的导电层(即，与栅电极不同的层)中，并且经由接触孔连接至栅电极。因此，扫描线G1、GW和GB的电阻减小，使得扫描信号的RC延迟可最小化。相应地，可减小来自外围干扰和静电的影响。
此外，在根据本发明的示例性实施方式的存储电容器Cst中，去除了现有的存储电容器中存在的开口，使得由开口的形成引起的电容变化被消除，并且可增加电容(即，电极的面积)。相应地，可最小化由存储电容器Cst的电容变化引起的显示斑点和图像串扰。
图19是示出图1的显示装置中包括的初始化线的示例的平面图。
参考图1、图4、图11和图19，初始化线VIL(参考图2)可包括在第一方向DR1上延伸的第一初始化线(第一初始化导电图案)VIL1和在第二方向DR2上延伸的第二初始化线(第二初始化导电图案)VIL2。
根据第一初始化线VIL1和第二初始化线VIL2的连接关系，初始化线VIL可以以网状结构设置在图1的显示区域DA中。
在示例性实施方式中，第一初始化线VIL1可在与有源图案相同的层中包括与有源图案相同的材料。在示例性实施方式中，例如，第一初始化线VIL1可包括掺杂有杂质的半导体层。
第二初始化线VIL2可设置在第三绝缘中间层IL3上。第二初始化线VIL2可在与第三导电图案PL3相同的层中包括与第三导电图案PL3相同的材料。
在示例性实施方式中，第二初始化线VIL2可经由穿透第一绝缘中间层IL1、第二绝缘中间层IL2和第三绝缘中间层IL3以及栅极绝缘层GIL的接触孔CNT连接至第一初始化线VIL1。
然而，这仅仅是说明性的，并且第一初始化线VIL1不限于此。在示例性实施方式中，例如，第一初始化线VIL1还可设置在与设置在第二绝缘中间层IL2上的第二导电图案PL2相同的层中。设置在第二绝缘中间层IL2上的第一初始化线可经由预定的接触孔连接至设置在与有源图案相同的层中的第一初始化线VIL1和/或第二初始化线VIL2。
本发明可应用于显示装置和包括显示装置的电子装置。在示例性实施方式中，例如，有机发光显示装置可不仅应用于诸如计算机、移动电话、智能手机和智能平板电脑的电子装置，而且还可应用于车辆导航系统、头戴显示器等。此外，有机发光显示装置可应用于可穿戴在用户身体上的可穿戴显示装置。
在根据本发明的显示装置中，电力线和扫描线的电阻被减小，使得可最小化扫描信号的RC延迟和通过电力线的电压降。此外，可均匀地确保存储电容器的改善的电容。因此，可改善显示装置的亮度均匀性和图像质量。
本文中已经公开了示例性实施方式，并且虽然采用了特定术语，但是它们仅以一般性和描述性意义使用和解释，而不是出于限制的目的。在一些情况下，如本领域普通技术人员随着本申请的提交而将显而易见的，除非另外特别指出，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它示例性实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (27)

1.显示装置，包括：
衬底，包括显示区域和非显示区域；
多个像素，位于所述显示区域中，所述多个像素各自包括至少一个晶体管、连接至所述至少一个晶体管的存储电容器和连接至所述至少一个晶体管的发光元件；
多个扫描线，连接至所述多个像素中的每个像素，所述多个扫描线在第一方向上延伸；
数据线，连接至所述多个像素中的每个像素，所述数据线在第二方向上延伸；以及
电力线，向所述发光元件供应第一电源电压，
其中，所述至少一个晶体管包括：
有源图案，设置在所述衬底上；
源电极和漏电极，各自连接至所述有源图案；
栅电极，设置在所述有源图案上，且所述栅电极和所述有源图案之间插置有与所述有源图案重叠的栅极绝缘层；
绝缘中间层，覆盖所述栅电极并包括顺序堆叠的第一绝缘中间层、第二绝缘中间层和第三绝缘中间层；以及
保护层，设置在所述绝缘中间层上，以及
其中，所述电力线包括：
第一导电图案，在所述第一方向上延伸，所述第一导电图案设置在所述第一绝缘中间层上；
第二导电图案，在所述第一方向上延伸，所述第二导电图案设置在所述第二绝缘中间层上，所述第二导电图案经由第一接触孔连接至所述第一导电图案；以及
第三导电图案，在所述第二方向上延伸，所述第三导电图案设置在所述第三绝缘中间层上，所述第三导电图案经由第二接触孔连接至所述第二导电图案。
2.如权利要求1所述的显示装置，其中，所述存储电容器包括：
下电极，设置在与所述栅电极相同的层中；以及
上电极，与所述下电极重叠，所述上电极设置在所述第一绝缘中间层上。
3.如权利要求2所述的显示装置，其中，所述第一导电图案和所述第二导电图案与所述存储电容器的所述下电极的至少一部分重叠。
4.如权利要求2所述的显示装置，其中，所述第一导电图案的与所述下电极重叠的面积大于所述第二导电图案的与所述下电极重叠的面积。
5.如权利要求2所述的显示装置，其中，在平面图中，所述上电极中没有限定开口。
6.如权利要求1所述的显示装置，其中，通过所述第一导电图案、所述第二导电图案和所述第三导电图案的连接，所述电力线具有网状结构。
7.如权利要求1所述的显示装置，其中，所述多个扫描线中的一些扫描线设置在与所述第二导电图案相同的层中，并且连接至所述栅电极。
8.如权利要求7所述的显示装置，其中，所述多个扫描线中的其余扫描线设置在与所述栅电极相同的层中。
9.如权利要求7所述的显示装置，其中，所述栅电极是具有岛状形状的导电图案。
10.如权利要求7所述的显示装置，其中，所述扫描线中的至少一个扫描线包括铝合金。
11.如权利要求7所述的显示装置，还包括：
发射控制线，连接至所述多个像素中的每个像素，所述发射控制线在所述第一方向上延伸。
12.如权利要求11所述的显示装置，其中，所述发射控制线设置在与所述栅电极相同的层中。
13.如权利要求11所述的显示装置，其中，所述发射控制线设置在与所述第二导电图案相同的层中。
14.如权利要求1所述的显示装置，还包括：
初始化线，向所述多个像素供应初始化电压，
其中，所述初始化线包括设置在与所述第二导电图案相同的层中的第一初始化导电图案，所述第一初始化导电图案在所述第一方向上延伸。
15.如权利要求14所述的显示装置，其中，所述初始化线还包括：
第二初始化导电图案，设置在与所述第三导电图案相同的层中，所述第二初始化导电图案在所述第二方向上延伸。
16.如权利要求14所述的显示装置，还包括：
屏蔽图案，设置在与所述第一导电图案相同的层中，所述屏蔽图案连接至所述第一初始化导电图案。
17.如权利要求16所述的显示装置，其中，所述至少一个晶体管包括控制流过所述发光元件的驱动电流的驱动晶体管，
其中，在平面图中，所述屏蔽图案包括位于所述数据线和所述驱动晶体管的栅极节点之间的部分。
18.如权利要求1所述的显示装置，还包括：
初始化线，向所述多个像素供应初始化电压，
其中，所述初始化线包括：
第一初始化导电图案，设置在与所述有源图案相同的层中，所述第一初始化导电图案在所述第一方向上延伸；以及
第二初始化导电图案，设置在与所述第三导电图案相同的层中，所述第二初始化导电图案在所述第二方向上延伸。
19.显示装置，包括：
衬底，包括显示区域和非显示区域；
多个像素，位于所述显示区域中，所述多个像素各自包括至少一个晶体管、连接至所述至少一个晶体管的存储电容器以及连接至所述至少一个晶体管的发光元件；
多个扫描线，连接至所述多个像素中的每个像素，所述多个扫描线在第一方向上延伸；
数据线，连接至所述多个像素中的每个像素，所述数据线在第二方向上延伸；以及
电力线，向所述发光元件供应第一电源电压，
其中，所述至少一个晶体管包括：
有源图案，设置在所述衬底上，
源电极和漏电极，各自连接至所述有源图案；
栅电极，设置在所述有源图案上，且所述栅电极和所述有源图案之间插置有与所述有源图案重叠的栅极绝缘层；
绝缘中间层，覆盖所述栅电极，并且包括：
顺序堆叠的第一绝缘中间层、第二绝缘中间层和第三绝缘中间层；以及
保护层，设置在所述绝缘中间层上，以及
其中，所述多个扫描线中的至少一个扫描线设置在所述第二绝缘中间层上，并且经由接触孔连接至所述栅电极。
20.如权利要求19所述的显示装置，其中，连接至所述多个扫描线中的所述至少一个扫描线的所述栅电极是具有岛状形状的导电图案。
21.如权利要求19所述的显示装置，其中，所述电力线包括：
第一导电图案，在所述第一方向上延伸，所述第一导电图案设置在所述第一绝缘中间层上；
第二导电图案，在所述第一方向上延伸，所述第二导电图案设置在所述第二绝缘中间层上，所述第二导电图案连接至所述第一导电图案；以及
第三导电图案，在所述第二方向上延伸，所述第三导电图案设置在所述第三绝缘中间层上，所述第三导电图案连接至所述第二导电图案。
22.如权利要求21所述的显示装置，其中，所述第一导电图案的面积大于所述第二导电图案的面积。
23.如权利要求21所述的显示装置，其中，所述第二导电图案的电阻和所述第三导电图案的电阻小于所述第一导电图案的电阻。
24.如权利要求19所述的显示装置，还包括：
发射控制线，连接至所述多个像素中的每个像素，所述发射控制线在所述第一方向上延伸。
25.如权利要求24所述的显示装置，其中，所述发射控制线设置在与所述栅电极相同的层中。
26.如权利要求19所述的显示装置，其中，所述存储电容器包括：
下电极，设置在与所述栅电极相同的层中；以及
上电极，与所述下电极重叠，所述上电极设置在所述第一绝缘中间层上，
其中，在平面图中，所述上电极中没有限定开口。
27.如权利要求19所述的显示装置，还包括：
初始化线，向所述多个像素供应初始化电压，
其中，所述初始化线包括：
第一初始化导电图案，设置在所述第二绝缘中间层上，所述第一初始化导电图案在所述第一方向上延伸；以及
第二初始化导电图案，设置在所述第三绝缘中间层上，所述第二初始化导电图案在所述第二方向上延伸。
CN201910917020.8A 2018-09-28 2019-09-26 显示装置 Pending CN110970469A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0116601 2018-09-28
KR1020180116601A KR102676642B1 (ko) 2018-09-28 2018-09-28 표시 장치

Publications (1)

Publication Number Publication Date
CN110970469A true CN110970469A (zh) 2020-04-07

Family

ID=69946111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910917020.8A Pending CN110970469A (zh) 2018-09-28 2019-09-26 显示装置

Country Status (3)

Country Link
US (1) US11889706B2 (zh)
KR (1) KR102676642B1 (zh)
CN (1) CN110970469A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809098A (zh) * 2021-08-24 2021-12-17 武汉天马微电子有限公司 显示基板、显示面板和显示装置
US11864439B2 (en) 2020-12-28 2024-01-02 Boe Technology Group Co., Ltd. Display panel and display device
US11910669B2 (en) 2020-10-30 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107808892B (zh) * 2016-09-08 2020-06-26 群创光电股份有限公司 显示设备
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN113728438B (zh) * 2020-03-25 2022-12-20 京东方科技集团股份有限公司 显示基板和显示装置
KR20220018117A (ko) 2020-08-05 2022-02-15 삼성디스플레이 주식회사 표시 장치
KR20220030499A (ko) 2020-09-02 2022-03-11 삼성디스플레이 주식회사 표시 장치
KR20220060606A (ko) 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치
US11676532B2 (en) * 2020-11-13 2023-06-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate, display panel, and display device
KR20220138499A (ko) * 2021-04-02 2022-10-13 삼성디스플레이 주식회사 표시 장치
KR20220143210A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 표시 장치
KR20230072582A (ko) 2021-11-17 2023-05-25 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
WO2024063320A1 (ko) * 2022-09-19 2024-03-28 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895658A (zh) * 2015-02-13 2016-08-24 三星显示有限公司 有机发光显示装置
KR20180025520A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 표시장치
CN107958917A (zh) * 2016-10-17 2018-04-24 三星显示有限公司 有机发光二极管显示装置及其制造方法
CN108172594A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 显示装置
CN108269834A (zh) * 2017-01-04 2018-07-10 三星显示有限公司 显示设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064371B1 (ko) * 2010-03-17 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN102608815A (zh) * 2012-03-22 2012-07-25 深圳市华星光电技术有限公司 液晶显示面板以及其制造方法
KR102061791B1 (ko) 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102113173B1 (ko) 2013-07-03 2020-05-21 삼성디스플레이 주식회사 유기발광표시장치
KR102146344B1 (ko) 2014-05-22 2020-08-21 엘지디스플레이 주식회사 유기전계발광소자
KR102359085B1 (ko) 2015-01-30 2022-02-07 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102328678B1 (ko) * 2015-02-09 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN104766587B (zh) 2015-04-30 2016-03-02 京东方科技集团股份有限公司 扫描驱动电路及其驱动方法、阵列基板、显示装置
KR102389209B1 (ko) * 2015-09-16 2022-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN105575333B (zh) 2015-12-22 2018-03-30 深圳市华星光电技术有限公司 Oled显示装置及源极驱动器
KR102391421B1 (ko) * 2016-01-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
US10475381B2 (en) 2016-06-30 2019-11-12 Lg Display Co., Ltd. Organic light emitting display device and driving method of the same
US10297781B2 (en) 2016-06-30 2019-05-21 Lg Display Co., Ltd. Organic light emitting display device and driving method of the same
KR102668224B1 (ko) * 2016-11-30 2024-05-24 엘지디스플레이 주식회사 표시장치
KR102355953B1 (ko) * 2017-09-29 2022-01-25 엘지디스플레이 주식회사 표시장치
US10910592B2 (en) * 2017-12-22 2021-02-02 Lg Display Co., Ltd. Flexible electroluminescent display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895658A (zh) * 2015-02-13 2016-08-24 三星显示有限公司 有机发光显示装置
KR20180025520A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 표시장치
CN107958917A (zh) * 2016-10-17 2018-04-24 三星显示有限公司 有机发光二极管显示装置及其制造方法
CN108172594A (zh) * 2016-12-07 2018-06-15 三星显示有限公司 显示装置
CN108269834A (zh) * 2017-01-04 2018-07-10 三星显示有限公司 显示设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11910669B2 (en) 2020-10-30 2024-02-20 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display apparatus
US11864439B2 (en) 2020-12-28 2024-01-02 Boe Technology Group Co., Ltd. Display panel and display device
US11925082B2 (en) 2020-12-28 2024-03-05 Boe Technology Group, Cp., Ltd. Display panel and display device
US11997898B2 (en) 2020-12-28 2024-05-28 Boe Technology Group Co., Ltd. Display panel and display device including blocker
CN113809098A (zh) * 2021-08-24 2021-12-17 武汉天马微电子有限公司 显示基板、显示面板和显示装置
CN113809098B (zh) * 2021-08-24 2024-04-09 武汉天马微电子有限公司 显示基板、显示面板和显示装置

Also Published As

Publication number Publication date
US20200105849A1 (en) 2020-04-02
KR20200037027A (ko) 2020-04-08
US11889706B2 (en) 2024-01-30
KR102676642B1 (ko) 2024-06-21

Similar Documents

Publication Publication Date Title
CN110970469A (zh) 显示装置
US11430835B2 (en) Organic light emitting display device
US10714561B2 (en) Display device
US11195462B2 (en) Display device
US9660009B2 (en) Organic light emitting diode display
US9291870B2 (en) Thin film transistor and display device having the same
CN111326673B (zh) 显示装置
CN110911445A (zh) 显示装置
KR102662566B1 (ko) 표시 장치
KR20210085736A (ko) 표시장치
US11436974B1 (en) Display device
US11508805B2 (en) Display panel and display device including the same
CN118695718A (zh) 显示装置
KR20240126501A (ko) 표시 장치
KR20240043214A (ko) 표시 장치
KR20210085731A (ko) 표시장치
KR20210085748A (ko) 표시 장치
JP2009059640A (ja) 有機ｅｌ表示装置
KR20060000427A (ko) 유기전계 발광 표시 패널

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination