KR102146344B1 - 유기전계발광소자 - Google Patents

유기전계발광소자 Download PDF

Info

Publication number
KR102146344B1
KR102146344B1 KR1020140061415A KR20140061415A KR102146344B1 KR 102146344 B1 KR102146344 B1 KR 102146344B1 KR 1020140061415 A KR1020140061415 A KR 1020140061415A KR 20140061415 A KR20140061415 A KR 20140061415A KR 102146344 B1 KR102146344 B1 KR 102146344B1
Authority
KR
South Korea
Prior art keywords
line
layer
light emitting
region
pixel
Prior art date
Application number
KR1020140061415A
Other languages
English (en)
Other versions
KR20150135574A (ko
Inventor
오재영
신우섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140061415A priority Critical patent/KR102146344B1/ko
Publication of KR20150135574A publication Critical patent/KR20150135574A/ko
Application granted granted Critical
Publication of KR102146344B1 publication Critical patent/KR102146344B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 발광영역 및 회로영역으로 이루어진 다수의 화소영역을 포함하는 기판, 기판 상에 형성되며 회로영역에 형성된 제1트랜지스터로 제1전압을 공급하는 제1라인 및 기판 상에 형성되며, 회로영역에 형성된 제2트랜지스터로 제2전압을 공급하고, 상기 발광영역에서 제1라인과의 이격거리가 회로영역에서 제1라인과의 이격거리보다 짧게 형성된 제2라인을 포함하는 유기전계발광소자를 제공한다.

Description

유기전계발광소자{ORGANIC LIGHT EMITTING DEVICE}
본 발명은 유기전계발광소자에 관한 것이다.
평판표시장치 분야에서, 지금까지는 가볍고 전력소모가 적은 액정표시장치가 널리 사용되어 왔으나, 액정표시장치는 스스로 빛을 생성하지 못하는 수광 소자(non-emissive device)여서, 휘도(brightness), 대조비(contrast ratio), 시야각(viewing angle) 및 대면적화 등에 단점이 있다.
이에 따라, 이러한 액정표시장치의 단점을 극복할 수 있는 새로운 평판표시장치의 개발이 활발하게 전개되고 있는데, 새로운 평판표시장치 중 하나인 유기발광 표시장치는 스스로 빛을 생성하는 발광소자이므로, 액정표시장치에 비하여 휘도, 시야각 및 대조비 등이 우수하며, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다.
유기전계발광 표시장치는 각 화소영역의 박막트랜지스터에 연결된 유기전계발광소자로부터 출사되는 빛을 이용하여 영상을 표시하는데, 유기전계발광소자는 양극(anode)과 음극(cathode) 사이에 유기물로 이루어진 발광층을 형성하고 전기장을 가함으로 빛을 내는 소자로서, 낮은 전압에서 구동이 가능하고, 전력 소모가 비교적 적고, 가볍고 연성(flexible) 기판 상부에도 제작이 가능한 특징을 갖는다.
대형화 추세에 있는 능동형 유기전계발광소자에 있어서는 최대의 개구율을 확보하고 휘도를 유지시키는 것이 중요 과제이다. 그러나 유기전계발광소자 각종 배선들과 트랜지스터들에 의해 개구율이 감소하고, 휘도가 저하되는 문제가 있다.
본 발명의 목적은 개구율과 휘도를 증가시키는 유기전계발광소자를 제공함에 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 발광영역 및 회로영역으로 이루어진 다수의 화소영역을 포함하는 기판; 상기 기판 상에 형성되며 상기 회로영역에 형성된 제1트랜지스터로 제1전압을 공급하는 제1라인; 및 상기 기판 상에 형성되며, 상기 회로영역에 형성된 제2트랜지스터로 제2전압을 공급하고, 상기 발광영역에서 상기 제1라인과의 이격거리가 상기 회로영역에서 상기 제1라인과의 이격거리보다 짧게 형성된 제2라인을 포함하는 유기전계발광소자를 제공한다.
다른 측면에서, 본 발명은, 기판에 형성된 스캔라인; 상기 스캔라인 상에 형성된 절연막; 상기 절연막 상에 형성되고, 소스영역, 드레인영역 및 채널영역이 일체로 이루어진 반도체층과, 상기 스캔라인에 연결된 게이트(gate)를 포함하는 센싱(sensing)트랜지스터; 및 상기 스캔라인과 평행한 방향으로 상기 스캔라인 상에서 형성되고, 컨택홀을 통해 상기 소스영역 또는 상기 드레인영역과 연결되는 전압라인을 포함하는 유기전계발광소자를 제공한다.
또다른 측면에서, 본 발명은, 기판 상에 형성된 제1절연막; 상기 제1절연막 상에 형성된 반도체층; 상기 반도체층 상에 형성되고 상기 반도체층을 노출시키는 개구부를 포함하는 제2절연막; 노출된 상기 반도체층 상에 형성된 제3절연막; 상기 제3절연막 상에 형성된 금속층; 및 상기 개구부를 통해 상기 금속층과 상기 반도체층에 동시에 접촉되는 소스-드레인 전극을 포함하는 유기전계발광소자를 제공한다.
또다른 측면에서, 본 발명은, 발광영역 및 회로영역으로 이루어진 다수의 화소영역을 포함하는 기판; 상기 발광영역에 형성되고, 상기 기판을 노출시키는 개구부가 형성된 절연막; 및 상기 개구부를 통해 상기 기판 상에 형성된 화소전극을 포함하는 유기전계발광소자를 제공한다.
또다른 측면에서, 본 발명은, 기판 상에 형성되고, 금속 또는 그 합금으로 이루어지며, 0°~ ±90°의 시야각에서 반사율이 80% 이상인 화소전극; 상기 제1전극 상에 형성된 적어도 하나 이상의 유기층; 및 상기 유기층 상에 형성되고 투명 전도성 물질로 이루어진 공통전극을 포함하되, 상기 제1전극의 두께가 불균일한 것을 특징으로 하는 유기전계발광소자를 제공한다.
본 발명은 유기전계발광소자의 개구율과 휘도를 증가시키는 효과가 있다.
도 2a는 일반적인 유기전계발광소자의 개략적인 평면도이다.
도 2b는 도 2a의 A-A'를 절단한 유기전계발광소자의 개략적인 단면도이다.
도 3a는 제1실시예에 따른 유기전계발광소자의 개략적인 평면도이다.
도 3b는 도 3a의 B-B'를 절단한 유기전계발광소자의 개략적인 단면도이다.
도 4는 제1실시예에 따른 유기전계발광소자의 회로도이다.
도 5a는 제2실시예에 따른 유기전계발광소자의 개략적인 평면도이다.
도 5b는 도 5a의 C-C'를 절단한 유기전계발광소자의 개략적인 단면도이다.
도 5c는 도 3a의 D-D'를 절단한 유기전계발광소자의 개략적인 단면도이다.
도 6a는 제3실시예에 따른 유기전계발광소자의 개략적인 평면도이다.
도 6b는 도 6a의 E-E'를 절단한 개략적인 단면도이다.
도 7은 제4실시예에 따른 유기전계발광소자의 개략적인 단면도이다.
도 8은 제5실시예에 따른 유기전계발광소자의 개략적인 단면도이다.
도 9는 제5실시예에 따른 유기전계발광소자에 대하여 시야각에 따른 반사율을 측정한 그래프이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 같은 맥락에서, 어떤 구성 요소가 다른 구성 요소의 "상"에 또는 "아래"에 형성된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접 또는 또 다른 구성 요소를 개재하여 간접적으로 형성되는 것을 모두 포함하는 것으로 이해되어야 할 것이다.
도 1은 실시예들이 적용되는 유기발광 표시장치에 관한 시스템 구성도이다.
도 1을 참조하면, 유기발광 표시장치(100)는 유기발광 표시패널(140), 데이터 구동부(120), 게이트 구동부(130), 타이밍 콘트롤러(110) 등을 포함한다.
우선, 타이밍 컨트롤러(110)는 호스트 시스템으로부터 입력되는 수직/수평 동기신호(Vsync, Hsync)와 영상데이터(data), 클럭신호(CLK) 등의 외부 타이밍 신호에 기초하여 데이터 구동부(120)를 제어하기 위한 데이터 제어신호(DCS)와 게이트 구동부(130)를 제어하기 위한 게이트 제어신호(GCS)를 출력한다. 또한, 타이밍 컨트롤러(110)는 호스트 시스템로부터 입력되는 영상데이터(data)를 데이터 구동부(120)에서 사용하는 데이터 신호 형식으로 변환하고 변환된 영상데이터(data')를 데이터 구동부(120)로 공급할 수 있다.
데이터 구동부(120)는 타이밍 컨트롤러(110)로부터 입력되는 데이터 제어신호(DCS) 및 변환된 영상데이터(data')에 응답하여, 영상데이터(data')를 계조 값에 대응하는 전압 값인 데이터 신호(아날로그 화소신호 혹은 데이터 전압)로 변환하여 데이터 라인에 공급한다.
게이트 구동부(130)는 타이밍 컨트롤러(110)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인에 스캔신호(게이트 펄스 또는 스캔펄스, 게이트 온신호)를 순차적으로 공급한다.
한편 유기발광 표시패널(140) 상의 각 화소영역(P)은, 데이터라인들(D1~Dm)과 게이트라인들(G1~Gn)(스캔라인들)에 의해 정의되어 발광영역과 회로영역을 포함하고, 매트릭스 형태로 배치될 수 있고, 제1전극인 화소전극(anode), 제2전극인 공통전극(cathode), 유기층을 포함하는 적어도 하나의 유기발광소자일 수 있다.
여기서, 화소영역(P)은, 데이터라인들(D2)과 나란하게 배열된 전압라인들(VDD 라인)을 포함하고, 이때 인접한 전압라인 간에 단락(short)이 발생되는 것을 방지하기 위하여, 전압라인의 형상이 달라질 수 있다. 즉, 발광영역에서의 전압라인의 간격을 달리 설정하여 단락 발생을 방지하고, 화소전극의 폭을 넓게 설정하여 개구율을 향상시킬 수 있다.
한편, 회로영역에 배열된 스캔라인 또는 기준전압라인을 일정부분 중첩시켜 형성하거나, 다수가 존재하는 컨택홀들의 개수를 줄임으로써 유기전계발광소자 또는 유기발광 표시패널의 개구율을 향상시킬 수 있다.
한편, 발광영역에 있어서, 기판 상의 절연막들과 오버코트층들을 제거하여, 기판 상에 곧바로 화소전극을 형성하고, 화소전극 상에 유기층을 형성함으로써, 생산된 광의 경로들을 줄임으로써 유기전계발광소자 또는 유기발광 표시패널의 휘도를 향상시킬 수 있다. 또한 화소전극 또는 공통전극의 표면을 플라즈마 처리하여 전극의 두께가 불균일하게 형성됨으로써, 반사율을 증가시켜, 상부발광 또는 하부발광 방식의 유기전계발광소자 또는 유기발광 표시패널의 휘도를 향상시킬 수 있다.
이하 도면들을 참조하여, 본 발명의 실시예들을 설명한다.
도 2a는 일반적인 유기전계발광소자의 개략적인 평면도이고, 도 2b는 도 2a의 A-A'를 절단한 유기전계발광소자의 개략적인 단면도이다.
도 2a를 참조하면, 우선 기판(미도시)은 발광영역(Emission Area, EA) 및 회로영역(Circuit Area, CA)으로 이루어진 다수의 화소영역(Pixel Area, PA)으로 이루어진다.
화소영역(PA)은, 도 1에서 전술한 바와 같이, 다수가 존재하며, 여기서 회로영역(CA)은 3개의 트랜지스터들(T21, T22, T23)과 다수의 컨택홀들(213a 내지 213h), 제1라인(210) 및 제2라인(212), 제1라인(210) 및 제2라인(212)에 수직하여 나란하게 배열된 제3라인(214), 제4라인(215)과 제5라인(218), 스토리지 캐패시터(Cstg) 등을 포함한다. 한편, 화소영역(PA)의 발광영역(EA)은 제1라인(210) 및 제2라인(212), 화소전극(230), 발광영역(EA)의 가장자리 영역과 중첩하는 뱅크(232)를 포함한다.
유기전계발광소자(200)는 다수의 배선라인을 포함할 수 있으며, 제1라인(210)과 제2라인(212)은 제1방향(도 2에서 세로 방향)으로 이격하여 나란하게 배열된다. 제1라인(210)은 데이터 라인일 수 있고, 제2라인(212)은 고전압전원 공급용 전압라인(VDD 라인)일 수 있으나, 이에 제한되지 않는다. 제1라인(210)과 제2라인(212)은 세로방향으로 데이터패드(미도시)까지 길게 연장되어 있다. 제2방향(도 2에서 가로 방향)으로는 제3라인(214), 제4라인(215) 및 제5라인(218)이 도시되는데 제3라인(214)은 제1스캔라인, 제4라인(215)은 제2스캔라인일 수 있고, 제5라인(218)은 기준전압라인일 수 있으나, 이에 제한되지 않는다.
이때, 발광영역(EA)에서 제2라인(212)과 제1라인(210) 사이의 이격거리는, 회로영역(CA)에서의 제2라인(212) 제1라인(210)과의 이격거리와 동일하게 형성될 수 있으나, 이에 제한되지 않는다.
제1라인(210) 내지 제5라인(218)은 저저항 특성을 갖는 금속물질, 예를 들어 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질의 단일층 또는 다층 구조를 가질 수 있다.
유기전계발광소자(200)는 제1라인(210)과 제3라인(214)의 교차로 정의된 발광영역(EA)에서 제1전극(230)과 제2전극(미도시) 및 1층 이상의 유기층을 포함하고 있으면서, 기판(미도시) 상에 형성된 제2트랜지스터(T22)로부터 공급되는 전류에 따라 발광한다.
전기적 연결관계에 있어서, 제1전극(230)은 제3컨택홀(213c)과 제4컨택홀(213d)을 통해 제2트랜지스터(T22)의 일단과 연결된다. 여기서, 제2트랜지스터(T22)는 구동트랜지스터일 수 있다. 제2트랜지스터(T22)의 타단은 제8컨택홀(213h)을 통해 제2라인(212)과 연결된다. 한편 스토리지 캐패시터(Cstg)는 제2컨택홀(213b)을 통해 제1트랜지스터(T21)의 일단 연결되고, 여기서 제1트랜지스터(T21)는 스위칭 트랜지스터일 수 있다. 제1트랜지스터(T21)의 타단은 제1컨택홀(213a)을 통해 제1라인(210)에 연결된다. 한편, 제3라인(214)은 제1트랜지스터(T21)에 연결된다. 한편, 제3트랜지스터(T23)의 일단은 제6컨택홀(213f)과 제7컨택홀(213g)을 통하여 제5라인(218)에 연결되고, 타단은 제4컨택홀(213d)을 통하여 제2트랜지스터(T22), 스토리지 캐패시터(Cstg)에 연결된다. 제2트랜지스터(T22)의 게이트 전극은 제5컨택홀(213e)을 통해 제1트랜지스터(T21)에 연결된다.
일예로서, 제3트랜지스터(T23)는 센싱트랜지스터일 수 있고, 제2스캔라인(215)에 연결된 게이트 전극과, 반도체층(217)과 소스/드레인 전극으로 이루어질 수 있다. 반도체층(217)은 일단에 구동 트랜지스터(T22)와 제1전극(230) 사이의 노드에 연결된 드레인영역(217a)을 포함하고, 타단에 기준전압라인(218)과 연결된 소스영역(217c), 드레인영역(217a)과 소스영역(217c) 사이의 채널영역(217b)을 포함할 수 있다.
유기전계발광소자(200)의 전기적 기능을 살펴보면, 먼저, 스위칭 트랜지스터(T21)는 스캔라인(214)을 통해 공급되는 스캔신호에 의해 턴온되어, 데이터라인(210)을 통해 공급되는 데이터 신호를 구동 트랜지스터(T22)의 게이트 전극으로 전달하는 기능을 수행한다. 그리고 스토리지 캐패시터(Cstg)는 스위칭 트랜지스터(T21)를 통해 공급되는 데이터 신호를 저장하여 구동 트랜지스터(T22)가 일정 시간 이상 턴온상태를 유지하도록 한다. 또한, 구동 트랜지스터(T22)는 캐패시터(Cstg)에 저장된 데이터 신호에 대응하여 구동한다. 구동 트랜지스터(T22)는 데이터 신호에 대응하여 제 1 전극(230)으로 공급되는 구동전류 혹은 구동전압을 제어하게 된다.
구동 트랜지스터(T22)가 구동되면, 유기층(미도시)의 발광층(미도시)은 전압라인(212)을 통해 공급되는 전류에 의해 발광한다. 구동 트랜지스터(T22)를 통해 공급되는 구동전류는 제1전극(230)으로 전달되어 유기층(미도시)을 통해 흐르면서 전자와 정공이 재결합되어 발광이 일어나고, 최종적으로 제2전극(미도시)으로 흘러나가게 된다.
도 2b에는, 화소영역(PA)의 발광영역(EA)을 A-A'로 절단한 단면도가 도시된다. 도 2b에는 설명의 편의를 위하여, 두 개의 화소영역(PA)만을 도시하였다.
유기전계발광소자(200)는 기판(202) 상에 형성된 제1절연막(204), 제1절연막(204) 상에 나란하게 이격하여 형성된 제1라인(210)과 제2라인(212), 제1라인(210)과 제2라인(212)을 덮도록 제1절연막(204) 상에 형성된 제2절연막(219), 제2절연막(219) 상에 형성된 화소전극(230), 화소전극(230)과 가장자리가 중첩되어 형성된 뱅크(232), 화소전극(230) 상에 순차적으로 적층된 유기층(234)과 공통전극(234), 공통전극(236) 상에 형성된 봉지층(238) 등을 포함할 수 있으나, 이에 제한되지 않는다.
기판(202)은 글래스(Glass) 기판뿐만 아니라, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판 등일 수 있다. 또한, 기판(202) 상에는 불순원소의 침투를 차단하기 위한 버퍼층(buffering layer)이 더 구비될 수 있다. 버퍼층은 예를 들어 질화실리콘 또는 산화실리콘의 단일층 또는 다수층으로 형성될 수 있다.
기판(202) 상에 형성된 제1절연막(204)과 제2절연막(219)은 질화실리콘 또는 산화실리콘의 단일층 또는 다수층으로 형성될 수 있다.
한편, 제1절연막(204) 상에 형성되는 제1라인(210)과 제2라인(212)은 저저항 특성을 갖는 금속물질, 예를 들어 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo) 및 몰리브덴 합금(MoTi) 중 선택된 하나 또는 둘 이상의 물질을 증착함으로써 단일층 또는 다층 구조를 가질 수 있다.
도 2b에 도시된 바와 같이, 하나의 화소영역(PA)의 제2라인(212)은 인접한 다른 화소영역(PA)의 제1라인(210)과 인접해서 형성되는데, 이때의 하나의 화소영역(PA)의 제2라인(212)과 다른 화소영역(PA)의 제1라인(210) 사이의 이격거리가 특정거리보다 가까워지는 경우, 단락(short)이 발생할 수 있다.
화소전극(230)은, 애노드 전극(양극)의 역할을 하도록 일함수 값이 비교적 크고, 투명한 도전성 물질, 예를 들면 ITO 또는 IZO와 같은 금속 산화물, ZnO:Al 또는 SnO2:Sb와 같은 금속과 산화물의 혼합물, 폴리(3-메틸티오펜), 폴리[3,4-(에틸렌-1,2-디옥시)티오펜](PEDT), 폴리피롤 및 폴리아닐린과 같은 전도성 고분자 등으로 이루어질 수 있으나 이에 제한되지 않는다. 또한, 제 1 전극(331)은 탄소나노튜브, 그래핀, 은나노와이어 등일 수도 있다.
또한 상부발광 방식일 경우, 반사효율 향상을 위해 화소전극(230)의 상/하부에 반사효율이 우수한 금속물질, 예를 들면 알루미늄(Al) 또는 은(Ag)으로써 반사판이 보조전극으로 더 형성될 수도 있다.
트랜지스터들(T21, T22, T23)은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 등으로 이루어진 산화물 박막 트랜지스터(Oxide Thin Film Transistor)일 수 있다. 또한 P형 불순물 또는 N형 불순물을 도핑하여 소스영역(217c) 및 드레인영역(217a)를 형성하고, 동시에 소스영역(217c) 및 드레인영역(217a) 사이에 게재된 채널영역(217b)을 형성한 반도체층을 포함할 수 있다.
한편, 화소전극(230)의 엣지부 상에는 뱅크(232)가 형성되고, 뱅크(232)에는 화소전극(230)이 노출되도록 개구부가 구비된다. 이러한 뱅크(232)는 질화실리콘(SiNx), 산화실리콘(SiOx)과 같은 무기절연물질 또는 벤조사이클로부텐(benzocyclobutene)이나 아크릴 수지(acrylic resin)와 같은 유기절연물질, 이들의 조합으로 이루어질 수 있으나 이에 제한되지 않는다.
노출된 화소전극(230) 상에는 유기층(234)이 형성되는데, 이러한 유기층(234)에는, 정공과 전자가 원활히 수송되어 엑시톤(exciton)을 형성할 수 있도록, 정공주입층(Hole Injection Layer, HIL), 정공수송층(Hole Transfer Layer, HTL), 유기발광층(Emitting Layer, EL), 전자수송층(Electron Transfer Layer, ETL), 전자주입층(Electron Injection Layer, EIL) 등이 차례로 적층되어 포함될 수 있다.
유기층(234) 상에는 캐소드 전극(음극)인 공통전극(236)이 형성된다. 예를 들어 하부발광 방식인 경우, 공통전극(236)은 금속일 수 있고 제1금속, 예를 들어 Ag 등과 제2금속, 예를 들어 Mg 등이 일정 비율로 구성된 합금의 단일층 또는 이들의 다수층일 수도 있다.
공통전극(236) 상에는 수분과 산소로부터 유기층을 보호하는 봉지층(238)이 형성된다. 봉지층(238)은 금속리드(metal lid), 프릿실링(frit sealing), 박막(thin film) 증착 방식 등으로 형성될 수 있다.
도 3a는 제1실시예에 따른 유기전계발광소자의 개략적인 평면도이고, 도 3b는 도 3a의 B-B'를 절단한 유기전계발광소자의 개략적인 단면도이며, 도 4는 제1실시예에 따른 유기전계발광소자의 회로도이다.
도 3a 및 도 3b를 참조하면, 제1실시예에 따른 유기전계발광소자(300)는 발광영역(Emission Area) 및 회로영역(Circuit Area)으로 이루어진 다수의 화소영역(PA, PA')을 포함하는 기판(미도시), 기판(미도시) 상에 형성되며 회로영역(CA, CA')에 형성된 제1트랜지스터(T31)로 제1전압을 공급하는 제1라인(310, 310') 및 기판(미도시) 상에 형성되며, 회로영역(CA, CA')에 형성된 제2트랜지스터(T32)로 제2전압을 공급하고, 발광영역(EA, EA')에 있어서 제1라인(310, 310')과의 이격거리(tE)가 회로영역(CA, CA')에서 제1라인(310, 310')과의 이격거리(tC)보다 짧게 형성된 제2라인(312, 312')를 포함할 수 있다.
또한 유기전계발광소자(300)는 다수의 화소영역(PA, PA')은 인접한 제1화소영역(PA)과 제2화소영역(PA')를 포함하고, 제1화소영역(PA)의 화소전극(330) 및 제2화소영역(PA')의 화소전극(330') 간의 이격거리(t1)는, 제1화소영역(PA)의 제1라인(310) 및 제2라인(320) 중 제2화소영역(PA')에 인접한 라인과, 제2화소영역(PA')의 제1라인(310') 및 제2라인(312') 중 제1화소영역(PA)에 인접한 라인 간의 최소 이격거리(t2)보다 짧게 형성될 수 있다.
예를들어, 제1화소영역(PA)의 경우, 다수의 배선라인을 포함할 수 있고, 제1라인(310)과 제2라인(312)은 제1방향(도 2에서 세로 방향)으로 이격하여 나란하게 배열된다. 제2방향(도 2에서 가로 방향)으로는 제3라인(314), 제4라인(315) 및 제5라인(318)이 도시되는데 제3라인(314)은 제1스캔라인, 제4라인(315)은 제2스캔라인일 수 있고, 제5라인(318)은 기준전압라인일 수 있으나, 이에 제한되지 않는다.
유기전계발광소자(300)는 제1라인(310)과 제3라인(314)의 교차로 정의된 제1화소영역(PA)의 발광영역(EA)에서 제1전극(330)과 제2전극(미도시) 및 1층 이상의 유기층을 포함하고 있으면서, 기판(미도시) 상에 형성된 제2트랜지스터(T32)로부터 공급되는 전류에 따라 발광한다.
전기적 연결관계에 있어서, 도 3a 내지 도 4를 참조하면, 제1화소영역(PA)의 제1전극(330)은 제3컨택홀(313c)과 제4컨택홀(313d)을 통해 제2트랜지스터(T32)의 일단과 연결되고, 제2트랜지스터(T32)의 타단은 제8컨택홀(313h)을 통해 제2라인(312)과 연결된다. 한편 스토리지 캐패시터(Cstg)는 제2컨택홀(313b)을 통해 제1트랜지스터(T31)의 일단 연결되고, 제1트랜지스터(T31)의 타단은 제1컨택홀(313a)을 통해 제1라인(310)에 연결된다. 한편, 제3라인(314)은 제1트랜지스터(T31)에 연결된다. 한편, 제3트랜지스터(T33)의 일단은 제6컨택홀(313f)과 제7컨택홀(313g)을 통하여 제5라인(318)에 연결되고, 타단은 제4컨택홀(313d)을 통하여 제2트랜지스터(T32), 스토리지 캐패시터(Cstg)에 연결된다. 제2트랜지스터(T32)의 게이트 전극은 제5컨택홀(313e)을 통해 제1트랜지스터(T31)에 연결된다.
일예로서, 제3트랜지스터(T33)는 제2스캔라인(315)에 연결된 게이트 전극과, 반도체층(317)과 소스/드레인 전극으로 이루어질 수 있다. 반도체층(317)은 일단에 구동 트랜지스터(T32)와 제1전극(330) 사이의 노드에 연결된 드레인영역(317a)과, 타단에 기준전압라인(318)과 연결된 소스영역(317c), 드레인영역(317a)과 소스영역(317c) 사이의 채널영역(317b)을 포함할 수 있다.
한편, 제2화소영역(PA')은 회로영역(CA')과 발광영역(EA')을 포함하고, 구체적인 구성들은 제1화소영역(PA)과 동일하다. 다만, 제2화소영역(PA')은 제1화소영역(PA)과 동일한 형태로 형성될 수 있지만, 대칭을 이루어 형성될 수도 있다.
제1실시예에 따르면, 제1화소영역(PA)을 예로 들어 설명하면, 발광영역(EA)에서 제1라인(310)과 제2라인(312)과의 이격거리(tE)는, 회로영역(CA)에서의 제1라인(310)과 제2라인(312)과의 이격거리(tC)보다 짧게 형성될 수 있다. 도 3a와 도 3b에서는 설명의 편의를 위하여, 하나의 화소영역(PA)에서의 제1라인(310)과 제2라인(312) 사이의 이격거리와, 하나의 화소영역(PA)에서의 제2라인(312)과 인접한 다른 화소영역(PA)에서의 제1라인(310)과의 이격거리를 임의적으로 도시하였지만, 이에 제한되지 않고 다양한 이격거리로 형성될 수 있다.. 또한 제2라인(312)의 꺾인 형상 또한 이에 제한되지 않는다. 뿐만 아니라 제1라인(312)이 직선 형태가 아닌 꺾인 형상일 수 있다.
한편, 유기전계발광소자(300)는, 화소전극(330)에 가장자리가 중첩되는 뱅크(332), 노출된 화소전극(330) 상에 형성된 1층 이상의 유기층(334), 유기층(334) 상에 형성되는 공통전극(336) 및 공통전극(336) 상에 형성된 봉지층(338)을 포함할 수 있다.
제1실시예에 따른 유기전계발광소자(300)는, 도2a와 2b에 도시한 일반적인 유기전계발광소자와 달리, 제1화소영역(PA)의 발광영역(EA)에서, 제2라인(312)과 인접한 제2화소영역(PA')의 제1라인(310') 간에 충분한 이격거리가 존재하기 때문에 라인간 단락이 발생하지 않거나, 현저하게 발생빈도가 감소하는 효과가 발생할 수 있다.
한편, 제1화소영역(PA) 화소전극(330)과 인접한 제2화소영역(PA')의 화소전극(330')과의 이격거리(t1)는, 제1화소영역(PA)의 제2라인(312)과 제2화소영역(PA')의 제1라인(310')과의 최소 이격거리(t2)보다 짧게 형성될 수 있다. 다시 말해서, 화소전극(330)의 제1방향(도면에서의 가로방향)으로의 폭이, 회로영역(CA)의 제1라인(310)과 제2라인(312) 간의 폭(이격거리)보다 크게 형성될 수 있다. 이는 이웃한 발광영역(EA)의 라인들 간의 간격을 증가시킴으로써 단락(short)의 가능성이 감소하기 때문이다. 여기서, 최소 이격거리(t2)라 함은, 제1화소영역(PA)의 제2라인(312)과 제2화소영역(PA')의 제1라인(310') 간의 이격거리 중 가장 짧은 거리를 의미하고, 이는 제2라인(312)의 형상이 가변적이므로 정의된 것이다.
따라서, 일반적인 유기전계발광소자(200)에 비해 화소전극(330)의 제1방향(도면에서의 가로방향)으로의 폭이 증가함에 따라 유기전계발광소자(300)의 개구율이 향상되는 효과가 있다.
한편, 화소영역(PA, PA')의 제1라인(310, 310') 및 제2라인(312, 312')은 금속층(310b, 312b)과 산화금속층(310a, 312a)을 포함하는 다수층으로 형성될 수 있다. 제1실시예에 따른 유기전계발광소자(300)를 도시한 도 3b에는 설명의 편의를 위하여 이중층으로 형성된 경우를 도시하였으나, 이에 제한되지 않는다.
구체적으로, 제1라인(310)은 제1하부층(310a)과 제1상부층(312a)으로, 제2라인(312)은 제2하부층(312a)과 제2상부층(312b)으로 이루어질 수 있다. 여기서, 제1하부층(310a)과 제2하부층(312a)은 ITO, IZO, NbO 등의 투명 전도성 산화금속층(Transparent Conductive Oxide metal, TCO)등의 물질로 이루어질 수 있으나, 이에 제한되지 않는다. 반면 제1상부층(312a)과 제2상부층(312b)은 Cu, Al, Mo, MoTi, Ag, Au 등의 금속 계열로 이루어질 수 있다.
제1라인(310)과 제2라인(312)은 ITO/MOti/Cu, ITO/Cu 또는 NBO/ITO/Cu의 삼중층 구조로 이루어질 수 있고, 금속과 산화금속을 다양하게 조합하여 형성될 수도 있다.
여기서, 산화금속은 유기전계발광소자(300) 내부로 진입한 광의 위상을 지연시키는 반사방지막의 역할을 하여, 유기전계발광소자(300)의 휘도를 향상시키는 효과를 발생시킬 수 있다.
도 5a는 제2실시예에 따른 유기전계발광소자의 개략적인 평면도이고, 도 5b는 도 5a의 C-C'를 절단한 유기전계발광소자의 개략적인 단면도이며, 도 5c는 도 3a의 D-D'를 절단한 유기전계발광소자의 개략적인 단면도이다.
도 5a 내지 도 5c를 참조하면, 유기전계발광소자(500)는, 기판에 형성된 스캔라인(515), 스캔라인(515) 상에 형성된 제1절연막(504), 제1절연막(504) 상에 형성되고, 소스영역(517c), 드레인영역(517a) 및 채널영역(517b)이 일체로 이루어진 반도체층(517)과, 스캔라인(515)에 연결된 게이트(gate, 515')를 포함하는 센싱(sensing)트랜지스터(T53), 스캔라인(515)과 평행한 방향으로 스캔라인(515) 상에서 형성되고, 컨택홀(513f)을 통해 소스영역(517c) 또는 드레인영역(517a)과 연결되는 전압라인(518)을 포함할 수 있다.
구체적으로, 소스영역(517c)과 드레인영역(517a)은 설명의 편의를 위하여 구분한 것으로서, 소스영역(517c)과 드레인영역(517a)은 서로 바뀔 수 있다. 소스영역(517c)은 채널영역(517b)의 일단에 연결되고 도체화되고, 드레인영역(517a)은 채널영역(517b)의 타단에 연결되고 구동트랜지스터(T52)와 화소전극(530) 사이의 노드에 연결될 수 있으나 이에 제한되지 않는다.
전압라인(518)은 기준전압라인일 수 있고, 센싱트랜지스터(T53) 상에 형성되고, 컨택홀(513f)을 통해 반도체층(517)의 소스영역(517c)에 연결되며, 제1방향으로 적어도 일부가 스캔라인(515)과 중첩될 수 있다.
전기적 연결관계에 있어서, 도 5a 내지 도 5c를 참조하면, 화소영역(PA)의 제1전극(530)은 제3컨택홀(513c)과 제4컨택홀(513d)을 통해 제2트랜지스터(T52)의 일단과 연결되고, 제2트랜지스터(T52)의 타단은 제7컨택홀(513h)을 통해 제2라인(512)과 연결된다. 한편 스토리지 캐패시터(Cstg)는 제2컨택홀(513b)을 통해 제1트랜지스터(T51)의 일단 연결되고, 제1트랜지스터(T51)의 타단은 제1컨택홀(513a)을 통해 제1라인(510)에 연결된다. 한편, 제3라인(514)은 제1트랜지스터(T51)에 연결된다. 한편, 제3트랜지스터(T53)의 일단은 제6컨택홀(513f)을 통하여 제5라인(518)에 연결되고, 타단은 제4컨택홀(513d)을 통하여 제2트랜지스터(T52), 스토리지 캐패시터(Cstg)에 연결된다. 제2트랜지스터(T52)의 게이트는 제5컨택홀(513e)을 통해 제1트랜지스터(T51)에 연결된다. 여기서 제4라인(515)은 스캔라인, 제5라인(518)은 기준전압라인일 수 있다.
제2실시예에 따른 유기전계발광소자(500)는, 제1실시예와 비교하면, 제5라인(518)의 적어도 일부가 스캔라인(515)과 중첩되어 제1라인(510)과 제2라인(512)의 상부에 위치하고, 전압라인(518)은 제6컨택홀(513f)를 통해 소스영역(517c)에 접촉하여 전기적으로 연결되도록 형성될 수 있다. 한편, 도 5c를 참조하면, 도 5a를 C-C'를 따라 절단했을 경우, 소스영역(517c)가 아닌 채널영역(517b)가 단면도에 도시된다.
한편, 전압라인(518)은 금속층(518b)과 산화금속층(518a)을 포함하는 다수층으로 형성될 수 있다. 산화금속층(518a) ITO, IZO 등의 투명 전도성 산화금속층(Transparent Conductive Oxide metal, TCO)의 물질로 이루어질 수 있고, 금속층(518b) Cu, Al, Mo, MoTi, Ag, Au 등의 금속 계열의 물질로 이루어질 수 있다.
이러한 이중층 구조는, 화소전극(530)을 형성할 경우 같이 형성될 수 있고, 이 경우 화소전극(530)의 금속층은 포토리소그래피(photolithography) 공정과 에싱(ashing) 공정을 통해 제거되면서, 화소전극(530)은 투명전극으로 형성될 수 있다. 따라서 기준전압라인(518)의 산화금속층(518a)은 화소전극(530)과 같은 재료로 이루어질 수 있다.
제2실시예에 따른 유기전계발광소자(500)는 전압라인(518)이 스캔라인(515) 상으로 적층됨에 따라, 일반적인 유기전계발광소자(200)에 비해 개구율을 보다 많이 확보할 수 있는 효과가 있다.
전술한 제2실시예에 따른 유기전계발광소자(500)에 대한 설명은, 일예로서 설명된 것이고, 제3라인(514) 내지 전압라인(518) 중 두 라인 이상이 상/하 구조로 적층됨으로써, 개구율이 확보될 수 있다.
도 6a는 제3실시예에 따른 유기전계발광소자의 개략적인 평면도이고, 도 6b는 도 6a의 E-E'를 절단한 개략적인 단면도이다.
도 6a와 도 6b를 참조하면, 유기전계발광소자(600)는 기판(602) 상에 형성된 제1절연막(604), 제1절연막(604) 상에 형성된 반도체층(617c), 반도체층(617c) 상에 형성되고 반도체층(617c)을 노출시키는 개구부(613f)를 포함하는 제2절연막(609), 노출된 상기 반도체층(617c) 상에 형성된 제3절연막(621), 제3절연막(621) 상에 형성된 금속층(618), 개구부(613f)를 통해 금속층(618a)과 반도체층(617c)에 동시에 접촉되는 소스-드레인 전극(616) 및 소스-드레인 전극(616) 상에 형성된 제4절연막(619)을 포함할 수 있다. 여기서, 금속층(618a)은 기준전압라인(618)에 연결된다.
제1라인(610), 제2라인(612), 제3라인(614), 제4라인(615), 제1컨택홀 내지 제5컨택홀(610a 내지 610e), 제7컨택홀(613h), 트랜지스터들(T61, T62, T63), 스토리지 캐패시터(Cstg) 및 화소전극(630) 등의 구성요소들에 대한 설명과 전기적 연결관계에 대한 설명은 전술한 실시예들과 동일하므로 생략한다.
제3실시예에 따른 유기전계발광소자(600)에서, 기준전압라인(618)과 연결된 금속층(618a)과 반도체층(617)의 소스영역(617c)이 소스-드레인 전극(616)에 동시에 접촉됨으로써 제3트랜지스터인 센싱트랜지스터(T63)가 형성될 수 있다. 접촉 통로는, 다른 실시예들에서 기재한 컨택홀의 역할을 하는, 제2절연막(609) 상의 개구부(613f)이다.
소스-드레인 전극(616)은 제2절연막(609)의 일부와, 개구부(613f) 및 금속층(618a)를 덮도록 형성될 수 있으나, 이에 제한되지 않는다.
제3실시예에 따른 유기전계발광소자(600)는 소스-드레인 전극(616)이 금속층(618a)과 반도체층(617)의 소스영역(617c)에 동시에 접촉됨으로써, 일반적인 유기전계발광소자(200)에 비해 컨택홀의 개수를 감소시킴으로서, 보다 큰 개구율을 확보할 수 있게 된다.
도 7은 제4실시예에 따른 유기전계발광소자의 개략적인 단면도이다.
도 7을 참조하면, 유기전계발광소자(700)는 발광영역(미도시) 및 회로영역(미도시)으로 이루어진 다수의 화소영역을 포함하는 기판(702), 발광영역(미도시)에 형성되고, 기판(702)을 노출시키는 개구부(750)가 형성된 절연막(740, 742, 744) 및 개구부(750)를 통해 기판(702) 상에 형성된 화소전극(730)을 포함할 수 있다.
기판(702) 상에는 제1절연막(740)이 형성되고, 제1절연막(740) 상에는, 제1라인(710)과 제2라인(712)이 형성될 수 있다. 여기서 제1라인(710)은 데이터라인일 수 있고, 제2라인(712)은 전압라인일 수 있다.
한편, 제1라인(710)과 제2라인(712)을 덮도록, 제1절연막(740) 상에는 제2절연막(742)이 형성되고, 제2절연막(742) 상에는 제3절연막(744)이 형성될 수 있다. 절연막들(740, 742, 744)은 질화실리콘 또는 산화실리콘의 단일층 또는 다수층으로 형성될 수 있다.
발광영역(미도시)에는 제1절연막(740), 제2절연막(742) 및 제3절연막(744)을 모두 관통하는 개구부(750)가 형성되고, 개구부(750)는 기판(702)의 일면을 노출시킬 수 있다. 다만, 개구부는(750) 이에 제한되지 않고, 제2절연막(742)과 제3절연막(744)을 관통하여 형성되어 제1절연막(740)의 일면을 노출시킬 수 있고, 제2절연막(742)을 노출시킬 수도 있다.
화소전극(730)은 개구부(750)의 측면과 제2절연막(744)의 상부의 일면까지 연장되어 형성될 수 있으나, 이에 제한되지 않는다. 화소전극(730)은 ITO, IZO 등의 투명 전도성 물질로 이루어질 수 있다.
한편, 화소전극(730) 상에는 1층 이상의 유기층(미도시)이 적층될 수 있고, 유기층 상에는 공통전극(미도시)이 형성될 수 있다. 또한 이러한 유기층과 공통전극 상에는 수분과 산소로부터 유기층을 보호하는 패시베이션층(746)과 봉지층(748)이 형성될 수 있다.
제4실시예에 따른 유기전계발광소자(700)는 하부발광(bottom emission) 방식에 있어서, 화소전극(730)과 기판(702) 또는 제1절연막(740) 사이의 이격거리를 감소시킴으로써, 광의 손실을 최소화하여, 유기전계발광소자(700)의 휘도가 증가하는 효과를 발생시킬 수 있다.
또한, 개구부(750)이 발광영역(미도시)을 정의하는 단차의 역할을 하기 때문에, 별도로 뱅크(미도시)를 형성할 필요가 없다. 따라서 유기전계발광소자(700)의 두께를 감소시킬 수 있고, 공정상에 이점을 갖는다.
도 8은 제5실시예에 따른 유기전계발광소자의 개략적인 단면도이고, 도 9는 제5실시예에 따른 유기전계발광소자에 대하여 시야각에 따른 반사율을 측정한 그래프이다.
도 8을 참조하면, 유기전계발광소자(800)는 기판(802) 상에 형성되고 금속 또는 그 합금으로 이루어진 화소전극(830), 화소전극(830)과 가장자리가 중첩하는 뱅크(832), 뱅크(832)에 의해 노출된 화소전극(830) 상에 형성된 1층 이상의 유기층(834), 유기층(834) 상에 형성된 공통전극(836), 공통전극(836) 상에 순차적으로 형성된 패시베이션층(840)과 봉지층(848)을 포함할 수 있다.
구체적으로, 화소전극(830)은, 0°~ ±90°의 시야각에서 반사율이 80% 이상일 수 있다. 또한 시야각이 -20°미만 또는 +20°초과인 경우의 반사율은 80% 이상 85% 미만이고, 시야각이 -20°~ +20°인 경우의 반사율은 85% 이상일 수 있다.
우선, 유기전계발광소자(800)는 상부발광(top emission) 방식일 수 있으나, 이에 제한되지 않는다.
화소전극(830)은 Al과 Mg와 같은 반사율이 높은 금속으로 이루어질 수 있고, 제1금속, 예를 들어 Al 등과 제2금속, 예를 들어 Mg 등이 일정 비율로 구성된 합금의 단일층 또는 이들의 다수층일 수도 있다. 또한 ITO, IZO와 같은 투명 도전성 물질 상에 금속 또는 합금을 적층시킬 수도 있으나, 이에 제한되지 않는다.
화소전극(830)의 공통전극(830)에 대향하는 면은, 표면 처리가 되어, 화소전극(830)의 두께가 불균일하게 형성되는데, 이 면은 나노 단위의 거칠기(roughness)를 갖는다. 표면 처리는 플라즈마 처리 또는 에칭 용액에 의한 처리일 수 있으나, 이에 제한되지 않는다. 예를 들어 플라즈마 표면 처리는 SF6, Cl2 계열의 가스와 압력 조건에서 이루어질 수 있다.
도 9를 참조하면, 플라즈마 처리가 되지 않은 조건(Ref.)에서의 시야각에 따른 반사율에 비해, 플라즈마 처리가 되었을 경우, 현저한 반사율의 증가를 볼 수 있다. 구체적으로, 60초 동안 플라즈마 처리가 된 경우에 비해, 80초 동안 플라즈마 처리가 이루어진 경우 반사율이 높고, 60초 동안
전술한 바와 같이, 0°~ ±90°의 시야각에서 반사율이 80% 이상일 수 있고, 구체적으로는 시야각이 -20°미만 또는 +20°초과인 경우의 반사율은 80% 이상 85% 미만이고, 시야각이 -20°~ +20°인 경우의 반사율은 85% 이상일 수 있다.
이러한 효과는 플라즈마 처리에 의해, 화소전극(830)의 표면이 거칠기를 가짐으로써, 유기층(834)에서 발생된 광이 화소전극(830)에 도달하여, 난반사가 이루어짐으로 인해 발생한다.
이상 도면을 참조하여 실시예들을 설명하였으나 본 발명은 이에 제한되지 않는다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
302: 기판 310: 제1라인
312: 제2라인 314: 제3라인
315: 제4라인 318: 제5라인
317: 반도체층 330: 화소전극

Claims (12)

  1. 발광영역 및 회로영역으로 이루어진 다수의 화소영역을 포함하는 기판;
    상기 기판 상에 형성되며 상기 회로영역에 형성된 제1트랜지스터로 제1전압을 공급하는 제1라인; 및
    상기 기판 상에 형성되며, 상기 회로영역에 형성된 제2트랜지스터로 제2전압을 공급하고, 상기 발광영역에서 상기 제1라인과의 이격거리가 상기 회로영역에서 상기 제1라인과의 이격거리보다 짧게 형성된 제2라인을 포함하는 유기전계발광소자.
  2. 제 1항에 있어서,
    상기 다수의 화소영역 중 인접한 제1화소영역과 제2화소영역에서,
    상기 제1화소영역의 화소전극 및 상기 제2화소영역의 화소전극 간의 이격거리는,
    상기 제1화소영역의 제1라인 및 제2라인 중 상기 제2화소영역에 인접한 라인과, 상기 제2화소영역의 제1라인 및 제2라인 중 상기 제1화소영역에 인접한 라인 간의 최소 이격거리보다 짧은 것을 특징으로 하는 유기전계발광소자.
  3. 제 1항에 있어서,
    상기 제1라인 및 상기 제2라인은 금속층과 산화금속층을 포함하는 다수층으로 형성된 것을 특징으로 하는 유기전계발광소자.
  4. 기판에 형성된 스캔라인;
    상기 스캔라인 상에 형성된 절연막;
    상기 절연막 상에 형성되고, 소스영역, 드레인영역 및 채널영역이 일체로 이루어진 반도체층과, 상기 스캔라인에 연결된 게이트(gate)를 포함하는 센싱(sensing)트랜지스터; 및
    상기 스캔라인과 평행한 방향으로 상기 스캔라인 상에서 형성되고, 컨택홀을 통해 상기 소스영역 또는 상기 드레인영역과 연결되는 전압라인을 포함하는 유기전계발광소자.
  5. 제 4항에 있어서,
    상기 전압라인은 금속층과 산화금속층을 포함하는 다수층으로 형성된 것을 특징으로 하는 유기전계발광소자.
  6. 제 5항에 있어서,
    상기 전압라인의 상기 산화금속층은 화소전극과 같은 재료로 이루어진 것을 특징으로 하는 유기전계발광소자.
  7. 기판 상에 형성된 제1절연막;
    상기 제1절연막 상에 형성된 반도체층;
    상기 반도체층 상에 형성되고 상기 반도체층을 노출시키는 개구부를 포함하는 제2절연막;
    노출된 상기 반도체층 상에 형성된 제3절연막;
    상기 제3절연막 상에 형성된 금속층; 및
    상기 개구부를 통해 상기 금속층과 상기 반도체층에 동시에 접촉되는 소스-드레인 전극을 포함하는 유기전계발광소자.
  8. 제 7항에 있어서,
    상기 금속층은 기준전압라인에 연결된 것을 특징으로 하는 유기전계발광소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020140061415A 2014-05-22 2014-05-22 유기전계발광소자 KR102146344B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140061415A KR102146344B1 (ko) 2014-05-22 2014-05-22 유기전계발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061415A KR102146344B1 (ko) 2014-05-22 2014-05-22 유기전계발광소자

Publications (2)

Publication Number Publication Date
KR20150135574A KR20150135574A (ko) 2015-12-03
KR102146344B1 true KR102146344B1 (ko) 2020-08-21

Family

ID=54871888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140061415A KR102146344B1 (ko) 2014-05-22 2014-05-22 유기전계발광소자

Country Status (1)

Country Link
KR (1) KR102146344B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037027A (ko) 2018-09-28 2020-04-08 삼성디스플레이 주식회사 표시 장치
CN113380197B (zh) * 2021-06-07 2022-06-17 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134905A (ja) * 2007-11-29 2009-06-18 Casio Comput Co Ltd 表示パネル及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821167B1 (ko) * 2011-08-30 2018-01-24 삼성디스플레이 주식회사 반사 구조를 갖는 전극을 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134905A (ja) * 2007-11-29 2009-06-18 Casio Comput Co Ltd 表示パネル及びその製造方法

Also Published As

Publication number Publication date
KR20150135574A (ko) 2015-12-03

Similar Documents

Publication Publication Date Title
US11968867B2 (en) Display device having a data connection line in the display area
US11271018B2 (en) Array substrate, display panel and display device
US10050100B2 (en) Display apparatus
US9972693B2 (en) Display device
US9711746B2 (en) Organic light emitting diode display having an organic layer that includes layers of varied thicknesses
US8878827B2 (en) Organic light emitting diode display
KR102178796B1 (ko) 표시 장치
US9570527B2 (en) Organic light emitting diode display
US9064833B2 (en) Organic light emitting diode display
KR102090200B1 (ko) 유기 발광 표시 장치
CN109390354B (zh) 显示设备
KR102101362B1 (ko) 유기 발광 표시 장치
US20160104859A1 (en) Organic light emitting diode display
JP6756560B2 (ja) 表示装置
US10038048B2 (en) Display apparatus
US10340325B2 (en) Flexible display having a high strain rate
US9112188B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
US11054953B2 (en) Display device with integrated circuits stack structure
US10224435B2 (en) Transistor, manufacturing method thereof, and display device including the same
US9214564B2 (en) Thin film transistor and organic light emitting diode display having minimal overlap of gate electrode by source and drain electrodes
US9704934B2 (en) Thin film transistor, organic light emitting diode display, and method for manufacturing organic light emitting diode display
US11677030B2 (en) Thin-film transistor substrate and display apparatus comprising the same
KR102146344B1 (ko) 유기전계발광소자
KR102656092B1 (ko) 표시 장치 및 이의 제조 방법
US20180108861A1 (en) Display unit and electronic apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant