CN1079583C - 半导体器件的三维缺陷分析方法 - Google Patents

半导体器件的三维缺陷分析方法 Download PDF

Info

Publication number
CN1079583C
CN1079583C CN96112213A CN96112213A CN1079583C CN 1079583 C CN1079583 C CN 1079583C CN 96112213 A CN96112213 A CN 96112213A CN 96112213 A CN96112213 A CN 96112213A CN 1079583 C CN1079583 C CN 1079583C
Authority
CN
China
Prior art keywords
etching
semiconductor device
defects
polysilicon
sensitive surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96112213A
Other languages
English (en)
Other versions
CN1150331A (zh
Inventor
具政会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1150331A publication Critical patent/CN1150331A/zh
Application granted granted Critical
Publication of CN1079583C publication Critical patent/CN1079583C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Drying Of Semiconductors (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

一种在制成半导体器件的晶片中，仅检查产生缺陷的该芯片的半导体器件三维缺陷分析方法，其工序包括：除含有缺陷处的一定部位外，在整个保护面上涂敷感光膜；在所述感光膜上和晶片的侧面涂敷乙烯树脂；除掉所述第二金属布线上露出的保护膜；经蚀刻除去位于露出的第二金属布线层和下部的第一金属布线层之间的绝缘膜；用扫描电子显微镜调节倾斜角和旋转角观察经蚀刻所述绝缘膜露出的两层金属布线。

Description

半导体器件的三维缺陷分析方法
本发明涉及半导体器件的缺陷分析，特别是涉及在完成器件成形的晶片状态下，仅对产生缺陷的该芯片作三维检查的一种半导体器件的三维缺陷分析方法。
随着半导体器件的高度集成化，为使存储容量最大，使晶片的各层结构排列成三维复杂的形式。并且，对于用于缺陷分析的观察视点也要求多元化。
过去，虽然用于检查在多层结构半导体器件衬底上形成的图形缺陷的开窗蚀刻(ウインド-エツング)技术已被公开，该方法是这样的一种方法：通过蚀刻露出局部部位，应用按从缺陷处上层部位至下层部位的顺序除去缺陷处的上层部的分离处理(Deprocessing)技术，对缺陷作二维分析。
然而，已有的开窗蚀刻技术存在制作使缺陷层露出的试验片极为费时的问题。并且为了分析在层间产生的缺陷，问题还在于，一项使缺陷处上部层露出分析之后，在第二阶段要分层露出观察缺陷处的下部层，必须实施蚀刻处理直至缺陷处的最下层，所以在蚀刻处理过程中往往除掉缺陷处。
因此，本发明的目的在于提供了一种半导体器件的三维缺陷分析方法，在制造工艺完成后的晶片中，对在芯片的金属布线层中产生的缺陷作三维检查。
本发明目的还在于提供一种半导体器件的三维缺陷分析方法，在制造工艺结束后的晶片中，对在芯片的多晶硅层中产生的缺陷作三维检查。
根据本发明的半导体器件的三维缺陷分析方法，包括以下工序：在具有第一及第二金属布线和所述第二金属布线上形成保护膜和在所述第一及第二金属布线之间形成绝缘层的两层布线结构的半导体器件中，除含有缺陷处的一定部位外，在整个保护面上涂敷感光膜；在所述感光膜之上和晶片的侧面涂敷乙烯树脂；除掉所述第二金属布线上露出的保护膜；经蚀刻除去位子露出的第二金属布线层和下部的第一金属布线层之间的绝缘膜；用扫描电子显微镜(SEM)调节倾斜角和旋转角观察经蚀刻所述绝缘膜露出的两层金属布线。
根据本发明的另一个半导体器件的三维缺陷分析方法，包括以下工序：在含有保护膜、金属布线、绝缘层、四层多晶硅的存储器件中，将感光膜涂敷在除包括芯片的缺陷处的一定部位以外的晶片上(所述芯片是在使存储器件集聚在晶片上的芯片中产生缺陷的芯片)将乙烯树脂涂敷在所述感光膜上和晶片的侧面；在没有涂敷所述感光膜及乙烯树脂的部分中用供给的氯气+氯化硼气体去除露出的金属布线层，接着，还用四氟化碳+氧气气体除去各层至平板状排列的四层多晶硅层为止；除去乙烯部分，把乙烯树脂下部的感光膜作为掩模用湿式蚀刻除去多晶硅之间的绝缘层；用扫描电子显微镜调节倾斜角和旋转角观察露出的多晶硅。
附图的简要说明
图1A和图1B涉及本发明第一实施例，是用于说明在形成两层金属布线的半导体晶片的金属布线层中产生缺陷时的缺陷检查用试验片制造过程的说明图；
图2A和图2B涉及本发明第二实施例，是用于说明包括四层多晶硅的半导体晶片缺陷检查用试验片制造过程的说明图。
以下参照附图说明本发明最佳实施例。
第一实施例：
形成如DRAM半导体器件的工序结束之后，分别对不同芯片做位标志测试(Bitmap test)的结果，在硅衬底1上形成的绝缘膜或金属布线层中，产生如空隙和接触断开的不良组织时的晶片剖面展示于图1A中。在该图中，X标记展示的部分为缺陷处。
在这样的缺陷检查第一过程中，将感光膜3涂敷在除要分析的部位(标X部分)以外部分。涂敷该感光膜是为了防止在蚀刻处理中会产生的试验片表面损伤，涂敷感光膜3的优点在于下一个除去工序易进行并且安全。即通过使用丙酮的湿蚀刻易于进行除去工序，在低温干燥处理状态下可利用使用氧气(O2)的干蚀刻处理。在本发明的方法中，在涂敷感光膜3之后用60～70℃的热金属板，不作低温干燥处理，只是除在缺陷处外，敷盖符合晶片大小的乙烯树脂4。
上述工序一结束，利用干蚀刻法一点点地除去直达包括缺陷处层的正上面层。在这过程中，通过利用等离子体的干蚀刻法除掉图形层2最上层的保护膜(钝化薄膜)。这时蚀刻室所获得的气体比率为CF4∶O2＝10∶1。
除掉保护膜之后，利用缺陷状态特性，从下面的2个蚀刻技术中挑选应用。即根据判定在电测定结果中显示的缺陷状态是否具有发生于两层金属布线层的整体性(Global)，是否产生于四层多晶硅层的局部性(Partial)或少量(Bit)性来挑选应用蚀刻法。
图1B作为在两层金属布线层中产生的整体性缺陷发生时而应用本发明的例子，中央截面部位上层部是第二金属布线层2b；下部层是第一金属布线2a；没有露出的周围部分是感光膜3。
在该状态下使用RIE(活性离子刻蚀器)装置通过等离子体蚀刻法首先除去金属布线层间绝缘层等。在本发明的方法中使用去除所述绝缘膜的供给气体与去除保护膜情况一样，为CF4+O2。经蚀刻处理后，当用SEM调节观察倾斜角和转动角时，可立体地分析金属布线层之间。
第二实施例：
图2A是在四层多晶硅中产生缺陷的例子。在图形层12上形成的四层多晶硅由用于栅电极的多晶硅、用于位线的多晶硅、用于存储结触点的多晶硅及用于形成置于存储结触点用多晶硅上部的电容的多晶硅等四种组成。
在用所述的方法除掉保护膜之后，用供给的Cl2+BCl2气体去除露出的金属布线层。接着，还用CF4+O2气体除去各层至平板状排列的四层多晶硅层为止。并且在图2B中展示了除去用于形成金属布线层和绝缘层及电容器的多晶硅(4层多晶硅)的状态剖面图。
这里，如果应用称之为三维多晶硅构架反向描述(3-D PolysiliconSkeleton Reverse Delineation)的选择蚀刻技术，则可立体分析在多晶硅层中发生的缺陷。有关用所述三维多晶硅构架反向描述的选择蚀刻法公开于美国专利5,498,871号中。即用研磨类型(Barrel type)的等离子蚀刻(使用气体：CF4+O2)仅留下触点12c而除去盖住下部层的存储结之后，用对多晶硅和氧化物选择性非常好的稀释HF(混合比率为H2O∶HF＝20∶1)溶液除去所有氧化膜，应用只使多晶硅层露出的特定技术制作处理试验片，使得能够总括分析观察发生在多晶硅层中的全部缺陷。这时在由稀HF溶液所形成的蚀刻处理中，如图2C所示，摘去盖着试验片的乙烯塑料罩14，在涂敷了感光膜13的状态下作化学处理。
图2D是表示除去多晶硅之间的氧化膜的状态图，用湿式蚀刻在衬底11上露出部分只剩下多晶硅12a、12b、12c。
经过像这样的工序后，用KLA和Tensor等的微粒(パ-チクル)检查装置及可座标互换的SEM装置观察发生于多晶硅中的缺陷。观察过的缺陷由于可与在工艺中测定了的微粒或缺陷座标位置的比较分析，所以大大促进最佳缺陷分析的确立。
在如上所述的本发明的缺陷分析方法中，晶片的任意芯片中产生缺陷时，为了分析其缺陷，不切断晶片，仅对要分析的局部部位使用特定的选择蚀刻法，可总括地分析在该部位产生的所有缺陷，所以在用与KLA和INSPEX装置可互换坐标的SEM装置分析的情况下，可比较评价在多层中产生的物理缺陷和包括在工艺中测定了的微粒的缺陷数据，可构成统计性不良分析体制。
在此，有关本发明的特定实施状态用附图及文字作了说明，尽管如此，在本发明的权利要求范围內，同行者仍然可作出修正和变更。因此 只是本发明构思和范围，可理解为包括有修正和变形。

Claims (5)

1、一种半导体器件的三维缺陷分析方法，包括：在具有第一及第二金属布线和所述第二金属布线上形成的保护膜和在所述第一及第二金属布线之间形成绝缘层的两层布线结构的半导体器件中，其特征在于包括以下工序：除含有缺陷处的一定部位外，在整个保护面上涂敷感光膜；在所述感光膜上和晶片的侧面涂敷乙烯树脂；除掉所述第二金属布线上露出的保护膜；经蚀刻除去位于露出的第二金属布线层和下部的第一金属布线层之间的绝缘膜；用扫描电子显微镜调节倾斜角和旋转角观察经蚀刻所述绝缘膜露出的两层金属布线。
2、如权利要求1所述的半导体器件的三维缺陷分析方法，其特征在于，所述蚀刻保护膜时供给CF4∶O2＝10∶1的气体。
3、如权利要求1所述的半导体器件的三维缺陷分析方法，其特征在于，所述绝缘膜的蚀刻是使用反应性离子的干式蚀刻法。
4、一种半导体器件的三维缺陷分析方法，包括：含有保护膜、金属布线、绝缘层、四层多晶硅的存储器件，其特征在于包括以下工序：将感光膜涂敷在除包括芯片的缺陷处的一定部位以外的晶片上，所述芯片是在使存储器件集聚在晶片上的芯片中产生缺陷的芯片；将乙烯树脂涂敷在所述感光膜上和晶片的侧面；在没有涂敷所述感光膜及乙烯树脂的部分中用供给的氯气+氯化硼气体去除露出的金属布线层，接着，还用四氟化碳+氧气气体除去各层至平板状排列的四层多晶硅层为止；除去乙烯部分，把乙烯树脂下部的感光膜作为掩模用湿式蚀刻除去多晶硅之间的绝缘层，用扫描电子显微镜调节倾斜角和旋转角观察露出的多晶硅。
5、如权利要求4所述的半导体器件的三维缺陷分析方法，其特征在于，在所述湿式蚀刻中使用H2O∶HF＝20∶1的混合溶液。
CN96112213A 1995-07-19 1996-07-19 半导体器件的三维缺陷分析方法 Expired - Fee Related CN1079583C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR21185/95 1995-07-19
KR1019950021185A KR100197114B1 (ko) 1995-07-19 1995-07-19 메모리 소자 집적 다이의 층결함의 3차원 검사 방법

Publications (2)

Publication Number Publication Date
CN1150331A CN1150331A (zh) 1997-05-21
CN1079583C true CN1079583C (zh) 2002-02-20

Family

ID=19420917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96112213A Expired - Fee Related CN1079583C (zh) 1995-07-19 1996-07-19 半导体器件的三维缺陷分析方法

Country Status (6)

Country Link
US (1) US5945349A (zh)
JP (1) JP2715289B2 (zh)
KR (1) KR100197114B1 (zh)
CN (1) CN1079583C (zh)
DE (1) DE19629249B4 (zh)
TW (1) TW302521B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
KR19990006180A (ko) * 1997-06-30 1999-01-25 김영환 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법
KR100401534B1 (ko) * 1997-08-30 2003-12-24 주식회사 하이닉스반도체 Esd 손상 위치 검출 방법
US5903343A (en) * 1997-12-23 1999-05-11 Siemens Aktiengesellschaft Method for detecting under-etched vias
US6069089A (en) * 1998-12-18 2000-05-30 Suh; Hong C. Defective semiconductor redistribution labeling system
US6507044B1 (en) * 1999-03-25 2003-01-14 Advanced Micro Devices, Inc. Position-selective and material-selective silicon etching to form measurement structures for semiconductor fabrication
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
KR100345677B1 (ko) * 1999-12-13 2002-07-27 주식회사 하이닉스반도체 이미지센서의 결함 분석 방법
US6767750B2 (en) * 2001-12-31 2004-07-27 Texas Instruments Incorporated Detection of AIOx ears for process control in FeRAM processing
KR100476983B1 (ko) * 2002-08-09 2005-03-17 (주)시티엠 전자부품의 회로패턴 오픈방법
KR100476985B1 (ko) * 2002-08-09 2005-03-18 김용욱 전자부품의 회로패턴 오픈장치
DE112005000660T5 (de) * 2004-03-22 2007-02-08 Kla-Tencor Technologies Corp., Milpitas Methoden und Systeme zum Messen einer Eigenschaften eines Substrats oder zur Vorbereitung eines Substrats zur Analyse
CN100399530C (zh) * 2004-11-03 2008-07-02 力晶半导体股份有限公司 分析方法
CN100449359C (zh) * 2006-02-06 2009-01-07 友达光电股份有限公司 液晶显示器面板金属导线的角度测量方法及其装置
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
KR101380372B1 (ko) * 2013-01-30 2014-04-10 포항공과대학교 산학협력단 반도체 소자의 검사 방법
CN106099657B (zh) * 2016-07-26 2018-05-22 中航光电科技股份有限公司 一种线缆组件布线方法及工装
WO2018110653A1 (ja) * 2016-12-16 2018-06-21 株式会社トクヤマ ポリシリコン破砕物の付着樹脂の分析方法
CN109377264B (zh) * 2018-09-21 2021-06-29 苏州芯联成软件有限公司 一种快速评估芯片设计及生产成本的方法
CN114088752B (zh) * 2021-11-02 2023-12-01 长江存储科技有限责任公司 半导体器件的量测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231831A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 半導体装置
US5191231A (en) * 1991-04-30 1993-03-02 Woodrow Berry Timer for electrical appliances

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS507912A (zh) * 1973-05-30 1975-01-27
JPS584338B2 (ja) * 1978-11-20 1983-01-26 富士通株式会社 レジスト剥離防止方法
JPS62250421A (ja) * 1986-04-23 1987-10-31 Matsushita Electric Ind Co Ltd 薄膜半導体装置の製造方法
JP2760786B2 (ja) * 1987-03-18 1998-06-04 株式会社日立製作所 走査電子顕微鏡およびその試料台移動方法
US4836883A (en) * 1988-06-07 1989-06-06 Advanced Micro Devices, Inc. Method of performing electrical reject selection
US4983830A (en) * 1989-06-29 1991-01-08 Seiko Instruments Inc. Focused ion beam apparatus having charged particle energy filter
US5131752A (en) * 1990-06-28 1992-07-21 Tamarack Scientific Co., Inc. Method for film thickness endpoint control
GB2247345B (en) * 1990-07-05 1995-04-05 Haroon Ahmed Integrated circuit structure analysis
US5214283A (en) * 1991-07-23 1993-05-25 Sgs-Thomson Microelectronics, Inc. Method of determining the cause of open-via failures in an integrated circuit
US5296093A (en) * 1991-07-24 1994-03-22 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
KR960005099B1 (ko) * 1992-12-30 1996-04-20 현대전자산업주식회사 반도체 소자의 다층폴리구조의 층간 불량분석 방법
JP3671056B2 (ja) * 1993-12-20 2005-07-13 ゼネラル・エレクトリック・カンパニイ アドレス線修理構造及び薄膜作像装置に対する方法
JPH08148452A (ja) * 1994-11-15 1996-06-07 Sony Corp 基板表面保護テープ及び基板裏面研削方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231831A (ja) * 1983-06-14 1984-12-26 Toshiba Corp 半導体装置
US5191231A (en) * 1991-04-30 1993-03-02 Woodrow Berry Timer for electrical appliances

Also Published As

Publication number Publication date
TW302521B (zh) 1997-04-11
KR970007381A (ko) 1997-02-21
KR100197114B1 (ko) 1999-06-15
DE19629249A1 (de) 1997-01-23
CN1150331A (zh) 1997-05-21
JPH09232393A (ja) 1997-09-05
US5945349A (en) 1999-08-31
DE19629249B4 (de) 2005-11-17
JP2715289B2 (ja) 1998-02-18

Similar Documents

Publication Publication Date Title
CN1079583C (zh) 半导体器件的三维缺陷分析方法
CN100349273C (zh) 采用整合测量以增进介电质蚀刻效率的方法和设备
US10790285B2 (en) Multi-division 3D NAND memory device
US9696372B2 (en) Multidimensional structural access
JP2715288B2 (ja) 半導体素子の欠陥調査用試験片の製造方法
US5849642A (en) Method of fabricating specimen for exposing defects of a semiconductor device for observation and analysis
JP4346537B2 (ja) 表面検査装置および表面検査方法
KR100474579B1 (ko) 표면 분석 장치에 사용되는 표준 기판 제작 방법
KR100244916B1 (ko) 반도체 웨이퍼 디펙트 분석방법
KR100819094B1 (ko) 반도체 메모리 디바이스 제조를 위한 글로벌 매칭 방법
KR19990006180A (ko) 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법
US6642150B1 (en) Method for testing for blind hole formed in wafer layer
CN113466277B (zh) 测试样品的制备方法及测试样品
US20230267596A1 (en) System and non-transitory computer-readable medium for identifying cause of manufacturing defects
US12118709B2 (en) Method for identifying cause of manufacturing defects
JP2008294055A (ja) 基板検査装置及び方法
JPH0846149A (ja) 半導体記憶装置とその製造方法
JP2007147393A (ja) 基板検査装置及び方法
KR20010066391A (ko) 반도체장치의 콘택전극 정렬을 분석하기 위한 시편 제조방법
JPH10200071A (ja) 半導体装置及び欠陥検出方法
KR19980068546A (ko) 반도체장치 제조용 슬러리의 분석방법
KR20050066170A (ko) 반도체 소자의 불량분석 방법
KR20020045892A (ko) 반도체소자의 캐패시터 형성방법
KR20040100512A (ko) 반도체소자의 검사 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020220

Termination date: 20130719