JP2007147393A - 基板検査装置及び方法 - Google Patents

Abstract

【課題】製造工程に使用される処理装置、特に基板を１枚ずつ処理する枚葉式の処理装置等に発生した固有の欠陥等に起因して基板に生じる欠陥を容易且つ確実に認識し、上記の固有の欠陥等の工程異常を正確に特定することを可能とし、基板に形成する素子構造の信頼性の大幅な向上を実現する。
【解決手段】各共通欠陥にそれぞれ識別番号を付与しておき、各基板毎に識別番号に対応する共通欠陥の有無を判定する。その結果、当該共通欠陥が存在すると判定された基板のみに、当該共通欠陥に対応する識別番号が付与された状態となる。そして、識別番号に対応する共通欠陥分布から、当該共通欠陥の発生原因を特定する。
【選択図】図３

Description

本発明は、基板面上に発生した欠陥を特定する基板検査装置及び方法に関し、特に、表面に複数の半導体チップが形成される半導体基板の所期の製造工程に適用して好適である。

従来より、半導体基板（半導体ウェーハ）に複数の半導体チップを形成するに際して、インラインにおいて各製造工程のうちの所定の工程後に、半導体ウェーハ表面の各種欠陥検査（異物検査、電気的検査、合せ検査、膜厚検査等）が行われている。検出された各欠陥の情報は、半導体ウェーハ表面の位置データとして処理され、半導体ウェーハの製造不良管理に供される。

特開平１１−４５９１９号公報

上記の欠陥検査において、例えば成膜装置のチャンバー内における構成部材の欠陥等に起因して、各半導体ウェーハ表面の特定部位にほぼ同一の欠陥が発生することがある。

１ロットを構成する半導体ウェーハに欠陥が発生した様子を図５に示す。
ここでは、６枚の半導体ウェーハ（ＷＦ１〜ＷＦ６）から１ロットが構成され、半導体ウェーハＷＦ１〜ＷＦ６の中央部分（図中、円内に示す）に、例えば枚葉式の成膜装置のチャンバー内における構成部材の欠陥に起因した欠陥（黒点で示す）が発生した場合を例示している。図示の例では、半導体ウェーハＷＦ４〜ＷＦ６については、各円内の一定領域（ここでは、半導体ウェーハＷＦ４〜ＷＦ６の中央部分）に欠陥が集中して発生していることが認知される。これに対して、半導体ウェーハＷＦ１〜ＷＦ３については、各円内に欠陥は認められるものの、ランダムに発生していると判断され、一定領域における欠陥の集中を認知することは困難である。図５では、チャンバー内における構成部材に何等かの瑕疵が存し、これに起因して当該チャンバーで同様に成膜処理が施された全ての半導体ウェーハに同様の欠陥が発生する場合を示している。しかしながら、半導体ウェーハＷＦ１〜ＷＦ６の欠陥データから、チャンバー内における構成部材の欠陥を特定することはできない。

本発明は、上記の課題に鑑みてなされたものであり、製造工程に使用される処理装置、特に基板を１枚ずつ処理する枚葉式の処理装置等に発生した固有の欠陥等に起因して基板に生じる欠陥を容易且つ確実に認識し、上記の固有の欠陥等の工程異常を正確に特定することを可能とし、基板に形成するデバイス等の素子構造に対する信頼性の大幅な向上を実現することができる基板検査装置及び方法を提供することを目的とする。

本発明の基板検査装置は、複数の製造工程を経て、複数の基板の基板面上にそれぞれ素子構造を形成する際に、所期の製造工程後において前記各基板面上に発生した欠陥を特定する基板検査装置であって、前記各基板面上の前記欠陥を検査する検査手段と、前記各基板毎に、前記検査手段により特定された前記欠陥の当該基板面における位置データを取得する欠陥データ取得手段と、複数の前記基板のうち所期枚数の前記基板について、当該各基板の前記位置データを重畳する欠陥データ重畳手段と、重畳された前記位置データにおける所期の欠陥分布の有無を判定する欠陥分布判定手段と、前記欠陥分布判定手段により認められた前記欠陥分布に識別番号を付与する欠陥分布判定手段と、前記所期枚数の前記各基板毎に、前記識別番号に対応する前記欠陥の有無を判定する欠陥判定手段とを含む。

本発明の基板検査方法は、複数の製造工程を経て、複数の基板の基板面上にそれぞれ素子構造を形成する際に、所期の製造工程後において前記各基板面上に発生した欠陥を特定する基板検査方法であって、前記各基板面上の前記欠陥を検査するステップと、前記各基板毎に、特定された前記欠陥の当該基板面における位置データを取得するステップと、複数の前記基板のうち所期枚数の前記基板について、当該各基板の前記位置データを重畳するステップと、重畳された前記位置データにおける所期の欠陥分布の有無を判定するステップと、認められた前記欠陥分布に識別番号を付与するステップと、前記所期枚数の前記各基板毎に、前記識別番号に対応する前記欠陥の有無を判定するステップとを含む。

本発明によれば、製造工程に使用される処理装置、特に基板を１枚ずつ処理する枚葉式の処理装置等に発生した固有の欠陥等に起因して基板に生じる欠陥を容易且つ確実に認識し、上記の固有の欠陥等の工程異常を正確に特定することを可能とし、基板に形成する素子構造の信頼性の大幅な向上を実現することができる。

−本発明の基本骨子−
本発明では、製造工程に使用される処理装置に固有の欠陥等に起因して、ロット等を構成する少なくとも一部の基板に共通して発生する欠陥（以下、共通欠陥と称する）を容易且つ確実に認識すべく、各基板における欠陥の位置データを重ね合わせる。共通欠陥が存在する場合には、この位置データの重畳により当該共通欠陥が顕在化されて共通欠陥分布を示すため、これを認知することができる。重畳された位置データから共通欠陥の有無を判定する具体的手法としては、各種の共通欠陥分布を示す複数のテンプレートを用意しておき、重畳された位置データと各テンプレートとを照合させて、両者が一致するか否かを判断することにより、当該テンプレートに対応した共通欠陥分布の有無を判定すれば良い。

そして、本発明では、各共通欠陥にそれぞれ識別番号を付与しておき、各基板毎に識別番号に対応する共通欠陥の有無を判定する。その結果、当該共通欠陥が存在すると判定された基板のみに、当該共通欠陥に対応する識別番号が付与された状態となる。このように、本発明では、特に枚葉式の処理装置等による基板処理において、例えばロットを構成する各基板のそれぞれについて共通欠陥の有無を正確に把握して、デバイス等の素子構造の製造管理に供することができる。

この点、特許文献１には、半導体ウェーハ毎に測定された位置データを重畳し、ロット単位で欠陥分布を顕在化させて、当該欠陥分布の特徴量を抽出する技術が開示されている。しかしながらこの場合、位置データを複数の半導体ウェーハからなるロット単位で取得するため、半導体プロセスの処理装置に多い枚葉仕様のものに対応することができない。例えば、処理装置が２つ一組のチャンバーを有し、各チャンバーにより半導体ウェーハを交互に処理する形態を採る場合、一方のチャンバーに不具合があれば半導体ウェーハの共通欠陥は交互に現れることになる。このような場合、特許文献１の技術では、当該共通欠陥を検知し特定することはできない。半導体デバイスの製造装置は複数チャンバー仕様が多いため、特許文献１の技術では適切な対応を採ることが極めて困難である。

更に、本発明では、識別番号に対応する共通欠陥分布から、当該共通欠陥の発生原因を特定する。この特定のための具体的手法としては、識別番号に対応する共通欠陥の発生原因を示す各種の発生原因データを用意しておき、各基板の識別番号の付与された共通欠陥分布と発生原因データとを照合させて、両者が一致するか否かを判断することにより、当該共通欠陥の発生原因を特定すれば良い。このように、本発明では、上記の共通欠陥等の工程異常を正確に特定することを可能とし、この工程異常の情報が当該共通欠陥の発生した製造工程にフィードバックされ、この工程異常の原因となる処理装置等の修理改善に供されることになる。この構成により、基板に形成する素子構造の信頼性の大幅な向上を実現することが可能となる。

−本発明を適用した具体的な実施形態−
以下、本発明を半導体ウェーハの検査装置に適用した具体的な実施形態について、図面を参照しながら詳細に説明する。

（基板検査装置の概略構成）
図１は、本実施形態による基板検査装置の概略構成を示す模式図である。
本実施形態の基板検査装置は、各種の薄膜形成工程やパターニング工程（主にリソグラフィー及びエッチング工程）等の複数の製造工程を経て、複数の半導体ウェーハの基板面上にそれぞれ半導体チップを形成する際に、所期の製造工程後において各半導体ウェーハに発生した欠陥を特定して評価するものである。

この基板検査装置において、１は各半導体ウェーハの基板面上の各種欠陥を検査する欠陥検査装置である。３は、複数の半導体ウェーハ、ここでは１ロットを構成する半導体ウェーハ（例えば４枚）について、当該各半導体ウェーハの位置データを重畳する欠陥データ重畳部である。４は、重畳された位置データにおける所期の共通欠陥分布の有無を判定する欠陥分布判定部である。５は、欠陥分布判定部４により認められた共通欠陥分布に識別番号を付与する識別番号付与部である。６は、１ロットを構成する半導体ウェーハ毎に、識別番号に対応する共通欠陥の有無を判定する欠陥判定部である。７は、識別番号に対応する共通欠陥分布から、当該共通欠陥の発生原因を特定する欠陥原因特定部である。８は、欠陥原因特定部７により特定された発生原因に基づいて、当該製造工程の稼動を停止させるか否かを判定する装置稼動判定部である。

欠陥検査装置１は、各種検査を自動的に実行する検査機構１１と、操作者が視認により半導体ウェーハの基板面上の欠陥を判断するための外観検査機構１２と、各半導体ウェーハ毎に、欠陥検査装置１により特定された欠陥の当該基板面における位置データを取得する欠陥データ取得部２とを備えて構成されている。

検査機構１１は、半導体ウェーハの基板面上における異物の存否を検査する異物検査部２１と、半導体ウェーハの基板面上における各半導体チップの端子等の電気的検査を行う電気的検査部２２と、リソグラフィー工程において使用される露光装置における位置合せ誤差を所期のテストパターニング等を用いて検査する合せ検査部２３と、成膜装置により形成される各種薄膜の膜厚が規定通りか否かを検査する膜厚検査部２４とを備えて構成されている。以下、本実施形態では、検査機構１１のうち異物検査部２１を用いる場合を例示して説明する。

外観検査機構１２は、走査型電子顕微鏡（ＳＥＭ）や光学顕微鏡等を備えており、上記の各検査部における検査で欠陥と認められた部分について、操作者の視認等により確認するためのものである。

欠陥データ取得部２は、検査機構１１（例えば異物検査部２１）の検査により、欠陥と認められた部分の位置座標を当該欠陥の位置データとして取得する。具体的には、図示は省略するが、例えば半導体ウェーハの基板面を複数の領域に細分割し、各領域にそれぞれ位置座標を付与する。そして、当該欠陥を含む所定の領域の位置座標を、当該欠陥の位置データとして処理する。

ここで、例えば欠陥検査装置１がレーザ式検査装置の場合について、異物検査部２１及び欠陥データ取得部２の機能について説明する。
異物検査部２１は、例えば半導体ウェーハの基板面の上側左端から検査を開始し、基板面の全面を螺旋状に走査（レーザ光照射）してゆく。
欠陥データ取得部２は、当該走査による信号強度を取得し、予め設定されている閾値と比較して、当該信号強度が当該閾値を超過しているか否かを判定する。閾値を超過した場合、欠陥（ここでは異物等）が存在すると判断し、当該欠陥の基板面内における位置座標及びサイズを計算し、当該欠陥の付随情報として取得して記録する。
異物検査部２１は、レーザ光による半導体ウェーハの基板面全体の走査を完了した段階、例えばレーザ光が下側右端に達した段階で当該検査を終了する。

欠陥データ重畳部３は、欠陥データ取得部２により各半導体ウェーハ毎に取得された位置データについて、１ロットを構成する各半導体ウェーハの位置データを重畳させる。この重畳処理により、例えば複数の半導体ウェーハに共通の欠陥、即ち同一の領域或いは近接（隣接）する領域に属する欠陥の位置データが存在すれば、重ね合わされた分だけ当該欠陥が顕在化して際立つことになる。

欠陥分布判定部４は、各種の共通欠陥分布を示す複数のテンプレートを記憶するデータベース１３を有している。これらのテンプレートは、製造工程に使用される処理装置等に固有の緒欠陥に対応した、典型的な位置・形状、例えば図示のような線痕状、中央部分の小円状、周縁部分の帯状の欠陥とするデータを有するテンプレート１３ａ，１３ｂ，１３ｃ等としてそれぞれデータベース１３に記憶されている。欠陥分布判定部４は、欠陥データ重畳部３により重畳された位置データを各テンプレートと比較し、両者が一致するか否かを判断する。そして、所定のテンプレートと一致すると判断された場合には、重畳された位置データのうちに当該テンプレートに対応する共通欠陥が存すると判定されることになる。

ここで、欠陥分布判定部４は、上記のようなテンプレートを有する代わりに、隣接する共通欠陥間の距離を示す複数の基準情報を有し、重畳された位置データと基準情報とを照合させて、両者が一致するか否かを判断することにより、当該基準情報に対応した共通欠陥分布の有無を判定する構成としても良い。この場合、共通欠陥分布がロット内の例えば奇数番号の半導体ウェーハに発生しているような場合に、当該共通欠陥分布の情報とその発生過程により、欠陥原因を絞り込むことができる。

識別番号付与部５は、欠陥分布判定部４により共通欠陥であると認められた、当該テンプレートに対応する位置データ（群）毎に、それぞれ識別番号を付与する。

欠陥判定部６は、識別番号付与部５より共通欠陥分布に識別番号が付与された後に、重畳された位置データを各半導体ウェーハ毎に再分解する。このとき、当該ロットを構成する各半導体ウェーハにおいて、共通欠陥分布に対応する欠陥が認められる半導体ウェーハについては当該識別番号を付与しておき、共通欠陥分布に対応する欠陥が認められない半導体ウェーハについては当該識別番号を付与しない。

欠陥原因特定部７は、識別番号に対応する共通欠陥の発生原因を示す各種の発生原因データを記憶するデータベース１４を有している。これらの発生原因データは、製造工程に使用される処理装置の処理履歴、当該処理装置の構成部材の位置・形状・機能特性等の各種情報、当該処理装置のチャンバー情報、欠陥の異常分布ギャラリー等である。欠陥原因特定部７は、各半導体ウェーハの識別番号及び当該識別番号の付与状態（例えば当該ロットを構成する各半導体ウェーハのうち、どの半導体ウェーハに識別番号が付与されているか等）を、これらの各発生原因データと比較し、両者が一致するか否かを判断する。そして、所定の発生原因データと一致すると判断された場合には、当該ロットを構成する半導体ウェーハは、当該発生原因データに対応する発生原因により、当該共通欠陥が生じたと判断されることになる。

装置稼動判定部８は、例えば共通欠陥の数、共通欠陥による発生原因のプロセスに及ぼすダメージの度合い等の判断基準が予め規定されており、当該各基準に基づいて、当該製造工程の稼動を停止させるか否かを判定する。稼動を停止させると判定された場合には、当該判断に基づいて処理装置等の稼動が一次停止され、処理装置等の該当部分の調査・修理等が施された後、処理装置等が再稼動される。このように、本実施形態の基板検査装置では、共通欠陥の発生原因の情報が当該共通欠陥の発生した製造工程にフィードバックされ、工程異常の原因となる処理装置等の修理改善に供されることになる。この構成により、各半導体ウェーハに形成する半導体チップの信頼性の大幅な向上を実現することが可能となる。

（基板検査方法）
以下、上記のように構成された基板検査装置を用いた基板検査方法について説明する。ここでは、例えば半導体ウェーハにいわゆるダマシン法により配線を形成する製造プロセスにおいて、層間絶縁膜に配線溝及びビア孔を形成したときの半導体ウェーハの基板面を検査する場合について例示する。
図２は、本実施形態による基板検査方法をステップ順に示すフローチャートであり、図３は本実施形態の基板検査方法による半導体ウェーハの処理状態等を示す模式図である。

本実施形態では、ダマシン法を実行するに際して、先ず半導体ウェーハ１０１上（ＭＯＳトランジスタ等の各種の半導体素子を含む素子構造が形成されているものを想定している。）に層間絶縁膜１０２を形成する（ステップＳ１）。

続いて、層間絶縁膜１０２をリソグラフィー及びドライエッチングによりパターニングして、ビア孔１０３を形成する（ステップＳ２）。このときの様子を図３（ａ）に概略的に示す。

続いて、ビア孔１０３と一体となる配線溝１０４を、層間絶縁膜１０２をリソグラフィー及びドライエッチングによりパターニングして形成する（ステップＳ３）。このときの様子を図３（ｂ）に概略的に示す。

そして、図３（ｃ）に示すように、図３（ｂ）の状態において、本実施形態による基板検査工程であるステップＳ１１〜Ｓ１６を実行する。
先ず、検査機構１１、ここでは例えば異物検査部２１は、１ロットを構成する各半導体ウェーハ（図示の例ではＷＦ１〜ＷＦ４の４枚）について異物検査を実行する（ステップＳ１１）。

ここで、異物検査を実行した後、外観検査機構１２により、ＳＥＭや光学顕微鏡等を用いて、上記の各検査部における検査で欠陥と認められた部分について、操作者の視認により確認するようにしても良い。この作業を行うことにより、異物検査では欠陥と判定されたもののうち、実際に外観検査機構１２を用いた視認検査では欠陥ではないと判定された擬似欠陥について、欠陥の位置データから除去することができる。

続いて、欠陥データ取得部２は、異物検査部２１の検査により欠陥と認められた部分の位置座標を当該欠陥の位置データとして取得する（ステップＳ１２）。ここで例えば、図３（ｃ）に示すように、ＷＦ３，ＷＦ４については、両者に共通する欠陥分布が基板中央部分に確認できるが、ＷＦ１，ＷＦ２については確認できない。

続いて、欠陥データ重畳部３は、欠陥データ取得部２により各半導体ウェーハ毎に取得された位置データについて、１ロットを構成する各半導体ウェーハの位置データを重畳させる（ステップＳ１３）。

続いて、欠陥分布判定部４は、欠陥データ重畳部３により重畳された位置データを、データベース１３の各テンプレートと比較し、両者が一致するか否かを判断する（ステップＳ１４）。ここで、欠陥分布判定部４により共通欠陥分布があると判定された場合にはステップＳ１５へ進み、共通欠陥分布がないと判定された場合にはこの基板検査工程を終了する。図３（ｃ）には、例えば中央部分に小円状の欠陥を示すデータを有するテンプレート１３ｂに対応する共通欠陥分布が存する場合を例示する。

ステップＳ１５では、識別番号付与部５は、欠陥分布判定部４により共通欠陥であると認められた、当該テンプレートに対応する位置データ（群）毎に、それぞれ識別番号を付与する。図３（ｃ）には、テンプレート１３ａに対応した半導体ウェーハの中央部分における共通欠陥分布に対して、識別番号Ａを付与する場合を例示する。

続いて、欠陥判定部６は、識別番号付与部５より共通欠陥分布に識別番号が付与された後に、重畳された位置データを各半導体ウェーハ毎に再分解する（ステップＳ１６）。このとき、当該ロットを構成する各半導体ウェーハにおいて、共通欠陥分布に対応する欠陥が認められる半導体ウェーハについては当該識別番号を付与しておき、共通欠陥分布に対応する欠陥が認められない半導体ウェーハについては当該識別番号を付与しない。図３（ｃ）には、当該ロットを構成する全ての半導体ウェーハＷＦ１〜ＷＦ４に共通して識別番号が付与された場合を例示する。

ここで、当該ロットを構成する各半導体ウェーハにおいて、共通欠陥分布に対応する欠陥が認められないものがある場合として、例えば各半導体ウェーハに交互に共通欠陥分布が発生する場合が挙げられる。図３（ｃ）に対応させて説明すれば、例えばＷＦ１，ＷＦ３には共通欠陥分布に対応する欠陥が認められるが、ＷＦ２，ＷＦ４には共通欠陥分布に対応する欠陥が認められない状況等である。

続いて、欠陥原因特定部７は、各半導体ウェーハの識別番号及び当該識別番号の付与状態（例えば当該ロットを構成する各半導体ウェーハのうち、どの半導体ウェーハに識別番号が付与されているか等）を、データベース１４の各発生原因データと比較し、両者が一致するか否かを判断する（ステップＳ１７）。そして、所定の発生原因データと一致すると判断された場合には、当該ロットを構成する半導体ウェーハは、当該発生原因データに対応する発生原因により、当該共通欠陥が生じたと判断されることになる。

図３（ｃ）のように、エッチング装置が１つのチャンバーを有し、全ての半導体ウェーハを同一のチャンバーで処理する形態を採る場合には、全ての半導体ウェーハＷＦ１〜ＷＦ４に同一の共通欠陥分布が認められる場合がある。これに対して、エッチング装置が例えば２つ一組のチャンバーを有し、各半導体ウェーハを交互に処理する形態を採る場合には、上記のようにＷＦ１，ＷＦ３には共通欠陥分布に対応する欠陥が認められるが、ＷＦ２，ＷＦ４には共通欠陥分布に対応する欠陥が認められない状況等が現出することがある。

そして、図示は省略するが、装置稼動判定部８は、欠陥原因特定部７により特定された発生原因に基づいて、当該製造工程の稼動を停止させるか否かを判定する。稼動を停止させると判定された場合には、層間絶縁膜に配線溝及びビア孔を形成するエッチング装置を一次停止させ、エッチング装置等の該当部分の調査・修理等を施した後、エッチング装置を再稼動に供する状態として、当該基板検査工程を終了する。一方、当該製造工程の稼動を停止させないと判定された場合には、当該基板検査工程を終了する。

続いて、ビア孔１０３及び配線溝１０４を埋め込むように、例えばメッキ法により配線材料１０５、ここではＣｕ又はＣｕ合金を堆積する（ステップＳ４）。このときの様子を図３（ｄ）に概略的に示す。

しかる後、層間絶縁膜１０２を研磨ストッパーとして、配線材料１０５の表層を研磨、ここでは化学機械研磨（ＣＭＰ）して平坦化する（ステップＳ５）。このＣＭＰにより、ビア孔１０３及び配線溝１０４を配線材料１０５で充填してなる配線構造１０６が完成する。このときの様子を図３（ｅ）に概略的に示す。

なお、本実施形態では、半導体ウェーハの欠陥検査として異物検査を行う場合について例示したが、他の欠陥検査、即ち電気的検査部２２による電気的検査、合せ検査部２３による合せ検査、膜厚検査部２４による膜厚検査等についても、上記と同様にステップＳ１１〜Ｓ１６が実行される。

また、本実施形態では、層間絶縁膜に配線溝及びビア孔を形成したときの半導体ウェーハの状態、上記の例では図３（ｂ）の状態で基板検査工程を実行する場合を例示したが、
当該基板検査工程に代わって、或いは当該基板検査工程に加えて、他の製造工程、例えば図３（ｅ）の状態で各半導体ウェーハの基板面を検査するようにしても良い。

以上説明したように、本実施形態によれば、パターニング工程に使用されるエッチング装置（半導体ウェーハを１枚ずつ処理する枚葉式のエッチング装置）に発生した固有の欠陥等に起因して基板に生じる欠陥を容易且つ確実に認識し、固有の欠陥等の工程異常を正確に特定することを可能とし、半導体ウェーハに形成する半導体チップの信頼性の大幅な向上を実現することができる。

（本発明を適用した他の実施形態）
上述した本実施形態による基板検査装置を構成する各構成要素（データベース１３，１４を除く）等の機能は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。同様に、基板検査方法の各ステップ（図２のステップＳ１１〜Ｓ１７等）は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。

具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。

また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。

例えば、図４は、パーソナルユーザ端末装置の内部構成を示す模式図である。この図４において、１２００はＣＰＵ１２０１を備えたパーソナルコンピュータ（ＰＣ）である。ＰＣ１２００は、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、又はフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行する。このＰＣ１２００は、システムバス１２０４に接続される各デバイスを総括的に制御する。

ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態の図２におけるステップＳ１１〜Ｓ１７の手順等が実現される。

１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。

１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）である。ＤＫＣ１２０７は、ブートプログラム、複数のアプリケーション、編集ファイル、ユーザファイルそしてネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１、及びフレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。ここで、ブートプログラムとは、起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラムである。

１２０８はネットワーク・インターフェースカード（ＮＩＣ）で、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行う。

以下、本発明の諸態様について、付記としてまとめて記載する。

（付記１）複数の製造工程を経て、複数の基板の基板面上にそれぞれ素子構造を形成する際に、所期の製造工程後において前記各基板面上に発生した欠陥を特定する基板検査装置であって、
前記各基板面上の前記欠陥を検査する検査手段と、
前記各基板毎に、前記検査手段により特定された前記欠陥の当該基板面における位置データを取得する欠陥データ取得手段と、
複数の前記基板のうち所期枚数の前記基板について、当該各基板の前記位置データを重畳する欠陥データ重畳手段と、
重畳された前記位置データにおける所期の欠陥分布の有無を判定する欠陥分布判定手段と、
前記欠陥分布判定手段により認められた前記欠陥分布に識別番号を付与する欠陥分布判定手段と、
前記所期枚数の前記各基板毎に、前記識別番号に対応する前記欠陥の有無を判定する欠陥判定手段と
を含むことを特徴とする基板検査装置。

（付記２）前記欠陥分布判定手段は、各種の前記欠陥分布を示す複数のテンプレートを有しており、重畳された前記位置データと前記テンプレートとを照合させて、両者が一致するか否かを判断することにより、当該テンプレートに対応した前記欠陥分布の有無を判定することを特徴とする付記１に記載の基板検査装置。

（付記３）前記欠陥分布判定手段は、隣接する前記欠陥間の距離を示す複数の基準情報を有しており、重畳された前記位置データと前記基準情報とを照合させて、両者が一致するか否かを判断することにより、当該基準情報に対応した前記欠陥分布の有無を判定することを特徴とする付記１に記載の基板検査装置。

（付記４）前記識別番号に対応する前記欠陥分布から、前記欠陥の発生原因を特定する欠陥原因特定手段を更に含むことを特徴とする付記１〜３のいずれか１項に記載の基板検査装置。

（付記５）前記欠陥原因特定手段は、前記識別番号に対応する前記欠陥の発生原因を示す各種の発生原因データを有しており、前記各基板の識別番号の付与された前記欠陥分布と前記発生原因データとを照合させて、両者が一致するか否かを判断することにより、当該欠陥の発生原因を特定することを特徴とする付記４に記載の基板検査装置。

（付記６）前記欠陥原因特定手段により特定された前記発生原因に基づいて、当該製造工程の稼動を停止させるか否かを判定する装置稼動判定手段を更に含むことを特徴とする付記１〜５のいずれか１項に記載の基板検査装置。

（付記７）前記基板は、前記基板面上に複数の半導体チップが形成されてなる半導体基板であることを特徴とする付記１〜６のいずれか１項に記載の基板検査装置。

（付記８）前記所期枚数の前記基板が前記半導体基板の１ロットを構成することを特徴とする付記７に記載の基板検査装置。

（付記９）複数の製造工程を経て、複数の基板の基板面上にそれぞれ素子構造を形成する際に、所期の製造工程後において前記各基板面上に発生した欠陥を特定する基板検査方法であって、
前記各基板面上の前記欠陥を検査するステップと、
前記各基板毎に、特定された前記欠陥の当該基板面における位置データを取得するステップと、
複数の前記基板のうち所期枚数の前記基板について、当該各基板の前記位置データを重畳するステップと、
重畳された前記位置データにおける所期の欠陥分布の有無を判定するステップと、
認められた前記欠陥分布に識別番号を付与するステップと、
前記所期枚数の前記各基板毎に、前記識別番号に対応する前記欠陥の有無を判定するステップと
を含むことを特徴とする基板検査方法。

（付記１０）前記欠陥分布を判定するステップにおいて、各種の前記欠陥分布を示す複数のテンプレートを用い、重畳された前記位置データと前記テンプレートとを照合させて、両者が一致するか否かを判断することにより、当該テンプレートに対応した前記欠陥分布の有無を判定することを特徴とする付記９に記載の基板検査方法。

（付記１１）前記欠陥分布を判定するステップにおいて、隣接する前記欠陥間の距離を示す複数の基準情報を有しており、重畳された前記位置データと前記基準情報とを照合させて、両者が一致するか否かを判断することにより、当該基準情報に対応した前記欠陥分布の有無を判定することを特徴とする付記９に記載の基板検査方法。

（付記１２）前記位置データを取得するステップの後、前記位置データを重畳するステップの前に、前記基板の前記位置データのうち、擬似データに相当するものを除去するステップを更に含むことを特徴とする付記９〜１１のいずれか１項に記載の基板検査方法。

（付記１３）前記識別番号に対応する前記欠陥分布から、前記欠陥の発生原因を特定するステップを更に含むことを特徴とする付記９〜１２のいずれか１項に記載の基板検査方法。

（付記１４）前記欠陥の発生原因を特定するステップにおいて、前記識別番号に対応する前記欠陥の発生原因を示す各種の発生原因データを有しており、前記各基板の識別番号の付与された前記欠陥分布と前記発生原因データとを照合させて、両者が一致するか否かを判断することにより、当該欠陥の発生原因を特定することを特徴とする付記１３に記載の基板検査方法。

（付記１５）前記基板は、前記基板面上に複数の半導体チップが形成されてなる半導体基板であることを特徴とする付記９〜１４のいずれか１項に記載の基板検査方法。

（付記１６）前記所期枚数の前記基板が前記半導体基板の１ロットを構成することを特徴とする付記１５に記載の基板検査方法。

（付記１７）コンピュータを、付記１〜８のいずれか１項に記載の基板検査装置の各手段として機能させるためのプログラム。

（付記１８）付記１７に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。

（付記１９）コンピュータに、付記９〜１６のいずれか１項に記載の基板検査方法の各ステップを実行させるためのプログラム。

（付記２０）付記１９に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。

本実施形態による基板検査装置の概略構成を示す模式図である。 本実施形態による基板検査方法をステップ順に示すフローチャートである。 本実施形態の基板検査方法による半導体ウェーハの処理状態等を示す模式図である。 パーソナルユーザ端末装置の内部構成を示す模式図である。 従来技術において、１ロットを構成する半導体ウェーハに欠陥が発生した様子を示す模式図である。

符号の説明

１ 欠陥検査装置
２ 欠陥データ取得部
３ 欠陥データ重畳部
４ 欠陥分布判定部
５ 識別番号付与部
６ 欠陥判定部
７ 欠陥原因特定部
８ 装置稼動判定部
１１ 検査機構
１２ 外観検査機構
１３，１４ データベース
１３ａ，１３ｂ，１３ｃ テンプレート
２１ 異物検査部
２２ 電気的検査部
２３ 合せ検査部
２４ 膜厚検査部

Claims (5)

1. 複数の製造工程を経て、複数の基板の基板面上にそれぞれ素子構造を形成する際に、所期の製造工程後において前記各基板面上に発生した欠陥を特定する基板検査装置であって、
   前記各基板面上の前記欠陥を検査する検査手段と、
   前記各基板毎に、前記検査手段により特定された前記欠陥の当該基板面における位置データを取得する欠陥データ取得手段と、
   複数の前記基板のうち所期枚数の前記基板について、当該各基板の前記位置データを重畳する欠陥データ重畳手段と、
   重畳された前記位置データにおける所期の欠陥分布の有無を判定する欠陥分布判定手段と、
   前記欠陥分布判定手段により認められた前記欠陥分布に識別番号を付与する欠陥分布判定手段と、
   前記所期枚数の前記各基板毎に、前記識別番号に対応する前記欠陥の有無を判定する欠陥判定手段と
   を含むことを特徴とする基板検査装置。
2. 前記識別番号に対応する前記欠陥分布から、前記欠陥の発生原因を特定する欠陥原因特定手段を更に含むことを特徴とする請求項１に記載の基板検査装置。
3. 前記欠陥原因特定手段により特定された前記発生原因に基づいて、当該製造工程の稼動を停止させるか否かを判定する装置稼動判定手段を更に含むことを特徴とする請求項１又は２に記載の基板検査装置。
4. 複数の製造工程を経て、複数の基板の基板面上にそれぞれ素子構造を形成する際に、所期の製造工程後において前記各基板面上に発生した欠陥を特定する基板検査方法であって、
   前記各基板面上の前記欠陥を検査するステップと、
   前記各基板毎に、特定された前記欠陥の当該基板面における位置データを取得するステップと、
   複数の前記基板のうち所期枚数の前記基板について、当該各基板の前記位置データを重畳するステップと、
   重畳された前記位置データにおける所期の欠陥分布の有無を判定するステップと、
   認められた前記欠陥分布に識別番号を付与するステップと、
   前記所期枚数の前記各基板毎に、前記識別番号に対応する前記欠陥の有無を判定するステップと
   を含むことを特徴とする基板検査方法。
5. 前記識別番号に対応する前記欠陥分布から、前記欠陥の発生原因を特定するステップを更に含むことを特徴とする請求項４に記載の基板検査方法。

Images