JP2002261146A - 半導体集積回路装置の製造方法および半導体製造装置 - Google Patents

半導体集積回路装置の製造方法および半導体製造装置

Info

Publication number
JP2002261146A
JP2002261146A JP2001057974A JP2001057974A JP2002261146A JP 2002261146 A JP2002261146 A JP 2002261146A JP 2001057974 A JP2001057974 A JP 2001057974A JP 2001057974 A JP2001057974 A JP 2001057974A JP 2002261146 A JP2002261146 A JP 2002261146A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
image
semiconductor
processing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001057974A
Other languages
English (en)
Inventor
Kazuya Kawakami
和也 川上
Yukihiro Suzuki
征洋 鈴木
Ken Okuya
謙 奥谷
Susumu Kajita
晋 梶田
Takeshi Hashimoto
武司 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001057974A priority Critical patent/JP2002261146A/ja
Priority to US10/084,943 priority patent/US20020127852A1/en
Publication of JP2002261146A publication Critical patent/JP2002261146A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/52—Means for observation of the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/568—Transferring the substrates through a series of coating stations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

(57)【要約】 【課題】 マルチチャンバ方式の半導体製造装置におい
て、ウェハの一部に生じた割れまたはクラックを確実に
検知し、その割れまたはクラックに起因する半導体製造
装置の被害を最小限に抑える。 【解決手段】 ウェハ９に各処理が施される毎にカメラ
８によりウェハ９の全体像を撮影し、識別機１０により
撮影された画像に処理を施すことにより、ウェハ９にお
ける割れまたはクラックの有無を判別する。割れまたは
クラックが検知された場合には、識別機１０より半導体
製造装置を制御するコンピュータ１１へエラー信号が送
信され、ウェハに割れまたはクラックが検出された直前
の工程に用いたプロセスチャンバ内および搬送室１内で
の稼動を停止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法および半導体製造装置に関し、特に、複数
のチャンバを有する半導体製造装置を用いた半導体集積
回路装置の製造方法に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】近年、半導体デバイスの高集積化と微細
化に伴い、一度に大量の半導体ウェハ（以下、単にウェ
ハと記す）を処理するバッチ方式の半導体製造装置によ
る半導体集積回路装置の製造方法では、その精密なプロ
セス条件への適合が難しくなってきている。バッチ方式
では、加工処理における精密性と均一性の確保に限界が
あり、技術的にブレークスルーが要求されるようになっ
ている。
【０００３】上記した要求に応えるための一つの手段と
して、枚葉式のチャンバを複数個有する方式（以下、マ
ルチチャンバ方式と記す）の半導体製造装置を用いるこ
とが考えられる。マルチチャンバ方式の半導体製造装置
は、たとえばウェハを搬送するロボットアームが設置さ
れた搬送室を中心に、複数のチャンバおよびロードロッ
ク室などが設けられている。
【０００４】枚葉式のチャンバでは、１回で処理できる
ウェハは１枚であるが、バッチ式のチャンバと比べて高
精度の処理が可能であり、均一性が保たれることから、
精密条件への対応に優れている。また、枚葉式のチャン
バを用いた処理は小さなチャンバの中で行なえるため、
１台の半導体製造装置に複数のチャンバを装着すれば、
処理量でもバッチ式のチャンバと同等以上の能力を発揮
することが可能である。
【０００５】マルチチャンバ方式の半導体製造装置にお
いては、事故によりロボットアーム上にウェハがない状
態で搬送作業を行うと、チャンバ内にウェハが搬送され
ていない状況下で工程が進むことになり、チャンバが損
傷してしまう。これを防ぐ目的で、各チャンバの出入り
口には光センサが設けられ、ロボットアーム上のウェハ
の有無を確認している。
【０００６】
【発明が解決しようとする課題】しかしながら、上記し
た各チャンバの出入り口に光センサを設けることでロボ
ットアーム上のウェハの有無を確認する方法において
は、以下のような問題があることを本発明者らは見出し
た。
【０００７】すなわち、たとえばＣＶＤ（Chemical Vap
or Deposition）法による成膜、ＰＶＤ（Physical Vapo
r Deposition）法による成膜、およびドライエッチング
などの各チャンバ内でウェハに施す処理においては、処
理中にウェハに加わる熱応力やウェハの搬送中の事故な
どにより、ウェハの一部に割れやクラックが発生する場
合がある。クラックが生じているウェハにおいては、ウ
ェハに応力がかかるとそのクラックを起点にウェハが割
れる可能性がある。上記した光センサは、ロボットアー
ム上のウェハの有無を判別する目的で設けられているこ
とから、一般的にはウェハの特定の箇所のみを観察して
おり、ウェハの一部に生じた割れまたはクラックを完全
に検知することができない問題があることを本発明者ら
は見出した。
【０００８】上記した割れやクラックが生じた状態でウ
ェハを次のチャンバに搬送し、たとえばＰＶＤ法による
金属膜の成膜工程を行うと、ウェハを固定する静電チャ
ック上にその金属膜が成膜してしまい、静電チャックお
よびチャンバ内の他のシールド部品などを交換しなけれ
ばならない問題がある。そのため、割れやクラックが生
じたウェハが通過した全てのチャンバはクリーニングを
含むメンテナンスが必要となり、半導体集積回路装置の
製造に再着工できるようになるまでに長時間かかるとい
う問題がある。また、交換やクリーニングが必要になる
ことから、半導体集積回路装置の製造コストの上昇を招
くという問題がある。
【０００９】また、ロードロック室で待機している他の
ウェハに割れたウェハの破片が飛散すると、その待機し
ているウェハも傷付き、欠陥品となってしまう問題があ
る。近年、ウェハの大口径化が進められているが、口径
が大きくなるに従い１枚当たりのウェハのコストも上昇
する。欠陥品となったウェハが増えることによりさらに
半導体集積回路装置の製造コストが上昇することから、
上記不具合への対策がなおさら必要となる。
【００１０】ここで、本発明者らは、上記したウェハに
生じた割れやクラック等を検知する技術という観点で公
知例を調査した。
【００１１】たとえば、特開昭６１−２６３１３５号公
報には、ウェハの周辺部にレーザービームを照射し、そ
の反射光を反射光検出装置により検出し、その反射光検
出装置の検出出力に基づいてウェハの周辺部の割れやク
ラックを検出する技術について開示されている。
【００１２】また、特開平７−５８１７５号公報には、
割れの生じているウェハにおいても、ウェハの外形形状
を撮像し、ウェハの外形形状を示す映像信号を画像処理
することによりウェハの重心を検出し、ウェハを途中で
落下または脱落させることなく搬送を行い、ウェハの素
子形成面に形成された電気素子回路の良・不良を検査す
るウェハ検査装置について開示されている。
【００１３】また、特開昭６０−８５５１１号公報に
は、バッチ方式のチャンバを採用した半導体製造装置に
おいて、割れたウェハは重心が移動しウェハ載置器上に
て傾くことから、割れたウェハと接触することで割れを
検知するマイクロスイッチまたは光学的センサーにより
ウェハの割れを検知し、半導体製造装置の可動を停止す
る手段について開示されている。
【００１４】また、特開平６−３０８０４２号公報に
は、所定の波長の散乱光をウェハに照射し、ウェハから
の反射光をカメラにて撮像し、撮像された画像をモニタ
に映し出すことによりウェハに生じたクラックを観察お
よび検知する手段について開示されている。
【００１５】また、特開昭６４−９３０３号公報には、
カメラにてウェハを撮像し、撮像された画像を２値化し
た後に、２値化された画像をフーリエ変換を用いて処理
することにより、ウェハの中心（重心）位置を決める技
術について開示されている。
【００１６】本発明の目的は、マルチチャンバ方式を採
用した半導体製造装置を用いてウェハに処理を施す工程
において、ウェハに生じた割れやクラック等のような異
常を検知することのできる技術を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１９】すなわち、本発明は、複数の処理室を有す
る半導体製造装置において、前記複数の処理室のうち第
１処理室にて１枚の半導体ウェハに対して第１処理を施
した後、前記複数の処理室のうち第２処理室にて前記１
枚の半導体ウェハに対して第２処理を施す前に、前記１
枚の半導体ウェハの全体平面の画像を取得する工程と、
前記半導体ウェハの全体平面の画像を検証することによ
り、前記半導体ウェハが正常または異常かを判定する工
程と、前記半導体ウェハが正常と判定された場合には、
前記半導体ウェハを前記第２処理室へ搬送し、前記半導
体ウェハに対して前記第２処理を施す工程と、前記半導
体ウェハが異常と判定された場合に前記半導体製造装置
の稼動を停止する工程とを含むものである。
【００２０】また、本発明は、複数の処理室を有する半
導体製造装置を用い、半導体ウェハを前記複数の処理室
のうちの第１処理室に搬送し、前記半導体ウェハに第１
処理を施す工程と、前記半導体ウェハを前記第１処理室
から取り出した後、前記半導体ウェハの全体平面の画像
を撮影手段にて撮影し、撮影した全体平面の画像を第１
映像とする工程と、前記第１映像を識別手段に取り込
み、前記半導体ウェハに対して損傷の有無を判定する工
程と、前記半導体ウェハに損傷が生じていると判定した
場合に、前記半導体製造装置の稼動を停止する工程と、
前記半導体ウェハに損傷が生じていないと判定した場合
に、前記半導体ウェハを第２処理室に搬送し、前記半導
体ウェハに第２処理を施す工程とを含むものである。
【００２１】また、本発明は、（ａ）複数の処理室が搬
送室と機械的に接続し、（ｂ）前記搬送室には前記複数
の処理室のうち所定の処理室にて所定の処理が施された
半導体ウェハの全体平面の画像を取得する撮影手段が設
けられ、（ｃ）前記半導体ウェハの全体平面の画像を検
証することにより前記半導体ウェハが正常または異常か
を判定する機能を有し、（ｄ）前記半導体ウェハが異常
と判定された場合にはその稼動を停止する機能を有する
ものである。
【００２２】また、本発明は、（ａ）複数の処理室が搬
送室と機械的に接続し、（ｂ）前記搬送室には前記複数
の処理室のうち所定の処理室にて所定の処理が施された
半導体ウェハの全体平面の画像を取得する撮影手段が設
けられ、（ｃ）前記半導体ウェハの全体平面の画像と予
め記録されている正常な半導体ウェハの全体平面の画像
とを比較することにより、前記半導体ウェハにおける損
傷の有無を判定する識別手段を有し、（ｄ）前記識別手
段が前記半導体ウェハに損傷が生じていると判定した場
合にはその稼動を停止する機能を有するものである。
【００２３】
【発明の実施の形態】本実施の形態を詳細に説明する前
に、本実施の形態における用語の意味を説明すると次の
通りである。
【００２４】ウェハとは、集積回路の製造に用いるシリ
コン単結晶基板（一般にほぼ平面円形状）、サファイア
基板、ガラス基板、その他の絶縁、反絶縁または半導体
基板ならびにそれらの複合的基板をいう。また、本願に
おいて、半導体集積回路装置というときは、シリコンウ
ェハやサファイア基盤等の半導体または絶縁体基板上に
作られるものだけでなく、特に、そうでない旨が明示さ
れた場合を除き、ＴＦＴ（Thin-Film-Transistor）およ
びＳＴＮ（Super-Twisted-Nematic）液晶等のようなガ
ラス等のほかの絶縁基板上に作られるもの等も含むもの
とする。
【００２５】枚葉式または枚葉処理とは、ウェハに対し
て各種の処理を行う場合に、ウェハを１枚ずつ処理する
方式をいう。処理条件をウェハ毎に制御できるので、処
理の制度や再現性に優れ、さらに、装置自体の小型化に
有利である。
【００２６】損傷とは、ウェハの割れ、欠けまたはクラ
ック等のような外観の不良をいう。
【００２７】以下の実施の形態においては、便宜上その
必要があるときは複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細または補足説明等の関係にあ
る。
【００２８】また、以下の実施の形態において、要素の
数等（個数、数値、量および範囲等を含む）に言及する
場合、特に明示した場合および原則的に明らかに特定の
数に限定される場合を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でもよい。
【００２９】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原則的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことはいうまで
もない。
【００３０】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原則的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００３１】また、本実施の形態で用いる図面において
は、平面図であっても図面を見やすくするために、ウェ
ハ上に形成された薄膜にはハッチングを付す場合もあ
る。
【００３２】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
【００３３】（実施の形態１）図１は、本実施の形態１
のマルチチャンバ方式の半導体製造装置の構成図であ
る。
【００３４】この半導体製造装置は、搬送室１、ロード
ロック室２およびプロセスチャンバ３Ａ〜３Ｄ（処理
室）を有しており、搬送室１の周りにロードロック室２
およびプロセスチャンバ３Ａ〜３Ｄが配置された枚葉式
の半導体製造装置である。搬送室１内にはロボットアー
ム４が設けられ、このロボットアーム４によりウェハを
ロードロック室２またはプロセスチャンバ３Ａ〜３Ｄへ
搬送することができる。プロセスチャンバ３Ａ〜３Ｄに
おいては、各々異なる処理をウェハに施すものである。
この搬送室１、ロードロック室２およびプロセスチャン
バ３Ａ〜３Ｄの内部は真空状態に保たれており、ウェハ
の搬送は半導体製造装置の外部の雰囲気に触れることな
く行うことができる。つまり、本実施の形態１の半導体
製造装置においては、ウェハの表面が反応してしまうこ
とを防ぎつつ、ウェハに対して各処理を施すことができ
る。図１においては、プロセスチャンバ３Ａ〜３Ｄが４
個の場合を図示したが、ウェハを半導体製造装置の外部
の雰囲気に触れることなく行う工程が４工程以上である
場合には、工程数に合わせて必要なチャンバを増設する
ことが可能である。また、その工程数が４工程以下であ
る場合には、その工程数に合わせてチャンバを４個から
減らしてもよい。
【００３５】図１に示した半導体製造装置においては、
プロセスチャンバ３Ａからプロセスチャンバ３Ｄへと順
にウェハに処理を施すものとする。また、図２に示すよ
うに、ロードロック室２には、プロセスチャンバ３Ａ〜
３Ｄにて処理の施された処理済ウェハ５および処理の施
されていない未処理ウェハ６を収納することが可能であ
る。
【００３６】ロードロック室２に収納された未処理ウェ
ハ６は、ロボットアーム４によりロードロック室２より
取り出され、プロセスチャンバ３Ａ（処理室、第１処理
室）に搬送される。プロセスチャンバ３Ａに搬送された
未処理ウェハ６は、ウェハからの脱ガスを行う熱処理
（第１処理）や、素子形成面（第１面）にエッチングま
たは薄膜の成膜などの処理（第１処理）が施された後、
ロボットアーム４によりプロセスチャンバ３Ａより取り
出される。
【００３７】ところで、プロセスチャンバ３Ａにおいて
は、処理中にウェハ加わる熱応力やウェハの搬送中の事
故などにより、ウェハの一部に割れやクラック等のよう
な損傷が発生する場合がある。そこで、本実施の形態１
では、搬送室１において各プロセスチャンバの出入口付
近に、ウェハの全体の二次元画像データを取得する撮影
手段を設けた。図３は、その説明図である。ここで、図
３の構成を説明する。
【００３８】搬送室１においては、プロセスチャンバ３
Ａへの出入口付近に、たとえば魚眼レンズなどのような
広角レンズ７（撮影手段）が設けられている。これによ
り、搬送室１の上部からＣＣＤ（Charge Coupled Devic
e）カメラなどのカメラ８（撮影手段）により、プロセ
スチャンバ３Ａにて処理が施された直後のロボットアー
ム４上のウェハ９の全体像を撮影することを可能として
いる。このウェハ９の全体像は二次元画像である。この
時、観察対象のウェハ９の径が２００ｍｍである場合
に、その画素数が２５万画素であるカメラ８を用い、１
回の撮影でウェハ９の全体像を撮影することを例示でき
る。
【００３９】また、同様の理由から、プロセスチャンバ
３Ｂ〜３Ｄ各々への出入口付近にも広角レンズ７が設け
られ、搬送室１の上部からＣＣＤカメラなどのカメラ８
により、プロセスチャンバ３Ｂ〜３Ｄ各々にて処理が施
された直後においてもロボットアーム４上のウェハ９の
全体像を撮影することを可能としている。
【００４０】次に、カメラ８により撮影されたウェハ９
の全体像を処理する工程およびウェハ９の全体像を処理
した後の半導体製造装置を制御する工程について、図３
および図４を用いて説明する。図４は、カメラ８により
撮影されたウェハ９の全体像を処理する工程およびウェ
ハ９の全体像を処理した後の半導体製造装置を制御する
工程をフロー図で示したものである。
【００４１】まず、ロボットアーム４によりウェハ９を
プロセスチャンバ３Ａから搬送室１内へ取り出した後、
広角レンズ７を介してカメラ８によりウェハ９の全体像
が撮影できる位置にて、ロボットアーム４によりウェハ
９を保持する。
【００４２】次に、広角レンズ７を介してカメラ８によ
りウェハ９の全体像を撮影する。撮影されたウェハ９の
全体像（第１映像）はカメラ８から識別機１０（識別手
段）へ送られた後、識別機１０により信号処理（画像処
理）が施される。この信号処理により、ウェハ９の全体
像は、たとえば２５６階調（複数階調）のグレースケー
ルの画像データに変換される。また、撮影されたウェハ
９の全体像は、識別機１０が有するモニタ画面に表示す
ることができる。
【００４３】信号処理が施されたウェハ９の全体像は、
識別機１０に予め記録されている割れまたはクラックの
生じていないウェハ９の全体像の画像データと比較され
る。ウェハ９に割れまたはクラックが生じている場合に
は、グレースケールの画像データにおいて、割れまたは
クラックが生じている部分においてグレースケールの色
調が異なることから、割れまたはクラックが生じている
ことを検知することができる。この比較の結果、カメラ
８により撮影されたウェハ９に割れまたはクラックが生
じていないことを確認した場合には、ウェハ９はプロセ
スチャンバ３Ｂ（処理室、第２処理室）へ搬送され、次
の処理（第２処理）が施される。逆に、割れまたはクラ
ックが生じていることが検知された場合には、識別機１
０より本実施の形態１の半導体製造装置を制御するコン
ピュータ１１へエラー信号が送信される。
【００４４】エラー信号を受信したコンピュータ１１
は、本実施の形態１の半導体製造装置へインターロック
信号を発信し、搬送室１内およびプロセスチャンバ３Ａ
内での稼動を停止する。この時、プロセスチャンバ３Ｂ
〜３Ｄが稼動中の場合には、プロセスチャンバ３Ｂ〜３
Ｄ内のウェハへの処理が終了した時点でプロセスチャン
バ３Ｂ〜３Ｄの稼動を停止し、処理の施されたウェハを
そのままプロセスチャンバ３Ｂ〜３Ｄ内にて待機させ
る。コンピュータ１１は、本実施の形態１の半導体製造
装置へインターロック信号を発信すると共に、たとえば
パイロットランプ１２を点灯させ、オペレータ用コンピ
ュータ１３にエラー内容を表示させることにより、本実
施の形態１の半導体製造装置を扱う作業者に搬送室１内
およびプロセスチャンバ３Ａ内での稼動が停止したこと
を知らせることができる。
【００４５】上記のようにウェハ９に異常が検出された
場合には、割れまたはクラックが検知されたウェハ９を
回収する。続いて、搬送室１およびプロセスチャンバ３
Ａのメンテナンスを行う。
【００４６】搬送室１のメンテナンスは、図５に示すよ
うに、搬送室１の大気開放を行う。続いて、クリーニン
グにより、搬送室１内に飛散したウェハ９の破片および
塵などを除去する。これは、搬送室１のメンテナンスが
完了し、本実施の形態１の半導体製造装置の稼動が再開
した際に、搬送室１を通過するウェハ９に割れたウェハ
９の破片または塵が付着することを防ぐために行うもの
である。
【００４７】次に、搬送室１の真空引きを行い、続いて
ベーキングにより搬送室１を加熱することにより、搬送
室１内に付着した水分を除去する。その後、リークチェ
ックにより、搬送室１の真空漏れの有無をチェックし、
真空漏れのないことが確認されたら、搬送室１のメンテ
ナンスは完了となる。
【００４８】ここで、プロセスチャンバ３Ａのメンテナ
ンスの一例として、プロセスチャンバ３Ａが真空状態で
処理を行うスパッタリング（物理的成膜方法）装置であ
る場合のメンテナンスを図６を用いて説明する。
【００４９】まず、プロセスチャンバ３Ａの大気開放を
行う。続いて、静電チャックおよびシールドなどのプロ
セスチャンバ３Ａ（スパッタリング装置）が有する部品
のうち、その表面にスパッタリングによって薄膜が成膜
してしまったものを取り外す。これは、プロセスチャン
バ３Ａのメンテナンスが終了し、本実施の形態１の半導
体製造装置の稼動が再開した際に、プロセスチャンバ３
Ａが有する部品に成膜してしまった薄膜が、プロセスチ
ャンバ３Ａに搬入されてくるウェハ９に付着してしまう
ことを防ぐために行うものである。
【００５０】次に、クリーニングにより、プロセスチャ
ンバ３Ａ内に飛散したウェハ９の破片および塵などを除
去する。これは、搬送室１のメンテナンスにおける工程
Ｐ６Ｂ（図５参照）の場合と同様に、プロセスチャンバ
３Ａのメンテナンスが完了し、本実施の形態１の半導体
製造装置の稼動が再開した際に、プロセスチャンバ３Ａ
に搬入されてくるウェハ９に割れたウェハ９の破片また
は塵が付着することを防ぐために行うものである。
【００５１】次に、部品交換により、取り外した部品と
同種の部品を新たにプロセスチャンバ３Ａに取り付け
る。次に、プロセスチャンバ３Ａの真空引きを行い、続
いてベーキングによりプロセスチャンバ３Ａを加熱する
ことにより、プロセスチャンバ３Ａ内に付着した水分を
除去する。続いて、リークチェックにより、プロセスチ
ャンバ３Ａの真空漏れの有無をチェックし、真空漏れの
ないことを確認したら次の工程に進む。
【００５２】次に、プロセスチャンバ３Ａにより約２５
枚〜７０枚のウェハに対して空放電を行う。この空放電
は、搬送室１およびプロセスチャンバ３Ａのメンテナン
スが完了し、本実施の形態１の半導体製造装置の稼動が
再開した際に、プロセスチャンバ３Ａ内でのウェハに対
する成膜工程の安定性を確保するために行うものであ
る。
【００５３】次に、装置ＱＣ（Quality Control）によ
り、プロセスチャンバ３Ａを試験的に稼動させ、プロセ
スチャンバ３Ａよって形成される薄膜の品質をチェック
することにより、プロセスチャンバ３Ａが正常に動作し
ているか否かを確認する。ここで言う品質とは、たとえ
ばその薄膜がアルミニウム（Ａｌ）である場合には、薄
膜のシート抵抗、反射率、膜厚および薄膜中の異物の有
無などである。
【００５４】続いて、先行ＱＣにより、プロセスチャン
バ３Ａを製品用のウェハに対する成膜工程と同様の条件
で稼動させ、形成される薄膜の品質をチェックする。こ
こで言う品質とは、たとえばその薄膜がＡｌである場合
には、薄膜のシート抵抗、反射率、膜厚および薄膜中の
異物の有無などである。この工程Ｐ６Ｏによりプロセス
チャンバ３Ａに異常が発見されなければプロセスチャン
バ３Ａのメンテナンスは完了となり、搬送室１のメンテ
ナンスも完了している場合には、本実施の形態１の半導
体製造装置の稼動を再開することができる。
【００５５】本実施の形態１の撮影手段を設けず、プロ
セスチャンバ３Ａの出入り口に光センサを設けることで
ロボットアーム上のウェハ９の有無を確認する方法の場
合には、一般的にウェハ９の特定の箇所のみを観察して
いることから、ウェハ９の一部に生じた割れまたはクラ
ックを検知することができない場合がある。そのため、
半導体製造装置の稼動を停止せずに、ウェハ９を次工程
のプロセスチャンバ３Ｂに搬送しウェハ９に対して所定
の処理を施してしまうことになる。たとえばプロセスチ
ャンバ３Ｂがスパッタリング装置の場合には、静電チャ
ックおよびシールドなどのプロセスチャンバ３Ｂが有す
る部品にも薄膜を成膜してしまうことになる。特に、静
電チャックタイプのヒーターに薄膜を付けたり、傷を付
けたりしてしまうと、均一な温度が保てなくなってしま
うために交換が必要となる。さらに、プロセスチャンバ
３Ｂにおける処理後においてもウェハ９に生じた割れま
たはクラックを検知することができない場合には、ウェ
ハ９はそのままプロセスチャンバ３Ｃに搬送され、次の
処理が施されることになる。すなわち、上記プロセスチ
ャンバの被害は、複数の各プロセスチャンバにも及ぶこ
とになり、割れまたはクラック等の生じたウェハ９に対
して処理を施したプロセスチャンバについては、搬送室
１およびプロセスチャンバ３Ａと同様にメンテナンスを
行わなければならなくなる。すなわち、手間のかかるメ
ンテナンスが各プロセスチャンバごとに必要となる結
果、半導体製造装置が着工を再開するまでに時間（短く
ても約２４時間はかかる）を要することになり、納期遅
れや製造コスト増大の原因となる。プロセスを短時間に
しかも歩留りよく行うためにマルチチャンバを採用して
いるにもかかわらず、チャンバの数が増えれば増えるほ
ど上記問題は重大な問題な問題となる。
【００５６】これに対して、本実施の形態１の半導体製
造装置においては、プロセスチャンバ３Ａ〜３Ｄ各々に
て処理が施された直後にロボットアーム４上のウェハ９
の全体像を撮影し、ウェハ９における割れまたはクラッ
クの有無を判別する。そのため、割れまたはクラックの
生じたウェハ９が、次工程が行われるプロセスチャンバ
またはロードロック室２へ搬入されることを確実に防ぐ
ことができる。すなわち、ウェハ９に割れまたはクラッ
クが検出された場合には、ウェハ９に割れまたはクラッ
クが検出された直前の工程に用いたプロセスチャンバお
よび搬送室のみのメンテナンスとすることができる。そ
の結果、他のプロセスチャンバのメンテナンスを省略で
きることから、プロセスチャンバのメンテナンスにかけ
る時間を短縮することができる。さらに、他のプロセス
チャンバのメンテナンスを省略できることから、他のプ
ロセスチャンバにおいては部品交換の必要がなくなり、
部品交換に要した時間を短縮することができる。また、
他のプロセスチャンバにおいては部品交換の必要がなく
なることから、本実施の形態１の半導体製造装置を用い
て製造される半導体集積回路装置の製造コストを低減す
ることが可能となる。
【００５７】また、プロセスチャンバ３Ａ〜３Ｄにおけ
る処理が済んだウェハ９は、再びロードロック室２へ収
納される。この時、図７（ａ）に示すように、ロードロ
ック室２へウェハ９を搬送中のロボットアーム４上にお
いては、ウェハ９は割れが生じていてもロボットアーム
４上に保持できる場合がある。しかしながら、図７
（ｂ）に示すようにロードロック室２においては、スロ
ット１４によりウェハ９を保持するものであり、割れの
生じたウェハ９の場合にはスロット１４により保持がで
きなくなる場合がある。スロット１４により保持ができ
ないウェハ９は、スロット１４から落下し、ロードロッ
ク室２に収納されている他のウェハを傷つけてしまうこ
とになる。また、スロット１４から落下したウェハ９の
破片や塵がロードロック室２内の他のウェハに飛散する
ことから、それら他のウエハをも欠陥品としてしまう場
合がある。上記光検出技術では、このような問題が生じ
る場合がある。
【００５８】これに対して、本実施の形態１の半導体製
造装置においては、プロセスチャンバ３Ｄにて処理が施
された直後にロボットアーム４上のウェハ９の全体像を
撮影し、ウェハ９における割れまたはクラックの有無を
判別する。そして、ウェハ９の割れまたはクラックを検
出した場合には半導体製造装置の稼動を停止し、割れま
たはクラックを検出しなかった場合にはウェハ９をロー
ドロック室２へ搬入する。そのため、割れまたはクラッ
クの生じたウェハ９が、ロードロック室２へ搬入される
ことを確実に防ぐことができるので、ウェハ９がスロッ
ト１４から落下してしまうことを確実に防ぐことができ
る。すなわち、ロードロック室２における部品交換およ
びメンテナンスを省略できる。また、ロードロック室２
に収納されている他のウェハを欠陥品としてしまうこと
を防ぐことができるので、歩留りの向上を図ることがで
き、半導体集積回路装置の製造コストを低減することが
可能となる。
【００５９】また、ウェハの搬送中の事故によりウェハ
の一部に割れやクラックが発生する場合を考慮して、搬
送室１のロードロック室２への出入口付近に撮影手段
（図３参照）を設けてもよい。この場合、搬送室１の上
部からカメラ８（図３参照）を用いて、ロボットアーム
４によりロードロック室２から取り出された未処理ウェ
ハ６（図２参照）の全体像（第３映像）を観察すること
が可能である。これにより、ロードロック室２から未処
理ウェハ６を取り出す際の事故により、未処理ウェハ６
の一部に割れやクラックが発生した場合でも、その割れ
やクラックを検知することが可能となる。
【００６０】図８は、未処理ウェハ６に割れやクラック
が生じていることを検知した場合におけるロードロック
室２のメンテナンス工程の一例を示すフロー図である。
未処理ウェハ６に割れやクラックが生じていることを検
知した場合には、まずロードロック室２の大気開放を行
う。続いて、クリーニングにより、ロードロック室２内
に飛散した未処理ウェハ６の破片および塵などを除去す
る。これは、ロードロック室２のメンテナンスが完了
し、本実施の形態１の半導体製造装置の稼動が再開した
際に、ロードロック室２に収納される処理済ウェハ５
（図２参照）に割れた未処理ウェハ６の破片または塵が
付着することを防ぐために行うものである。
【００６１】次に、ロードロック室２の内部をメタノー
ルまたは純水などを含ませたアルファワイプなどで拭い
た後、ロードロック室２の真空引きを行う。この後、ロ
ードロック室２の真空漏れの有無をチェックし、真空漏
れのないことが確認されたら、ロードロック室２のメン
テナンスは完了となる。
【００６２】ところで、図９に示すように、本実施の形
態１の半導体製造装置（図１参照）が有するプロセスチ
ャンバを全て同種のもの、たとえばプロセスチャンバ３
Ａとし、ロボットアーム４によりロードロック室２から
取り出した未処理ウェハ６（図２参照）を１枚ずつ各プ
ロセスチャンバ３Ａへ搬入した後、同一工程の処理を未
処理ウェハ６に施してもよい。これにより、本実施の形
態１の半導体製造装置のスループットを向上することが
できる。なお、上記の半導体製造装置が有するプロセス
チャンバを全て同種のものとせず、２個以上のプロセス
チャンバを同種のものとしてもよい。
【００６３】図１０は、ウェハ９上に薄膜１５（第１薄
膜）を形成する場合において、マスクを用いてウェハ９
の外周部にはその薄膜１５を形成しない場合を示すもの
である。図１０は平面図だが、図を見やすくするために
薄膜１５にハッチングを付す。
【００６４】ウェハ９の外周部にも薄膜１５を形成した
場合、その外周部に形成された不要な薄膜１５は除去す
ることが困難である。そのため、薄膜１５が、たとえば
銅などの金属膜であった場合には、除去されなかった薄
膜１５が熱処理工程などにより拡散し、半導体集積回路
装置の歩留まりを低下させる原因となる。そこで、ウェ
ハ９の外周部においては薄膜１５の形成を避ける手段が
考えられる。
【００６５】上記した薄膜１５は、たとえば図１１に示
すスパッタリング装置を用いて形成することができる。
そのスパッタリング装置は、たとえばターゲット１６、
シールド１７Ａ、１７Ｂおよびヒーター１８を有してお
り、ウェハ９はヒーター１８上に搭載される。ターゲッ
ト１６よりはじき出されるスパッタ分子１９がウェハ９
上に堆積することにより薄膜１５は形成される。この
時、シールド１７Ｂの端部１７Ｃがマスクとなり、ウェ
ハ９上にはその外周部を除いて薄膜１５が形成される。
【００６６】ところが、上記マスクとウェハ９との位置
がずれてしまう事故が起こった場合には、図１２に示す
ように、ウェハ９上において薄膜１５の形成される領域
が所定の位置から外れてしまうことになる。なお、図１
２は平面図だが、図を見やすくするために薄膜１５にハ
ッチングを付す。
【００６７】本実施の形態１の半導体製造装置は、上記
したように、ウェハ９の一部に発生した割れやクラック
をカメラ８（図３参照）により撮影されたウェハ９の全
体像を処理することにより検知するので、薄膜１５の形
成された領域が所定の位置から外れたことを検知するこ
とも可能である。すなわち、図４を用いて前述した工程
と同様の工程により、薄膜１５の形成された領域が所定
の位置から外れたことの検知および薄膜１５を形成した
プロセスチャンバと搬送室１とを稼動停止することがで
きる。この場合、工程Ｐ４（図４参照）においては、識
別機１０に予め記録されている所定の位置に薄膜１５が
形成されたウェハ９の全体像の画像データと撮影された
ウェハ９の全体像の画像データとを比較するものであ
る。
【００６８】図１３（ａ）は、ウェハ９上に所定の薄膜
１５が形成された場合のウェハ９の平面図であり、図１
３（ｂ）は、事故によりウェハ９上に所定の薄膜１５が
形成されなかった場合のウェハ９の平面図である。本実
施の形態１の半導体製造装置においては、プロセスチャ
ンバにおいて、図１３（ｂ）に示すような所定の薄膜１
５が形成されない事故が起こった場合にも、図４を用い
て前述した工程と同様の工程により、薄膜１５が形成さ
れなかったことを検知することが可能である。すなわ
ち、本実施の形態１の半導体製造装置においては、薄膜
１５の形成工程の直後に薄膜１５の成膜状況を確認する
ことが可能である。この場合、工程Ｐ４（図４参照）に
おいては、識別機１０に予め記録されている薄膜１５が
形成されたウェハ９の全体像の画像データと撮影された
ウェハ９の全体像の画像データとを比較するものであ
る。
【００６９】次に、上記本実施の形態１の半導体製造装
置を用いた半導体集積回路装置の製造方法について、図
１４〜図２５を用いて説明する。
【００７０】まず、図１４に示すように、比抵抗が１０
Ωｃｍ程度の単結晶シリコンからなる半導体基板２１
（ウェハ９）を８５０℃程度で熱処理して、その主面
（第１面）に膜厚１０ｎｍ程度の薄い酸化シリコン膜
（パッド酸化膜）を形成し、次いでこの酸化シリコン膜
の上に膜厚１２０ｎｍ程度の窒化シリコン膜をＣＶＤ法
で堆積した後、フォトレジスト膜をマスクにしたドライ
エッチングで素子分離領域の窒化シリコン膜と酸化シリ
コン膜とを除去する。酸化シリコン膜は、後の工程で素
子分離溝の内部に埋め込まれる酸化シリコン膜をデンシ
ファイ（焼き締め）するときなどに基板に加わるストレ
スを緩和する目的で形成される。また、窒化シリコン膜
は酸化され難い性質を持つので、その下部（活性領域）
の基板表面の酸化を防止するマスクとして利用される。
【００７１】続いて、窒化シリコン膜をマスクにしたド
ライエッチングで素子分離領域の半導体基板２１に深さ
３５０ｎｍ程度の溝を形成した後、エッチングで溝の内
壁に生じたダメージ層を除去するために、半導体基板２
１を１０００℃程度で熱処理して溝の内壁に膜厚１０ｎ
ｍ程度の薄い酸化シリコン膜２４を形成する。
【００７２】続いて、半導体基板２１上に膜厚３８０ｎ
ｍ程度の酸化シリコン膜２５をＣＶＤ法で堆積し、次い
で酸化シリコン膜２５の膜質を改善するために、半導体
基板２１を熱処理して酸化シリコン膜２５をデンシファ
イ（焼締め）する。その後、窒化シリコン膜をストッパ
に用いた化学的機械研磨（Chemical Mechanical Polish
ing；ＣＭＰ）法で酸化シリコン膜２５を研磨して溝の
内部に残すことにより、表面が平坦化された素子分離溝
２６を形成する。
【００７３】続いて、熱リン酸を用いたウェットエッチ
ングで半導体基板２１の活性領域上に残った窒化シリコ
ン膜を除去した後、半導体基板２１のｎチャネル型ＭＩ
ＳＦＥＴを形成する領域にＢ（ホウ素）をイオン注入し
てｐ型ウエル２７を形成する。
【００７４】続いて、ｐ型ウエル２７の酸化シリコン膜
をＨＦ（フッ酸）系の洗浄液を使って除去した後、半導
体基板２１をウェット酸化してｐ型ウエル２７の表面に
膜厚３.５ｎｍ程度の清浄なゲート酸化膜２９を形成す
る。
【００７５】次に、半導体基板２１上に膜厚９０〜１０
０ｎｍ程度のノンドープ多結晶シリコン膜をＣＶＤ法で
堆積する。続いて、イオン注入用のマスクを用いて、ｐ
型ウエル２７の上部のノンドープ多結晶シリコン膜に、
たとえばＰ（リン）をイオン注入してｎ型多結晶シリコ
ン膜を形成する。さらに、そのｎ型多結晶シリコン膜の
表面に酸化シリコン膜を堆積して積層膜を形成し、フォ
トリソグラフィによりパターニングされたフォトレジス
ト膜をマスクとしてその積層膜をエッチングし、ゲート
電極３０およびキャップ絶縁膜３１Ａを形成する。な
お、ゲート電極３０の上部にＷＳｉx、ＭｏＳｉx、Ｔｉ
Ｓｉx、ＴａＳｉxまたはＣｏＳｉxなどの高融点金属シ
リサイド膜を積層してもよい。キャップ絶縁膜３１Ａ
は、たとえばＣＶＤ法により形成することができる。
【００７６】次に、ゲート電極３０の加工に用いたフォ
トレジスト膜を除去した後、ｐ型ウエル２７にｎ型不純
物、たとえばＰ（リン）をイオン注入してゲート電極３
０の両側のｐ型ウエル２７にｎ-型半導体領域３２を形
成する。
【００７７】次に、半導体基板２１上に膜厚１００ｎｍ
程度の酸化シリコン膜をＣＶＤ法で堆積し、反応性イオ
ンエッチング（ＲＩＥ）法を用いてこの酸化シリコン膜
を異方性エッチングすることにより、ｎチャネル型ＭＩ
ＳＦＥＴのゲート電極３０の側壁にサイドウォールスペ
ーサ３１Ｂを形成する。続いて、ｐ型ウエル２７にｎ型
不純物、例えばＡｓ（ヒ素）をイオン注入してｎチャネ
ル型ＭＩＳＦＥＴのｎ +型半導体領域３３（ソース、ド
レイン）を形成する。これにより、ｎチャネル型ＭＩＳ
ＦＥＴＱｎにＬＤＤ（Lightly Doped Drain）構造のソ
ース、ドレイン領域が形成され、ｎチャネル型ＭＩＳＦ
ＥＴＱｎが完成する。
【００７８】次に、半導体基板２１上にＣＶＤ法で酸化
シリコン膜を堆積した後、たとえば酸化シリコン膜をＣ
ＭＰ法で研磨することにより、その表面が平坦化された
絶縁膜３４を形成する。続いて、図１５に示すように、
半導体基板２１の主面のｎ+型半導体領域３３上の絶縁
膜３４に、フォトリソグラフィ技術を用いて接続孔３５
を開孔する。
【００７９】次に、図１６に示すように、接続孔３５の
底部に露出したｎ+型半導体領域３３の表面の反応層を
除去するために、スパッタエッチングにより半導体基板
２１の表面処理を行う。この時、接続孔３５は、その底
部が上部に比べて細い順テーパー形状に加工される。こ
のスパッタエッチング工程は、上記の本実施の形態１の
半導体製造装置を用いて行われるものであり、ロードロ
ック室２（図１参照）には、上記接続孔３５を形成する
工程まで済んだ半導体基板２１（ウェハ９）が収納され
ているものとする。
【００８０】上記スパッタエッチング工程を行う前に
は、まずロードロック室２より取り出した半導体基板２
１の全体像をカメラ８（図３参照）により撮影する。こ
の後、図４を用いて前述した工程により半導体基板２１
の割れまたはクラックの有無を判別し、割れまたはクラ
ックが検知されなかった場合には半導体基板２１をプロ
セスチャンバ３Ａへ搬送する。プロセスチャンバ３Ａは
スパッタエッチング装置であるものとし、プロセスチャ
ンバ３Ａ内は、たとえばアルゴン（Ａｒ）で満たされて
おり、このＡｒ雰囲気中にて半導体基板２１に対してス
パッタエッチングを施す。
【００８１】次に、上記スパッタエッチング工程の済ん
だ半導体基板２１をプロセスチャンバ３Ａより取り出
し、図４を用いて前述した工程により半導体基板２１の
割れまたはクラックの有無を判別し、割れまたはクラッ
クが検知されなかった場合には半導体基板２１をプロセ
スチャンバ３Ｂへ搬送する。プロセスチャンバ３Ｂはス
パッタリング装置であるものとし、上記スパッタエッチ
ング工程の済んだ半導体基板２１上（接続孔３５に内部
を含む）に、たとえば窒化チタン（ＴｉＮ）などのバリ
ア導体膜３６Ａを堆積する（図１７）。
【００８２】半導体基板２１は、半導体集積回路装置の
製造プロセス中に加わる熱ストレスや搬送トラブルによ
って割れやクラックが生じる場合がある。特に、その製
造プロセスが、上記バリア導体膜３６Ａを堆積する際に
用いたスパッタリング法（物理的成膜方法）、ＣＶＤ法
（化学的成膜方法）またはドライエッチング法などの熱
を伴う処理である場合に生じやすい。
【００８３】そこで、バリア導体膜３６Ａの形成された
半導体基板２１をプロセスチャンバ３Ｂより取り出し、
図４を用いて前述した工程により半導体基板２１の割れ
またはクラックの有無を判別し、割れまたはクラックが
検知されなかった場合には半導体基板２１をプロセスチ
ャンバ３Ｃへ搬送する。プロセスチャンバ３ＣはＣＶＤ
装置であるものとし、バリア導体膜３６Ａの形成された
半導体基板２１上に、たとえばタングステンなどの導電
性膜３６Ｂを堆積する（図１８）。導電性膜３６Ｂの堆
積された半導体基板２１は、再びロードロック室２へ収
納される。
【００８４】図１を用いて説明した場合においては、本
実施の形態１の半導体製造装置が有するプロセスチャン
バは３Ａ〜３Ｄの４個である場合を例示したが、上記の
半導体集積回路装置の製造工程中においては、その半導
体製造装置を用いる工程はスパッタエッチング工程、バ
リア導体膜３６Ａを堆積する工程および導電性膜３６Ｂ
を堆積する工程の３工程であるので、本実施の形態１の
半導体製造装置に設けるプロセスチャンバは３個でよ
い。
【００８５】次に、図１９に示すように、接続孔３５以
外の絶縁膜３４上のバリア導体膜３６Ａおよび導電性膜
３６ＢをたとえばＣＭＰ法により除去し、プラグ３６を
形成する。
【００８６】次に、図２０に示すように、半導体基板２
１上に、たとえばプラズマＣＶＤ法にて窒化シリコン膜
を堆積し、膜厚が約１００ｎｍのエッチストッパ膜３７
を形成する。エッチストッパ膜３７は、その上層の絶縁
膜に配線形成用の溝部や孔を形成する際に、その掘り過
ぎにより下層に損傷を与えたり、加工寸法精度が劣化し
たりすることを回避するためのものである。
【００８７】続いて、たとえばエッチストッパ膜３７の
表面にＣＶＤ法で酸化シリコン膜を堆積し、膜厚が約４
００ｎｍの絶縁膜３８を堆積する。この絶縁膜３８は、
塗布法にて堆積されたＳＯＧ（Spin On Glass）膜、フ
ッ素を添加したＣＶＤ酸化膜などの低誘電率膜、窒化シ
リコン膜、または、さらに複数の種類の絶縁膜を組み合
わせたものであってもよく、低誘電率膜を用いた場合に
は、半導体集積回路装置の配線の総合的な誘電率を下げ
ることが可能であり、配線遅延を改善できる。
【００８８】次に、図２１に示すように、エッチストッ
パ膜３７および絶縁膜３８を、フォトリソグラフィ技術
およびドライエッチング技術を用いて加工し、配線溝３
９を形成する。
【００８９】次に、図２２に示すように、配線溝３９の
底部に露出したプラグ３６の表面の反応層を除去するた
めに、アルゴン（Ａｒ）雰囲気中にてスパッタエッチン
グによる半導体基板２１の表面処理を行う。この時、配
線溝３９は、その底部が上部に比べて細い順テーパー形
状に加工される。このスパッタエッチング工程は、上記
の本実施の形態１の半導体製造装置を用いて行われるも
のであり、ロードロック室２には、上記配線溝３９を形
成する工程まで済んだ半導体基板２１が収納されている
ものとする。
【００９０】上記スパッタエッチング工程を行うには、
まずロードロック室２より取り出した半導体基板２１の
全体像をカメラ８（図３参照）により撮影する。この
後、図４を用いて前述した工程により半導体基板２１の
割れまたはクラックの有無を判別し、割れまたはクラッ
クが検知されなかった場合には半導体基板２１をプロセ
スチャンバ３Ａへ搬送する。プロセスチャンバ３Ａはス
パッタエッチング装置であるものとし、プロセスチャン
バ３Ａ内は、たとえばＡｒで満たされており、このＡｒ
雰囲気中にて半導体基板２１に対してスパッタエッチン
グを施す。
【００９１】次に、上記スパッタエッチング工程の済ん
だ半導体基板２１をプロセスチャンバ３Ａより取り出
し、図４を用いて前述した工程により半導体基板２１の
割れまたはクラックの有無を判別し、割れまたはクラッ
クが検知されなかった場合には半導体基板２１をプロセ
スチャンバ３Ｂへ搬送する。プロセスチャンバ３Ｂはス
パッタリング装置であるものとし、上記スパッタエッチ
ング工程の済んだ半導体基板２１上（配線溝３９の内部
を含む）に、たとえばＴｉＮなどのバリア導体膜４０Ａ
を堆積する（図２３）。
【００９２】次に、バリア導体膜４０Ａの形成された半
導体基板２１をプロセスチャンバ３Ｂより取り出し、図
４を用いて前述した工程により半導体基板２１の割れま
たはクラックの有無を判別し、割れまたはクラックが検
知されなかった場合には半導体基板２１をプロセスチャ
ンバ３Ｃへ搬送する。プロセスチャンバ３Ｃはスパッタ
リング装置であるものとし、バリア導体膜４０Ａの形成
された半導体基板２１上に、銅（Ｃｕ）または銅合金か
らなる導電性膜４０Ｂを堆積する（図２４）。導電性膜
４０Ｂの堆積された半導体基板２１は、再びロードロッ
ク室２へ収納される。この場合、図１６〜図１８を用い
て前述したスパッタエッチング工程、バリア導体膜３６
Ａを堆積する工程および導電性膜３６Ｂを堆積する工程
の場合と同様にプロセスチャンバ３Ｄ（図１参照）は不
要であるので、本実施の形態１の半導体製造装置に設け
るプロセスチャンバは３個でよい。
【００９３】本実施の形態１においてはバリア導体膜４
０ＡとしてＴｉＮ膜を例示したが、タンタル（Ｔａ）等
の金属膜あるいは金属膜と窒化膜との積層膜等であって
もよい。バリア導体膜がＴａ膜、窒化タンタル（Ｔａ
Ｎ）膜の場合にはＴｉＮ膜を用いた場合よりＣｕ膜であ
る導電性膜４０Ｂとの密着性がよい。
【００９４】また、バリア導体膜４０ＡがＴｉＮ膜の場
合には、導電性膜４０Ｂの形成直前にＴｉＮ膜の表面を
スパッタエッチングすることも可能である。この場合、
本実施の形態１の半導体製造装置においては、プロセス
チャンバを増設することで対応可能である。このような
スパッタエッチングにより、ＴｉＮ膜の表面に吸着した
水、酸素分子等を除去し、導電性膜４０Ｂの接着性を改
善することができる。この技術は、特に、ＴｉＮ膜の堆
積後、真空破壊して表面を大気に曝し、導電性膜４０Ｂ
を形成する場合に効果が大きい。なお、この技術はＴｉ
Ｎ膜に限られず、ＴａＮ膜においても、効果の差こそあ
るが有効である。
【００９５】次に、図２５に示すように、絶縁膜３８上
の余分なバリア導体膜４０Ａおよび導電性膜４０Ｂを除
去し、配線溝３９内にバリア導体膜４０Ａおよび導電性
膜４０Ｂを残すことで配線４０を形成し、本実施の形態
１の半導体集積回路装置を製造する。バリア導体膜４０
Ａおよび導電性膜４０Ｂの除去は、たとえばＣＭＰ法を
用いた研磨により行う。
【００９６】（実施の形態２）本実施の形態２の半導体
集積回路装置の製造方法は、前記実施の形態１の半導体
製造装置を用いた半導体集積回路装置の製造方法の他の
一例である。
【００９７】本実施の形態２の半導体集積回路装置の製
造方法を図２６〜図３１を用いて説明する。
【００９８】本実施の形態２の半導体集積回路装置の製
造方法は、前記実施の形態１において図１４〜図１９を
用いて説明した工程までは同様である。
【００９９】その後、図２６に示すように、半導体基板
１の全面に、スパッタリング法により、たとえばＴｉＮ
などの導電性膜４０Ｃを堆積する。この導電性膜４０Ｃ
を堆積する工程は、前記実施の形態１の半導体製造装置
を用いて行われるものであり、ロードロック室２（図１
参照）には、プラグ３６を形成する工程まで済んだ半導
体基板２１（ウェハ９）が収納されているものとする。
【０１００】導電性膜４０Ｃを堆積する工程を行う前に
は、まずロードロック室２より取り出した半導体基板２
１の全体像をカメラ８（図３参照）により撮影する。こ
の後、前記実施の形態１において図４を用いて説明した
工程により半導体基板２１の割れまたはクラックの有無
を判別し、割れまたはクラックが検知されなかった場合
には半導体基板２１をプロセスチャンバ３Ａへ搬送す
る。プロセスチャンバ３Ａはスパッタリング装置である
ものとし、このプロセスチャンバ３Ａ内にて半導体基板
２１上に導電性膜４０Ｃは堆積される。
【０１０１】次に、導電性膜４０Ｃの形成された半導体
基板２１をプロセスチャンバ３Ａより取り出し、前記実
施の形態１において図４を用いて説明した工程により半
導体基板２１の割れまたはクラックの有無を判別し、割
れまたはクラックが検知されなかった場合には半導体基
板２１をプロセスチャンバ３Ｂへ搬送する。プロセスチ
ャンバ３Ｂはスパッタリング装置であるものとし、導電
性膜４０Ｃの体積された半導体基板２１上に、たとえば
アルミニウム（Ａｌ）などの導電性膜４０Ｄを堆積する
（図２７）。
【０１０２】次に、導電性膜４０Ｄの形成された半導体
基板２１をプロセスチャンバ３Ｂより取り出し、前記実
施の形態１において図４を用いて説明した工程により半
導体基板２１の割れまたはクラックの有無を判別し、割
れまたはクラックが検知されなかった場合には半導体基
板２１をプロセスチャンバ３Ｃへ搬送する。プロセスチ
ャンバ３Ｃはスパッタリング装置であるものとし、導電
性膜４０Ｄの形成された半導体基板２１上に、たとえば
ＴｉＮなどの導電性膜４０Ｅを堆積する（図２８）。導
電性膜４０Ｅの堆積された半導体基板２１は、再びロー
ドロック室２へ収納される。
【０１０３】前記実施の形態１において、図１を用いて
説明した場合では、半導体製造装置が有するプロセスチ
ャンバは３Ａ〜３Ｄの４個である場合を例示したが、本
実施の形態２の半導体集積回路装置の製造工程中におい
ては、その半導体製造装置を用いる工程は導電性膜４０
Ｃ〜４０Ｅを堆積する工程の３工程であるので、半導体
製造装置に設けるプロセスチャンバは３個でよい。
【０１０４】次に、図２９に示すように、導電性膜４０
Ｃ〜４０Ｅをドライエッチング技術を用いて加工し、配
線４０を形成する。
【０１０５】次に、図３０に示すように、半導体基板２
１上に、たとえばＣＶＤ法により酸化シリコン膜を堆積
することにより、絶縁膜４１を形成する。続いて、図３
１に示すように、たとえばＣＭＰ法により、導電性膜４
０Ｃを研磨終点として絶縁膜４１を研磨することによ
り、本実施の形態２の半導体集積回路装置を製造する。
【０１０６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
【０１０７】たとえば、前記実施の形態においては、プ
ラグを形成する際のＷ膜の堆積をＣＶＤ法にて行う場合
を例示したが、スパッタリング法であってもよい。
【０１０８】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下の通りである。
【０１０９】すなわち、ウェハの全体像を撮影し、撮影
した画像に処理を施すことでウェハを検査することによ
り、ウェハの一部に生じた割れまたはクラック等のよう
な損傷を確実に検知することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体製造装置の
構成の説明図である。
【図２】図１に示した半導体製造装置が有するロードロ
ック室の説明図である。
【図３】図１に示した半導体製造装置が有する搬送室の
説明図である。
【図４】撮影されたウェハの全体像を処理する工程およ
びウェハの全体像を処理した後の半導体製造装置を制御
する工程を示すフロー図である。
【図５】図１に示した半導体製造装置が有する搬送室の
メンテナンス方法を示すフロー図である。
【図６】図１に示した半導体製造装置が有するプロセス
チャンバのメンテナンス方法の一例を示すフロー図であ
る。
【図７】（ａ）は割れの生じたウェハが図３に示した搬
送室内のロボットアーム上に載置された際の状態を示す
説明図であり、（ｂ）は割れの生じたウェハが図２に示
したロードロック室内のスロット上に載置された際の状
態を示す説明図である。
【図８】図１に示した半導体製造装置が有するロードロ
ック室のメンテナンス方法の一例を示すフロー図であ
る。
【図９】本発明の他の実施の形態である半導体製造装置
の構成の説明図である。
【図１０】ウェハ上の外周部以外の領域に薄膜を形成し
た際のウェハの平面図である。
【図１１】図１０に示した薄膜を形成するスパッタリン
グ装置の一例を示す要部断面図である。
【図１２】ウェハ上に形成した薄膜が所定の位置からず
れて形成されてしまった際のウェハの平面図である。
【図１３】（ａ）はウェハ上に所定の薄膜が形成された
場合のウェハの平面図であり、（ｂ）はウェハ上に所定
の薄膜が形成されなかった場合のウェハの平面図であ
る。
【図１４】図１に示した半導体製造装置を用いて製造す
る半導体集積回路装置の製造方法を示す要部断面図であ
る。
【図１５】図１４に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図１６】図１５に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図１７】図１６に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図１８】図１７に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図１９】図１８に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２０】図１９に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２１】図２０に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２２】図２１に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２３】図２２に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２４】図２３に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２５】図２４に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２６】図１に示した半導体製造装置を用いて製造す
る半導体集積回路装置の製造方法の他の例を示す要部断
面図である。
【図２７】図２６に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２８】図２７に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図２９】図２８に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図３０】図２９に続く半導体集積回路装置の製造工程
中の要部断面図である。
【図３１】図３０に続く半導体集積回路装置の製造工程
中の要部断面図である。
【符号の説明】
１ 搬送室 ２ ロードロック室 ３Ａ プロセスチャンバ（処理室、第１処理室） ３Ｂ プロセスチャンバ（処理室、第２処理室） ３Ｃ、３Ｄ プロセスチャンバ（処理室） ４ ロボットアーム ５ 処理済ウェハ ６ 未処理ウェハ ７ 広角レンズ（撮影手段） ８ カメラ（撮影手段） ９ ウェハ １０ 識別機（識別手段） １１ コンピュータ １２ パイロットランプ １３ オペレータ用コンピュータ １４ スロット １５ 薄膜（第１薄膜） １６ ターゲット １７Ａ シールド １７Ｂ シールド １７Ｃ 端部 １８ ヒーター １９ スパッタ分子 ２１ 半導体基板 ２４ 酸化シリコン膜 ２５ 酸化シリコン膜 ２６ 素子分離溝 ２７ ｐ型ウェル ２９ ゲート酸化膜 ３０ ゲート電極 ３１Ａ キャップ絶縁膜 ３１Ｂ サイドウォールスペーサ ３２ ｎ-型半導体領域 ３３ ｎ+型半導体領域（ソース、ドレイン） ３４ 絶縁膜 ３５ 接続孔 ３６ プラグ ３６Ａ バリア導体膜 ３６Ｂ 導電性膜 ３７ エッチストッパ膜 ３８ 絶縁膜 ３９ 配線溝 ４０ 配線 ４０Ａ バリア導体膜 ４０Ｂ 導電性膜 ４０Ｃ〜４０Ｅ 導電性膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥谷 謙 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 梶田 晋 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 橋本 武司 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 2G051 AA51 AB02 AC11 AC21 CA04 DA03 EA17 4M106 AA01 CA38 DB21 DJ18 DJ20 DJ21 DJ24 5B057 AA03 CA12 CB12 CC01 CH01 DA03 DA16 DB02 DC33 5F031 CA02 FA01 FA07 FA12 GA02 HA16 JA02 JA04 JA21 JA22 JA40 JA51 MA04 MA06 MA13 MA28 MA29 MA30 MA32 NA04 NA07 PA04 PA10

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】 複数の処理室を有する半導体製造装置に
    おいて、（ａ）前記複数の処理室のうち第１処理室にて
    １枚の半導体ウェハに対して第１処理を施した後、前記
    複数の処理室のうち第２処理室にて前記１枚の半導体ウ
    ェハに対して第２処理を施す前に、前記１枚の半導体ウ
    ェハの全体平面の画像を取得する工程、（ｂ）前記半導
    体ウェハの全体平面の画像を検証することにより、前記
    半導体ウェハが正常または異常かを判定する工程、
    （ｃ）前記（ｂ）工程において、前記半導体ウェハが正
    常と判定された場合には、前記半導体ウェハを前記第２
    処理室へ搬送し、前記半導体ウェハに対して前記第２処
    理を施す工程、（ｄ）前記（ｂ）工程において、前記半
    導体ウェハが異常と判定された場合に前記半導体製造装
    置の稼動を停止する工程、を含むことを特徴とする半導
    体集積回路装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法において、前記（ｂ）工程では、予め記録されて
    いる良品の半導体ウェハの全体平面の画像と前記（ａ）
    工程にて取得した前記半導体ウェハの全体平面の画像と
    を比較することにより前記半導体ウェハが正常または異
    常かを判定することを特徴とする半導体集積回路装置の
    製造方法。
  3. 【請求項３】 請求項１記載の半導体集積回路装置の製
    造方法において、前記第１処理は熱処理方法、物理的成
    膜方法、化学的成膜方法またはドライエッチングである
    ことを特徴とする半導体集積回路装置の製造方法。
  4. 【請求項４】 複数の処理室を有する半導体製造装置を
    用い、（ａ）半導体ウェハを前記複数の処理室のうちの
    第１処理室に搬送し、前記半導体ウェハに第１処理を施
    す工程、（ｂ）前記半導体ウェハを前記第１処理室から
    取り出した後、前記半導体ウェハの全体平面の画像を撮
    影手段にて撮影し、撮影した全体平面の画像を第１映像
    とする工程、（ｃ）前記第１映像を識別手段に取り込
    み、予め記録されている正常な半導体ウェハの全体平面
    の画像と前記第１映像とを比較することにより、前記半
    導体ウェハに対して損傷の有無を判定する工程、（ｄ）
    前記（ｃ）工程において、前記半導体ウェハに損傷が生
    じていると判定された場合に、前記半導体製造装置の稼
    動を停止する工程、（ｅ）前記（ｃ）工程において、前
    記半導体ウェハに損傷が生じていないと判定された場合
    に、前記半導体ウェハを第２処理室に搬送し、前記半導
    体ウェハに第２処理を施す工程、を含むことを特徴とす
    る半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項４記載の半導体集積回路装置の製
    造方法において、前記第１映像は、複数段階の色階調で
    表されることを特徴とする半導体集積回路装置の製造方
    法。
  6. 【請求項６】 請求項４記載の半導体集積回路装置の製
    造方法において、前記第１処理は熱処理方法、物理的成
    膜方法、化学的成膜方法またはドライエッチングである
    ことを特徴とする半導体集積回路装置の製造方法。
  7. 【請求項７】 複数の処理室を有する半導体製造装置を
    用い、（ａ）半導体ウェハを前記複数の処理室のうちの
    第１処理室に搬送し、前記半導体ウェハの第１面に熱処
    理または第１薄膜を形成する工程、（ｂ）前記半導体ウ
    ェハを前記第１処理室から取り出した後、前記半導体ウ
    ェハの全体平面の画像を撮影手段にて撮影し、撮影した
    全体平面の画像を第１映像とする工程、（ｃ）前記第１
    映像を識別手段に取り込み、予め記録されている正常な
    半導体ウェハの全体平面の画像と前記第１映像とを比較
    することにより、前記半導体ウェハの前記第１面におけ
    る前記熱処理または前記第１薄膜の形成位置が正常また
    は異常かを判定する工程、（ｄ）前記（ｃ）工程におい
    て、前記半導体ウェハの前記第１面における前記熱処理
    を施した位置または前記第１薄膜の形成位置が所定の位
    置から外れていた場合に、前記半導体製造装置の稼動を
    停止する工程、を含むことを特徴とする半導体集積回路
    装置の製造方法。
  8. 【請求項８】 複数の処理室を有する半導体製造装置を
    用い、（ａ）半導体ウェハを前記複数の処理室のうちの
    第１処理室に搬送し、前記半導体ウェハの第１面に熱処
    理または第１薄膜を形成する工程、（ｂ）前記半導体ウ
    ェハを前記第１処理室から取り出した後、前記半導体ウ
    ェハの全体平面の画像を撮影手段にて撮影し、撮影した
    全体平面の画像を第１映像とする工程、（ｃ）前記第１
    映像を識別手段に取り込み、予め記録されている正常な
    半導体ウェハの全体平面の画像と前記第１映像とを比較
    することにより、前記半導体ウェハの前記第１面におい
    て前記熱処理が施されているか否か、または前記第１薄
    膜が形成されているか否かを判定する工程、（ｄ）前記
    （ｃ）工程において、前記半導体ウェハの前記第１面に
    おいて前記熱処理が施されていないこと、または前記第
    １薄膜が形成されていないことを検知した場合に、前記
    半導体製造装置の稼動を停止する工程、を含むことを特
    徴とする半導体集積回路装置の製造方法。
  9. 【請求項９】 複数の処理室の各々および複数枚の半導
    体ウェハを収容可能なロードロック室を搬送室を介して
    機械的に接続する構造を有する半導体製造装置におい
    て、（ａ）前記ロードロック室から１枚の半導体ウェハ
    を取り出した後、前記搬送室を通じて前記複数の処理室
    のうちの第１処理室に搬送し、前記１枚の半導体ウェハ
    に対して第１処理を施す前に、前記半導体ウェハの全体
    平面の画像を撮影手段にて撮影し、撮影した全体平面の
    画像を第１映像とする工程、（ｂ）前記第１映像を識別
    手段に取り込み、予め記録されている正常な半導体ウェ
    ハの全体平面の画像と前記第１映像とを比較することに
    より、前記半導体ウェハに対して損傷の有無を判定する
    工程、（ｃ）前記（ｂ）工程において、前記半導体ウェ
    ハに損傷が生じていると判定された場合に、前記半導体
    製造装置の稼動を停止する工程、（ｄ）前記（ｂ）工程
    において、前記半導体ウェハに損傷が生じていないと判
    定された場合に、前記半導体ウェハを前記第１処理室に
    搬送し、前記半導体ウェハに対して前記第１処理を施す
    工程、を含むことを特徴とする半導体集積回路装置の製
    造方法。
  10. 【請求項１０】 複数の処理室の各々および複数枚の半
    導体ウェハを収容可能なロードロック室を搬送室を介し
    て機械的に接続する構造を有する半導体製造装置におい
    て、（ａ）前記複数の処理室のうちの第１処理室におい
    て１枚の半導体ウェハに対して第１処理を施した後、前
    記半導体ウェハを前記ロードロック室へ搬送する前に、
    前記半導体ウェハの全体平面の画像を撮影手段にて撮影
    し、撮影した全体平面の画像を第１映像とする工程、
    （ｂ）前記第１映像を識別手段に取り込み、予め記録さ
    れている正常な半導体ウェハの全体平面の画像と前記第
    １映像とを比較することにより、前記半導体ウェハに対
    して損傷の有無を判定する工程、（ｃ）前記（ｂ）工程
    において、前記半導体ウェハに損傷が生じていると判定
    された場合に、前記半導体製造装置の稼動を停止する工
    程、（ｄ）前記（ｂ）工程において、前記半導体ウェハ
    に損傷が生じていないと判定された場合に、前記半導体
    ウェハを前記ロードロック室に搬送する工程、を含むこ
    とを特徴とする半導体集積回路装置の製造方法。
  11. 【請求項１１】 複数の処理室を有する半導体製造装置
    を用い、（ａ）複数枚の半導体ウェハを前記複数の処理
    室のうち所定数の第１処理室に１枚ずつ搬送し、前記半
    導体ウェハに第１処理を施す工程、（ｂ）前記半導体ウ
    ェハを前記第１処理室から取り出した後、前記半導体ウ
    ェハの全体平面の画像を撮影手段にて撮影し、撮影した
    全体平面の画像を第１映像とする工程、（ｃ）前記第１
    映像を識別手段に取り込み、予め記録されている正常な
    半導体ウェハの全体平面の画像と前記第１映像とを比較
    することにより、前記半導体ウェハに対して損傷の有無
    を判定する工程、（ｄ）前記（ｃ）工程において、前記
    半導体ウェハに損傷が生じていると判定された場合に、
    前記半導体製造装置の稼動を停止する工程、を含むこと
    を特徴とする半導体集積回路装置の製造方法。
  12. 【請求項１２】 複数の処理室を有する半導体製造装置
    を用い、（ａ）複数枚の半導体ウェハを前記複数の処理
    室のうち所定数の第１処理室に１枚ずつ搬送し、前記半
    導体ウェハの第１面に熱処理または第１薄膜を形成する
    工程、（ｂ）前記半導体ウェハを前記第１処理室から取
    り出した後、前記半導体ウェハの全体平面の画像を撮影
    手段にて撮影し、撮影した全体平面の画像を第１映像と
    する工程、（ｃ）前記第１映像を識別手段に取り込み、
    予め記録されている正常な半導体ウェハの全体平面の画
    像と前記第１映像とを比較することにより、前記半導体
    ウェハの前記第１面における前記熱処理または前記第１
    薄膜の形成位置が正常または異常かを判定する工程、
    （ｄ）前記（ｃ）工程において、前記半導体ウェハの前
    記第１面における前記熱処理を施した位置または前記第
    １薄膜の形成位置が所定の位置から外れていた場合に、
    前記半導体製造装置の稼動を停止する工程、を含むこと
    を特徴とする半導体集積回路装置の製造方法。
  13. 【請求項１３】 複数の処理室を有する半導体製造装置
    を用い、（ａ）複数枚の半導体ウェハを前記複数の処理
    室のうち所定数の第１処理室に１枚ずつ搬送し、前記半
    導体ウェハの第１面に熱処理または第１薄膜を形成する
    工程、（ｂ）前記半導体ウェハを前記第１処理室から取
    り出した後、前記半導体ウェハの全体平面の画像を撮影
    手段にて撮影し、撮影した全体平面の画像を第１映像と
    する工程、（ｃ）前記第１映像を識別手段に取り込み、
    予め記録されている正常な半導体ウェハの全体平面の画
    像と前記第１映像とを比較することにより、前記半導体
    ウェハの前記第１面において前記熱処理が施されている
    か否か、または前記第１薄膜が形成されているか否かを
    判定する工程、（ｄ）前記（ｃ）工程において、前記半
    導体ウェハの前記第１面において前記熱処理が施されて
    いないこと、または前記第１薄膜が形成されていないこ
    とを検知した場合に、前記半導体製造装置の稼動を停止
    する工程、を含むことを特徴とする半導体集積回路装置
    の製造方法。
  14. 【請求項１４】 複数の処理室が搬送室と機械的に接続
    し、前記搬送室には前記複数の処理室のうち所定の処理
    室にて所定の処理が施された半導体ウェハの全体平面の
    画像を取得する撮影手段が設けられ、前記半導体ウェハ
    の全体平面の画像を検証することにより前記半導体ウェ
    ハが正常または異常かを判定する機能を有し、前記半導
    体ウェハが異常と判定された場合にはその稼動を停止す
    る機能を有することを特徴とする半導体製造装置。
  15. 【請求項１５】 請求項１４記載の半導体製造装置にお
    いて、前記半導体ウェハが正常または異常かを判定する
    機能は、予め記録されている正常な半導体ウェハの全体
    平面の画像と前記第１処理室にて所定の処理が施された
    半導体ウェハの全体平面の画像とを比較することにより
    前記半導体ウェハが正常または異常かを判定する機能で
    あることを特徴とする半導体製造装置。
  16. 【請求項１６】 複数の処理室が搬送室と機械的に接続
    し、前記搬送室には前記複数の処理室のうち所定の処理
    室にて所定の処理が施された半導体ウェハの全体平面の
    画像を取得する撮影手段が設けられ、前記半導体ウェハ
    の全体平面の画像を取り込み、予め記録されている正常
    な半導体ウェハの全体平面の画像と比較することによ
    り、前記半導体ウェハに対して損傷の有無を判定する識
    別手段を有し、前記識別手段が前記半導体ウェハに損傷
    が生じていると判定した場合にはその稼動を停止する機
    能を有することを特徴とする半導体製造装置。
  17. 【請求項１７】 請求項１６記載の半導体製造装置にお
    いて、前記識別手段は前記半導体ウェハの全体平面の画
    像と前記正常な半導体ウェハの全体平面の画像とを比較
    する際には、前記半導体ウェハの全体平面の画像を複数
    段階の色階調で表す機能を有することを特徴とする半導
    体製造装置。
  18. 【請求項１８】 複数の処理室が搬送室と機械的に接続
    し、前記搬送室には前記複数の処理室のうち所定の処理
    室にて第１面に熱処理または第１薄膜が形成された半導
    体ウェハの全体平面の画像を取得する撮影手段が設けら
    れ、前記半導体ウェハの全体平面の画像を取り込み、予
    め記録されている正常な半導体ウェハの全体平面の画像
    と比較することにより、前記半導体ウェハの前記第１面
    における前記熱処理または前記第１薄膜の形成位置が正
    常または異常かを判定する識別手段を有し、前記識別手
    段が前記半導体ウェハの前記第１面における前記熱処理
    を施した位置または前記第１薄膜の形成位置が所定の位
    置から外れていると判定した場合にはその稼動を停止す
    る機能を有することを特徴とする半導体製造装置。
  19. 【請求項１９】 複数の処理室が搬送室と機械的に接続
    し、前記搬送室には前記複数の処理室のうち所定の処理
    室にて第１面に熱処理または第１薄膜が形成された半導
    体ウェハの全体平面の画像を取得する撮影手段が設けら
    れ、前記半導体ウェハの全体平面の画像を取り込み、予
    め記録されている正常な半導体ウェハの全体平面の画像
    と比較することにより、前記半導体ウェハの前記第１面
    において前記熱処理が施されているか否か、または前記
    第１薄膜が形成されているか否かを判定する識別手段を
    有し、前記識別手段が前記半導体ウェハの前記第１面に
    おいて前記熱処理が施されていないこと、または前記第
    １薄膜が形成されていないことを検知した場合にはその
    稼動を停止する機能を有することを特徴とする半導体製
    造装置。
  20. 【請求項２０】 複数の処理室の各々および複数枚の半
    導体ウェハを収容可能なロードロック室を搬送室を介し
    て機械的に接続する構造を有し、前記ロードロック室か
    ら１枚の半導体ウェハを取り出した後、前記搬送室を通
    じて前記複数の処理室のうちの第１処理室に搬送し、前
    記１枚の半導体ウェハに対して第１処理を施す前に、前
    記半導体ウェハの全体平面の画像を取得する撮影手段が
    設けられ、前記半導体ウェハの全体平面の画像を取り込
    み、予め記録されている正常な半導体ウェハの全体平面
    の画像と比較することにより、前記半導体ウェハに対し
    て損傷の有無を判定する識別手段を有し、前記識別手段
    が前記半導体ウェハに損傷が生じていると判定した場合
    にはその稼動を停止する機能を有することを特徴とする
    半導体製造装置。
  21. 【請求項２１】 複数の処理室の各々および複数枚の半
    導体ウェハを収容可能なロードロック室を搬送室を介し
    て機械的に接続する構造を有し、前記複数の処理室のう
    ちの第１処理室において１枚の半導体ウェハに対して第
    １処理を施した後、前記半導体ウェハを前記ロードロッ
    ク室へ搬送する前に、前記半導体ウェハの全体平面の画
    像を取得する撮影手段が設けられ、前記半導体ウェハの
    全体平面の画像を取り込み、予め記録されている正常な
    半導体ウェハの全体平面の画像と比較することにより、
    前記半導体ウェハに対して損傷の有無を判定する識別手
    段を有し、前記識別手段が前記半導体ウェハに損傷が生
    じていると判定した場合にはその稼動を停止する機能を
    有することを特徴とする半導体製造装置。
  22. 【請求項２２】 複数の処理室が搬送室と機械的に接続
    し、前記複数の処理室のうち所定数の第１処理室は、半
    導体ウェハが１枚ずつ搬送された後に前記半導体ウェハ
    に対して第１処理を施す機能を有し、前記搬送室には前
    記第１処理室にて第１処理が施された前記半導体ウェハ
    の全体平面の画像を取得する撮影手段が設けられ、前記
    半導体ウェハの全体平面の画像を取り込み、予め記録さ
    れている正常な半導体ウェハの全体平面の画像と比較す
    ることにより、前記半導体ウェハに対して損傷の有無を
    判定する識別手段を有し、前記識別手段が前記半導体ウ
    ェハに損傷が生じていると判定した場合にはその稼動を
    停止する機能を有することを特徴とする半導体製造装
    置。
  23. 【請求項２３】 複数の処理室が搬送室と機械的に接続
    し、前記複数の処理室のうち所定数の第１処理室は、半
    導体ウェハが１枚ずつ搬送された後に前記半導体ウェハ
    の第１面に熱処理または第１薄膜を形成する機能を有
    し、前記搬送室には前記第１処理室にて前記第１面に前
    記熱処理または前記第１薄膜が形成された前記半導体ウ
    ェハの全体平面の画像を取得する撮影手段が設けられ、
    前記半導体ウェハの全体平面の画像を取り込み、予め記
    録されている正常な半導体ウェハの全体平面の画像と比
    較することにより、前記半導体ウェハの前記第１面にお
    ける前記熱処理または前記第１薄膜の形成位置が正常ま
    たは異常かを判定する識別手段を有し、前記識別手段が
    前記半導体ウェハの前記第１面における前記熱処理を施
    した位置または前記第１薄膜の形成位置が所定の位置か
    ら外れていると判定した場合にはその稼動を停止する機
    能を有することを特徴とする半導体製造装置。
  24. 【請求項２４】 複数の処理室が搬送室と機械的に接続
    し、前記複数の処理室のうち所定数の第１処理室は、半
    導体ウェハが１枚ずつ搬送された後に前記半導体ウェハ
    の第１面に熱処理または第１薄膜を形成する機能を有
    し、前記搬送室には前記第１処理室にて前記第１面に前
    記熱処理または前記第１薄膜が形成された前記半導体ウ
    ェハの全体平面の画像を取得する撮影手段が設けられ、
    前記半導体ウェハの全体平面の画像を取り込み、予め記
    録されている正常な半導体ウェハの全体平面の画像と比
    較することにより、前記半導体ウェハの前記第１面にお
    いて前記熱処理が施されているか否か、または前記第１
    薄膜が形成されているか否かを判定する識別手段を有
    し、前記識別手段が前記半導体ウェハの前記第１面にお
    いて前記熱処理が施されていないこと、または前記第１
    薄膜が形成されていないことを検知した場合にはその稼
    動を停止する機能を有することを特徴とする半導体製造
    装置。
JP2001057974A 2001-03-02 2001-03-02 半導体集積回路装置の製造方法および半導体製造装置 Pending JP2002261146A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001057974A JP2002261146A (ja) 2001-03-02 2001-03-02 半導体集積回路装置の製造方法および半導体製造装置
US10/084,943 US20020127852A1 (en) 2001-03-02 2002-03-01 Method of manufacturing semiconductor integrated circuit device and semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001057974A JP2002261146A (ja) 2001-03-02 2001-03-02 半導体集積回路装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2002261146A true JP2002261146A (ja) 2002-09-13

Family

ID=18917769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001057974A Pending JP2002261146A (ja) 2001-03-02 2001-03-02 半導体集積回路装置の製造方法および半導体製造装置

Country Status (2)

Country Link
US (1) US20020127852A1 (ja)
JP (1) JP2002261146A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147393A (ja) * 2005-11-25 2007-06-14 Fujitsu Ltd 基板検査装置及び方法
JP2008016623A (ja) * 2006-07-05 2008-01-24 Koyo Thermo System Kk 連続炉
JP2009020021A (ja) * 2007-07-12 2009-01-29 Nikon Corp 端部検査装置、及び被検査体の端部検査方法
KR101047784B1 (ko) * 2009-01-08 2011-07-07 주식회사 엘지실트론 급속 열처리 챔버의 모니터링 장치 및 방법
JP2012064918A (ja) * 2010-08-20 2012-03-29 Tokyo Electron Ltd 基板搬送装置、基板搬送方法及びその基板搬送方法を実行させるためのプログラムを記録した記録媒体
JP2015512152A (ja) * 2012-02-06 2015-04-23 ロート ウント ラウ アーゲー 基板処理装置
JP2017228579A (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 被処理基板の載置位置の設定方法及び成膜システム
US10903101B2 (en) 2015-04-23 2021-01-26 Ebara Corporation Substrate processing apparatus and method for detecting abnormality of substrate
JP2021027240A (ja) * 2019-08-07 2021-02-22 株式会社ディスコ 保護部材形成装置
JP2021516865A (ja) * 2018-03-16 2021-07-08 エーエスエムエル ネザーランズ ビー．ブイ． 検査システム、リソグラフィ装置、及び検査方法
WO2024147811A1 (en) * 2023-01-04 2024-07-11 Applied Materials, Inc. Method and apparatus for substrate temperature control

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10355678B4 (de) * 2003-11-28 2009-03-26 Singulus Technologies Ag Vakuumsystem, Verfahren zum Transport eines Objekts im Vakuum mittels des Vakuumsystems und Verwendung des Vakuumsystems
FR2902926B1 (fr) * 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
JP7180984B2 (ja) * 2018-03-01 2022-11-30 株式会社ニューフレアテクノロジー 気相成長方法
US20220270939A1 (en) * 2021-02-25 2022-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for controlling chemical mechanical planarization
US11508590B2 (en) * 2021-04-15 2022-11-22 Jnk Tech Substrate inspection system and method of use thereof
US11987884B2 (en) * 2021-04-15 2024-05-21 Jnk Tech Glass and wafer inspection system and a method of use thereof
US12037676B1 (en) 2023-01-04 2024-07-16 Applied Materials, Inc. Programmable ESC to enhance aluminum film morphology
US12046460B1 (en) 2023-01-04 2024-07-23 Applied Materials, Inc. Programmable electrostatic chuck to enhance aluminum film morphology

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6530732B1 (en) * 1997-08-12 2003-03-11 Brooks Automation, Inc. Single substrate load lock with offset cool module and buffer chamber
US6721045B1 (en) * 1999-09-07 2004-04-13 Applied Materials, Inc. Method and apparatus to provide embedded substrate process monitoring through consolidation of multiple process inspection techniques
US6232134B1 (en) * 2000-01-24 2001-05-15 Motorola Inc. Method and apparatus for monitoring wafer characteristics and/or semiconductor processing consistency using wafer charge distribution measurements

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007147393A (ja) * 2005-11-25 2007-06-14 Fujitsu Ltd 基板検査装置及び方法
JP2008016623A (ja) * 2006-07-05 2008-01-24 Koyo Thermo System Kk 連続炉
JP2009020021A (ja) * 2007-07-12 2009-01-29 Nikon Corp 端部検査装置、及び被検査体の端部検査方法
KR101047784B1 (ko) * 2009-01-08 2011-07-07 주식회사 엘지실트론 급속 열처리 챔버의 모니터링 장치 및 방법
JP2012064918A (ja) * 2010-08-20 2012-03-29 Tokyo Electron Ltd 基板搬送装置、基板搬送方法及びその基板搬送方法を実行させるためのプログラムを記録した記録媒体
US8781787B2 (en) 2010-08-20 2014-07-15 Tokyo Electron Limited Substrate carrying mechanism, substrate carrying method and recording medium storing program including set of instructions to be executed to accomplish the substrate carrying method
CN104867856A (zh) * 2010-08-20 2015-08-26 东京毅力科创株式会社 基板搬运装置、基板搬运方法和记录程序的记录介质
JP2015512152A (ja) * 2012-02-06 2015-04-23 ロート ウント ラウ アーゲー 基板処理装置
US10199250B2 (en) 2012-02-06 2019-02-05 Meyer Burger (Germany) Gmbh Substrate processing device
US10903101B2 (en) 2015-04-23 2021-01-26 Ebara Corporation Substrate processing apparatus and method for detecting abnormality of substrate
JP2017228579A (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 被処理基板の載置位置の設定方法及び成膜システム
JP2021516865A (ja) * 2018-03-16 2021-07-08 エーエスエムエル ネザーランズ ビー．ブイ． 検査システム、リソグラフィ装置、及び検査方法
JP7254091B2 (ja) 2018-03-16 2023-04-07 エーエスエムエル ネザーランズ ビー．ブイ． 検査システム、リソグラフィ装置、及び検査方法
JP2021027240A (ja) * 2019-08-07 2021-02-22 株式会社ディスコ 保護部材形成装置
JP7286250B2 (ja) 2019-08-07 2023-06-05 株式会社ディスコ 保護部材形成装置
WO2024147811A1 (en) * 2023-01-04 2024-07-11 Applied Materials, Inc. Method and apparatus for substrate temperature control

Also Published As

Publication number Publication date
US20020127852A1 (en) 2002-09-12

Similar Documents

Publication Publication Date Title
JP2002261146A (ja) 半導体集積回路装置の製造方法および半導体製造装置
US7541212B2 (en) Image sensor including an anti-reflection pattern and method of manufacturing the same
US9685474B2 (en) Semiconductor device and a manufacturing method thereof
US7402207B1 (en) Method and apparatus for controlling the thickness of a selective epitaxial growth layer
US9608030B2 (en) Solid-state imaging apparatus, method of manufacturing the same, and electronic apparatus
US6165694A (en) Method for preventing the formation of recesses in borophosphosilicate glass
US11735617B2 (en) Semiconductor structure, back-side illuminated image sensor and method for manufacturing the same
US6635911B2 (en) Solid state image sensing device
US11527564B2 (en) Manufacturing method of image sensor
US7442561B2 (en) Method of piping defect detection
US20040203321A1 (en) Manufacturing method of semiconductor device, automatic operation method and automatic operation system of semiconductor manufacturing apparatus, and automatic operation method of CMP apparatus
US9673073B2 (en) Manufacturing method of semiconductor device, and semiconductor device
CN108461511B (zh) 图像传感器、图像系统及图像传感器制造方法
JPH11111957A (ja) 固体撮像素子及びその製造方法、並びに半導体装置の製造方法
US8026167B2 (en) Semiconductor device and method of manufacturing the same
JP2006114657A (ja) 固体撮像装置およびその製造方法
US20100022037A1 (en) Method for fabricating cmos image sensor
US20080036026A1 (en) Metal line of image sensor
JPH10326885A (ja) 固体撮像素子
JP2000031442A (ja) マイクロレンズの形成方法
JP2000252335A (ja) 半導体製造装置
US12040343B2 (en) Backside illuminated image sensor and manufacturing method therefore
KR20050079495A (ko) 이미지 소자의 패드 형성 방법
US20240072097A1 (en) Semiconductor device and method for fabricating the same
CN100358149C (zh) 固体摄像器件的制造方法及固体摄像器件