CN100399530C

CN100399530C - 分析方法

Info

Publication number: CN100399530C
Application number: CNB2004100922265A
Authority: CN
Inventors: 王如樱; 阎宝贞; 陈定为
Original assignee: Powerchip Semiconductor Corp
Current assignee: Powerchip Semiconductor Corp
Priority date: 2004-11-03
Filing date: 2004-11-03
Publication date: 2008-07-02
Anticipated expiration: 2024-11-03
Also published as: CN1770421A

Abstract

一种分析方法。首先，提供一基板，此基板上形成有至少一膜层覆盖待分析图案及参考图案。接下来，移除部份膜层至暴露出参考图案，并以参考图案作为参考，定位出未暴露的待分析图案。最后，对定位好的待分析图案进行分析。如此可进行准确的分析且避免图形的破坏。

Description

分析方法

技术领域

本发明涉及一种分析方法，特别是涉及一种集成电路的制作过程中晶片的故障分析方法(failure analysis)。

背景技术

近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加，元件的尺寸也因积集度的提升而不断地缩小，生产在线使用的线路宽度已由次微米(sub-micron)进入了0.11微米甚或更细微尺寸的范围。也因此，随着半导体元件尺寸不断的缩小，使得要对半导体底层特定图形做精确的横切面分析愈来愈不容易。

一般现有的技术相当耗时且准确度差，例如对钨金属薄膜沉积后工艺中半导体元件底层图形的结构分析因在上视图(Top View)看不见想要分析的图形，使得做结构分析取样或利用聚焦离子束(Focused Ion Beam，FIB)切割试片时不知从何下手，一般是使用错误尝试(trial and error)法寻找待分析的特定图形。

此外，全面回剥到该层次的图形之后再对特定图形进行横截面结构分析的方法具有耗时，及易存在回剥时产生的人为缺陷或做横截面样品准备时对此图形表面产生的破坏(damage)的缺点。

发明内容

有鉴于此，为了解决上述问题，本发明的目的在于提供一种精确的结构分析方法，可以提供快速，准确的分析及避免图形的破坏。

为达成上述目的，本发明提供一种精确的结构分析方法。首先，提供一基板，其中基板上形成有多个膜层。多个膜层或基板包括一待分析层，待分析层包括一待分析区域，及一待分析图案位于待分析区域中。移除待分析区域外的一预局部除膜区域上的膜层至暴露出待分析层的一参考图案。根据参考图案作为参考，定位出未暴露的待分析图案。

为了让本发明的上述和其它目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。

附图说明

图1A～1B为本发明第一实施例沿剖面侧的流程示意图。

图2A～2C为本发明第一实施例的沿上视侧的流程示意图。

图3A为本发明第一实施例的一局部蚀刻法的上视图。

图3B为本发明第一实施例的另一局部蚀刻法的上视图。

图4A为TEM试片对准误差的示意图。

图4B为TEM试片对准误差所照射的结构剖面图。

图5A为TEM试片正确对准的示意图。

图5B为TEM试片正确对准所照射的结构剖面图。

图6为本发明第一实施例的实施流程图。

简单符号说明

100～基板； 102～待分析区域；

104～膜层； 106～表面；

204～待分析图案； 206～参考图案；

208～待分析区域； 210～预局部除膜区域；

214～延伸直线； 302～第二基板；

306～高分子掩模； 402～接触孔洞；

404～样品薄膜； 406～后方结构；

408～叠影。

具体实施方式

【第一实施例】

图1A～1B为本发明第一实施例剖面侧的流程示意图。图2A～2C本发明第一实施例的上视侧的流程示意图。请参照图1A及图2A，其中图2A为图1A的上视图。首先，提供一基板100。在本实施例中，基板100上或是基板100中可以包括有多个膜层或是任何半导体及薄膜晶体管元件。一般IC制造以例如硅等半导体材料来作为基板100，但其它LCD产业，例如以玻璃或树酯作为基板100材料的结构，也可应用本发明的分析方法。上述的膜层可以是采用任何成膜的方法所形成的金属薄膜、介电薄膜或是半导体薄膜，而元件可以是经由沉积、蚀刻或是注入等现有技艺所形成的任意元件或图案。如图2A所示，由于基板上覆盖有多个膜层，因此无法由表面106判定膜层中或是基板中图案的位置。

在本实施例中上述膜层中或是基板中的图案为具有一定规律性排列的图案。举例来说，上述的图案可以是一半导体元件多层联机结构的接触孔洞(contact hole)，且此接触孔洞具有一定的规律排列特性(例如：沿一定的轴向排列，或是接触孔洞与接触孔洞间的距离有一定的规律性)。如图1A所示，一半导体元件的图案中的一待分析区域102(本实施例的待分析区域为孔洞但不设限于此)需进行故障分析(Failure analysis)。举例来说，一半导体元件的第二中间层的一孔洞102需进行故障分析，但由于其上堆栈有多个膜层104(例如钨或铝的金属层和例如氧化硅或是氮化硅的介电层)。也因此不易由表面106判断很精准的找到此区域102进行分析。

如图2B所示，待分析层包括待分析图案204及参考图案206，待分析图案位于待分析层的待分析区域208中，参考图案位于待分析区域208以外。在本实施例中，参考图案206与待分析图案204位于同一层，但本发明不限定于此，易言之，参考图案206与待分析图案204可位于不同一层。

接下来，移除待分析区域208外的一预局部除膜区域210的部分膜层至暴露出待分析层的一参考图案206。也就是如第1B及2B图所示的移除预局部除膜区域210上的部分薄膜，至暴露出例如多个接触孔洞的参考图案206。在此，参考图案206具有一定的规律性，例如位于同一直在线且连续排列，且接触孔洞间的距离也具有一定的规律。而位于待分析区域208中的待分析图案204由于表面上覆盖有多个膜层，无法由上视图看出待分析图案204的图案形状，及位置。

在本实施例中，上述移除预局部除膜区域的部分膜层的方法可以是例如以聚焦离子束(Focused Ion Beam，FIB)的局部除膜的方法。亦即使用离子束为直径1-2cm的氩离子，或是以镓(Ga)为离子照射源，此离子束比电子具更大的电量及质量，当其照射至固态样品上时会造成一连串的撞击及能量传递，而在试片表面发生气化、离子化等现象而溅出中性原子、离子、电子及电磁波，当撞击传入试片较内部时亦会造成晶格破坏、原子混合等现象，最后入射离子注入试片内部。利用这种特性，直接在上述薄膜上用FIB来除膜。

此外，上述的局部除膜的方法亦可以使用掩模定义，及后续蚀刻方法。如图3A所示，若是大面积的局部除膜，可以利用切割过的第二基板302(例如芯片)，遮盖欲保护的区域，暴露出预局部除膜区域210。或是如图3B所示，以高分子作为掩模306(例如以奇异笔，或投影笔划线作为掩模)，以保护欲保护的区域。之后，将基板置入蚀刻机台中，调整蚀刻参数进行局部除膜。

更甚者，上述的局部除膜方法亦可以采用将研磨盘倾斜的化学机械研磨法(CMP)，或是小水洼研磨法(Dimple)，用以达到局部除膜的效果。

另外亦可以采用一激光除膜法，将高能量的激光束照射在欲除膜的区域进行除膜。上述举例的除膜方法，以使用者能据以实施，但不限定在上述的方法。

因此，以除膜后暴露出的参考图案206作为参考，可以定位出未暴露的待分析图案204。在此的特举实例当中，如图2C所示，也就是以参考图案206的接触孔洞连接一直线214延伸至待分析区域208中，并在此延伸直线214上，根据接触孔洞彼此距离的规律特性，定位出待分析图案204的待分析位置。进一步，根据定位出的待分析位置进行分析，检测，进行故障分析。

【第二实施例】

第二实施例的局部除膜方法相同于第一实施例，唯一不同之处为未暴露的待分析图案和除膜后暴露的参考图案不具有规律的特性。亦即，不易由参考图案经由简单的推算，定位出待分析图案。因此，在本实施例中利用除膜之后暴露出的参考图案为参考，辅以包括有待分析图案和参考图案布局图案(CAD layout)，经由布局图案和参考图案的比对推算出待分析图案待分析的位置进行分析，如此可以更精确的找出待分析的区域进行分析。

在制作穿透式电子显微镜试片(TEM sample)时，若是待分析图案被例如膜层遮住，即可应用上述第一实施例或是第二实施例的方法，移除部份膜层至暴露出参考图案，并以参考图案作为参考，定位出未暴露的待分析图案。

图4A为TEM试片对准误差的示意图。图4B为TEM试片对准误差所照射的结构剖面图。请参照图4A，若是在制作TEM试片时，未精确的将接触孔洞402置于TEM切割线间的样品薄膜404正中，如图4B所示，即会因为如图所示接触孔洞402后方的结构406产生叠影408现象。图5A为TEM试片正确对准的示意图。图5B为TEM试片正确对准所照射的结构剖面图。请参照图5A，应用本发明精确定位方法，在TEM试片制作时即可精确的将接触孔洞402置于样品薄膜404正中，由于切割试片无包括其它后方或前方的结构，因此可以看出接触孔洞402的剖面不受影响，如此即不会发生的叠影现象(如图5B所示)。

本发明的实施流程如图6所示。首先提供一形成有至少一膜层覆盖一待分析图案及一参考图案的基板S600。接下来，进行局部除膜，移除部份上述膜层至暴露出参考图案S602。其后，根据参考图案作为参考，定位出未暴露的待分析图案S604。接着，制备试片S606。最后分析制备好的试片S608。本实施例的分析试片的方法可以是应用在半导体工艺或是LCD工艺的任何分析方法，例如可利用扫描式电子显微镜Scanning Electron Microscope(SEM)、穿透式电子显微镜Transmission Electron Microscope(TEM)、扫描穿透电子显微镜Scanning Transmission Electron Microscope(STEM)，或聚焦离子束Focused Ion Beam(FIB)等来进行断面分析(视需要制作其试片)。还可再搭配X光能量分析仪Energy dispersive X-ray spectrometry(EDX)、电子能量分析仪Electron energy loss spectrometry(EELS)、欧杰电子显微镜Auger等进行表面特性、材料或元素的分析。

因此，本发明提供的精确结构分析方法及分析试片，可以提供快速，准确的分析及避免图形的破坏。且可克服后续分析或试片制作因对位不精准所产生的叠影现象。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims

1.一种分析方法，包括下列步骤：

提供一基板，其中该基板上形成有至少一膜层覆盖一待分析图案及一参考图案；

移除部份该膜层至暴露出该参考图案；

根据该参考图案作为参考，定位出未暴露的该待分析图案；及

对定位好的待分析图案进行分析。

2.如权利要求1所述的分析方法，其中该待分析图案及该参考图案为规律排列的连续图案。

3.如权利要求1所述的分析方法，其中该待分析图案及该参考图案包括多个连续规律排列的接触孔洞。

4.如权利要求3所述的分析方法，其中该些接触孔洞位于同一直线。

5.如权利要求1所述的分析方法，其中移除该些膜层的方法为以聚焦离子束局部除膜的方法。

6.如权利要求1所述的分析方法，其中该移除该些膜层的方法为将一研磨盘倾斜的化学机械研磨法。

7.如权利要求1所述的分析方法，其中该移除该些膜层的方法为一小水洼研磨法。

8.如权利要求1所述的分析方法，其中该移除该些膜层的方法为一蚀刻方法。

9.如权利要求8所述的分析方法，其中该蚀刻方法包括以一高分子层做为掩模覆盖待分析层上方。

10.如权利要求8所述的分析方法，其中该蚀刻方法包括以一切割过的芯片做为掩模覆盖待分析层上方。

11.如权利要求1所述的分析方法，其中该移除该些膜层的方法为一激光除膜法。

12.如权利要求1所述的分析方法，其中该待分析图案及该参考图案为不规律排列的图案。

13.如权利要求12所述的分析方法，其中该定位出未暴露的该待分析图案的步骤包括利用一包括有该待分析图案和该参考图案的一布局图案和该参考图案比对以推算出该待分析图案的位置。

14.如权利要求1所述的分析方法，其中对定位好的待分析图案进行分析的步骤包括将该基板制作为一试片，及分析该试片，其中该待分析图案位于该试片中。

15.如权利要求1所述的分析方法，其中对定位好的待分析图案进行分析的步骤采用扫描式电子显微镜、穿透式电子显微镜或扫描穿透电子显微镜进行断面分析。

16.如权利要求15所述的分析方法，其中该分析方法还包括以成分分析仪、高解析穿透式电子显微镜、电子光谱仪、霍氏转换红外线光谱仪或X光光散射仪进行表面特性、材料或元素的分析。

17.如权利要求1所述的分析方法，其中该待分析图案及该参考图案位于同一层。

18.如权利要求1所述的分析方法，其中该待分析图案及该参考图案位于不同层。