TW302521B - - Google Patents
Download PDFInfo
- Publication number
- TW302521B TW302521B TW085108638A TW85108638A TW302521B TW 302521 B TW302521 B TW 302521B TW 085108638 A TW085108638 A TW 085108638A TW 85108638 A TW85108638 A TW 85108638A TW 302521 B TW302521 B TW 302521B
- Authority
- TW
- Taiwan
- Prior art keywords
- film
- defects
- project
- dimensional
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/26—Electron or ion microscopes
- H01J2237/28—Scanning microscopes
- H01J2237/2813—Scanning microscopes characterised by the application
- H01J2237/2817—Pattern inspection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Sampling And Sample Adjustment (AREA)
- Drying Of Semiconductors (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Description
A7 B7 輕濟部中央標準局負工消费合作社印製 302521 五、發明説明() <發明之技術領域:> 本發明為有關分析半辱趨元件之不良處的方法,特別 針對在已經成形之元件但尚為晶板之狀態下,可Μ只對發 生不良處之該横片直接單獨作三維檢査的半導體元件之三 維缺陷的分析方法。 <習見之技術> 随蕃半導髑元件的高度集稹化及記憶容最之極大化, 其晶片之各曆構造已成為三維之複雜排列,此發展之結 果,對檢査不良處之觀點而言,更有提讁需要多次元化之 要求。 Κ前為檢査具有多層構造半導體元件基板上所成形之 圖攞(Pattern)之不良處,已有習見之視窗蝕刻(WINDOW ETCHING)技術被公開發表過,但該技術係依触刻法使其顯 露局部之部位*是適闬所謂往下進行(DEPROCESSING)技術 ,即自不良處之上層部分依順序往下進行至下曆部分,一 層一曆將不良處之上曆部分除去,對該缺陷施行二次元之 分析之方法。 但如應用上述習見之視窗蝕刻技術時,其製作使該缺 ββ餍露出用之試驗片尚有需要很長的製作時間W不適:ST問 題點存在。 又如要分析該各曆間所發生之缺陷時,要自上層開始 依其順序逐層往下施行触刻及至有缺陷處之罷下曆為止, 即先將有缺陷處之上®蕊出經分析後,再於第二階段將有 缺處之下層逐·一分®露出,做各曆之觀察分ffP,一直施 -4 - 本紙張尺度逋用中國國家揉準(CNS ) A4«L格(210X297公釐)
經濟部中央揉準局貝工消费合作社印製 • A7 B7五、發明说明() 行至最下層,在該施行触刻法之工程過程中尚有會將該缺 陷處因她刻而將其消除之缺點存在。 <本發明想要解決之問題> 所Μ *本發明之目的,乃在提供當工程已完成之晶板 中,在其横片之金屬配線曆發生缺PS時,可依三:次元檢査 的分析半導體元件之三維缺陷的方法。 本發明之另一目的,乃在提供當工程已完成之晶板中 ,在其横片之聚矽膝層發生缺陷時,可依三維檢査的半導 體元件之三維缺陷的分析方法。 <解決課題之辦法> 依本發明之方法,其半導體元件之三維缺陷的分析方 法,其工程及步驟如下: ⑴在裝配有第--及第二金屬配線,並在上述第二金屬 配線形成有保護膜,且在上述第一及第二金靥配線中間形 成有絕緣層之雙墼配線構造半導體元件上,除了因含有缺 PS處而被指定之部位之外*於該保護膜上全面塗布感光膜 工程; ⑵在上述感光膜之上面及該晶板測面部分塗布乙締樹 脂之工程; (3)濟除已在第二金靥配線上被顯露出來之保護膜的工 程; ⑷用触刻法濟除,位於被顯露出來之第二金屬配線層 與其下面之第一金靥配線曆中間之絕緣膜清除工程; ⑸經上述侬蝕刻法清除了絕緣膜後•被顯兹出來之雙 -5 - (诗先Μ讀♦背面之注意^項再填Θ頁) 裝. 訂 線 本紙抉尺度適用中國國家榇準{ CNS > Α4規格(210X297公釐) 經濟部中央揉準局負工消费合作社印装 ' A7 I -i __ B7__ 五、發明説明() 重金屬配線》使用霣子掃描顯微鏑(SEM),K調蹩其傾斜角 (TILT)及迴轉角(ROTATION)觀察其三維缺陷處之工程。 依本發明之另一目的,其半導髖元件之三維缺陷的分 析方法,尚包含下列各項工程及步嫌。 ⑴於含有保護膜、金靥配媒、絕緣曆、及四曆聚矽膝 之記憶元件中,在該晶板上集積g己億元件之横片内*除了 因含有缺陷處而被指定之部位以外·於該晶板上塗布慼光 膜之工程: ⑵在上述感光膜之上面及該晶板側面部分塗布乙:!:希樹 脂之工程; (3)在未塗布上述感光膜及乙婦樹脂之部分中構成存儲 霣容器(STORAGE CAPACITOR)之下面,使其只剩下柱狀之聚 矽膠,而將其上面之曆次,以供給不同性質之瓦斯施行異 方向性乾式蝕刻,使其平坦化,並除去乙烯樹脂部分之工 程。 ⑷Μ乙烯樹脂下之感光膜充當面軍,依濕式蝕刻法除 去聚矽膠間之絕緣層之工程。 ⑸然後,被顯露出來之多结晶矽,使用電子掃描顯微 鐮(SEM),以調整其傾斜角及迴轉角觀察該多结晶砂之三次 元缺陷之觀察分析工程。 <較佳具艘實施例之詳细描述> 諝鐾照附圖,就本發明之較佳霣施例詳細說明如下 之籣;單脫明> 第ΙΑ、1Β圆•係有關本發明之第一遛脓例,κ雙m金 -6 - 本纸块尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) -----:——<---^II (讀先閱讀#*面之注$項再填h頁) 訂 線 A7 B7 五、發明説明() 牖配線所成形之半導體元件中’該品板内之金關配線曆發 龙缺陷時,為說明製造調齋該缺丨沿所猫之試驗η之製造過 程說明鼦。 第2Α〜2DI®丨係有關本發明之第二實施例,為製造調査 含有四曆聚矽膠轉之半導體晶板中之缺陷所需轼驗片*說 明該製造過程之說明圓。 符號之說明 1 基板 2 樣式層 2a 第一金靥配線曆 2b 第二金屬配媒曆 3 感光膜 4 乙烯樹脂曆 11 基板 12 圖樣層 12a - 12b > 12c - 12d 聚矽膠 13 感光膜 14 乙烯樹脂曆 經濟部中央揉準局負工消费合作社印製 <第一實施例> 依第1圆(Α)如DRAM這種半専體元件,其成形之工程已 做完之後,對該個別模片做比特圖試驗(BITMAP TEST)結 果,在該砂膠基板1之上所成形的絕緣膜或金屜配線層, 發生空隙或接點跳開(CONTACT OPEN)等結構性不良時之晶 板剖面。圖中MX符號表示該不良處。 —7 — 本紙張尺度速用中國國家輾準(CNS ) A4规格(210X297公;m B7 五、發明説明() 經濟部中央樣準扃負工消费合作社印袋 在如上述之檢査不良處的第一過程,先在除了將要檢 査之部位(即有X符號部分)Μ外之部分塗布慼光膜3, 該塗布感光膜3之目的係為防止依蝕刻法處理時,可能會 發生之試驗片的表面之損傷之用,而所塗布之感光膜3 · 在其随後之工作過程中具有容易清除且更加安全之優點。 即如使用丙酮(ACETONE)的濕式蝕刻法時,可容易濟除該感 光膜,又如依供烤(BAKING)狀態時,可使用氣氣瓦斯乾 式触刻法處理。 如依本發明之方法,當塗布感光膜3之後,可不用60 〜70^0之烘熟板(HOT PLATE)烘烤,即只用適合晶板尺寸的 乙烯樹脂4,除了將有缺陷之處留下之後,可將其他部分 全部覆蓋。 經過上述過程之後*依乾式蝕刻法•濟除至含有缺陷 處曆面之直接最上曆。此時,利用電漿PLASMA乾式蝕刻法 可將圖樣曆2的最上層之保護膜(PASS IVATION MEMBRANE) 濟除。該供應給蝕刻機(ETCHING CHAMBER)使用的瓦斯之 比率是〇 上述保護膜經消除後,應依該不良形式之特性•就下 列二種蝕刻技術中選擇一種適用。亦即•經電氣性測拭结 果,査看該不良之形式是否靥下列形式中之那一種,例如 ⑴是否屬於發生在雙重金屬配線曆中之總體(GLOBAL) 性者。 ⑵是否屬於發生在四重多結晶砂之部分(PARTIAL)性 者、或位元(BIT)性者。依據上述形式選 -8 本紙張尺度適用中國國家橾準(CNS > A4规格(210X297公釐) 请 先 閱 之 注 項 再 填 頁 :訂 線 A7 B7 3G2521 五、發明说明() 擇適用之触刻法。 第1圖(B )表示該缺陷處發生在雙重金龎配媒曆之總髓 性缺陷,其中央剖面部位之上層部分為第二金靥配線歷2b ,該下層部分為第一金屬配線曆2a,未經顯露出來之周圍 部分為感光膜3。 依此狀態下使用RIE (REACTIVE ION ETCHER)機械設 備,應用漿蝕刻法先將金屬配線間之絕緣膜層清除。侬本 發明之方法,淸除上述絕緣膜所應用之瓦斯*是與清除上 述保護膜時相同,應用CH4+〇t。經過蝕刻法處理後即用電 子掃描顯微鏡SEM,依調整傾斜角及迴轉角觀察,即可將該 金靥配線層間施行三次元之立艘性分析。 <第二實施例> 第2圖(A)表示該缺陷處發生在四重聚砂層。在圖樣層12 所成形的四重聚砂層是由下列四重構成, ⑴閘(GATE)®極用聚矽膠層; ⑵位元線路(BIT LINE)用聚砂膠層; (3)記憶點接頭(STORAGE NOD CONTACT)用聚矽膠曆; ⑷霣容器(CAPACITOR)成形用聚矽膠曆。 M濟部中央標率局工消费合作社印«. (位置在記憶點接頭用聚矽膠層之上面) 計如上述四重靥面。 經依上述方法清除保護膜之後,接著即用 斯濟除經被露出之金屬配線曆。然後.繼缬用瓦斯層 歷清除依平板狀相叠排列之聚矽膝層至其聚矽膠第四歷<-第2圖(B)係表示經消除後之金屬配線曆,絕緣屬及電容器 9 本紙張尺度逍用中國國家橾準(CNS > Α4规格(210X297公釐) _B7_ 五、發明说明() 成形用聚砂膠曆(聚砂膠第四層)之剖面。 此時如使用被稱為三維聚砂膠费架反相概圖法(3-D POLYSILICON SKELETON REVERSE DELINEATION)之具選擇 性蝕刻法技術,即可將發生在多結晶矽之缺陷侬此方法施 行立體性之分析。上述該3-D,P.S.R.D.具選擇性蝕刻法技 術,係美國專利第5,498,871號之專利。 上述該專利為特定之技術,即使用圃桶型(BARREL ΊΎΡΕ)的霣漿蝕刻機(PLASMA ETCHER)(其使用瓦斯:(:&+ 0 )只留下該接頭12C *而將覆蓋下層之存儲點淸除,然後另 外對該多结晶砂與氧化物具有非常優異敏感選擇性之,經 水沖稀釋薄之薄HF液(其混合比率為10:HF=20:1)淸除其 全部之氧化膜,而只露出多结晶砂層。以此方法製作可依 一次概括全部觀察及分析發生在該多結晶矽層之所有全部 缺陷的試驗Η處理工程。 使用該薄HF液施行蝕刻法處理時,如第2圖(C)所表示 ,取下覆Μ試驗片之乙烯樹脂膜14後,就侬照其已經塗布 感光膜13之原狀施行化學處理。 經濟部中央樣準局負工消费合作社印製 第2跚(D)係表示,已濟除在聚矽膠赝間之氧化膜後之 狀態。即,經濕式蝕刻法處理後,在基板Π上面只露出被 留下之聚砂膠層12a、12b、12c。 經過如上述過程之後,即用KLA或TENSOR等之粒子調 赍裝置及可互換座_2SEM裝置觀察發生在聚矽膠之缺陷 。經觀察出之缺陷,可和在工程中所測定之微《粒子或缺 陷之座標位置倣比較分析,因此對確定饅適用化之不良處 -10 - 本紙張尺度逋用中國國家揉率(CNS } A4规格(210X297公釐) Α7 Β7 五、發明説明() 分析方法有更多的爾肋及貢獻。 〈本發明之效果〉 如上所述侬本發明所提供之不良部分分析方法,在晶 板中之任籯横Η發生缺陷時,為分析該不良部分可不必一 定切斷該晶板,只對應想要分析之局部位置侬應用具特定 選擇性蝕刻法技術,能施行總括性分析發生在該部位之所 有全部缺陷。因此如使用KLA或INSPEX裝置,及可互換座標 之SEM装置做分析時.可做多層面所發生之物理性缺陷與在 工程過程中所測定之包含微量粒子之缺陷資料做比較評價 ,也可構築統計性之不良部分分析艘制。 Μ上即為依本發明之特定買施形態* Μ圖樣表示及詳 细說明。但於本發明之申讁專利範圃内,當桊者尚可修正 及變更。 因為,若所作之修正與變更尚未脫離本發明的思想與 範園内時,應該仍餿在本發明之申請專利範圍之内。 (请先閲^.背面之注f項再填3^本頁) •裝. 訂
C 線 經濟部中央橾準局貝工消費合作社印袋 -11- 本紙張尺度逋用中國國家輮準(CNS > A4规格(210X25»7公兼)
Claims (1)
- ^851086381^ f f ά ,d 谋申請:lg^Ug6BBf备正本 D8_-' ……… 六、申請專利範圍 1. —種分析三維半導趙元缺陷之方法包含下列各項工 程及步驟ί ⑴在裝配有第一及第二金屬配線*並在上述第二金屬 配線上形成有保趲膜,且在上述第一及第二金雇配媒之中 間形成有絕緣曆之雙里配媒構造之半導體元件上,除了含 有缺陷處所定之部位以外,將在其保護膜上全面塗布感光 膜之工程: ⑵在上述感光膜之上面與該晶板之側面部分塗布乙烯 樹脂工程; ⑶清除已在第二金羼配媒上被露出之保嫌膜的工程: ⑷使用触刻法清除位在已露出之第二金雇配線雇與在 其下層之第一金屬配線曆中間之涵緣膜的工程: ⑸使用霣子掃描顧微嫌依調整其傾斜角與迴轉角,觀 察經上述蝕刻法清除絕緣膜之後露出之雙里金屬配線之工 程0 2. 如申誧專利範困第1項之分析三維半導級元件缺陷 之方法,其中施行上述保謹膜之蝕刻時,係供給使用CR4+〇i = 10:1配合比率之瓦斯者〇 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 3. 如申請專利範園第1項之分析三維半導級元件缺陷 之方法,其係使用應用反應性離子Ι0Ν的乾式触刻法施行 上述絕緣膜之蝕刻者。 4. —種分析三維半導體元件缺陷之方法,包含下歹丨J各 項工程及步驟: ⑴於含有保護膜、金屬配媒、絕緣層、及四曆聚矽膠 -12 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 Βδ C8 D8 六、申請專利範圍 之記憶元件中,在該晶板上集租記憶元件之棋片内,除了 因含有缺陷處而被指定之部位以外,於該晶板上塗布感光 腆之工程; ⑵在上述感光膜之上面及該晶板側面部分塗布乙烯樹 脂之工程Σ ⑶在未塗布上述感光膜及乙嫌樹脂之部分中·構成存 儲電容器之下面,使其只剩下柱狀之聚矽膠,而將其上面 曆次,以供給不同性質之瓦斯施行異方向性乾式蝕刻,使 其平坦化,並除去乙烯樹脂部分之工程; ⑷Μ乙烯樹脂下之感光膜充當面眾》依瀰式蝕刻法除 去聚砂膝間之絕緣曆的工程; (5)然後,被顯®出來之多結晶矽膝,使用霣子掃描顧 微縯,依調整其傾斜角及迴轉角觀察該多结晶矽之三次元 缺陷之觀察分析工程。 5 ·如申請專利範圃第4項之分析三維半導艚元件缺陷 之方法,當施行上述濕式触刻法時供給^U0:HF=20:1配合 比率之混合液者〇 I n Ik— I I ^^I I I I ——訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 -13 - 本纸張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950021185A KR100197114B1 (ko) | 1995-07-19 | 1995-07-19 | 메모리 소자 집적 다이의 층결함의 3차원 검사 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW302521B true TW302521B (zh) | 1997-04-11 |
Family
ID=19420917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085108638A TW302521B (zh) | 1995-07-19 | 1996-07-16 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5945349A (zh) |
JP (1) | JP2715289B2 (zh) |
KR (1) | KR100197114B1 (zh) |
CN (1) | CN1079583C (zh) |
DE (1) | DE19629249B4 (zh) |
TW (1) | TW302521B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821549A (en) * | 1997-03-03 | 1998-10-13 | Schlumberger Technologies, Inc. | Through-the-substrate investigation of flip-chip IC's |
KR19990006180A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 디펙트 모니터링 방법 및 이를 이용한 페일 메카니즘 추적 방법 |
KR100401534B1 (ko) * | 1997-08-30 | 2003-12-24 | 주식회사 하이닉스반도체 | Esd 손상 위치 검출 방법 |
US5903343A (en) * | 1997-12-23 | 1999-05-11 | Siemens Aktiengesellschaft | Method for detecting under-etched vias |
US6069089A (en) * | 1998-12-18 | 2000-05-30 | Suh; Hong C. | Defective semiconductor redistribution labeling system |
US6507044B1 (en) * | 1999-03-25 | 2003-01-14 | Advanced Micro Devices, Inc. | Position-selective and material-selective silicon etching to form measurement structures for semiconductor fabrication |
JP2001050874A (ja) * | 1999-08-04 | 2001-02-23 | Mitsubishi Electric Corp | 半導体基板の検査方法 |
KR100345677B1 (ko) * | 1999-12-13 | 2002-07-27 | 주식회사 하이닉스반도체 | 이미지센서의 결함 분석 방법 |
US6767750B2 (en) * | 2001-12-31 | 2004-07-27 | Texas Instruments Incorporated | Detection of AIOx ears for process control in FeRAM processing |
KR100476983B1 (ko) * | 2002-08-09 | 2005-03-17 | (주)시티엠 | 전자부품의 회로패턴 오픈방법 |
KR100476985B1 (ko) * | 2002-08-09 | 2005-03-18 | 김용욱 | 전자부품의 회로패턴 오픈장치 |
WO2005092025A2 (en) * | 2004-03-22 | 2005-10-06 | Kla-Tencor Technologies Corp. | Methods and systems for measuring a characteristic of a substrate or preparing a substrate for analysis |
CN100399530C (zh) * | 2004-11-03 | 2008-07-02 | 力晶半导体股份有限公司 | 分析方法 |
CN100449359C (zh) * | 2006-02-06 | 2009-01-07 | 友达光电股份有限公司 | 液晶显示器面板金属导线的角度测量方法及其装置 |
DE102006035644A1 (de) * | 2006-07-31 | 2008-02-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen |
KR101380372B1 (ko) * | 2013-01-30 | 2014-04-10 | 포항공과대학교 산학협력단 | 반도체 소자의 검사 방법 |
CN106099657B (zh) * | 2016-07-26 | 2018-05-22 | 中航光电科技股份有限公司 | 一种线缆组件布线方法及工装 |
KR20190096339A (ko) * | 2016-12-16 | 2019-08-19 | 가부시키가이샤 도쿠야마 | 폴리실리콘 파쇄물의 부착 수지의 분석 방법 |
CN109377264B (zh) * | 2018-09-21 | 2021-06-29 | 苏州芯联成软件有限公司 | 一种快速评估芯片设计及生产成本的方法 |
CN114088752B (zh) * | 2021-11-02 | 2023-12-01 | 长江存储科技有限责任公司 | 半导体器件的量测方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS507912A (zh) * | 1973-05-30 | 1975-01-27 | ||
JPS584338B2 (ja) * | 1978-11-20 | 1983-01-26 | 富士通株式会社 | レジスト剥離防止方法 |
JPS59231831A (ja) * | 1983-06-14 | 1984-12-26 | Toshiba Corp | 半導体装置 |
JPS62250421A (ja) * | 1986-04-23 | 1987-10-31 | Matsushita Electric Ind Co Ltd | 薄膜半導体装置の製造方法 |
JP2760786B2 (ja) * | 1987-03-18 | 1998-06-04 | 株式会社日立製作所 | 走査電子顕微鏡およびその試料台移動方法 |
US4836883A (en) * | 1988-06-07 | 1989-06-06 | Advanced Micro Devices, Inc. | Method of performing electrical reject selection |
US4983830A (en) * | 1989-06-29 | 1991-01-08 | Seiko Instruments Inc. | Focused ion beam apparatus having charged particle energy filter |
US5131752A (en) * | 1990-06-28 | 1992-07-21 | Tamarack Scientific Co., Inc. | Method for film thickness endpoint control |
GB2247345B (en) * | 1990-07-05 | 1995-04-05 | Haroon Ahmed | Integrated circuit structure analysis |
US5191231A (en) * | 1991-04-30 | 1993-03-02 | Woodrow Berry | Timer for electrical appliances |
US5214283A (en) * | 1991-07-23 | 1993-05-25 | Sgs-Thomson Microelectronics, Inc. | Method of determining the cause of open-via failures in an integrated circuit |
US5296093A (en) * | 1991-07-24 | 1994-03-22 | Applied Materials, Inc. | Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure |
KR960005099B1 (ko) * | 1992-12-30 | 1996-04-20 | 현대전자산업주식회사 | 반도체 소자의 다층폴리구조의 층간 불량분석 방법 |
EP0685113B1 (en) * | 1993-12-20 | 1999-11-03 | General Electric Company | Method of repairing a conductive line of a thin film imager or display device and structure produced thereby |
JPH08148452A (ja) * | 1994-11-15 | 1996-06-07 | Sony Corp | 基板表面保護テープ及び基板裏面研削方法 |
-
1995
- 1995-07-19 KR KR1019950021185A patent/KR100197114B1/ko not_active IP Right Cessation
-
1996
- 1996-07-16 TW TW085108638A patent/TW302521B/zh not_active IP Right Cessation
- 1996-07-19 US US08/684,453 patent/US5945349A/en not_active Expired - Lifetime
- 1996-07-19 JP JP8209244A patent/JP2715289B2/ja not_active Expired - Fee Related
- 1996-07-19 CN CN96112213A patent/CN1079583C/zh not_active Expired - Fee Related
- 1996-07-19 DE DE19629249A patent/DE19629249B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1150331A (zh) | 1997-05-21 |
CN1079583C (zh) | 2002-02-20 |
JP2715289B2 (ja) | 1998-02-18 |
DE19629249B4 (de) | 2005-11-17 |
KR100197114B1 (ko) | 1999-06-15 |
KR970007381A (ko) | 1997-02-21 |
DE19629249A1 (de) | 1997-01-23 |
JPH09232393A (ja) | 1997-09-05 |
US5945349A (en) | 1999-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW302521B (zh) | ||
TW201324031A (zh) | Euv光罩的電容性檢測 | |
US7196350B2 (en) | Method and apparatus for characterizing features formed on a substrate | |
WO2022156204A1 (zh) | 蚀刻机台的刻蚀缺陷的检测方法 | |
JP2715288B2 (ja) | 半導体素子の欠陥調査用試験片の製造方法 | |
Smith et al. | Fabrication and measurement of test structures to monitor stress in SU-8 films | |
CN100347842C (zh) | 集成电路和测量方法以及测量结构的制备 | |
CN205723527U (zh) | 可靠性测试结构 | |
CN109560002A (zh) | 晶圆翘曲程度的监控方法 | |
US11280825B2 (en) | Functional prober chip | |
Nguyen et al. | Characterization of the manufacturability of ultrathin resist | |
EP1269112A1 (en) | Thickness measurement using afm for next generation lithography | |
CN111573616B (zh) | 复合型高深宽比沟槽标准样板及制备方法 | |
CN111834245B (zh) | 半导体pcm结构及其检测方法 | |
JP3070543B2 (ja) | 半導体装置の製造方法 | |
TW389951B (en) | Improved silica stain test structures and methods therefor | |
US6797981B2 (en) | Test wafer and method for producing the test wafer | |
Gabrielli et al. | Electrochemistry on microcircuits. I: Copper microelectrodes in oxalic acid media | |
CN114496989A (zh) | 测试结构、测试结构形成方法及工作方法 | |
KR100952043B1 (ko) | 절연파괴전압 측정을 이용한 soi 웨이퍼의 결함검출방법 및 이를 위한 soi 웨이퍼와 그 제조방법 | |
Liebens et al. | What’s in Space–Exploration and Improvement of Line/Space Defect Inspection of Fine-Pitch Redistribution Layer for Fan-Out Wafer Level Packaging | |
TW200825420A (en) | Electro-chemical manufacturing method of micro touch components | |
JPH03107845A (ja) | レジストパターンの検査方法 | |
Hashim et al. | From nanostructure to nano biosensor: Institute of Nano Electronic Engineering (INEE), UniMAP experience | |
CN107993954A (zh) | 硬掩膜刻蚀的底部缺陷的检验方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |