TW201324031A - Ｅｕｖ光罩的電容性檢測 - Google Patents

Ｅｕｖ光罩的電容性檢測 Download PDF

Info

Publication number
TW201324031A
TW201324031A TW101137364A TW101137364A TW201324031A TW 201324031 A TW201324031 A TW 201324031A TW 101137364 A TW101137364 A TW 101137364A TW 101137364 A TW101137364 A TW 101137364A TW 201324031 A TW201324031 A TW 201324031A
Authority
TW
Taiwan
Prior art keywords
sensing
integrated circuit
sample
sensing electrodes
field effect
Prior art date
Application number
TW101137364A
Other languages
English (en)
Inventor
Abdurrahman Sezginer
Original Assignee
Kla Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kla Tencor Corp filed Critical Kla Tencor Corp
Publication of TW201324031A publication Critical patent/TW201324031A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof

Abstract

本發明呈現用於產生在一電容感測積體電路之一感測電極與受檢測之一樣品之間的一改變靜電場之一指示之方法及系統。該電容感測積體電路係包含若干感測電極及感測電子器件之一積體電路。藉由將該電容感測積體電路之元件製作成一單個微電子晶片，可使該等感測電極小型化至達成現代半導體製造中常見之細線圖案之檢測之大小。在一項實施例中，該等感測電極係金屬觸點。在另一實施例中，該等感測電極係具有一浮動閘極之場效應電晶體(FET)。該等感測電子器件在相對於該電容感測積體電路掃描受檢測之一樣品時產生在每一感測電極與該樣品之間的該改變靜電場之一指示。

Description

EUV光罩的電容性檢測
所闡述實施例係關於用於經圖案化表面之檢測之系統，且更特定而言係關於在半導體製造之微影程序中使用之比例光罩之檢測。
本專利申請案依據35 U.S.C.§119主張於2011年10月10日提出申請、標題為「Capacitive Inspection of EUV Photomasks」之序列號為61/545,356之美國臨時專利申請案之優先權，該申請案之標的物以引用方式併入本文中。
通常藉由適用於一基板或晶圓之一系列處理步驟製作諸如邏輯及記憶體裝置等半導體裝置。藉由此等處理步驟形成該等半導體裝置之各種特徵及多個結構層級。舉例而言，除其他之外，微影係涉及在一半導體晶圓上產生一圖案之一半導體製作程序。半導體製作程序之額外實例包含(但不限於)化學機械拋光、蝕刻、沈積及離子植入。
在一半導體製造程序期間在各種步驟處使用檢測程序來偵測晶圓上之缺陷以促成較高良率。由於設計規則及處理窗在大小方面持續縮小，因此需要檢測系統在維持高輸送量之同時偵測到晶圓表面上之較小缺陷。
光微影程序使用光罩(photomask)或比例光罩(reticle)及一相關聯光源來將一電路影像投射至一晶圓上。一高生產良率要求遮罩及比例光罩不具有印刷缺陷。比例光罩製造可包含諸如圖案產生等若干不同步驟。可藉助電子束來劃 寫圖案。由於直接劃寫電子束系統產生細線解析度，因此其可用以製造複雜比例光罩。由於將出現缺陷係不可避免的，因此必須檢測遮罩及比例光罩以找到缺陷以便在使用之前可將其修復。由於設計規則及處理窗在大小方面持續縮小，因此需要檢測系統在維持高輸送量之同時擷取比例光罩表面上之一較廣範圍之實體缺陷。
利用極紫外線(EUV)光源之微影工具能夠使較小特徵在一晶圓上成像。由於最小圖案大小縮小且以較高裝置密度設計積體電路，因此曾經可容忍之缺陷可能不再係可接受的。舉例而言，一單個缺陷可在微影系統中之每一晶粒中重複且可毀壞單晶粒減少比例光罩中之每一個晶粒。另外，VLSI及ULSI級積體電路製造由於此製造之臨界尺寸(CD)預算而需要實質上無缺陷且尺寸完美之比例光罩。舉例而言，此等積體電路之總體CD預算可係約10%或更好藉此導致針對一比例光罩之一CD預算具有大約4%之一誤差邊限。
缺陷可由不正確圖案設計及/或在圖案產生程序期間引入至圖案中之瑕疵而造成。即使設計正確且圖案產生程序執行得令人滿意，亦可在比例光罩製作程序中以及在後續處理及處置期間產生比例光罩中之缺陷。舉例而言，在比例光罩之處理及/或處置期間亦可將微粒物質引入至比例光罩。對於在EUV微影程序中使用之比例光罩而言此係一尤其嚴重之問題。此時，不存在可用以構造一適合表膜以保護一EUV比例光罩表面免受環境影響之材料。
可藉由光學顯微鏡技術檢測EUV光罩。可使用深紫外線(DUV)光(例如，193 nm波長)或EUV光(例如，13.5 nm波長)來使光罩成像。由於積體電路之特徵大小變得在晶圓上小於20 nm且在遮罩上小於80 nm(假定具有4倍放大之一微影系統)，因此一DUV檢測顯微鏡之信雜比將越來越受到挑戰。具有EUV光源之檢測系統尚未達到成熟且其建造及操作成本將可能較高。
亦可藉由電子顯微鏡檢測EUV光罩。電子顯微鏡使一經聚焦電子束在光罩之表面上掃描。偵測散射或次級電子。藉由標繪所偵測電子電流與經聚焦束之位置的關係曲線來形成光罩之一影像。電子束顯微鏡遭受不良輸送量(亦即，緩慢掃描速度)。可採用多個電子束以減小檢測時間，但以增加之成本及複雜性為代價。
針對EUV光罩之檢測可考量其他類型之顯微鏡。此等顯微鏡包含掃描穿隧顯微鏡、原子力顯微鏡及離子束顯微鏡。此等方法具有優良解析度但對於光罩之經濟性檢測而言過慢。舉例而言，掃描穿隧顯微鏡及原子力顯微鏡需要使一探針位於受檢測之表面之原子尺寸內。針對具有高度為約60奈米之經圖案化表面特徵之EUV比例光罩，探針(STM或AFM)必須在原子尺寸內細緻地遍歷該等經圖案化表面特徵。此將檢測輸送量減緩至不可接受之位準。
因此，研發用於以足夠高解析度檢測晶圓或比例光罩(尤其係EUV比例光罩)之高輸送量方法及/或系統將係有利的。
本發明呈現用於藉助一電容感測積體電路檢測一樣品之方法及系統。
在一項態樣中，該電容感測積體電路係包含若干感測電極及感測電子器件之一積體電路。藉由將該電容感測積體電路之元件製作成一單個微電子晶片，可使該等感測電極小型化至達成現代半導體製造中常見之細線圖案之檢測之大小。在某些實施例中，每一感測電極具有擁有小於100 μm2(例如，10微米×10微米)之一面積之一感測表面。在某些實施例中，感測電極101具有擁有小於0.01 μm2(例如，100奈米×100奈米)之一面積之一感測表面。在某些其他實施例中，感測電極101具有擁有小於0.0004 μm2(例如，20 nm×20 nm)之一面積之一感測表面。
跨越一樣品之導電表面及一電容感測積體電路提供一電壓。電壓電位V0在樣品110與每一感測電極101之間誘發電場107。針對每一感測電極101與樣品110之間的一恆定電壓電位V0，所誘發電場107在一感測電極101位於一特徵之頂部上方時較強且在該電極位於一溝渠上方時較弱。因此，當樣品110相對於電容感測積體電路100移動時判定樣品110之導電表面與感測電極101中之每一者之間的電容。
在某些實施例中，當每一感測電極101與樣品110之表面之間的距離改變時，感測電子器件在每一感測電極101與樣品110之間維持一恆定電壓電位V0。當該距離增加時(例如，當感測電極101位於一溝渠上方時)，減小電場以維持 恆定電壓電位V0。由於感測電極上之表面電荷密度與電場107成比例，因此當該距離增加時，感測電極上之總電荷減少。一電流將電荷自感測電極之表面輸送走以減小感測電極之表面上之電荷。相反地，當該距離減小時(例如，當感測電極在一特徵之頂部上方移動時)，增加電場以維持恆定電壓電位V0。藉由增加感測電極之表面上之電荷而增加電場。一電流朝向感測電極之表面輸送電荷以增加感測電極之表面上之電荷。感測電子器件之一輸出節點上呈現之一電壓指示一感測電極之表面上之電荷改變。
在某些實施例中，感測電極係半導體製作中常見之金屬觸點(例如，鎢、銅、鋁矽銅合金等)。每一感測電極耦合至一電荷放大器。該電荷放大器在一感測電極與受檢測之一樣品之表面之間維持一恆定電壓電位。電荷放大器之一輸出節點上呈現之一電壓指示感測電極之表面上之電荷改變。
在某些其他實施例中，該等感測電極係場效應電晶體(FET)。每一FET之閘極係電浮動的(亦即，其並非電耦合至一電子電路)。針對浮動閘極上呈現之一固定電荷，閘極電壓隨著感測電極與樣品之導電表面之間的距離改變而改變。隨著閘極電壓改變，跨越每一FET之源極及汲極之有效電阻或電壓改變。在某些實施例中，此在跨越與FET串聯耦合之一電阻器與一電壓供應器之一電壓下降時得以量測。在某些其他實施例中，此在跨越耦合至一電流源之一FET之源極及汲極之一電壓下降時得以量測。在某些實 例中，藉由一差動放大器偵測電壓改變。差動放大器之輸出節點上呈現之一電壓指示感測電極處之電壓。
在另一態樣中，若干感測電極選擇性地耦合至一單個放大器。若在積體電路上不存在足夠空間以將每一感測電極個別地連接至一相異放大器電路，則此係可期望的。
在又一態樣中，藉由相對於掃描方向偏移感測電極之圖案、傾斜感測電極之圖案或兩者之一組合來增強一電容感測積體電路之有效解析度。
在又一態樣中，可藉由採用同差或外差偵測技術來減小與由電容感測積體電路產生之信號相關聯之量測雜訊。
前述內容係一概述，且因此必然地含有對細節之簡化、一般化及省略。因此，熟習此項技術者將瞭解，本概述僅係說明性的且不以任何方式加以限制。在本文中所陳述之非限定性詳細說明中，本文中所闡述之裝置及/或程序之其他態樣、發明特徵及優點將變得顯而易見。
現在將詳細地參考本發明之背景實例及某些實施例，在隨附圖式中圖解說明本發明之實例。
圖1圖解說明根據本發明之一項實施例用於偵測一樣品之圖案缺陷之一系統150。如圖1中所展示，系統150可用以藉由在經由定位系統116使一樣品110於電容感測積體電路100下方移動時感測電容感測積體電路100之一感測電極101與樣品110之間的電容而產生該樣品之形貌之影像。
在一項態樣中，電容感測積體電路係包含若干感測電極 101及感測電子器件103之一積體電路。使用現代積體電路製造技術構造電容感測積體電路100。此允許使感測電極小型化至達成比例光罩或晶圓(且特定而言，EUV比例光罩)之檢測之大小。在某些實施例中，大量極小感測電極密集堆積在一起。在某些實施例中，感測電極101具有擁有小於100 μm2(例如，10微米×10微米)之一面積之一感測表面。在某些實施例中，感測電極101具有擁有小於0.01 μm2(例如，100奈米×100奈米)之一面積之一感測表面。在某些其他實施例中，感測電極101具有擁有小於0.0004 μm2(例如，20 nm×20 nm)之一面積之一感測表面。感測電極101可基於可藉由可用微影系統製造之最小節距而確定大小。舉例而言，可藉由雙重圖案化浸沒DUV微影來達成一44奈米節距。可藉由嵌段共聚物之自組裝或藉由電子束劃寫工具來達成約為20奈米之一節距。由於半導體圖案尺寸隨著科技進步而縮小，因此可達成之感測器節距亦將按比例縮小。
此等小尺寸之感測電極達成一樣品(例如，一EUV光罩)之表面上之極小經圖案化特徵之檢測。舉例而言，一EUV光罩可具有約80奈米之特徵大小。具有小於0.01 μm2之一感測表面之一感測電極可能夠偵測此光罩上之圖案缺陷。
另外，藉由將同一積體電路中之感測電子器件103製作為感測電極101，使感測電子器件103與每一感測電極101之間的電連接與感測電極101成比例地小型化。此確保存在足夠空間用於待電定址之密集堆積之感測電極。此亦確 保電連接之長度足夠短以避免來自電雜訊之過度信號污染。
如圖1中所圖解說明，藉由舉例方式，受檢測之樣品110係一EUV光罩。通常將一EUV光罩建造至一150 mm×150 mm×5 mm熔融二氧化矽板111上。遮罩之一側覆蓋有由鉬及矽之交替層製成之一多層布拉格(Bragg)反射體112。多層反射體112由一釕封蓋層113保護。通常由氮化鉭硼製成之一吸收體膜114位於封蓋層113上方。使用電子束微影及電漿蝕刻來圖案化吸收體膜114。多層反射體112、封蓋層113及吸收體114係導電的，因此EUV遮罩具有一連續導電表面。另外，在不具有一表膜之情況下使用EUV遮罩，因此電容感測積體電路100可位於靠近EUV光罩之表面處用於檢測。
在所圖解說明之實例中，受檢測之樣品係一EUV光罩。然而，可預計其他導電經圖案化媒體(例如，半導體晶圓、供其他微影程序使用之比例光罩或其他經圖案化媒體)。
如圖1中所圖解說明，藉由定位系統116以一掃描速度Vs在電容感測積體電路100下方掃描EUV光罩110。如圖1中所圖解說明，定位系統116包含一平移級118以沿平行於EUV光罩110之吸收體表面之一方向移動EUV光罩110。藉由舉例方式，平移級118可係一個二維線性級(例如，xy級)、一個二維旋轉級(例如，r-θ級)或一個一維線性級。定位系統116亦可包含一平移級119以沿垂直於EUV光罩 110之吸收體表面之一方向移動EUV光罩110從而在感測電極101與EUV光罩110之表面之間維持一固定間距。如圖1中所圖解說明，運動控制器117協調級118及119之運動。
藉由在感測電極與受檢測之表面之間維持一大約固定間距，由表面形貌之改變誘發之信號改變將不受感測電極101自身與EUV光罩110之間的距離改變之影響。可基於感測電極101之大小判定感測電極101與受檢測之表面之間所維持之空間。舉例而言，在感測電極與受檢測之表面之間的間距應小於跨越感測電極101自身之面之一主要尺寸。舉例而言，如圖1中所圖解說明，若感測電極101係100奈米×100奈米，則吸收體層114之特徵之頂部與感測電極101之間的距離H應小於100奈米。較佳地，距離H應小於20奈米。在某些實施例中，距離H小於10奈米。解析度隨著距離H減小而改良，但系統複雜性可隨著飛行高度減少而顯著增加。針對某些應用，不需要平移級119.然而，針對極小之飛行高度，可能一平移級119係不可避免的。藉由舉例方式，平移級119可係一壓電驅動撓曲級。
雖然，如圖1中所圖解說明，藉由定位系統116相對於電容感測積體電路100移動EUV光罩110，但可預計其他架構。舉例而言，可固定EUV光罩110且可藉由一定位系統在EUV光罩110上方移動電容感測積體電路100。在另一實例中，可沿一個方向(例如，與EUV光罩110之表面共面)移動EUV光罩110且可沿另一方向(例如，不與EUV光罩110之表面共面)移動電容感測積體電路100。在本發明之範疇 內可預計諸多組合。
在圖1中所繪示之實施例中，藉由一恆定電壓源104將EUV光罩110之導電表面保持在關於一防護電極102之一電壓電位V0。在某些實施例中，防護電極102處於接地或零電位。另外，藉由感測電子器件103將感測電極101維持在與防護電極102相同之電壓電位。由於將防護電極102與感測電極101維持在相同電壓電位，因此其間不存在電場。因此，僅在面向光罩之電極之表面上呈現電荷。感測電極101與防護電極102之面向EUV光罩110之表面係共面的。電壓電位V0在EUV光罩110與感測電極101之間誘發電場107。在防護電極102與EUV光罩110之間產生之電場環繞電場107且使其失真(例如，擴散、條紋化等)最小化。以此方式，將電場107之電場線維持為實務上儘可能均勻地直。防護電極之大小可係任何實際值。然而，在一較佳實施例中，防護電極具有至少十倍於感測電極101中之每一者之累計表面面積之一表面面積。
如所圖解說明，藉由舉例方式，在圖1中，圖案化於EUV光罩110之吸收體層114中之特徵之深度D係約60奈米(50奈米至75奈米之間的特徵高度係典型的)。針對感測電極101與EUV光罩110之間的一恆定電壓電位V0，所誘發電場107在感測電極101位於一特徵之頂部上方時較強且在該電極位於一溝渠上方時較弱。藉由線積分給出一靜電場E中兩個點之間的電位 其中C係連接兩個點之一任意路徑。藉由感測電子器件103將自EUV光罩110之表面上之一點至一感測電極101上之一點之路徑積分維持在一恆定值V0。因此，當路徑長度增加時(例如，當感測電極101位於一溝渠上方時)，減小電場以維持恆定電壓電位V0。為減小電場，必須減小表面電荷密度(亦即，感測電極之固定區域上方之總電荷)。在此情景中，為使感測電極之電位V0保持恆定，一電流108將電荷自感測電極101之表面輸送走。相反地，當路徑長度減少時(例如當感測電極101在吸收體層114之一特徵之頂部上方移動時)，增加電場以維持恆定電壓電位V0。藉由增加感測電極101之表面上之電荷而增加電場。在此情景中，一電流108朝向感測電極101之表面輸送電荷以增加感測電極101之表面上之電荷。感測電子器件103之輸出節點109上呈現之一電壓指示感測電極101之表面上之電荷。因此，輸出節點109處之電壓指示感測電極101位於吸收體層114之一溝渠上方還是一未蝕刻部分上方。
輸出節點109耦合至類比轉數位轉換器(ADC)105。ADC 105將輸出節點109處之電壓轉換成一數位信號115用於藉由一數位電腦進一步處理。數位信號115在一高速匯流排122上傳輸至一影像獲取電腦106。在一較佳實施例中，將感測電極101、防護電極102、感測電子器件103、ADC 105、多工器電路(未展示)及匯流排驅動器電路(未展示)製作為同一半導體晶片上之一積體電路。然而，如圖1中所圖解說明，ADC 105、多工器電路及匯流排驅動器電路可 與包含感測電極101、防護電極102及感測電子器件103之一積體電路分離。
如圖1中所圖解說明，系統150可包含一或多個影像獲取電腦106。一或多個電腦106可以通信方式耦合至電容感測積體電路100。在一項態樣中，一或多個電腦106可經組態以接收由電容感測積體電路100產生之一組量測信號115。在接收到量測信號115後，一或多個電腦106則旋即可判定由電容感測積體電路100量測之圖案形貌中之一缺陷之存在。就此而言，計算系統116可執行一晶粒與晶粒間、單元與單元間或晶粒與資料庫間檢測。舉例而言，當執行一晶粒與晶粒間或單元與單元間檢測時，電腦106比較應相同之EUV光罩110之兩個部分之電容性影像。若影像相差一預定臨限值以上，則偵測到EUV光罩中之一缺陷。在另一實例中，當執行一晶粒與資料庫間檢測時，電腦106依據闡述EUV光罩110上之給定圖案之一資料集而計算所預期影像。可自根據用於表示一組多邊形之任何數目個工業標準而格式化之一資料庫提取此資料集(例如，來自加利福尼亞州聖何塞的凱登斯設計系統(Cadence Design Systems,San Jose,California)的圖形資料庫系統II、由加利福尼亞州聖何塞的半導體裝備及材料國際(Semiconductor Equipment and Materials International,San Jose,California)維持之OASIS.MASK®或製造電子束曝露系統(MEBES))。電腦106對波氏(Poisson)方程式求解以判定感測電極101上誘發之電荷且預測感測電子器件103之輸 出節點109處之輸出電壓信號。電腦106比較所預期信號與自電容感測積體電路100接收之實際信號。若差超過一預定臨限值，則偵測到EUV光罩110上之一缺陷。
在某些實例中，電腦106可經組態以藉助使用者輸入之幫助識別缺陷。舉例而言，可將一形貌影像在一顯示器(未顯示)(諸如一液晶顯示器)上呈現給一使用者。然後，使用者可藉由使用一使用者介面裝置(例如，滑鼠、鍵盤、軌跡板、軌跡球、觸摸螢幕或諸如此類)將資訊鍵入至電腦106中來識別缺陷。就此而言，使用者可選擇或「標記」與缺陷分析相關之影像之部分。
應認識到，可藉由一單個電腦106或替代地多個電腦106來實施貫穿本發明所闡述之各種步驟。此外，系統150之不同子系統(諸如，定位系統116及電壓供應器104)可包含適於實施上文所闡述之步驟之至少一部分之一電腦。因此，以上說明不應解釋為對本發明之一限制而僅為一圖解說明。此外，一或多個電腦106可經組態以執行本文中所闡述之方法實例中之任一者之任一(任何)其他步驟。
電腦106可按此項技術中習知之任何方式以通信方式耦合至電容感測積體電路100。系統150之電腦106可經組態以藉由可包含有線、光纖及/或無線部分之一傳輸媒體自電容感測積體電路100接收及/或獲取資料或資訊。以此方式，傳輸媒體可用作電腦106與電容感測積體電路100之間的一資料鏈路。此外，電腦106亦可經組態以經由一儲存媒體(亦即，記憶體)接收量測結果。舉例而言，使用電容 感測積體電路100獲得之量測結果可儲存於一持久或半持久記憶體裝置中。就此而言，可自一外部系統匯入量測結果。
電腦106可包含(但不限於)一個人電腦系統、大型電腦系統、工作站、影像電腦、並行處理器或此項技術中習知之任何其他裝置。一般而言，術語「電腦」可廣泛地定義為囊括具有執行來自一記憶體媒體之指令之一或多個處理器之任何裝置。
實施諸如本文中所闡述之彼等方法之方法之程式指令125可透過載體媒體126傳輸或儲存於載體媒體126上。該載體媒體可係一傳輸媒體，諸如一導線、纜線或無線傳輸鏈路。該載體媒體亦可包含一電腦可讀媒體，諸如一唯讀記憶體、一隨機存取記憶體、一磁碟或光碟或一磁帶。
圖2圖解說明一項實施例中之電容感測積體電路100。防護電極102及感測電極101耦合至電荷放大器127。較佳地，防護導體及感測導體一直延伸至電荷放大器127之輸出節點。防護電極102及感測電極101係半導體製作中常見之金屬觸點(例如，鎢、銅、鋁矽銅合金等)。若干電荷放大器127各自個別地耦合至一對應感測電極101。一電荷放大器127藉由包含運算放大器120之回饋電容器121之一回饋環路之操作將一感測電極101維持在與防護電極102相同之電位。
電荷放大器127調整感測電極101之表面上之電荷以在EUV光罩110之表面與感測電極101之間維持一恆定電壓電 位V0。一電流108將電荷輸送至感測電極101之表面及自感測電極101之表面輸送電荷。運算放大器120之輸出節點109上呈現之一電壓指示感測電極101之表面上之電荷。因此，當在電容感測積體電路100下方平移EUV光罩110時，輸出節點109處之電壓指示感測電極101位於吸收體層114之一溝渠上方還是一未蝕刻部分上方。
圖3圖解說明另一實施例中之電容感測積體電路100。在所圖解說明之實施例中，感測電極101係場效應電晶體(FET)之閘極。在所繪示之實施例中圖解說明防護電極102；然而，在某些其他實施例中可將其刪除。以此方式，應將一防護電極視為將場效應電晶體用作感測電極之實施例之一選用元件。FET 101之閘極係電浮動的(亦即，其並不電耦合至一電子電路)。在EUV光罩110與FET 101之閘極之間的電容及在FET 101之閘極與其通道之間的電容形成一電容性分壓器。當FET 101之閘極接近於光罩110之一未蝕刻特徵時，FET 101之閘極處之電壓係較高。當閘極之電位改變時，FET 101之有效電阻改變。
在某些實施例(例如，圖3之所圖解說明之實施例)中，一電阻器131與一電壓源104及FET 101串聯耦合。由於FET 101之有效電阻改變，因此跨越電阻器131之一電壓在電流108正流動時改變。藉由差動放大器130偵測此電壓改變。以此方式，運算放大器120之輸出節點109上呈現之一電壓指示FET 101之閘極與光罩110之間的電容。因此，當在電容感測積體電路100下方平移EUV光罩110時，輸出節點 109處之電壓指示FET 101位於吸收體層114之一溝渠上方還是一未蝕刻部分上方。
在某些其他實施例中，由一電流源123(圖4中所圖解說明)替換電壓源104及電阻器131，且放大器130之差動輸入連接至FET 101之源極及汲極。藉由差動放大器130偵測跨越FET 101之源極及汲極之一電壓改變。以此方式，差動放大器130之輸出節點109上呈現之一電壓指示FET 101之閘極與光罩110之間的電容。因此，當在電容感測積體電路100下方平移EUV光罩110時，輸出節點109處之電壓指示FET 101位於吸收體層114之一溝渠上方還是一未蝕刻部分上方。
在前述實施例中，每一感測電極101個別地耦合至一對應信號放大器(例如，電荷放大器127或差動放大器130)。然而，在另一態樣中，若干感測電極選擇性地耦合至一個別放大器。若在積體電路上不存在足夠空間以將每一感測電極個別地連接至一相異放大器電路，則此係可期望的。
圖4圖解說明可操作以將若干感測電極選擇性地耦合至一個別放大器之一電容感測積體電路100之一實施例。如圖4中所圖解說明，電容感測積體電路100包含感測電極101之一個二維陣列。在所繪示之實施例中，感測電極101係FET。然而，在其他實施例中，感測電極101可係金屬觸點，如參考圖2所闡述。感測電極之二維陣列包含感測電極101之兩個列及兩個行。然而，一般而言，可預計任何數目個列及行。以類似於現代記憶體結構(例如，NAND快 閃記憶體)之一方式藉由位元線135定址陣列之列且藉由字線134定址行。在所繪示之實施例中，可藉由將適當位元線及字線選擇性地耦合至差動放大器137之輸入而個別地定址每一感測電極101A至101D。在所繪示之實施例中，切換元件132及133將一對應位元線選擇性地耦合至差動放大器137之一反相輸入，且切換元件138及139將一對應字線選擇性地耦合至差動放大器137之一非反相輸入。在一項實施例中，該等切換元件係電晶體。透過控制線136將一數位控制信號BSEL傳遞至切換元件132及133。取決於二進制數位控制信號BSEL[1]之值，切換元件132可係實質上導電的或實質上不導電的。類似地，取決於二進制數位控制信號BSEL[2]之值，切換元件133可係實質上導電的或實質上不導電的。以此方式，數位控制信號BSEL判定在一既定時間處將哪一位元線耦合至差動放大器137。類似地，透過控制線150將一數位控制信號WSEL傳遞至切換元件138及139。取決於二進制數位控制信號WSEL[1]之值，切換元件138可係實質上導電的或實質上不導電的。類似地，取決於二進制數位控制信號WSEL[2]之值，切換元件139可係實質上導電的或實質上不導電的。以此方式，數位控制信號WSEL判定在一既定時間處將哪一字線耦合至差動放大器137。
在所繪示之實施例中，一電流源123耦合於一放大器電路137(例如，差動放大器137)之輸入之間。基於數位信號WSEL之值將差動放大器137之非反相輸入選擇性地耦合至 字線134中之一者。舉例而言，當切換元件138係導電時，差動放大器137之非反相輸入耦合至FET 101A及FET 101C。基於數位信號BSEL之值將差動放大器137之反相輸入選擇性地耦合至位元線135中之一者。舉例而言，當切換元件133係導電時，差動放大器137之反相輸入耦合至FET 101A及FET 101B。因此，當切換元件138及133係導電時，感測電極101A耦合至差動放大器137。以此方式，可基於數位控制信號BSEL及WSEL之值將一單個放大器電路個別地耦合至一感測電極陣列中之任一者。
如圖4中所圖解說明，感測電極之一個二維陣列中之每一感測電極101可個別地耦合至一電流供應器及放大器電路。此可係有利的，此乃因其避免引入由於藉由使用一單個電流源及差動放大器來依序量測每一感測電極所致之不同放大器增益及電流源值導致之信號變化。然而，可預計諸多其他實施例。舉例而言，一電流供應器及一放大器可固定地耦合至陣列之每一列，且每一列之一感測電極可藉由一數位控制信號WSEL選擇性地耦合至一對應電流供應器及放大器。以此方式，可同時自每一列讀取一感測電極信號值。
如圖4中所圖解說明，感測電極之一個二維陣列中之每一感測電極101可個別地耦合至一電流供應器及放大器電路。然而，在某些其他實施例中，亦可以類似於圖3中所提及之實施例之一方式採用與一選定感測電極串聯耦合之一電壓供應器及電阻器。
如圖5及圖6中所圖解說明，電容感測積體電路100包含感測電極101之一個二維陣列140。在一既定行中，每一感測電極101與其鄰近者間隔開一節距P。感測電極101之每一行與其鄰近行間隔開一距離B。感測電極之間的最小可達成分離受限於微影程序之可達成節距。在又一態樣中，藉由相對於掃描方向偏移感測電極之圖案、傾斜感測電極之圖案或兩者之一組合來增強一電容感測積體電路之有效解析度。
在圖5中所圖解說明之實施例中，沿垂直於感測電極101之行之x方向相對於光罩掃描陣列140。然而，感測電極之第二行自感測電極之第一行偏移一距離P/2。若在一時間t1處對感測電極之陣列140之一第一行進行取樣且在一時間t2處對感測電極之第二行進行取樣(其中t1與t2之間的差係距離B除以掃描速度Vs)，則沿y方向延伸之光罩110之一部分將被成像兩次。該部分將首先藉由感測電極之第一行成像且藉由沿y方向自感測電極之第一行偏移距離P/2之感測電極之第二行再次成像。以此方式使沿y方向之此兩個影像之組合之解析度有效地加倍。類似地，可藉由添加額外行(每一者偏移節距P之一分率)來擴展此解析度增強。
一般而言，陣列140係二維的：具有兩個節距向量p1及p2。針對m及n之任意整數值在每一位置(m p1+n p2)處存在一電極。為增強解析度，節距向量p1及p2中之至少一者不平行於或垂直於掃描方向(例如，圖5中所圖解說明之節距向量p1)。
在某些實施例中，p1與p2彼此正交，但兩者皆不平行或垂直於掃描方向。舉例而言，如圖6中所圖解說明，節距向量p1自掃描方向傾斜一角度A。類似地，此使得能夠以小於毗鄰感測電極之間的節距之一空間解析度使光罩成像。
在又一態樣中，可採用由電容感測積體電路100產生之信號之同差或外差偵測以減小電容感測積體電路100之量測雜訊。如圖7中所圖解說明，電壓源104係一振盪電壓源。振盪之頻率顯著高於ADC 105之取樣頻率以避免頻疊。將電壓節點145上呈現之一振盪電壓供應至電容感測積體電路100之感測電子器件及一混合器140。混合器140耦合至振盪電壓源104、運算放大器120之輸出及一低通濾波器141。藉由混合器140將指示感測電極101之表面上之電荷改變之一信號142與振盪電壓信號143混合。將所得混合信號146供應至低通濾波器141。可將所得經濾波信號144傳遞至ADC 115用於進一步處理，如前文參考圖1所論述。參考圖7闡述一同差偵測方案。然而，亦可預計一外差偵測方案。在一外差偵測方案中，將把與供應至感測電子器件之信號稍微不同之頻率之一信號供應至混合器140。另外，將用一帶通濾波器替換低通濾波器141。
在一較佳實施例中，將用於外差偵測之混合器140及低通濾波器141或替代地一帶通濾波器製作為電容感測積體電路100之部分。然而，如圖7中所圖解說明，可與電容感測積體電路100分離地製作混合器140及低通濾波器141。
圖8圖解說明適於藉由本發明之系統150之實施之一方法200。在一項態樣中，應認識到，可經由由電腦106之一或多個處理器執行之一預程式化演算法實施程序流程200之資料處理步驟。儘管在系統150之上下文中呈現以下說明，但在本文中應認識到，系統150之特定結構態樣不表示限制且不應僅解釋為說明性的。
在方塊201中，跨越一樣品110之導電表面及一電容感測積體電路100提供一電壓。電容感測積體電路100包含複數個感測電極101，其各自具有擁有小於100 μm2(例如，十微米×十微米)之一表面面積之一感測表面。電容感測積體電路100亦包含感測電子器件103。
電壓電位V0在樣品110與感測電極101之間誘發電場107。在某些實例中，在一防護電極102與樣品110之間產生之電場環繞電場107且使其失真(例如，擴散、條紋化等)最小化。以此方式，將電場107之電場線維持為實務上儘可能均勻地直。針對每一感測電極101與樣品110之間的一恆定電壓電位V0，所誘發電場107在一感測電極101位於一特徵之頂部上方時較強且在該電極位於一溝渠上方時較弱。針對一場效應電晶體之一電浮動閘極之表面上之一恆定電荷，閘極電壓隨著閘極與一樣品之導電表面之間的距離改變而改變。
在方塊202中，當樣品110相對於電容感測積體電路100移動時判定樣品110之導電表面與感測電極101中之每一者之間的電容之一指示。
在某些實例中，當每一感測電極101與樣品110之表面之間的距離改變時，感測電子器件103在每一感測電極101與樣品110之間維持一恆定電壓電位V0。因此，當距離增加時(例如，當感測電極101位於一溝渠上方時)，減小電場以維持恆定電壓電位V0。藉由減小感測電極101之表面上之電荷而減小電場。在此情景中，一電流108將電荷自感測電極101之表面輸送走以減小感測電極101之表面上之電荷。相反地，當距離減少時(例如，當感測電極101在吸收體層114之一特徵之頂部上方移動時)，增加電場以維持恆定電壓電位V0。藉由增加感測電極101之表面上之電荷而增加電場。在此情景中，一電流108朝向感測電極101之表面輸送電荷以增加感測電極101之表面上之電荷。當感測電極通過樣品110之變化之表面形貌上方時感測電子器件103之一輸出節點109上呈現之一電壓指示感測電極101之表面上之電荷改變。
在某些其他實例中，在一場效應電晶體之一電浮動閘極上維持一恆定電荷。當感測電極通過樣品110之變化之表面形貌上方時，感測電子器件量測跨越FET之源極及汲極之電壓下降之改變。
在一或多個實例性實施例中，可在硬體、軟體、韌體或其任一組合中實施所闡述之功能。若在軟體中實施，則該等功能可儲存於一電腦可讀媒體上或作為一或多個指令或碼經由一電腦可讀媒體傳輸。電腦可讀媒體包含電腦儲存媒體及通信媒體兩者，包含促進將一電腦程式自一個地方 傳送至另一地方之任何媒體。一儲存媒體可係可由一個一般用途或特殊用途之電腦存取之任何可用媒體。藉由舉例方式，且並非限制方式，此等電腦可讀媒體可包括：RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於以指令或資料結構的形式攜載或儲存所期望之程式碼構件且可由一個一般用途或特殊用途電腦或一個一般用途或特殊用途處理器存取之任何其他媒體。此外，可將任何連接適當地稱為一電腦可讀媒體。舉例而言，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)自一網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、DSL或無線技術(諸如紅外線、無線電及微波)皆包含於媒體之定義中。如本文中所使用之磁碟及碟片包含：緊致碟片(CD)、雷射碟片、光學碟片、數位多功能碟片(DVD)、軟磁碟及藍光碟片，其中磁碟通常以磁性方式再現資料，而碟片藉助雷射以光學方式再現資料。以上各項之組合亦應包含於電腦可讀媒體之範疇內。
雖然本文中相對於比例光罩闡述實施例，但應理解，該等實施例可用於表徵諸如晶圓之另一樣品之圖案特徵。在此項技術中習知諸多不同類型之比例光罩，且如本文中所使用之術語「比例光罩」、「遮罩」及「光罩」意欲囊括此項技術中習知之所有類型之比例光罩。
如本文中所使用，術語「晶圓」通常係指由一半導體或 非半導體材料形成之基板。此一半導體或非半導體材料之實例包含(但不限於)單晶矽、砷化鎵及磷化銦。通常在半導體製作設施中發現及/加工此等基板。
可在一晶圓上形成一或多個層。舉例而言，此等層可包含(但不限於)一抗蝕劑、一介電材料、一導電材料及一半導體材料。在此項技術中習知諸多不同類型之此等層，且本文中所使用之術語晶圓意欲囊括可在其上形成所有類型之此等層之一晶圓。
雖然在上文中出於指導性目的闡述了某些特定實施例，但本專利文件之教示內容具有一般適用性且不限於上文所闡述之特定實施例。因此，可在不背離如申請專利範圍中所陳述之本發明範疇的情況下實踐所闡述實施例之各種特徵之各種修改、改編及組合。
100‧‧‧電容感測積體電路
101‧‧‧感測電極/場效應電晶體(FET)
101A‧‧‧感測電極/場效應電晶體(FET)
101B‧‧‧感測電極/場效應電晶體(FET)
101C‧‧‧感測電極/場效應電晶體(FET)
101D‧‧‧感測電極/場效應電晶體(FET)
102‧‧‧防護電極
103‧‧‧感測電子器件
104‧‧‧恆定電壓源/電壓供應器/電壓源/振盪電壓源
105‧‧‧類比轉數位轉換器(ADC)
106‧‧‧影像獲取電腦/電腦
107‧‧‧電場/所誘發電場
108‧‧‧電流
109‧‧‧輸出節點
110‧‧‧樣品/極紫外線光罩/光罩
111‧‧‧熔融二氧化矽板
112‧‧‧多層布拉格(Bragg)反射體/多層反射體
113‧‧‧釕封蓋層/封蓋層
114‧‧‧吸收體膜/吸收體/吸收體層
115‧‧‧數位信號/量測信號/類比轉數位轉換器(ADC)
116‧‧‧定位系統/計算系統
117‧‧‧運動控制器
118‧‧‧平移級/級
119‧‧‧平移級/級
120‧‧‧運算放大器
121‧‧‧回饋電容器
122‧‧‧高速匯流排
123‧‧‧電流源
125‧‧‧程式指令
126‧‧‧載體媒體
127‧‧‧電荷放大器
130‧‧‧差動放大器
131‧‧‧電阻器
132‧‧‧切換元件
133‧‧‧切換元件
134‧‧‧字線
135‧‧‧位元線
136‧‧‧控制線
137‧‧‧差動放大器/放大器電路
138‧‧‧切換元件
139‧‧‧切換元件
140‧‧‧感測電極之二維陣列/陣列/混合器/感測電極之交錯陣列/感測電極之傾斜陣列
141‧‧‧低通濾波器
142‧‧‧信號
143‧‧‧振盪電壓信號
144‧‧‧所得經濾波信號
145‧‧‧電壓節點
146‧‧‧所得混合信號
150‧‧‧系統/控制線
200‧‧‧方法/程序流程
A‧‧‧角度
B‧‧‧距離
BSEL‧‧‧數位控制信號/數位信號
BSEL[1]‧‧‧二進制數位控制信號
BSEL[2]‧‧‧二進制數位控制信號
D‧‧‧深度
H‧‧‧距離
P‧‧‧節距
V0‧‧‧電壓電位/恆定電壓電位/恆定值
Vs‧‧‧掃描速度
WSEL‧‧‧數位控制信號/數位信號
WSEL[1]‧‧‧二進制數位控制信號
WSEL[2]‧‧‧二進制數位控制信號
圖1係圖解說明包含用以檢測具有一導電表面之一樣品110之一電容感測積體電路100之一系統150之一簡化圖。
圖2係圖解說明一項實施例中之一電容感測積體電路100之一簡化圖。
圖3係圖解說明另一實施例中之一電容感測積體電路100之一簡化圖。
圖4係圖解說明又一實施例中之一電容感測積體電路100之一簡化圖。
圖5係圖解說明具有感測電極之一交錯陣列140之一電容感測積體電路100之一簡化圖。
圖6係圖解說明具有感測電極之一傾斜陣列140之一電容感測積體電路100之一簡化圖。
圖7係圖解說明在一項實施例中包含用以採用同差偵測檢測一樣品110之一電容感測積體電路100之一系統之一簡化圖。
圖8係圖解說明在相對於電容感測積體電路掃描一樣品時判定在若干感測電極與該樣品之一導電表面之間的一電容之一指示之一方法200之一流程圖。
100‧‧‧電容感測積體電路
101‧‧‧感測電極/場效應電晶體(FET)
102‧‧‧防護電極
103‧‧‧感測電子器件
104‧‧‧恆定電壓源/電壓供應器/電壓源/振盪電壓源
105‧‧‧類比轉數位轉換器(ADC)
106‧‧‧影像獲取電腦/電腦
107‧‧‧電場/所誘發電場
108‧‧‧電流
109‧‧‧輸出節點
110‧‧‧樣品/極紫外線光罩/光罩
111‧‧‧熔融二氧化矽板
112‧‧‧多層布拉格(Bragg)反射體/多層反射體
113‧‧‧釕封蓋層/封蓋層
114‧‧‧吸收體膜/吸收體/吸收體層
115‧‧‧數位信號/量測信號/類比轉數位轉換器(ADC)
117‧‧‧運動控制器
118‧‧‧平移級/級
119‧‧‧平移級/級
122‧‧‧高速匯流排
125‧‧‧程式指令
126‧‧‧載體媒體
150‧‧‧系統/控制線
D‧‧‧深度
H‧‧‧距離
V0‧‧‧電壓電位/恆定電壓電位/恆定值
Vs‧‧‧掃描速度

Claims (20)

  1. 一種設備，其包括：一電容感測積體電路，其包括，複數個感測電極，其各自具有擁有小於一百平方微米之一表面面積之一感測表面，該電容感測積體電路經組態以在該等感測電極中之每一者與一樣品之一導電經圖案化表面之間具有一電壓，及感測電子器件，其經組態以在該樣品沿平行於該經圖案化樣品之該經圖案化表面之一方向相對於該複數個感測電極移動時產生指示該複數個感測電極中之每一者之該感測表面與該樣品之該經圖案化表面之間的電容之一改變之複數個電信號。
  2. 如請求項1之設備，其中在該經圖案化樣品之一掃描期間在該複數個感測電極與該經圖案化樣品之間維持至少五奈米之一距離。
  3. 如請求項1之設備，其進一步包括：一防護電極，其具有與該複數個感測電極之該等感測表面共面之一表面，該電容感測積體電路經組態以將該防護電極維持在與該複數個感測電極相同之電壓。
  4. 如請求項1之設備，其進一步包括：一電腦，其耦合至該電容感測積體電路，該電腦經組態以自該電容感測積體電路接收該複數個電信號且產生該經圖案化樣品之該表面之一形貌之一影像。
  5. 如請求項2之設備，其中在該經圖案化樣品之一掃描期 間在該複數個感測電極與該經圖案化樣品之間維持小於一百奈米之一距離。
  6. 如請求項2之設備，其中在該經圖案化樣品之該掃描期間該複數個感測電極與該經圖案化樣品之間的該距離維持約恆定。
  7. 如請求項1之設備，其中該複數個感測電極中之每一者之該感測表面之該面積小於0.01平方微米。
  8. 如請求項1之設備，其中該複數個感測電極中之每一者係一場效應電晶體，該場效應電晶體具有一電浮動閘極以及耦合至該等感測電子器件之一源極及一汲極。
  9. 如請求項8之設備，其中該等感測電子器件包含，一電阻器，其耦合於一電壓源與該複數個感測電極之一場效應電晶體之間，及一差動放大器，其具有跨越電流感測電阻器耦合之一反相輸入及一非反相輸入以及一輸出節點，其中該輸出節點上呈現之一電壓指示該場效應電晶體之一閘極電壓。
  10. 如請求項8之設備，其中該等感測電子器件包含，一電流源，其跨越該等場效應電晶體中之每一者之該源極及該汲極耦合，及一差動放大器，其具有跨越該等場效應電晶體中之每一者之該源極及該汲極耦合之一反相輸入及一非反相輸入以及一輸出節點，其中該輸出節點上呈現之一電壓指示該場效應電晶體之一閘極電壓。
  11. 如請求項10之設備，其中該等感測電子器件包含基於一第一控制信號之一值而將該電流源選擇性地耦合至一第一場效應電晶體之一第一切換元件及基於一第二控制信號之一值而將該電流源選擇性地耦合至一第二場效應電晶體之一第二切換元件。
  12. 如請求項11之設備，其中該第一場效應電晶體係在該第一場效應電晶體之一閘極位於該經圖案化樣品之一部分上方時之一第一時間處選擇且一第二場效應電晶體係在該第二場效應電晶體之一閘極位於該經圖案化樣品之該部分上方時的該第一時間之後的一第二時間處選擇。
  13. 如請求項1之設備，其中該複數個感測電極中之每一者係金屬觸點柱，且該等感測電子器件包含耦合至該複數個感測電極中之每一者之一電荷放大器。
  14. 一種方法，其包括：跨越一樣品之一導電表面及一電容感測積體電路提供一電壓，該電容感測積體電路包含：複數個感測電極，其各自具有擁有小於一百平方微米之一表面面積之一感測表面；及感測電子器件；及當該樣品相對於該電容感測積體電路移動時判定該樣品之該導電表面與該複數個感測電極中之每一者之間的一電容之一指示。
  15. 如請求項14之方法，其中該複數個感測電極中之每一者係一場效應電晶體，該場效應電晶體具有一電浮動閘極以及耦合至該等感測電子器件之一源極及一汲極。
  16. 如請求項15之方法，其中該等感測電子器件包含，一電阻器，其耦合於一電壓源與該複數個感測電極之一場效應電晶體之間，及一差動放大器，其具有跨越電流感測電阻器耦合之一反相輸入及一非反相輸入以及一輸出節點，其中該輸出節點上呈現之一電壓指示該場效應電晶體之一閘極電壓。
  17. 如請求項15之方法，其中該等感測電子器件包含，一電流源，其跨越該等場效應電晶體中之每一者之該源極及該汲極耦合，及一差動放大器，其具有跨越該等場效應電晶體中之每一者之該源極及該汲極耦合之一反相輸入及一非反相輸入以及一輸出節點，其中該輸出節點上呈現之一電壓指示該場效應電晶體之一閘極電壓。
  18. 如請求項14之方法，其中該複數個感測電極中之每一者係金屬觸點柱，且其中該等感測電子器件包含耦合至該複數個感測電極中之每一者之一電荷放大器。
  19. 一種系統，其包括：一電容感測積體電路，其包括，複數個感測電極，其各自具有擁有小於0.01平方微米之一表面面積之一感測表面，該電容感測積體電路經組態以在該等感測電極中之每一者與一導電樣品之間具有一電壓，及感測電子器件，其經組態以在該樣品相對於該複數個 感測電極移動時產生指示該複數個感測電極中之每一者之該感測表面與該樣品之該表面之間的電容之一改變之複數個電信號；及一電腦，其經組態以：自該電容感測積體電路接收複數個電信號，且至少部分地基於該複數個電信號判定該樣品中之一缺陷之存在。
  20. 如請求項19之系統，其中該缺陷之該存在之該判定涉及一晶粒與晶粒間檢測、一單元與單元間檢測或一晶粒與資料庫間檢測中之任一者。
TW101137364A 2011-10-10 2012-10-09 Ｅｕｖ光罩的電容性檢測 TW201324031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161545356P 2011-10-10 2011-10-10
US13/647,037 US20130088245A1 (en) 2011-10-10 2012-10-08 Capacitive Inspection Of EUV Photomasks

Publications (1)

Publication Number Publication Date
TW201324031A true TW201324031A (zh) 2013-06-16

Family

ID=48041684

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137364A TW201324031A (zh) 2011-10-10 2012-10-09 Ｅｕｖ光罩的電容性檢測

Country Status (3)

Country Link
US (1) US20130088245A1 (zh)
TW (1) TW201324031A (zh)
WO (1) WO2013055708A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9086439B2 (en) * 2011-02-25 2015-07-21 Maxim Integrated Products, Inc. Circuits, devices and methods having pipelined capacitance sensing
US8860432B2 (en) 2011-02-25 2014-10-14 Maxim Integrated Products, Inc. Background noise measurement and frequency selection in touch panel sensor systems
DE112012001000T5 (de) 2011-02-25 2013-11-21 Maxim Integrated Products, Inc. Kapazitive Berührungserkennungs-Architektur
US20130022240A1 (en) * 2011-07-19 2013-01-24 Wolters William C Remote Automated Planning and Tracking of Recorded Data
US9448343B2 (en) 2013-03-15 2016-09-20 Kla-Tencor Corporation Segmented mirror apparatus for imaging and method of using the same
US9804199B2 (en) * 2013-11-19 2017-10-31 The United States of America as Represented by NASA Ephemeral electric potential and electric field sensor
US9494538B2 (en) * 2014-04-04 2016-11-15 Deere & Company Agricultural moisture sensor with co-planar electrodes
US10712378B2 (en) * 2016-07-01 2020-07-14 United States Of America As Represented By The Administrator Of Nasa Dynamic multidimensional electric potential and electric field quantitative measurement system and method
GB201720335D0 (en) 2017-12-06 2018-01-17 Zedsen Ltd Examining objects with electric fields
GB201722248D0 (en) 2017-12-28 2018-02-14 Zedsen Ltd Examining objects with electric field
US11268922B2 (en) 2018-01-19 2022-03-08 Transtech Systems, Inc. Electromagnetic impedance spectroscopy apparatus and related planar sensor system
US10489483B1 (en) * 2018-09-21 2019-11-26 National Technology & Engineering Solutions Of Sandia, Llc Circuit arrangement and technique for setting matrix values in three-terminal memory cells
US10545099B1 (en) 2018-11-07 2020-01-28 Kla-Tencor Corporation Ultra-high sensitivity hybrid inspection with full wafer coverage capability
US20230136092A1 (en) * 2020-04-24 2023-05-04 Agco Corporation Agricultural machines comprising capacitive sensors, and related methods and apparatus
US11275312B1 (en) 2020-11-30 2022-03-15 Waymo Llc Systems and methods for verifying photomask cleanliness

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020264A (en) * 1997-01-31 2000-02-01 International Business Machines Corporation Method and apparatus for in-line oxide thickness determination in chemical-mechanical polishing
IL124961A (en) * 1998-06-16 2006-10-05 Orbotech Ltd Contactless test method and system
KR100314131B1 (ko) * 1999-10-16 2001-11-15 윤종용 도전성 패턴 결함을 선택적으로 검사하는 웨이퍼 검사시스템 및 그 검사방법
JP4623887B2 (ja) * 2001-08-27 2011-02-02 オー・エイチ・ティー株式会社 検査装置用センサ及び検査装置
US6947853B2 (en) * 2002-05-23 2005-09-20 Oht, Inc. Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
US7484887B2 (en) * 2003-02-20 2009-02-03 Ysis Incorporated Digitally modified resistive output for a temperature sensor
US7466161B2 (en) * 2005-04-22 2008-12-16 Photon Dynamics, Inc. Direct detect sensor for flat panel displays
US7369214B2 (en) * 2005-08-11 2008-05-06 Asml Holding N.V. Lithographic apparatus and device manufacturing method utilizing a metrology system with sensors
JP4765708B2 (ja) * 2006-03-23 2011-09-07 株式会社デンソー 容量式物理量センサ
US7629798B2 (en) * 2007-05-25 2009-12-08 Kla-Tencor Corporation Wafer edge-defect detection and capacitive probe therefor
US7570066B2 (en) * 2007-11-01 2009-08-04 Seagate Technology Llc Simultaneous detection of in-plane and out-of-plane position displacement with capacitive sensors

Also Published As

Publication number Publication date
US20130088245A1 (en) 2013-04-11
WO2013055708A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
TW201324031A (zh) Ｅｕｖ光罩的電容性檢測
US9810978B2 (en) Method for lithography patterning
US8513625B2 (en) Track-based metrology method and apparatus
US7711177B2 (en) Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data
US9406573B2 (en) Exposure mask fabrication method, exposure mask fabrication system, and semiconductor device fabrication method
US20070117029A1 (en) Exposure pattern or mask and inspection method and manufacture method for the same
KR101128558B1 (ko) 측정 시스템 및 방법
KR101598832B1 (ko) 기판의 결함 검사 방법
Arat et al. Charge-induced pattern displacement in E-beam lithography
Iida et al. Standard wafer with programed defects to evaluate the pattern inspection tools for 300-mm wafer fabrication for 7-nm node and beyond
JP2006200944A (ja) 試料欠陥検査及び試料検査方法
US9304160B1 (en) Defect inspection apparatus, system, and method
KR100963450B1 (ko) 하전입자 반응성 레지스트를 검사하는 시스템 및 방법
Iida et al. Development of standard samples with programmed defects for evaluation of pattern inspection tools
CN113228222A (zh) 用于校准扫描带电粒子显微镜的方法
Iida et al. Development of standard samples with programmed defects for evaluation of pattern inspection tools for 7-nm and smaller nodes
Chao et al. Scatterometry-based defect detection for DSA in-line process control
EP4134749A1 (en) Overlay measurement using balanced capacity targets
Cao et al. Parallel MEMS AFM for high-throughput semiconductor metrology and inspection
US20170261544A1 (en) Functional Prober Chip
Sarkar et al. Investigating metal oxide resists for patterning 28-nm pitch structures using single exposure extreme ultraviolet: defectivity, electrical test, and voltage contrast study
JP2010258013A (ja) 基板検査装置及び方法
Kazmiruk et al. Optimization of e-beam systems for wafer defect inspection and for die-to-database verification
Resnick et al. Direct die-to-database electron beam inspection of fused silica imprint templates
US20070247165A1 (en) Wafer backside particle detection for track tools