CN100347842C - 集成电路和测量方法以及测量结构的制备 - Google Patents

集成电路和测量方法以及测量结构的制备 Download PDF

Info

Publication number
CN100347842C
CN100347842C CNB028300092A CN02830009A CN100347842C CN 100347842 C CN100347842 C CN 100347842C CN B028300092 A CNB028300092 A CN B028300092A CN 02830009 A CN02830009 A CN 02830009A CN 100347842 C CN100347842 C CN 100347842C
Authority
CN
China
Prior art keywords
test position
marking
integrated circuit
substrate
hydrofluoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028300092A
Other languages
English (en)
Other versions
CN1708842A (zh
Inventor
G·W·小班克
A·迪林
P·V·卡祖巴
L·莫什科维奇
J·罗伯特
J·A·斯林克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1708842A publication Critical patent/CN1708842A/zh
Application granted granted Critical
Publication of CN100347842C publication Critical patent/CN100347842C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00—Sampling; Preparing specimens for investigation
    • G01N1/28—Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32—Polishing; Etching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2898—Sample preparation, e.g. removing encapsulation, etching

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种用于测量集成电路(IC)结构(12)的方法，该方法通过测量该结构的印记(30)实现，一种用于制备用于上述测量的测试位置(26)的方法，以及由此形成的IC(10)。用于制备测试位置的方法包括从衬底上逐渐除去结构以暴露衬底的顶表面(32)中的结构的除去的底表面的印记(30)。然后可以使用原子力显微镜(AFM)(40)成像印记。图像(50)可以用于测量结构的底表面。

Description

集成电路和测量方法以及测量结构的制备
技术领域
本发明的技术领域是集成电路的物理测量。
背景技术
为了监控和调试器件，超大规模集成电路(VLSI)技术需要芯片临界尺寸(CD)和失效分析(FA)数据的知识。例如，互补金属氧化物半导体(CMOS)多晶硅栅极导体(PC)的临界尺寸和相关的多晶硅隔离层的尺寸对于那些器件通常是重要的。
不幸地是，当前的测量技术具有许多缺点。例如，无破坏性测量技术，如在线扫描电子显微镜(SEM)，由于数据在工艺完成之前取得，所以不是重要的临界尺寸的代表。同样，如透射电子显微镜(TEM)的破坏性技术需要用于测量的样品的垂直横截面，该测量工作强度大并且耗费时间。另外，破坏性技术通常只在可能不是整个结构的CD代表的一维上测量。如果适当地展开卷积数据，已经发现的电测量可以作为一种精确的测量技术。然而，可以预期地是，在栅极长度小于50nm时，由于寄生电容，电测量技术将不再精确。
上述技术不允许PC结构的整个范围之上的尺寸数据，PC结构应该允许的探测有：在尺寸上的系统变化；如未对准的局部异常；PC窄化或变宽；或如凸起和凹陷的缺陷。另外，SEM数据限于在横截面上，而在平面上略有误差。
除了在PC蚀刻之后，当前的测量技术的另一个缺点是通常不允许在线实施，也不允许在工艺结束时测量。获得在工艺结束时的精确的CD测量越来越重要，因为该测量直接涉及电性能。
由于上述原因，该领域需求测量半导体CD的改良方法。
发明内容
本发明涉及一种用于测量集成电路结构的方法，该方法通过测量该结构的印记实现，一种用于制备用于上述测量的测试位置的方法，以及由此形成的集成电路。用于制备测试位置的方法包括从衬底上除去结构的一部分以暴露衬底的顶表面中的结构的除去的底面的印记。然后可以使用原子力显微镜(AFM)成像印记，其可以用于测量结构的底面并确定CD。可以实施测试位置的制备，用于在线测量在晶片上任意裸芯(die)上的任意位置处的结构，以解决在晶片的整个范围内结构的芯片到芯片的变化。本发明允许在二维平面图内的观测达到至少4nm的精度，并可扩展到小于50nm的全部尺寸。本发明也可以将总的分析时间(例如，样品制备、数据采集、数据缩减)缩减到已有技术的大概25％。
本发明的前述和其它特征将从下面本发明实施例的更具体的描述中显而易见。
附图说明
参考下面的附图，将详细描述本发明的实施例，其中同样的标号表示同样的部分，并且其中：
图1示出了包括待测量结构的IC；
图2示出了包括一个印记的图1的IC的一个测试位置；
图3示出了图2的印记的三维图像；
图4A-4C示出了数据分析的图形用户界面。
具体实施方式
参考附图，图1示出了包括待测量结构12的一个实施例的集成电路(IC)10。如作为例子的实施例所示，结构12包括位于衬底16上的一对场效应晶体管(FET)14和其它IC部分24。衬底16优选用硅形成。每个FET 14包括位于一对隔离层20之间的栅极氧化物19上的栅极导体18。源极-漏极区22在每个FET 14之间延伸。同时示出了IC 10的其它部分24。虽然为了明晰没有示出，但是所有的部分在某种程度上延伸进页面内。应该理解，待测量结构的形式可以彻底地不同，即没必要是FET。其它可能的结构包括，例如，隔离沟槽、接触孔、有源硅区、动态随机存取存储器(DRAM)存储节点沟槽开口、硅化物覆盖区(footprint)、扩散电阻元(resistor dimension)等。另外，应该理解，为了简洁和明晰的目的，简化了所示的结构12。
参考图2，示出了用于测量IC 10的结构12的测试位置26的一个实施例。测试位置26包括通过除去在衬底16的顶表面32中的结构12产生的显微印记30(在图2中被极大地放大)。印记30是结构12的底表面34(图1)的水平(交叉并进入页面内)复制，并在所有的结构12在衬底16上形成时，在衬底16的顶表面32(图2)中形成。除去结构12到顶表面32，暴露印记30。如图1和图2所示，结构12和相应的底表面34可以包括许多段，每段形成它自己的印记30的部分。在除去工艺的精度范围内，印记30的水平尺寸与结构12的底表面34的尺寸相同。因此，印记30尺寸的测量，提供了除去的结构12的相应部分的底表面的测量。
如上所述，为了制备用于测量的测试位置26，必须通过除去结构12暴露印记30。如在这里使用的，“除去结构”意思是通过下述工艺除去的结构12的水平延伸部分。当结构12的整体水平延伸时，不必除去它。在一个实施例中，通过逐渐地除去结构12的部分下至顶表面32提供除去。更确切地说，除去结构12的一部分，并接着重复除去步骤，直到暴露顶表面32中的印记30。逐渐除去允许在不破坏衬底16，即它完好无损的情况下，清除结构12的一部分。
测试位置26可以按多种方式与IC 10的其它部分24隔离。如果适当从IC 10除去测试位置26，那么测试位置26可以从IC 10的较大样品上切除，并，例如，粘附到硅滑面(slide)用于制备。例如，可以使用蜡提供粘附。通过任何公知的或后来发展的除去工艺，测试位置26的制备可以从多晶硅的上截面的先前分层(precursor de-layering)开始。此时，在该实施例中，发现通过重复地在氢氟(HF)酸溶液中搅动测试位置26逐渐除去结构12的部分是有利的。更确切地说，除去残留的覆盖膜，以剩下印记30。可以按任何现在公知的或后来发展的方式提供搅动。搅动的一种方式是使用在约100-1000PRM下工作的磁性搅动器。在一个实施例中，还发现在18℃-22℃范围内，优选在约21℃的温度下保持HF酸是有利的。每个搅动步骤，即除去步骤，相对于前一搅动步骤，缩短了持续时间。使用的实际持续时间将根据结构12的构成变化。作为例子的持续时间包括约30秒每层，并在约3分钟时开始。在每个搅动步骤之后，用水，例如去离子水，漂洗测试位置26，并在此后例如使用吹干燥空气或氮气的方法干燥。接着，可以使用复制膜或透明带除去测试位置上的外部材料。应该理解，上述用于逐渐除去结构12的技术不是可利用于完成工艺的唯一方法。因此，本发明不应该局限于除了如在所附权利要求中提供的这种特殊技术。另外，上面作为例子的实施例可以变化，用于在制造安装中实施。
在其它情况下，从IC 10除去测试位置26可能是不适当或不利的。在这种情况下，可以在IC 10上就地制备测试位置26，所得的IC包括在衬底16顶表面32中的结构12的除去的底表面34的印记30。测试位置26应该包括在这样的设计中，作为工作中不需要的IC 10的部分，但使用与其它工作的部分一样的制造技术制造。接着，可以使用其它掩膜保护测试位置26不受后段制程(BEOL)的影响。然后，在不除去测试位置26的情况下，可以使用与上述相同的受控HF酸提供用于测量的结构12的除去。按照这种方式，在测试位置26中除去结构12应该对IC 10的其它部分24的工作是无害的。以这种方式，可以在不毁坏IC 10的情况下在线测量IC10的结构12。
一旦暴露了印记30，可以通过测量印记30测量结构12的底表面34。如图2所示，在一个实施例中，可以通过使用原子力显微镜(AFM)40扫描获得印记30的三维图像，来提供测量。在一个实施例中，AFM 40是实现获得三维图像的一维AFM。AFM是包括耦合到探针42的传感器截面44和数据处理器截面46的扫描探针显微镜的公知类型。如本领域的技术人员所公知，AFM形成了高分辨率的三维图像。使用AFM 40的测量可以包括如在公知线性尺寸上测量结构的先前步骤，例如，NIST可追踪标准(例如，斜度(pitch)控制栅格)，以在使用之前校准AFM 40。另外，可以在使用之后进行公知线性尺寸的测量，以确保探针42未被破坏，或者AFM40驱动控制机械装置(未示出)在使用期间没有偏移。在一个实施例中，使用未使用的探针42进行实际测量。
图3示出了作为例子的测试位置26的三维图像50。如例中所示，通过在局部透视图上提供点光和旋转，图像50被数字化修改以更好地显示立体图。图像50示出了包括FET 14(图1)的底表面34的印记30的形貌，FET 14包括栅极导体18、隔离层20和源极-漏极区22。基于该数据，可以确定例如栅极长度和隔离层宽度的尺寸。
图4A-4C示出了由AFM 40处理软件和显示数据分析提供的图形用户界面(GUIs)58。图4A示出了在线测试(“ILT”)多晶CD切口结构；图4B示出了在相同裸芯上的栅极阵列中的多晶栅极线的印记；图4C示出了在切口性能电路上的多晶栅极线的印记。常规AFM 40处理软件允许数据分析和尺寸计算。例如，图4A-4C中的每一个包括截面分析区62，其中提供了图像的截面图像64(左下角)。每个截面图像64经过测定示出了图像50(图1)的截面，并允许测试窗口63的选择性布置。横截面图像区65(左上角)包括与测试窗口63左-右端匹配的指示箭头60(向下的箭头)。AFM 40软件能够按许多统计学方法例如平均计算出测试窗口63内例如指示箭头60之间的尺寸。因此，测得的尺寸可以在二维区域上确定，它是比仅为一维的横截面简单图像更精确的功能器件的图像。测量结果在每个GUI 58的右面示出。在图4A中，栅极18(图1)长度被报告为89.074nm+/-4nm；在图4B中，该长度被报告为93.614nm+/-4nm；而在图4C中，该长度被报告为91.421nm+/-4nm。各种其它数据报告，如图所示，和统计学计算都容易通过例如数字仪器图像处理软件V5.12R2的常规软件提供。
除实际尺寸之外，图像50(图3)也允许如不规则和/或光刻未对准的缺陷的探测。缺陷可以通过尺寸分析并直观地确定。根据后面的技术，图4A-4C中的每一个也包括经过回顾示出了图像50(图3)的一部分的截面图像区64。参考图4B，虽然图像区64中的曲线是有意提供的，但明显的是，在图像区64中可以容易地直观地探测到缺陷。此外，在某些情况下，可以在图像50(图3)中探测到缺陷。例如，在图像50中圆形的区域70表示未对准接触。
用于测量IC结构的上述方法，用于制备测试位置的方法，以及由此形成的IC，允许精确测量/探测例如多晶硅线边缘粗糙度(LER)、场效应晶体管(FET)沟道尺寸(长度和宽度)和侧壁隔离层尺寸(长度和宽度)，以及在位于芯片上任何位置的单独选择的器件上的硅级上的覆盖层测量。另外，现在可以精确地确定如局部变宽或窄化的FET沟道不规则，以及如凸起或凹陷的FET沟道缺陷的数量。可以实施本发明，用于在线测量在晶片上任意裸芯上的任意位置处的结构。本发明允许在二维平面图内的观测达到至少4nm的精度，并可扩展到小于50nm的全部尺寸。本发明也可以将总的分析时间(例如，样品制备、数据采集、数据缩减)缩减到已有技术的大概25％。
虽然结合上述具体实施例描述了本发明，但是明显地是，许多改变、修改和变化对于本领域的技术人员来说是显而易见的。因此，上述本发明的实施例旨在举例说明，而非限制。只要不脱离由所附权利要求书限定的本发明的精神和范围，可以进行各种修改。
工业适用性
本发明对于测量集成电路结构的底表面的尺寸是有益的。

Claims (21)

1.一种用于测量设置在衬底(16)上的集成电路结构(12)的底表面(34)的方法，包括以下步骤：
(a)从所述衬底上除去所述结构，以在所述衬底的顶表面(32)中暴露印记(30)，其中所述印记对应于除去的所述结构的底表面(34)；以及
(b)获得所述印记的图像(50)，以测量除去的所述结构的底表面。
2.根据权利要求1的方法，其中所述结构包括栅极导体(18)。
3.根据权利要求1的方法，其中所述步骤(b)包括测量包括栅极长度和隔离层宽度的至少一个的尺寸。
4.根据权利要求1的方法，其中所述步骤(b)包括探测不规则和光刻未对准的至少一个的步骤。
5.根据权利要求1的方法，其中所述步骤(b)包括利用原子力显微镜(40)扫描。
6.根据权利要求5的方法，其中所述原子力显微镜(40)包括一维原子力显微镜。
7.根据权利要求5的方法，其中所述步骤(b)还包括利用NIST可追踪标准校准所述原子力显微镜(40)。
8.根据权利要求1的方法，其中所述步骤(a)包括逐渐除去所述结构(12)到所述衬底(16)的顶表面(32)以暴露所述印记(30)。
9.根据权利要求8的方法，其中每个逐渐除去步骤包括在氢氟酸中搅动。
10.根据权利要求9的方法，其中所述氢氟酸在不低于18℃的温度下，并且其中所述氢氟酸在不高于22℃的温度下。
11.一种用于制备集成电路(10)的测试位置(26)的方法，该测试位置(26)用于测量设置在衬底(16)上的所述集成电路的结构(12)的底表面(34)，该方法包括以下步骤：
(a)除去所述结构的一部分；以及
(b)重复步骤(a)到所述衬底的顶表面(32)，以在所述顶表面中暴露印记(30)，用于测量，其中所述印记对应于除去的所述结构的底表面(34)。
12.根据权利要求11的方法，其中所述除去步骤包括在氢氟酸中搅动。
13.根据权利要求12的方法，其中所述氢氟酸在不低于18℃的温度下，并且其中所述氢氟酸在不高于22℃的温度下。
14.根据权利要求12的方法，其中每个搅动步骤持续比前一搅动步骤更短的一段时间。
15.根据权利要求12的方法，还包括用水漂洗所述测试位置并此后在每个除去步骤之后干燥所述测试位置的步骤。
16.根据权利要求12的方法，还包括使用带从所述测试位置上除去所有外部材料的步骤。
17.根据权利要求12的方法，其中所述搅动步骤包括使用在不低于100PRM下工作的磁性搅动机，以及
其中所述搅动步骤包括使用在不高于1000PRM下工作的磁性搅动机。
18.根据权利要求11的方法，还包括从较大样品上切除所述测试位置(26)并在所述除去步骤之前将所述测试位置粘附到硅滑面的步骤。
19.一种集成电路(10)，包括用于测量所述IC的结构(12)的底表面(34)的测试位置(26)，所述IC包括：
在所述衬底的顶表面(32)中的除去的所述结构的底表面(34)的印记(30)，
由此所述印记的图像(50)可以用于测量所述结构。
20.根据权利要求19的集成电路，其中通过逐渐除去所述结构(12)到所述顶表面(32)来暴露所述印记(30)。
21.根据权利要求20的集成电路，其中通过在氢氟酸中搅动所述测试位置(26)来提供每个逐渐除去。
CNB028300092A 2002-12-10 2002-12-10 集成电路和测量方法以及测量结构的制备 Expired - Fee Related CN100347842C (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2002/039521 WO2004053928A2 (en) 2002-12-10 2002-12-10 Methods of measuring integrated circuit structure and preparation thereof

Publications (2)

Publication Number Publication Date
CN1708842A CN1708842A (zh) 2005-12-14
CN100347842C true CN100347842C (zh) 2007-11-07

Family

ID=32505173

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028300092A Expired - Fee Related CN100347842C (zh) 2002-12-10 2002-12-10 集成电路和测量方法以及测量结构的制备

Country Status (6)

Country Link
US (2) US7507591B2 (zh)
EP (1) EP1570514A4 (zh)
JP (1) JP4524189B2 (zh)
CN (1) CN100347842C (zh)
AU (1) AU2002362136A1 (zh)
WO (1) WO2004053928A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381950B2 (en) * 2004-09-29 2008-06-03 Texas Instruments Incorporated Characterizing dimensions of structures via scanning probe microscopy
US8850965B2 (en) 2005-08-08 2014-10-07 Ronald M. Popeil Device to efficiently cook food
US8186265B2 (en) 2005-08-08 2012-05-29 Ron's Enterprises, Inc. Device to efficiently cook food
US8707857B2 (en) 2005-08-08 2014-04-29 Ronald M. Popeil Cooking device to deep fat fry foods
JP4769568B2 (ja) * 2005-12-19 2011-09-07 富士通セミコンダクター株式会社 半導体装置の製造方法、及び半導体装置の評価方法
US8298838B2 (en) * 2010-02-24 2012-10-30 United Microelectronics Corp. Method for staining sample
JP5333483B2 (ja) * 2011-03-03 2013-11-06 富士通セミコンダクター株式会社 半導体ウェーハ、及びその製造方法
US10412981B2 (en) 2017-02-27 2019-09-17 Ronald M. Popeil System and method for deep frying poultry while avoiding skin damage

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382795A (en) * 1989-08-16 1995-01-17 International Business Machines Corporation Ultrafine silicon tips for AFM/STM profilometry
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
US6054710A (en) * 1997-12-18 2000-04-25 Cypress Semiconductor Corp. Method and apparatus for obtaining two- or three-dimensional information from scanning electron microscopy
US6250143B1 (en) * 1999-07-16 2001-06-26 Agere Systems Guardian Corp. Method of mapping a surface using a probe for stylus nanoprofilometry having a non-circular cross-section
US6489611B1 (en) * 1998-10-07 2002-12-03 Massachusetts Institute Of Technology Atomic force microscope for profiling high aspect ratio samples

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211757A (ja) * 1994-01-25 1995-08-11 Matsushita Electron Corp 不純物濃度測定方法
US6200866B1 (en) * 1998-02-23 2001-03-13 Sharp Laboratories Of America, Inc. Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
WO2002075806A1 (fr) 2001-03-16 2002-09-26 Hitachi, Ltd. Procede d'inspection d'une plaquette, dispositif a faisceau ionique focalise et dispositif a faisceau electronique de transmission

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382795A (en) * 1989-08-16 1995-01-17 International Business Machines Corporation Ultrafine silicon tips for AFM/STM profilometry
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate
US5821549A (en) * 1997-03-03 1998-10-13 Schlumberger Technologies, Inc. Through-the-substrate investigation of flip-chip IC's
US6054710A (en) * 1997-12-18 2000-04-25 Cypress Semiconductor Corp. Method and apparatus for obtaining two- or three-dimensional information from scanning electron microscopy
US6489611B1 (en) * 1998-10-07 2002-12-03 Massachusetts Institute Of Technology Atomic force microscope for profiling high aspect ratio samples
US6250143B1 (en) * 1999-07-16 2001-06-26 Agere Systems Guardian Corp. Method of mapping a surface using a probe for stylus nanoprofilometry having a non-circular cross-section

Also Published As

Publication number Publication date
EP1570514A4 (en) 2008-11-19
JP2006515465A (ja) 2006-05-25
US20050283335A1 (en) 2005-12-22
US7507591B2 (en) 2009-03-24
US20080157077A1 (en) 2008-07-03
AU2002362136A1 (en) 2004-06-30
EP1570514A2 (en) 2005-09-07
AU2002362136A8 (en) 2004-06-30
CN1708842A (zh) 2005-12-14
US7812347B2 (en) 2010-10-12
WO2004053928A2 (en) 2004-06-24
WO2004053928A3 (en) 2005-05-19
JP4524189B2 (ja) 2010-08-11

Similar Documents

Publication Publication Date Title
CN100349273C (zh) 采用整合测量以增进介电质蚀刻效率的方法和设备
CN115280463A (zh) 晶片中检查体积的截面成像方法
CN102227804B (zh) 将晶片放置在卡盘中心的方法和系统
US6084679A (en) Universal alignment marks for semiconductor defect capture and analysis
US7897297B2 (en) Method and system for optimizing intra-field critical dimension uniformity using a sacrificial twin mask
US6392229B1 (en) AFM-based lithography metrology tool
US5847821A (en) Use of fiducial marks for improved blank wafer defect review
KR20180123162A (ko) 다중 처리 단계로부터의 정보로 반도체 계측
US7812347B2 (en) Integrated circuit and methods of measurement and preparation of measurement structure
JP7199725B2 (ja) リソグラフィ・ツールの実効照射量一貫性または均一性を判断する方法、システム、コンピュータ・プログラム製品およびコンピュータ・プログラム
US20020158197A1 (en) AFM-based lithography metrology tool
CN101241309B (zh) 利用间距偏移量校准次纳米关键尺寸的方法
US6573497B1 (en) Calibration of CD-SEM by e-beam induced current measurement
US6538753B2 (en) Method and apparatus for dimension measurement of a pattern formed by lithographic exposure tools
Bunday et al. The coming of age of tilt CD-SEM
KR100724674B1 (ko) 측정 구조체의 측정 방법과 집적 회로
US20070247167A1 (en) Method to monitor critical dimension of IC interconnect
Gostein et al. Measuring deep-trench structures with model-based IR
KR20070120908A (ko) 희생 트윈 마스크를 사용하여 필드내 임계치수 균일성을최적화하는 방법 및 시스템
Am Ende et al. Measurement of the linewidth of electrical test-structure reference features by automated phase-contrast image analysis
CN115763432A (zh) 一种半导体测试结构及角度量测方法
Lim et al. Advanced defect definition method using design data
Schneir et al. High-resolution profilometry for CMP process control
CN118248543A (zh) 用于制造半导体器件的方法
CN111834245A (zh) 半导体pcm结构及其检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071107

Termination date: 20100111