CN111834245A - 半导体pcm结构及其检测方法 - Google Patents

半导体pcm结构及其检测方法 Download PDF

Info

Publication number
CN111834245A
CN111834245A CN202010870922.3A CN202010870922A CN111834245A CN 111834245 A CN111834245 A CN 111834245A CN 202010870922 A CN202010870922 A CN 202010870922A CN 111834245 A CN111834245 A CN 111834245A
Authority
CN
China
Prior art keywords
semiconductor
word line
pcm structure
mask layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010870922.3A
Other languages
English (en)
Other versions
CN111834245B (zh
Inventor
张连宝
陈宏�
王卉
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010870922.3A priority Critical patent/CN111834245B/zh
Publication of CN111834245A publication Critical patent/CN111834245A/zh
Application granted granted Critical
Publication of CN111834245B publication Critical patent/CN111834245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/30—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring roughness or irregularity of surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体PCM结构及其检测方法，在所述半导体PCM结构的表面上任意位置放置一探针；所述探针沿任意一方向滑动一设定距离，且经过所述字线表面和所述掩模层表面；检测装置获取所述探针的移动路径，并计算出所述字线上表面与所述掩模层上表面的高度差。由于所述半导体PCM结构为多个以待检测存储单元同比例扩大的存储单元，所以所述存储单元比所述待检测存储单元大很多，所述探针能够设置在所述存储单元上，并由所述探针滑动获取所述字线上表面与所述掩模层上表面的高度差。因此，本发明不但能够精准检测出所述字线上表面与所述掩模层上表面的真实高度差，提高器件的良率，而且制备工艺简单，操作便捷，实用性强，拓展性好。

Description

半导体PCM结构及其检测方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种半导体PCM结构及其检测方法。
背景技术
随着集成电路制造技术的发展，半导体器件的关键尺寸越来越小，精度要求也越来越高。在快闪存储器件领域，在上一代的存储器中，由于对信息存储控制多晶硅(Memorypolysilicon，MPL)的研磨轮廓的要求并不高，通常在化学机械研磨(Chemical mechanicalgrinding，CMP)后，掩模层与信息存储控制多晶硅之间会存在一个斜坡。则在测量掩模层与信息存储控制多晶硅之间高度差时，可通过测量信息存储控制多晶硅顶部的关键尺寸，在利用该斜坡的斜率，即可计算出二者之间的高度差。但新一代的存储器件中对各膜层的轮廓精准度要求非常高，以使得研磨后的掩模层与信息存储控制多晶硅之间不存在斜坡，而是呈直角连接。又因为存储器件的尺寸进一步缩小，故现有技术无法检测二者之间的高度差，难以监控器件制备过程的精确度，致使无法保证器件的良率。
因此，需要一种监控制程的结构(Process Control Monitor，PCM)以及新的检测方法，来解决掩模层与信息存储控制多晶硅之间高度差的检测，进而能够检测器件制备过程中的精准度，保证器件的良率。
发明内容
本发明的目的在于提供一种半导体PCM结构及其检测方法，以解决掩模层与信息存储控制多晶硅之间高度差的检测问题。
为解决上述技术问题，本发明提供一种半导体PCM结构，包括：多个存储单元；各所述存储单元呈阵列式排布且每一所述存储单元的尺寸按待检测存储单元的尺寸同比例扩大；其中，
每一所述存储单元包括形成于衬底上的掩模层和字线，所述字线上表面的高度低于所述掩模层上表面的高度。
可选的，在所述的半导体PCM结构中，所述字线上表面和所述掩模层上表面均是平整表面。
可选的，在所述的半导体PCM结构中，相邻的两个所述存储单元之间相互接触。
可选的，在所述的半导体PCM结构中，所述存储单元在长度方向上的尺寸为大于10微米。
可选的，在所述的半导体PCM结构中，所述字线上表面在宽度方向上的尺寸为大于或等于1微米。
可选的，在所述的半导体PCM结构中，所述存储单元还包括依次形成于所述衬底上，且在所述掩模层与所述衬底之间的浮栅层、ONO膜层以及控制栅层。
可选的，在所述的半导体PCM结构中，所述字线贯穿所述掩模层，所述字线还贯穿所述浮栅层、所述ONO膜层以及所述控制栅层。
可选的，在所述的半导体PCM结构中，所述存储单元还包括侧墙结构。
可选的，在所述的半导体PCM结构中，所述侧墙结构包括第一氧化硅层、氮化硅层以及第二氧化硅层；其中，所述第一氧化硅层沿所述字线的侧面及下表面设置；所述氮化硅层形成于所述第一氧化硅层远离所述字线的一侧，且贯穿所述控制栅层及所述掩模层；所述第二氧化硅层形成于所述掩模层与所述氮化硅层之间。
可选的，在所述的半导体PCM结构中，所述掩模层的材质包括氮化硅。
可选的，在所述的半导体PCM结构中，所述字线的材质包括多晶硅。
基于同一发明构思，本发明还提供一种半导体PCM结构的检测方法，包括：
在所述半导体PCM结构的表面上任意位置放置一探针；
所述探针沿任意一方向滑动一设定距离，且经过所述字线上表面和所述掩模层上表面；以及，
检测装置获取所述探针的移动路径，并获取所述字线上表面与所述掩模层上表面的高度差。
可选的，在所述的半导体PCM结构的检测方法中，所述半导体PCM结构的检测方法用于化学机械研磨工艺后的检测。
综上所述，本发明提供一种半导体PCM结构及其检测方法，所述半导体PCM结构包括多个存储单元，各所述存储单元呈阵列式排布且每一所述存储单元的尺寸按待检测存储单元的尺寸同比例扩大。其中，每一所述存储单元包括形成于衬底上的掩模层和字线；所述字线上表面的高度低于所述掩模层上表面的高度。其中，在所述半导体PCM结构的检测方法中，通过检测放置在所述半导体PCM结构表面上的探针的移动路径，来准确计算出所述字线上表面与所述掩模层上表面的高度差。由于所述存储单元的是按照待检测存储单元的尺寸同比例扩大的，所以可根据获取的高度差同比例缩小，进而能够得到准确的检测存储单元中所述字线上表面与所述掩模层上表面的高度差。因此，本发明提供的所述半导体PCM结构及检测方法，不但能够精准检测出所述字线上表面与所述掩模层上表面的真实高度差，提高器件的良率，而且制备工艺简单，操作便捷，实用性强，拓展性好。
附图说明
图1是本发明实施例的半导体PCM结构截面示意图；
图2是本发明实施例的半导体PCM结构俯视示意图；
图3是本发明实施例的半导体PCM结构检测方法流程图；
其中，附图标记说明：
10-存储单元；100-衬底；101-浮栅层；102-ONO膜层；103-控制栅层；104-侧墙结构；104a-第一氧化层；104b-氮化硅层；104c-第二氧化层；105-掩模层；106-字线；P-探针。
具体实施方式
以下结合附图和具体实施例对本发明提出的供一种半导体PCM结构及其检测方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本实施例提供一种半导体PCM结构，请参阅图1和图2，所述半导体PCM结构包括多个存储单元10。各所述存储单元10呈阵列式排布且每一所述存储单元10的尺寸按待检测存储单元的尺寸同比例扩大。其中，每一所述存储单元10包括形成于衬底100上的掩模层105和字线106，且所述字线106贯穿所述掩模层105。所述字线106上表面的高度低于所述掩模层105上表面的高度。
进一步的，各存储单元10的结构及尺寸均是完全相同的。相邻的两个所述存储单元10之间相互接触。如图2所示，各所述存储单元10之间相互连接，没有间隙，且每一所述存储单元10的所述字线106上表面和所述掩模层105上表面均平整。此外，为增强测量的可实施性，需要在所述待检测存储单元的尺寸基础上，进一步放大预定倍数，以使所述存储单元10的尺寸是所述待检测存储单元尺寸的5倍、6倍、7倍、8倍或者十几倍等，本实施例对此不作限定。其中，所述存储单元10的形成工艺步骤与所述待检测存储单元的形成工艺步骤完全相同。可选的，所述半导体PCM结构设置于切割道上。
请继续参阅图1，所述存储单元10包括形成于一衬底100上的掩模层105和字线106，且所述字线106贯穿所述掩模层105。经化学机械研磨工艺(Chemical MechanicalPolish，CMP)后，所述字线106上表面的高度低于所述掩模层105上表面的高度。其中，所述掩模层105的材质包括氮化硅，所述字线106的材质包括多晶硅，所述字线106也称为信息存储控制多晶硅，故本实施例中提出的半导体PCM结构及其检测方法主要适用于信息存储控制多晶硅的化学机械研磨工艺(MPL_CMP工艺)过程中的数据测量。
因为所述存储单元10是由所述待检测存储单元同比例放大多倍制备而成，所以，图1中所示的d1是待测的高度差，即所述字线106上表面与所述掩模层105上表面的高度差，d2为所述字线106上表面的宽度，其中d2大于或等于1微米。优选的，本实施例中所述字线上表面的宽度d2等于1微米，以满足后期测量过程中探针的放置的需求。
请参阅图2，所述存储单元10是呈阵列式排布，不限于图2所示的排布数量。优选的，每个存储单元10之间在长度方向上和宽度方向上相互连接，没有间隙，以便于测量过程中，探针能获取所述掩模层105和所述字线106之间的高低差。进一步的，所述存储单元在长度方向上的尺寸d3大于10微米。
此外，所述存储单元10还可以包括其他膜层结构。具体的如图1所示，在所述衬底100上，所述掩模层105与所述衬底100之间还依次形成有浮栅层101、ONO(氧化硅、氮化硅、氧化硅)膜层102以及控制栅层103。所述字线106贯穿所述浮栅层101、所述ONO膜层102、所述控制栅层103以及所述掩模层105。进一步的，在所述存储单元10还可以包括侧墙结构104。所述侧墙结构104包括第一氧化硅层104a、氮化硅层104b以及第二氧化硅层104c。其中，所述第一氧化硅层104a沿所述字线106的侧面及下表面设置；所述氮化硅层104b形成于所述第一氧化硅层104a远离所述字线106的一侧，且贯穿所述控制栅层103及所述掩模层105；所述第二氧化硅层104c形成于所述掩模层105与所述氮化硅层104b之间。
基于同一发明构思，本实施例还提供一种半导体PCM结构的检测方法，所述半导体PCM结构的检测方法用于化学机械研磨工艺后的数据检测。具体请参阅图2和3，所述半导体PCM结构的检测方法包括：
步骤一S10：在所述半导体PCM结构的表面上任意位置放置一探针P。
由于所述存储单元10是根据待检测存储单元的尺寸同比例放大数倍，所以所述存储单元10的尺寸远远大于所述待检测存储单元的尺寸，以使所述探针能够设置在所述存储单元上。但在待检测存储单元上，以为尺寸很小，一般的探针几乎不能放置于所述待检测存储单元上。其中，对于放置的位置，本实施例不作要求，可以放置在所述掩模层105的表面，也可以放置在所述字线106的表面
步骤二S20：所述探针P沿任意一方向滑动一设定距离，且经过所述字线106上表面和所述掩模层105上表面。
放置所述探针P后，根据设定要求，所述探针P在所述存储单元10的表面滑动。本实施例不对滑动的方向作限定，可以是任意一方向。其中，所述设定距离也不作具体限定，但所述探针P滑动的过程中必须经过所述字线106表面和所述掩模层105表面，目的在于让所述探针P所述字线106和所述掩模层105之间的高低差。所述探针P可以从所述掩模层105滑动至所述字线106，即从高处滑动至低处；也可以从所述字线106滑动至所述掩模层105，即从低处滑动至高处。优选的，如图2所示，所述探针P可以沿X方向或Y方向滑动，滑动过程中经过多个所述掩模层105和所述字线106。
步骤三S30：检测装置获取所述探针P的移动路径，并计算出所述字线106上表面与所述掩模层105上表面的高度差d1。
进一步的，本实施例提供的半导体PCM结构的检测方法可进行多次测量，以获得更加精准的所述字线106上表面与所述掩模层105上表面的高度差d1。获取所述高度差d1后，根据所述存储单元10参照所述待检测存储单元的放大倍数，同比例的去除所述高度差d1的倍数，例如所述存储单元10放大5倍，那么获取的所述高度差d1除以5，即可获得所述待检测存储单元中所述字线上表面与所述掩模层上表面的真实高度差。
综上所述，本发明提供一种半导体PCM结构及其检测方法，所述半导体PCM结构包括多个存储单元10，各所述存储单元10呈阵列式排布且每一所述存储单元10的尺寸按待检测存储单元的尺寸同比例扩大。其中，每一所述存储单元10包括形成于衬底100上的掩模层105和字线106，且所述字线106贯穿所述掩模层105；所述字线106上表面的高度低于所述掩模层105上表面的高度。其中，在所述半导体PCM结构的检测方法中，通过检测放置在所述半导体PCM结构表面上的探针P的移动路径，来准确计算出所述字线106上表面与所述掩模层105上表面的高度差。由于所述存储单元10的是按照待检测存储单元的尺寸同比例扩大的，所以可根据获取的高度差同比例缩小，进而能够得到准确的检测存储单元10中所述字线106上表面与所述掩模层105上表面的高度差。因此，本发明提供的所述半导体PCM结构及检测方法，不但能够精准检测出所述字线106上表面与所述掩模层105上表面的真实高度差，提高器件的良率，而且制备工艺简单，操作便捷，实用性强，拓展性好。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (13)

1.一种半导体PCM结构，其特征在于，所述半导体PCM结构包括多个存储单元；各所述存储单元呈阵列式排布且每一所述存储单元的尺寸按待检测存储单元的尺寸同比例扩大；其中，
每一所述存储单元包括形成于衬底上的掩模层和字线，所述字线上表面的高度低于所述掩模层上表面的高度。
2.根据权利要求1所述的半导体PCM结构，其特征在于，所述字线上表面和所述掩模层上表面均是平整表面。
3.根据权利要求1所述的半导体PCM结构，其特征在于，相邻的两个所述存储单元之间相互接触。
4.根据权利要求1所述的半导体PCM结构，其特征在于，所述存储单元在长度方向上的尺寸为大于10微米。
5.根据权利要求1所述的半导体PCM结构，其特征在于，所述字线上表面在宽度方向上的尺寸为大于或等于1微米。
6.根据权利要求1所述的半导体PCM结构，其特征在于，所述存储单元还包括依次形成于所述衬底上，且在所述掩模层与所述衬底之间的浮栅层、ONO膜层以及控制栅层。
7.根据权利要求6所述的半导体PCM结构，其特征在于，所述字线贯穿所述掩模层，所述字线还贯穿所述浮栅层、所述ONO膜层以及所述控制栅层。
8.根据权利要求6所述的半导体PCM结构，其特征在于，所述存储单元还包括侧墙结构。
9.根据权利要求8所述的半导体PCM结构，其特征在于，所述侧墙结构包括第一氧化硅层、氮化硅层以及第二氧化硅层；其中，所述第一氧化硅层沿所述字线的侧面及下表面设置；所述氮化硅层形成于所述第一氧化硅层远离所述字线的一侧，且贯穿所述控制栅层及所述掩模层；所述第二氧化硅层形成于所述掩模层与所述氮化硅层之间。
10.根据权利要求1所述的半导体PCM结构，其特征在于，所述掩模层的材质包括氮化硅。
11.根据权利要求1所述的半导体PCM结构，其特征在于，所述字线的材质包括多晶硅。
12.一种半导体PCM结构的检测方法，其特征在于，使用如权利要求1～11中任意一项所述的半导体PCM结构，所述半导体PCM结构的检测方法包括：
在所述半导体PCM结构的表面上任意位置放置一探针；
所述探针沿任意一方向滑动一设定距离，且经过所述字线上表面和所述掩模层上表面；以及，
检测装置获取所述探针的移动路径，并获取所述字线上表面与所述掩模层上表面的高度差。
13.根据权利要求12所述的半导体PCM结构的检测方法，其特征在于，所述半导体PCM结构的检测方法用于化学机械研磨工艺后的检测。
CN202010870922.3A 2020-08-26 2020-08-26 半导体pcm结构及其检测方法 Active CN111834245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010870922.3A CN111834245B (zh) 2020-08-26 2020-08-26 半导体pcm结构及其检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010870922.3A CN111834245B (zh) 2020-08-26 2020-08-26 半导体pcm结构及其检测方法

Publications (2)

Publication Number Publication Date
CN111834245A true CN111834245A (zh) 2020-10-27
CN111834245B CN111834245B (zh) 2022-09-23

Family

ID=72917927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010870922.3A Active CN111834245B (zh) 2020-08-26 2020-08-26 半导体pcm结构及其检测方法

Country Status (1)

Country Link
CN (1) CN111834245B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872018A (en) * 1997-05-05 1999-02-16 Vanguard International Semiconductor Corporation Testchip design for process analysis in sub-micron DRAM fabrication
US20030034489A1 (en) * 2001-08-16 2003-02-20 Broadcom Corporation Apparatus and method for a production testline to monitor CMOS SRAMs
KR20040023857A (ko) * 2002-09-12 2004-03-20 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US20080277659A1 (en) * 2007-05-10 2008-11-13 Shih-Hsun Hsu Test structure for semiconductor chip
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
CN103035575A (zh) * 2012-12-20 2013-04-10 上海宏力半导体制造有限公司 闪存的存储单元的形成方法
CN103426826A (zh) * 2013-08-22 2013-12-04 上海宏力半导体制造有限公司 闪存单元及其形成方法
CN104835803A (zh) * 2014-02-11 2015-08-12 北大方正集团有限公司 集成电路板、集成电路金属层的测试装置及方法
CN106158757A (zh) * 2016-07-27 2016-11-23 上海华虹宏力半导体制造有限公司 闪存器件制造方法
US20190244933A1 (en) * 2016-10-10 2019-08-08 Monolithic 3D Inc. 3d semiconductor device and structure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872018A (en) * 1997-05-05 1999-02-16 Vanguard International Semiconductor Corporation Testchip design for process analysis in sub-micron DRAM fabrication
US20030034489A1 (en) * 2001-08-16 2003-02-20 Broadcom Corporation Apparatus and method for a production testline to monitor CMOS SRAMs
KR20040023857A (ko) * 2002-09-12 2004-03-20 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법
US20040156247A1 (en) * 2002-09-12 2004-08-12 Samsung Electronics Co., Inc. Method of fabricating non-volatile memory device
US20080277659A1 (en) * 2007-05-10 2008-11-13 Shih-Hsun Hsu Test structure for semiconductor chip
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
CN103035575A (zh) * 2012-12-20 2013-04-10 上海宏力半导体制造有限公司 闪存的存储单元的形成方法
CN103426826A (zh) * 2013-08-22 2013-12-04 上海宏力半导体制造有限公司 闪存单元及其形成方法
CN104835803A (zh) * 2014-02-11 2015-08-12 北大方正集团有限公司 集成电路板、集成电路金属层的测试装置及方法
CN106158757A (zh) * 2016-07-27 2016-11-23 上海华虹宏力半导体制造有限公司 闪存器件制造方法
US20190244933A1 (en) * 2016-10-10 2019-08-08 Monolithic 3D Inc. 3d semiconductor device and structure

Also Published As

Publication number Publication date
CN111834245B (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
US6420892B1 (en) Calibration target for calibrating semiconductor wafer test systems
CN104425302B (zh) 半导体器件的缺陷检测方法和装置
CN105548851B (zh) 半导体器件及其制造方法及测试半导体器件的装置
US7880493B2 (en) Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device
US9059052B2 (en) Alternating open-ended via chains for testing via formation and dielectric integrity
CN101241309B (zh) 利用间距偏移量校准次纳米关键尺寸的方法
US7365551B2 (en) Excess overdrive detector for probe cards
US20110320144A1 (en) Method for sheet resistance and leakage current density measurements on shallow semiconductor implants
CN111834245B (zh) 半导体pcm结构及其检测方法
US7982155B2 (en) System of testing semiconductor devices, a method for testing semiconductor devices, and a method for manufacturing semiconductor devices
US20220383473A1 (en) Method and system for diagnosing a semiconductor wafer
US6977512B2 (en) Method and apparatus for characterizing shared contacts in high-density SRAM cell design
CN116169124A (zh) 一种半导体测试结构、失效定位方法及电子设备
CN205723527U (zh) 可靠性测试结构
JP3353051B2 (ja) 集積回路構造の線幅測定
CN100347842C (zh) 集成电路和测量方法以及测量结构的制备
CN103972119A (zh) 一种测试装置和使用该测试装置测量对准偏差的方法
US20100013504A1 (en) Probe apparatus, a process of forming a probe head, and a process of forming an electronic device
JP2007150007A (ja) 半導体装置の評価方法および半導体装置の製造方法
CN116013795A (zh) 半导体测试单元制造方法和位线接触结构电阻测试方法
CN103887204A (zh) 一种与激光退火工艺问题相关的排除硅片质量因素的方法
CN105759080A (zh) 台阶高度校准模板、其制作方法及校准方法
JP3056943B2 (ja) セラミック基板の配線パターン検査方法
JPH11258266A (ja) 半導体デバイスの製造プロセスにおいて異方性エッチングによるエッチング深さを適正化する方法、その方法を適用して製造された半導体デバイス
Joseph et al. Semiconductor product analysis challenges based on the 1999 ITRS

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant