CN107466426A - 一种基于mos场效应晶体管的滤波电路及芯片 - Google Patents

一种基于mos场效应晶体管的滤波电路及芯片 Download PDF

Info

Publication number
CN107466426A
CN107466426A CN201780000480.3A CN201780000480A CN107466426A CN 107466426 A CN107466426 A CN 107466426A CN 201780000480 A CN201780000480 A CN 201780000480A CN 107466426 A CN107466426 A CN 107466426A
Authority
CN
China
Prior art keywords
mos field
effect transistors
mos
filter circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780000480.3A
Other languages
English (en)
Other versions
CN107466426B (zh
Inventor
陈建兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Publication of CN107466426A publication Critical patent/CN107466426A/zh
Application granted granted Critical
Publication of CN107466426B publication Critical patent/CN107466426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0274—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the electrical biasing of the gate electrode of the field effect transistor, e.g. gate coupled transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/38—One-way transmission networks, i.e. unilines

Abstract

本申请部分实施例提供了一种基于MOS场效应晶体管的滤波电路及芯片。该滤波电路包括第一MOS场效应晶体管和静电释放单元；在正常工作时，第一MOS场效应晶体管的栅极与衬底之间形成滤波电容；在发生ESD事件时，静电释放电元与第一MOS场效应晶体管形成将聚集的静电电荷转移至地的放电通路。本申请的实施例在第一MOS场效应晶体管的基础上，增设了静电释放单元，从而将电源与地之间同时需要的电容特性及ESD放电通路的特性结合至同一电路中，使该电路在正常工作时呈现电容特性；在电源与地之间发生ESD事件时提供ESD放电通路，起到ESD保护的作用，从而提升芯片的ESD能力。

Description

一种基于MOS场效应晶体管的滤波电路及芯片
技术领域
本申请涉及集成电路技术领域，特别涉及一种基于MOS场效应晶体管的滤波电路及芯片。
背景技术
在芯片设计的收尾阶段，一般会在芯片的空余部位加上从电源到地的滤波电路。选用的滤波电容可以是MOS(Metal-Oxide-Semiconductor，金属-氧化物-半导体)场效应晶体管电容、MIM(Metal-Insulator-Metal,金属-绝缘体-金属)电容、MOM(Metal-Oxide-Metal，金属-氧化物-金属)电容等。但考虑到MOS场效应晶体管电容(下文简称为MOS电容)的单位面积容值比其它电容更大，在同等面积的情况下可以获取更大的电容，因此，通常情况下，都会选择MOS电容作为滤波电容。
MOS电容分为PMOS电容与NMOS电容两种，图1、2分别示出了PMOS电容及NMOS电容作为滤波电容加在电源与地之间的示意图。这种滤波电路一般只具备电容特性，并不具备ESD(Electro-Static discharge，静电释放)特性但在实际应用中，电源与地之间还会经常发生ESD事件，并时刻威胁着芯片内部器件的安全。因此，增强芯片的ESD能力显得十分重要。
发明内容
本申请部分实施例的目的在于提供一种基于MOS场效应晶体管的滤波电路及芯片，使得该滤波电路可在芯片正常工作时呈现电容特性，在芯片的电源与地之间发生ESD事件时提供ESD放电通路，增强芯片的ESD能力。
本申请的一个实施例提供了一种基于MOS场效应晶体管的滤波电路，包括第一MOS场效应晶体管和静电释放单元；在正常工作时，第一MOS场效应晶体管的栅极与衬底之间形成滤波电容；在静电释放时，静电释放电元与第一MOS场效应晶体管形成将聚集的静电电荷转移至地的放电通路。
本申请实施例还提供了一种芯片，包括如上所述的基于MOS场效应晶体管的滤波电路，滤波电路设置在芯片的电源与地之间。
本申请实施例相对于现有技术而言，在第一MOS场效应晶体管的基础上，增设了静电释放单元，将电源与地之间同时需要的电容特性及ESD放电通路的特性结合至同一电路中，使该电路在正常工作时呈现电容特性，起到滤除电源中的交流干扰的作用；在电源与地之间发生ESD事件时提供ESD放电通路，起到ESD保护的作用，有利于增强芯片的ESD能力。
另外，静电释放单元包括第二MOS场效应晶体管及第三MOS场效应晶体管；第一MOS场效应晶体管的漏极、第二MOS场效应晶体管的漏极及第三MOS场效应晶体管的漏极相互连接；第一MOS场效应晶体管的栅极、第二MOS场效应晶体管的栅极及第三MOS场效应晶体管的栅极均接地；第一MOS场效应晶体管的源极与衬底、第二MOS场效应晶体管的源极与衬底均连接电源；第三MOS场效应晶体管的源极与衬底接地。提供一种静电释放单元的形式以及其与第一MOS场效应晶体管的连接结构。
另外，第一MOS场效应晶体管为PMOS场效应晶体管，第二MOS场效应晶体管为PMOS场效应晶体管，第三MOS场效应晶体管为NMOS场效应晶体管。提供一种第一MOS场效应晶体管、第二MOS场效应晶体管及第三MOS场效应晶体管的类型。
另外，第二MOS场效应晶体管的栅极及第三MOS场效应晶体管的栅极连接后通过一电阻接地。在栅极串联电阻，使得Snap-back更容易开启，从而更容易起到ESD保护作用。
另外，静电释放单元包括第二MOS场效应晶体管及第三MOS场效应晶体管；第一MOS场效应晶体管的漏极、第二MOS场效应晶体管的漏极及第三MOS场效应晶体管的漏极相互连接；第一MOS场效应晶体管的栅极、第二MOS场效应晶体管的栅极及第三MOS场效应晶体管的栅极均连接电源；第一MOS场效应晶体管的源极与衬底、第三MOS场效应晶体管的源极与衬底均接地；第二MOS场效应晶体管的源极与衬底连接电源。提供另一种静电释放单元与第一MOS场效应晶体管的连接结构。
另外，第一MOS场效应晶体管为NMOS场效应晶体管，第二MOS场效应晶体管为PMOS场效应晶体管，第三MOS场效应晶体管仍为NMOS场效应晶体管。提供另一种第一MOS场效应晶体管的类型。
另外，第二MOS场效应晶体管的栅极及第三MOS场效应晶体管的栅极连接后通过一电阻连接电源。在栅极串联电阻，使得Snap-back更容易开启，从而更容易起到ESD保护作用。
另外，第一MOS场效应晶体管的整体尺寸大于第二MOS场效应晶体管的整体尺寸；且第一MOS场效应晶体管的整体尺寸大于第三MOS场效应晶体管的整体尺寸。尺寸越大，阻抗越小，这种设计结构可使第一MOS场效应晶体管将更多的静电电荷转移至地，有助于增强ESD电荷泄放能力。
另外，第三MOS场效应晶体管的漏极与源极之间存在寄生三极管，寄生三极管的基极与第三MOS场效应晶体管的衬底之间存在寄生电阻；其中，当大量的电荷聚集在所述第三MOS场效应晶体管的漏极时，第三MOS场效应晶体管的漏极与衬底之间的反向PN结被击穿，电流流向寄生三极管的基极并经寄生电阻流到地端，而使得寄生三极管的基极电压抬升且寄生三极管导通并形成低阻抗的放电通路，放电通路用于给聚集的静电电荷提供快速泄放到地的通道。
另外，第二MOS场效应晶体管的漏极与源极之间存在寄生三极管，寄生三极管的基极与第二MOS场效应晶体管的衬底之间存在寄生电阻；其中，当大量的电荷聚集在第二MOS场效应晶体管的源极时，第二MOS场效应晶体管的衬底与漏极之间的反向PN结被击穿，电流流向寄生三极管的基极并经寄生电阻流到漏极，而使得寄生三极管的基极电压下降且寄生三极管导通并形成低阻抗的放电通路，放电通路用于给聚集的静电电荷提供快速泄放到漏极的通道。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是现有技术用PMOS场效应晶体管作为滤波电容的电路的结构示意图；
图2是现有技术用NMOS场效应晶体管作为滤波电容的电路的结构示意图；
图3是根据本申请第一实施例的基于MOS场效应晶体管的滤波电路的结构示意图；
图4是根据本申请第一实施例的第三MOS场效应晶体管M3的剖面结构示意图；
图5是根据本申请第二实施例的基于MOS场效应晶体管的滤波电路的结构示意图；
图6是根据本申请第三实施例的基于MOS场效应晶体管的滤波电路的结构示意图；
图7是根据本申请第四实施例的基于MOS场效应晶体管的滤波电路的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请部分实施例进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请第一实施例涉及一种基于MOS场效应晶体管的滤波电路。该滤波电路包括第一MOS场效应晶体管和静电释放单元。
该静电释放单元可由多个MOS场效应晶体管组成，并与第一MOS场效应晶体管相配合，以使在正常工作时，第一MOS场效应晶体管的栅极与衬底之间可形成MOS电容作为滤波电容，使该滤波电路呈现电容特性；在电源与地之间发生ESD事件时，静电释放单元可提供低阻抗的放电通路，将聚集的静电电荷转移至地，达到ESD保护的目的。
较佳地，静电释放单元可由两个MOS场效应晶体管组成，其分别为第二MOS场效应晶体管及第三MOS场效应晶体管。本实施例以第一MOS场效应晶体管为PMOS场效应晶体管、第二MOS场效应晶体管为PMOS场效应晶体管、第三MOS场效应晶体管为NMOS场效应晶体管为例，对第一MOS场效应晶体管与静电释放单元的连接结构作具体地说明。
如图3所示，第一MOS场效应晶体管M1的漏极、第二MOS场效应晶体管M2的漏极及第三MOS场效应晶体管M3的漏极相互连接(三者的连接处在图3中用字母A示出)；第一MOS场效应晶体管M1的栅极连接至地VSS，第二MOS场效应晶体管M2的栅极与第三MOS场效应晶体管M3的栅极相互连接后再共同接地VSS；第一MOS场效应晶体管M1的源极与衬底、以及第二MOS场效应晶体管M2的源极与衬底均连接至电源VDD，第三MOS场效应晶体管M3的源极与衬底则接地VSS。
正常工作时，第三MOS场效应晶体管M3处于截止状态。此时，第三MOS场效应晶体管M3的漏极与源极相当于断开状态。而第二MOS场效应晶体管M2处于导通状态，因此，第一MOS场效应晶体管M1的漏极可通过第二MOS场效应晶体管M2与电源VDD连接。由此可见，正常工作时，图3中的等效电路与图1中的相同，功能也与图1相同。即，第一MOS场效应晶体管M1的栅极与衬底(N型衬底)之间形成PMOS电容，其作为滤波电容用于滤除电源中的交流干扰。也就是说，正常工作时，本实施例提供的滤波电路呈现电容特性。
值得一提的是，本实施例中，第一MOS场效应晶体管M1的整体尺寸远远大于其它两个MOS场效应晶体管(即第二MOS场效应晶体管M2及第三MOS场效应晶体管M3)。由于尺寸越大，阻抗越小，因此，第一MOS场效应晶体管M1的阻抗远远小于其它两个MOS场效应晶体管。所以，当电源与地之间发生ESD事件时，来自电源的绝大部分电荷会从第一MOS场效应晶体管M1的源极到达漏极，即A点处，并在此聚集。随着静电电荷(即聚集在A点处的电荷)的增多，A点处的电压会被抬升。当该点处的电压抬升至一定数值(开启Snap-back的电压值)时，就会触发第三MOS场效应晶体管M3进入Snap-back，即触发第三MOS场效应晶体管M3的寄生三极管导通，形成一条低阻抗的放电通路。聚集的静电电荷即可通过该低阻抗的放电通路泄放到地VSS(图3中的箭头示出了静电释放时，绝大部分电荷的转移路径)，以此保护芯片的内部器件。也就是说，在电源与地之间发生ESD事件时，本实施例中的滤波电路可提供低阻抗的放电通路。
下面将简要说明第三MOS场效应晶体管M3如何将聚集在其漏极处的静电电荷泄放至地VSS的。
第三MOS场效应晶体管M3的剖面结构如图4所示，漏极(D)与源极(S)之间存在寄生三极管(NPN型)，寄生三极管的基极与第三MOS场效应晶体管的衬底之间存在寄生电阻R。当大量的电荷聚集在漏极时，漏极与衬底(P-substrate)之间的反向PN结会被击穿。此时，电流会流向寄生三极管的基极，并经寄生电阻R流到B端(即地VSS)，使寄生三极管的基极电压抬升，使寄生三极管导通，从而开启Snap-back，形成低阻抗的放电通路。聚集的静电电荷即可通过该低阻抗的放电通路快速泄放到地。
值得一提的是，在ESD保护中，第三MOS场效应晶体管M3的导通均匀性(也可称为开启均匀性)将会影响到其静电保护的性能。在设计时，可通过适当增加漏极的宽度(这在电路中相当于增大电阻，从而减小电流)来提高其导通均匀性，从而提高其静电释放的能力。
本实施例相对于现有技术而言，在第一MOS场效应晶体管的基础上，增设了静电释放单元，将电源与地之间同时需要的电容特性及ESD放电通路的特性结合至同一电路中，使该电路在正常工作时呈现电容特性，起到滤除电源中的交流干扰的作用；在电源与地之间发生ESD事件时提供ESD放电通路，起到ESD保护的作用，有利于增强芯片的ESD能力。
本申请第二实施例涉及一种基于MOS场效应晶体管的滤波电路。本实施例在第一实施例的基础上，对该滤波电路的结构作了进一步改进。主要改进之处在于，本实施例中，第二MOS场效应晶体管的栅极与第三MOS场效应晶体管的栅极相互连接后通过一电阻接地VSS。
如图5所示，第二MOS场效应晶体管M2的栅极与第三MOS场效应晶体管M3的栅极连接后，再通过电阻R0接地VSS。第三MOS场效应晶体管M3的栅极(G)与漏极(D)之间存在寄生电容，连接电阻R0可使静电电荷从寄生电容耦合至电阻R0，从而使第三MOS场效应晶体管M3在发生ESD事件时处于弱导通状态。这种情况下，开启Snap-back的电压会被降低，会更容易触发第三MOS场效应晶体管M3开启Snap-back。即，使得发生ESD事件时，可以更容易、更快地触发第三MOS场效应晶体管的寄生三极管导通，形成低阻抗的放电通路(图5中的箭头示出了静电释放时，绝大部分电荷的转移路径)，从而快速地将聚集地静电电荷泄放到地，有利于提升芯片的电荷泄放能力，更好地保护芯片内部的器件。
本实施例相对于第一实施例而言，降低了第三MOS场效应晶体管进入Snap-back的电压，使得发生ESD事件时更容易触发第三MOS场效应晶体管的寄生三极管导通，形成低阻抗的放电通路，有利于提高电荷泄放能力。
本申请第三实施例涉及一种基于MOS场效应晶体管的滤波电路。本实施例可作为第一实施例的替换实施例，两者的区别之处在于：第一实施例中是以第一MOS场效应晶体管为PMOS场效应晶体管为例进行说明的，而本实施例将以第一MOS场效应晶体管为NMOS场效应晶体管为例进行说明。
当第一MOS场效应晶体管M1为NMOS场效应晶体管，而第二MOS场效应晶体管M2仍为PMOS场效应晶体管、第三MOS场效应晶体管M3仍为NMOS场效应晶体管时，三者的连接结构如下：
如图6所示，第一MOS场效应晶体管M1的漏极、第二MOS场效应晶体管M2的漏极及第三MOS场效应晶体管M3的漏极相互连接(三者的连接处用字母A示出)。第一MOS场效应晶体管M1的栅极连接电源VDD，第二MOS场效应晶体管M2的栅极与第三MOS场效应晶体管M3的栅极相互连接后再共同接至电源VDD。第一MOS场效应晶体管M1的源极与衬底、以及第三MOS场效应晶体管M3的源极与衬底均接地VSS；第二MOS场效应晶体管M2的源极与衬底则连接至电源VDD。
正常工作时，第二MOS场效应晶体管M2处于截止状态。此时，第二MOS场效应晶体管M2的源极与漏极相当于处于断开状态。而第三MOS场效应晶体管M3处于导通状态，因此，第一MOS场效应晶体管M1的漏极可通过第三MOS场效应晶体管M3接地VSS。此时，图5中的等效电路与图2中相同，功能也与图2相同。即，第一MOS场效应晶体管M1的栅极与衬底形成NMOS电容，其作为滤波电容用于滤除电源中的交流干扰。也就是说，正常工作时，本实施例提供的滤波电路呈现电容特性。
当电源与地之间发生ESD事件时，聚集在第二MOS场效应晶体管M2的源极处的静电电荷会抬升该点处的电压，当该点处的电压被抬升至一定数值(开启Snap-back的电压值)时，就会触动第二MOS场效应晶体管M2开启Snap-back，即触发第二MOS场效应晶体管M2的寄生三极管导通，形成一条低阻抗的放电通路。聚集的静电电荷即可通过该低阻抗的放电通路泄放到A点。
具体地说，第二MOS场效应晶体管的漏极与源极之间存在寄生三极管(PNP型)，该寄生三极管的基极与第二MOS场效应晶体管的衬底之间也存在寄生电阻。当大量的电荷聚集在第二MOS场效应晶体管的源极时，第二MOS场效应晶体管的衬底与漏极之间的反向PN结被击穿。此时，电流流向寄生三极管的基极并经寄生电阻流到漏极(A点)，使得寄生三极管的基极电压下降，使寄生三极管导通，从而开启Snap-back，形成低阻抗的放电通路。聚集的静电电荷即可通过该低阻抗的放电通路快速泄放到A点。
同样地，本实施例中，第一MOS场效应晶体管M1的整体尺寸仍远远大于其它两个MOS场效应晶体管的整体尺寸，也就是说，第一MOS场效应晶体管M1的阻抗远远小于其它两个MOS场效应晶体管的阻抗。因此，电荷泄放到A点后，绝大部分电荷会流向第一MOS场效应晶体管M1的源极，再从第一MOS场效应晶体管M1的源极流向地VSS(图6中的箭头示出了静电释放时，绝大部分电荷的转移路径)；仅有很少的一部分会流向第三MOS场效应晶体管M3的源极，再流向地VSS，而后一部分相当于前一部分基本可忽略不计。
本实施例相对于第一实施例而言，提供了另一种第一MOS场效应晶体管M1的类型，以及静电释放单元与第一MOS场效应晶体管的连接结构。
本实施第四实施例涉及一种基于MOS场效应晶体管的滤波电路。本实施例在第三实施例的基础上，对该滤波电路的结构作了进一步改进。主要改进之处在于，本实施例中，第二MOS场效应晶体管的栅极与第三MOS场效应晶体管的栅极连接后通过一电阻连接至电源VDD。
如图7所示，第三MOS场效应晶体管M3的栅极与第二MOS场效应晶体管M2的栅极连接后，再通过电阻R1连接至电源VDD。同样地，连接电阻R1，可使第二MOS场效应晶体管在发生ESD事件时处于弱导通状态，从而降低第二MOS场效应晶体管进入Snap-back的电压值，使第二MOS场效应晶体管的Snap-back更容易开启。即，这种设计结构使得发生ESD事件时，可以更容易、更快地触发第二MOS场效应晶体管的寄生三极管导通，形成低阻抗的放电通路(图7中的箭头示出了静电释放时，绝大部分电荷的转移路径)，从而快速地将聚集地静电电荷泄放到地，更有利于提升芯片的ESD能力，以更好地保护芯片内部的器件。
本实施例相对于第一实施例而言，降低了第二MOS场效应晶体管进入Snap-back的电压，使得发生ESD事件时，可以更容易、更快地触发第二MOS场效应晶体管的寄生三极管导通，形成低阻抗的放电通路，有利于提高电荷泄放能力。
本申请的第五实施例涉及一种芯片。该芯片包括上述实施例所述的基于MOS场效应晶体管的滤波电路，该滤波电路设在芯片的电源与地之间。
在芯片正常工作时，该滤波电路呈现电容特性；在芯片的电源与地之间发生ESD事件时，该滤波电路提供低阻抗的放电通路，将聚集的静电电荷泄放到地，从而避免芯片的内部器件因过压而损坏。
本实施例相对于现有技术而言，在第一MOS场效应晶体管的基础上，增设了静电释放单元，将电源与地之间同时需要的电容特性及ESD放电通路的特性结合至同一电路中，使芯片在正常工作时呈现电容特性；在芯片的电源与地之间发生ESD事件时提供低阻抗的ESD放电通路，起到ESD保护的作用。
本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。

Claims (11)

1.一种基于MOS场效应晶体管的滤波电路，其特征在于，包括第一MOS场效应晶体管和静电释放单元；
在正常工作时，所述第一MOS场效应晶体管的栅极与衬底之间形成滤波电容；
在静电释放时，所述静电释放电元与所述第一MOS场效应晶体管形成将聚集的静电电荷转移至地的放电通路。
2.根据权利要求1所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述静电释放单元包括第二MOS场效应晶体管及第三MOS场效应晶体管；
所述第一MOS场效应晶体管的漏极、所述第二MOS场效应晶体管的漏极及所述第三MOS场效应晶体管的漏极相互连接；所述第一MOS场效应晶体管的栅极、所述第二MOS场效应晶体管的栅极及所述第三MOS场效应晶体管的栅极均接地；所述第一MOS场效应晶体管的源极与衬底、所述第二MOS场效应晶体管的源极与衬底均连接电源；所述第三MOS场效应晶体管的源极与衬底接地。
3.根据权利要求2所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第一MOS场效应晶体管为PMOS场效应晶体管，所述第二MOS场效应晶体管为PMOS场效应晶体管，所述第三MOS场效应晶体管为NMOS场效应晶体管。
4.根据权利要求2所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第二MOS场效应晶体管的栅极与所述第三MOS场效应晶体管的栅极连接后通过一电阻接地。
5.根据权利要求1所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述静电释放单元包括第二MOS场效应晶体管及第三MOS场效应晶体管；
所述第一MOS场效应晶体管的漏极、所述第二MOS场效应晶体管的漏极及所述第三MOS场效应晶体管的漏极相互连接；所述第一MOS场效应晶体管的栅极、所述第二MOS场效应晶体管的栅极及所述第三MOS场效应晶体管的栅极均连接电源；所述第一MOS场效应晶体管的源极与衬底、所述第三MOS场效应晶体管的源极与衬底均接地；所述第二MOS场效应晶体管的源极与衬底连接所述电源。
6.根据权利要求5所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第一MOS场效应晶体管为NMOS场效应晶体管，所述第二MOS场效应晶体管为PMOS场效应晶体管，所述第三MOS场效应晶体管仍为NMOS场效应晶体管。
7.根据权利要求5所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第二MOS场效应晶体管的栅极与所述第三MOS场效应晶体管的栅极连接后通过一电阻连接所述电源。
8.根据权利要求2至7中任一项所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第一MOS场效应晶体管的整体尺寸大于所述第二MOS场效应晶体管的整体尺寸；且所述第一MOS场效应晶体管的整体尺寸大于所述第三MOS场效应晶体管的整体尺寸。
9.根据权利要求2至4中任一项所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第三MOS场效应晶体管的漏极与源极之间存在寄生三极管，所述寄生三极管的基极与所述第三MOS场效应晶体管的衬底之间存在寄生电阻；其中，当大量的电荷聚集在所述第三MOS场效应晶体管的漏极时，所述第三MOS场效应晶体管的漏极与衬底之间的反向PN结被击穿，电流流向所述寄生三极管的基极并经所述寄生电阻流到地端，而使得所述寄生三极管的基极电压抬升且所述寄生三极管导通并形成低阻抗的放电通路，所述放电通路用于给聚集的静电电荷提供快速泄放到地的通道。
10.根据权利要求5至7中任一项所述的基于MOS场效应晶体管的滤波电路，其特征在于，所述第二MOS场效应晶体管的漏极与源极之间存在寄生三极管，所述寄生三极管的基极与所述第二MOS场效应晶体管的衬底之间存在寄生电阻；其中，当大量的电荷聚集在所述第二MOS场效应晶体管的源极时，所述第二MOS场效应晶体管的衬底与漏极之间的反向PN结被击穿，电流流向所述寄生三极管的基极并经所述寄生电阻流到漏极，而使得所述寄生三极管的基极电压下降且所述寄生三极管导通并形成低阻抗的放电通路，所述放电通路用于给聚集的静电电荷提供快速泄放到漏极的通道。
11.一种芯片，其特征在于，包括如权利要求1至10中任一项所述的基于MOS场效应晶体管的滤波电路；所述滤波电路设在所述芯片的电源与地之间。
CN201780000480.3A 2017-06-14 2017-06-14 一种基于mos场效应晶体管的滤波电路及芯片 Active CN107466426B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/088201 WO2018227409A1 (zh) 2017-06-14 2017-06-14 一种基于mos场效应晶体管的滤波电路及芯片

Publications (2)

Publication Number Publication Date
CN107466426A true CN107466426A (zh) 2017-12-12
CN107466426B CN107466426B (zh) 2021-03-16

Family

ID=60554206

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000480.3A Active CN107466426B (zh) 2017-06-14 2017-06-14 一种基于mos场效应晶体管的滤波电路及芯片

Country Status (4)

Country Link
US (1) US10930643B2 (zh)
EP (1) EP3447800B1 (zh)
CN (1) CN107466426B (zh)
WO (1) WO2018227409A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649793A (zh) * 2018-06-07 2018-10-12 上海艾为电子技术股份有限公司 一种dc/dc转换器和具有该dc/dc转换器的电子设备
CN110262771A (zh) * 2019-05-09 2019-09-20 中国科学院微电子研究所 一种基于mos晶体管的基本运算电路及其扩展电路
CN114265038A (zh) * 2021-11-22 2022-04-01 电子科技大学 一种具有温度补偿效应的高精度开关式移相单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933155A (zh) * 2005-09-13 2007-03-21 冲电气工业株式会社 半导体装置
CN101099279A (zh) * 2004-11-12 2008-01-02 德克萨斯仪器股份有限公司 实现可切换的i/o去耦电容功能的局部esd电轨夹
US20080232019A1 (en) * 2007-03-22 2008-09-25 Todd Ronald C Decoupling capacitor control circuit and method for enhanced ESD performance

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518736B (en) * 2001-09-06 2003-01-21 Faraday Tech Corp Gate-driven or gate-coupled electrostatic discharge protection circuit
US6934136B2 (en) * 2002-04-24 2005-08-23 Texas Instrument Incorporated ESD protection of noise decoupling capacitors
TWI264106B (en) * 2002-04-30 2006-10-11 Winbond Electronics Corp Static charge protection circuit of adopting gate-coupled MOSFET (metal-oxide-semiconductor field effect transistor)
JP4515822B2 (ja) * 2004-05-25 2010-08-04 株式会社東芝 静電保護回路及びこれを用いた半導体集積回路装置
TWI281740B (en) * 2004-09-08 2007-05-21 Winbond Electronics Corp Electrostatic discharge protection circuit
TWI296439B (en) * 2005-08-08 2008-05-01 Silicon Integrated Sys Corp Esd protection circuit
US8064175B2 (en) * 2005-09-15 2011-11-22 Rambus Inc. Power supply shunt
CN1979842A (zh) * 2005-12-01 2007-06-13 上海华虹Nec电子有限公司 衬底触发的静电放电保护电路
JP2008305852A (ja) * 2007-06-05 2008-12-18 Toshiba Corp 半導体装置
US20110063762A1 (en) * 2009-09-13 2011-03-17 Tang-Lung Lee Flash memory circuit with esd protection
JP2012253241A (ja) * 2011-06-03 2012-12-20 Sony Corp 半導体集積回路およびその製造方法
US8804290B2 (en) * 2012-01-17 2014-08-12 Texas Instruments Incorporated Electrostatic discharge protection circuit having buffer stage FET with thicker gate oxide than common-source FET
US8760828B2 (en) * 2012-03-08 2014-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge clamp (ESD) for NxVDD power rail
US9716381B2 (en) * 2013-09-20 2017-07-25 The Regents Of The University Of Michigan Electrostatic discharge clamp circuit for ultra-low power applications
US9397090B1 (en) * 2015-04-10 2016-07-19 Macronix International Co., Ltd. Semiconductor device
JP2017123374A (ja) * 2016-01-05 2017-07-13 ソニー株式会社 半導体集積回路及びその制御方法
JP7027176B2 (ja) * 2018-01-22 2022-03-01 ラピスセミコンダクタ株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101099279A (zh) * 2004-11-12 2008-01-02 德克萨斯仪器股份有限公司 实现可切换的i/o去耦电容功能的局部esd电轨夹
CN1933155A (zh) * 2005-09-13 2007-03-21 冲电气工业株式会社 半导体装置
US20080232019A1 (en) * 2007-03-22 2008-09-25 Todd Ronald C Decoupling capacitor control circuit and method for enhanced ESD performance

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649793A (zh) * 2018-06-07 2018-10-12 上海艾为电子技术股份有限公司 一种dc/dc转换器和具有该dc/dc转换器的电子设备
CN108649793B (zh) * 2018-06-07 2021-07-06 上海艾为电子技术股份有限公司 一种dc/dc转换器和具有该dc/dc转换器的电子设备
CN110262771A (zh) * 2019-05-09 2019-09-20 中国科学院微电子研究所 一种基于mos晶体管的基本运算电路及其扩展电路
CN110262771B (zh) * 2019-05-09 2021-07-13 中国科学院微电子研究所 一种基于mos晶体管的基本运算电路及其扩展电路
CN114265038A (zh) * 2021-11-22 2022-04-01 电子科技大学 一种具有温度补偿效应的高精度开关式移相单元
CN114265038B (zh) * 2021-11-22 2024-02-09 电子科技大学 一种具有温度补偿效应的高精度开关式移相单元

Also Published As

Publication number Publication date
EP3447800A4 (en) 2019-08-07
EP3447800B1 (en) 2022-01-26
US10930643B2 (en) 2021-02-23
CN107466426B (zh) 2021-03-16
WO2018227409A1 (zh) 2018-12-20
US20190067272A1 (en) 2019-02-28
EP3447800A1 (en) 2019-02-27

Similar Documents

Publication Publication Date Title
CN102214655B (zh) 用于减小堆叠式静电放电保护电路的触发电压的集成电路和方法
DE102015223713B4 (de) Vorrichtung zum ESD-Schutz und Herstellungsverfahren
US7880234B2 (en) NPN Darlington ESD protection circuit
CN107528304B (zh) 瞬态电压保护电路、装置和方法
CN105938815B (zh) 静电保护电路
CN101626154B (zh) 集成电路esd全芯片防护电路
US7110228B2 (en) Separated power ESD protection circuit and integrated circuit thereof
CN107466426A (zh) 一种基于mos场效应晶体管的滤波电路及芯片
CN106786463A (zh) 高压esd保护触发电路
CN102025135B (zh) 一种esd保护装置
CN108306273A (zh) 带静电防护功能的电路、高压集成电路以及空调器
CN102195614A (zh) 静电放电保护电路的延迟电路及其保护的方法和集成电路
CN104319271A (zh) Cdm静电保护电路
CN109274081A (zh) 芯片上多级电超载保护装置
CN108400578B (zh) 一种高压esd保护电路
US20180152019A1 (en) Esd protection circuit with passive trigger voltage controlled shut-off
CN107424989A (zh) 半导体装置
CN101202279A (zh) 静电放电防护电路及集成电路
CN216056324U (zh) 一种保护电路和集成电路
CN104143549B (zh) 一种静电释放保护电路版图及集成电路
US8810981B2 (en) Sequential electrostatic discharge (ESD)-protection employing cascode NMOS triggered structure
CN104167416B (zh) 半导体装置和电子设备
CN208848907U (zh) 集成电路静电防护的二极管触发可控硅
CN102569295B (zh) 一种基于电容辅助触发的双向可控硅器件
DE102018112509A1 (de) Schutz vor elektrostatischer entladung (esd) für eine high-side-treiberschaltung

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant