CN107275369B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN107275369B
CN107275369B CN201710217181.7A CN201710217181A CN107275369B CN 107275369 B CN107275369 B CN 107275369B CN 201710217181 A CN201710217181 A CN 201710217181A CN 107275369 B CN107275369 B CN 107275369B
Authority
CN
China
Prior art keywords
contact hole
transistor
electrode
display panel
active region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710217181.7A
Other languages
English (en)
Other versions
CN107275369A (zh
Inventor
郑镇泰
金阳完
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107275369A publication Critical patent/CN107275369A/zh
Application granted granted Critical
Publication of CN107275369B publication Critical patent/CN107275369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本发明公开了一种显示面板，包括：基底基板；有源图案，在基底基板上，并且包括第一晶体管的第一有源区域和第二晶体管的第二有源区域；栅极图案，在基底基板上，并且包括与第一有源区域重叠的第一栅电极和与第二有源区域重叠的第二栅电极；绝缘层，覆盖栅极图案；第一导电图案，在绝缘层上并且通过穿过绝缘层而形成的第一接触孔电连接到第一栅电极；以及第二导电图案，通过穿过绝缘层形成的第二接触孔电连接到第二栅电极；其中第一接触孔和第二接触孔中的每一个接触孔与第一有源区域和第二有源区域中的每一个重叠、部分重叠或不重叠，并且其中第一有源区域与第一接触孔重叠处的第一重叠区域不同于第二有源区域与第二接触孔重叠处的第二重叠区域。

Description

显示面板
技术领域
本发明构思的实施例涉及一种能够减少颜色偏差/变化并且提高显示质量的显示面板及其制造方法。
背景技术
显示设备使用发光的像素来显示图像。有机发光显示设备包括具有有机发光二极管(OLED)的像素。OLED发射具有取决于OLED中所包括的有机材料的波长的光。例如，OLED包括与红光、绿光和/或蓝光中的一种光相对应的有机材料。有机发光显示设备通过混合由不同OLED的有机材料发射出的光来显示图像。
对应于红光、绿光和蓝光的各有机材料中的每一种有机材料都具有与其它有机材料不同的成分，并且有机材料中的每一种有机材料都具有与其它有机材料不同的发光效率，使得可能会存在由于相应颜色之间的驱动电压偏差/变化而导致的显示质量劣化的问题。
发明内容
本发明构思的一个或多个实施例提供一种能够提高显示质量的显示面板。
本发明构思的一个或多个实施例还提供一种制造该显示面板的方法。
根据本发明构思的实施例，一种显示面板，包括：基底基板；有源图案，在基底基板上，并且包括第一晶体管的第一有源区域和第二晶体管的第二有源区域；栅极图案，在基底基板上，并且包括与第一有源区域重叠的第一栅电极和与第二有源区域重叠的第二栅电极；绝缘层，覆盖栅极图案；第一导电图案，被布置在绝缘层上，并且通过穿过绝缘层而形成的第一接触孔电连接到第一栅电极；以及第二导电图案，通过穿过绝缘层而形成的第二接触孔电连接到第二栅电极，其中第一接触孔和第二接触孔中的每一个接触孔与第一有源区域和第二有源区域中的每一个有源区域重叠、部分重叠或不重叠，并且其中第一有源区域与第一接触孔重叠处的第一重叠区域不同于第二有源区域与第二接触孔重叠处的第二重叠区域。
显示面板可进一步包括：第一发光结构以及第二发光结构；第一发光结构电连接到第一晶体管并且被配置为发射第一颜色光；第二发光结构电连接到第二晶体管并且被配置为发射第二颜色光。
第一接触孔与第一有源区域之间的第一距离可以不同于第二接触孔与第二有源区域之间的第二距离。
第一接触孔可包括至少一个第一子接触孔，第二接触孔可包括至少一个第二子接触孔，并且至少一个第一子接触孔的数量可不同于至少一个第二子接触孔的数量。
第一接触孔的尺寸可不同于第二接触孔的尺寸。
显示面板可进一步包括：第三导电图案，通过穿过绝缘层而形成的第三接触孔电连接到第三晶体管的第三栅电极，其中有源图案进一步包括：第三晶体管的第三有源区域，其中栅极图案进一步包括：第三晶体管的第三栅电极，其中第三接触孔与第三有源区域重叠、部分重叠或不重叠，并且其中第一重叠区域、第二重叠区域和第三有源区域与第三接触孔重叠处的第三重叠区域彼此不同。
显示面板可进一步包括：第一发光结构、第二发光结构以及第三发光结构；第一发光结构电连接到第一晶体管并且被配置为发射第一颜色光；第二发光结构电连接到第二晶体管并被配置为发射第二颜色光；第三发光结构电连接到第三晶体管并且被配置为发射第三颜色光。
第一颜色光可以是红光，第二颜色光可以是绿光，并且第三颜色光可以是蓝光。
第二接触孔与第二有源区域之间的第二距离可大于第一接触孔与第一有源区域之间的第一距离，并且第三接触孔与第三有源区域之间的第三距离可大于第一距离。
第一接触孔可包括至少一个第一子接触孔，第二接触孔可包括至少一个第二子接触孔，第三接触孔可包括至少一个第三子接触孔，并且至少一个第二子接触孔可大于至少一个第一子接触孔的数量，至少一个第一子接触孔的数量可大于至少一个第三子接触孔的数量。
第二接触孔的尺寸可大于第一接触孔的尺寸，第一接触孔的尺寸可大于第三接触孔的尺寸。
第二重叠区域可大于第一重叠区域，并且第一重叠区域可大于第三重叠区域。
第一接触孔可与第一有源区域重叠，并且第二接触孔可不与第二有源区域重叠。
显示面板可进一步包括：数据线，在基底基板上，与第一导电图案和第二导电图案处于同一层。
显示面板可进一步包括：存储电极线，与第一栅电极和第二栅电极重叠，并且限定与第一接触孔和第二接触孔相对应的开口。
根据本发明构思的实施例，一种制造显示面板的方法，包括：在基底基板上形成包括第一栅电极和第一有源区域的第一晶体管；在基底基板上形成包括第二栅电极和第二有源区域的第二晶体管；在第一栅电极和第二栅电极上形成绝缘层；形成穿过绝缘层而暴露第一栅电极的第一接触孔；形成穿过绝缘层而暴露第二栅电极的第二接触孔；形成穿过第一接触孔电连接到第一栅电极的第一导电图案；形成穿过第二接触孔电连接到第二栅电极的第二导电图案；形成电连接到第一晶体管并且被配置为发射第一颜色光的第一发光结构，以及形成电连接到第二晶体管并且被配置为发射第二颜色光的第二发光结构，其中第一有源区域与第一接触孔重叠处的第一重叠区域不同于第二有源区域与第二接触孔重叠处的第二重叠区域。
第一接触孔的尺寸可不同于第二接触孔的尺寸，或者第一接触孔相对于第一有源区域的相对位置可不同于第二接触孔相对于第二有源区域的相对位置。
第一接触孔可包括至少一个第一子接触孔，第二接触孔可包括至少一个第二子接触孔，并且至少一个第一子接触孔的第一数量可不同于至少一个第二子接触孔的第二数量。
该方法可进一步包括：形成包括第三栅电极和第三有源区域的第三晶体管；形成穿过绝缘层暴露第三栅电极的第三接触孔；以及形成电连接到第三晶体管并且被配置为发射第三颜色光的第三发光结构，并且第二重叠区域可大于第一重叠区域，第一重叠区域又可大于第三有源区域与第三接触孔重叠处的第三重叠区域。
根据本发明构思的实施例，一种显示面板，包括：发射不同颜色光的第一子像素和第二子像素，其中第一子像素包括第一晶体管，第一晶体管包括第一栅电极，其中第二子像素包括第二晶体管，第二晶体管包括第二栅电极，其中第一晶体管的尺寸与第二晶体管的尺寸大致相同，并且其中暴露第一晶体管中的第一栅电极的第一接触孔的相对位置不同于暴露第二晶体管中的第二栅电极的第二接触孔的相对位置。
根据本发明构思，一种显示面板，包括：第一子像素，包括第一晶体管；第二子像素，包括第二晶体管；以及第三子像素，包括第三晶体管。第一晶体管至第三晶体管中的每一个晶体管都包括栅电极，并且栅电极可穿过第一接触孔至第三接触孔电连接到其它元件。各子像素中的每一个子像素中的第一接触孔至第三接触孔的相对位置可设置为彼此不同。因此，即使子像素具有彼此不同的发光效率，也可以通过设置接触孔的位置，来使子像素的数据电压范围的偏差或变化最小化。因此，可减少显示装置的颜色偏差或颜色变化，从而可以提高显示质量。
附图说明
本发明构思的上述及其它特征将通过参考附图详细描述本发明构思的实施例而变得更加清晰明了，其中：
图1是图示根据本发明构思的实施例的显示面板的平面图；
图2A是沿图1的线I-I'截取的剖视图；
图2B是沿图1的线II-II'截取的剖视图；
图2C是沿图1的线III-III'截取的剖视图；
图3是图示图1的显示面板的像素的等效电路图；
图4是图示根据本发明构思的实施例的显示面板的平面图；
图5A是沿图4的线I-I'截取的剖视图；
图5B是沿图4的线II-II'截取的剖视图；
图5C是沿图4的线III-III'截取的剖视图；
图6至图8是图示根据本发明构思的一些实施例的显示面板的围绕第一接触孔至第三接触孔的一部分的放大图；
图9A和图9B是图示根据接触孔的位置的薄膜晶体管的DR范围的图形和图表；以及
图10至图19C是图示制造图1的显示面板的方法的平面图和剖视图。
具体实施方式
通过参考以下实施例的详细描述以及附图，可以更容易地理解本发明构思的特征以及实现其的方法。在下文中，将参考附图更详细地描述实施例，其中相同的附图标记在整个附图中指相同的元件。但是，本发明可以以不同的形式来体现，并且不应被解释为仅限于本文所图示的实施例。相反，提供这些实施例作为示例，使得本公开彻底且完整，并且将本发明的方面及特征充分地传达给本领域技术人员。因此，对于本领域普通技术人员完全理解本发明的方面及特征而言并非必要的过程、元件和技术可能未被描述。除非另有说明，否则在所有附图及书面描述中，相同的附图标记指示相同的元件，并且因此，其描述将不会被重复。在附图中，为了清楚起见，元件、层和区域的相对尺寸可能被夸大。
应当理解，尽管术语“第一”、“第二”、“第三”等可在本文中用来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语被用来将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分相区分。因此，在不脱离本发明的精神和范围的情况下，下面讨论的第一元件、部件、区域、层或部分可被称为第二元件、部件、区域、层或部分。
出于易于解释的目的，在本文中可能使用诸如“之下”、“下方”、“下”、“下面”、“上方”、“上面”等空间相对术语来描述如各图中所图示的一个元件或特征相对于另一元件或特征的关系。应当理解，除了图中所描绘的方位之外，空间相对术语旨在包含设备在使用或操作中的不同方位。例如，如果图中的设备被翻转，则被描述为在其它元件或特征“下方”或“之下”或“下面”的元件将被定向为在其它元件或特征“上方”。因此，示例术语“下方”和“下面”可包含上方和下方这两种方位。设备可被另外定向(例如，旋转90度或者在其它方向)，并且本文所使用的空间相对描述符应被相应地解释。
应当理解，当元件、层、区域或部件被称为在另一元件、层、区域或部件“上”、“连接到”或“联接到”另一元件、层、区域或部件时，其可以是直接在另一元件、层、区域或部件上、可以是直接连接到或联接到另一元件、层、区域或部件，或者可以存在一个或多个中间元件、层、区域或部件。另外，还应当理解，当元件或层被称为在两个元件或层“之间”时，其可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或多个中间元件或层。
在以下示例中，x轴、y轴和z轴并不限于直角坐标系的三个轴，并且可以在更广泛的意义上进行解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此互不垂直的不同方向。
本文所使用的术语的目的仅在于描述特定的实施例，并且不旨在限制本发明。除非上下文中明确指示，否则如本文中所使用的单数形式“一”也旨在包括复数形式。还应当理解，当在本说明书中使用术语“包含”和“包括”时，表明存在所陈述的特征、整体、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们的组。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。当诸如“...中的至少一个”之类的表达位于元素列表之后时，其修饰整个元素列表，而不修饰列表的个别要素。
如本文所使用的，术语“大致”、“大约”和类似术语被用作近似的术语而不作为程度的术语，并且旨在解释本领域的普通技术人员识别出的测量的或计算的值中所固有的偏差。此外，当描述本发明的实施例时，“可以”的使用指示“本发明的一个或多个实施例”。如本文所使用的，术语“使用”、“正使用”和“被使用”可以被分别认为是术语“利用”、“正利用”和“被利用”的同义词。另外，术语“示例性”旨在指示示例或说明。
当某个实施例可以被不同地实现时，可以执行与所描述的顺序不同的特定的过程顺序。例如，两个连续描述的过程可以大致同时地执行或者以与所描述的顺序相反的顺序来执行。
本文所描述的根据本发明的实施例的电子或电气的设备和/或任何其他相关设备或部件可利用任何适当的硬件、固件(例如专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，这些设备的各个部件可以被形成在一个集成电路(IC)芯片或单独的IC芯片上。此外，这些设备的各个部件可以在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上实现，或者形成在一个基板上。此外，这些设备的各个部件可能是进程或线程，这些进程或线程在一个或多个计算设备中被运行于一个或多个处理器上，用以执行计算机程序指令，并且与其他系统部件进行交互以执行本文所描述的各种功能。计算机程序指令被存储在存储器中，存储器可以在计算设备中使用诸如随机存取存储器(RAM)等标准存储设备来实现。计算机程序指令还可以被存储在诸如CD-ROM、闪存驱动器等其他非易失性的计算机可读介质中。另外，本领域技术人员应当认识到，各种计算设备的功能可以被组合或集成于单个的计算设备中，或者特定计算设备的功能可以被分布在一个或多个其他计算设备中，而不脱离本发明的实施例的精神和范围。
除非另有定义，否则本文所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义。还应当理解，诸如在常用字典中定义的那些术语应当被解释为具有与在相关领域和/或本说明书的语境中的它们的含义相一致的含义，并且除非文中明确定义，否则不应被解释为理想的或者过于形式化的意义
图1是图示根据本发明构思的实施例的显示面板的平面图。图2A是沿图1的线I-I'截取的剖视图。图2B是沿图1的线II-II'截取的剖视图。图2C是沿图1的线III-III'截取的剖视图。
参考图1至图2C，显示面板包括多个单元像素。单元像素中的每一个单元像素包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
显示面板可包括基底基板100、缓冲层110、有源图案ACTa、ACTb和ACTc、第一绝缘层120、第一栅极图案、第二绝缘层130、第二栅极图案、第三绝缘层140、数据图案、平坦化层150、第一电极EL1a、EL1b和EL1c、像素限定层160、发光结构170a、170b和170c、第二电极EL2、以及密封基板180。
除了第一接触孔CNT1、第二接触孔CNT2和第三接触孔CNT3之外，第一子像素SP1、第二子像素SP2和第三子像素SP3可具有大致相同的结构。因此，在下文中将仅代表性地详细描述第一子像素SP1。
基底基板100可包括透明绝缘基板。例如，基底基板100可包括玻璃基板、石英基板、透明树脂基板等。用于基底基板100的透明树脂基板的示例可包括聚酰亚胺类树脂、丙烯酸类树脂、聚丙烯酸酯类树脂、聚碳酸酯类树脂、聚醚类树脂、含磺酸树脂、聚对苯二甲酸乙二醇酯类树脂等。
缓冲层110可位于基底基板100上。缓冲层110可防止金属原子和/或杂质从基底基板100扩散。在基底基板100具有相对不规则的表面的情况下，缓冲层110可以使基底基板100的表面平坦化，或者可以提高基底基板100的表面的平坦度。缓冲层110可使用硅化合物来形成。例如，缓冲层110可包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)等。这些可单独使用或者以其组合物的形式来使用。缓冲层110可具有单层结构或多层结构。例如，缓冲层110可具有包括氧化硅膜、氮化硅膜、氮氧化硅膜、碳氧化硅膜或碳氮化硅膜的单层结构。可替代地，缓冲层110可具有包括氧化硅膜、氮化硅膜、氮氧化硅膜、碳氧化硅膜、碳氮化硅膜等中的至少两种的多层结构。
有源图案ACTa可位于缓冲层110上。在一个实施例中，有源图案ACTa可包括硅(Si)。在另一实施例中，有源图案ACTa可包括含有二元化合物(ABx)、三元化合物(ABxCy)和/或四元化合物(ABxCyDz)的半导体氧化物。例如，有源图案ACTa可包括铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)和/或镁(Mg)。
有源图案ACTa可包括第一晶体管TR1a的第一有源区域ACT1a、第一电极和第二电极，第二晶体管TR2a的有源区域、第一电极和第二电极，第三晶体管TR3a的有源区域、第一电极和第二电极，第四晶体管TR4a的有源区域、第一电极和第二电极，第五晶体管TR5a的有源区域、第一电极和第二电极，第六晶体管TR6a的有源区域、第一电极和第二电极，以及第七晶体管TR7a的有源区域、第一电极和第二电极。类似地，有源图案ACTb可包括第二晶体管的第二有源区域ACT1b，并且有源图案ACTc可包括第三晶体管的第三有源区域ACT1c。
第一绝缘层120可位于缓冲层110上以覆盖有源图案ACTa。第一绝缘层120可包括硅化合物、金属氧化物等。例如，第一绝缘层120可使用氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlOx)、氧化钽(TaOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化钛(TiOx)等来形成。这些可单独使用或者以其组合物的形式来使用。另外，第一绝缘层120可具有包括氧化硅和/或氮化硅的单层结构或多层结构。在实施例中，第一绝缘层120可沿着有源图案ACTa的轮廓均匀地形成在缓冲层110上。在此，第一绝缘层120可具有大致小的厚度，使得可以在第一绝缘层120的与有源图案ACTa相邻的部分处形成台阶部分。在一些实施例中，第一绝缘层120可具有相对大的厚度以充分地覆盖有源图案ACTa，使得第一绝缘层120可具有大致水平的表面。
第一栅极图案可位于第一绝缘层120上。第一栅极图案可包括金属、合金、导电金属氧化物、透明导电材料等。例如，第一栅极图案可使用铝(Al)、含铝合金、氮化铝(AlNx)、银(Ag)、含银合金、钨(W)、氮化钨(WNx)、铜(Cu)、含铜合金、镍(Ni)、含镍合金、铬(Cr)、氮化铬(CrNx)、钼(Mo)、含钼合金、钛(Ti)、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮化钽(TaNx)、钕(Nd)、钪(Sc)、锶钌氧化物(SRO)、氧化锌(ZnOx)、铟锡氧化物(ITO)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)、氧化铟锌(IZO)等来形成。这些可单独使用或者以其组合物的形式来使用。在实施例中，第一栅极图案可以具有可包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
第一栅极图案可包括数据初始化线121、扫描线122、旁路控制线123、发射控制线124、以及第一晶体管TR1a的第一栅电极GE1a。
数据初始化线121可在第一方向D1上延伸。可将数据初始化信号(参考图3的GI)施加到数据初始化线121。数据初始化信号可与在当前扫描信号之前一个水平时间的先前扫描信号相同。数据初始化线121可电连接到第四晶体管TR4a的栅电极。例如，第四晶体管TR4a的栅电极可以是数据初始化线121的一部分。
扫描线122可在第一方向D1上延伸，使得扫描线122平行于数据初始化线121。可将(当前)扫描信号(参考图3的GW)施加到扫描线122。扫描线122可电连接到第二晶体管TR2a的栅电极。例如，第二晶体管TR2a的栅电极可以是扫描线122的一部分。扫描线122可电连接到第三晶体管TR3a的栅电极。例如，第三晶体管TR3a的栅电极可以是扫描线122的一部分。
旁路控制线123可在第一方向D1上延伸，使得旁路控制线123平行于扫描线122。可将二极管初始化信号(参考图3的GB)施加到旁路控制线123。旁路控制线123可电连接到第七晶体管TR7a的栅电极。例如，第七晶体管TR7a的栅电极可以是旁路控制线123的一部分。
发射控制线124可在第一方向D1上延伸，使得发射控制线124平行于扫描线122。可将发射信号(参考图3的EM)施加到发射控制线124。发射控制线124可电连接到第五晶体管TR5a的栅电极。例如，第五晶体管TR5a的栅电极可以是发射控制线124的一部分。发射控制线124可电连接到第六晶体管TR6a的栅电极。例如，第六晶体管TR6a的栅电极可以是发射控制线124的一部分。
第一栅电极GE1a可以是第一晶体管TR1a的栅电极。因此，第一栅电极GE1a可与第一晶体管TR1a的第一有源区域ACT1a重叠。
第二绝缘层130可位于在其上设置有第一栅极图案的第一绝缘层120上。第二绝缘层130可沿着第一栅极图案的轮廓均匀地形成在第一绝缘层120上。在此，第二绝缘层130可具有大致小的厚度，使得可以在第二绝缘层130的与第一栅极图案相邻的部分处形成台阶部分。第二绝缘层130可包括硅化合物。例如，第二绝缘层130可使用氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)等来形成。这些可单独使用或者以其组合物的形式来使用。
第二栅极图案可位于第二绝缘层130上。第二栅极图案可包括金属、合金、导电金属氧化物、透明导电材料等。例如，第二栅极图案可使用铝(Al)、含铝合金、氮化铝(AlN x)、银(Ag)、含银合金、钨(W)、氮化钨(WNx)、铜(Cu)、含铜合金、镍(Ni)、含镍合金、铬(Cr)、氮化铬(CrNx)、钼(Mo)、含钼合金、钛(Ti)、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮化钽(TaNx)、钕(Nd)、钪(Sc)，锶钌氧化物(SRO)、氧化锌(ZnOx)、铟锡氧化物(ITO)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)、氧化铟锌(IZO)等来形成。这些可单独使用或者以其组合物的形式来使用。在实施例中，第二栅极图案可以具有可包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
第二栅极图案可包括存储电极线132和辅助初始化电压线134。
存储电极线132可在第一方向D1上延伸。存储电极线132可与第一栅电极GE1a重叠以形成存储电容器(参考图3的CST)。存储电极线132可具有将第一接触孔至第三接触孔CNT1、CNT2和CNT3暴露的开口，这将在后面描述。
辅助初始化电压线134可在第一方向D1上延伸。因此，辅助初始化电压线134可平行于存储电极线132。
第三绝缘层140可位于在其上设置有第二栅极图案的第二绝缘层130上。第三绝缘层140可具有相对大的厚度以充分地覆盖第二栅极图案，使得第三绝缘层140可具有大致水平的表面。在其他实施例中，第三绝缘层140可沿着第二栅极图案的轮廓均匀地形成在第二绝缘层130上。在此，第三绝缘层140可具有大致小的厚度，使得可在第三绝缘层140的与第二栅极图案相邻并且与第二栅极图案相对应的部分处形成台阶部分。第三绝缘层140可包括硅化合物。例如，第三绝缘层140可使用氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、碳氧化硅(SiOxCy)、碳氮化硅(SiCxNy)等来形成。这些可单独使用或者以其组合物的形式来使用。
数据图案可位于第三绝缘层140上。数据图案可包括金属、合金、导电金属氧化物、透明导电材料等。例如，数据图案可使用铝(Al)、含铝合金、氮化铝(AlNx)、银(Ag)、含银合金、钨(W)、氮化钨(WNx)、铜(Cu)、含铜合金、镍(Ni)、含镍合金、铬(Cr)、氮化铬(CrNx)、钼(Mo)、含钼合金、钛(Ti)、氮化钛(TiNx)、铂(Pt)、钽(Ta)、氮化钽(TaNx)、钕(Nd)、钪(Sc)、锶钌氧化物(SRO)、氧化锌(ZnOx)、铟锡氧化物(ITO)、氧化锡(SnOx)、氧化铟(InOx)、氧化镓(GaOx)、氧化铟锌(IZO)等来形成。这些可单独使用或者以其组合物的形式来使用。在实施例中，数据图案可以具有可包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
数据图案可包括数据线142a、初始化电压线144a、驱动电压线145a、第一连接电极146a、第二连接电极147a、以及第三连接电极148a。
数据线142a可在与第一方向D1相交叉的第二方向D2上延伸。第二方向D2可大致垂直于第一方向D1。可将数据信号(参考图3的DATA)施加到数据线142a。
数据线142a可通过穿过第一绝缘层至第三绝缘层120、130和140而形成的或者由第一绝缘层至第三绝缘层120、130和140所限定的接触孔被电连接到有源图案ACTa。因此，数据线142a可电连接到第二晶体管TR2a的第一电极。
初始化电压线144a可在第二方向D2上延伸。因此，初始化电压线144a可平行于数据线142a。可将初始化电压(参考图3的VINT)施加到初始化电压线144a。
初始化电压线144a可通过穿过第三绝缘层140而形成的接触孔电连接到辅助初始化电压线134。另外，辅助初始化电压线134可通过穿过第三绝缘层140而形成的接触孔电连接到第三连接电极148a。第三连接电极148a可通过穿过第一绝缘层至第三绝缘层120、130和140而形成的接触孔电连接到有源图案ACTa。因此，初始化电压线144a可电连接到第四晶体管TR4a的第一电极。
驱动电压线145a可在第二方向D2上延伸。因此，驱动电压线145a可平行于数据线142a。可将第一电源电压(参考图3的ELVDD)施加到驱动电压线145a。
驱动电压线145a可通过穿过第一绝缘层至第三绝缘层120、130和140而形成的或者由第一绝缘层至第三绝缘层120、130和140所限定的接触孔电连接到有源图案ACTa。因此，驱动电压线145a可电连接到第五晶体管TR5a的第一电极。驱动电压线145a可通过穿过第三绝缘层140而形成的接触孔电连接到存储电极线132。因此，驱动电压线145a可电连接到存储电容器。
第一连接电极146a可通过穿过第一绝缘层至第三绝缘层120、130和140而形成的接触孔电连接到有源图案ACTa。第一连接电极146a可通过穿过第二绝缘层130和第三绝缘层140而形成的或者由第二绝缘层130和第三绝缘层140所限定的第一接触孔CNT1电连接到第一栅电极GE1a。因此，第一连接电极146a可电连接到第一晶体管TR1a的栅电极、第四晶体管TR4a的第二电极、第三晶体管TR3a的第一电极和存储电容器。
另外，在第一子像素SP1中，第一接触孔CNT1可被形成为与第一有源图案ACT1a的一部分重叠。在第二子像素SP2中，第二接触孔CNT2可被形成为与第二有源图案ACT1b完全重叠。在第三子像素SP3中，第三接触孔CNT3可被形成为与第三有源图案ACT1c不重叠。因此，第二子像素SP2中的第二有源图案ACT1b与第二接触孔CNT2之间的距离小于第一子像素SP1和第三子像素SP3中的对应距离，并且第一子像素SP1中的第一有源图案ACT1a与第一接触孔CNT1之间的距离小于第三子像素SP3中的第三有源图案ACT1c与第三接触孔CNT3之间的距离。
第二连接电极147a可通过穿过第一绝缘层120、第二绝缘层130和第三绝缘层140而形成的或者由第一绝缘层120、第二绝缘层130和第三绝缘层140所限定的接触孔电连接到第一有源图案ACT1a。因此，第二连接电极147a可电连接到第六晶体管TR6a的第二电极，并且电连接到第七晶体管TR7a的第二电极。
平坦化层150可位于在其上设置有数据图案的第三绝缘层140上。平坦化层150可具有单层结构，或者可具有包括至少两个绝缘膜的多层结构。平坦化层150可使用有机材料来形成。例如，平坦化层150可包括光致抗蚀剂、丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂等。这些可单独使用或者以其组合物的形式来使用。可替代地，平坦化层150可包括无机材料。例如，平坦化层150可使用氧化硅、氮化硅、氮氧化硅、碳氧化硅、氧化铝、氧化钛、氧化钽、氧化镁、氧化锌、氧化铪、氧化锆、氧化钛等来形成。这些可单独使用或者以其组合物的形式来使用。
第一电极EL1a可位于平坦化层150上。第一电极EL1a可通过穿过平坦化层150而形成的或者在平坦化层150中所限定的通孔电连接到第二连接电极147a。根据显示装置的发射类型，第一电极EL1a可包括反射材料或透射材料。例如，第一电极EL1a可使用铝、含铝合金、氮化铝、银、含银合金、钨、氮化钨、铜、含铜合金、镍、含镍合金、铬、氮化铬、钼、含钼合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、锶钌氧化物、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓、氧化铟锌等来形成。这些可单独使用或者以其组合物的形式来使用。在实施例中，第一电极EL1a可以具有可包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
像素限定层160可位于在其上设置有第一电极EL1a的平坦化层150上。像素限定层160可包括有机材料或无机材料。例如，像素限定层160可使用光致抗蚀剂、丙烯酸类树脂、聚丙烯酸类树脂、聚酰亚胺类树脂、硅化合物等来形成。在实施例中，像素限定层160可被部分地蚀刻以形成将第一电极EL1a部分地暴露的开口。像素限定层160的开口可限定显示装置的发光区域和非发光区域。例如，显示装置的具有像素限定层160的开口的一部分可以是显示设备的发光区域，而显示装置的围绕像素限定层160的开口的另一部分或其余部分可以是显示设备的非发光区域。
发光结构170a可定位在通过像素限定层160的开口而暴露的第一电极EL1a上。发光结构170a可在像素限定层160的开口的侧壁上延伸。发光结构170a可通过激光诱导热成像工艺、印刷工艺等来形成。发光结构170a可包括有机发光层(EL)、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)、电子注入层(EIL)等。
作为示例，第一子像素SP1中的发光结构170a的有机发光层可使用用于产生红光的发光材料来形成，第二子像素SP2中的发光结构170b的有机发光层可使用用于产生绿光的发光材料来形成，并且第三子像素SP3中的发光结构170c的有机发光层可使用用于产生蓝光的发光材料来形成。
第二电极EL2可位于发光结构170a上并且位于像素限定层160上。根据显示设备的发射类型，第二电极EL2可包括透射材料或反射材料。例如，第二电极EL2可使用铝、含铝合金、氮化铝、银、含银合金、钨、氮化钨、铜、含铜合金、镍、含镍合金、铬、氮化铬、钼、含钼合金、钛、氮化钛、铂、钽、氮化钽、钕、钪、锶钌氧化物、氧化锌、氧化铟锡、氧化锡、氧化铟、氧化镓、氧化铟锌等来形成。这些可单独使用或者以其组合物的形式来使用。在实施例中，第二电极EL2a也可以具有可包括金属膜、合金膜、金属氮化物膜、导电金属氧化物膜和/或透明导电膜的单层结构或多层结构。
密封基板180可位于第二电极EL2上。密封基板180可包括透明材料，并且可被配置为减少或防止环境空气和水分渗透到透明有机发光显示装置中。密封基板180可与基底基板100组合以通过密封剂将基底基板100与密封基板180之间的空间密封。可以在基底基板100与密封基板180之间的空间内填充干燥剂或填充剂。
在一些实施例中，可以在第二电极EL2上形成薄的密封膜而不是密封基板180，以保护第二电极EL2和发光结构免受环境空气和水分的影响。密封膜可具有在其中由诸如氧化硅或氮化硅等无机材料形成的层和诸如环氧树脂或聚酰亚胺等的另一层交替堆叠的结构。然而，其他实施例不限于此，并且密封膜的结构可以是透明薄膜形式的任何密封结构。
图3是图示图1的显示面板的像素的等效电路图。
参考图1至图3，显示面板的第一子像素至第三子像素SP1、SP2和SP3中的每一个子像素都可对应于大致相似的等效电路图。因此，下面将仅描述一个像素。
像素可包括OLED、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器CST、第四晶体管TR4、第五晶体管TR5、第六晶体管TR6、第七晶体管TR7、以及二极管并联电容器CEL。二极管并联电容器CEL可以是寄生电容器或寄生电容。
OLED可基于驱动电流ID来发光。OLED可包括第一电极和第二电极。在一个实施例中，可将第二电源电压ELVSS施加到OLED的第二电极。在一个实施例中，OLED的第一电极可以是阳极电极，并且OLED的第二电极可以是阴极电极。在另一实施例中，OLED的第一电极可以是阴极电极，并且OLED的第二电极可以是阳极电极。
第一晶体管TR1可包括栅电极、第一电极和第二电极。在一个实施例中，第一晶体管TR1的第一电极可以是源电极，并且第一晶体管TR1的第二电极可以是漏电极。在另一实施例中，第一晶体管TR1的第一电极可以是漏电极，并且第一晶体管TR1的第二电极可以是源电极。
第一晶体管TR1可产生驱动电流ID。在一个实施例中，第一晶体管TR1可工作在饱和区中。在这种情况下，第一晶体管TR1可基于第一晶体管TR1的栅电极与第一晶体管TR1的源电极之间的电压差来产生或供应驱动电流ID。灰度可与提供到OLED的驱动电流ID相对应。在另一实施例中，第一晶体管TR1可工作在线性区中。在这种情况下，灰度可与在其中驱动电流ID提供到OLED的时间长度相对应。
第二晶体管TR2可包括栅电极、第一电极和第二电极。可将扫描信号(例如，GW)施加到栅电极。可将数据信号(例如，DATA)施加到第一电极。第二晶体管TR2的第二电极可连接到第一晶体管TR1的第一电极。在一个实施例中，第二晶体管TR2的第一电极可以是源电极，并且第二晶体管TR2的第二电极可以是漏电极。在另一实施例中，第二晶体管TR2的第一电极可以是漏电极，并且第二晶体管TR2的第二电极可以是源电极。
当扫描信号GW供应到第二晶体管TR2的栅电极时，第二晶体管TR2可将数据信号DATA提供到第一晶体管TR1的第一电极。第二晶体管TR2可工作在线性区中。
第三晶体管TR3可包括栅电极、第一电极和第二电极。可将扫描信号GW施加到第三晶体管TR3的栅电极。第三晶体管TR3的第一电极可连接到第一晶体管TR1的第二电极。第三晶体管TR3的第二电极可连接到第一晶体管TR1的栅电极。在一个实施例中，第三晶体管TR3的第一电极可以是源电极，并且第三晶体管TR3的第二电极可以是漏电极。在另一实施例中，第三晶体管TR3的第一电极可以是漏电极，并且第三晶体管TR3的第二电极可以是源电极。
当扫描信号GW供应到第三晶体管TR3的栅电极时，第三晶体管TR3可将第一晶体管TR1的栅电极连接到第一晶体管TR1的第二电极。第三晶体管TR3可工作在线性区中。因此，当扫描信号GW被激活时，第三晶体管TR3可形成第一晶体管TR1的二极管连接。可根据二极管连接而产生与第一晶体管TR1的阈值电压相对应的第一晶体管TR1的第一电极与第一晶体管TR1的栅电极之间的电压差。结果，当扫描信号GW被激活时，可将作为提供到第一晶体管TR1的第一电极的数据信号DATA与电压差(即，第一晶体管TR1的阈值电压)之和的和电压施加到第一晶体管TR1的栅电极。因此，数据信号DATA可被补偿与第一晶体管TR1的阈值电压一样多的量。可将补偿后的数据信号DATA施加到第一晶体管TR1的栅电极。可通过减少第一晶体管TR1的阈值电压的效果来改善驱动电流ID的均匀性。
存储电容器CST可包括施加有第一电源电压ELVDD的第一电极，并且可包括连接到第一晶体管TR1的栅电极的第二电极。当扫描信号GW未被激活时(当扫描信号GW未被供应时)，存储电容器CST可保持第一晶体管TR1的栅电极的电压电平。当在扫描信号GW未被激活时，可激活/供应发射信号EM。当发射信号EM被激活时，可将由第一晶体管TR1产生或由第一晶体管TR1供应的驱动电流ID提供到OLED。因此，可以基于由存储电容器CST所保持的电压电平将由第一晶体管TR1产生的驱动电流ID提供到OLED。
第四晶体管TR4可包括栅电极、第一电极和第二电极。可将数据初始化信号GI施加到栅电极。可将初始化电压VINT施加到第一电极。可将第二电极连接到第一晶体管TR1的栅电极。在一个实施例中，第四晶体管TR4的第一电极可以是源电极，并且第四晶体管TR4的第二电极可以是漏电极。在另一实施例中，第四晶体管TR4的第一电极可以是漏电极，并且第四晶体管TR4的第二电极可以是源电极。
当数据初始化信号GI被激活/供应时，第四晶体管TR4可将初始化电压VINT施加到第一晶体管TR1的栅电极。第四晶体管TR4可工作在线性区中。因此，当数据初始化信号GI被激活时，第四晶体管TR4可用初始化电压VINT对第一晶体管TR1的栅电极进行初始化。在一个实施例中，初始化电压VINT的电压电平可低于在前一帧中由存储电容器CST所保持的数据信号DATA的电压电平。第一晶体管TR1可以是p沟道金属氧化物半导体(PMOS)-型晶体管。在另一实施例中，初始化电压VINT的电压电平可被代替为高于在前一帧中由存储电容器CST所保持的数据信号DATA的电压电平，并且第一晶体管TR1可以是n沟道金属氧化物半导体(NMOS)-型晶体管。
在一个实施例中，数据初始化信号GI可与扫描信号GW相同，但提前了一个水平时间(例如，可以在供应扫描信号GW之前供应数据初始化信号GI)。例如，将数据初始化信号GI施加到位于第(n)行中的像素，并且可与施加到位于第(n-1)行中的像素的扫描信号GW大致相同。因此，通过将被激活的扫描信号GW施加到位于第(n-1)行中的像素，可以将被激活的数据初始化信号GI施加到位于第(n)行中的像素。结果，当扫描信号GW施加到位于第(n-1)行中的像素时，第(n)行中的像素的第一晶体管TR1的栅电极可被初始化为初始化电压VINT。
第五晶体管TR5可包括栅电极、第一电极和第二电极。可将发射信号EM施加到第五晶体管TR5的栅电极。可将第一电源电压ELVDD施加到第五晶体管TR5的第一电极。可将第五晶体管TR5的第二电极连接到第一晶体管TR1的第一电极。在一个实施例中，第五晶体管TR5的第一电极可以是源电极，并且第五晶体管TR5的第二电极可以是漏电极。在另一实施例中，第五晶体管TR5的第一电极可以是漏电极，并且第五晶体管TR5的第二电极可以是源电极。
当发射信号EM被激活(例如，供应到第五晶体管TR5的栅电极)时，第五晶体管TR5可将第一电源电压ELVDD施加到第一晶体管TR1的第一电极，并且当发射信号EM未被激活/未被供应时，第五晶体管TR5可将第一晶体管TR1的第一电极与第一电源电压ELVDD阻断。第五晶体管TR5可工作在线性区中。当发射信号EM被激活时，第五晶体管TR5可将第一电源电压ELVDD施加到第一晶体管TR1的第一电极，使得第一晶体管TR1产生驱动电流ID。此外，当发射信号EM未被激活时，第五晶体管TR5可阻断第一电源电压ELVDD的供应，使得施加到第一晶体管TR1的第一电极的数据信号DATA被施加到第一晶体管TR1的栅电极。
第六晶体管TR6可包括栅电极、第一电极和第二电极。可将发射信号EM施加到第六晶体管TR6的栅电极。第六晶体管TR6的第一电极可连接到第一晶体管TR1的第二电极。第六晶体管TR6的第二电极可连接到OLED的第一电极。在一个实施例中，第六晶体管TR6的第一电极可以是源电极，并且第六晶体管TR6的第二电极可以是漏电极。在另一实施例中，第六晶体管TR6的第一电极可以是漏电极，并且第六晶体管TR6的第二电极可以是源电极。
当发射信号EM被激活(例如，供应到第六晶体管TR6的栅电极)时，第六晶体管TR6可将由第一晶体管TR1产生的驱动电流ID提供到OLED。第六晶体管TR6可工作在线性区中。因此，当发射信号EM被激活时，第六晶体管TR6可将由第一晶体管TR1产生的驱动电流ID提供到OLED，使得OLED发光。此外，当发射信号EM未被激活时，第六晶体管TR6可将第一晶体管TR1与OLED断开，使得施加到第一晶体管TR1的第二电极的补偿后的数据信号DATA被施加到第一晶体管TR1的栅电极。
第七晶体管TR7可包括栅电极、第一电极和第二电极。可将二极管初始化信号GB施加到第七晶体管TR7的栅电极。可将初始化电压VINT施加到第七晶体管TR7的第一电极。第七晶体管TR7的第二电极可连接到OLED的第一电极。在一个实施例中，第七晶体管TR7的第一电极可以是源电极，并且第七晶体管TR7的第二电极可以是漏电极。在另一实施例中，第七晶体管TR7的第一电极可以是漏电极，并且第七晶体管TR7的第二电极可以是源电极。
当二极管初始化信号GB被激活(例如，供应到第七晶体管TR7的栅电极)时，第七晶体管TR7可将初始化电压VINT施加到OLED的第一电极。第七晶体管TR7可工作在线性区中。因此，当二极管初始化信号GB被激活时，第七晶体管TR7可用初始化电压VINT对OLED的第一电极进行初始化。可以根据下面的[公式1]来计算二极管并联电容器CEL的初始变化量：
公式1
Qi＝CEL×(VINT–ELVSS)
其中，Qi是二极管并联电容器的初始变化量，CEL是二极管并联电容器的电容，VINT是初始化电压的电压电平，并且ELVSS是第二电源电压的电压电平。
在一个实施例中，数据初始化信号GI和二极管初始化信号GB可以是相同的信号。第一晶体管TR1的栅电极的初始化操作可不对OLED的第一电极的初始化操作产生影响。因此，数据初始化信号GI可被用作二极管初始化信号GB，从而提高制造效率(例如，通过减少连接的总数)。
当OLED不发光时，OLED的两个电极之间的电压差(例如，OLED两端的电压)可低于OLED的阈值电压。当OLED两端的电压差高于OLED的阈值电压时，OLED可以发光。因此，电压差可达到阈值电压，并且当在二极管并联电容器CEL中充电到阈值电容时，可以发射光。可根据下面的[公式2]来计算阈值电容：
公式2
Qc＝CEL×Vth
其中，Qc是阈值电容，CEL是二极管并联电容器的电容，Vth是OLED的阈值电压。
在一个实施例中，当OLED呈现黑光时(即，当与OLED相对应的灰度为零时)，由于从第一晶体管TR1中产生的漏电流，导致驱动电流ID不为零(例如，大于零)。然而，漏电流可流过二极管并联电容器CEL而不是OLED，直到OLED的两个电极之间的电压差达到阈值电压为止。当二极管并联电容器CEL通过漏电流充电时，OLED可不发光，直到达到阈值电容为止。例如，如果漏电流具有固定量，则可根据下面的[公式3]来计算初始化电压VINT：
公式3
Figure BDA0001262591690000171
其中，VINT是初始化电压的电压电平，ELVSS是第二电源电压的电压电平，Vth是OLED的阈值电压，Ileak是漏电流的量，t是在一帧中不发光的时间长度，并且CEL是二极管并联电容器的电容。
图4是图示根据本发明构思的实施例的显示面板的平面图。图5A是沿图4的I-I'线截取的剖视图。图5B是沿图4的II-II'线截取的剖视图。图5C是沿图4的III-III'线截取的剖视图。
参考图4至图5C，显示面板可包括多个单元像素。单元像素中的每一个单元像素都包括第一子像素SP1、第二子像素SP2和第三子像素SP3。
显示面板可包括基底基板200、缓冲层210、有源图案、第一绝缘层220、栅极图案、第二绝缘层230、数据图案、平坦化层240、第一电极EL1a、EL1b和EL1c、像素限定层250、发光结构260a、260b和260c、第二电极EL2、以及密封基板270。
除了第一接触孔CNT1、第二接触孔CNT2和第三接触孔CNT3之间的差异之外，第一子像素SP1、第二子像素SP2和第三子像素SP3可具有彼此大致相同的结构。因此，在下文中将仅详细描述第一子像素SP1(例如，图5A)。
基底基板200可包括透明绝缘基板。缓冲层210可位于基底基板200上。有源图案可位于缓冲层210上。有源图案可包括第一晶体管TR1a的第一有源图案ACT1a，并且可包括第二晶体管TR2a的第二有源图案ACT2a。
第一绝缘层220可位于覆盖有源图案的缓冲层210上。
栅极图案可位于第一绝缘层220上。栅极图案可包括扫描线222、第一晶体管TR1a的第一栅电极GE1a和第二晶体管TR2a的第二栅电极GE2a。
扫描线222可在第一方向D1上延伸。第二栅电极GE2a可电连接到扫描线222，并且可与第二有源图案ACT1b重叠。第一栅电极GE1a可与第一有源图案ACT1a重叠。
第二绝缘层230可位于在其上设置有栅极图案的第一绝缘层220上。
数据图案可位于第二绝缘层230上。数据图案可包括数据线232a、驱动电压线234a和第一连接电极236a。数据线232a和驱动电压线234a可在与第一方向D1相交叉的第二方向D2上延伸。
数据线232a可连接到第二源电极SE2a。第二源电极SE2a可通过穿过第二绝缘层230和第一绝缘层220而形成的接触孔电连接到第二有源图案ACT2a。第一连接电极236a可连接到第二漏电极DE2a。第二漏电极DE2a可通过穿过第二绝缘层230和第一绝缘层220而形成的接触孔电连接到第二有源图案ACT2a。
第一连接电极236a可通过穿过第二绝缘层230而形成的第一接触孔CNT1电连接到第一栅电极GE1a。驱动电压线234a可连接到第一晶体管TR1a的第一源电极。第一晶体管TR1a的第一源电极可通过穿过第二绝缘层230和第一绝缘层220而形成的接触孔电连接到第一有源图案ACT1a。第一晶体管TR1a的第一漏电极DE1a可通过穿过第二绝缘层230和第一绝缘层220而形成的接触孔电连接到第一有源图案ACT1a。
另外，在第一子像素SP1中，第一接触孔CNT1可与第一有源图案ACT1a的一部分重叠。在第二子像素SP2中，第二接触孔CNT2可与第二有源图案ACT1b完全重叠。在第三子像素SP3中，第三接触孔CNT3可不与第三有源图案ACT1c重叠。因此，第二子像素SP2中的第二有源图案ACT1b与第二接触孔CNT2之间的距离可小于第一子像素SP1和第三子像素SP3中的对应距离。第一子像素SP1中的第一有源图案ACT1a与第一接触孔CNT1之间的距离可小于第三子像素SP3中的第三有源图案ACT1c与第三接触孔CNT3之间的距离。
平坦化层240可位于在其上设置有数据图案的第二绝缘层230上。第一电极EL1a可位于平坦化层240上。第一电极EL1a可通过穿过平坦化层240而形成的通孔电连接到第一漏电极DE1a。像素限定层250可位于在其上设置有第一电极EL1a的平坦化层240上。
发光结构260a可定位在通过像素限定层250的开口而被暴露出的第一电极EL1a上。例如，第一子像素SP1中的发光结构260a的有机发光层可使用用于产生红光的发光材料来形成，第二子像素SP2中的发光结构260b的有机发光层可使用用于产生绿光的发光材料来形成，并且第三子像素SP3中的发光结构260c的有机发光层可使用用于产生蓝光的发光材料来形成。
第二电极EL2可位于发光结构260a和像素限定层250上。密封基板270可位于第二电极EL2上。
图6至图8是图示根据本发明构思的一些实施例的显示面板的分别围绕第一接触孔至第三接触孔的一部分的放大图。
参考图6，在第一子像素(例如，第一子像素SP1)中，第一距离d1可被定义为在第二方向D2(例如，+y-方向)上从第一有源图案ACT1a的边界或边缘到第一接触孔CNT1的中心的距离。在第二子像素(例如，第二子像素SP2)中，第二距离d2可被定义为在第二方向D2上从第二有源图案ACT1b的边界/边缘到第二接触孔CNT2的中心的距离。在第三子像素(例如，第三子像素SP3)中，第三距离d3可被定义为在第二方向D2上从第三有源图案ACT1c的边界/边缘到第三接触孔CNT3的中心的距离。
当第一子像素为红色像素、第二子像素为绿色像素、并且第三子像素为蓝色像素时，第一距离d1可大于第二距离d2，并且第一距离d1可小于第三距离d3。例如，当第一距离d1为零时，第二距离d2可具有负值，并且第三距离d3可具有正值。因此，第一接触孔CNT1可与第一有源图案ACT1a部分重叠，第二接触孔CNT2可与第二有源图案ACT1b重叠(例如，完全重叠)，并且第三接触孔CNT3可被形成为不与第三有源图案ACT1c重叠。
因此，第一接触孔CNT1与第一有源图案ACT1a的重叠区域(例如，第一接触孔CNT1与第一有源图案ACT1a重叠处的区域)、第二接触孔CNT2与第二有源图案ACT1b的重叠区域，以及第三接触孔CNT3与第三有源图案ACT1c的重叠区域(其可能不存在)可彼此不同。
在此，可考虑不同子像素的发光结构的EL层的不同发光效率来确定第一距离至第三距离d1、d2和d3。例如，当绿色EL层的发光效率优于红色EL层的发光效率，并且红色EL层的发光效率优于蓝色EL层的发光效率时，第一距离至第三距离d1、d2、d3的更小的距离可对应于更高的发光效率。因此，第二距离d2可小于第一距离d1，并且第一距离d1可被设置为小于第三距离d3。在本实施例中，第二距离d2具有负值，第一距离d1等于零，并且第三距离d3具有正值。
参考图7，在第一子像素中，第一接触孔CNT1可包括第一子接触孔CNT1a和第二子接触孔CNT1b。在第二子像素中，第二接触孔CNT2可包括第一子接触孔CNT2a、第二子接触孔CNT2b和第三子接触孔CNT2c。在第三子像素中，第三接触孔CNT3可被形成为单个接触孔。
因此，第一接触孔CNT1与第一有源图案ACT1a的重叠区域、第二接触孔CNT2与第二有源图案ACT1b的重叠区域、以及第三接触孔CNT3与第三有源图案ACT1c的重叠区域可彼此不同。
在此，可考虑子像素的发光结构的相应EL层的发光效率来确定子接触孔的数量。例如，当绿色EL层的发光效率优于红色EL层的发光效率时，并且当红色EL层的发光效率优于蓝色EL层的发光效率时，更多数量的子接触孔可对应于更高的发光效率。因此，第二子接触孔CNT2的数量大于第一子接触孔CNT1的数量，第一子接触孔CNT1的数量又大于第三接触孔CNT3的数量。在本实施例中，具有三个第二子接触孔CNT2，具有两个第一子接触孔CNT1，并且仅具有一个第三接触孔CNT3。
参考图8，第二子像素的第二接触孔CNT2的尺寸大于第一子像素的第一接触孔CNT1的尺寸，并且第一子像素的第一接触孔CNT1的尺寸大于第三子像素的第三接触孔CNT3的尺寸。
因此，第一接触孔CNT1和第一有源图案ACT1a的重叠区域、第二接触孔CNT2和第二有源图案ACT1b的重叠区域、以及第三接触孔CNT3和第三有源图案ACT1c的重叠区域可彼此不同。
在此，接触孔的尺寸可对应于各个子像素的发光结构的EL层的发光效率。例如，当绿色EL层的发光效率优于红色EL层的发光效率时，并且当红色EL层的发光效率优于蓝色EL层的发光效率时，更大尺寸的接触孔可对应于更高的发光效率。因此，第二接触孔CNT2大于第一接触孔CNT1，并且第一接触孔CNT1大于第三接触孔CNT3。
图9A和图9B是图示根据接触孔的位置的薄膜晶体管的DR范围的图形和图表。
参考图9A和图9B，对根据有源图案与接触孔的重叠程度(例如，根据重叠区域的尺寸)的DR范围进行描述。
在样品1至4中，有源图案与接触孔的重叠程度被设置为彼此不同。例如，接触孔与有源图案的重叠区域从样品1到样品4越来越大。如实验结果所示，晶体管的DR范围可根据接触孔的位置而改变。例如，当接触孔与有源图案的重叠区域按照样品1、样品2、样品3和样品4的顺序逐渐增大时，晶体管的DR范围会按照样品1、样品2、样品3和样品4的顺序逐渐增大。因此，随着接触孔相对于有源图案的相对位置的改变，相应的晶体管的导通/截止电压被改变。
根据实验结果，随着接触孔与有源图案的重叠程度增加，晶体管的DR范围也增加。通常，具有较高发光效率的子像素的输入数据电压的范围比具有相对较低发光效率的其他子像素的输入数据电压的范围窄。然而，在本实施例中，通过与其它子像素相比扩大重叠区域，可以将适当的数据电压范围拓宽。因此，即使子像素具有彼此不同的发光效率，也可以通过设置接触孔的位置来减少或者最小化子像素的数据电压范围的偏差或变化。因此，可以减少显示装置的颜色偏差或变化，从而可以提高显示质量。
图10至图19B是图示制造图1的显示面板的方法的平面图和剖视图。
参考图10、图11A、图11B和图11C，可在基底基板100上形成缓冲层110。可通过旋涂工艺、化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺、印刷工艺等来形成缓冲层110。
可在缓冲层110上形成有源图案ACT1a、ACT1b和ACT1c。可在缓冲层110上形成半导体层，并且然后可通过将半导体层图案化，来在缓冲层110上形成初始有源层。可对初始有源层执行结晶工艺，以在缓冲层110上形成有源图案ACT1a、ACT1b和ACT1c。在此，可通过CVD工艺、PECVD工艺、低压化学气相沉积(LPCVD)工艺、溅射工艺、印刷工艺等来形成半导体层。当半导体层包括非晶硅时，有源图案可包括多晶硅。用于形成有源图案的结晶工艺可包括激光辐射工艺、热处理工艺、利用催化剂的热工艺等。在一些实施例中，可在缓冲层110上形成半导体层和/或初始有源层之后，对半导体层和/或初始有源层执行脱氢工艺。脱氢工艺可降低半导体层和/或初始有源层的氢浓度，使得有源图案ACT1a、ACT1b和ACT1c可具有改善的电学特性。
参考图12、图13A、图13B和图13C，可以在其上形成有有源图案ACT1a、ACT1b和ACT1c的缓冲层110上形成第一绝缘层120。可在第一绝缘层120上形成第一栅极图案。可在第一绝缘层120上形成第一导电层，并且然后可通过光刻工艺或使用附加蚀刻掩模的蚀刻工艺来部分地对第一导电层进行蚀刻。因此，第一栅极图案可设置在第一绝缘层120上。第一导电层可通过印刷工艺、溅射工艺、CVD工艺、脉冲激光沉积(PLD)工艺、真空蒸镀工艺、原子层沉积(ALD)工艺等来形成。
第一栅极图案可包括数据初始化线121、扫描线122、旁路控制线123、发射控制线124、以及第一晶体管TR1a、TR1b和TR1c的各自的第一栅电极GE1a、GE1b和GE1c。
参考图14、图15A、图15B和图15C，可以在其上形成有第一栅极图案的第一绝缘层120上形成第二绝缘层130。第二绝缘层130可通过旋涂工艺、CVD工艺、PECVD工艺、HDP-CVD工艺、印刷工艺等来形成。
可在第二绝缘层130上形成第二栅极图案。可在第二绝缘层130上形成第二导电层，并且然后可通过光刻工艺或使用附加蚀刻掩模的蚀刻工艺来部分地对第二导电层进行蚀刻。因此，第二栅极图案可设置在第二绝缘层130上。第二导电层可通过印刷工艺、溅射工艺、CVD工艺、PLD工艺、真空蒸镀工艺、ALD工艺等来形成。
第二栅极图案可包括存储电极线132和辅助初始化电压线134。
参考图16、图17A、图17B和图17C，可以在其上形成有第二栅极图案的第二绝缘层130上形成第三绝缘层140。可根据第三绝缘层140中所包括的成分/材料，通过旋涂工艺、印刷工艺，溅射工艺、CVD工艺、ALD工艺、PECVD工艺、HDP-CVD工艺或真空蒸镀工艺来获得第三绝缘层140。
在实施例中，可在第三绝缘层140上执行平坦化工艺以增强第三绝缘层140的平坦度。例如，第三绝缘层140可通过化学机械抛光(CMP)工艺、回蚀工艺等而具有大致水平的表面。
然后，可穿过第一绝缘层至第三绝缘层120、130和140而形成将有源图案、第一栅极图案和第二栅极图案暴露的多个接触孔。例如，可穿过第三绝缘层140和第二绝缘层130而形成分别将第一栅电极GE1a、GE1b和GE1c暴露的第一接触孔至第三接触孔CNT1、CNT2和CNT3。
可在第三绝缘层140上形成数据图案。可在第三绝缘层140上形成第三导电层以填充接触孔。之后，可通过对第三导电层进行图案化来获得数据图案。第三导电层可通过印刷工艺、溅射工艺、CVD工艺、PLD工艺、真空蒸镀工艺、ALD工艺等来形成。
数据图案可包括数据线142a、初始化电压线144a、驱动电压线145a、第一连接电极146a、第二连接电极147a和第三连接电极148a。数据图案还可包括数据线142b和142c、初始化电压线144b和144c、驱动电压线145b和145c、第一连接电极146b和146c、第二连接电极147b和147c以及第三连接电极148b和148c。
参考图18、图19A、图19B和图19C，可以在其上形成有数据图案的第三绝缘层140上形成平坦化层150。可根据平坦化层150中所包括的成分/材料，通过旋涂工艺、印刷工艺，溅射工艺、CVD工艺、ALD工艺、PECVD工艺、HDP-CVD工艺或真空蒸镀工艺来形成平坦化层150。
可形成将第二连接电极147a、147b和147c中的相应一个连接电极暴露的第一至第三通孔Via1、Via2和Via3。
可在平坦化层150上形成第一电极EL1a(例如，EL1a、EL1b和EL1c)。可在平坦化层150上形成第四导电层以填充通孔Via1、Via2和Via3。之后，可通过对第四导电层进行图案化来获得第一电极EL1a。第四导电层可通过溅射工艺、CVD工艺、PLD工艺、真空蒸镀工艺、ALD工艺、印刷工艺等来形成。
可在第一电极EL1a(例如，第一电极EL1a、EL1b和EL1c)上形成像素限定层160。
像素限定层160可通过旋涂工艺、喷涂工艺、印刷工艺、CVD工艺、PECVD工艺、HDP-CVD工艺等来获得。在实施例中，像素限定层160可被部分地蚀刻，以形成将第一电极EL1a部分地暴露的开口。像素限定层160的开口可限定显示装置的发光区域和非发光区域。例如，显示装置的具有像素限定层160的开口的一部分可以是显示设备的相应的发光区域，而显示装置的围绕像素限定层160的开口的另一部分(例如，其余部分)可以是显示设备的非发光区域。
可在通过像素限定层160的开口暴露的第一电极EL1a上(例如，在第一电极EL1a、EL1b和EL1c中的对应一个第一电极上)形成发光结构170a(例如，发光结构170a、170b和170c)。发光结构170a可通过激光诱导热成像工艺、印刷工艺等来形成。
可在发光结构170a上(例如，在发光结构170a、170b和170c上)并且在像素限定层160上形成第二电极EL2。第二电极EL2可通过印刷工艺、溅射工艺、CVD工艺、ALD工艺、真空蒸镀工艺、PLD工艺等来形成。
可在第二电极EL2上布置密封基板180。密封基板180可包括树脂，例如光致抗蚀剂、丙烯酸类树脂、聚酰亚胺类树脂、聚酰胺类树脂、硅氧烷类树脂等。这些可单独使用或者以其组合物的形式来使用。
根据本发明构思，显示面板包括：包括第一晶体管的第一子像素、包括第二晶体管的第二子像素、以及包括第三晶体管的第三子像素。第一晶体管至第三晶体管中的每一个晶体管都包括栅电极，并且栅电极可通过第一接触孔至第三接触孔电连接到其它元件。各子像素中的每一个子像素中的第一接触孔至第三接触孔的相对位置可被设置为彼此不同。因此，即使子像素具有彼此不同的发光效率，也可以通过设置接触孔的位置，来使子像素的数据电压范围的偏差或变化最小化。因此，可以减少显示装置的颜色偏差，从而可以提高显示质量。
前述内容是对本发明构思的说明，并且不应被解释为对其的限制。虽然已描述了本发明构思的几个实施例，但是本领域技术人员将会容易地理解，在实质上不脱离本发明构思的新颖性教导和优点的情况下，可以对实施例进行许多修改。因此，所有这些修改旨在包括在如权利要求中所限定的本发明构思的范围内。在权利要求中，装置加功能的条款旨在涵盖本文描述为执行所述功能的结构，并且不仅仅是结构等同物，还包括等效结构。因此，将理解，前述内容是对本发明构思的说明，并且不应被解释为受限于所公开的特定实施例，并且对所公开的实施例以及其他实施例的修改旨在被包括在所附权利要求的范围内。本发明构思由所附权利要求限定，其中包括权利要求的等同物。

Claims (17)

1.一种显示面板，包括：
基底基板；
有源图案，所述有源图案被布置在所述基底基板上，并且包括第一晶体管的第一有源区域和第二晶体管的第二有源区域；
栅极图案，所述栅极图案被布置在所述基底基板上，并且包括与所述第一有源区域重叠的第一栅电极和与所述第二有源区域重叠的第二栅电极；
绝缘层，所述绝缘层被布置在所述栅极图案上并且被配置为覆盖所述栅极图案；
第一导电图案，所述第一导电图案被布置在所述绝缘层上，并且通过穿过所述绝缘层而形成的第一接触孔电连接到所述第一栅电极；以及
第二导电图案，所述第二导电图案通过穿过所述绝缘层而形成的第二接触孔电连接到所述第二栅电极，
其中，所述第一有源区域与所述第一接触孔重叠处的第一重叠区域的尺寸不同于所述第二有源区域与所述第二接触孔重叠处的第二重叠区域的尺寸。
2.根据权利要求1所述的显示面板，进一步包括：
第一发光结构，所述第一发光结构电连接到所述第一晶体管，并且被配置为发射第一颜色光；以及
第二发光结构，所述第二发光结构电连接到所述第二晶体管，并且被配置为发射第二颜色光。
3.根据权利要求2所述的显示面板，
其中所述第一接触孔与所述第一有源区域之间的第一距离不同于所述第二接触孔与所述第二有源区域之间的第二距离。
4.根据权利要求2所述的显示面板，
其中所述第一接触孔包括至少一个第一子接触孔，
其中所述第二接触孔包括至少一个第二子接触孔，并且
其中所述至少一个第一子接触孔的数量不同于所述至少一个第二子接触孔的数量。
5.根据权利要求2所述的显示面板，
其中所述第一接触孔的尺寸不同于所述第二接触孔的尺寸。
6.根据权利要求1所述的显示面板，进一步包括：
第三导电图案，所述第三导电图案通过穿过所述绝缘层而形成的第三接触孔电连接到第三晶体管的第三栅电极，
其中所述有源图案进一步包括：所述第三晶体管的第三有源区域，
其中所述栅极图案进一步包括：所述第三晶体管的所述第三栅电极，
其中所述第一重叠区域、所述第二重叠区域和所述第三有源区域与所述第三接触孔重叠处的第三重叠区域彼此不同。
7.根据权利要求6所述的显示面板，进一步包括：
第一发光结构，所述第一发光结构电连接到所述第一晶体管，并且被配置为发射第一颜色光；
第二发光结构，所述第二发光结构电连接到所述第二晶体管，并且被配置为发射第二颜色光；以及
第三发光结构，所述第三发光结构电连接到所述第三晶体管，并且被配置为发射第三颜色光。
8.根据权利要求7所述的显示面板，
其中所述第一颜色光是红光，
其中所述第二颜色光是绿光，并且
其中所述第三颜色光是蓝光。
9.根据权利要求8所述的显示面板，
其中所述第二接触孔与所述第二有源区域之间的第二距离大于所述第一接触孔与所述第一有源区域之间的第一距离，并且
其中所述第三接触孔与所述第三有源区域之间的第三距离大于所述第一距离。
10.根据权利要求8所述的显示面板，
其中所述第一接触孔包括至少一个第一子接触孔，
其中所述第二接触孔包括至少一个第二子接触孔，
其中所述第三接触孔包括至少一个第三子接触孔，并且
其中所述至少一个第二子接触孔的数量大于所述至少一个第一子接触孔的数量，所述至少一个第一子接触孔的数量大于所述至少一个第三子接触孔的数量。
11.根据权利要求8所述的显示面板，
其中所述第二接触孔的尺寸大于所述第一接触孔的尺寸，所述第一接触孔的尺寸大于所述第三接触孔的尺寸。
12.根据权利要求8所述的显示面板，
其中所述第二重叠区域大于所述第一重叠区域，并且
其中所述第一重叠区域大于所述第三重叠区域。
13.根据权利要求12所述的显示面板，其中所述第一接触孔与所述第一有源区域部分重叠，所述第二接触孔与所述第二有源区域完全重叠，并且所述第三接触孔不与所述第三有源区域重叠。
14.根据权利要求1所述的显示面板，
其中，所述第一接触孔与所述第一有源区域重叠。
15.根据权利要求1所述的显示面板，进一步包括：
数据线，所述数据线在所述基底基板上，与所述第一导电图案和所述第二导电图案处于同一层。
16.根据权利要求15所述的显示面板，进一步包括：
存储电极线，所述存储电极线与所述第一栅电极和所述第二栅电极重叠，并且限定与所述第一接触孔和所述第二接触孔相对应的开口。
17.一种显示面板，包括：
发射不同颜色光的第一子像素和第二子像素，
其中所述第一子像素包括第一晶体管，所述第一晶体管包括第一栅电极，
其中所述第二子像素包括第二晶体管，所述第二晶体管包括第二栅电极，
其中所述第一晶体管的尺寸与所述第二晶体管的尺寸相同，并且
其中暴露所述第一晶体管中的所述第一栅电极的第一接触孔的相对位置不同于暴露所述第二晶体管中的所述第二栅电极的第二接触孔的相对位置。
CN201710217181.7A 2016-04-05 2017-04-05 显示面板 Active CN107275369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0041469 2016-04-05
KR1020160041469A KR102503164B1 (ko) 2016-04-05 2016-04-05 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN107275369A CN107275369A (zh) 2017-10-20
CN107275369B true CN107275369B (zh) 2023-06-13

Family

ID=59959779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710217181.7A Active CN107275369B (zh) 2016-04-05 2017-04-05 显示面板

Country Status (3)

Country Link
US (1) US10332938B2 (zh)
KR (1) KR102503164B1 (zh)
CN (1) CN107275369B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108231790B (zh) * 2016-12-13 2019-09-17 昆山工研院新型平板显示技术中心有限公司 显示装置及其制造方法
KR102525343B1 (ko) * 2018-04-09 2023-04-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200111873A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035675A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
CN1945850A (zh) * 2005-10-04 2007-04-11 三星电子株式会社 有机发光二极管显示器
KR100752388B1 (ko) * 2006-11-01 2007-08-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN103578426A (zh) * 2012-08-02 2014-02-12 三星显示有限公司 有机发光二极管显示器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101671512B1 (ko) * 2008-10-27 2016-11-01 엘지디스플레이 주식회사 유기전계발광표시장치
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101493226B1 (ko) 2011-12-26 2015-02-17 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 구동 회로의 특성 파라미터 측정 방법 및 장치
JP5718265B2 (ja) * 2012-03-27 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR101985298B1 (ko) 2012-10-26 2019-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102052933B1 (ko) * 2012-11-27 2019-12-09 삼성디스플레이 주식회사 표시 기판
KR102060013B1 (ko) * 2013-04-24 2019-12-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102056466B1 (ko) * 2013-06-04 2019-12-17 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR102136992B1 (ko) 2013-07-12 2020-07-24 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR20150015071A (ko) * 2013-07-31 2015-02-10 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 표시장치 및 이의 제조방법
KR102091444B1 (ko) * 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6244802B2 (ja) * 2013-10-11 2017-12-13 セイコーエプソン株式会社 電気光学装置および電子機器
JP6372084B2 (ja) * 2014-01-22 2018-08-15 セイコーエプソン株式会社 発光装置、及び電子機器
KR102278601B1 (ko) * 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101539326B1 (ko) * 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
KR102280266B1 (ko) * 2014-08-29 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 채용한 유기 발광 표시 장치
JP6474232B2 (ja) * 2014-11-05 2019-02-27 株式会社ジャパンディスプレイ 表示装置
JP6506973B2 (ja) * 2015-01-21 2019-04-24 株式会社ジャパンディスプレイ 表示装置
KR102318410B1 (ko) * 2015-04-01 2021-10-28 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102311929B1 (ko) * 2015-04-01 2021-10-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102441560B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 구비한 유기 발광 표시 장치
WO2017043572A1 (ja) * 2015-09-11 2017-03-16 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP6554403B2 (ja) * 2015-11-24 2019-07-31 株式会社ジャパンディスプレイ 液晶表示装置
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
JP6736430B2 (ja) * 2016-09-05 2020-08-05 株式会社ジャパンディスプレイ 半導体装置
KR20180047584A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 보조 전극을 포함하는 디스플레이 장치
KR20180075784A (ko) * 2016-12-26 2018-07-05 삼성디스플레이 주식회사 터치 센서 및 이를 구비한 표시 장치
JP2018112859A (ja) * 2017-01-11 2018-07-19 株式会社ジャパンディスプレイ 表示装置
CN108376528B (zh) * 2017-02-01 2022-12-27 精工爱普生株式会社 电光装置、电子设备及头戴显示器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050035675A (ko) * 2003-10-14 2005-04-19 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
CN1945850A (zh) * 2005-10-04 2007-04-11 三星电子株式会社 有机发光二极管显示器
KR100752388B1 (ko) * 2006-11-01 2007-08-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN103578426A (zh) * 2012-08-02 2014-02-12 三星显示有限公司 有机发光二极管显示器

Also Published As

Publication number Publication date
CN107275369A (zh) 2017-10-20
KR102503164B1 (ko) 2023-02-24
KR20170115156A (ko) 2017-10-17
US20170287986A1 (en) 2017-10-05
US10332938B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
US9911941B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US20170069271A1 (en) Display apparatus
CN106981499B (zh) 有机发光二极管显示装置
KR20200019308A (ko) 유기 발광 표시 장치
KR20180058265A (ko) 표시 장치
KR102471333B1 (ko) 유기 발광 표시 장치
KR20190126963A (ko) 유기 발광 표시 장치
EP3038179A1 (en) Organic light emitting display device and method of manufacturing the same
CN107275369B (zh) 显示面板
US20170207289A1 (en) Display panel and method of manufacturing the same
US11678547B2 (en) Display device and method of manufacturing the same
US20200273940A1 (en) Organic light emitting diode display device
US10522780B2 (en) Organic light emitting display device
US20220415992A1 (en) Display device
KR20220097678A (ko) 디스플레이 장치
US11751441B2 (en) Display apparatus
KR20150030063A (ko) 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법
CN217562573U (zh) 显示装置
CN219553633U (zh) 显示装置
US11723244B2 (en) Display device and method of manufacturing the same
CN117677228A (zh) 显示装置
CN117042503A (zh) 显示装置
KR20220109551A (ko) 디스플레이 장치
CN117956841A (zh) 显示设备及其制造方法
CN115528070A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant