CN106935401A - 多层电子组件和制造该多层电子组件的方法 - Google Patents
多层电子组件和制造该多层电子组件的方法 Download PDFInfo
- Publication number
- CN106935401A CN106935401A CN201610693702.1A CN201610693702A CN106935401A CN 106935401 A CN106935401 A CN 106935401A CN 201610693702 A CN201610693702 A CN 201610693702A CN 106935401 A CN106935401 A CN 106935401A
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- outer surfaces
- disposed
- ceramic green
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000003989 dielectric material Substances 0.000 claims abstract description 8
- 239000000919 ceramic Substances 0.000 claims description 70
- 238000005520 cutting process Methods 0.000 claims description 30
- 239000011230 binding agent Substances 0.000 claims description 12
- 239000002002 slurry Substances 0.000 claims description 9
- 239000000843 powder Substances 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 7
- 239000002003 electrode paste Substances 0.000 claims description 4
- 238000010276 construction Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 239000003985 ceramic capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
提供一种多层电子组件和制造该多层电子组件的方法。所述多层电子组件包括主体、第一外电极、第二外电极、第一侧部和第二侧部。所述主体包括第一内电极图案和第二内电极图案交替堆叠的多层结构且包含介电材料。所述第一侧部和所述第二侧部设置在所述主体的外表面上以彼此面对。所述第一外电极和所述第二外电极设置在所述主体的外表面上以彼此面对。所述第一内电极图案暴露到所述主体的分别设置有所述第一外电极和所述第一侧部的第三外表面和第五外表面。另外,所述第二内电极图案暴露到所述主体的分别设置有所述第二外电极和所述第二侧部的第四外表面和第六外表面。
Description
本申请要求于2015年12月29日在韩国知识产权局提交的第10-2015-0188335号韩国专利申请的优先权和权益,该申请的公开内容通过引用包含于此。
技术领域
本公开涉及一种多层电子组件和制造该多层电子组件的方法,更具体地,涉及一种多层陶瓷电容器和制造该多层陶瓷电容器的方法。
背景技术
多层陶瓷电容器可包括:多层结构,通过堆叠多个包含介电材料的片来形成;外电极,形成在多层结构的外表面上且具有不同极性;内电极,交替地堆叠在多层结构内且分别连接到外电极中的对应外电极。
交替地形成在多个片之间的内电极彼此连接以具有不同极性,从而产生电容耦合,由此多层陶瓷电容器具有电容值。
近年来,为了增大多层陶瓷电容器的电容且使多层陶瓷电容器最小化,已提出使介电片纤薄的各种尝试,由此增加在相同尺寸的组件内的堆叠介电片的数量。此外,已做出努力以优化具有多层结构的主体的空余部,从而确保增大在内电极之间的重叠区域。
发明内容
本公开的多层电子组件提供在内电极图案之间的最大覆盖范围,以在防止在内电极图案之间的短路的同时确保最大电容。本公开还详述了制造该多层电子组件的方法。
根据本公开的一方面,一种多层电子组件可包括主体、第一外电极、第二外电极、第一侧部和第二侧部。所述主体包括第一内电极图案和第二内电极图案交替堆叠的多层结构且包含介电材料。所述第一侧部和所述第二侧部设置在所述主体的外表面上,以彼此面对。所述第一外电极和所述第二外电极设置在所述主体的外表面上,以彼此面对。所述第一内电极图案暴露到所述主体的分别设置有所述第一外电极和所述第一侧部的第三外表面和第五外表面。另外,所述第二内电极图案暴露到所述主体的分别设置有所述第二外电极和所述第二侧部的第四外表面和第六外表面。
根据本公开的另一方面,制造多层电子组件的方法可包括使用包含具有介电特性的粉末、粘合剂和溶剂的浆料来形成第一陶瓷生片和第二陶瓷生片。第一内电极基部图案和第二内电极基部图案分别印刷在所述第一陶瓷生片和所述第二陶瓷生片的一个表面上,所述第一内电极基部图案和所述第二内电极基部图案包括形状彼此相同的一个或更多个带形状。交替地堆叠包括所述第一内电极基部图案的第一陶瓷生片和包括所述第二内电极基部图案的第二陶瓷生片。切割堆叠了所述第一陶瓷生片和所述第二陶瓷生片的多层条以形成独立主体,所述独立主体均包括所述第一内电极基部图案和所述第二内电极基部图案交替堆叠的多层结构且包含介电材料。第一侧部和第二侧部设置在每一个主体的两个相对的外表面上,第一外电极和第二外电极设置在每一个主体的两个其他相对的外表面上。
根据本公开的另一方面,一种多层电子组件包括主体,所述主体包括设置在介电体中的交替堆叠的第一内电极和第二内电极。所述第一内电极和所述第二内电极均具有形状彼此相同的矩形带形状,所述第一内电极和所述第二内电极沿竖直方向堆叠,以使在所述主体中,所述第一内电极沿水平方向相对于所述第二内电极错开。
根据本公开的另一方面,一种方法包括:沿竖直方向交替地堆叠第一陶瓷生片和第二陶瓷生片,以形成多层条,其中,所述第一陶瓷生片具有设置在所述第一陶瓷生片上的第一内电极,所述第二陶瓷生片具有设置在所述第二陶瓷生片上的第二内电极,所述第一内电极和所述第二内电极中的每一者包括形状彼此相同且彼此分开的两个或更多个矩形带形状,并且所述第一陶瓷生片和所述第二陶瓷生片被堆叠成使得在所述多层条中,所述第一内电极沿水平方向相对于所述第二内电极错开。进而,沿着至少一个竖直切割面切割所述多层条,以形成两个或更多个独立主体,其中,所述多层条的切割使来自所述第一内电极和所述第二内电极中的仅第一内电极暴露在所述一个竖直切割面上。
附图说明
通过下面结合附图的详细描述,本公开的以上和其他方面、特征及优点将被更清楚地理解,在附图中:
图1是根据示例性实施例的多层电子组件的示意性透视图;
图2A至图2F是诸如图1所示的多层电子组件的主体的各个外表面的示意性截面图;
图3是示出诸如图1所示的多层电子组件的主体内的内电极图案的分解透视图;
图4是其上安装有图1的多层电子组件的安装板的示意性透视图;
图5A和图5B是示出在制造诸如图1所示的多层电子组件的方法中使用的第一内电极基部图案的示图;
图6A和图6B是示出在制造诸如图1所示的多层电子组件的方法中使用的第二内电极基部图案的示图;
图7是示出在制造诸如图1所示的多层电子组件的方法中使用的第一陶瓷生片和第二陶瓷生片的堆叠件中的内电极基部图案的相对位置的俯视图;
图8是示出在制造诸如图1所示的多层电子组件的方法中使用的多层条上的切割线或切割面的俯视图;
图9是示出设置在诸如图1所示的多层电子组件的主体的外表面上的第一侧部和第二侧部的侧视图。
具体实施方式
在下文中,以下将参照附图描述本公开的实施例。
然而,本公开可以以不同的形式实施,并且将不被解释为被这里所提出的具体实施例所限制。更确切的说,提供了这些实施例,以使本公开将是彻底的和完整的,并将本公开的全部范围传达给本领域的普通技术人员。
在整个说明书中,将理解的是,当诸如层、区域或晶圆(基板)等的元件被称为“位于”另一元件“上”、“连接到”另一元件或“结合到”另一元件时,该元件可以直接“位于”其他元件“上”、“连接到”其他元件或“结合到”其他元件,或者可存在介于两者之间的其他元件。相比之下,当元件被称为“直接位于”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时,可能不存在介于两者之间的其他元件或层。相同的附图标记始终指代相同的元件。如这里所使用地,术语“和/或”包括一个或更多个相关联列出的项的任意组合和所有组合。
将显而易见的是,尽管可在这里使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分,但是这些构件、组件、区域、层或部分不应当受这些术语的限制。这些术语仅仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因而,在不脱离示例性实施例的教导的情况下,以下论述的第一构件、组件、区域、层或部分可被称为第二构件、组件、区域、层或部分。
为了描述如图所示的一个元件相对于一个或更多个其他元件的位置关系,这里可以使用诸如“在上方”、“上面”、“在下方”以及“下面”等的空间相关术语以容易地进行描述。将理解的是,空间相关术语意图包含除了图中所示的方位以外装置在使用或操作中的不同方位。例如,如果图中的装置颠倒,则描述为相对于其他元件或特征“在上方”或处于“上面”的元件于是将被定位为相对于其他元件或特征“在下方”或处于“下面”。因而,术语“在上方”可根据装置、元件或图的特定方向包括上方和下方两种方位。装置可按照其他的方式定位(旋转90度或处于其他方位)且可对这里使用的空间相关描述做出相应解释。
这里使用的术语仅描述具体示例性实施例且本公开不限于此。如这里所使用的,除非上下文另外清楚地指出,否则单数形式也意图包括复数形式。此外,将理解的是,在说明书中所使用的术语“包括”和/或“包含”指定存在所陈述的特征、整数、步骤、操作、构件、元件和/或其的组,但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或其的组。
以下,将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中,例如,由于制造技术和/或公差中的可变性导致的与理想形状的变化也落在本公开的范围内。因而,本公开的实施例不应被理解为局限于这里所示的区域的特定形状,而是应更加通常地理解为包括制造方法和过程中所产生的形状的变化。以下实施例还可由它们中的一个或组合构成。
本公开描述了各种构造,这里仅示出了示例性构造。然而,本公开不限于这里所呈现的具体示例性构造,而是也扩展至其他相似/类似构造。
多层电子组件
图1是根据示例性实施例的多层电子组件的示意性透视图。
参照图1,根据示例性实施例的多层电子组件100可包括:主体1,所述主体1包括第一内电极图案和第二内电极图案交替堆叠的多层结构且包含介电材料;第一侧部21和第二侧部22,设置在主体的沿主体1的第三方向彼此面对(或彼此相对)的外表面上;第一外电极31和第二外电极32,设置在主体的沿主体1的第二方向彼此面对的外表面上(或设置在主体1的相对的表面上)。
主体1可具有六个外表面,所述六个外表面包括沿第一方向彼此相对的第一表面和第二表面、沿第二方向彼此相对的第三表面和第四表面以及沿第三方向彼此相对的第五表面和第六表面。主体1可具有大体六面体形状,但是不限于此。
参照图1,第一方向指主体1的厚度(T)方向,第二方向指主体1的长度(L)方向,第三方向指主体1的宽度(W)方向。在这种情况下,主体1的沿主体1的第一方向彼此相对的第一表面和第二表面可以分别是主体的上表面和下表面,但是不限于此。
参照图1,第一侧部21和第二侧部22可分别设置在主体1的外表面中的沿第三方向彼此相对的第五表面和第六表面上。第一侧部21可被设置成接触暴露到主体1的第五表面上的第一内电极图案(例如,以11示出),第二侧部22可被设置成接触暴露到主体1的第六表面上的第二内电极图案。设置第一侧部21和第二侧部22,从而防止暴露到主体1的外表面上的第一内电极图案和第二内电极图案的端部由于物理应力或化学应力而损坏。
根据现有技术,在包括第一内电极图案和第二内电极图案的多层结构被印刷到主体中的情况下,除了主体的设置有第一外电极和第二外电极的外表面以外,第一内电极图案和第二内电极图案未暴露到主体的外表面上。因此,在现有技术的装置中,无需引入诸如图1中所示的第一侧部21和第二侧部22的单独的第一侧部和第二侧部。
然而,在根据图1所示的示例性实施例的多层电子组件中,第一内电极图案(以标号11示出)可不仅暴露到主体1的其上设置有第一外电极31的外表面上,还可暴露到主体1的第五表面(其上设置有第一侧部21)上。另外,第二内电极图案可不仅暴露到主体1的其上设置有第二外电极32的外表面上,还可暴露到主体1的第六表面(其上设置有第二侧部22)上。
因此,可有利地设置第一侧部21和第二侧部22,所述第一侧部21和第二侧部22用于防止第一内电极图案和第二内电极图案的端部由于外应力而损坏。
第一侧部21和第二侧部22不必需设置成覆盖主体1的整个第五表面和第六表面。也就是说,足够的是:第一侧部21和第二侧部22被设置成覆盖第一内电极图案和第二内电极图案的在主体1的第五表面和第六表面上暴露到主体1的外表面上的端部。
参照图1,第一外电极31和第二外电极32可设置在主体1的外表面中的主体1的沿第二方向彼此相对的第三表面和第四表面上。
第一外电极31可电连接到主体1内的第一内电极图案,第二外电极32可电连接到主体1内的第二内电极图案。
第一外电极31和第二外电极32可由具有优异导电性的材料形成,且可用作彼此电连接各种图案以及第一内电极图案和第二外电极图案和外装置。因此,第一外电极31和第二外电极32可包含诸如Ni、Ag或Pd的具有优异导电性的材料,但是不限于此。
接下来,图2A至图2F是根据示例性实施例的主体1的各个外表面的示意性截面图。这里,暴露到主体1的外表面上的内电极图案由实线表示,未暴露到主体1的外表面上的内电极图案由双点划线表示。
详细地,图2A至图2F分别是主体1的第一表面至第六表面的截面图。
首先,图2A和图2B分别示出主体1的第一表面和第二表面。主体1的第一表面和第二表面可以分别是主体1的上表面和下表面。主体1的上表面和下表面是主体1的上覆盖层和下覆盖层且用于保护在主体1内的具有多层结构的内电极图案免受外部冲击。作为示例,上表面和下表面可通过堆叠其上未形成内电极图案的十个或更多个陶瓷片来形成。
接下来,图2C示出主体1的第三表面。主体1的第三表面可以是主体的其上设置有第一外电极31的外表面。如图2C所示,第一内电极图案11可暴露到主体1的第三表面上。第一内电极图案11可从与主体1的第三表面的一个边(或一个端部)分开预定距离的点连续地暴露至主体1的沿主体1的第三方向延伸的第三表面的另一相对边(或相对端部)。按照这种方式,第一内电极图案11通过确保第一内电极图案11在主体1内与第二内电极图案12重叠来确保用于显著增大电容器的电容值的最大面积。第一内电极图案11未暴露到主体1的第二内电极图案12所暴露在的第六表面(主体1的第六表面为其上设置有第二侧部22的表面)上。相似地,第二内电极图案12未暴露到主体1的第一内电极图案11所暴露在的第五表面(主体1的第五表面为其上设置有第一侧部21的表面)上。因此,可完全防止将在主体1的第五表面(也就是,第一内电极图案11所暴露在的表面)上产生的在第一内电极图案11和第二内电极图案12之间的短路的风险。
此外,第一内电极图案11和主体1的第三表面的一个边(或端部)分开的距离可被设定为等于第一内电极图案11与主体1的第六表面分开的距离。在满足仅这种条件的情况下,当间隔距离最小化时,可确保在第一内电极图案11和第二内电极图案12之间的尽可能大的重叠区域,因此可确保尽可能大的电容。
接下来,图2D示出主体1的第四表面。主体1的第四表面可以是主体1的其上设置有第二外电极32的外表面。如图2D所示,第二内电极图案12可暴露到主体1的第四表面上。第二内电极图案12可从与主体1的第四表面的一个边(或一个端部)分开预定距离的点连续地暴露至主体1的沿主体1的第三方向延伸的第四表面的另一相对边(或相对端部)。按照这种方式,第二内电极图案12通过确保第二内电极图案12在主体1内与第一内电极图案11重叠来确保用于显著增大电容器的电容值的最大面积。第二内电极图案12未暴露到主体1的第一内电极图案11所暴露在的第五表面(主体1的第五表面为其上设置有第一侧部21的表面)上。相似地,第一内电极图案11未暴露到主体1的第二内电极图案12所暴露在的第六表面(主体1的第六表面为其上设置有第二侧部22的表面)上。因此,可完全防止将在主体1的第六表面(也就是,第二内电极图案12所暴露在的表面)上产生的在第一内电极图案11和第二内电极图案12之间的短路的风险。
此外,第二内电极图案12和主体1的第四表面的一个边(或端部)分开的距离可被设定为等于第二内电极图案12与主体1的第五表面分开的距离。在满足仅这种条件的情况下,当间隔距离最小化时,可确保在第一内电极图案11和第二内电极图案12之间的尽可能大的重叠区域,因此可确保尽可能大的电容。
接下来,图2E示出主体1的第五表面。主体1的第五表面可以是主体的其上设置有第一侧部21的外表面。如图2E所示,(来自第一内电极图案11和第二内电极图案12中的)仅第一内电极图案11可暴露到主体1的第五表面上。因此,第二内电极图案12可以不暴露到主体1的第五表面上。由于(来自第一内电极图案11和第二内电极图案12中的)仅第一内电极图案11暴露到主体1的第五表面上,因此不存在将在第五表面上发生的在第一内电极图案11和第二内电极图案12之间的不期望短路的风险。
例如,在沿着主体1的第五表面执行切割处理的情况下(例如,在其上印刷有第一内电极图案和第二内电极图案的第一陶瓷生片和第二陶瓷生片交替堆叠的多层条沿着第五表面被切割成独立主体的情况下),当第一内电极图案11和第二内电极图案12两者交替地暴露到主体1的第五表面上时,可能发生由于当执行切割处理时的应力而挤压(push)第一内电极图案11和第二内电极图案12的现象,因此在第一内电极图案11和第二内电极图案12之间存在短路的风险。
然而,在根据这里所述的示例性实施例的多层电子组件中,由于仅第一内电极图案11暴露到主体1的第五表面上,因此即使在由于当执行切割处理时的应力而挤压第一内电极图案11和第二内电极图案12的情况下,在第一内电极图案11和第二内电极图案12之间也不存在短路的风险。另外,在根据示例性实施例的多层电子组件中,由于仅第一内电极图案11暴露到主体1的第五表面上,因此第一内电极图案11之间的沿主体1的厚度方向的距离比在第一内电极图案11和第二内电极图案12根据现有技术交替地暴露到主体1的第五表面和第六表面上的情况中的第一内电极图案11和第二内电极图案12之间的距离大。因此,即使在由于当执行切割处理时的应力而挤压第一内电极图案11和第二内电极图案12的情况下,在第一内电极图案11和第二内电极图案12之间也不存在短路的风险。
另外,参照图2E,第一内电极图案11可从主体1的第五表面的一个边(或一个端部)仅延伸到与主体1的沿主体1的第二方向延伸的第五表面的另一相对边(或端部)分开预定间隔距离的点。也就是说,第一内电极图案11沿主体1的第二方向延伸的长度可比主体1的第五表面沿第二方向延伸的长度短。
预定间隔距离一般设定成大于设置在主体1的第四表面上的第二外电极32在主体1的第五表面上所延伸的长度,从而防止在主体1的第五表面上的在第一内电极图案11与第二外电极32之间的电连接。
接下来,图2F示出主体1的第六表面。主体1的第六表面可以是主体1的其上设置有第二侧部22的外表面。如图2F所示,(来自第一内电极图案11和第二内电极图案12中的)仅第二内电极图案12可暴露到主体1的第六表面上。因此,第一内电极图案11可未暴露到主体1的第六表面上。由于(来自第一内电极图案11和第二内电极图案12中的)仅第二内电极图案12暴露到主体1的第六表面上,因此不存在将在第六表面上发生的在第一内电极图案11和第二内电极图案12之间的不期望短路的风险。
另外,参照图2F,第二内电极图案12可从主体1的第六表面的一个边(或一个端部)仅延伸到与主体1的沿主体1的第二方向延伸的第六表面的另一相对边(或端部)分开预定间隔距离的点。也就是说,第二内电极图案12沿主体1的第二方向延伸的长度可比主体1的第六表面沿第二方向延伸的长度短。
预定间隔距离大体设定成大于设置在主体1的第三表面上的第一外电极31在主体1的第六表面上所延伸的长度,从而防止在主体1的第六表面上的在第二内电极图案12与第一外电极31之间的电连接。
图3是示意性示出第一内电极图案11和第二内电极图案12交替堆叠的分解透视图。
参照图3,第一内电极图案11可设置成暴露到主体1的外表面中的主体1的其上设置有第一侧部21的第五表面和主体1的其上设置有第一外电极31的第三表面上。由于第一内电极图案11暴露到主体1的第五表面和主体1的第三表面上,因此第一内电极图案11可容易受外部物理或化学应力影响,但是可确保最大电容。此外,为了解决暴露到主体1的第五表面上的第一内电极图案11的端部容易受物理或化学应力影响的事实,第一侧部21可设置成接触暴露到主体1的第五表面上的第一内电极图案11的端部。
另外,第二内电极图案12可具有与第一内电极图案11的形状相同的形状,但是可以是被设置成沿主体1的第二方向和第三方向与第一内电极图案11分开预定间隔的图案。
第二内电极图案12可设置成暴露到主体1的外表面中的主体1的其上设置有第二侧部22的第六表面和主体1的其上设置有第二外电极32的第四表面上。由于第二内电极图案12暴露到主体1的第六表面和主体1的第四表面上,因此第二内电极图案12可容易受外部物理或化学应力影响,但是可确保最大电容。
此外,为了解决暴露到主体1的第六表面上的第二内电极图案12的端部容易受物理或化学应力影响的事实,第二侧部22可被设置成接触暴露到主体1的第六表面上的第二内电极图案12的端部。
图4示出其上安装有根据示例性实施例的多层电子组件的安装板。
参照图4,安装板200可包括:板210,多层电子组件100安装在板210上;第一电极焊盘221和第二电极焊盘222,以彼此分开的方式形成在板210上。
这里,多层电子组件100可通过焊料230电连接到板210,以使多层电子组件100的第一外电极31和第二外电极32分别位于第一电极焊盘221和第二电极焊盘222上,且分别电连接第一电极焊盘221和第二电极焊盘222。
制造多层电子组件的方法
以下,将参照图5A、图5B、图6A、图6B和图7至图9描述根据示例性实施例的制造多层电子组件的方法。
首先,图5A和图5B示出其上印刷有第一内电极基部图案11a的第一陶瓷生片(ceramic green sheet)。
参照图5A,包含具有介电特性的粉末、粘合剂和溶剂的浆料可被施加到诸如承载膜的基板,从而形成第一陶瓷生片,第一内电极基部图案11a可印刷在第一陶瓷生片上。
为高k材料的具有介电特性的粉末可以是钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等,且可优选为钛酸钡粉末,但是不限于此。
粘合剂的目的可以是确保具有介电特性的粉末的可分散性和粘度,可通过调整粘合剂的量来调整浆料的粘度。粘合剂可以是有机粘合剂树脂,例如诸如乙基纤维素、聚乙烯醇缩丁醛等的树脂,但是不限于此。
第一内电极基部图案11a可由具有优异导电性的导电金属形成,且可包含从由Ag、Ni、Cu、Pd及其合金组成的组选出的一种或更多种,但是不限于此。
第一内电极基部图案11a可包括沿第一陶瓷生片的宽度方向彼此分开预定距离的一个、两个或更多个带形状。每一个带形状可以是长度方向上的长度和宽度方向上的长度彼此相同(或相等)的方形形状或可以是长度方向上的长度比宽度方向上的长度长的矩形形状,但是不限于此。
另外,第一内电极基部图案11a可设置成从第一陶瓷生片的中央部沿长度方向和宽度方向偏移。例如,第一内电极基部图案的中心可从第一陶瓷生片的中心沿长度方向和宽度方向偏移。在这种情况下,其上印刷有第二内电极基部图案的第二陶瓷生片可更容易地堆叠在第一陶瓷生片上。
另外,第一内电极基部图案11a可以不印刷在第一陶瓷生片的在第一陶瓷生片的长度方向上的一个边(或一个端部)(例如,第一内电极基部图案11a可与所述一个边分开)。在这种情况下,在没有进行稍后的另外的切割处理的情况下,第一内电极基部图案11a可以不暴露到由包括第一陶瓷生片的陶瓷生片的堆叠件形成的主体(例如,主体1)的其上设置有第二外电极32的外表面。
另外,参照图5B,第一内电极基部图案11a可具有如下多个带形状:所述多个带形状不仅沿宽度方向按照规则间隔直性地布置,而且还布置成在沿第一陶瓷生片的长度方向延伸的二维阵列中彼此分开预定间隔。
参照图6A,第二内电极基部图案12a可印刷在第二陶瓷生片上。
第二内电极基部图案12a可在与第一内电极基部图案11a印刷在第一陶瓷生片上所处的位置大体相同的位置处印刷在第二陶瓷生片上。在这种情况下,当堆叠第一陶瓷生片和第二陶瓷生片时,多个片需要被堆叠成沿宽度方向和长度方向彼此错开预定间隔。
可选地,第二内电极基部图案12a可在与第一内电极基部图案11a印刷在第一陶瓷生片上所处的位置沿宽度方向和长度方向分开预定间隔的位置处印刷在第二陶瓷生片上。在这种情况下,多个片可被堆叠成以使第一陶瓷生片、第二陶瓷生片的宽度方向上的两端部和第一陶瓷生片、第二陶瓷生片的长度方向上的两端部彼此一致。
此外,参照图6B,第二内电极基部图案12a可具有如下多个带形状:所述多个带形状不仅沿宽度方向按照规则间隔直线地布置,而且还布置成在沿第二陶瓷生片的长度方向延伸的二维阵列中彼此分开预定间隔。
接下来,参照图7,示出了其上设置有第一内电极基部图案11a和第二内电极基部图案12a的第一陶瓷生片、第二陶瓷生片的堆叠的俯视图。
在这种情况下,当观察其上印刷有第一内电极基部图案11a的第一陶瓷生片和其上印刷有第二内电极基部图案12a的第二陶瓷生片彼此上下堆叠的多层条时,可理解的是,具有大体相同形状的第一内电极基部图案11a和第二内电极基部图案12a按照沿宽度方向和长度方向彼此错开预定间隔的方式交替地彼此重叠。
尽管在图7中仅示出了第一内电极基部图案11a和第二内电极基部图案12a按照沿宽度方向和长度方向彼此错开相同间隔的方式交替地彼此重叠的情况,但是考虑到芯片的制造过程或所需性能可适当地选择错开度。在这种情况下,第一内电极基部图案11a和第二内电极基部图案12a之间的重叠区域越大,形成的多层电子组件的电容越大。
另外,图8是其上印刷有第一内电极基部图案11a的第一陶瓷生片和其上印刷有第二内电极基部图案12a的第二陶瓷生片堆叠的多层条的切割线或切割面的俯视透视图。
切割线或切割面可沿着第一内电极基部图案11a内的带的端部(或边部)和第二内电极基部图案12a内的带的端部形成。因此,第一内电极基部图案11a的端部可暴露到独立主体的外表面中的独立主体的其上设置有第一外电极(例如,31)的表面和独立主体的其上设置有第一侧部(例如,21)的表面上,第二内电极基部图案12a的端部可暴露到独立主体的外表面中的独立主体的其上设置有第二外电极(例如,32)的表面和独立主体的其上设置有第二侧部(例如,22)的表面上。
堆叠了第一陶瓷生片和第二陶瓷生片的多层条可通过沿着切割线或切割面的切割处理而被切割成独立主体,所述独立主体均包括第一内电极图案11和第二内电极图案12交替堆叠的多层结构且包含介电材料。在主体内的第一内电极图案11可暴露到主体1的除了主体1的其上设置有连接到第二内电极图案12的第二外电极32的表面以外的外表面,在主体内的第二内电极图案12可暴露到主体的除了主体的其上设置有连接到第一内电极图案11的第一外电极31的表面以外的外表面。
另外,将详细描述切割堆叠了第一陶瓷生片和第二陶瓷生片的多层条的处理。可通过不同的切割面来切割在多层条内的第一内电极基部图案11a和第二内电极基部图案12a。换句话说,第一内电极基部图案11a的切割面可不与第二内电极基部图案12a相交,第二内电极基部图案12a的切割面可不与第一内电极基部图案11a相交。
结果,可防止在将多层条切割成独立芯片的过程中由于挤压第一内电极基部图案11a和第二内电极基部图案12a的现象而产生的在第一内电极基部图案11a和第二内电极基部图案12a之间的短路的负面影响。
在这种情况下,当切割第一内电极基部图案11a时,可切割第一内电极基部图案11a和第二内电极基部图案12a未彼此重叠(例如,在第一内电极基部图案11a中的相邻的带形状之间)的区域的一部分。可优选的是,考虑到制造过程的效率和经济效率,沿着在第一内电极基部图案11a中的带形状的端部切割第一内电极基部图案11a。这还可适用于切割第二内电极基部图案12a的情况。
参照图9,第一侧部21和第二侧部22可分别设置在主体1的外表面中的主体1的第五表面和第六表面上。第一内电极图案11和第二内电极图案12中的仅第一内电极图案11可暴露到主体1的第五表面上,第一内电极图案11和第二内电极图案12中的仅第二内电极图案12可暴露到主体1的第六表面上。可通过施加浆料来形成第一侧部21和第二侧部22,以分别保护暴露到主体1的第五表面和第六表面上的第一内电极图案11和第二内电极图案12的端部免受物理或化学应力。由于通过选择性地将浆料施加到主体1的仅第五表面和第六表面而分别在主体1的仅第五表面和第六表面上设置第一侧部21和第二侧部22,因此主体1的第一表面和第二表面的厚度可不受浆料的施加的影响。
此外,为了选择性地将浆料施加到主体1的仅第五表面和第六表面上,例如,方法可包括将可分离膜附着到主体1的除了主体1的第五表面和第六表面以外的外表面,将主体1浸入到浆料中,移除被附着到主体1的外表面上的可分离膜。然而,将浆料施加到主体1的仅第五表面和第六表面的方法不限于此,可使用其他适当的方法。
形成第一侧部21和第二侧部22的浆料可包含具有介电特性的粉末、粘合剂和有机溶剂。
在这种情况下,可通过将包含与被包含在形成第二内电极基部图案12a的电极膏中的粘合剂兼容的溶剂的第一浆料施加到主体1的外表面上,来形成第一侧部21,可通过将包含与被包含在形成第一内电极基部图案11a的电极膏中的粘合剂兼容的溶剂的第二浆料施加到主体1的外表面上来形成第二侧部22。这种结构是可行的,这是由于第一侧部21和第二内电极图案12彼此不接触且第二侧部22和第一内电极图案11彼此不接触。
接下来,第一外电极31和第二外电极32可分别设置在主体1的第三表面和第四表面上。第一外电极31可电连接到第一内电极图案11且可设置成除了延伸到主体1的第三表面以外还延伸到主体1的与主体1的第三表面相邻的第一表面、第二表面、第五表面和第六表面的部分区域。同样地,第二外电极32可电连接到第二内电极图案12且可设置成除了延伸到主体1的第四表面以外还延伸到主体1的与主体1的第四表面相邻的第一表面、第二表面、第五表面和第六表面的部分区域。
如以上所提出的,根据示例性实施例,提供一种多层电子组件,其具有通过显著增大有助于产生电容的活性区域而被增大的电容。通过战略性地设置多层电子组件的内电极图案来增大活性区域。还提供了一种制造所述多层电子组件的方法。
根据示例性实施例,提供一种多层电子组件,其中,防止了在交替地形成在多个片之间的内电极之间的短路。还提供了一种制造所述多层电子组件的方法。
虽然上面已经示出并描述了示例性实施例,但对于本领域技术人员将明显的是,在不脱离所附权利要求所限定的本发明的范围的情况下,可做出修改和变型。
Claims (29)
1.一种多层电子组件,包括:
主体,包括第一内电极图案和第二内电极图案交替堆叠的多层结构且包含介电材料,所述主体具有外表面,所述外表面包括沿第一方向彼此相对的第一外表面和第二外表面、沿第二方向彼此相对的第三外表面和第四外表面、沿第三方向彼此相对的第五外表面和第六外表面,
第一外电极和第二外电极,分别设置在所述主体的外表面中的第三外表面和第四外表面上且分别电连接到所述第一内电极图案和所述第二内电极图案;以及
第一侧部和第二侧部,分别设置在所述主体的外表面中的第五外表面和第六外表面上,
其中,所述第一内电极图案暴露到所述主体的设置有所述第一外电极的所述第三外表面和所述主体的设置有所述第一侧部的所述第五外表面;并且
所述第二内电极图案暴露到所述主体的设置有所述第二外电极的所述第四外表面和所述主体的设置有所述第二侧部的所述第六外表面。
2.根据权利要求1所述的多层电子组件,其中,所述第一内电极图案仅暴露到所述主体的外表面中的所述主体的设置有所述第一外电极的所述第三外表面和所述主体的设置有所述第一侧部的所述第五外表面,并且
所述第二内电极图案仅暴露到所述主体的外表面中的所述主体的设置有所述第二外电极的所述第四外表面和所述主体的设置有所述第二侧部的所述第六外表面。
3.根据权利要求1所述的多层电子组件,其中,所述第一内电极图案从由所述主体的第三外表面和第五外表面形成的边的一个点至与所述主体的第三外表面的相对边分开预定距离的点而暴露在所述主体的第三外表面上,并且从由所述主体的第三外表面和第五外表面形成的边的所述一个点至与所述主体的第五外表面的相对边分开预定距离的点而暴露在所述主体的第五外表面上。
4.根据权利要求3所述的多层电子组件,其中,所述第二内电极图案从由所述主体的第四外表面和第六外表面形成的边的一个点至与所述主体的第四外表面的相对边分开预定距离的点而暴露在所述主体的第四外表面上,并且从由所述主体的第四外表面和第六外表面形成的边的所述一个点至与所述主体的第六外表面的相对边分开预定距离的点而暴露在所述主体的第六外表面上。
5.根据权利要求1所述的多层电子组件,其中,所述第一侧部被设置成覆盖暴露到所述主体的设置有所述第一侧部的第五外表面的第一内电极图案的全部,并且
所述第二侧部被设置成覆盖暴露到所述主体的设置有所述第二侧部的第六外表面的第二内电极图案的全部。
6.根据权利要求1所述的多层电子组件,其中,所述第一内电极图案和所述第二内电极图案均具有形状彼此相同的矩形带形状,所述第一内电极图案和所述第二内电极图案沿竖直方向堆叠,以使在所述主体中,所述第一内电极图案沿水平方向相对于所述第二内电极图案错开。
7.根据权利要求1所述的多层电子组件,其中,所述第一内电极图案和所述第二内电极图案被设置成与所述主体的沿第一方向彼此相对的所述第一外表面和所述第二外表面平行。
8.根据权利要求1所述的多层电子组件,其中,所述第一内电极图案的形状与所述第二内电极图案的形状相同。
9.根据权利要求1所述的多层电子组件,其中,所述第一内电极图案的暴露到所述主体的第三外表面的长度与所述第二内电极图案的暴露到所述主体的第四外表面的长度相同,并且
所述第一内电极图案的暴露到所述主体的第五外表面的长度与所述第二内电极图案的暴露到所述主体的第六外表面的长度相同。
10.一种制造多层电子组件的方法,所述方法包括:
使用包含具有介电特性的粉末、粘合剂和溶剂的浆料来形成第一陶瓷生片和第二陶瓷生片;
分别将第一内电极基部图案和第二内电极基部图案印刷在所述第一陶瓷生片和所述第二陶瓷生片的一个表面上,所述第一内电极基部图案和所述第二内电极基部图案包括形状彼此相同的一个或更多个带形状;
交替地堆叠包括所述第一内电极基部图案的第一陶瓷生片和包括所述第二内电极基部图案的第二陶瓷生片;
切割堆叠了所述第一陶瓷生片和所述第二陶瓷生片的多层条以形成多个独立主体,所述独立主体均包括所述第一内电极基部图案和所述第二内电极基部图案交替堆叠的多层结构且包含介电材料;
将第一侧部和第二侧部设置在每一个主体的两个相对的外表面上;以及
将第一外电极和第二外电极设置在每一个主体的两个其他相对的外表面上。
11.根据权利要求10所述的方法,其中,所述第一内电极基部图案和所述第二内电极基部图案被印刷成均具有一个或更多个带沿所述第一陶瓷生片和所述第二陶瓷生片的宽度方向彼此分开预定间隔的形状。
12.根据权利要求10所述的方法,其中,交替地堆叠所述第一陶瓷生片和所述第二陶瓷生片包括:堆叠所述第一陶瓷生片和所述第二陶瓷生片,以使一个或更多个带设置在所述第一陶瓷生片上所处的位置与一个或更多个带设置在所述第二陶瓷生片上所处的位置重叠;堆叠所述第一陶瓷生片和所述第二陶瓷生片,以使设置在所述第一陶瓷生片和所述第二陶瓷生片上的带沿宽度方向和长度方向相对彼此错开预定间隔。
13.根据权利要求10所述的方法,其中,交替地堆叠所述第一陶瓷生片和所述第二陶瓷生片包括:使一个或更多个带设置在所述第一陶瓷生片上所处的位置相对于一个或更多个带设置在所述第二陶瓷生片上所处的位置错开;以及堆叠所述第一陶瓷生片和所述第二陶瓷生片,以使所述第一陶瓷生片和所述第二陶瓷生片的宽度方向上的边彼此重叠且所述第一陶瓷生片和所述第二陶瓷生片的长度方向上的边彼此重叠。
14.根据权利要求10所述的方法,其中,切割堆叠了所述第一陶瓷生片和所述第二陶瓷生片的多层条包括:
在所述第一内电极基部图案中的带形状和所述第二内电极基部图案中的带形状彼此重叠的第一区域与从所述第一区域延伸的所述第一内电极基部图案中的带形状的边之间切割所述多层条;以及
在所述第一内电极基部图案中的带形状和所述第二内电极基部图案中的带形状彼此重叠的第一区域与从所述第一区域延伸的所述第二内电极基部图案中的带形状的边之间切割所述多层条。
15.根据权利要求14所述的方法,其中,沿着所述第一内电极基部图案中的带形状的边和所述第二内电极基部图案中的带形状的边切割所述多层条,以使所述第一内电极图案的边暴露到设置有所述第一外电极和所述第一侧部的外表面上,并且使所述第二内电极图案的边暴露到设置有所述第二外电极和所述第二侧部的外表面上。
16.根据权利要求10所述的方法,其中,所述第一侧部被设置成仅接触来自所述第一内电极图案和所述第二内电极图案中的所述第一内电极图案,并且
所述第二侧部被设置成仅接触来自所述第一内电极图案和所述第二内电极图案中的所述第二内电极图案。
17.根据权利要求10所述的方法,其中,通过将包含与被包含在形成所述第二内电极基部图案的电极膏中的粘合剂兼容的溶剂的第一浆料施加到主体的至少一个外表面上来形成所述第一侧部,并且
通过将包含与被包含在形成所述第一内电极基部图案的电极膏中的粘合剂兼容的溶剂的第二浆料施加到所述主体的至少一个外表面上来形成所述第二侧部。
18.一种多层电子组件,包括:
主体,包括设置在介电体中的交替堆叠的第一内电极和第二内电极,
其中,所述第一内电极和所述第二内电极均具有形状彼此相同的矩形带形状,所述第一内电极和所述第二内电极沿竖直方向堆叠,以使在所述主体中,所述第一内电极沿水平方向相对于所述第二内电极错开。
19.根据权利要求18所述的多层电子组件,其中,
所述主体具有第一外表面至第六外表面,
所述第一内电极暴露到所述主体的相邻的第一外表面和第二外表面,并且
所述第二内电极暴露到所述主体的与所述主体的第一外表面和第二外表面不同的相邻的第三外表面和第四外表面。
20.根据权利要求19所述的多层电子组件,其中,所述第一内电极和所述第二内电极设置成与所述主体的第五外表面和第六外表面平行。
21.根据权利要求19所述的多层电子组件,其中,
每一个矩形带形状的第一内电极具有与所述主体的第一外表面一致的第一边和与所述主体的第二外表面一致的第二边,并且
每一个矩形带形状的第二内电极具有与所述主体的第三外表面一致的第一边和与所述主体的第四外表面一致的第二边。
22.根据权利要求21所述的多层电子组件,其中,每一个矩形带形状的第一内电极具有与所述主体的第三外表面和第四外表面平行且分开的第三边和第四边,并且
每一个矩形带形状的第二内电极具有与所述主体的第一外表面和第二外表面平行且分开的第三边和第四边。
23.根据权利要求19所述的多层电子组件,其中,第一内电极连续地从与所述第一外表面的边分开的第一点至设置在与相邻的所述第一外表面和所述第二外表面共同的边处的第二点且连续地从所述第二点至与所述第二外表面的边分开的第三点,暴露在所述主体的相邻的第一外表面和第二外表面上,并且
第二内电极连续地从与所述第三外表面的边分开的第四点至设置在与相邻的所述第三外表面和所述第四外表面共同的边处的第五点且连续地从所述第五点至与所述第四外表面的边分开的第六点,暴露在所述主体的相邻的第三外表面和第四外表面上。
24.根据权利要求19所述的多层电子组件,所述多层电子组件还包括:
第一外电极和第二外电极,分别设置在所述主体的第一外表面和第三外表面上,其中,所述第一外表面和所述第三外表面是所述主体的相对的表面,所述第一外电极和所述第二外电极是导电的,并且
第一侧部和第二侧部,分别设置在所述主体的第二外表面和第四外表面上,其中,所述第二外表面和所述第四外表面是所述主体的相对的表面,所述第一侧部和所述第二侧部是非导电性的。
25.一种方法,包括:
沿竖直方向交替地堆叠第一陶瓷生片和第二陶瓷生片,以形成多层条,
其中,
所述第一陶瓷生片具有设置在所述第一陶瓷生片上的第一内电极,所述第二陶瓷生片具有设置在所述第二陶瓷生片上的第二内电极,
所述第一内电极和所述第二内电极中的每一者包括形状彼此相同且彼此分开的两个或更多个矩形带形状,并且
所述第一陶瓷生片和所述第二陶瓷生片被堆叠成使得在所述多层条中,所述第一内电极沿水平方向相对于所述第二内电极错开,以及
沿着至少一个竖直切割面切割所述多层条,以形成两个或更多个独立主体,其中,所述多层条的切割使来自所述第一内电极和所述第二内电极中的仅第一内电极暴露在一个竖直切割面上。
26.根据权利要求25所述的方法,其中,所述多层条的切割使来自所述第一内电极和所述第二内电极中的仅第二内电极暴露在另一竖直切割面上。
27.根据权利要求25所述的方法,其中,所述多层条的切割包括沿着至少一个竖直切割面切割所述多层条,以使所述第一内电极暴露到主体的相邻的第一外表面和第二外表面且使所述第二内电极暴露到所述主体的与所述主体的第一外表面和第二外表面不同的相邻的第三外表面和第四外表面。
28.根据权利要求25所述的方法,所述方法还包括:
将第一侧部和第二侧部设置在每一个主体的两个相对的外表面上;以及
将第一外电极和第二外电极设置在每一个主体的两个其他的相对外表面上。
29.根据权利要求28所述的方法,其中,所述第一侧部是绝缘的且设置在使来自所述第一内电极和所述第二内电极中的仅第一内电极暴露的所述一个竖直切割面上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0188335 | 2015-12-29 | ||
KR1020150188335A KR20170078136A (ko) | 2015-12-29 | 2015-12-29 | 적층 전자 부품 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106935401A true CN106935401A (zh) | 2017-07-07 |
Family
ID=59088449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610693702.1A Pending CN106935401A (zh) | 2015-12-29 | 2016-08-19 | 多层电子组件和制造该多层电子组件的方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10049820B2 (zh) |
JP (1) | JP2017120876A (zh) |
KR (1) | KR20170078136A (zh) |
CN (1) | CN106935401A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110620011A (zh) * | 2019-09-17 | 2019-12-27 | 如东宝联电子科技有限公司 | 一种无线充电用积层式陶瓷电容器的制备方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017204560A (ja) * | 2016-05-11 | 2017-11-16 | 株式会社村田製作所 | 積層セラミックコンデンサ及びその製造方法 |
JP7099345B2 (ja) * | 2019-02-04 | 2022-07-12 | 株式会社村田製作所 | コイル部品 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3829356A (en) * | 1971-04-16 | 1974-08-13 | Nl Industries Inc | Sintered ceramic bodies with porous portions |
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
JPH081875B2 (ja) * | 1989-09-08 | 1996-01-10 | 株式会社村田製作所 | 積層コンデンサ |
JPH04171708A (ja) * | 1990-11-02 | 1992-06-18 | Tdk Corp | 磁器コンデンサ |
DE69603931T2 (de) * | 1995-06-27 | 2000-03-30 | Koninklijke Philips Electronics N.V., Eindhoven | Methode zur herstellung von mehrlagigen elektronischen komponenten |
JPH11340089A (ja) | 1998-05-21 | 1999-12-10 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
JP2002184648A (ja) * | 2000-12-15 | 2002-06-28 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2006351820A (ja) * | 2005-06-16 | 2006-12-28 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサの製造方法 |
JP4992523B2 (ja) | 2007-04-06 | 2012-08-08 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
WO2009128196A1 (ja) * | 2008-04-18 | 2009-10-22 | 株式会社村田製作所 | 積層型圧電セラミック素子の製造方法 |
JP2011114265A (ja) * | 2009-11-30 | 2011-06-09 | Panasonic Corp | 積層セラミック電子部品 |
US20120022994A1 (en) * | 2010-05-27 | 2012-01-26 | Level Ats | Large Block Trading System with Trading Controls for Aggressive Pricing |
KR101141489B1 (ko) * | 2010-12-13 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
KR101188032B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP5590055B2 (ja) | 2012-02-13 | 2014-09-17 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
KR101474138B1 (ko) * | 2013-06-05 | 2014-12-17 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
-
2015
- 2015-12-29 KR KR1020150188335A patent/KR20170078136A/ko not_active Application Discontinuation
-
2016
- 2016-07-22 US US15/217,165 patent/US10049820B2/en active Active
- 2016-08-05 JP JP2016155063A patent/JP2017120876A/ja active Pending
- 2016-08-19 CN CN201610693702.1A patent/CN106935401A/zh active Pending
-
2017
- 2017-12-27 US US15/855,540 patent/US10181380B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110620011A (zh) * | 2019-09-17 | 2019-12-27 | 如东宝联电子科技有限公司 | 一种无线充电用积层式陶瓷电容器的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2017120876A (ja) | 2017-07-06 |
KR20170078136A (ko) | 2017-07-07 |
US10181380B2 (en) | 2019-01-15 |
US20170186541A1 (en) | 2017-06-29 |
US10049820B2 (en) | 2018-08-14 |
US20180122576A1 (en) | 2018-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7315138B2 (ja) | 積層セラミックキャパシタ | |
CN109461578B (zh) | 电容器组件及制造该电容器组件的方法 | |
KR101548859B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
KR102004776B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
KR101219006B1 (ko) | 칩형 코일 부품 | |
KR101486979B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
US20130093556A1 (en) | Multilayered ceramic electronic component and fabrication method thereof | |
KR20130123661A (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
US11145464B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2014187216A (ja) | 積層セラミックコンデンサの製造方法 | |
US10181380B2 (en) | Multilayer electronic component having first and second internal elctrode patterns alternately stacked, and method of manufacturing the same | |
KR20130072531A (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
KR101539888B1 (ko) | 적층 세라믹 전자부품의 제조방법 | |
US10707023B2 (en) | Electronic components | |
US10340087B2 (en) | Multilayer electronic component having first internal electrode base patterns exposed to an end and opposing side surfaces of a body, and method of manufacturing the same | |
US11610732B2 (en) | Multilayer capacitor and method of manufacturing the same | |
CN110176354B (zh) | 多层电容器 | |
JP2012009680A (ja) | セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170707 |