CN106847793A - 包括屏蔽部件的半导体封装及其制造方法 - Google Patents

包括屏蔽部件的半导体封装及其制造方法 Download PDF

Info

Publication number
CN106847793A
CN106847793A CN201610630654.1A CN201610630654A CN106847793A CN 106847793 A CN106847793 A CN 106847793A CN 201610630654 A CN201610630654 A CN 201610630654A CN 106847793 A CN106847793 A CN 106847793A
Authority
CN
China
Prior art keywords
package substrate
electrically conductive
elastic plate
conductive elastic
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610630654.1A
Other languages
English (en)
Other versions
CN106847793B (zh
Inventor
金承镐
姜秀元
郑丁太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106847793A publication Critical patent/CN106847793A/zh
Application granted granted Critical
Publication of CN106847793B publication Critical patent/CN106847793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

包括屏蔽部件的半导体封装及其制造方法。提供了半导体封装和制造该半导体封装的方法。用于制造半导体封装的方法可以包括将导电弹性板布置在包括沿芯片安装区域的边缘布置的多个通缝和提供凹陷沟槽形状的导电护轨的封装基板上方，以及弯曲所述导电弹性板。所述导电弹性板的边缘部分可以插入到所述导电护轨的沟槽中，并且通过试图被所述导电弹性板的所述翼部分的弹性恢复力所伸展的力被所述导电护轨支承。

Description

包括屏蔽部件的半导体封装及其制造方法
技术领域
本公开的各实施方式整体涉及封装技术，并且，更具体地，涉及包括屏蔽部件的半导体封装及其制造方法。
背景技术
需要保护包括集成电路的半导体芯片或裸片免受电磁场生成元件的影响，该电磁场生成元件能影响集成电路的操作。另外，在由多个半导体器件构成的电子系统中，为了不彼此影响或为了不影响使用电子系统的人体，已经明显认识到阻挡或屏蔽在集成电路的操作中可能产生的电磁波或射频波的需求。另外，在极为贴近人体使用的移动设备或可穿戴设备中，阻止电磁干扰(EMI)影响人体已经变得极为重要。因此，需要屏蔽半导体封装级别中的EMI的能力。
发明内容
根据实施方式，一种用于制造半导体封装的方法可以包括以下步骤：制备封装基板，该封装基板包括芯片安装区域、沿芯片安装区域的边缘布置的多个通缝(throughslit)、布置在多个通缝中并且提供凹陷沟槽的导电护轨；将半导体芯片安装在芯片安装区域上；将导电弹性板布置在封装基板上方，并且通过使导电弹性板弯曲而将导电弹性板附接至封装基板使得导电弹性板的边缘部分插入到导电护轨的沟槽当中，通过试图被导电弹性板的弹性恢复力所伸展的力，使导电弹性板的边缘部分被支承至护轨。
根据实施方式，一种用于制造半导体封装的方法可以包括以下步骤：制备封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的边缘布置的多个通缝；将半导体芯片安装在所述芯片安装区域上；将导电弹性板布置在所述封装基板的第一表面上方；弯曲所述导电弹性板使得所述导电弹性板的边缘部分插入到所述多个通缝中并且所述边缘部分从与所述封装基板的所述第一表面相反的第二表面伸出；以及将接地端子附接至所述封装基板的所述第二表面使得所述导电弹性板的从所述封装基板的所述第二表面伸出的所述边缘部分被固定至所述封装基板的所述第二表面。
根据实施方式，一种用于制造半导体封装的方法可以包括以下步骤：制备封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的边缘布置的多个通缝、布置在所述多个通缝中并且提供凹陷沟槽的导电护轨；将半导体芯片安装在所述芯片安装区域上；将具有笼状的导电弹性板布置在所述封装基板上方，翼部分从中心的顶部分延伸；并且弯曲所述导电弹性板的所述边缘部分使得所述导电弹性板的所述翼部分的所述边缘部分插入到所述护轨的所述沟槽中，通过试图被所述导电弹性板的弹性恢复力所伸展的力，由所述护轨支承所述导电弹性板的所述边缘部分。
根据实施方式，一种用于制造半导体封装的方法，该方法可以包括以下步骤：制备封装基板，所述封装基板包括芯片安装区域和沿着所述芯片安装区域的边缘布置的多个通缝；将半导体芯片安装在所述芯片安装区域上；将具有笼状的导电弹性板布置在所述封装基板上方，翼部分从中心的顶部分延伸；弯曲所述导电弹性板的所述边缘部分使得所述导电弹性板的所述翼部分的所述边缘部分插入到所述护轨的所述沟槽中，并且所述翼部分的所述边缘部分从与所述封装基板的所述第一表面相反的第二表面伸出；以及将接地端子附接至所述封装基板的第二表面使得所述导电弹性板的所述边缘部分固定至所述封装基板的所述第二表面。
根据实施方式，一种半导体封装可以包括：封装基板，所述封装基板包括：芯片安装区域；多个通缝，所述多个通缝沿着所述芯片安装区域的边缘布置；和导电护轨，所述导电护轨布置在所述多个通缝中并且提供凹陷沟槽；半导体芯片，所述半导体芯片安装在所述芯片安装区域上；以及EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且，所述翼部分的边缘部分插入到所述导电护轨的所述沟槽中，并且通过试图被所述导电弹性板的所述翼部分的弹性恢复力所伸展的力而被所述导电护轨支承。
根据实施方式，一种半导体封装可以包括：封装基板，所述封装基板包括芯片安装区域和沿所述芯片安装区域的边缘布置的多个通缝；半导体芯片，所述半导体芯片安装在所述芯片安装区域上；EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分；以及接地端子，所述接地端子将所述导电弹性板的所述边缘部分固定并安装至所述封装基板的第二表面，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且，所述翼部分的所述边缘部分插入到所述通缝中并且穿透所述封装基板且从与所述封装基板的第一表面相反的第二表面伸出。
根据实施方式，提供了一种包括半导体封装的存储卡。所述半导体封装可以包括：封装基板，所述封装基板包括：芯片安装区域；多个通缝，所述多个通缝沿着所述芯片安装区域的边缘布置；和导电护轨，所述导电护轨布置在所述多个通缝中并且提供凹陷沟槽；半导体芯片，所述半导体芯片安装在所述芯片安装区域上；以及EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且，所述翼部分的边缘部分插入到所述导电护轨的所述沟槽中，并且通过试图被所述导电弹性板的所述翼部分的弹性恢复力所伸展的力而被所述导电护轨支承。
根据实施方式，提供了一种包括报道提封装的存储卡。所述半导体封装可以包括：封装基板，所述封装基板包括芯片安装区域和沿所述芯片安装区域的边缘布置的多个通缝；半导体芯片，所述半导体芯片安装在所述芯片安装区域上；EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分；以及接地端子，所述接地端子将所述导电弹性板的所述边缘部分固定并安装至所述封装基板的第二表面，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且，所述翼部分的所述边缘部分插入到所述通缝中并且穿透所述封装基板且从与所述封装基板的第一表面相反的第二表面伸出。
根据实施方式，提供了一种包括半导体封装的电子系统。所述半导体封装可以包括：封装基板，所述封装基板包括：芯片安装区域；多个通缝，所述多个通缝沿着所述芯片安装区域的边缘布置；和导电护轨，所述导电护轨布置在所述多个通缝中并且提供凹陷沟槽；半导体芯片，所述半导体芯片安装在所述芯片安装区域上；以及EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且，所述翼部分的边缘部分插入到所述导电护轨的所述沟槽中，并且通过试图被所述导电弹性板的所述翼部分的弹性恢复力所伸展的力而被所述导电护轨支承。
根据实施方式，提供了一种包括半导体封装的电子系统，所述半导体封装可以包括：封装基板，所述封装基板包括芯片安装区域和沿所述芯片安装区域的边缘布置的多个通缝；半导体芯片，所述半导体芯片安装在所述芯片安装区域上；EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分；以及接地端子，所述接地端子将所述导电弹性板的所述边缘部分固定并安装至所述封装基板的第二表面，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且，所述翼部分的所述边缘部分插入到所述通缝中并且穿透所述封装基板且从与所述封装基板的第一表面相反的第二表面伸出。
根据实施方式，提供了一种半导体封装。所述半导体封装可以包括封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的至少两个边缘的至少两个沟槽。所述半导体封装可以包括导电弹性板，所述导电弹性板包括顶部分和从所述顶部分延伸的至少两个边缘部分。所述至少两个边缘部分可以插入到所述沟槽中。
附图说明
图1、图2、图3、图4、图5是例示根据实施方式的半导体封装及其制造方法的示例代表的示意图。
图6是例示根据实施方式的半导体封装及其制造方法的示例代表的截面图。
图7和图8是例示根据实施方式的半导体封装及其制造方法的示例代表的截面图。
图9是例示根据实施方式的半导体封装及其制造方法的示例代表的截面图。
图10和图11是例示根据实施方式的半导体封装及其制造方法的示例代表的截面图。
图12、图13、图14是例示根据实施方式的半导体封装及其制造方法的示例代表的截面图。
图15是例示根据实施方式的半导体封装及其制造方法的示例代表的截面图。
图16是例示采用包括根据实施方式的封装的存储卡的电子系统的示例代表的框图。
图17是例示包括根据实施方式的封装的电子系统的示例代表的框图。
具体实施方式
在实施方式的说明中使用的术语与考虑到它们在实施方式中的功能而选择的词语相对应，并且术语的含义可以根据在实施方式所属领域中的普通技术而不同地解释。如果进行了详细定义，则该术语可以根据该定义来解释。除非另有说明，在本文中使用的术语(包括技术和科学术语)具有由实施方式所属领域的普通技术人员通常理解的相同含义。在下面的实施方式的说明中，将理解，术语“第一”和“第二”、“顶”和“底或下”旨在标识构件，而不用来只限定构件本身或表示特定的顺序。
半导体封装可以包括诸如半导体裸片或芯片的电子器件，并且半导体裸片或芯片可以包括从集成有电子电路的半导体基板的裸片或芯片形式的被切割或处理的形式。半导体芯片可以是存储器芯片，在该存储器芯片中可包含动态随机存取存储器(DRAM)器件、静态随机存取存储器(SRAM)器件、快闪器件、磁阻式随机存取存储器(MRAM)器件、电阻式随机存取存储器(ReRAM)器件、铁电随机存取存储器(FeRAM)器件或是相变随机存取存储器(PcRAM)器件。另选地，半导体裸片或芯片可以是逻辑裸片或ASIC芯片，在该逻辑裸片或ASIC芯片上，逻辑电路集成在半导体基板上。
封装基板是用于将半导体芯片电连接至外侧的其它器件的基板，并且封装基板可以包括在与半导体基板不同的介电材料层的基板主体中的电路迹线。封装基板可以具有印刷电路板(PCB)的形式。半导体封装可以被应用于诸如移动设备、生物或医疗保健相关的电子设备以及人体可穿戴电子设备的信息通信设备。
在整个说明书中，相同的附图标记指的是相同的元件。因此，即使没有参照附图提及或说明附图标记，该附图标记可能参照另一附图被提及或说明。另外，即使在附图中没有例示附图标记，该附图标记可能参照另一附图被提及或描述。
图1是例示根据实施方式的半导体封装10的分解立体图。图2是沿图1的线X-X’截取的截面图。图3是沿图1的线X-X’截取的部分截面图。图4和图5是沿图1的线X-X’截取的例示用于制造根据实施方式的半导体封装10的方法的截面图。
参照图1和图2，半导体封装10包括封装基板100、安装在封装基板100上的半导体器件200和形成EMI屏蔽笼的导电弹性板400。封装基板100可以被提供以将半导体器件200电连接至半导体器件200外侧的其它器件。封装基板100可以包括作为电路布线结构的迹线图案以进行介电体中的电互连。封装基板100可以包括PCB。
封装基板100包括芯片安装区域110，在该芯片安装区域110中要安装半导体器件200，并且封装基板100可以是包括布置在芯片安装区域110的外周处的外边缘区域120的正方形板。封装基板100包括沿芯片安装区域110的边缘布置的多个通缝130。通缝130可以布置在外边缘区域120和芯片安装区域110的边界区域中，并且多个通缝130中的每个通缝可以形成为沿竖直方向穿透封装基板100的主体的孔状或沟槽状。
通缝130包括布置在可以设置在矩形区域中的芯片安装区域110的四侧处的第一通缝131、第二通缝132、第三通缝133和第四通缝134。例如，将芯片安装区域110连接至外边缘区域120的框架区域121可以布置在第一通缝131与第二通缝132之间。在一些情况下，第一通缝131、第二通缝132、第三通缝133和第四通缝134可以彼此连接并且可以构造成形成闭合环路的通缝130。在一些情况下，通缝130可以被划分成更多个，并且可以形成包围芯片安装区域110的阵列。
导电护轨300布置在通缝130中。可以通过形成填充通缝130的诸如铜(Cu)层的金属层来形成导电护轨300。导电护轨300中的每一个可以提供凹陷沟槽310形状或具有通向封装基板100的第一表面101的入口的长槽形状。由于导电护轨300中的每一个沿着通缝130的延伸方向是细长的，因此凹陷沟槽310也可以是细长的。虽然凹陷沟槽310可以具有底部封闭的形状，如图2所示，但在一些情况下，凹陷沟槽310可以形成为穿透封装基板100的狭缝形状。
导电护轨300布置在通缝130中。凹陷沟槽130的入口通向封装基板100的第一表面101，并且凹陷沟槽130的底部可以暴露于与封装基板100的第一表面101相反的第二表面103。接地端子180连接至导电护轨300的暴露于封装基板100的第二表面103的部分。接地端子180中的每一个具有焊球形状或凸块(bump)形状。接地端子180连接至导电护轨300并且可以将导电护轨300和导电弹性板400接地。导电弹性板400将电连接至导电护轨300。诸如连接焊盘150的迹线图案可以布置在封装基板100的第二表面103上。除了接地端子180以外，用于交换信号或用于向半导体器件200提供电力的连接端子170可以附接至连接焊盘150。由于导电护轨300穿透封装基板100并且导电护轨300的一部分暴露于封装基板100的第二表面103，因此可以省略接地端子180要落入的其它连接焊盘。
具有第一沟槽311的第一导电护轨301布置在第一通缝131中，具有第二沟槽312的第二导电护轨302布置在第二通缝132中，具有第三沟槽313的第三导电护轨303布置在第三通缝133中，并且具有第四沟槽314的第四导电护轨304布置在第四通缝134中。
参照图1，导电弹性板400是用于屏蔽EMI的构件，并且可以包括具有在其被外力弯曲时伸展回其原始状态的弹性恢复力的弹性材料。导电弹性板400可以具有板状，该板状具有中心的顶部分410和从顶部分410延伸的翼部分430。顶部分410可以设置为矩形区域。第一翼部分431、第二翼部分432、第三翼部分433和第四翼部分434延伸至矩形区域的四侧外，并且边缘区域450(即，第一边缘部分451、第二边缘部分452、第三边缘部分453和第四边缘部分454)面向外。边缘部分450可以是翼部分430的外端部。导电弹性板400的顶部分410可以与芯片安装区域110相对应并且与芯片安装区域110交叠。
导电弹性板400的翼部分430弹性弯曲，如图2所示，并且弹性弯曲的翼部分430的边缘部分450可以插入到导电护轨300的每一个沟槽中。导电弹性板400具有从弯曲状态伸展至其原始状态的弹性恢复力。插入到沟槽310中的边缘部分450通过弹性恢复力推动沟槽310的内侧壁并且可以保持在接触沟槽310的内侧壁的状态下。导电弹性板400的弹性恢复力可以提供将插入的翼部分430的边缘部分450支承为被支承和安装在沟槽310中的力。因此，导电弹性板400可以安装或附接至封装基板100，而无需附加的单独的粘合构件。
参照图2和图3，弯曲的导电弹性板400可以形成其中包括半导体器件200的笼状。参照图3，由于导电护轨300和沟槽310沿着细长形状的通缝130具有细长形状并且导电弹性板400的边缘部分450插入到沟槽310中，因此半导体器件200可以在横向方向以及上表面方向被屏蔽。另外，封装基板100的芯片安装区域110也可以在横向方向被屏蔽。弯曲的导电弹性板400可以构造屏蔽半导体器件200和封装基板100的芯片安装区域110的EMI屏蔽笼。如图2所示，布置在弯曲的导电弹性板400内的半导体器件200包括半导体芯片210、将半导体芯片210电连接至封装基板100的迹线图案(未示出)的诸如接合线的连接构件220和保护半导体芯片210的密封剂层230。
接下来，将参照图4和图5描述使用导电弹性板400给上述半导体封装10提供EMI屏蔽笼的工艺。
参照图4，制备包括芯片安装区域110、通缝130和导电护轨300的封装基板100。半导体芯片210安装在封装基板100上，并且封装基板100和半导体芯片210使用诸如接合线的连接构件220彼此电连接。通过使用环氧树脂模制化合物(EMC)执行模制工艺来形成保护半导体芯片210的密封剂层230。如图1所示，导电弹性板400可以布置在封装基板100上方使得顶部分410位于半导体芯片210上方。
参照图5，且参照图2和图3，导电弹性板400弯曲，因此，翼部分430面向封装基板100的第一表面101。如图2和图3所示，导电弹性板400的翼部分430的边缘部分450插入到导电护轨300的沟槽310中。然后，弯曲的翼部分430尝试通过导电弹性板400的弹性恢复力伸展并且每一个边缘部分450接触每一个沟槽310的内侧壁且被支承。因此，导电弹性板400形成EMI屏蔽笼并且可以附接至封装基板100。接地端子180附接至导电护轨300。连接端子170附接至位于封装基板100的第二表面103上的连接焊盘150。
图6是例示根据实施方式的半导体封装20及其制造方法的截面图。
参照图6，半导体封装20可以构造为堆叠封装(package on package,POP)结构，该堆叠封装结构包括下封装基板2100、下半导体器件2200和上半导体芯片封装2500。下封装基板2100和上半导体芯片封装2500可以通过基板连接构件2160彼此电连接。基板连接构件2160可以包括导电凸块(bump)或焊球。
下封装基板2100可以包括芯片安装区域2110、通缝2130和导电护轨2300。导电护轨2300可以包括沟槽2310，该沟槽2310具有作为插入槽的通向下封装基板2100的第一表面2101的入口。通过将下半导体芯片2210布置在下封装基板2100的第一表面2101上并且形成第一密封剂层2230以及通过线接合工艺形成第一连接构件2220，可以将下半导体器件2200安装在下封装基板2100上。接地端子2180布置在下封装基板2100的第二表面2103上。连接端子2170附接至布置在下封装基板2100的第二表面2103上的连接焊盘2150。
上半导体芯片2521安装在上封装基板2510上，并且第二连接构件2522通过线接合工艺形成，并且形成第二密封剂层2523，由此，可以制备上半导体芯片封装2500，在该上半导体芯片封装2500中安装有上封装半导体器件2520。可以通过将上半导体芯片封装2500层压在下封装基板2100上来形成POP结构。
如图1所示，包括顶部分2410和翼部分2430的导电弹性板2400布置在下封装基板2100上方。导电弹性板2400的翼部分2430弹性弯曲，并且翼部分2430的端部的边缘部分2450可以插入到沟槽2310中并且被安装。然后，包括导电弹性板2400的EMI屏蔽笼可以通过将接地端子2180附接至导电护轨2300的暴露于下封装基板2100的第二表面2103的部分而接地。
图7和图8例示了根据实施方式的示例的半导体封装30及其制造方法。
参照图7，半导体封装30包括封装基板3100和导电弹性板3400。封装基板3100包括芯片安装区域3110、通缝3130和导电护轨3300。导电护轨3300可以包括沟槽3310，该沟槽3310具有作为插入槽的通向封装基板3100的第一表面3101的入口。通过将半导体芯片3210布置在封装基板3100的第一表面3101上并且通过线接合工艺形成连接构件3220以及使用模制工艺形成密封剂层3230，可以将半导体器件3200安装在封装基板3100上。连接端子3170附接至位于封装基板3100的第二表面3103上的连接焊盘3150。
包括顶部分3410和翼部分3430的导电弹性板3400可以布置在封装基板3100上方。导电弹性板3400的翼部分3430可以从顶部分3410延伸至外侧，类似于图1中的导电弹性板400。导电弹性板3400的翼部分3430可以预形成为使得每个翼部分3430的端部边缘部分3450弯曲成面向封装基板3100的第一表面3101。导电弹性板3400可以预形成为具有首先弯曲翼部分3430的笼状。
参照图8，预形成的翼部分3430再次弹性弯曲，然后，翼部分3430的边缘部分3450可以插入到导电护轨3300的沟槽3310中并且被安装。接地端子3180附接至导电护轨3300的暴露于封装基板3100的第二表面3103的部分，由此，通过导电弹性板3400形成的EMI屏蔽笼可以接地。因此，能够提供使用预形成导电弹性板3400的半导体封装30。密封剂层3230的顶表面3231可以紧密接触导电弹性板3400的顶部分3410的底表面3411。
图9例示了根据实施方式的半导体封装40及其制造方法。
参照图9，半导体封装40包括封装基板4100和导电弹性板4400。封装基板4100可以包括芯片安装区域4110、通缝4130和导电护轨4300。导电护轨4300包括沟槽4310，该沟槽4310具有作为插入槽的通向封装基板4100的第一表面4101的入口。半导体芯片4210安装在封装基板4100的第一表面4101上，并且使用线接合工艺形成连接构件4220。接地端子4180可以设置在封装基板4100的第二表面4103上。连接端子4170可以附接至布置在封装基板4100的第二表面4103上的连接焊盘4150。
包括顶部分4410和翼部分4430的导电弹性板4400的翼部分4430被弯曲，然后，翼部分4430的边缘部分4450可以插入到导电护轨4300的沟槽4310中并且被安装。导电弹性板4400附接至封装基板4100，并且密封剂层4230形成为覆盖导电弹性板4400以及半导体芯片4210。
图10和图11例示了根据实施方式的半导体封装50及其制造方法。
参照图10，半导体封装50包括封装基板5100和导电弹性板5400。封装基板5100可以是能弯曲的柔性基板。封装基板5100包括芯片安装区域5110、通缝5130和导电护轨5300。导电护轨5300可以具有沟槽5310，该沟槽5310具有作为插入槽的通向封装基板5100的第一表面5101的入口。半导体芯片5210安装在封装基板5100的第一表面5101上，并且使用线接合工艺形成连接构件5220。使用柔性介电材料来形成覆盖和保护半导体芯片5210的密封剂层5230。
接地端子5180形成在封装基板5100的第二表面5103上。连接端子5170附接至布置在封装基板5100的第二表面5103上的连接焊盘5150。如图11所示，包括顶部分5410和翼部分5430的导电弹性板5400布置在封装基板5100上方，翼部分5430被弯曲，并且翼部分5430的边缘部分5450插入到导电护轨5300的沟槽5310中并且被安装。
图12至图14例示了根据实施方式的半导体封装60及其制造方法。
参照图12，半导体封装60包括封装基板6100和导电弹性板6400。封装基板6100包括芯片安装区域6110和通缝6130。封装基板6100的通缝6130可以形成为具有与图1中示出的通缝(图1的130)类似的穿透封装基板6100的主体的孔状或槽状。与图1中的封装基板(图1的100)不同，封装基板6100不包括导电护轨(图1的300)。通缝6130可以形成为从第一表面6101至第二表面6103穿透封装基板6100。
通过将半导体芯片6210安装在封装基板6100的第一表面6101上并且通过线接合工艺形成连接构件6220以及形成覆盖和保护半导体芯片6210的密封剂层6230，可以将半导体器件6200安装在封装基板6100上。连接焊盘6150布置在封装基板6100的第二表面6103上。
如图12所示，包括顶部分6410、翼部分6430和边缘部分6450的导电弹性板6400可以布置在封装基板6100上方。如图13所示，可以通过弯曲导电弹性板6400的翼部分6430来形成EMI屏蔽笼特征，翼部分6430的边缘部分6450插入到通缝6130中并且可以穿过封装基板6100的第一表面6101从第二表面6103伸出。
与图1的导电弹性板400类似，导电弹性板6400可以设置成基本平板的形状。两个翼部分6430弯曲，并且翼部分6430的部分和边缘部分6450可以插入到通缝6130中。另选地，导电弹性板6400可以预形成为使得翼部分6430和翼部分6430的边缘部分6450弯曲，以面向封装基板6100的第一表面6101，如同图7的弹性板3400。然后，预形成的导电弹性板6400布置在封装基板6100上方，并且弯曲的翼部分6430再次弯曲并且翼部分6430的一部分和边缘部分6450被插入到通缝6130中。在这种情况下，可以省略附加的第二次弯曲。
参照图14，为了将导电弹性板6400安装至封装基板6100，导电弹性板6400的在封装基板6100的第二表面6103上伸出的边缘部分6450通过接地端子6180被固定至封装基板6100的第二表面6103。导电弹性板6400的边缘部分6450插入到接地端子的焊料部分中，并且接地端子6180的围绕导电弹性板6400的边缘部分6450的焊料部分可以通过焊接附接至封装基板6100的第二表面6103。以这种方式，导电弹性板6400可以附接且安装至封装基板6100。连接端子6170附接至布置在封装基板6100的第二表面6103上的连接焊盘6150。半导体封装60可以应用于除了导电护轨(图1的300)以外的参照图1至图11描述的实施方式或方法。
图15例示了根据实施方式的半导体封装70及其制造方法。
参照图15，与在图6中示出的半导体封装(图6的20)类似，半导体封装70可以被构造为堆叠封装(POP)结构，该堆叠封装结构包括下封装基板7100、下半导体器件7200和上半导体芯片封装7500。下封装基板7100和上半导体芯片封装7500可以通过基板连接构件7160彼此电连接。基板连接构件7160可以包括导电凸块或焊球。
下封装基板7100可以包括芯片安装区域7110和下通缝7130。下封装基板7100的通缝7130可以与图1中示出的通缝(图1的130)类似地形成为穿透封装基板7100的孔状或槽状。下封装基板7100的通缝7130可以形成为从第一表面7101至第二表面7103穿透下封装基板7100。
可以通过将下半导体芯片7210安装在封装基板7100的第一表面7101上并且通过线接合工艺形成第一连接构件7220并且形成覆盖和保护下封装基板芯片7210的第一密封剂层7230，将下半导体器件7200安装在下封装基板7100的第一表面7101上。
可以通过将上半导体芯片7521安装在上封装基板7510上并且形成第二密封剂层7523以及使用线接合工艺形成第二连接构件7522来制备上半导体芯片封装7500，在该上半导体芯片封装7500中安装有上半导体器件7520。上半导体芯片封装7500层压在下封装基板7100上，由此形成POP结构。在这种情况下，上通缝7530可以设置在上封装基板7510的边缘部分处。上通缝7530可以布置为分别与下通缝7130交叠或布置为与下通缝7130相对应。
包括顶部分7410、翼部分7430和边缘部分7450的导电弹性板7400布置在POP结构上方。通过弯曲导电弹性板7400的翼部分7430形成EMI屏蔽笼。翼部分7430的边缘部分7450穿过上通缝7530和下通缝7130，并且在下封装基板7100的第二表面7103上伸出。
导电弹性板7400可以与图1的导电弹性板400类似地布置成基本平板的形状。两侧的翼部分7430可以插入到下通缝7130中。另选地，导电弹性板7400可以预形成为使得翼部分7430和翼部分7430的端部边缘部分7450主要朝向封装基板7100的第一表面7101弯曲。然后，预形成的导电弹性板7400布置在下封装基板7100上方，并且弯曲的翼部分7430被第二次弯曲。然后，翼部分7430的部分和边缘部分7450被插入到下通缝7130中。在一些情况下，可以省略附加的第二次弯曲。
为了将导电弹性板7400安装至下封装基板7100，导电弹性板7400的从封装基板7100的第二表面伸出的边缘部分7450可以通过接地端子7180被固定至封装基板7100的第二表面7103。半导体封装70可以应用于除了导电护轨(图1的300)以外的参照图1至图11描述的实施方式或方法。
图16是例示包括含根据实施方式的至少一个半导体封装的存储卡9800的电子系统的框图。存储卡9800包括诸如非易失性存储装置的存储器9810和存储器控制器9820。存储器9810和存储器控制器9820可以存储数据或读取所存储的数据。存储器9810和/或存储器控制器9820包括设置在根据实施方式的嵌入式封装中布置的一个或更多个半导体芯片。
存储器9810可以包括应用了实施方式(即，参见图1-15和相关说明)的技术的非易失性存储装置。存储器控制器9820可以控制存储器9810，使得响应于来自主机9830的读请求读出数据/响应于来自主机9830的写请求存储数据。
图17是例示包括根据实施方式的至少一个封装的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动的路径的总线8715彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行和这些部件所执行的功能相同的功能的逻辑装置。控制器8711或存储器8713可以包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可以包括选自小键盘、键盘、显示装置、触摸屏等中的至少一种。存储器8713是用于存储数据的装置。存储器8713可以存储要由控制器8711等执行的数据和/或命令。
存储器8713可以包括诸如DRAM的易失性存储装置和/或诸如闪存的非易失性存储装置。例如，闪存可以被安装至诸如移动终端或台式计算机的信息处理系统。闪存可以构成固态磁盘(SSD)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
电子系统8710还可以包括用于向通信网络发送数据和从通信网络接收数据的接口8714。接口8714可以是有线型或无线型。例如，接口8714可以包括天线、或有线收发器或无线收发器。
电子系统8710可以被实现为移动系统、个人计算机、工业用计算机、或是执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统、以及信息发送/接收系统中的任一种。
如果电子系统8710是能够执行无线通信的设备，则电子系统8710可以用于通信系统中，诸如CDMA(码分多址接入)系统、GSM(全球移动通信)系统、NADC(北美数字移动蜂窝)系统、E-TDMA(增强的时分多址接入)系统、WCDMA(宽带码分多址接入)系统、CDMA2000、LTE(长期演进)系统以及Wibro(无线宽带网络)系统。
已经出于例示的目的公开了本公开的实施方式。本领域技术人员将理解，在不偏离本公开和随附权利要求的范围和精神的情况下，各种修改、增加和替代是可能的。
相关申请的交叉引用
本申请要求于2015年12月04日提交的韩国专利申请第10-2015-0172152号的优先权，其全文通过引用的方式整体并入本文。

Claims (29)

1.一种半导体封装，该半导体封装包括：
封装基板，所述封装基板包括：芯片安装区域；多个通缝，所述多个通缝沿着所述芯片安装区域的边缘布置；和导电护轨，所述导电护轨布置在所述多个通缝中并且提供凹陷沟槽；
半导体芯片，所述半导体芯片安装在所述芯片安装区域上；以及
电磁干扰EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分，
其中，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且
其中，所述翼部分的边缘部分插入到所述导电护轨的所述沟槽中，并且通过试图被所述导电弹性板的所述翼部分的弹性恢复力所伸展的力而被所述导电护轨支承。
2.根据权利要求1所述的半导体封装，
其中，所述导电弹性板的所述顶部分包括基本正方形的区域，并且
其中，所述翼部分包括从所述基本正方形的区域的四侧延伸并且彼此间隔开的部分。
3.根据权利要求2所述的半导体封装，
其中，所述芯片安装区域是与所述导电弹性板的所述顶部分相对应的基本正方形的区域，并且
其中，所述通缝位于所述基本正方形的区域的四侧处并且从上到下穿透所述封装基板。
4.根据权利要求1所述的半导体封装，其中，所述导电护轨填充所述通缝，使得沟槽状的入口面向所述导电弹性板。
5.根据权利要求1所述的半导体封装，该半导体封装还包括连接至所述导电护轨的接地端子。
6.根据权利要求1所述的半导体封装，该半导体封装还包括覆盖所述半导体芯片的密封剂层。
7.根据权利要求6所述的半导体封装，其中，所述导电弹性板被布置为使得所述导电弹性板的底表面接触所述密封剂层的顶表面。
8.根据权利要求6所述的半导体封装，其中，所述密封剂层包括柔性介电材料。
9.根据权利要求1所述的半导体封装，其中，所述封装基板包括柔性基板。
10.根据权利要求1所述的半导体封装，该半导体封装还包括覆盖所述半导体芯片和所述导电弹性板的密封剂层。
11.一种半导体封装，该半导体封装包括：
封装基板，所述封装基板包括芯片安装区域和沿所述芯片安装区域的边缘布置的多个通缝；
半导体芯片，所述半导体芯片安装在所述芯片安装区域上；
电磁干扰EMI屏蔽笼，所述EMI屏蔽笼包括导电弹性板，所述导电弹性板包括中心的顶部分和从所述顶部分延伸的翼部分；以及
接地端子，所述接地端子将所述导电弹性板的边缘部分固定并装配至所述封装基板的第二表面，
其中，所述导电弹性板的所述翼部分弹性弯曲并且形成笼状，在所述笼状中具有所述半导体芯片，并且
其中，所述翼部分的所述边缘部分插入到通缝中并且穿透所述封装基板且从与所述封装基板的第一表面相反的第二表面伸出。
12.根据权利要求11所述的半导体封装，该半导体封装还包括在所述封装基板上方层压的上半导体芯片封装。
13.根据权利要求12所述的半导体封装，其中，所述上半导体芯片封装包括：
上半导体芯片；和
上封装基板，所述上封装基板包括上通缝，
其中，所述半导体芯片安装在所述上封装基板上。
14.一种半导体封装，该半导体封装包括：
封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的至少两个边缘的至少两个沟槽；以及
导电弹性板，所述导电弹性板包括顶部分和从所述顶部分延伸的至少两个边缘部分，
其中，所述至少两个边缘部分插入到所述沟槽中。
15.根据权利要求14所述的半导体封装，
其中，所述芯片安装区域在横向方向上被屏蔽。
16.根据权利要求14所述的半导体封装，
其中，插入到所述沟槽中的所述边缘部分利用弹性恢复力接触所述沟槽的内侧壁，以保持与所述沟槽的所述内侧壁的接触。
17.根据权利要求16所述的半导体封装，
其中，所述导电弹性板仅通过所述弹性恢复力被固定至所述封装基板。
18.根据权利要求14所述的半导体封装，该半导体封装还包括：
半导体器件，所述半导体器件安装在所述芯片安装区域上，
其中，所述半导体器件在横向方向和上表面方向上被所述导电弹性板屏蔽。
19.根据权利要求18所述的半导体封装，该半导体封装还包括：
密封剂层，所述密封剂层形成在所述半导体器件上方，
其中，所述导电弹性板的面向所述密封剂层的底表面接触所述密封剂层的面向所述导电弹性板的所述底表面的顶表面。
20.根据权利要求14所述的半导体封装，
其中，所述导电弹性板屏蔽电磁干扰EMI。
21.根据权利要求14所述的半导体封装，
其中，所述沟槽通过布置在所述封装基板中的导电护轨而被形成，
其中，所述封装基板包括面向所述导电弹性板的第一表面以及与所述第一表面相反的第二表面，并且
其中，所述导电护轨穿透所述封装基板并且暴露于所述封装基板的所述第二表面，接地端子连接在所述封装基板的所述第二表面上。
22.根据权利要求14所述的半导体封装，
其中，所述封装基板包括面向所述导电弹性板的第一表面以及与所述第一表面相反的第二表面，并且
其中，所述导电弹性板的所述边缘从所述第二表面伸出并且经由接地端子被固定至所述封装基板的所述第二表面。
23.根据权利要求22所述的半导体封装，该半导体封装还包括：
上封装基板，所述上封装基板位于所述封装基板上方，并且包括被构造成允许所述导电弹性板的所述边缘穿过所述上封装基板的多个上通缝。
24.一种用于制造半导体封装的方法，该方法包括以下步骤:
制备封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的边缘布置的多个通缝、布置在所述多个通缝中并且提供凹陷沟槽的导电护轨；
将半导体芯片安装在所述芯片安装区域上；
将导电弹性板布置在所述封装基板上方；以及
通过弯曲所述导电弹性板将所述导电弹性板附接至所述封装基板，使得所述导电弹性板的边缘部分插入到所述导电护轨的所述沟槽中，
其中，通过试图被所述导电弹性板的弹性恢复力所伸展的力，由所述导电护轨支承所述导电弹性板的所述边缘部分。
25.根据权利要求24所述的用于制造半导体封装的方法，其中，所述导电弹性板弯曲，以形成笼状，在所述笼状中包括所述半导体芯片。
26.一种制造半导体封装的方法，该方法包括以下步骤：
制备封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的边缘布置的多个通缝；
将半导体芯片安装在所述芯片安装区域上；
将导电弹性板布置在所述封装基板的第一表面上方；
弯曲所述导电弹性板，使得所述导电弹性板的边缘部分插入到多个通缝中并且所述边缘部分从与所述封装基板的所述第一表面相反的第二表面伸出；以及
将接地端子附接至所述封装基板的所述第二表面，使得所述导电弹性板的从所述封装基板的所述第二表面伸出的所述边缘部分被固定至所述封装基板的所述第二表面。
27.一种制造半导体封装的方法，该方法包括以下步骤：
制备封装基板，所述封装基板包括芯片安装区域、沿着所述芯片安装区域的边缘布置的多个通缝、布置在所述多个通缝中并且提供凹陷沟槽的导电护轨；
将半导体芯片安装在所述芯片安装区域上；
将具有笼状的导电弹性板布置在所述封装基板上方，翼部分从中心的顶部分延伸；并且
弯曲所述导电弹性板的边缘部分，使得所述导电弹性板的所述翼部分的所述边缘部分插入到所述导电护轨的所述沟槽中，
其中，通过试图被所述导电弹性板的弹性恢复力所伸展的力，由所述导电护轨支承所述导电弹性板的所述边缘部分。
28.根据权利要求27所述的制造半导体封装的方法，其中，所述导电弹性板布置在所述封装基板上方，使得所述半导体芯片位于所述笼状内。
29.一种用于制造半导体封装的方法，该方法包括以下步骤：
制备封装基板，所述封装基板包括芯片安装区域和沿着所述芯片安装区域的边缘布置的多个通缝；
将半导体芯片安装在所述芯片安装区域上；
将具有笼状的导电弹性板布置在所述封装基板上方，翼部分从中心的顶部分延伸；
弯曲所述导电弹性板的边缘部分，使得所述导电弹性板的所述翼部分的所述边缘部分插入到护轨的沟槽中，并且所述翼部分的所述边缘部分从与所述封装基板的第一表面相反的第二表面伸出；以及
将接地端子附接至所述封装基板的第二表面，使得所述导电弹性板的所述边缘部分固定至所述封装基板的所述第二表面。
CN201610630654.1A 2015-12-04 2016-08-04 包括屏蔽部件的半导体封装及其制造方法 Active CN106847793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0172152 2015-12-04
KR1020150172152A KR20170065863A (ko) 2015-12-04 2015-12-04 전자기 간섭 차폐부를 가지는 반도체 패키지 및 제조 방법

Publications (2)

Publication Number Publication Date
CN106847793A true CN106847793A (zh) 2017-06-13
CN106847793B CN106847793B (zh) 2019-09-13

Family

ID=58799797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610630654.1A Active CN106847793B (zh) 2015-12-04 2016-08-04 包括屏蔽部件的半导体封装及其制造方法

Country Status (3)

Country Link
US (1) US9721904B2 (zh)
KR (1) KR20170065863A (zh)
CN (1) CN106847793B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102510921B1 (ko) * 2018-06-08 2023-03-16 삼성전자주식회사 도전성 프레임과 회로 기판을 연결하는 커넥터 및 그를 포함하는 전자 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050190543A1 (en) * 2004-02-26 2005-09-01 Eagle Comtronics, Inc. Circuit board sub-assemblies, methods for manufacturing same, electronic signal filters including same, and methods, for manufacturing electronic signal filters including same
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
US7145084B1 (en) * 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
US20080043453A1 (en) * 2006-08-18 2008-02-21 Chin-Fu Horng Electromagnetic-shielding device
CN103153034A (zh) * 2013-01-30 2013-06-12 华一精密机械(昆山)有限公司 防电磁干扰弹片
CN104112716A (zh) * 2013-04-18 2014-10-22 矽品精密工业股份有限公司 屏蔽罩、半导体封装件及制法暨具有该屏蔽罩的封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4838475A (en) * 1987-08-28 1989-06-13 Motorola, Inc. Method and apparatus for EMI/RFI shielding an infrared energy reflow soldered device
US6781851B2 (en) * 2002-05-30 2004-08-24 Lucent Technologies Inc. Electromagnetic interference shield
JP4301071B2 (ja) * 2004-05-07 2009-07-22 株式会社村田製作所 シールドケース付き電子部品およびその製造方法
JP4453509B2 (ja) * 2004-10-05 2010-04-21 パナソニック株式会社 シールドケースを装着された高周波モジュールとこの高周波モジュールを用いた電子機器
US7463496B2 (en) * 2006-03-09 2008-12-09 Laird Technologies, Inc. Low-profile board level EMI shielding and thermal management apparatus and spring clips for use therewith
CN102779811B (zh) 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1774804A (zh) * 2003-04-15 2006-05-17 波零公司 用于电子元件封装的emi屏蔽
US20050190543A1 (en) * 2004-02-26 2005-09-01 Eagle Comtronics, Inc. Circuit board sub-assemblies, methods for manufacturing same, electronic signal filters including same, and methods, for manufacturing electronic signal filters including same
US7145084B1 (en) * 2005-08-30 2006-12-05 Freescale Semiconductor, Inc. Radiation shielded module and method of shielding microelectronic device
US20080043453A1 (en) * 2006-08-18 2008-02-21 Chin-Fu Horng Electromagnetic-shielding device
CN103153034A (zh) * 2013-01-30 2013-06-12 华一精密机械(昆山)有限公司 防电磁干扰弹片
CN104112716A (zh) * 2013-04-18 2014-10-22 矽品精密工业股份有限公司 屏蔽罩、半导体封装件及制法暨具有该屏蔽罩的封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法

Also Published As

Publication number Publication date
US20170162515A1 (en) 2017-06-08
KR20170065863A (ko) 2017-06-14
CN106847793B (zh) 2019-09-13
US9721904B2 (en) 2017-08-01

Similar Documents

Publication Publication Date Title
CN106449602B (zh) 具有emi屏蔽部分的半导体封装及其制造方法
CN104952840B (zh) 薄的堆叠封装
CN205621714U (zh) 半导体封装
CN107316853B (zh) 半导体封装件
TWI609477B (zh) 撓性堆疊封裝體、包含此撓性堆疊封裝體的電子系統及包含此撓性堆疊封裝體的記憶卡
CN205621729U (zh) 半导体封装
CN106409775A (zh) 堆叠封装及其制造方法
TWI655737B (zh) 包含複數個堆疊晶片之半導體封裝
CN105845640A (zh) 半导体封装及其制造方法、包括其的存储卡和电子系统
CN105932000B (zh) 半导体器件
CN106558569B (zh) 包含柔性翼互连基板的半导体封装
US20140374901A1 (en) Semiconductor package and method of fabricating the same
CN106847793B (zh) 包括屏蔽部件的半导体封装及其制造方法
CN110112117A (zh) 半导体封装
CN106206469A (zh) 半导体封装及其制造方法
CN104244579A (zh) 封装基板及其制造方法
KR102190390B1 (ko) 반도체 패키지 및 이의 제조 방법
CN111524879B (zh) 具有层叠芯片结构的半导体封装
KR20160095731A (ko) 패키지 온 패키지 타입 적층 패키지 및 그의 제조방법
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN205863165U (zh) 半导体封装模块
TWI670806B (zh) 包含平面堆疊半導體晶片的半導體封裝
CN105870091B (zh) 具有悬伸部分的半导体封装
US8872340B2 (en) Substrate for semiconductor package which can prevent the snapping of a circuit trace despite physical deformation of a semiconductor package and semiconductor package having the same
CN108695268A (zh) 晶圆级封装、半导体器件单元及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant