CN106658967A - 具有不同电荷密度的交替垂直堆叠层结构的元件载体 - Google Patents

具有不同电荷密度的交替垂直堆叠层结构的元件载体 Download PDF

Info

Publication number
CN106658967A
CN106658967A CN201510726722.XA CN201510726722A CN106658967A CN 106658967 A CN106658967 A CN 106658967A CN 201510726722 A CN201510726722 A CN 201510726722A CN 106658967 A CN106658967 A CN 106658967A
Authority
CN
China
Prior art keywords
density layer
low
layer structure
density
component carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510726722.XA
Other languages
English (en)
Other versions
CN106658967B (zh
Inventor
米卡埃尔·图奥米宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S China Co Ltd
Original Assignee
AT&S China Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S China Co Ltd filed Critical AT&S China Co Ltd
Priority to CN201510726722.XA priority Critical patent/CN106658967B/zh
Priority to US15/771,940 priority patent/US10834831B2/en
Priority to EP16859186.5A priority patent/EP3369295A4/en
Priority to PCT/IB2016/056544 priority patent/WO2017072737A1/en
Publication of CN106658967A publication Critical patent/CN106658967A/zh
Application granted granted Critical
Publication of CN106658967B publication Critical patent/CN106658967B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Abstract

本发明公开了一种元件载体(100)，涉及一种具有不同电荷密度的交替垂直堆叠层结构的元件载体，其包括多个低密度层结构(120)和多个高密度层结构(110)，多个高密度层结构(110)比多个低密度层结构具有更高的导电结构(131、132、171、172)的密度，其中，低密度层结构(120)和高密度层结构(110)交替垂直堆叠。

Description

具有不同电荷密度的交替垂直堆叠层结构的元件载体
技术领域
本发明涉及一种元件载体及制造元件载体的方法。
背景技术
按照惯例，用于携带电子元件的载体包括多层结构。具有板中板(board-in-board)技术的多层载体被设置为满足装置中更高扇出(fan-out)和更少可用空间的需要。在一个制造单元中制造这种载体照惯例与高成本和具有大量电子链接和连接的区域和具有少量电子链接和连接的区域之间的连接的困难的准确性和可靠性相关。
发明内容
本发明的目标是能够低成本设计具有非常简单的设计规则且同时具有高的扇出性能且在操作过程中可靠的元件载体。
为了实现上述确定的目标，提供了根据本发明的元件载体和制造元件载体的方法。
根据本发明的示例实施例，提供了一种元件载体，其中，元件载体包括多个低密度层结构、多个高密度层结构，多个高密度层结构比多个低密度层结构具有更高的导电结构的密度，其中，低密度层结构和高密度层结构交替垂直堆叠。
根据本发明的另一示例实施例，提供了一种制造元件载体的方法，其中，该方法包括提供多个低密度层结构、提供比多个低密度层结构具有更高的导电结构的密度的多个高密度层结构、以及交替垂直堆叠低密度层结构和高密度层结构。
在本申请的上下文中，术语“元件载体”可尤其表示在其上和/或其中为提供机械支撑和电气连接能够容纳一个或多个电子元件的任何支撑结构。
在本申请的上下文中，术语“导电结构”可尤其表示能够传导电流的物理结构。特别地，导电结构能够传导信号。此外，导电结构可以是连续或图案化的层，或诸如过孔或衬垫的垂直互连结构。
在本申请的上下文中，术语“导电结构的密度”可尤其表示每单位体积的多个导电元件或子结构。还可以集成不同尺寸的导电元件。因此，较高数量的较小导电元件可导致比较低数量的较大导电结构或元件更高的导电结构的密度。导电结构的密度可进一步被导电元件的厚度和/或可组成导电结构的部分的衬垫或过孔的环状垫圈的尺寸影响。此外，导电结构的密度可被过孔的直径或线对线的距离影响或限定。
在本申请的上下文中，术语“低密度层结构”可尤其表示每单位面积可具有比高密度层结构更小数量的导电元件或子结构的结构。低密度层结构还可表示可包括相对较大的导电元件使得低数量的这种导电元件可被集成在一个单位体积中的结构。
在本申请的上下文中，术语“高密度层结构”可尤其表示每单位面积可具有比低密度层结构更大数量的导电元件的结构。高密度层结构还可表示可包括相对较小的导电元件使得高数量的这种导电元件或子结构可被集成在一个单位体积中的结构。
在本申请的上下文中，术语“交替垂直堆叠”可尤其表示至少一个高密度层结构可垂直设置在两个低密度层结构中间，且至少一个低密度层结构可垂直设置在两个高密度层结构中间。理所当然的，交替垂直堆叠还可表示一个低密度层结构可设置在两个高密度层结构中间。垂直堆叠还可表示低密度层结构的两个主表面中的一个的大部分与高密度层结构的两个主表面中的一个的大部分重叠。两个主表面中的一个的大部分可尤其为大于该一个主表面的90％，进一步地尤其大于该一个主表面的95％。该重叠可能甚至明显低于给定的数字。更特别地，术语“交替垂直堆叠”可表示包括至少一个“低密度-高密度-低密度-高密度”序列的堆栈。
根据本发明的示例实施例，元件载体可包括低密度层结构的区域，对于具有非常简单的设计规则的元件载体的大部分，每个低密度层结构都包括低密度层子结构或元件。每个都包括高密度层子结构或元件的高密度层结构可用于元件载体的区域，在该区域处电子元件连接至为具有高的扇出信号的电子元件的元件载体。因此，高密度层子结构的区域可选择性地位于真正需要连接至携带的电子元件的元件载体的区域中。在没有电子元件连接至元件载体的区域中，仅提供低密度层子结构。包括低密度层子结构的低密度层结构组成的模块可与包括高密度层子结构的高密度层结构组成的模块分开制造。在分开制造的过程中，元件载体可通过将高密度层结构组成的模块与低密度层结构组成的模块组合起来组装。多个低密度层结构与多个高密度层结构的交替垂直堆叠可具有下列优势：可实现高扇出且同时可以低成本制造元件载体。此外，由于低数量的导电元件，多个低密度层结构比多个高密度层结构更不易于出错且具有更好的冷却特性。同时，可以更好的方式保证元件载体的平面度，且可简化元件载体的厚度控制(这对后期过程尤其有利)。
通过采取上述措施，可实现元件载体的整体结构的更好的稳定性，因为在高密度层结构中在没有过度增加元件载体的厚度的情况下可以处理对扇出做出大量努力。例如，在具有许多接触的大的球状矩阵排列(BGA)的方案中，仅提供高密度层结构将是有利的但将会引起高度问题。提供低密度层结构可对此做出补偿，使得整个系统保持平衡且可获得平整表面。
在下文中，将说明元件载体的进一步的示例实施例和制造元件载体的方法。
在实施例中，导电结构的不同密度可以是下列中的一个或多个：
每单位体积导电子结构或元件的数量，与各自的高密度层结构相比，各自的低密度层结构的数量可能较低；和/或
各自的低密度层结构或高密度层结构的组成的复杂度，与各自的高密度层结构相比，各自的低密度层结构的复杂度可能较低，和/或
多个低密度层结构或多个高密度层结构中的各自一个组成的堆叠层子结构或元件的数量，与各自的高密度层结构相比，各自的低密度层结构的数量可能较低，和/或
各自的低密度层结构或高密度层结构组成的各自的层子结构的厚度，与各自的高密度层结构相比，各自的低密度层结构的厚度可能较大，和/或
各自的低密度层结构或高密度层结构组成的层子结构的一种或多种材料，和/或
各自的低密度层结构或高密度层结构的高频适用性(对于高密度层结构可能存在)或缺乏高频适用性(对于低密度层结构可能存在)，和/或
被限定为各自的低密度层结构或高密度层结构的每体积的子结构的数量的集成密度，与各自的高密度层结构相比，各自的低密度层结构的集成密度可能较低。
关于术语，层结构(例如多层模块或层压件或其中具有多个嵌体的处理层)可由多层子结构或元件(例如连续或图案化的层或诸如过孔的布局嵌体(layout inlay))组成。
不同的低密度层结构或高密度层结构的不同的结构复杂度可对应于各自的低密度层结构或高密度层结构的导电特征和/或电绝缘特征的不同集成密度。例如，各自的低密度层结构或高密度层结构的每体积的过孔的数量可以是对此的量度。在一个元件载体中的高密度层结构和低密度层结构的结合可以变为可能。
当层子结构(尤其导电层子结构和/或电绝缘层子结构)的数量对于不同的低密度层结构或高密度层结构不同时，尤其当标准层厚度对于不同的低密度层元件和高密度层元件相同时，具有较高数量的高密度层结构中的层子结构和具有较低数量的低密度层结构中的层子结构的元件载体(尤其结合不同的整体厚度)可自由组合。
基本层元件或子结构的基本(或标准)厚度对于不同的低密度层结构或高密度层结构可以变化，多个基本层元件或子结构用于形成层压类型的元件载体。这可对各自的低密度层结构或高密度层结构的功能具有影响。此外，可以设置具有不同厚度的低密度层子结构和高密度层子结构的组合。
甚至不同材料组合的不同低密度层结构和高密度层结构可被自由组合在共同的元件载体中。
例如，适用于低密度层结构的第一材料可与适用于高密度层结构的第二材料组合。
在实施例中，多个低密度层结构的至少一个包括腔体，其中多个高密度层结构的至少一个被设置在腔体中。在多个低密度层结构的至少一个中的腔体可设置为盲孔或至少一个低密度层结构中的开口。开口可延伸穿过一个或多个低密度层子结构或甚至穿过整个低密度层结构。当开口或通孔设置在低密度层结构的低密度层子结构中的一个中时，至少一个其他的低密度层子结构可被设置，其可形成与包括开口的低密度层子结构的至少一个有关的腔体的底部。至少一个高密度层结构可位于设置在至少一个低密度层结构中的腔体中。位于腔体中的多个高密度层结构的形状和尺寸可对应于腔体的形状和尺寸使得腔体可用高密度层结构完全填充。还可以腔体未完全填充而是仅部分地用高密度层结构填充使得可以将一个或多个附加的高密度层子结构或甚至一个或多个高密度层结构容纳在腔体中。
在实施例中，多个低密度层结构的至少一个包括腔体，其中多个高密度层结构中的至少两个被设置在腔体中，且其中多个低密度层结构的至少一个垂直插入或夹在多个高密度层结构中的至少两个之间。可能能够提供多个高密度层结构作为非常薄的层结构。因此，低密度层结构的厚度和高密度层结构的厚度之间的差别可通过在两个高密度层结构之间插入低密度层结构来补偿。此外，腔体可比位于腔体中的一个高密度层结构更深。因此，通过在多个高密度层结构中的两个之间插入多个低密度层结构中的一个，腔体可能不需要用成本过高的大数量的薄的高密度层结构填充。此外，元件载体的平均厚度可通过在高密度层结构中间插入低密度层结构来保证，使得填充的腔体可具有平滑表面且因此与其余的元件载体齐平。由于在低密度层结构中的较低密度的导电结构，腔体中的高密度层结构中间的低密度层结构还可能能够比高密度层结构更平均或均匀地导热。
在实施例中，粘合结构设置在腔体的表面上。在本申请的上下文中，术语“粘合结构”可尤其表示可应用在高密度层结构或低密度层结构中的任何一个上的粘合层(或另一形状的主体)。此外，粘合结构可应用在腔体的一个或所有表面上。粘合结构可尤其由胶或膜制成。优选的粘合结构可以为导电的使得粘合结构能够在通过粘合结构固定在一起的两个元件之间传导电流、功率或信号。
粘合结构可作为与通过粘合结构固定到腔体表面的多个高密度层结构的厚度相比具有相对较薄的厚度的层而形成在腔体的表面上。将粘合结构设置在腔体的表面上可具有下列优势：当为了填充腔体的目的另一个高密度层结构或低密度层结构被固定在第一高密度层结构的上部时，插入腔体中的第一高密度层结构具有固定的位置。
在实施例中，例如上述类型的粘合结构被设置在低密度层结构和高密度层结构中间。通过在低密度层结构和高密度层结构中间设置粘合结构，低密度层结构相对于高密度层结构的位置可保证防止高密度层结构和低密度层结构相对移动至彼此。因此，如果已经放置在腔体内部的各自的层结构已经被固定在腔体中，则设置进一步的高密度层结构或进一步的低密度层结构是有利的。
在实施例中，粘合结构包括或包含至少部分导电粘合剂。导电粘合剂可在不需要额外接触和在粘合结构内部提供例如电气珠子或球的情况下提供由粘合结构固定在一起的两个层结构之间的电气连接。因此，粘合结构的应用在同时提供机械连接和电气联接方面可能是简单、快速且可靠的。
在实施例中，粘合结构包括包含各向异性导电膜(ACF)和各向异性导电胶(ACP)的组中的至少一个。ACF是膜形状的用于建立电气和机械连接的粘合互连系统。ACF可选地可以被称为ACP的膏形式被使用。尽管通常优选各向异性导电膜，但也可使用其他的粘合剂。各向异性导电膜可以是包括包含铜的颗粒的部分导电粘合剂。具有相对较大的电气端子的低密度层结构和具有相对较小的电气端子的高密度层结构之间的连接可能是困难的。各向异性导电膜中的铜的颗粒允许被粘合在一起的两个元件中的第一元件中的非常小的连接端子和被固定在一起的两个元件中的第二元件中的较大的连接端子之间的连接。
在实施例中，包含或包括多个高密度层结构和多个低密度层结构的组中的至少一个包括或包含至少一个电绝缘层子结构或元件和至少一个导电层子结构或元件的堆栈。例如元件载体可以是提到的电绝缘层子结构和导电层子结构的层压件，尤其是当期望热能支撑时为通过应用机械压力形成的层压件。提到的堆栈可提供能够为可安装至堆栈然而非常薄且紧凑的一个或多个电子元件提供大的安装表面的多个板形状的低密度层结构和多个高密度层结构。术语“层子结构”可尤其表示公共面内的连续层、图案化的层或多个非连贯岛状物。
在实施例中，至少一个电绝缘层子结构或元件包括包含树脂尤其是双马来酰亚胺-三嗪树脂、氰酸酯、玻璃尤其是玻璃纤维预浸材料、聚酰胺、液晶聚合物、环氧基积聚膜、FR4材料、FR5材料、陶瓷和金属氧化物的组中的至少一个。尽管通常优选预浸材料或FR4和/或FR5，但也可使用其他材料。
在实施例中，至少一个导电层子结构或元件包括包含铜、铝和镍的组中的至少一个。尽管通常优选铜，但其他材料也有可能。
在实施例中，元件载体成形为平板。这有助于元件载体的紧凑设计，其中，元件载体不过为其上安装一个或多个电子元件提供大的基础。此外，由于电子元件的小的厚度，甚至非常薄的嵌入式电子元件可方便地嵌入诸如例如印刷电路板的薄板中。
在实施例中，元件载体被配置为包含印刷电路板和基板的组中的一个。
在本申请的上下文中，术语“印刷电路板(PCB)”可尤其表示通过例如通过应用压力当期望伴随热能的供应时层压数个导电层元件或子结构与数个电绝缘层元件或子结构形成的板形元件载体。作为PCB技术的优选材料，导电层元件或子结构由铜制成，然而电绝缘层元件或子结构可包括树脂和/或玻璃纤维、所谓的预浸材料或FR4材料。多个导电层元件或子结构可以期望的方式通过例如通过激光钻孔或机械钻孔形成穿过层压件的通孔及通过用导电材料(尤其是铜)填充它们从而形成作为通孔连接的过孔而连接至彼此。除了可嵌入印刷电路板的一个或多个电子元件，印刷电路板通常被配置用于将一个或多个电子元件容纳在板形印刷电路板的一个或两个相对表面上。它们可通过焊接连接至各自的主表面。
在本申请的上下文中，术语“基板”可尤其表示具有与待被安装其上的电子元件大体相同尺寸的小的元件载体。
在实施例中，元件载体是层压类型的元件载体。在这种实施例中，元件载体是通过应用压紧力当期望伴随热量时被堆叠并连接在一起的多层元件或子结构的合成物。
在实施例中，元件载体进一步包括被配置(例如配备有根据相应的要求放置并标出尺寸的各自的衬垫)用于安装元件的第一主表面和与第一主表面相对的第二主表面，其中，第一主表面是多个高密度层结构中的一个的部分。此外或可选地，第二主表面可以是多个低密度层结构中的一个的部分。第一主表面和第二主表面可表示具有显著大于元件载体的其他四个片状(edge-type)表面的大体相同的空间表面面积的元件载体的两个表面。第一主表面与第二主表面相对且至少大体与第二主表面平行。第一主表面可提供从元件载体输出的高扇出的信号且需要高扇出信号以被适当驱动的电子元件可连接至第一主表面。另一个电子元件可被连接在第二主表面上。
在实施例中，元件载体进一步包括一个或多个嵌入式电子元件。嵌入式电子元件可被放置在多个低密度层结构中的一个上或其中，尤其是在多个低密度层结构中的一个内的腔体中。可选地，嵌入式电子元件可放置在多个高密度层结构中的一个上或其中。嵌入式电子元件可能需要高扇出信号，高扇出信号可以通过至少一个低密度层结构和至少一个高密度层结构的结合从元件载体输出。
在实施例中，例如，嵌入式电子元件选自包含或包括有源电子元件、无源电子元件、电子芯片、存储装置、滤波器、集成电路、信号处理元件、功率管理元件、光电接口元件、电压转换器、密码元件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线和逻辑芯片的组。然而，其他嵌入式电子元件也可嵌入元件载体中。
在实施例中，多个高密度层结构和多个低密度层结构被配置为使得不同的高密度结构尤其包括高密度过孔的导电子结构通过至少一个低密度层结构尤其包括低密度过孔的导电子结构被电气联接至彼此。低密度过孔可具有比高密度过孔更大的尺寸和更小的数量。因此，电信号(以及此外或可选地，在元件载体的操作过程中产生的热能)可以改善的方式被引导出元件载体的内部。因此，可以简化扇出信号。特别地，信号必须沿其在垂直方向传播以为了在元件载体的外部和内部之间传输的信号路径是非常小的。
在实施例中，至少一个高密度层结构被配置为基板且至少一个低密度层结构被配置为印刷电路板，尤其使得基板建立在印刷电路板中。因此，可形成PCB中基板的板。
在实施例中，多个高密度层结构可直接通过多个低密度层结构彼此电气连接。通过采取这种措施，元件载体变得更加稳定，并且更加精细且复杂的扇出是可能的。
在实施例中，除高密度层结构和低密度层结构的交替垂直堆叠外，还可能元件载体还包括仅由多个高密度层结构形成和/或仅有多个低密度层结构形成的一个或多个部分。此外，还可能在元件载体的至少一部分中高密度层结构和低密度层结构不仅垂直堆叠而且在水平方向或水平面(垂直于元件载体的垂直轴)中靠近彼此并列。
在实施例中，多个低密度层结构中的至少一部分是在堆叠之前容易制造(尤其容易层压)的容易制造模块。多个低密度层结构的制造与多个低密度层结构和多个高密度层结构的装配相比可发生在另一个制造侧处。还可能例如通过制造单一高密度层结构将至少部分低密度层结构预制造(尤其预层压)为半成品模块，然后半成品模块在与多个低密度层结构和多个高密度层结构装配的位置相同的装配位置处被容易地制造。提供低密度层结构作为完全制造模块可提供下列好处：多个低密度层结构的制造和低密度模块与高密度模块的装配可被协调或并行使得等待时间被缩短或甚至被避免。
在实施例中，多个高密度层结构中的至少部分是在堆叠之前容易制造的容易制造模块(尤其为容易层压模块)。高密度层结构的制造与多个高密度层结构和多个低密度层结构的装配相比可发生在另一个制造侧处。还可能例如通过制造单一高密度层结构将高密度层结构预制造为半成品模块，然后半成品模块在与多个高密度层结构和多个高密度层结构装配的位置相同的装配位置处被容易地制造。提供高密度层结构作为完全制造模块可提供下列好处：多个高密度层结构的制造和高密度模块与低密度模块的装配可被协调或并行使得等待时间被缩短或甚至被避免。
本发明的上述限定方面和进一步的方面从下文将被描述的实施例的示例中明显且参照这些实施例的示例被说明。
附图说明
图1示出通过实施根据本发明的示例实施例的制造元件载体的方法获得的元件载体的横截面视图。
图2示出如在根据本发明的示例实施例的制造元件载体的方法中获得的将高密度层结构容纳在低密度层结构的腔体中之前预处理的低密度层结构和高密度层结构的横截面视图。
图3示出如在根据本发明的示例实施例的制造元件载体的方法中获得的被交替垂直堆叠的多个低密度层结构和高密度层结构的横截面视图。
图4示出根据本发明的示例实施例的其上安装有电子元件的元件载体的横截面视图。
图5示出根据本发明的示例实施例的包括嵌入式电子元件的元件载体的示意性视图。
图6示出根据本发明的示例实施例的包括嵌入式电子元件的元件载体的示意性视图。
具体实施方式
附图中的说明是示意性的。在不同附图中，相似或相同的元件设置有相同的参考标记。
在参照附图之前，将更详细地描述示例实施例，将概括基于已经研发了本发明的示例实施例的一些基本思路。
根据示例实施例，提供了一种诸如PCB的除具有根据标准技术制造的其他部分(即多个低密度层结构)外还具有局部高密度区域(即多个高密度层结构)的元件载体。该技术允许使用者选择具有非常简单的设计规则的主板的低成本设计。高密度层结构和低密度层结构可被呈现为可以非常高的利用方式单独制造且可单独放置在主板上的预制模块。这种元件载体的制造可通过首先将包含两个或多个铜层的标准PCB或其他板制造为第一低密度层结构来进行。这之后可在PCB的特定区域中创建腔体，其中需要先进设计规则。此外，各向异性层(例如丝网印刷形或膜形)可被放置在腔体内。此外，高度先进的高利用率的高密度集成板可被单独制造。这之后可将扇出模块(例如一个或多个高密度层结构)放置在主PCB腔体中。然后，下一层可通过层压连接以使表面平坦，产生外层相并创建新的腔体。此外，方法可包括将各向异性层(例如粘合结构)放置在腔体内，且额外的扇出模块可被放置在主PCB上。每个模块PCB的层的数量可为至少两个且模块的数量还可为至少两个。当系统可能够提供高度先进的扇出性能时，全部模块可系统地连接并一起作为系统。扇出模块(例如形成多个高密度层结构中的部分或组成多个高密度层结构)之间的电层(例如形成多个低密度层结构中的部分或组成多个低密度层结构)的额外添加当减少板厚度的不需要的变化时可显著改善可制造性且可保证平坦表面。
传统地，使用具有板中板技术的单模块。使用根据本发明的示例实施例的元件载体呈现了为扇出目的可显著改善性能而同时保持高的可制造性的基于更先进系统的方法。此外，这种架构可避免由板厚度变化引起的问题。这种元件载体允许保证更高性能的系统顺序排列。特别的优势是根据本发明的示例实施例的元件载体与先进的完整PCB相比可用更少的精力来制造。此外，根据本发明的示例实施例的元件载体与具有插入模块的传统的PCB架构相比提供了更好的可靠性、抑制翘曲、减少机械应力风险(半嵌入PCB中)并减少了最终装配高度。此外，根据本发明的示例实施例的元件载体与传统的板中板设计相比允许更大的可能性并成功保持高的可制造性且避免由不同板之间的板厚度变化引起的问题。根据本发明的示例实施例的元件载体允许放置一起有助于实现高脚数(high pin count)和窄间距元件的扇出的连续扇出模块(例如多个高密度层结构)的高度先进的系统。将板中板模块(例如多个高密度层结构)放置在更简单的PCB(例如多个低密度层结构)上的步进式系统在生产中可控制板厚度差异且可保证高的可制造性和高产率。此外，系统步进式方法保证高脚数元件的扇出可能性。
根据本发明的示例实施例，制造元件载体的方法包括制造具有腔体的夹层核心包(例如多个低密度层结构)、将AFC膜(例如粘合结构)层压在腔体中以及生产单独的高度先进的模块板(例如多个高密度层结构)。然后，该方法包括将扇出板中板模块(例如多个高密度层结构)放置在腔体中并层压下一层以使表面平坦。进一步地，该方法可包括生产具有新腔体的外层相及将ACF膜和扇出模块系统的额外模块放置在板上。模块的数量可根据需要增加。
在图1中，示出了根据示例实施例的元件载体100。元件载体100包括两个低密度层结构120，每个低密度层结构120都包括两个分配的低密度层子结构或元件121。此外，元件载体100包括两个高密度层结构110，每个高密度层结构110都包括三个分配的高密度层子结构或元件111，导电结构131、171具有比低密度层结构120的导电结构132、172的较低密度更高的密度。两个低密度层结构120和两个高密度层结构110交替垂直堆叠。元件载体100的上表面限定第一主表面101。限定元件载体100的较低或第二主表面102的元件载体100的底层为第一低密度层结构120中的一层。高密度层结构110中的第一层、低密度层结构120中的第二层和高密度层结构110中的第二层交替垂直堆叠在根据图1的右手侧上的元件载体100的一部分中的低密度层结构120中的第一层之上。与此相比，在中间没有高密度层结构110的情况下，低密度层结构120被堆叠在根据图1的左手侧上。
多个高密度层结构110的构造比多个低密度层结构120具有更高的复杂度。更高复杂度是由于更高数量的堆叠的高密度层子结构或元件111且因此由于个体高密度层子结构或元件111的较低厚度。此外，依照如低密度层结构120中的进一步的过孔132或进一步的导电路径172呈现的导电结构的数量，高密度层结构110单位体积包括较高数量的呈现为过孔131或导电路径171的导电结构。多个高密度层结构110和/或多个低密度层结构120包括或包含电绝缘层子结构或元件(参见参考数字111、121)和导电层子结构或元件(参见参考数字131、171、132、172)的堆栈。导电层子结构或元件可包括诸如导电路径171和进一步的导电路径172的过孔131和进一步的过孔132。导电路径171和进一步的导电路径172可提供一个高密度层结构110中或一个低密度层结构120中的不同端子之间例如分布在高密度层子结构111中的一个中或低密度层子结构121中的一个中的不同端子之间的水平连接。水平连接可以为与元件载体100的两个主表面101、102平行的连接。导电路径171和进一步的导电路径172可通过使用掩膜技术图案化完整层(诸如例如由铜形成的箔)来制造。过孔131和进一步的过孔132可通过形成凹处(例如通过激光钻孔或机械钻孔)随后通过使用掩膜技术的电镀和/或无电镀(electro-less)(例如水电镀)来制造。此外，不同低密度层子结构121和不同高密度层子结构111之间的垂直电连接分别关于第一主表面101或第二主表面102垂直运行且通过高密度层结构110中的过孔131和低密度层结构120中的进一步的过孔132设置。过孔131和进一步的过孔132通过这种方式放置使得甚至可提供低密度层结构120和高密度层结构110之间的垂直连接。这保证短的传播路径。过孔131和进一步的过孔132分别通过激光钻孔或机械钻孔设置且连续用导电材料例如铜填充制造的孔。
PCB类型的元件载体100成形为板。第一主表面101被配置以用于安装电子元件(例如封装电子芯片)。第一主表面101由高密度层结构110中的一个部分地限定且由低密度层结构120中的一个部分地限定。第二主表面102由低密度层结构120中的一个唯一地限定。
在图2中，示出了预处理的嵌入式的低密度层结构120和随后将位于低密度层结构120的腔体240中的高密度层结构110。低密度层结构120包括三个低密度层子结构或元件121。三个低密度层子结构121中的两个形成为连续层。两个低密度层子结构121中的一个具有多个过孔132。过孔132优选通过激光钻孔并用导电材料例如铜填充钻孔形成。不同的过孔132设置在不同的位置。过孔132可各自提供与腔体240的表面的接触且可因此随后电连接至高密度层结构110的对应的导电结构。
开口形成在最上面的低密度层子结构121中。连同在其他两个低密度层子结构121之间的中间的低密度层子结构121，腔体240形成在低密度层结构120中。腔体240的垂直壁面242由最上面的低密度层子结构121的侧壁限定且腔体240的水平底面241由在其他两个低密度层子结构121之间的中间的低密度层子结构121限定。过孔132被形成以提供从元件载体100的低密度层结构120的内部到腔体240的底面241的连接。三个低密度层子结构或元件121之间的连接通过进一步的过孔234形成。
低密度层结构120进一步包括提供低密度层子结构121的不同端子之间的水平连接的图案化的层类型的导电路径172。
此外，包括三个高密度层子结构或元件111的高密度层结构110被单独设置且同时与低密度层结构120隔开。过孔131和导电路径171形成在高密度层结构110中。导电路径171提供高密度层子结构111的不同端子之间的水平连接。过孔131形成在高密度层结构110中以提供三个不同的高密度层子结构111之间的垂直连接。此外，过孔131位于高密度层结构110中使得在随后的程序中在将高密度层结构110连接至低密度层结构120时可设置位于低密度层结构120中的过孔131中的各自一个和过孔132中的各自一个之间的连接。因此，可设置高密度层结构110和低密度层结构120之间的电联接。
如还可从图2中看出，在将腔体240设置在最上面的低密度层子结构121中后，粘合结构250层设置在腔体240中。粘合结构250覆盖腔体240的水平底面241和腔体240的垂直壁面242的一部分。粘合结构250是导电的，例如可以是各向异性导电膜(ACF)。各向异性导电膜250包括粘合材料251和导电颗粒252例如铜颗粒，粘合材料251是平滑且有弹性的且能够实现粘附，导电颗粒252嵌入粘合材料251内以在它们装配后形成高密度层结构110和低密度层结构120之间的导电连接。通过提供各向异性导电膜250，可靠连接是可设置的即使大数量的端子被设置为彼此靠近。此外，不同尺寸的衬垫之间的连接通过各向异性导电膜250是可设置的。
在图3中，示出了交替垂直堆叠的多个低密度层结构120、320和高密度层结构110。高密度层结构110包括一起固定在低密度层结构120的腔体240(图2中描述的，非图3所示)中的三个高密度层子结构或元件111。此外，进一步的低密度层结构320包括两个进一步的低密度层子结构或元件321，且垂直堆叠在低密度层结构120和高密度层结构110上方。因此，高密度层结构110夹在低密度层结构120和进一步的低密度层结构320中间。两个进一步的低密度层子结构或元件321例如通过粘合结构固定在一起，粘合结构例如可以为与设置在腔体240中的各向异性导电膜250(图2中详细描述的)相似的各向异性导电膜。两个进一步的低密度层子结构或元件321形成进一步的腔体340。两个进一步的低密度层子结构或元件321中的第一个形成腔体340的进一步的水平底面341，且两个低密度层子结构中的第二个中的开口的侧壁形成进一步的腔体340的进一步的垂直壁面342。进一步的粘合结构(图3中未描述)设置在进一步的腔体340中以保证可以固定并连接至可放置在进一步的腔体340中的进一步的高密度层结构或电子元件(参见图6)。
图4示出根据示例实施例的其上安装有电子元件460(例如封装在模具混合料等中的半导体芯片)的元件载体100的横截面视图。除图3所示的结构外，元件载体100包括进一步的高密度层结构410，进一步的高密度层结构410包括三个进一步的高密度层子结构或元件411并通过设置在进一步的腔体340的进一步的水平底面341上的粘合导电膜450固定在进一步的低密度层结构320的进一步的腔体340中。进一步的高密度层结构410可与高密度层结构110相似或相同。然而，进一步的高密度层结构410分别比低密度层结构120的过孔132和导电路径171和进一步的低密度层结构320的过孔432和导电路径472具有更高密度的导电结构例如过孔431和/或导电路径471。元件载体100具有用于安装电子元件460的第一主表面401和与第一主表面401相对的第二主表面402。第二主表面402由低密度层结构120限定。第一主表面401由进一步的高密度层结构410的一部分和进一步的低密度层结构320的一部分限定。电子元件460通过诸如一个或多个焊锡球(未示出)的适当的图示所示的连接结构452固定到第一主表面401。
在图5中，示出了根据示例实施例的包括嵌入式电子元件570的元件载体100。嵌入式电子元件570设置在第一高密度层结构511和第二高密度层结构512中间。第一高密度层结构511设置在第一低密度层结构521的腔体中。第二高密度层结构512设置在第二低密度层结构522的腔体中。第一低密度层结构521中的腔体和第二低密度层结构522中的腔体分别各自包括具有开口的阶梯式通孔，通过该阶梯式通孔嵌入式电子元件570分别与第一高密度层结构511和第二高密度层结构512直接接触。嵌入式电子元件570的第一主表面571与第一高密度层结构511接触。嵌入式电子元件570的第二主表面572与第二高密度层结构512接触。因此，分别在元件载体100的第一主表面401的方向上通过第一高密度层结构511且同时在元件载体100的第二主表面502的方向上通过第二高密度层结构512可提供嵌入式电子元件570的信号的高扇出。
在图5中，高密度区域由非常紧密的位置特征图示地表示，而低密度区域由不那么紧密的位置特征图示地表示。
如其还可从图5中看出的，当适用于本申请时，元件载体100的第二主表面502还包括第二高密度层结构512的一部分。此外，设置在第一低密度层结构521和第二低密度层结构522中间的第三高密度层结构513具有开口，开口的尺寸分别符合第一低密度层结构521和第二低密度层结构522的阶梯式通孔的较窄尺寸。因此，第一低密度层结构521的阶梯式通孔的垂直侧壁与第三高密度层结构513的开口的垂直侧壁合并。第一高密度层结构511、第一低密度层结构521、第三高密度层结构513、第二低密度层结构522和第二高密度层结构512交替垂直堆叠。特别地，分别在嵌入式电子元件570的右边界和左边界上的边界区域中，两个低密度层结构521、522和三个高密度层结构511、512、513尤其以从上到下为第一高密度层结构511、第一低密度层结构521、第三高密度层结构513、第二低密度层结构522和第二高密度层结构512的顺序交替垂直堆叠。
在图6中，示出了根据示例实施例的包括嵌入式电子元件570的元件载体100。嵌入式电子元件570垂直设置在第一高密度层结构611和第二高密度层结构612中间。第一高密度层结构611垂直设置在嵌入式电子元件570和第一低密度层结构621中间。嵌入式电子元件570的第一主表面571接触第一高密度层结构611。第二高密度层结构612接触嵌入式电子元件570的第二主表面572和具有中心凹处或开口的第二低密度层结构622的一个主表面，电子元件570被嵌入在该中心凹处或开口中。嵌入式电子元件570的第二主表面572位于与第一主表面571相对。因此，在向上的方向上通过第一高密度层结构611和在朝向元件载体100的第一主表面401的方向上通过第一低密度层结构621可提供嵌入式电子元件570的信号的高扇出。同时，在向下的方向上通过第二高密度层结构612朝向元件载体100的第二主表面502可提供嵌入式电子元件570的信号的高扇出。如还可从图6中看出，嵌入式电子元件570可被嵌入在被设计为第二低密度层结构622中的通孔的腔体中。
应该注意的是，术语“包括”并不排除其他元件或步骤且“一”或“一个”不排除多个。而且，联系不同实施例所描述的元件可被结合。
还应该注意的是，权利要求中的参考标记不应解释为限制权利要求的范围。
本发明的实施例不限于附图中所示的和上文所述的优选实施例。反而，甚至在根本不同的实施例的情况中，可使用所示的方案和根据本发明的原理的大量变形。

Claims (27)

1.一种元件载体(100)，其包括：
多个低密度层结构(120)；
多个高密度层结构(110)，其比所述多个低密度层结构(120)具有更高的导电结构(131、132、171、172)的密度；
其中，所述低密度层结构(120)和所述高密度层结构(110)交替垂直堆叠。
2.根据权利要求1所述的元件载体(100)，其中，所述导电结构(131、132、171、172)的密度的标准说明选自包含以下组成的组：
各自的低密度层结构(120)或高密度层结构(110)的每单位体积的导电元件的数量；
所述各自的低密度层结构(120)或高密度层结构(110)的组成的复杂度；
堆叠层子结构的数量，所述各自的低密度层结构(120)或高密度层结构(110)由所述堆叠层子结构组成；
各自的堆叠层子结构的厚度，所述各自的多个低密度层结构(120)或多个高密度层结构(110)由所述各自的堆叠层子结构组成；
堆叠层子结构的一种或多种材料，所述各自的多个低密度层结构(120)或多个高密度层结构(110)由所述堆叠层子结构组成；
所述各自的低密度层结构(120)或高密度层结构(110)的高频适用性或缺乏高频适用性；
集成密度，其被限定为所述各自的低密度层结构(120)或高密度层结构(110)的每体积的子结构的数量。
3.根据权利要求1或2中任一项所述的元件载体(100)，
其中，所述多个低密度层结构(120)的至少一个包括腔体；并且
其中，所述多个高密度层结构(110)的至少一个被设置在所述腔体(240)中。
4.根据权利要求1或2中任一项所述的元件载体(100)，
其中，所述多个低密度层结构(120)的至少一个包括腔体(240)；
其中，所述多个高密度层结构(110)中的至少两个被设置在所述腔体(240)中；并且
其中，所述多个低密度层结构(120)的至少一个被垂直插入在所述腔体(240)中设置的所述多个高密度层结构(110)中的至少两个之间。
5.根据权利要求3或4所述的元件载体(100)，其中，粘合结构(250)被设置在所述腔体(240)的表面上。
6.根据权利要求1-5中任一项所述的元件载体(100)，其中，粘合结构(250)被设置在所述多个低密度层结构(120)的至少一个和所述多个高密度层结构(110)的至少一个中间。
7.根据权利要求5或6所述的元件载体(100)，其中，所述粘合结构(250)包括导电粘合剂。
8.根据权利要求5-7中任一项所述的元件载体(100)，其中，所述粘合结构(250)包括包含各向异性导电膜(250)和各向异性导电胶的组中的至少一个。
9.根据权利要求1-8中任一项所述的元件载体(100)，其中，
包含所述多个高密度层结构(110)和所述多个低密度层结构(120)的组中的至少一个包括或包含至少一个电绝缘层子结构和至少一个导电层子结构的堆栈。
10.根据权利要求9所述的元件载体(100)，其中，所述至少一个电绝缘层子结构包括包含树脂尤其是双马来酰亚胺-三嗪树脂、氰酸酯、玻璃尤其是玻璃纤维预浸材料、聚酰胺、液晶聚合物、环氧基积聚膜、FR4材料、FR5材料、陶瓷和金属氧化物的组中的至少一个。
11.根据权利要求9或10所述的元件载体(100)，其中，所述至少一个导电层子结构包括包含铜、铝和镍的组中的至少一个。
12.根据权利要求1-11中任一项所述的元件载体(100)，其中，所述元件载体(100)成形为板。
13.根据权利要求1-12中任一项所述的元件载体(100)，其中，所述元件载体(100)被配置为包含印刷电路板和基板的组中的一个。
14.根据权利要求1-13中任一项所述的元件载体(100)，其中，所述元件载体(100)为层压型元件载体。
15.根据权利要求1-14中任一项所述的元件载体(100)，其进一步包括
第一主表面(101)，其被配置用于安装电子元件(460)；以及
第二主表面(102)，其与所述第一主表面(101)相对；
其中，所述第一主表面(101)是所述多个高密度层结构(110)中的一个的部分；
其中，所述第二主表面(102)是所述多个低密度层结构(120)中的一个的部分。
16.根据权利要求1-15中任一项所述的元件载体(100)，其进一步包括嵌入在所述元件载体(100)的内部中的电子元件(570)。
17.根据权利要求16所述的元件载体(100)，
其中，所述电子元件(460、570)选自包含有源电子元件、无源电子元件、电子芯片、存储装置、滤波器、集成电路、信号处理元件、功率管理元件、光电接口元件、电压转换器、密码元件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线和逻辑芯片的组。
18.根据权利要求1-17中任一项所述的元件载体(100)，其中，所述多个高密度层结构(110)和所述多个低密度层结构(120)被配置为使得不同的高密度结构(110)的尤其包括高密度过孔的导电子结构通过所述低密度层结构(120)的至少一个的尤其包括低密度过孔的导电子结构电气联接至彼此。
19.根据权利要求1-18中任一项所述的元件载体(100)，其中所述高密度层结构(110)的至少一个被配置为基板且所述低密度层结构(120)的至少一个被配置为印刷电路板，尤其使得所述基板建立在所述印刷电路板中。
20.根据权利要求1-19中任一项所述的元件载体(100)，其中，所述多个高密度层结构(110)可直接通过所述多个低密度层结构(120)彼此电气连接。
21.一种制造元件载体的方法，所述方法包括：
提供多个低密度层结构(120)；
提供比所述多个低密度层结构(120)具有更高的导电结构(131、132、171、172)的密度的多个高密度层结构(110)；
交替垂直堆叠所述低密度层结构(120)和所述高密度层结构(110)。
22.根据权利要求21所述的方法，其中，所述多个低密度层结构(120)的至少一个是在所述堆叠之前容易制造的容易制造模块。
23.根据权利要求21或22所述的方法，其中，所述多个高密度层结构(110)的至少一个是在所述堆叠之前容易制造的容易制造模块。
24.根据权利要求21-23中任一项所述的方法，所述方法进一步包括：
在所述多个低密度层结构(120)的至少一个中形成腔体(240)；
将所述多个高密度层结构(110)的至少一个设置在所述腔体(240)中。
25.根据权利要求21-23中任一项所述的方法，其进一步包括：
在所述多个低密度层结构(120)的至少一个中形成腔体(240)；
将所述多个高密度层结构(110)的至少两个设置在所述腔体(240)中；以及
将所述多个低密度层结构(120)的至少一个垂直插入在所述腔体(240)中设置的所述多个高密度层结构(110)中的至少两个之间。
26.根据权利要求24或25所述的方法，其进一步包括：在形成所述腔体(240)之后，
将粘合结构(250)设置在所述腔体(240)的表面上。
27.根据权利要求25或26所述的方法，其进一步包括：在垂直插入之前，
将粘合结构(250)设置在所述多个低密度层结构(120)的至少一个和所述多个高密度层结构(110)的至少一个中间。
CN201510726722.XA 2015-10-30 2015-10-30 具有不同电荷密度的交替垂直堆叠层结构的元件载体 Active CN106658967B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510726722.XA CN106658967B (zh) 2015-10-30 2015-10-30 具有不同电荷密度的交替垂直堆叠层结构的元件载体
US15/771,940 US10834831B2 (en) 2015-10-30 2016-10-29 Component carrier with alternatingly vertically stacked layer structures of different electric density
EP16859186.5A EP3369295A4 (en) 2015-10-30 2016-10-29 MODULAR SUPPORT WITH ANOTHER VERTICALLY STACKED LAYER STRUCTURES WITH DIFFERENT ELECTRICAL DENSITY
PCT/IB2016/056544 WO2017072737A1 (en) 2015-10-30 2016-10-29 Component carrier with alternatingly vertically stacked layer structures of different electric density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510726722.XA CN106658967B (zh) 2015-10-30 2015-10-30 具有不同电荷密度的交替垂直堆叠层结构的元件载体

Publications (2)

Publication Number Publication Date
CN106658967A true CN106658967A (zh) 2017-05-10
CN106658967B CN106658967B (zh) 2019-12-20

Family

ID=58629907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510726722.XA Active CN106658967B (zh) 2015-10-30 2015-10-30 具有不同电荷密度的交替垂直堆叠层结构的元件载体

Country Status (4)

Country Link
US (1) US10834831B2 (zh)
EP (1) EP3369295A4 (zh)
CN (1) CN106658967B (zh)
WO (1) WO2017072737A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021036379A1 (zh) * 2019-08-31 2021-03-04 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法、电路板组件的制造方法
TWI785090B (zh) * 2018-02-19 2022-12-01 南韓商三星電機股份有限公司 印刷電路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210095442A (ko) * 2020-01-23 2021-08-02 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN212375209U (zh) * 2020-03-27 2021-01-19 三赢科技（深圳）有限公司 异方性导电胶、镜头模组以及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520448A (zh) * 2001-06-25 2004-08-11 泰勒弗氏股份有限公司 具有增强粘度的各向异性导电粘合剂及使用它的粘接方法和集成电路封装件
US20140175672A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN104952838A (zh) * 2014-03-26 2015-09-30 英特尔公司 局部高密度基底布线

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
DE10202136A1 (de) 2002-01-21 2003-07-31 Siemens Ag Mehrlagenleiterplatten
CN1180461C (zh) * 2002-10-23 2004-12-15 威盛电子股份有限公司 复合高密度构装基板与其形成方法
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
CN101610635B (zh) * 2008-06-20 2013-09-11 欣兴电子股份有限公司 线路板结构及其工艺
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
US8908377B2 (en) 2011-07-25 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103458605B (zh) 2012-05-30 2016-12-14 欣兴电子股份有限公司 软硬复合电路板及其制作方法
CN103857209A (zh) 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
CN203151864U (zh) * 2013-03-05 2013-08-21 奥特斯(中国)有限公司 印制电路板
US9312198B2 (en) * 2013-03-15 2016-04-12 Intel Deutschland Gmbh Chip package-in-package and method thereof
CN104244582A (zh) 2013-06-13 2014-12-24 宏启胜精密电子(秦皇岛)有限公司 埋入式高密度互连印刷电路板及其制作方法
CN203482494U (zh) 2013-08-29 2014-03-12 深圳市深联电路有限公司 一种可以任意层互连的高密度hdi板
KR102186148B1 (ko) 2014-02-28 2020-12-03 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1520448A (zh) * 2001-06-25 2004-08-11 泰勒弗氏股份有限公司 具有增强粘度的各向异性导电粘合剂及使用它的粘接方法和集成电路封装件
US20140175672A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
CN104952838A (zh) * 2014-03-26 2015-09-30 英特尔公司 局部高密度基底布线

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI785090B (zh) * 2018-02-19 2022-12-01 南韓商三星電機股份有限公司 印刷電路板
WO2021036379A1 (zh) * 2019-08-31 2021-03-04 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法、电路板组件的制造方法

Also Published As

Publication number Publication date
CN106658967B (zh) 2019-12-20
WO2017072737A1 (en) 2017-05-04
US20180343751A1 (en) 2018-11-29
EP3369295A4 (en) 2019-11-20
US10834831B2 (en) 2020-11-10
EP3369295A1 (en) 2018-09-05

Similar Documents

Publication Publication Date Title
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
CN107749411B (zh) 双面SiP的三维封装结构
TW511409B (en) Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
US20120170231A1 (en) Folded stacked package and method of manufacturing the same
CN103747616B (zh) 元器件内置模块
CN103594451B (zh) 多层多芯片扇出结构及制作方法
US10643928B2 (en) Electronic device with a plurality of component carrier packages being electrically and mechanically connected
CN207022275U (zh) 部件承载件
JP2007053360A (ja) 半導体素子埋め込み支持板の積層構造
CN101242714A (zh) 制造多层布线板的方法
US20150334841A1 (en) Printed Circuit Board
CN106658967A (zh) 具有不同电荷密度的交替垂直堆叠层结构的元件载体
CN208722864U (zh) 多层芯片基板及多功能芯片晶圆
CN107768349A (zh) 双面SiP三维封装结构
CN206819971U (zh) 部件承载件
US20190326188A1 (en) Packaged Integrated Circuit With Interposing Functionality and Method for Manufacturing Such a Packaged Integrated Circuit
CN102176450B (zh) 高密度系统级封装结构
US11129314B2 (en) Stepped component assembly accommodated within a stepped cavity in component carrier
CN103227164A (zh) 半导体封装构造及其制造方法
KR20150025939A (ko) 인터포저 및 이를 이용한 반도체 패키지, 그리고 인터포저의 제조 방법
CN104051405A (zh) 嵌埋有电子组件的线路板结构及其制法
CN100459078C (zh) 一种基板的制造方法
US11410965B2 (en) Electronic device with embedded component carrier
KR101243304B1 (ko) 인터포저 및 그의 제조 방법
TW201017864A (en) Thin stack package using embedded-type chip carrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant